JP2022127114A - 電力変換装置 - Google Patents

Abstract

【課題】半導体素子の劣化を検知可能な電力変換装置を提供すること。【解決手段】第１主電極と第２主電極とを有するパワー半導体素子と、前記第１主電極に電気的に接続された第１端子と、前記第２主電極に電気的に接続された第２端子と、前記第１端子及び前記第２端子の両端子間の電圧を検出する電圧検出部と、前記パワー半導体素子の温度を検出する温度検出部と、前記両端子間が導通状態で検出された前記電圧を、前記両端子間が導通状態で検出された前記温度に応じて変化する閾値電圧と比較することで、前記パワー半導体素子の劣化を判定する制御部とを備える、電力変換装置。【選択図】図２

Description

本開示は、電力変換装置に関する。

近年、電力変換装置は、高信頼化が求められる用途（電力系統や移動体など）に拡大し、それに伴い、電力変換装置の高信頼化の要求が高まっている。この要求に対して、故障を予知して事前に対策を講ずる予知保全の実現への期待が高まっている。

一方、電力変換装置の主な故障要因の一つとしてパワー半導体モジュールが挙げられる。パワー半導体モジュールの主な故障は、電流導通やスイッチング動作によって繰り返し発生する熱応力ストレスがボンディングワイヤ及びはんだを劣化させることで生ずることが知られている。ボンディングワイヤ及びはんだの劣化が進むと、パワー半導体モジュールがオン状態（導通状態）にあるときの主端子間の導通抵抗は増加するので、パワー半導体モジュールが導通状態にあるときの主端子間の電圧Ｖｏｎは上昇する。したがって、理論上は、電圧Ｖｏｎの上昇を検出することで、パワー半導体モジュールの劣化を検出できるとされている。

しかしながら、実際には、劣化に伴う電圧Ｖｏｎの上昇は、主端子間に流れる電流の変化やパワー半導体モジュールの温度の変化に伴う電圧Ｖｏｎの上昇よりも小さいため、劣化に伴う電圧Ｖｏｎの上昇を検出することは容易ではない。

そこで、電圧Ｖｏｎの温度依存性が最も小さくなる電流値ＩＸで電圧Ｖｏｎを検出することで、電圧Ｖｏｎの電流依存性及び温度依存性を最小限に抑制する技術が知られている（例えば、特許文献１参照）。

特開２０１０－２２０４７０号公報

ところが、電流値ＩＸにおける電圧Ｖｏｎは、パワー半導体素子の種類によって異なり、電流値ＩＸは、パワー半導体素子の定格電流付近である場合が多い。この場合、定格電流付近の電流値ＩＸで電圧Ｖｏｎを検出するため、中軽負荷での運転がメインの用途では、電圧Ｖｏｎを必要な頻度で検出できない可能性がある。その結果、例えば、半導体素子の劣化が進行するおそれがある。

本開示は、半導体素子の劣化を検知可能な電力変換装置を提供する。

本開示の一態様では、
第１主電極と第２主電極とを有するパワー半導体素子と、
前記第１主電極に電気的に接続された第１端子と、
前記第２主電極に電気的に接続された第２端子と、
前記第１端子及び前記第２端子の両端子間の電圧を検出する電圧検出部と、
前記パワー半導体素子の温度を検出する温度検出部と、
前記両端子間が導通状態で検出された前記電圧を、前記両端子間が導通状態で検出された前記温度に応じて変化する閾値電圧と比較することで、前記パワー半導体素子の劣化を判定する制御部とを備える、電力変換装置が提供される。

本開示の一態様によれば、半導体素子の劣化を検知できる。

第１実施形態に係る電力変換装置の全体構成例を示す図である。 IGBTチップ側の劣化を検知する機能ブロックの第１構成例を示す図である。 IGBTチップ側の劣化を検知する機能ブロックの第１構成例の各部の波形を例示する図である。 FWDチップ側の劣化を検知する機能ブロックの第１構成例を示す図である。 FWDチップ側の劣化を検知する機能ブロックの第１構成例の各部の波形を例示する図である。 IGBTチップ側の劣化を検知する機能ブロックの第２構成例を示す図である。 IGBTチップ側の劣化を検知する機能ブロックの第２構成例の各部の波形を例示する図である。 第２実施形態に係る電力変換装置の全体構成例を示す図である。 IGBTチップ側の劣化を検知する機能ブロックの第３構成例を示す図である。 IGBTチップ側の劣化を検知する機能ブロックの第３構成例の各部の波形を例示する図である。

以下、本開示に係る複数の実施形態について図面を参照して説明する。

図１は、第１実施形態に係る電力変換装置の全体構成例を示す図である。図１に示す電力変換装置１０１は、直流電源部３から供給される直流電力を、負荷４に供給する交流電力に変換する主回路部１と、主回路部１の電力変換動作を制御する制御部２とを備える。図１は、主回路部１が直流電力を三相の交流電力に変換する形態を例示する。

主回路部１は、図１に示す例では、複数のパワー半導体モジュール１１～１６、複数のゲート駆動部２１～２６及び電流検出部３０を備える。

なお、図１には、パワー半導体モジュールとして、インバータの１アーム分のIGBTチップ及びそれと逆並列に接続されたダイオードチップ（FWDチップ）が組み込まれた1in1パッケージのIGBTモジュールが例示されている。IGBTは、Insulated Gate Bipolar Transistorの略語であり、IGBTチップは、パワー半導体素子の一例であり、FWDチップは、整流素子の一例である。しかしながら、パワー半導体モジュールのパッケージ構成は、6in1などの他の種類のパッケージ構成でもよいし、パワー半導体モジュールに構成されるパワー半導体素子は、MOSFETなどの他の種類のパワー半導体素子でもよい。MOSFETは、Metal Oxide Semiconductor Field Effect Transistorの略語である。さらに、複数のパワー半導体モジュール１１～１６は、それぞれ同じ構成であり、複数のゲート駆動部２１～２６は、それぞれ同じ構成である。そのため、以下では、便宜上、ｕ相の上アームを例に挙げて説明する。

図１に示す例では、ｕ相の上アームのパワー半導体モジュール１１は、IGBTチップＱ１、FWDチップＤ１及び温度検出用のダイオード１１ｄを有する。また、パワー半導体モジュール１１は、第１主端子Ｃ１、第２主端子Ｅ１、ゲート端子ＳＧ１、エミッタ端子ＳＥ１、センスアノード端子ＳＡ１及びセンスカソード端子ＳＫ１を有する。第１主端子Ｃ１は、第１端子の一例であり、第２主端子Ｅ１は、第２端子の一例であり、ゲート端子ＳＧ１は、制御端子の一例である。

IGBTチップＱ１は、コレクタ電極１１ｃ、エミッタ電極１１ｅ及びゲート電極１１ｇを有するスイッチング素子（半導体素子）の一例である。コレクタ電極１１ｃは、第１主電極の一例であり、エミッタ電極１１ｅは、第２主電極の一例であり、ゲート電極１１ｇは、制御電極の一例である。

FWDチップＤ１は、アノード電極１１ａ及びカソード電極１１ｋを有する整流素子（半導体素子）の一例である。

第１主端子Ｃ１は、少なくとも一つの接続部材（例えば、ボンディングワイヤ、はんだなど）を介して、コレクタ電極１１ｃ及びカソード電極１１ｋが電気的に接続されている。第２主端部Ｅ１は、少なくとも一つの接続部材を介して、エミッタ電極１１ｅ及びアノード電極１１ａに電気的に接続される。ゲート端子ＳＧ１は、少なくとも一つの接続部材を介して、ゲート電極１１ｇに電気的に接続されている。エミッタ端子ＳＥ１は、少なくとも一つの接続部材を介して、エミッタ電極１１ｅ及びアノード電極１１ａに電気的に接続されている。センスアノード端子ＳＡ１は、少なくとも一つの接続部材を介して、温度検出用のダイオード１１ｄのアノードに電気的に接続されている。センスカソード端子ＳＫ１は、少なくとも一つの接続部材を介して、温度検出用のダイオード１１ｄのカソードに電気的に接続されている。

ゲート駆動部２１は、プリドライバーＰＤ１、温度検出回路Ｔｅｍｐ１及び電圧検出回路Ｖｃｅ１を備える駆動回路である。

プリドライバーＰＤ１は、制御部２から供給されるオン又はオフのスイッチング指令S1に応じて、IGBTチップＱ１のゲート電極１１ｇを駆動する回路である。

温度検出回路Ｔｅｍｐ１は、パワー半導体モジュール１１内のIGBTチップＱ１およびFWDチップＤ１のそれぞれに組み込まれた温度検出用のダイオード１１ｄにそれぞれ定電流を供給する温度検出部（特許請求の範囲の「温度検出部」）の一例である。温度検出回路Ｔｅｍｐ１は、ダイオード１１ｄの電圧降下をモニタすることで、IGBTチップ温度Tj,igbt1及びFWDチップ温度Tj,fwd1を検出して制御部２へ送信する。

電圧検出回路Ｖｃｅ１は、パワー半導体モジュール１１のIGBTチップＱ１側またはFWDチップＤ１側がオン状態のときの主端子間の電圧Vce_on1を検出し、制御部２へ送信する。主端子間とは、第１主端子Ｃ１と第２主端子Ｃ２との間である。

電流検出部３０は、パワー半導体モジュール１１～１６と負荷４との間に流れる三相の交流電流iu,iv,iwを検出して制御部２へ送信する電流センサである。

制御部２は、例えば、ＣＰＵ（Central Processing Unit）等のプロセッサ及びメモリを備える制御装置である。制御部２の機能は、メモリに記憶されたプログラムによって、プロセッサが動作することにより実現される。制御部２の機能は、ＦＰＧＡ（Field Programmable Gate Array）又はＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよい。

図２は、IGBTチップ側の劣化を検知する機能ブロックの第１構成例を示す図である。図３は、IGBTチップ側の劣化を検知する機能ブロックの第１構成例の各部の波形を例示する図である。第１実施形態に係る電力変換装置１０１の制御部２は、図２に示す劣化検知機能を備えてもよい。

制御部２は、IGBTチップ側のオン電圧データを格納する格納部４１と、判定レベルを調整する調整部４２と、IGBTチップ側の故障予兆を判定する判定部４３と、u相の交流電流iu（負荷電流Iu）の下限を制限する制限部４４とを有する。

制限部４４は、電流検出部３０により検出された負荷電流Iuがゼロ以下の値のときゼロを出力し、ゼロを超える値のとき負荷電流Iuの値をそのまま出力し、その出力値をIu_pとする。

格納部４１には、電力変換装置１０１の出荷時もしくは初期運転時における、スイッチング指令S1がオンの期間に第１主端子Ｃ１から第２主端子Ｅ１に電流が導通しているときの主端子間の電圧Vce_ini1が格納されている。主端子間とは、第１主端子Ｃ１と第２主端子Ｅ１との間である。電圧Vce_ini1は、主端子間を流れる電流（出力値Iu_p）およびIGBTチップ温度Tj,igbt1に対する依存データとして格納部４１に保存されている。

格納部４１には、電力変換装置１０１の運転時における、IGBTチップ温度Tj,igbt1および出力値Iu_pが入力され、これらの値が前記依存データと照合され、これらの値に対応する電圧Vce_ini1が出力される。

調整部４２は、あらかじめ設定した倍率を電圧Vce_ini1に乗算することで得られる閾値Vce_th1を出力する。図２に示す例では、その倍率を１．０５倍としている。

判定部４３は、電力変換装置１０１の運転時において、スイッチング指令S1がオンの期間で第１主端子Ｃ１から第２主端子Ｅ２に電流が導通しているときの主端子間の電圧Vce_on1を閾値Vce_th1と比較する。判定部４３は、電圧Vce_on1が閾値Vce_th1を超えた時点で、IBGTチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。

制御部２は、故障予兆があることを表す判定値が判定部４３から出力されると、IGBTチップＱ１の故障予兆があることを、電力変換装置１０１の外部機器やユーザへ通知する。制御部２は、IGBTチップＱ１を搭載するパワー半導体モジュール１１の故障予兆があることを通知しても、パワー半導体モジュール１１を搭載する主回路部１の故障予兆があることを通知しても、主回路部１を搭載する電力変換装置１０１の故障予兆があることを通知してもよい。故障予兆があることが通知されることで、IGBTチップＱ１側の故障が発生する前に、保全対応を行うことが可能となる。

なお、図３は、便宜上、連続波形を示しているが、実際には、制御部２は、マイコン等によって構成されることが想定されるため、制御部２内部での演算処理は、離散値を扱う。また、電圧Vce_on1は、電力変換装置１０１の運転中に検出されるため、ノイズの影響を受けやすく、故障予兆の判定の誤動作につながりかねない。これを防止するためには、例えば、判定部４３は、故障予兆があると判定した回数が、所定の期間内で複数回ある場合、故障予兆があることを表す判定値を出力してもよい。

このように、図２に示す制御部２は、主端子間が導通状態で電圧検出回路Ｖｃｅ１により検出された電圧Vce_on1を、主端子間が導通状態で温度検出回路Ｔｅｍｐ１により検出されたIGBTチップ温度Tj,igbt1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較することで、IGBTチップＱ１の劣化を判定できる。電圧Vce_ini1（閾値Vce_th1）は、主端子間が導通状態で検出されたIGBTチップ温度Tj,igbt1および出力値Iu_pに応じて変化する値である。図２に示す例では、制御部２は、第１主端子Ｃ１から第２主端子Ｅ１に電流が流れている状態で検出された電圧Vce_on1を、第１主端子Ｃ１から第２主端子Ｅ１に電流が流れている状態で検出されたIGBTチップ温度Tj,igbt1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較する。

また、制御部２は、図２と同様の構成を備えることで、他のIGBTチップＱ２～Ｑ６の劣化を判定できる。

なお、IGBTチップ等のパワー半導体素子の劣化には、パワー半導体素子自体の劣化だけでなく、パワー半導体素子に接続される接続部材（ボンディングワイヤやはんだなど）の劣化も含まれてよい。

図４は、FWDチップ側の劣化を検知する機能ブロックの第１構成例を示す図である。図５は、FWDチップ側の劣化を検知する機能ブロックの第１構成例の各部の波形を例示する図である。第１実施形態に係る電力変換装置１０１の制御部２は、図４に示す劣化検知機能を備えてもよい。

制御部２は、FWDチップ側のオン電圧データを格納する格納部５１と、判定レベルを調整する調整部５２と、FWDチップ側の故障予兆を判定する判定部５３と、u相の交流電流iu（負荷電流Iu）を制限する制限部５４と、電圧Vce_on1の極性を反転する反転部５５とを有する。

制限部５４は、電流検出部３０により検出された負荷電流Iuがゼロ以上の値のときゼロを出力し、ゼロを未満のとき極性を反転した負荷電流Iuの値を出力し、その出力値をIu_nとする。

格納部５１には、電力変換装置１０１の出荷時もしくは初期運転時において、第２主端子Ｅ１から第１主端子Ｃ１に電流が導通いているときの主端子間の電圧Vce_ini1が格納されている。電圧Vce_ini1は、主端子間を流れる電流（出力値Iu_n）およびFWDチップ温度Tj,fwd1に対する依存データとして格納部５１に保存されている。

格納部５１には、電力変換装置１０１の運転時における、FWDチップ温度Tj,fwd1および出力値Iu_nが入力され、これらの値と、前記依存データを照合の上、電圧Vce_ini1が出力される。

調整部５２は、あらかじめ設定した倍率を電圧Vce_ini1に乗算することで得られる閾値Vce_th1を出力する。図４に示す例では、その倍率を１．０５倍としている。

判定部５３は、電力変換装置１０１の運転時における主端子間の電圧Vce_on1'（電圧Vce_on1の極性が反転部５５により反転した電圧）を閾値Vce_th1と比較する。判定部５３は、電圧Vce_on1'が閾値Vce_th1を超えた時点で、FWDチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。

制御部２は、故障予兆があることを表す判定値が判定部４３から出力されると、FWDチップＤ１の故障予兆があることを、電力変換装置１０１の外部機器やユーザへ通知する。制御部２は、FWDチップＤ１を搭載するパワー半導体モジュール１１の故障予兆があることを通知しても、パワー半導体モジュール１１を搭載する主回路部１の故障予兆があることを通知しても、主回路部１を搭載する電力変換装置１０１の故障予兆があることを通知してもよい。故障予兆があることが通知されることで、FWDチップＤ１側の故障が発生する前に、保全対応を行うことが可能となる。

なお、図５は、便宜上、連続波形を示しているが、実際には、制御部２は、マイコン等によって構成されることが想定されるため、制御部２内部での演算処理は、離散値を扱う。また、電圧Vce_on1は、電力変換装置１０１の運転中に検出されるため、ノイズの影響を受けやすく、故障予兆の判定の誤動作につながりかねない。これを防止するためには、例えば、判定部５３は、故障予兆があると判定した回数が、所定の期間内で複数回ある場合、故障予兆があることを表す判定値を出力してもよい。

このように、図４に示す制御部２は、主端子間が導通状態で電圧検出回路Ｖｃｅ１により検出された電圧Vce_on1を、主端子間が導通状態で温度検出回路Ｔｅｍｐ１により検出されたFWDチップ温度Tj,fwd1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較することで、FWDチップＤ１の劣化を判定できる。電圧Vce_ini1（閾値Vce_th1）は、主端子間が導通状態で検出されたFWDチップ温度Tj,fwd1および出力値Iu_nに応じて変化する値である。図４に示す例では、制御部２は、第２主端子Ｅ１から第１主端子Ｃ１に電流が流れている状態で検出された電圧Vce_on1を、第２主端子Ｅ１から第１主端子Ｃ１に電流が流れている状態で検出されたFWDチップ温度Tj,fwd1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較する。

また、制御部２は、図４と同様の構成を備えることで、他のFWDチップＤ２～Ｄ６の劣化を判定できる。

なお、FWDチップ等の整流素子の劣化には、整流素子自体の劣化だけでなく、整流素子に接続される接続部材（ボンディングワイヤやはんだなど）の劣化も含まれてよい。

図６は、IGBTチップ側の劣化を検知する機能ブロックの第２構成例を示す図である。図７は、IGBTチップ側の劣化を検知する機能ブロックの第２構成例の各部の波形を例示する図である。第１実施形態に係る電力変換装置１０１の制御部２は、図６に示す劣化検知機能を備えてもよい。

制御部２は、IGBTチップ側のオン電圧データを格納する格納部６１と、判定レベルを調整する調整部６２と、IGBTチップ側の故障予兆を判定する判定部６３と、電流を選択する選択部６６と、u相の交流電流iu（負荷電流Iu）の下限を制限する制限部６４とを有する。

制限部６４は、電流検出部３０により検出された負荷電流Iu がゼロ以下の値のときゼロを出力し、ゼロを超える値のとき負荷電流Iuの値をそのまま出力し、その出力値をIu_pとする。

選択部６６は、出力値Iu_pが所定の電流レベルIrを超えたタイミングで、IGBTチップ温度Tj,igbt1および電圧Vce_on1をサンプルホールドし、それぞれのサンプルホールド値をTj_sh1およびVce_on_sh1として出力する。

格納部６１には、電力変換装置１０１の出荷時もしくは初期運転時における、スイッチング指令S1がオンの期間に第１主端子Ｃ１から第２主端子Ｅ１に電流が導通しているときの主端子間の電圧Vce_ini1が格納されている。電圧Vce_ini1は、主端子間を流れる所定の電流値IrにおけるIGBTチップ温度Tj,igbt1に対する依存データとして格納部６１に保存されている。

格納部６１には、電力変換装置１０１の運転時における、IGBTチップ温度のサンプルホールド値Tj_sh1が入力され、サンプルホールド値Tj_sh1値が前記依存データと照合され、サンプルホールド値Tj_sh1値に対応する電圧Vce_ini1が出力される。

調整部６２は、あらかじめ設定した倍率を電圧Vce_ini1に乗算することで得られる閾値Vce_th1を出力する。図６に示す例では、その倍率を１．０５としている。

判定部６３は、電力変換装置１０１の運転時において、オン電圧のサンプルホールド値Vce_on_sh1を閾値Vce_th1と比較する。判定部６３は、サンプルホールド値Vce_on_sh1 が閾値Vce_th1を超えた時点で、IBGTチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。

制御部２は、故障予兆があることを表す判定値が判定部６３から出力されると、IGBTチップＱ１の故障予兆があることを、電力変換装置１０１の外部機器やユーザへ通知する。制御部２は、IGBTチップＱ１を搭載するパワー半導体モジュール１１の故障予兆があることを通知しても、パワー半導体モジュール１１を搭載する主回路部１の故障予兆があることを通知しても、主回路部１を搭載する電力変換装置１０１の故障予兆があることを通知してもよい。故障予兆があることが通知されることで、IGBTチップＱ１側の故障が発生する前に、保全対応を行うことが可能となる。

なお、図７は、便宜上、連続波形を示しているが、実際には、制御部２は、マイコン等によって構成されることが想定されるため、制御部２内部での演算処理は、離散値を扱う。また、電圧Vce_on1は、電力変換装置１０１の運転中に検出されるため、ノイズの影響を受けやすく、故障予兆の判定の誤動作につながりかねない。これを防止するためには、例えば、判定部６３は、故障予兆があると判定した回数が、所定の期間内で複数回ある場合、故障予兆があることを表す判定値を出力してもよい。

また、図６に示す第２構成例では、格納部６１に格納される電圧Vce_ini1は電流依存性を含まないので、データ量を削減できる利点がある。

このように、図６に示す制御部２は、電流Iu_pが所定の電流値Ir以上の状態で検出された電圧Vce_on1（Tj_sh1）を、電流Iu_pが所定の電流値Ir以上の状態で検出されたIGBTチップ温度Tj,igbt1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較することで、IGBTチップＱ１の劣化を判定できる。また、制御部２は、図６と同様の構成を備えることで、他のIGBTチップＱ２～Ｑ６の劣化を判定できる。

また、図６に示す機能ブロックを、FWDチップ側の劣化を検知する機能ブロックに変形することも可能である。具体的には、選択部６６は、出力値Iu_n（図４参照）が所定の電流レベルIrを超えたタイミングで、FWDチップ温度Tj,fwd1および電圧Vce_on1をサンプルホールドし、それぞれのサンプルホールド値をTj_sh1およびVce_on_sh1として出力する。電圧Vce_ini1は、主端子間を流れる所定の電流値IrにおけるFWDチップ温度Tj,fwd1に対する依存データとして格納部６１に保存されている。格納部６１には、電力変換装置１０１の運転時における、FWDチップ温度のサンプルホールド値Tj,sh1が入力され、サンプルホールド値Tj,sh1値が前記依存データと照合され、サンプルホールド値Tj,sh1値に対応する電圧Vce_ini1が出力される。判定部６３は、電力変換装置１０１の運転時における主端子間の電圧Vce_on1'（電圧Vce_on1の極性が反転部５５（図４参照）により反転した電圧）を閾値Vce_th1と比較する。判定部６３は、電圧Vce_on1'が閾値Vce_th1を超えた時点で、FWDチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。

したがって、このような機能ブロックの変形によれば、制御部２は、電流Iu_pが所定の電流値Ir以上の状態で検出された電圧Vce_on1（Tj_sh1）を、電流Iu_pが所定の電流値Ir以上の状態で検出されたFWDチップ温度Tj,fwd1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較することで、FWDチップＤ１の劣化を判定できる。また、制御部２は、このような機能ブロックの変形によれば、他のFWDチップＱ２～Ｑ６の劣化を判定できる。

図８は、第２実施形態に係る電力変換装置の全体構成例を示す図である。第２実施形態において、第１実施形態と同様の構成についての説明は、上述の説明を援用することで、省略又は簡略する。図８に示す電力変換装置１０２は、直流電源部３から供給される直流電力を、負荷４に供給する交流電力に変換する主回路部１と、主回路部１の電力変換動作を制御する制御部２とを備える。

主回路部１は、図８に示す例では、複数のパワー半導体モジュール１１～１６、複数のゲート駆動部２１～２６、電流検出部３０及びヒートシンク温度検出部８０を備える。第１実施形態と同様の理由により、以下では、便宜上、ｕ相の上アームを例に挙げて説明する。

ゲート駆動部２１は、プリドライバーＰＤ１及び電圧検出回路Ｖｃｅ１を備える駆動回路である。

プリドライバーＰＤ１は、制御部２から供給されるオン又はオフのスイッチング指令S1に応じて、IGBTチップＱ１のゲート電極１１ｇを駆動する回路である。

電圧検出回路Ｖｃｅ１は、パワー半導体モジュール１１のIGBTチップＱ１側またはFWDチップＤ１側がオン状態のときの主端子間の電圧Vce_on1を検出し、制御部２へ送信する。

電流検出部３０は、パワー半導体モジュール１１～１６と負荷４との間に流れる三相の交流電流iu,iv,iwを検出して制御部２へ送信する電流センサである。

ヒートシンク温度検出部８０は、パワー半導体モジュールを冷却するヒートシンクの温度検出値Thを制御部２に送信する温度センサである。

直流電圧検出部７０は、主回路部１の直流電源部３側の直流電圧値Vinを検出して制御部２へ送信する回路である。

図９は、IGBTチップ側の劣化を検知する機能ブロックの第３構成例を示す図である。図１０は、IGBTチップ側の劣化を検知する機能ブロックの第３構成例の各部の波形を例示する図である。第２実施形態に係る電力変換装置１０２の制御部２は、図９に示す劣化検知機能を備えてもよい。

制御部２は、IGBTチップ側のオン電圧データを格納する格納部９１と、判定レベルを調整する調整部９２と、IGBTチップ側の故障予兆を判定する判定部９３と、u相の交流電流iu（負荷電流Iu）の下限を制限する制限部９４と、IGBT チップ温度を推定する推定部９７とを有する。

推定部９７は、ヒートシンク温度検出部８０により得られたヒートシンクの温度検出値Thと直流電圧検出部７０により得られた直流電圧値Vinと制御部２で生成される出力電圧指令vu_refと電流指令値Iu_refとキャリア周波数fcとに基づいて、IGBTチップでの発生損失およびIGBTチップ温度Tj_est,igbt1を計算する。具体的な計算方法は、公知の方法でよい。また、推定部９７は、特許請求の範囲の「温度検出部」の一例である。

制限部９４は、電流検出部３０により検出された負荷電流Iuがゼロ以下の値のときゼロを出力し、ゼロを超える値のとき負荷電流Iuの値をそのまま出力し、その出力値をIu_pとする。

格納部９１には、電力変換装置１０１の出荷時もしくは初期運転時における、スイッチング指令S1がオンの期間に第１主端子Ｃ１から第２主端子Ｅ１に電流が導通しているときの主端子間の電圧Vce_ini1が格納されている。電圧Vce_ini1は、主端子間を流れる電流（出力値Iu_p）およびIGBTチップ温度Tj_est,igbt1に対する依存データとして格納部９１に保存されている。

格納部９１には、電力変換装置１０１の運転時における、IGBTチップ温度Tj_est,igbt1および出力値Iu_pが入力され、これらの値が前記依存データと照合され、これらの値に対応する電圧Vce_ini1が出力される。

調整部９２は、あらかじめ設定した倍率を電圧Vce_ini1に乗算することで得られる閾値Vce_th1を出力する。図２に示す例では、その倍率を１．０５倍としている。

判定部９３は、電力変換装置１０１の運転時において、スイッチング指令S1がオンの期間で第１主端子Ｃ１から第２主端子Ｅ２に電流が導通しているときの主端子間の電圧Vce_on1を閾値Vce_th1と比較する。判定部９３は、電圧Vce_on1が閾値Vce_th1を超えた時点で、IGBTチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。

制御部２は、故障予兆があることを表す判定値が判定部９３から出力されると、IGBTチップＱ１の故障予兆があることを、電力変換装置１０１の外部機器やユーザへ通知する。制御部２は、IGBTチップＱ１を搭載するパワー半導体モジュール１１の故障予兆があることを通知しても、パワー半導体モジュール１１を搭載する主回路部１の故障予兆があることを通知しても、主回路部１を搭載する電力変換装置１０１の故障予兆があることを通知してもよい。故障予兆があることが通知されることで、IGBTチップＱ１側の故障が発生する前に、保全対応を行うことが可能となる。

なお、図１０は、便宜上、連続波形を示しているが、実際には、制御部２は、マイコン等によって構成されることが想定されるため、制御部２内部での演算処理は、離散値を扱う。また、電圧Vce_on1は、電力変換装置１０１の運転中に検出されるため、ノイズの影響を受けやすく、故障予兆の判定の誤動作につながりかねない。これを防止するためには、例えば、判定部９３は、故障予兆があると判定した回数が、所定の期間内で複数回ある場合、故障予兆があることを表す判定値を出力してもよい。

また、図９に示す機能ブロックに、図６に示した上述の選択部６６を追加することで、格納部９１に格納される電圧Vce_ini1に電流依存性を含めなくてよくなるので、データ量を削減できる利点がある。また、図９に示す機能ブロックを、上述と同様に、FWDチップ側の劣化を検知する機能ブロックに変形することも可能である。

以上、実施形態を説明したが、本発明は上記実施形態に限定されない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。

例えば、パワー半導体素子は、IGBT等のパワートランジスタに限られず、ダイオード、サイリスタ、ゲートターンオフサイリスタ、トライアックなどでもよい。

１ 主回路部
２ 制御部
１１～１６ パワー半導体モジュール
２１～２６ ゲート駆動部
３０ 電流検出部
７０ 直流電圧検出部
８０ ヒートシンク温度検出部
１０１，１０２ 電力変換装置

Claims (6)

1. 第１主電極と第２主電極とを有するパワー半導体素子と、
   前記第１主電極に電気的に接続された第１端子と、
   前記第２主電極に電気的に接続された第２端子と、
   前記第１端子及び前記第２端子の両端子間の電圧を検出する電圧検出部と、
   前記パワー半導体素子の温度を検出する温度検出部と、
   前記両端子間が導通状態で検出された前記電圧を、前記両端子間が導通状態で検出された前記温度に応じて変化する閾値電圧と比較することで、前記パワー半導体素子の劣化を判定する制御部とを備える、電力変換装置。
2. 前記両端子間に流れる電流を検出する電流検出部を備え、
   前記閾値電圧は、前記両端子間が導通状態で検出された前記温度及び前記電流に応じて変化する、請求項１に記載の電力変換装置。
3. 前記制御部は、前記電流が所定の電流値以上の状態で検出された前記電圧を、前記電流が前記所定の電流値以上の状態で検出された前記温度に応じて変化する前記閾値電圧と比較することで、前記パワー半導体素子の劣化を判定する、請求項２に記載の電力変換装置。
4. 第１主電極と第２主電極とを有するパワー半導体素子と、
   カソードとアノードとを有する整流素子と、
   前記第１主電極と前記カソードとに電気的に接続された第１端子と、
   前記第２主電極と前記アノードとに電気的に接続された第２端子と、
   前記第１端子及び前記第２端子の両端子間の電圧を検出する電圧検出部と、
   前記パワー半導体素子の温度を検出する温度検出部と、
   前記両端子間が導通状態で検出された前記電圧を、前記両端子間が導通状態で検出された前記温度に応じて変化する閾値電圧と比較することで、前記パワー半導体素子又は前記整流素子の劣化を判定する制御部とを備える、電力変換装置。
5. 前記制御部は、前記第１端子から前記第２端子に電流が流れている状態で検出された前記電圧を、前記第１端子から前記第２端子に電流が流れている状態で検出された前記温度に応じて変化する前記閾値電圧と比較することで、前記パワー半導体素子の劣化を判定する、請求項４に記載の電力変換装置。
6. 前記制御部は、前記第２端子から前記第１端子に電流が流れている状態で検出された前記電圧を、前記第２端子から前記第１端子に電流が流れている状態で検出された前記温度に応じて変化する前記閾値電圧と比較することで、前記整流素子の劣化を判定する、請求項４又は５に記載の電力変換装置。

Images