CN111354721B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111354721B
CN111354721B CN201911280119.8A CN201911280119A CN111354721B CN 111354721 B CN111354721 B CN 111354721B CN 201911280119 A CN201911280119 A CN 201911280119A CN 111354721 B CN111354721 B CN 111354721B
Authority
CN
China
Prior art keywords
semiconductor chip
diode
semiconductor
gate
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911280119.8A
Other languages
English (en)
Other versions
CN111354721A (zh
Inventor
宫原聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111354721A publication Critical patent/CN111354721A/zh
Application granted granted Critical
Publication of CN111354721B publication Critical patent/CN111354721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H03K17/76—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明涉及半导体装置，其目的在于得到能够降低半导体芯片间的温度差的半导体装置。本发明涉及的半导体装置具有：第1半导体芯片；第2半导体芯片，其在通断时与该第1半导体芯片相比结温高；集电极图案，其与该第1半导体芯片的集电极以及该第2半导体芯片的集电极电连接；发射极图案，其与该第1半导体芯片的发射极以及该第2半导体芯片的发射极电连接；栅极图案，其与该第1半导体芯片的栅极电连接；第1二极管，其阳极与该栅极图案电连接，阴极与该第2半导体芯片的栅极电连接；以及第2二极管，其与该第1二极管反向并联连接。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
专利文献1的功率模块具有彼此并联连接的2个IGBT。如果第1IGBT芯片的温度变得比第2IGBT芯片的温度高，则栅极电阻调整电路使第1IGBT芯片的栅极电阻增加。另外，如果第1IGBT芯片的温度变得比第2IGBT芯片的温度低，则栅极电阻调整电路使第1IGBT芯片的栅极电阻减小。
专利文献1：日本特开2016-127435号公报
有时将多个功率芯片并联连接而构成半导体装置。就这样的半导体装置而言，有可能半导体装置的动作极限仅由结温最高的1个芯片限制。
在专利文献1中，通过栅极电阻的调节而使芯片间的温度差变小。这里，通常，通过栅极电阻的调节而使通断损耗发生变化，另一方面，稳态损耗不发生变化。另外，通常在功率芯片的动作频率低时，通断损耗在电力损耗中所占的比例有降低的倾向。因此，能够通过栅极电阻的调节而使温度均等化的温度范围有可能受到限制。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于，得到能够降低半导体芯片间的温度差的半导体装置。
本发明涉及的半导体装置具有：第1半导体芯片；第2半导体芯片，其在通断时与该第1半导体芯片相比结温高；集电极图案，其与该第1半导体芯片的集电极以及该第2半导体芯片的集电极电连接；发射极图案，其与该第1半导体芯片的发射极以及该第2半导体芯片的发射极电连接；栅极图案，其与该第1半导体芯片的栅极电连接；第1二极管，其阳极与该栅极图案电连接，阴极与该第2半导体芯片的栅极电连接；以及第2二极管，其与该第1二极管反向并联连接。
本发明涉及的半导体装置具有：第1半导体芯片；第2半导体芯片；第3半导体芯片；集电极图案，其与该第1半导体芯片的集电极、该第2半导体芯片的集电极以及该第3半导体芯片的集电极电连接；发射极图案，其与该第1半导体芯片的发射极、该第2半导体芯片的发射极以及该第3半导体芯片的发射极电连接；栅极图案，其与该第1半导体芯片的栅极以及该第3半导体芯片的栅极电连接；第1二极管，其阳极与该栅极图案电连接，阴极与该第2半导体芯片的栅极电连接；以及第2二极管，其与该第1二极管反向并联连接，该第2半导体芯片设置于该第1半导体芯片和该第3半导体芯片之间。
发明的效果
就本发明涉及的半导体装置而言，在多个半导体芯片中的通断时容易成为高温的第2半导体芯片和栅极图案之间连接二极管。通过由二极管实现的降压而抑制流过第2半导体芯片的集电极电流。因此，第2半导体芯片的温度上升得到抑制，能够降低半导体芯片间的温度差。
附图说明
图1是实施方式1涉及的半导体装置的电路图。
图2是实施方式1涉及的半导体装置的俯视图。
图3是表示对比例涉及的半导体装置的结温的图。
图4是表示栅极电压、集电极电流以及集电极-发射极间电压的历时变化的图。
图5是表示第1至第3半导体芯片的传输特性的图。
图6是对实施方式1的效果进行说明的图。
图7是实施方式2涉及的半导体装置的电路图。
图8是实施方式3涉及的半导体装置的电路图。
图9是实施方式4涉及的半导体装置的电路图。
图10是表示实施方式4涉及的半导体装置的动作的时序图。
标号的说明
100、200、300、400半导体装置，10第1半导体芯片，20、320第2半导体芯片，30第3半导体芯片，61集电极图案，62发射极图案，63栅极图案，41第1二极管，42第2二极管，243开关，244热敏电阻，324温度传感器，470控制电路。
具体实施方式
参照附图，对本发明的实施方式涉及的半导体装置进行说明。对相同或相应的结构要素标注相同的标记，有时省略重复说明。
实施方式1.
图1是实施方式1涉及的半导体装置100的电路图。半导体装置100具有彼此并联连接的第1半导体芯片10、第2半导体芯片20、第3半导体芯片30。第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30是功率半导体芯片，例如是IGBT(Insulated Gate BipolarTransistor)。
在第1半导体芯片10的集电极连接二极管12的阴极。在第1半导体芯片10的发射极连接二极管12的阳极。在第2半导体芯片20的集电极连接二极管22的阴极。在第2半导体芯片20的发射极连接二极管22的阳极。在第3半导体芯片30的集电极连接二极管32的阴极。在第3半导体芯片30的发射极连接二极管32的阳极。二极管12、22、32是续流二极管(FWD，FreeWheeling Diode)。
就半导体装置100而言，由3个IGBT芯片以及3个续流二极管(FWD)构成1相。因此，能够增加每1相的电流容量。此外，IGBT和续流二极管也可以设置于1个芯片。
半导体装置100具有与第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30的集电极电连接的P端子51。另外，半导体装置100具有与第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30的发射极电连接的N端子52。另外，半导体装置100具有与第1半导体芯片10以及第3半导体芯片30的栅极电连接的栅极端子53。
第2半导体芯片20的栅极经由栅极电压调整电路40而与栅极端子53电连接。栅极电压调整电路40具有反向并联连接的第1二极管41和第2二极管42。第1二极管41的阳极与栅极端子53电连接，阴极与第2半导体芯片20的栅极电连接。第2二极管42的阳极与第2半导体芯片20的栅极电连接，阴极与栅极端子53电连接。
半导体装置100具有Es端子54。Es端子54与第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30的发射极电连接。
图2是实施方式1涉及的半导体装置100的俯视图。半导体装置100具有基座板60和在基座板60之上设置的绝缘基板66。在绝缘基板66的上表面设置集电极图案61、发射极图案62、栅极图案63、Es端子用图案64以及芯片搭载图案65。
在芯片搭载图案65的上表面搭载第1半导体芯片10、第2半导体芯片20、第3半导体芯片30以及二极管12、22、32。第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30排列于绝缘基板66之上。第2半导体芯片20设置于第1半导体芯片10和第3半导体芯片30之间。
在第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30的上表面设置发射极以及栅极，在背面设置集电极。另外，在二极管12、22、32的上表面设置阳极，在背面设置阴极。
集电极图案61通过导线键合74而与芯片搭载图案65电连接。因此，集电极图案61与第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30的集电极电连接。另外，集电极图案61与二极管12、22、32的阴极电连接。在集电极图案61的上表面设置P端子51。
发射极图案62通过导线键合74而与第1半导体芯片10、第2半导体芯片20、第3半导体芯片30的上表面电连接。另外，第1半导体芯片10、第2半导体芯片20、第3半导体芯片30的上表面通过导线键合74而与二极管12、22、32的上表面电连接。因此，发射极图案62与第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30的发射极电连接。另外，发射极图案62与二极管12、22、32的阳极电连接。在发射极图案62的上表面设置N端子52。
栅极图案63通过导线键合74而与在第1半导体芯片10以及第3半导体芯片30的上表面设置的栅极焊盘电连接。因此，栅极图案63与第1半导体芯片10以及第3半导体芯片30的栅极电连接。
第1二极管41和第2二极管42搭载于栅极图案63的上表面。在第1二极管41的上表面设置阴极，在背面设置阳极。另外，在第2二极管42的上表面设置阳极，在背面设置阴极。因此，就第1二极管41而言，阳极与栅极图案63电连接。就第2二极管42而言，阴极与栅极图案63电连接。另外，第1二极管41的上表面和第2二极管42的上表面通过导线键合74而电连接。因此，第1二极管41和第2二极管42反向并联连接。
第2二极管42的上表面通过导线键合74而与在第2半导体芯片20的上表面设置的栅极焊盘电连接。因此，就第2二极管42而言，阳极与第2半导体芯片20的栅极电连接。另外，就第1二极管41而言，阴极与第2半导体芯片20的栅极电连接。
由此，就半导体装置100而言，对半导体装置100的驱动进行控制的栅极端子53与3个IGBT芯片的栅极连接。仅在第1半导体芯片10、第2半导体芯片20、第3半导体芯片30中的第2半导体芯片20设置与栅极配线反向并联连接的二极管。
图3是表示对比例涉及的半导体装置101的结温的图。对比例涉及的半导体装置101与半导体装置100的不同点在于，不具有第1二极管41以及第2二极管42。通常，降低功率半导体芯片的结温是重要的。就对比例涉及的半导体装置101而言，并联连接的第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30彼此接近地配置。因此，各半导体芯片容易受到其它半导体芯片的发热的影响。此时，各半导体芯片的结温由于半导体芯片单体的发热而导致结温上升。
根据多个半导体芯片的配置，有时特定的半导体芯片容易受到热干涉的影响。因此，在构成1相的多个半导体芯片之间产生的结温之差有可能变大。例如，就对比例涉及的半导体装置101而言，在中央配置的第2半导体芯片20受到在两端配置的第1半导体芯片10、第3半导体芯片30的发热的影响。因此，第2半导体芯片20的结温最高。其结果，有可能半导体装置101的动作极限仅由第2半导体芯片20限制。
因此，考虑分别使多个半导体芯片的栅极驱动电压最佳化。但是，就半导体装置101而言，是以由1个栅极电压对1相进行驱动为前提的。因此，无法针对每个半导体芯片设定栅极驱动电压。
接着，对本实施方式涉及的半导体装置100的动作进行说明。图4是表示栅极电压、集电极电流、集电极-发射极间电压的历时变化的图。图4示意性地示出感应性负载通断试验中的各半导体芯片的导通、截止动作时的举动。实线80示出第1半导体芯片10、第3半导体芯片30的栅极电压，虚线81示出第2半导体芯片20的栅极电压。实线82示出集电极-发射极间电压。实线83示出第1半导体芯片10、第3半导体芯片30的集电极电流，虚线84示出第2半导体芯片20的集电极电流。
在使栅极电压从-15V变化为+15V时，各半导体芯片的集电极-发射极间电压降低，集电极电流开始流动。此时，施加至第2半导体芯片20的栅极电压变为从+15V减去由第1二极管41引起的电压降而得到的电压。第2半导体芯片20的栅极电压例如是12V。
就第2半导体芯片20而言，栅极电压变得比第1半导体芯片10、第3半导体芯片30低。因此，根据IGBT的传输特性，在第2半导体芯片20流通的集电极电流变得比第1半导体芯片10、第3半导体芯片30小。第2半导体芯片20的集电极电流的减少量被分配至第1半导体芯片10、第3半导体芯片30。
另外，在使栅极电压从+15V变化为-15V时，各半导体芯片的集电极-发射极间电压增加，集电极电流不再流动。此时，施加至第2半导体芯片20的栅极电压变为从-15V减去由第2二极管42引起的电压降而得到的电压。第2半导体芯片20的栅极电压例如是-12V。
图5是表示第1～第3半导体芯片10、20、30的传输特性的图。实线85示出第1半导体芯片10、第3半导体芯片30的传输特性，虚线86示出第2半导体芯片20的传输特性。并联连接的第1～第3半导体芯片10、20、30的集电极-发射极间电压始终是相同的。因此，由于栅极电压的变化，集电极电流变得不均一。其结果，在第2半导体芯片20产生的稳态损耗变得比在第1半导体芯片10、第3半导体芯片30产生的稳态损耗小。因此，第2半导体芯片20的由自发热导致的温度上升得到抑制。
图6是对实施方式1的效果进行说明的图。图6示出本实施方式和对比例中的各半导体芯片的电力损耗和温度上升的计算结果。在图6中，结温示出芯片面内的最大结温。另外，图6的电力损耗也被称为逆变器损耗。
在对比例中，由于第1～第3半导体芯片10、20、30的栅极电压均一，因此集电极电流变得均一。因此，第1～第3半导体芯片10、20、30的电力损耗91、92、93变得均一。因此，由于热干涉的影响，第2半导体芯片20的结温比第1半导体芯片10、第3半导体芯片30高出大约6K。
另一方面，在本实施方式中，第2半导体芯片20的栅极电压比第1半导体芯片10、第3半导体芯片30低，集电极电流也变低。因此，第2半导体芯片20的电力损耗92变得比第1半导体芯片10、第3半导体芯片30的电力损耗91、93小。其结果，第2半导体芯片20的结温比对比例低大约4K。因此，在本实施方式中，能够降低半导体芯片间的结温之差。
在本实施方式中，向在半导体装置100的通断时与第1半导体芯片10、第3半导体芯片30相比结温高的第2半导体芯片20设置栅极电压调整电路40。因此，能够抑制流过结温最高的半导体芯片的主电流。因此，能够降低结温最高的半导体芯片的电力损耗，降低结温。因此，能够降低半导体芯片间的结温之差。
另外，在本实施方式中，相对于对比例，无需变更从外部输入的栅极电压等动作条件即可降低结温的最大值。另外，无需为了对每个半导体芯片设定栅极驱动电压，而使用能够从外部单独地对多个半导体芯片进行驱动的专用的半导体装置或特殊的控制电路。因此，能够防止半导体装置100的结构复杂化。因此，能够简化半导体装置100的结构，低成本地制造半导体装置100。另外，能够使对栅极电压进行控制的控制电路标准化。
另外，第1二极管41和第2二极管42安装于栅极图案63。由此，无需相对于不具有栅极电压调整电路40的半导体装置变更配线尺寸以及图案配置即可设置栅极电压调整电路40。
此外，想到通过栅极电阻的调节而降低电力损耗。但是，通常，能够通过栅极电阻的调节而得到抑制的电力损耗是通断损耗。因此，在通断频率低、电力损耗中通断损耗所占的比例低的情况下，有可能难以调节半导体装置100的温度。
与此相对，在本实施方式中，能够通过调节栅极电压而抑制流过第2半导体芯片20的电流自身。即，能够抑制第2半导体芯片20的稳态损耗。因此，即使在通断频率低的情况下，也能够充分地降低结温。
本实施方式与作为对栅极电阻进行调节的电阻器的旁路电路而设置了二极管以及开关元件的构造不同。在本实施方式中，在第1二极管41的阳极和阴极之间以及第2二极管42的阳极和阴极之间没有连接电阻器。即，没有与第1二极管41以及第2二极管42并联地连接电阻器。另外，在第1二极管41和第2半导体芯片20之间以及第1二极管41和栅极图案63之间没有连接开关元件。即，没有与第1二极管41或第2二极管42串联地连接开关元件。
作为本实施方式的变形例，就半导体装置100而言，只要并联连接大于或等于2个半导体芯片即可。另外，在本实施方式中，向在第1半导体芯片10和第3半导体芯片30之间设置的第2半导体芯片20连接栅极电压调整电路40。不限于此，栅极电压调整电路40也可以设置于多个半导体芯片中的被从周围供给最多的热的半导体芯片。另外，也可以是，在通过相同的栅极电压使多个半导体芯片进行通断的情况下，栅极电压调整电路40设置于结温变得最高的半导体芯片。
另外，栅极电压调整电路40也可以设置于多个半导体芯片中的具有结温最容易上升的特性的半导体芯片。例如，栅极电压调整电路40也可以设置于多个半导体芯片中的阈值电压或集电极-发射极间的饱和电压最低的半导体芯片。
另外，在多个半导体芯片包含多个结温容易变高的半导体芯片的情况下，也可以对结温容易变高的半导体芯片各自设置栅极电压调整电路40。即，也可以在半导体装置100设置多个栅极电压调整电路40。此外，在栅极电压调整电路40中，也可以是多个第1二极管41以及多个第2二极管42串联连接。由此，能够调节由栅极电压调整电路40实现的栅极电压的降压量。
这些变形能够适当应用于以下的实施方式涉及的半导体装置。此外，关于以下的实施方式涉及的半导体装置，由于与实施方式1的共通点多，因而以与实施方式1的不同点为中心进行说明。
实施方式2.
图7是实施方式2涉及的半导体装置200的电路图。半导体装置200具有栅极电压调整电路240。栅极电压调整电路240具有与第1二极管41以及第2二极管42并联连接的开关243。另外，半导体装置200具有对半导体装置200的温度进行检测的热敏电阻244。就热敏电阻244而言，如果温度上升，则端子244a、244b之间的电阻值下降。如果热敏电阻244检测出的温度变得比预先确定的值高，则开关243断开。
在半导体装置200为低温、开关243为接通状态时，通过开关243而将第1二极管41、第2二极管42旁路绕过。此时，第2半导体芯片20由与第1半导体芯片10、第3半导体芯片30相同的栅极电压来驱动。如果热敏电阻244检测出的温度变得比预先确定的值高，则开关243断开。在开关243为断开状态时，第2半导体芯片20的栅极驱动是经由第1二极管41、第2二极管42而进行的。因此，得到与实施方式1的效果相同的效果。
如在实施方式1中所说明的那样，经由第1二极管41以及第2二极管42而进行栅极驱动，由此能够降低第2半导体芯片20的结温。另一方面，第1半导体芯片10、第3半导体芯片30的电力损耗增加。因此，有可能1相的合计的电力损耗增加。
与此相对，在本实施方式中，使用热敏电阻244的温度信息进行以半导体装置200的温度为基准的开关243的通断控制。即，仅在半导体装置200为高温的情况下选择性地进行经由了第1二极管41以及第2二极管42的栅极驱动。因此，能够防止不必要的电力变换效率的降低。
热敏电阻244也可以例如以能够检测第2半导体芯片20的温度的方式而与第2半导体芯片20相邻地设置。热敏电阻244的配置不限于此。
实施方式3.
图8是实施方式3涉及的半导体装置300的电路图。半导体装置300所具有的第2半导体芯片320具有温度传感器324。如果温度传感器324检测出的温度变得比预先确定的值高，则开关243断开。
与实施方式2同样地，在半导体装置300为低温、开关243为接通状态时，通过开关243而将第1二极管41、第2二极管42旁路绕过。另外，如果温度传感器324检测出的温度变得比预先确定的值高，则开关243断开。在开关243为断开状态时，第2半导体芯片320的栅极驱动是经由第1二极管41、第2二极管42而进行的。因此，得到与实施方式1的效果相同的效果。
在本实施方式中，使用温度传感器324的温度信息进行以结温最高的第2半导体芯片320的温度为基准的开关243的通断控制。即，仅在第2半导体芯片320为高温的情况下，选择性地进行经由了第1二极管41以及第2二极管42的栅极驱动。因此，能够防止不必要的电力变换效率的降低。
此外，在本实施方式中，使用半导体芯片自身的温度信息而进行开关243的切换。因此，与实施方式2相比，能够更准确地设定对开关243进行切换的定时。开关243也可以在第2半导体芯片320的结温和半导体装置300的最大结温额定值之差变得比预先确定的值小的情况下断开。
实施方式4.
图9是实施方式4涉及的半导体装置400的电路图。半导体装置400在具有控制电路470这一点上与实施方式3不同。控制电路470向第1～第3半导体芯片10、320、30输出栅极电压，对第1～第3半导体芯片10、320、30进行通断。另外，控制电路470对开关243的通断进行控制。
控制电路470具有电源端子471以及接地用端子473。控制电路470通过供给至电源端子471的电压而动作。控制电路470具有栅极控制信号端子472。另外，控制电路470具有与栅极端子53连接的栅极电压输出端子474。控制电路470根据输入至栅极控制信号端子472的信号，从栅极电压输出端子474输出信号，对第1～第3半导体芯片10、320、30进行通断。
另外，控制电路470具有通断控制信号端子475、感测电压输入端子476以及接地用端子477。温度传感器324的一端与感测电压输入端子476连接，另一端与Es端子54连接。Es端子54与接地用端子477连接。
控制电路470具有比较器478。温度传感器324的检测电压经由感测电压输入端子476而被输入至比较器478的第1输入端子。向比较器478的第2输入端子输入基准电位V1。比较器478的输出端子与通断控制信号端子475连接。比较器478将温度传感器324的检测电压与基准电位V1进行比较，经由通断控制信号端子475而对开关243进行通断。
图10是表示实施方式4涉及的半导体装置400的动作的时序图。开关243在初始状态下是接通的。即，第1～第3半导体芯片10、320、30由相同的栅极电压来驱动。如果伴随半导体装置400的动作，第2半导体芯片320的结温上升，则温度传感器324的感测温度上升。此时，温度传感器324的感测电压减小。
如果第2半导体芯片320的结温超过预先设定的切断温度，则温度传感器324的感测电压低于预先设定的基准电位V1。因此，比较器478的输出电压反转。由此，开关243从接通状态向断开状态转变。因此，第2半导体芯片320的栅极电压减小。
即，如果温度传感器324检测出的温度比预先确定的值低，则控制电路470将开关243设定为接通状态。另外，如果温度传感器324检测出的温度变得比预先确定的值高，则控制电路470使开关243断开。因此，半导体装置400以从第2半导体芯片320的温度传感器324得到的温度信息为基准而自主地进行开关243的控制。
在本实施方式中，能够在半导体装置400的内部自动地进行多个半导体芯片以及开关243的控制。因此，无需在半导体装置400的外部设置特殊的控制电路，就能够控制多个半导体芯片以及开关243。因此，能够简化外部电路。
作为本实施方式的变形例，也可以分别设置进行开关243的控制的控制电路和对多个半导体芯片的驱动进行控制的控制电路。
此外，在各实施方式中说明的技术特征也可以适当地组合使用。

Claims (10)

1.一种半导体装置，其特征在于，具有：
第1半导体芯片；
第2半导体芯片，其在通断时与所述第1半导体芯片相比结温高；
集电极图案，其与所述第1半导体芯片的集电极以及所述第2半导体芯片的集电极电连接；
发射极图案，其与所述第1半导体芯片的发射极以及所述第2半导体芯片的发射极电连接；
栅极图案，其与所述第1半导体芯片的栅极电连接；
第1二极管，其阳极与所述栅极图案电连接，阴极与所述第2半导体芯片的栅极电连接；以及
第2二极管，其与所述第1二极管反向并联连接。
2.一种半导体装置，其特征在于，具有：
第1半导体芯片；
第2半导体芯片；
第3半导体芯片；
集电极图案，其与所述第1半导体芯片的集电极、所述第2半导体芯片的集电极以及所述第3半导体芯片的集电极电连接；
发射极图案，其与所述第1半导体芯片的发射极、所述第2半导体芯片的发射极以及所述第3半导体芯片的发射极电连接；
栅极图案，其与所述第1半导体芯片的栅极以及所述第3半导体芯片的栅极电连接；
第1二极管，其阳极与所述栅极图案电连接，阴极与所述第2半导体芯片的栅极电连接；以及
第2二极管，其与所述第1二极管反向并联连接，
所述第2半导体芯片设置于所述第1半导体芯片和所述第3半导体芯片之间。
3.根据权利要求1所述的半导体装置，其特征在于，
具有第3半导体芯片，该第3半导体芯片的集电极与所述集电极图案电连接，发射极与所述发射极图案电连接，栅极与所述栅极图案电连接，
所述第2半导体芯片设置于所述第1半导体芯片和所述第3半导体芯片之间。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
在所述第1二极管的阳极和阴极之间没有连接电阻器。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
在所述第1二极管和所述第2半导体芯片之间以及所述第1二极管和所述栅极图案之间没有连接开关元件。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述第1二极管和所述第2二极管设置于所述栅极图案之上。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
具有与所述第1二极管以及所述第2二极管并联连接的开关。
8.根据权利要求7所述的半导体装置，其特征在于，
具有热敏电阻，
如果所述热敏电阻检测出的温度变得比预先确定的值高，则所述开关断开。
9.根据权利要求7所述的半导体装置，其特征在于，
所述第2半导体芯片具有温度传感器，
如果所述温度传感器检测出的温度变得比预先确定的值高，则所述开关断开。
10.根据权利要求7所述的半导体装置，其特征在于，
具有控制电路，
所述第2半导体芯片具有温度传感器，
如果所述温度传感器检测出的温度变得比预先确定的值高，则所述控制电路使所述开关断开。
CN201911280119.8A 2018-12-20 2019-12-13 半导体装置 Active CN111354721B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-238705 2018-12-20
JP2018238705A JP7044049B2 (ja) 2018-12-20 2018-12-20 半導体装置

Publications (2)

Publication Number Publication Date
CN111354721A CN111354721A (zh) 2020-06-30
CN111354721B true CN111354721B (zh) 2023-04-25

Family

ID=70969937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911280119.8A Active CN111354721B (zh) 2018-12-20 2019-12-13 半导体装置

Country Status (4)

Country Link
US (1) US10707860B1 (zh)
JP (1) JP7044049B2 (zh)
CN (1) CN111354721B (zh)
DE (1) DE102019219402A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7149899B2 (ja) * 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199490A (ja) * 2009-02-27 2010-09-09 Fuji Electric Systems Co Ltd パワー半導体装置の温度測定装置およびこれを使用したパワー半導体モジュール
JP2010238772A (ja) * 2009-03-30 2010-10-21 Nissan Motor Co Ltd 半導体装置
JP2010245248A (ja) * 2009-04-06 2010-10-28 Denso Corp 半導体装置およびその製造方法
CN102881679A (zh) * 2012-09-24 2013-01-16 株洲南车时代电气股份有限公司 一种集成了温度和电流传感功能的igbt芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356408A (en) * 1980-08-01 1982-10-26 Sundstrand Corporation Drive circuit for parallel non-matched semiconductors
US4616142A (en) * 1984-12-31 1986-10-07 Sundstrand Corporation Method of operating parallel-connected semiconductor switch elements
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
JP2001016083A (ja) * 1999-06-29 2001-01-19 Taiyo Yuden Co Ltd スイッチング制御方法及びスイッチング回路並びにスイッチング用電子部品及びスイッチング制御用電子部品
JP5174085B2 (ja) * 2010-05-20 2013-04-03 三菱電機株式会社 半導体装置
JP2016127435A (ja) 2015-01-05 2016-07-11 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199490A (ja) * 2009-02-27 2010-09-09 Fuji Electric Systems Co Ltd パワー半導体装置の温度測定装置およびこれを使用したパワー半導体モジュール
JP2010238772A (ja) * 2009-03-30 2010-10-21 Nissan Motor Co Ltd 半導体装置
JP2010245248A (ja) * 2009-04-06 2010-10-28 Denso Corp 半導体装置およびその製造方法
CN102881679A (zh) * 2012-09-24 2013-01-16 株洲南车时代电气股份有限公司 一种集成了温度和电流传感功能的igbt芯片

Also Published As

Publication number Publication date
US20200204173A1 (en) 2020-06-25
US10707860B1 (en) 2020-07-07
CN111354721A (zh) 2020-06-30
JP7044049B2 (ja) 2022-03-30
DE102019219402A1 (de) 2020-06-25
JP2020102495A (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
JP5267616B2 (ja) 駆動制御装置
US8351231B2 (en) Power conversion device
JP6742528B2 (ja) 電力変換装置
CN101814854A (zh) 半导体开关装置
EP3029821B1 (en) Semiconductor device and power conversion device
JP5887220B2 (ja) 半導体モジュール
CN108075676B (zh) 用于功率开关器件的无传感器温度补偿
JP2003319638A (ja) 半導体素子のゲート駆動回路
JP7006547B2 (ja) 半導体装置
KR20150053233A (ko) 전력 반도체 회로
CN111354721B (zh) 半导体装置
CN111869068B (zh) 开关装置以及开关装置的控制方法
US11018664B2 (en) Smart semiconductor switch
US10158356B2 (en) Switch device
CN111133577B (zh) 2合1型斩波器模块
JP7083338B2 (ja) スイッチモードにおける半導体スイッチの制御
JP5716702B2 (ja) 半導体装置
US11863166B2 (en) Power semiconductor module and power converter
JP3710439B2 (ja) パワーモジュールのゲート駆動回路
US20220060184A1 (en) Switch Module, Driver Circuit and Related Methods
US6643155B2 (en) Power semiconductor device, power arm and inverter circuit
KR102229656B1 (ko) 전력 반도체 소자의 동작 속도 제어 장치 및 전력 반도체 시스템
US10917085B2 (en) Method for actuating reverse-conducting semiconductor switches arranged in parallel
JP2013504999A (ja) パワー半導体モジュール、および、パワー半導体回路装置
JP2020136451A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant