JP5716702B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5716702B2 JP5716702B2 JP2012096944A JP2012096944A JP5716702B2 JP 5716702 B2 JP5716702 B2 JP 5716702B2 JP 2012096944 A JP2012096944 A JP 2012096944A JP 2012096944 A JP2012096944 A JP 2012096944A JP 5716702 B2 JP5716702 B2 JP 5716702B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrode
- fwd
- semiconductor switching
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 239000004020 conductor Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 230000020169 heat generation Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
本発明は、半導体装置に関し、特に、半導体スイッチング素子とフリーホイールダイオードを備える半導体装置に関する。
従来、例えば、特開２０００−３１１９８３号公報に開示されているように、パワー半導体素子およびフリーホイールダイオードを備える半導体装置が知られている。この種の半導体装置は、パワー半導体素子をスイッチング素子として用いる電力変換用の装置として用いられるのが一般的である。
上記公報にかかる半導体装置は、複数のパワー半導体素子が並列接続された並列回路を備えている。個々のパワー半導体素子には、それぞれ１つずつフリーホイールダイオードが設けられている。ここで、複数のパワー半導体素子の間で電気的特性のばらつきがあったり、複数の並列回路間でインピーダンスの大きさに違いが生じたりすることがある。この場合、複数のパワー半導体素子の間に電流のアンバランスが生じてしまう。
そこで、上記従来の技術では、それぞれのフリーホイールダイオードに、バランス制御素子を設けている。このバランス制御素子は酸化物半導体を主材料とし、温度に応じて抵抗値が変化するものである。このバランス制御素子により、半導体素子が高温になった場合に、その半導体素子を含む回路のインピーダンスを高抵抗とすることができる。電流の大きさは半導体素子の発熱に大きく影響するので、上記のバランス制御素子によって電流が集中した回路を高抵抗とすることができ、電流のアンバランスを抑制することができる。
ところで、フリーホイールダイオードが、パワー半導体素子である半導体スイッチング素子ごとに複数個ずつ備えられる場合がある。その目的は、電流定格が比較的大きい場合や、搭載されるフリーホイールダイオードの熱抵抗を下げたい場合等がある。この場合、それぞれのフリーホイールダイオードの一方の端子が第１端子（例えばＩＧＢＴのコレクタ）と接続し、それぞれのフリーホイールダイオードの他方の端子が第２端子（例えばＩＧＢＴのエミッタ）と接続する。これにより、２つ以上のフリーホイールダイオードそれぞれが、半導体スイッチング素子に並列に接続される。
複数のフリーホイールダイオードの間でその電気的特性が一致することは稀であり、有る程度の電気的特性のばらつきが存在することが普通である。電気的特性とは、典型的には、電流電圧特性（Ｉ−Ｖ特性）である。すなわち、フリーホイールダイオードの順方向通電中の電流ＩＦに対する、アノードカソード間電圧ＶＦの特性である。上記のような１つの半導体スイッチング素子に複数のフリーホイールダイオードをそれぞれ並列接続する構成において、その複数のフリーホイールダイオード間に電気的特性のばらつきが存在するのが普通である。
このような電気的特性のばらつきにより、フリーホイールダイオード間での電流のばらつきが生じる。その電流ばらつきにより弊害が予想されるが、その代表的なものはフリーホイールダイオードの発熱アンバランスである。電流が流れるとフリーホイールダイオードは発熱するので、半導体装置の設計時には、その発熱を考慮に入れた設計（熱設計）を行う必要がある。しかしながら、上記のような電流アンバランスがあると、一部のフリーホイールダイオードに電流が相対的に多く流れてしまい、その一部のフリーホイールダイオードの発熱量が相対的に多くなってしまう。一般にフリーホイールダイオードの耐熱温度は定格で決められているので、半導体装置の使用中にそれら複数のフリーホイールダイオードのうち最も発熱量が大きいものが、その定格値以下であることが求められる。このような事情があるため、複数のフリーホイールダイオードを選定して半導体装置を設計するに当たり、最も発熱量が多いフリーホイールダイオードを基準とした熱設計を行わざるをえず、設計上の制約が大きかった。
本発明は、上述のような課題を解決するためになされたもので、半導体スイッチング素子ごとに接続した複数のフリーホイールダイオードにそれぞれ流れる電流の差を低減することができる半導体装置を提供することを目的とする。
第１の発明は、半導体装置であって、
制御信号が入力される制御端子並びに前記制御信号により電気的接続がオンオフされる第１端子及び第２端子を有する半導体スイッチング素子と、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続した第１フリーホイールダイオードと、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続し、同一の順方向電圧に対する順方向電流が前記第１フリーホイールダイオードよりも低い第２フリーホイールダイオードと、
を備え、
前記半導体スイッチング素子、前記第１フリーホイールダイオード、および前記第２フリーホイールダイオードが、それぞれ表面に電極を有し、
電気伝導性材料で形成され、前記半導体スイッチング素子の前記電極、前記第１フリーホイールダイオードの前記電極および前記第２フリーホイールダイオードの前記電極を接続し、前記第１フリーホイールダイオードの表面電極と接合する面積よりも前記第２フリーホイールダイオードの表面電極と接合する面積が大きい電極板を更に備える。
制御信号が入力される制御端子並びに前記制御信号により電気的接続がオンオフされる第１端子及び第２端子を有する半導体スイッチング素子と、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続した第１フリーホイールダイオードと、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続し、同一の順方向電圧に対する順方向電流が前記第１フリーホイールダイオードよりも低い第２フリーホイールダイオードと、
を備え、
前記半導体スイッチング素子、前記第１フリーホイールダイオード、および前記第２フリーホイールダイオードが、それぞれ表面に電極を有し、
電気伝導性材料で形成され、前記半導体スイッチング素子の前記電極、前記第１フリーホイールダイオードの前記電極および前記第２フリーホイールダイオードの前記電極を接続し、前記第１フリーホイールダイオードの表面電極と接合する面積よりも前記第２フリーホイールダイオードの表面電極と接合する面積が大きい電極板を更に備える。
第２の発明は、半導体装置であって、
制御信号が入力される制御端子並びに前記制御信号により電気的接続がオンオフされる第１端子及び第２端子を有する半導体スイッチング素子と、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続した第１フリーホイールダイオードと、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続し、同一の順方向電圧に対する順方向電流が前記第１フリーホイールダイオードよりも低い第２フリーホイールダイオードと、
前記半導体スイッチング素子、前記第１フリーホイールダイオード、および前記第２フリーホイールダイオードが接続される電極パターンと、
を備え、
前記第１フリーホイールダイオードが表面に第１電極を有し、前記第２フリーホイールダイオードが表面に第２電極を有し、前記半導体スイッチング素子が表面に第３電極を有し、
電気伝導性材料で形成され、前記第１〜３電極と接続する電極板を、更に備え、
前記電極板は、前記第１電極に接続する第１部分と前記電極パターンに接続する第２部分とを有し、前記第１部分と前記第２部分の間に切り欠き部を有する。
制御信号が入力される制御端子並びに前記制御信号により電気的接続がオンオフされる第１端子及び第２端子を有する半導体スイッチング素子と、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続した第１フリーホイールダイオードと、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続し、同一の順方向電圧に対する順方向電流が前記第１フリーホイールダイオードよりも低い第２フリーホイールダイオードと、
前記半導体スイッチング素子、前記第１フリーホイールダイオード、および前記第２フリーホイールダイオードが接続される電極パターンと、
を備え、
前記第１フリーホイールダイオードが表面に第１電極を有し、前記第２フリーホイールダイオードが表面に第２電極を有し、前記半導体スイッチング素子が表面に第３電極を有し、
電気伝導性材料で形成され、前記第１〜３電極と接続する電極板を、更に備え、
前記電極板は、前記第１電極に接続する第１部分と前記電極パターンに接続する第２部分とを有し、前記第１部分と前記第２部分の間に切り欠き部を有する。
第１の発明によれば、半導体スイッチング素子に接続した複数のフリーホイールダイオードにそれぞれ流れる電流の差を低減することができる。
第２の発明によれば、半導体スイッチング素子に接続した複数のフリーホイールダイオードにそれぞれ流れる電流の差を低減することができる。
フリーホイールダイオードに流れる電流の差を低減した半導体装置の第１構成例．
［構成］
（回路構成）
図１は、フリーホイールダイオードに流れる電流の差を低減した半導体装置の第１構成例としてのパワーモジュール２の回路図である。パワーモジュール２は、Ｗ相、Ｖ相、Ｕ相を出力する３つのアーム回路を備えた三相インバータ回路を備えており、ＰＮ母線間それら３つのアーム回路が並列に接続された回路構成を備えている。
［構成］
（回路構成）
図１は、フリーホイールダイオードに流れる電流の差を低減した半導体装置の第１構成例としてのパワーモジュール２の回路図である。パワーモジュール２は、Ｗ相、Ｖ相、Ｕ相を出力する３つのアーム回路を備えた三相インバータ回路を備えており、ＰＮ母線間それら３つのアーム回路が並列に接続された回路構成を備えている。
パワーモジュール２は、６つの半導体スイッチング素子を備えており、半導体スイッチング素子として６個の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ１〜ＩＧＢＴ６）を備えている。各ＩＧＢＴは、制御信号が入力されるゲート端子、制御信号により電気的接続がオンオフされるエミッタ端子及びコレクタ端子を有するものであり、パワーモジュール２ではＮＰＮ−ＩＧＢＴを用いるものとする。ＩＧＢＴがオンオフするタイミングで、負荷電流がインダクタＬ１、Ｌ２、Ｌ３やＦＷＤ１１、ＦＷＤ１２等に流れることによって、電力変換が実現される。
なお、図示しないが、パワーモジュール２は、モールド樹脂によって樹脂封止されたトランスファーモールド型半導体パワーモジュールであるものとする。但し、ケース内に回路基板やＩＧＢＴ、ＦＷＤを実装したうえで内部に樹脂を充填したケース型のパワーモジュールであってもよい。
各ＩＧＢＴには、それぞれ、２つのフリーホイールダイオード（以下、単にＦＷＤとも称す）が設けられている。ＦＷＤ１１は、カソードがＩＧＢＴ１のコレクタと接続し、アノードがＩＧＢＴ１のエミッタと接続して、ＩＧＢＴ１と並列に接続している。ＦＷＤ１２も、同様に、カソードがＩＧＢＴ１のコレクタと接続し、アノードがＩＧＢＴ１のエミッタと接続して、ＩＧＢＴ１と並列に接続している。それぞれのＦＷＤは、電流電圧特性を備えている。ある順方向電圧ＶＦを基準とした時、ＦＷＤ１１は順方向電圧ＶＦに対する順方向電流がＩＦ１であり、その一方で、ＦＷＤ１２は順方向電圧ＶＦに対する順方向電流がＩＦ２である。ＩＦ２は、ＩＦ１よりも低い。この関係については図３を用いて後ほど説明する。便宜上、図１の回路図中にも、順方向電圧ＶＦと、順方向電流ＩＦ１、ＩＦ２を模式的に図示している。
パワーモジュール２は合計で６つのＩＧＢＴを備えており、ＩＧＢＴごとに２つずつＦＷＤを備えている。これらのＦＷＤには電気的特性のばらつきが存在するのが普通であり、パワーモジュール２においてもそのような電気的特性のばらつきが存在するものとする。但し、説明の便宜上、ＦＷＤ１１、ＦＷＤ２１、ＦＷＤ３１、ＦＷＤ４１、ＦＷＤ５１およびＦＷＤ６１を第一群のＦＷＤとも称する。また、ＦＷＤ１２、ＦＷＤ２２、ＦＷＤ３２、ＦＷＤ４２、ＦＷＤ５２およびＦＷＤ６２を第二群のＦＷＤとも称する。このように２つのグループに分けて、第一群のＦＷＤ同士は実質的に同じ電気的特性（電流電圧特性）を備えるものとし、第二群のＦＷＤ同士も実質的に同じ電気的特性（電流電圧特性）を備えるものとする。そして、前述したＦＷＤ１１とＦＷＤ１２の間の電流電圧特性の関係（ＶＦにおいて、ＩＦ２がＩＦ１より低いという関係）が、第一群のＦＷＤと第二群のＦＷＤとの間で成り立つものとする。例えば、ＦＷＤ２１とＦＷＤ２２との間には、ＦＷＤ１１とＦＷＤ１２と同様の関係が成り立つものとする。
（抵抗Ｒ１１およびＲ１２）
パワーモジュール２は、ＦＷＤ１１とＩＧＢＴ１とを結ぶ回路における電気抵抗が、ＦＷＤ１２とＩＧＢＴ１とを結ぶ回路における電気抵抗よりも、高いという特徴を有している。つまり、ＦＷＤ１１を介してＩＧＢＴ１のエミッタ端子とコレクタ端子とを結ぶ経路の電気抵抗（ＦＷＤ１１側経路の電気抵抗）と、ＦＷＤ１２を介してＩＧＢＴ１のエミッタ端子とコレクタ端子とを結ぶ経路の電気抵抗（ＦＷＤ１２側経路の電気抵抗）とを比較すると、ＦＷＤ１１側経路の電気抵抗のほうがＦＷＤ１２側経路の電気抵抗よりも高い。
パワーモジュール２は、ＦＷＤ１１とＩＧＢＴ１とを結ぶ回路における電気抵抗が、ＦＷＤ１２とＩＧＢＴ１とを結ぶ回路における電気抵抗よりも、高いという特徴を有している。つまり、ＦＷＤ１１を介してＩＧＢＴ１のエミッタ端子とコレクタ端子とを結ぶ経路の電気抵抗（ＦＷＤ１１側経路の電気抵抗）と、ＦＷＤ１２を介してＩＧＢＴ１のエミッタ端子とコレクタ端子とを結ぶ経路の電気抵抗（ＦＷＤ１２側経路の電気抵抗）とを比較すると、ＦＷＤ１１側経路の電気抵抗のほうがＦＷＤ１２側経路の電気抵抗よりも高い。
パワーモジュール２におけるより具体的な回路構成を述べると、パワーモジュール２は、抵抗であるＲ１１およびＲ１２を備えている。Ｒ１１は、ＦＷＤ１１とＩＧＢＴ１とを結ぶ回路中において、ＦＷＤ１１と直列に接続されている。Ｒ１２は、ＦＷＤ１２とＩＧＢＴ１とを結ぶ回路中においてＦＷＤ１２と直列に接続されている。Ｒ１２は、Ｒ１１の抵抗値よりも低い抵抗値を有するものである。
（チップ実装部分１０）
図２は、パワーモジュール２において、ＩＧＢＴ１、ＦＷＤ１１、ＦＷＤ１２、Ｒ１１、およびＲ１２を実装した部分の構造を説明する為に、その実装部分を部分的に拡大した模式図である。実装部分を、便宜上チップ実装部分１０と称す。
図２は、パワーモジュール２において、ＩＧＢＴ１、ＦＷＤ１１、ＦＷＤ１２、Ｒ１１、およびＲ１２を実装した部分の構造を説明する為に、その実装部分を部分的に拡大した模式図である。実装部分を、便宜上チップ実装部分１０と称す。
なお、チップ実装部分１０はＩＧＢＴ１に関する実装部分であるが、ＩＧＢＴ２〜６についても、ＦＷＤ２１〜ＦＷＤ６２およびＲ２１〜Ｒ６２が同様の構造で実装されているものとする。
図２（ａ）は、パワーモジュール２の平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ線に沿う断面図およびその回路図である。チップ実装部分１０は、電極パターン１２、電極パターン１４、および電極パターン１５を備えている。図２（ａ）（ｂ）の比較からもわかるように、電極パターン１２、１４、１５は、いずれも絶縁板１３上に設けられており、切り欠き部１６で互いに絶縁されている。電極パターン１２、１４、１５は、銅またはアルミで形成されることが好ましい。パワーモジュール２は、放熱板１７を備えている。放熱板１７には絶縁板１３が取り付けられており、絶縁板１３上には電極パターン１２、１４、１５が設けられ、その電極パターン１２、１４，１５上にＩＧＢＴ１、ＦＷＤ１１、ＦＷＤ１２、Ｒ１１、Ｒ１２が半田付けで固定されている。電極パターン１２は、その表面にＩＧＢＴ１の裏面電極（コレクタ電極）並びにＦＷＤ１１およびＦＷＤ１２の裏面電極（カソード電極）が固定される。電極パターン１５は、電極パターン１２の隣に配置され、電極パターン１２と電気的に分離されている。電極パターン１５は、電気的に分離された２つの電極パターンからなり、それぞれの上に抵抗Ｒ１１およびＲ１２が実装されている。抵抗Ｒ１１、Ｒ１２は、チップ抵抗であり、それぞれが端子Ｒ１ａ、Ｒ１ｂを有し、各端子Ｒ１ａとＲ１ｂにワイヤ４６、４２の一端が接続されている。
ＩＧＢＴ１、ＦＷＤ１１およびＲ１１は、複数本のワイヤでボンディングされることにより電気的に接続されている。ワイヤの材料は、銅またはアルミであることが好ましい。ワイヤ４８は、ＩＧＢＴのエミッタ電極２０と、電極パターン１４とを電気的に接続する。ワイヤ４２は、Ｒ１１の端子Ｒ１ｂと電極パターン１４とを電気的に接続する。ワイヤ４６は、ＦＷＤ１１の表面電極（アノード電極）とＲ１１の端子Ｒ１ａとを接続する。このような接続関係により、図２（ｂ）の回路図に示すように、Ｒ１１が、ＦＷＤ１１とＩＧＢＴ１とを結ぶ回路中においてＦＷＤ１１と直列に接続される。同様のワイヤ接続がＲ１２についても施されている。また、抵抗Ｒ１１およびＲ１２を電極パターン１５に半田付けすることにより、放熱経路を確保し、効率的に抵抗Ｒ１１およびＲ１２を冷却することができる。
［パワーモジュール２にかかる作用効果］
パワーモジュール２では、図１の様に、ＦＷＤ１１とＲ１１の直列回路と、ＦＷＤ１２とＲ１２の直列回路とが、ＩＧＢＴ１に対してそれぞれ並列に接続している。ＦＷＤ１１とＦＷＤ１２の通電時には、「ＦＷＤ１１の順電圧降下ＶＦの値と抵抗Ｒ１１の両端に発生する電圧降下の値との和」が、「ＦＷＤ１２の順電圧降下ＶＦの値と抵抗Ｒ１２の両端に発生する電圧降下の値との和」と一致する。
パワーモジュール２では、図１の様に、ＦＷＤ１１とＲ１１の直列回路と、ＦＷＤ１２とＲ１２の直列回路とが、ＩＧＢＴ１に対してそれぞれ並列に接続している。ＦＷＤ１１とＦＷＤ１２の通電時には、「ＦＷＤ１１の順電圧降下ＶＦの値と抵抗Ｒ１１の両端に発生する電圧降下の値との和」が、「ＦＷＤ１２の順電圧降下ＶＦの値と抵抗Ｒ１２の両端に発生する電圧降下の値との和」と一致する。
ＦＷＤ１１とＦＷＤ１２の各々の電流電圧特性が異なる場合には、仮にＲ１１とＲ１２の抵抗値が無作為で異なっている場合には、各々の通電電流が異なる。通電電流が異なると、ＦＷＤ１１とＦＷＤ１２の発熱量も異なる。パワーモジュール２では、この点に対処するために、下記のように抵抗値を定めた抵抗Ｒ１１、Ｒ１２をパワーモジュール２に設けることとした。
第１構成例では、予めＦＷＤ１１とＦＷＤ１２の電流電圧特性を判別しておくものとする。図３は、パワーモジュール２が有するＦＷＤ１１およびＦＷＤ１２の電流電圧特性を示す図であり、平衡時の値を図示している。
ここで、仮にＦＷＤ１１およびＦＷＤ１２とが抵抗Ｒ１１および抵抗Ｒ１２を有さずに並列接続された場合には、並列接続の電気的特性からそれら２つのＦＷＤの順方向電圧ＶＦの値は一致する。一方、それら２つのＦＷＤの各々の順方向電流ＩＦ（つまりＩＦ１，ＩＦ２）は、各ＦＷＤの電流電圧特性に従って順方向電圧ＶＦに応じた電流値となる。このとき、ＦＷＤ１１とＦＷＤ１２の電流電圧特性が異なることに起因してＩＦ１とＩＦ２が相違し、その相違した電流で平衡状態となる。
通電電流ＩＦ１に対する順方向電圧ＶＦを比べた場合に、ＦＷＤ１１の順方向電圧は、ＦＷＤ１２の順方向電圧よりも低い。そこで、ＦＷＤ１１には抵抗Ｒ１１を直列接続する。また、ＦＷＤ１２には、Ｒ１１よりも低い抵抗値の抵抗Ｒ１２を直列接続する。このように抵抗Ｒ１１とＲ１２を挿入することで、２つの異なる電流値を一致させることが可能となる。
ここで、仮にＦＷＤ１１およびＦＷＤ１２とが抵抗Ｒ１１および抵抗Ｒ１２を有さずに並列接続された場合には、並列接続の電気的特性からそれら２つのＦＷＤの順方向電圧ＶＦの値は一致する。一方、それら２つのＦＷＤの各々の順方向電流ＩＦ（つまりＩＦ１，ＩＦ２）は、各ＦＷＤの電流電圧特性に従って順方向電圧ＶＦに応じた電流値となる。このとき、ＦＷＤ１１とＦＷＤ１２の電流電圧特性が異なることに起因してＩＦ１とＩＦ２が相違し、その相違した電流で平衡状態となる。
通電電流ＩＦ１に対する順方向電圧ＶＦを比べた場合に、ＦＷＤ１１の順方向電圧は、ＦＷＤ１２の順方向電圧よりも低い。そこで、ＦＷＤ１１には抵抗Ｒ１１を直列接続する。また、ＦＷＤ１２には、Ｒ１１よりも低い抵抗値の抵抗Ｒ１２を直列接続する。このように抵抗Ｒ１１とＲ１２を挿入することで、２つの異なる電流値を一致させることが可能となる。
特に、パワーモジュール２では、下記に述べる式（１）の関係を成立させることで、ＦＷＤ１１とＦＷＤ１２とに流れる電流の大きさを一致させることができる。この一致した電流を、便宜上、一致電流ＩＦ１とも称す。Ｒ１１にＩＦ１が、Ｒ１２にＩＦ２がそれぞれ流れるが、パワーモジュール２では抵抗Ｒ１１およびＲ１２の抵抗値を適切に選定することで、ＩＦ２がＩＦ１と一致することとなる。
具体的には、Ｒ１１の抵抗値およびＲ１２の抵抗値を、下記の関係を有するように設計する。
ＶＦ ＝ ＶＦ１（ＩＦ１）＋Ｒ１１×ＩＦ１ ＝ ＶＦ２（ＩＦ１）＋Ｒ１２×ＩＦ１・・・ （１）
ＶＦ１は、ＦＷＤ１１の電流電圧特性において、順方向電流（通電電流）ＩＦ１の値に応じたＦＷＤ１１の順方向電圧値を意味している。Ｒ１１×ＩＦ１は、順方向電流ＩＦ１にＲ１１の抵抗値を乗じて求めた電圧値である。これらの和（第１の和）が、ＶＦと一致する。
また、ＶＦ２（ＩＦ１）は、ＦＷＤ１２の電流電圧特性において、順方向電流値ＩＦ１２＝ＩＦ１に応じたＦＷＤ１２の順方向電圧値を意味している。これらの和（第２の和）も、ＶＦと一致する。つまり、Ｒ１１とＲ１２の値は、上記第１の和と第２の和とを等しくする値である。
ＶＦ ＝ ＶＦ１（ＩＦ１）＋Ｒ１１×ＩＦ１ ＝ ＶＦ２（ＩＦ１）＋Ｒ１２×ＩＦ１・・・ （１）
ＶＦ１は、ＦＷＤ１１の電流電圧特性において、順方向電流（通電電流）ＩＦ１の値に応じたＦＷＤ１１の順方向電圧値を意味している。Ｒ１１×ＩＦ１は、順方向電流ＩＦ１にＲ１１の抵抗値を乗じて求めた電圧値である。これらの和（第１の和）が、ＶＦと一致する。
また、ＶＦ２（ＩＦ１）は、ＦＷＤ１２の電流電圧特性において、順方向電流値ＩＦ１２＝ＩＦ１に応じたＦＷＤ１２の順方向電圧値を意味している。これらの和（第２の和）も、ＶＦと一致する。つまり、Ｒ１１とＲ１２の値は、上記第１の和と第２の和とを等しくする値である。
仮にＩＦ１＝１００Ａ、ＶＦ＝２Ｖ、ＶＦ１（ＩＦ１）＝１．５Ｖ、ＶＦ２（ＩＦ１）＝１．８Ｖとする。
この場合には、
Ｒ１１×１００Ａ＝０．５Ｖ、Ｒ１２×１００Ａ＝０．２Ｖである。
従って、Ｒ１１＝５ｍΩ、Ｒ１２＝２ｍΩをそれぞれ選択すればよい。
この場合には、
Ｒ１１×１００Ａ＝０．５Ｖ、Ｒ１２×１００Ａ＝０．２Ｖである。
従って、Ｒ１１＝５ｍΩ、Ｒ１２＝２ｍΩをそれぞれ選択すればよい。
図４は、パワーモジュール２の作用効果を説明するための図である。図４（ａ）には、ＦＷＤ１１の電流電圧特性およびＲ１１の電流電圧特性を記載し、図４（ｂ）には、ＦＷＤ１２の電流電圧特性およびＲ１２の電流電圧特性を記載している。ＦＷＤ１１に関しては、ある順方向電圧ＶＦに対して、通電電流ＩＦ１のときの順方向電圧値はＶＦ１（ＩＦ１）である。一方、ＦＷＤ１２に関しては、同じ順方向電圧ＶＦに対して、通電電流ＩＦ１のときの順方向電圧値はＶＦ２（ＩＦ１）である。ＶＦ１（ＩＦ１）とＶＦの差と、Ｒ１１×ＩＦ１による電圧降下の大きさΔＶＦ１とを一致させるとともに、ＶＦ２（ＩＦ１）とＶＦの差と、Ｒ１２×ＩＦ１による電圧降下の大きさΔＶＦ２とを一致させる。こうすることで、ＦＷＤ１１とＲ１１の直列回路において、通電電流ＩＦが流れるとともに電圧降下の合計はＶＦとなる。ＦＷＤ１２とＲ１２の直列回路においても、同様に、通電電流ＩＦが流れるとともに電圧降下の合計はＶＦとなる。このように、パワーモジュール２によれば、ＦＷＤ１１とＦＷＤ１２に同じ大きさの通電電流を流すことができる。
なお、図４に示すように、実際には、抵抗Ｒ１１、Ｒ１２の電流電圧特性は線形である。これに対し、ＦＷＤ１１、１２の電流電圧特性は非線形である。従って、ＦＷＤ１１とＦＷＤ１２双方の通電電流を、すべての通電領域において電流ＩＦ１で一致させることができるわけではない。しかしながら、この場合においても、パワーモジュール２の最大定格電流値を電流ＩＦ１として、Ｒ１１およびＲ１２の抵抗値を設定すればよい。なぜなら、パワーモジュール２の熱設計を行うにあたっては、最も発熱が大きい定格電流値において、ＦＷＤがその耐熱温度以下となるように設計を行わなければならないからである。
［比較例］
図５は、パワーモジュール２に対する比較例としてのパワーモジュールのチップ実装部分１１０を示す平面図である。比較例であるチップ実装部分１１０は、Ｒ１１およびＲ１２を備えておらず、切り欠き部１６も備えていない。電極パターン１１２にＦＷＤ１１、１２およびＩＧＢＴ１が半田付けされるとともに、ＦＷＤ１１のアノード電極とＩＧＢＴ１のエミッタ電極２０とをワイヤ１４４、１４６が接続している。このような構成においては、ＦＷＤ１１とＦＷＤ１２の電流電圧特性のばらつきがそのままＩＦ１、ＩＦ２の大きさに反映されてしまう。その結果、ＦＷＤ１１とＦＷＤ１２の通電電流の大きさが異なり、発熱量も異なるという問題がある。
図５は、パワーモジュール２に対する比較例としてのパワーモジュールのチップ実装部分１１０を示す平面図である。比較例であるチップ実装部分１１０は、Ｒ１１およびＲ１２を備えておらず、切り欠き部１６も備えていない。電極パターン１１２にＦＷＤ１１、１２およびＩＧＢＴ１が半田付けされるとともに、ＦＷＤ１１のアノード電極とＩＧＢＴ１のエミッタ電極２０とをワイヤ１４４、１４６が接続している。このような構成においては、ＦＷＤ１１とＦＷＤ１２の電流電圧特性のばらつきがそのままＩＦ１、ＩＦ２の大きさに反映されてしまう。その結果、ＦＷＤ１１とＦＷＤ１２の通電電流の大きさが異なり、発熱量も異なるという問題がある。
すなわち、電流定格が比較的大きい場合（例えば定格電流１００Ａ以上）や、搭載されるＦＷＤの熱抵抗を下げたい場合には、１相あたり２個以上の複数個ＦＷＤを並列接続する構成が考えられる。これが図５の比較例の構成である。ＦＷＤを複数個並列接続することで、より多くの電流を流せるようにしたり、また熱抵抗を下げることによってＦＷＤの発熱温度（Ｔｊ）を下げてＦＷＤの耐熱温度（例えばシリコン系ＦＷＤであれば最大１５０℃）に対するマージン確保と信頼性を向上させることができる。
しかし、複数個のＦＷＤを単純に並列接続した場合には、搭載されるＦＷＤの電流電圧特性（ＦＷＤの順方向通電時の通電電流ＩＦに対するアノードカソード間電圧ＶＦ）のばらつきにより、並列接続されたＦＷＤは各々異なる電流が流れる。その理由は、ＦＷＤの両端電圧（アノードカソード間電圧）は並列接続のためにどのＦＷＤも同じであるが、電流電圧特性が異なればあるＦＷＤよりも他のＦＷＤに多くのＩＦ電流が流れるという事態が生ずる。従って、ＩＦ電流が一番多く流れるＦＷＤの発熱量がより多くなってしまう。
ＦＷＤの耐熱温度は定格によって決められており、並列接続されたＦＷＤの中で最も発熱の大きいものがその耐熱温度以下でなければならない。そこで、パワーモジュールの設計では、ＦＷＤの電流電圧特性の最大ばらつきを計算から求め、この最大ばらつきから予測したＦＷＤ最高発熱温度が耐熱温度以下となるように設計を行うことが考えられる。なお、ＦＷＤの耐熱温度は、例えばシリコン系ＦＷＤであれば最大１５０℃程度である。予測したＦＷＤ最高発熱温度が耐熱温度以下となるように設計を行う場合には、並列接続されたＦＷＤがどれも均一に発熱する場合に比べて、最も高い発熱が生ずるＦＷＤの発熱量を下げるために、より大きなサイズのＦＷＤを選択する必要が生じてしまう。大きなサイズのＦＷＤを選択する理由は、ＦＷＤのサイズを大きくすることで相対的な電流密度が下がるため、電流電圧特性の順方向電圧値ＶＦが下がることで損失が小さくなるからである。また、熱抵抗もＦＷＤのチップサイズに反比例して小さくなることから、ＦＷＤとしての発熱を小さくすることができるためである。しかしＦＷＤのサイズを大きくすることは、パワーモジュールの体格を大きくせざるをえず、またＦＷＤを含むパワーモジュールの高コスト化も招いてしまう。
この点、パワーモジュール２によれば、ＦＷＤ１１、ＦＷＤ１２について電流アンバランスを抑制するように抵抗値を選定したＲ１１、Ｒ１２を設け、これと同様にＦＷＤ２１〜ＦＷＤ６２についてもそれぞれ適切な抵抗値を選定した抵抗を設けている。これにより、発熱アンバランスを抑制することができ、上記のようなパワーモジュールの熱設計上の問題を抑制することができる。
［パワーモジュール２の変形例］
ＩＧＢＴに代えて、パワーＭＯＳＦＥＴやバイポーラトランジスタ等の半導体スイッチング素子を用いても良い。
ＩＧＢＴに代えて、パワーＭＯＳＦＥＴやバイポーラトランジスタ等の半導体スイッチング素子を用いても良い。
パワーモジュール２では、図１の回路図に示すとおり、ＩＧＢＴ１のエミッタとＦＷＤ１１、ＦＷＤ１２のアノードとの間に、抵抗Ｒ１１、Ｒ１２がそれぞれ直列に挿入されている。しかしながら本発明はこれに限られず、ＩＧＢＴ１のコレクタとＦＷＤ１１、ＦＷＤ１２のカソードとの間に、抵抗を直列に挿入してもよい。
パワーモジュール２は２つのＦＷＤの組の両方にＦＷＤを設けたが、これとは異なり２つのＦＷＤの組のうち片方のみに抵抗を設けてもよい。つまり、第一群のＦＷＤに対してのみ直列に抵抗を挿入しても良い。具体的には、例えばＩＧＢＴ１について、ＦＷＤ１１にのみ直列にＲ１１が挿入され、ＦＷＤ１２には抵抗の挿入がされていなくともよい。ＩＧＢＴ２〜ＩＧＢＴ６についても同様に、ＦＷＤ２１、３１、４１、５１、および６１にのみ抵抗Ｒ２１等が挿入されていてもよい。この点を除き、パワーモジュール２と同様の構成を備えるようにしてもよい。このような構成でも、２つのＦＷＤ（例えばＦＷＤ１１とＦＷＤ１２）の間の電流アンバランスを抑制するように、抵抗を挿入することができる。ただし、電流電圧特性において、同じ順方向電流のときに順方向電圧が小さい側のＦＷＤ（例えばＦＷＤ１１とＦＷＤ１２のうちＦＷＤ１１）に対して、抵抗を挿入するものとする。
フリーホイールダイオードに流れる電流の差を低減した半導体装置の第２構成例．
［構成］
図６は、フリーホイールダイオードに流れる電流の差を低減した半導体装置の第２構成例にかかる半導体装置としてのパワーモジュールに搭載されるチップ実装部分２００を示す平面図である。第２構成例にかかるパワーモジュールは、チップ実装部分１０に代えて、チップ実装部分２００を備えている点を除き、上述したパワーモジュール２と同様の構成を備えている。
［構成］
図６は、フリーホイールダイオードに流れる電流の差を低減した半導体装置の第２構成例にかかる半導体装置としてのパワーモジュールに搭載されるチップ実装部分２００を示す平面図である。第２構成例にかかるパワーモジュールは、チップ実装部分１０に代えて、チップ実装部分２００を備えている点を除き、上述したパワーモジュール２と同様の構成を備えている。
このチップ実装部分２００は、Ｒ１１およびＲ１２を備えておらず、切り欠き部１６も備えていない点で、上述した第１構成例にかかるチップ実装部分１０と相違するとともに、上記の図５の比較例と共通している。しかしながら、下記の（２−１）および（２−２）に示す特徴的構成を備えている。
（２−１）ＦＷＤ１１と電極パターン１４とを接続するワイヤ２４０の本数が、ＦＷＤ１２と電極パターン１４とを接続するワイヤ４２の本数よりも少ない。例えばワイヤ２４０を２本とし、ワイヤ４２を４本とする。ワイヤ２４０とワイヤ４２の太さおよび長さは同じとする。
（２−２）ＦＷＤ１１とＩＧＢＴ１のエミッタ電極２０とを接続するワイヤ２４４の本数が、ＦＷＤ１２とＩＧＢＴ１のエミッタ電極２０とを接続するワイヤ２４６の本数よりも少ない。例えばワイヤ２４４を２本とし、ワイヤ２４６を４本とする。ワイヤ２４４とワイヤ２４６の太さおよび長さは同じとする。
（２−１）ＦＷＤ１１と電極パターン１４とを接続するワイヤ２４０の本数が、ＦＷＤ１２と電極パターン１４とを接続するワイヤ４２の本数よりも少ない。例えばワイヤ２４０を２本とし、ワイヤ４２を４本とする。ワイヤ２４０とワイヤ４２の太さおよび長さは同じとする。
（２−２）ＦＷＤ１１とＩＧＢＴ１のエミッタ電極２０とを接続するワイヤ２４４の本数が、ＦＷＤ１２とＩＧＢＴ１のエミッタ電極２０とを接続するワイヤ２４６の本数よりも少ない。例えばワイヤ２４４を２本とし、ワイヤ２４６を４本とする。ワイヤ２４４とワイヤ２４６の太さおよび長さは同じとする。
このような構成においては、ＦＷＤ１１とＦＷＤ１２との間で、ワイヤが持つ抵抗成分において差を設けることができる。つまり、ボンディングワイヤは金属ではあるものの抵抗値を持っており、ワイヤの抵抗値は抵抗体の長さに比例し、かつ断面積に反比例する。よってワイヤ本数を増やすほど抵抗値が小さくなる。ワイヤ２４６は、ワイヤ２４４よりも本数が多くされており、その結果、Ｒ１２の抵抗値をＲ１１の抵抗値よりも小さくすることができる。なお、第２構成例においては、図１の回路図上において、抵抗Ｒ１１がワイヤ２４４であり、抵抗Ｒ１２がワイヤ２４６である。
ボンディングワイヤの本数を、第１構成例で述べた数式（１）を満たすＲ１１、Ｒ１２が得られるように選定することによって、第１構成例と同様に、ＦＷＤ１１とＦＷＤ１２の通電電流を均等にすることができる。
［変形例］
図７は、第２構成例にかかる半導体装置の変形例としてのパワーモジュールに搭載されるチップ実装部分２１０を示す平面図である。ワイヤの抵抗値は抵抗体の長さに比例し、かつ断面積に反比例する。そこで、この変形例では、ワイヤ２５４をワイヤ２４６よりも長くして、抵抗値を調節することにした。このような構成によってボンディングワイヤの長さを、数式（１）を満たすＲ１１、Ｒ１２が得られるように選定する。その結果、第１構成例と同様に、ＦＷＤ１１とＦＷＤ１２の通電電流を均等にすることができる。なお、本変形例ではワイヤの長さ及び本数に差を設けたが、ワイヤの長さのみに差を設けても良い。
図７は、第２構成例にかかる半導体装置の変形例としてのパワーモジュールに搭載されるチップ実装部分２１０を示す平面図である。ワイヤの抵抗値は抵抗体の長さに比例し、かつ断面積に反比例する。そこで、この変形例では、ワイヤ２５４をワイヤ２４６よりも長くして、抵抗値を調節することにした。このような構成によってボンディングワイヤの長さを、数式（１）を満たすＲ１１、Ｒ１２が得られるように選定する。その結果、第１構成例と同様に、ＦＷＤ１１とＦＷＤ１２の通電電流を均等にすることができる。なお、本変形例ではワイヤの長さ及び本数に差を設けたが、ワイヤの長さのみに差を設けても良い。
実施の形態１．
［実施の形態１の構成］
図８は、本発明の実施の形態１にかかる半導体装置としてのパワーモジュールのチップ実装部分３００を示す平面図である。実施の形態１にかかるパワーモジュールは、チップ実装部分１０に代えて、チップ実装部分３００を備えている点を除き、第１構成例にかかるパワーモジュール２と同様の構成を備えている。
［実施の形態１の構成］
図８は、本発明の実施の形態１にかかる半導体装置としてのパワーモジュールのチップ実装部分３００を示す平面図である。実施の形態１にかかるパワーモジュールは、チップ実装部分１０に代えて、チップ実装部分３００を備えている点を除き、第１構成例にかかるパワーモジュール２と同様の構成を備えている。
チップ実装部分３００において、電極板であるリードフレーム３４０が備えられている。リードフレーム３４０は、電気伝導性材料で形成され、好ましくはアルミ又は銅で形成される。リードフレーム３４０は、ＩＧＢＴ１のエミッタ電極２０、ＦＷＤ１１のアノード電極およびＦＷＤ１２のアノード電極を接続する。リードフレーム３４０は、ＦＷＤ１１の表面のアノード電極ａ１１と接合する面積よりも、ＦＷＤ１２の表面のアノード電極ａ１２と接合する面積のほうが大きい。つまり、ＦＷＤ１２側の電気抵抗が相対的に低くされている。
このような構成においては、ＦＷＤ１１とＦＷＤ１２との間で、リードフレーム３４０との電極接触面積において差を設けることができる。つまり、ＦＷＤ１１、１２、リードフレーム３４０およびＩＧＢＴ１のエミッタ電極２０へ至る経路中の電気抵抗値は、リードフレーム３４０の電極接触面積と相関を有しており、電極接触面積が大きいほど抵抗値が小さくなる。実施の形態１においては、図１の回路図上において、リードフレーム３４０との電極接触面積の違いによって、抵抗Ｒ１１と抵抗Ｒ１２の抵抗値の相違を生じさせることができる。なお、実施の形態１によれば、リードフレーム３４０を図８紙面左右方向にずらす量は、連続的に変化させることができるため、ワイヤ本数の変更と比べて連続的な微調整が可能である。また、リードフレーム３４０とＩＧＢＴ１との間の接触面積は、リードフレーム３４０を左右にずらしても均一に保つことができる。さらに、リードフレーム３４０は平面形状の電極板であり、その取り付け位置をずらすだけで足りるので、個別に複数の形状のリードフレームを準備する必要も無い。
［比較例］
図９は、本発明の実施の形態１に対する比較例としてのパワーモジュールのチップ実装部分３１０を示す平面図である。比較例では、リードフレーム３４０が、ＦＷＤ１１のアノード電極ａ１１とＦＷＤ１２のアノード電極ａ１２の両方に、全面接触をしている。このような構成においては、ＦＷＤ１１とＦＷＤ１２の電流電圧特性のばらつきがそのままＩＦ１、ＩＦ２の大きさに反映されてしまう。その結果、ＦＷＤ１１とＦＷＤ１２の通電電流の大きさが異なり、発熱量も異なるという問題がある。
図９は、本発明の実施の形態１に対する比較例としてのパワーモジュールのチップ実装部分３１０を示す平面図である。比較例では、リードフレーム３４０が、ＦＷＤ１１のアノード電極ａ１１とＦＷＤ１２のアノード電極ａ１２の両方に、全面接触をしている。このような構成においては、ＦＷＤ１１とＦＷＤ１２の電流電圧特性のばらつきがそのままＩＦ１、ＩＦ２の大きさに反映されてしまう。その結果、ＦＷＤ１１とＦＷＤ１２の通電電流の大きさが異なり、発熱量も異なるという問題がある。
［実施の形態１の変形例］
図１０は、本発明の実施の形態１にかかる半導体装置の変形例としてのパワーモジュールに搭載されるチップ実装部分３２０を示す平面図である。チップ実装部分３２０は、リードフレーム３６０を有している。リードフレーム３６０は、ＦＷＤ１１側に切り欠き部３６２を有している。このようなスリット状の切り欠き部３６２を設けることで、切り欠き部３６２を設けたＦＷＤ１１側の電気抵抗値を、相対的に高くすることができる。なお、切り欠き（スリット）の幅を微小幅で管理することで、抵抗値の微調整が可能となる。
図１０は、本発明の実施の形態１にかかる半導体装置の変形例としてのパワーモジュールに搭載されるチップ実装部分３２０を示す平面図である。チップ実装部分３２０は、リードフレーム３６０を有している。リードフレーム３６０は、ＦＷＤ１１側に切り欠き部３６２を有している。このようなスリット状の切り欠き部３６２を設けることで、切り欠き部３６２を設けたＦＷＤ１１側の電気抵抗値を、相対的に高くすることができる。なお、切り欠き（スリット）の幅を微小幅で管理することで、抵抗値の微調整が可能となる。
切替え可能なスイッチング素子を設けた第３構成例．
［構成］
図１１は、切替え可能なスイッチング素子を設けた第３構成例にかかる半導体装置としてのパワーモジュール４０２の回路図である。パワーモジュール４０２は、抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ４１、Ｒ４２、Ｒ５１、Ｒ５２、Ｒ６１、およびＲ６２に代えて、以下に述べる半導体スイッチング素子ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２、ＳＷ３１、ＳＷ３２、ＳＷ４１、ＳＷ４２、ＳＷ５１、ＳＷ５２、ＳＷ６１、およびＳＷ６２を備えている。これらの半導体スイッチング素子ＳＷ１１等は、いずれもＰＮＰ型のＩＧＢＴである。また、ＩＧＢＴ１〜ＩＧＢＴ６は、いずれも、ＮＰＮ型のＩＧＢＴであるものとする。この点を除き、パワーモジュール４０２は、パワーモジュール２と同様の構成を備えるものとする。
［構成］
図１１は、切替え可能なスイッチング素子を設けた第３構成例にかかる半導体装置としてのパワーモジュール４０２の回路図である。パワーモジュール４０２は、抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ４１、Ｒ４２、Ｒ５１、Ｒ５２、Ｒ６１、およびＲ６２に代えて、以下に述べる半導体スイッチング素子ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２、ＳＷ３１、ＳＷ３２、ＳＷ４１、ＳＷ４２、ＳＷ５１、ＳＷ５２、ＳＷ６１、およびＳＷ６２を備えている。これらの半導体スイッチング素子ＳＷ１１等は、いずれもＰＮＰ型のＩＧＢＴである。また、ＩＧＢＴ１〜ＩＧＢＴ６は、いずれも、ＮＰＮ型のＩＧＢＴであるものとする。この点を除き、パワーモジュール４０２は、パワーモジュール２と同様の構成を備えるものとする。
パワーモジュール４０２には、制御部４１０が接続される。制御部４１０は、後述する図１２におけるタイムチャートに従って、半導体スイッチング素子ＳＷ１１、ＳＷ１２等をオンオフすることができるようにプログラムされている。
ＩＧＢＴ１〜ＩＧＢＴ６は、それぞれ、制御信号が入力されるゲート端子、並びにその制御信号により電気的接続がオンオフされるエミッタ端子及びコレクタ端子を有している。ＩＧＢＴ１〜ＩＧＢＴ６には、ＦＷＤが２つずつ設けられている。それぞれのＦＷＤは、一方の端子がエミッタ端子と接続し他方の端子がコレクタ端子と接続して、各々のＩＧＢＴ１〜ＩＧＢＴ６に２つずつ、並列に接続している。
前述したように、パワーモジュール４０２は、複数の半導体スイッチング素子ＳＷ１１〜ＳＷ６２を備えている。図１１の回路図からも明らかな通り、各半導体スイッチング素子ＳＷ１１〜ＳＷ６２は、複数個のフリーホイールダイオードＦＷＤ１１〜ＦＷＤ６２が択一的にＩＧＢＴ１〜ＩＧＢＴ６と並列接続するように、ＦＷＤのそれぞれとＩＧＢＴ１〜ＩＧＢＴ６とを結ぶ回路を切り替えることができる。つまり、例えばＩＧＢＴ１について言えば、ＳＷ１１とＳＷ１２とを択一的にオンとすることで、ＩＧＢＴ１に対してＦＷＤ１１とＦＷＤ１２のいずれか一方を択一的に並列接続させることができる。
図１２は、パワーモジュール４０２において実施されるスイッチング動作を示すタイムチャートである。制御部４１０は、このタイムチャートに従って、各ＩＧＢＴ１〜ＩＧＢＴ６およびスイッチング素子ＳＷ１１〜ＳＷ６２をオンオフ制御する。これにより、ＩＧＢＴ１〜ＩＧＢＴ６のスイッチング動作ごとに異なるフリーホイールダイオードで電流を流すように、ＳＷ１１〜ＳＷ６２を制御する。
すなわち、異なる電流電圧特性を持つＦＷＤを２つ以上並列接続したときに電流アンバランスが生じるのは、それら２つのＦＷＤの両方に一度に電流が流れるからである。そこで、ＩＧＢＴ１における一回のスイッチング動作に応じてＦＷＤ１１とＦＷＤ１２の片方のみをオンさせるようにし、ＦＷＤ１１とＦＷＤ１２を交互にオンするようにすれば、平均的にはＦＷＤに流れる通電電流を均等にすることができる。具体的には、図１２のタイムチャートを用いて説明すると、ＩＧＢＴ１の一回目のオフ動作のときにはＦＷＤ１２で電流を流すようにＳＷ１２をオンとする。一方、ＩＧＢＴ１の二回目のオフ動作のときにはＦＷＤ１１で電流を流すようにＳＷ１１をオンとする。これを交互に繰り返していき、つまりＳＷ１１とＳＷ１２とをデューティ比５０％で駆動させるようにする。これによりＦＷ１１とＦＷ１２の平均電流は同じ値となる。その結果、第１構成例と同様に、ＦＷＤの発熱アンバランスを抑制し、熱設計の容易化、最適化が図れる。
２、４０２ パワーモジュール
１０、２００、２１０、３００、３１０、３２０ チップ実装部分
１２ 電極パターン
１３ 絶縁板
１４ 電極パターン
１５ 電極パターン
１６ 切り欠き部
１７ 放熱板
２０ エミッタ電極
４２、４６、４８、１４４、２４０、２４４、２４６、２５４ ワイヤ
１１２ 電極パターン
３４０、３６０ リードフレーム
３６２ 切り欠き部
４１０ 制御部
ａ１１、ａ１２ アノード電極
ＦＷＤ１１〜ＦＷＤ６２ フリーホイールダイオード
ＩＦ１ 順方向電流
ＩＧＢＴ１〜ＩＧＢＴ６ 絶縁ゲートバイポーラトランジスタ
Ｌ１、Ｌ２、Ｌ３ インダクタ
Ｒ１１ 抵抗
Ｒ１２ 抵抗
Ｒ１ａ 端子
Ｒ１ｂ 端子
ＳＷ１１〜ＳＷ６２ 半導体スイッチング素子（ＰＮＰ−ＩＧＢＴ）
ＶＦ 順方向電圧
１０、２００、２１０、３００、３１０、３２０ チップ実装部分
１２ 電極パターン
１３ 絶縁板
１４ 電極パターン
１５ 電極パターン
１６ 切り欠き部
１７ 放熱板
２０ エミッタ電極
４２、４６、４８、１４４、２４０、２４４、２４６、２５４ ワイヤ
１１２ 電極パターン
３４０、３６０ リードフレーム
３６２ 切り欠き部
４１０ 制御部
ａ１１、ａ１２ アノード電極
ＦＷＤ１１〜ＦＷＤ６２ フリーホイールダイオード
ＩＦ１ 順方向電流
ＩＧＢＴ１〜ＩＧＢＴ６ 絶縁ゲートバイポーラトランジスタ
Ｌ１、Ｌ２、Ｌ３ インダクタ
Ｒ１１ 抵抗
Ｒ１２ 抵抗
Ｒ１ａ 端子
Ｒ１ｂ 端子
ＳＷ１１〜ＳＷ６２ 半導体スイッチング素子（ＰＮＰ−ＩＧＢＴ）
ＶＦ 順方向電圧
Claims (3)
- 制御信号が入力される制御端子並びに前記制御信号により電気的接続がオンオフされる第１端子及び第２端子を有する半導体スイッチング素子と、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続した第１フリーホイールダイオードと、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続し、同一の順方向電圧に対する順方向電流が前記第１フリーホイールダイオードよりも低い第２フリーホイールダイオードと、
を備え、
前記半導体スイッチング素子、前記第１フリーホイールダイオード、および前記第２フリーホイールダイオードが、それぞれ表面に電極を有し、
電気伝導性材料で形成され、前記半導体スイッチング素子の前記電極、前記第１フリーホイールダイオードの前記電極および前記第２フリーホイールダイオードの前記電極を接続し、前記第１フリーホイールダイオードの表面電極と接合する面積よりも前記第２フリーホイールダイオードの表面電極と接合する面積が大きい電極板を更に備える半導体装置。 - 制御信号が入力される制御端子並びに前記制御信号により電気的接続がオンオフされる第１端子及び第２端子を有する半導体スイッチング素子と、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続した第１フリーホイールダイオードと、
一方の端子が前記第１端子と接続し他方の端子が前記第２端子と接続して前記半導体スイッチング素子に並列に接続し、同一の順方向電圧に対する順方向電流が前記第１フリーホイールダイオードよりも低い第２フリーホイールダイオードと、
前記半導体スイッチング素子、前記第１フリーホイールダイオード、および前記第２フリーホイールダイオードが接続される電極パターンと、
を備え、
前記第１フリーホイールダイオードが表面に第１電極を有し、前記第２フリーホイールダイオードが表面に第２電極を有し、前記半導体スイッチング素子が表面に第３電極を有し、
電気伝導性材料で形成され、前記第１〜３電極と接続する電極板を、更に備え、
前記電極板は、前記第１電極に接続する第１部分と前記電極パターンに接続する第２部分とを有し、前記第１部分と前記第２部分の間に切り欠き部を有する半導体装置。 - 請求項１または２に記載の半導体装置を有する電力変換装置であって、
前記半導体装置の前記半導体スイッチング素子は、ＩＧＢＴ、ＭＯＳＦＥＴ又はバイポーラトランジスタであり、
２つの前記半導体スイッチング素子が１組となってアーム回路を構成し、
前記アーム回路を１つ以上用いて構成したインバータ回路を備えることを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012096944A JP5716702B2 (ja) | 2012-04-20 | 2012-04-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012096944A JP5716702B2 (ja) | 2012-04-20 | 2012-04-20 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013225590A JP2013225590A (ja) | 2013-10-31 |
| JP2013225590A5 JP2013225590A5 (ja) | 2014-11-20 |
| JP5716702B2 true JP5716702B2 (ja) | 2015-05-13 |
Family
ID=49595461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012096944A Active JP5716702B2 (ja) | 2012-04-20 | 2012-04-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5716702B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6690252B2 (ja) * | 2016-01-22 | 2020-04-28 | 富士電機株式会社 | 半導体装置 |
| JP2018007501A (ja) * | 2016-07-07 | 2018-01-11 | トヨタ自動車株式会社 | 半導体装置 |
| JP6804421B2 (ja) * | 2017-10-06 | 2020-12-23 | 三菱電機株式会社 | 半導体装置 |
| WO2024202813A1 (ja) * | 2023-03-29 | 2024-10-03 | 住友精密工業株式会社 | 振動型ジャイロ素子およびジャイロスコープ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064180A (ja) * | 2000-08-22 | 2002-02-28 | Mitsubishi Electric Corp | 半導体モジュール |
| JP4830877B2 (ja) * | 2007-01-31 | 2011-12-07 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP2012050176A (ja) * | 2010-08-24 | 2012-03-08 | Fuji Electric Co Ltd | 電力変換装置のパワーモジュール |
-
2012
- 2012-04-20 JP JP2012096944A patent/JP5716702B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013225590A (ja) | 2013-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6400201B2 (ja) | パワー半導体モジュール | |
| US8045352B2 (en) | Power converter | |
| US9659912B2 (en) | Low-inductance circuit arrangement comprising load current collecting conductor track | |
| US10903158B2 (en) | Semiconductor arrangement having a circuit board with a patterned metallization layer | |
| JP6405383B2 (ja) | パワートランジスタモジュール | |
| WO2021014692A1 (ja) | パワー半導体モジュール | |
| JP6603676B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| JP5716702B2 (ja) | 半導体装置 | |
| US12062599B2 (en) | Power semiconductor module | |
| US20130242631A1 (en) | Power converter apparatus | |
| JP2019149882A (ja) | ３レベルｉタイプインバータおよび半導体モジュール | |
| US20190259837A1 (en) | Semiconductor apparatus | |
| JP6723469B2 (ja) | ２ｉｎ１型チョッパモジュール | |
| JP4697025B2 (ja) | 電力用半導体モジュール | |
| CN111354721B (zh) | 半导体装置 | |
| US10186986B2 (en) | Semiconductor arrangement with controllable semiconductor elements | |
| CN114079446A (zh) | 开关装置及用于制造开关装置的方法 | |
| US20240006330A1 (en) | High-symmetrical semiconductor arrangement | |
| JP2000311983A (ja) | パワー半導体モジュール | |
| JP2023140056A (ja) | パワー半導体スイッチングモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150302 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5716702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |