JP6405383B2 - パワートランジスタモジュール - Google Patents

パワートランジスタモジュール Download PDF

Info

Publication number
JP6405383B2
JP6405383B2 JP2016534021A JP2016534021A JP6405383B2 JP 6405383 B2 JP6405383 B2 JP 6405383B2 JP 2016534021 A JP2016534021 A JP 2016534021A JP 2016534021 A JP2016534021 A JP 2016534021A JP 6405383 B2 JP6405383 B2 JP 6405383B2
Authority
JP
Japan
Prior art keywords
conductive pattern
pattern
power transistor
transistor module
feeding point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016534021A
Other languages
English (en)
Other versions
JPWO2016009496A1 (ja
Inventor
徹 増田
徹 増田
紺野　哲豊
哲豊 紺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2016009496A1 publication Critical patent/JPWO2016009496A1/ja
Application granted granted Critical
Publication of JP6405383B2 publication Critical patent/JP6405383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、回路基板上にＩＧＢＴやＭＯＳＦＥＴ等のパワートランジスタを搭載して構成するモジュールに係り、特に、その内部配線構造に関する。
産業機器や電気鉄道車両、自動車、家電などの電力制御やモーター制御においては、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ−Ｂｉｐｏｌａｒ−Ｔｒａｎｓｉｓｔｏｒ）のスイッチング素子やフリーホイールダイオード等の半導体素子を複数個用いてひとつのモジュールに搭載したパワートランジスタモジュールが使用されている。
このようなパワートランジスタモジュールは、金属などの放熱板の一方の表面に、所定の形状の金属配線パターンを絶縁基板を介して配置し、その金属配線パターン上に半導体素子を半田接合などの方法によって搭載し、ボンディングワイヤなどにより外部への接続端子（外部導出端子）へと電気的に接続している。以降、絶縁基板と金属配線パターンを合わせたものを回路基板と称す。
上記のようなパワートランジスタモジュールにおいては、大電流を扱えるようにするために、モジュール内部の所定の形状の金属配線パターン上に複数の半導体素子を並列接続して使用する場合がある。しかしながら、複数の半導体素子を単純に並列配置することによって電気的な並列接続を実現する場合には問題が発生する。すなわち、金属配線パターン上の半導体素子の配置位置によって外部導出端子への電流経路長が異なるため、並列接続された半導体素子個々の電流値が異なり、一部の半導体素子に電流が集中する問題が生じる。
半導体素子間の電流量にばらつきがある場合には、半導体素子で発生する発熱量がばらつくため、半導体素子を金属配線パターンへ接続している半田接続部の劣化が素子毎に異なる。半導体素子の発熱が特に大きい場合には、その半田接続部の劣化が最も顕著となり、回路基板の中で最初に接続不良となり、電流が減少する。このため、他の半導体素子へと電流集中が発生し、そのうち最も電流量が多い半導体素子が上記のような理由により半田接続部の接続不良を発生し、順次回路基板上の電流通電できる素子が減少する不良事象が発生してしまう。この問題は、上記にように、半導体素子と外部導出端子との電流経路長、言い換えればインピーダンスが異なっていることが原因である。
並列配置された半導体素子から外部導出端子に至るインピーダンスのばらつきを低減する技術として、例えば特許文献１がある。特許文献１には、内部接続部にスリットを設けることにより、各半導体素子から外部導出端子に至るインピーダンスを均等化し、かつ、内部接続部に放熱構造も兼ねさせることにより半導体素子と内部接続部を接続するボンディングワイヤの熱ストレスを緩和できる半導体装置が開示されている。
特許文献１の半導体装置は、ケースと、前記ケース内に配置され、金属配線パターンが設けられた絶縁基板上に半導体素子が搭載された複数の半導体回路基板と、主電流を前記ケース外へ取り出す外部導出端子と、前記外部導出端子の一部が前記ケース内に延伸され、前記複数の半導体基板に沿って配設されるとともに前記半導体素子の主電極と電気的に接合される内部接続部と、前記内部接続部は、放熱性を維持する放熱手段と、前記半導体素子からの電流経路長を均一化するスリット構造を有している。
また、特許文献２には、回路基板上のエミッタパターン部に対し、電流通路の幅を細分化する切込みスリットを入れてインダクタンス形成領域を形成する技術が開示されている。
特許文献２のパワートランジスタモジュールによれば、仕様の異なる各種トランジスタモジュールでも端子部品の変更なしに、回路パターン上でのワイヤ接続地点を変更することで適正な内部配線インダクタンス付与に容易に対応できる。
特開２０１０−８７４００号公報 特開平７−９９２７５号公報
上記の通り、従来のパワートランジスタモジュールにおいては、回路基板上に並列配置された半導体素子は前記回路基板上に接続される外部導出端子までのインピーダンスが不均一であり、そのために各半導体素子を流れる電流量が異なってしまうという問題がある。
特許文献１の半導体装置のスリット構造は、半導体回路基板ではなく、前記回路基板間を接続する内部接続部に設けられているため、並列配置されている回路基板間の外部導出端子へのインピーダンスの均一化には効果があるものの、回路基板上に搭載された並列チップ間のインピーダンス均一効果は薄いと考えられる。
さらに、内部接続部は、特許文献１の図４で明らかにされた複数の内部接続部の積層構造により、他の内部接続部の電流による干渉効果の悪影響が大きいと考えられるため、スリットによるインピーダンス均一効果は完全なものではなく、並列配置された個々の半導体素子および配列配置された回路基板間には、それぞれインピーダンスのばらつきが残存するものと考えられる。
また、特許文献２は、パワートランジスタモジュールを構成する回路基板上にスリット構造を有しているが、これはハーフブリッジを構成する上アームと下アームのトランジスタに係るインダクタンス値の均一化を成すものに限定したものであり、その目的は、回路基板上に搭載された並列チップ間のインピーダンスの均一化とは異なる。
従来のインピーダンス、特にインダクタンスを調整する先行技術は、上記した特許文献１或いは特許文献２のようなスリット構造の導入があるが、並列配置された半導体素子のインピーダンスの均一化には不十分である。
そこで、本発明の目的は、回路基板上に複数の半導体素子を並列配置して構成されるパワートランジスタモジュールにおいて、各半導体素子から外部導出端子までのインピーダンスを高精度に均一化し、信頼性の高いパワートランジスタモジュールを提供することにある。
上記課題を解決するために、本発明は、絶縁基板の主面に複数の半導体素子が配置された回路基板を少なくとも１つ以上含むパワートランジスタモジュールであって、前記回路基板は、前記絶縁基板上に形成された第１の導電パターンと、前記絶縁基板上の前記第１の導電パターンとは異なる領域に、前記第１の導電パターンと電気的に絶縁して形成された第２の導電パターンと、を備え、前記第１の導電パターンは、その一端に前記第１の導電パターンに電位を供給する第１の給電点と、前記第１の導電パターン上に少なくとも１つ以上のダイオード素子と、前記ダイオード素子を挟んで前記第１の給電点と反対側の前記第１の導電パターン上に複数のスイッチング素子を有し、前記第２の導電パターンは、前記第１の給電点の近傍に設けられ、かつ、前記第１の導電パターンとは異なる電位を前記第２の導電パターンに供給する第２の給電点と、を有し、前記複数のスイッチング素子は、複数のボンディングワイヤにより前記第２の導電パターンと電気的に接続され、前記第２の導電パターンは、前記第２の導電パターン上における前記複数のボンディングワイヤの前記第２の導電パターンとの接続領域を規定するスリットパターンが設けられ、前記第１の給電点および前記第２の給電点に各々異なる電位の電力を供給し、前記パワートランジスタモジュールを動作させた際、前記第２の導電パターンに前記第１の導電パターンを流れる電流の方向と反対方向の電流が生じるよう前記第２の導電パターンに前記スリットパターンが設けられていることを特徴とする。
また、本発明は、絶縁基板の主面に複数の半導体素子が配置された回路基板を少なくとも１つ以上含むパワートランジスタモジュールであって、前記回路基板は、前記絶縁基板上に形成された第１の導電パターンと、前記絶縁基板上の前記第１の導電パターンとは異なる領域に、前記第１の導電パターンと電気的に絶縁して形成された第２の導電パターンと、を備え、前記第１の導電パターンは、その一端に前記第１の導電パターンに電位を供給する第１の給電点と、前記第１の給電点から前記第１の給電点が設けられた端部の反対側の前記第１の導電パターンの端部に向かう方向に沿って配置された複数のスイッチング素子を有し、前記第２の導電パターンは、前記第１の給電点の近傍に設けられ、かつ、前記第１の導電パターンとは異なる電位を前記第２の導電パターンに供給する第２の給電点と、を有し、前記複数のスイッチング素子は、複数のボンディングワイヤにより前記第２の導電パターンと電気的に接続され、前記第２の導電パターンは、前記第２の導電パターン上における前記複数のボンディングワイヤの前記第２の導電パターンとの接続領域を規定するスリットパターンが設けられ、前記第１の給電点および前記第２の給電点に各々異なる電位の電力を供給し、前記パワートランジスタモジュールを動作させた際、前記第２の導電パターンに前記第１の導電パターンを流れる電流の方向と反対方向の電流が生じるよう前記第２の導電パターンに前記スリットパターンが設けられていることを特徴とする。
本発明によれば、回路基板上に複数の半導体素子を並列配置して構成されるパワートランジスタモジュールにおいて、各半導体素子から外部導出端子までのインピーダンスを高精度に均一化し、信頼性の高いパワートランジスタモジュールを実現できる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の一実施形態に係るパワートランジスタモジュールの構成を示す図である。 本発明の一実施形態に係るパワートランジスタモジュールの等価回路の一部を示す図である。 本発明の一実施形態に係るパワートランジスタモジュールの断面図である。 本発明の一実施形態に係るパワートランジスタモジュールの平面図である。 従来のパワートランジスタモジュールの構成を示す図である。 従来のパワートランジスタモジュールの等価回路の一部を示す図である。 従来のパワートランジスタモジュールの等価回路を示す図である。 本発明の一実施形態に係るパワートランジスタモジュールの構成を示す図である。 本発明の一実施形態に係るパワートランジスタモジュールの等価回路の一部を示す図である。 本発明の一実施形態に係るパワートランジスタモジュールの構成を示す図である。 本発明の一実施形態に係るパワートランジスタモジュールの構成を示す図である。 本発明の一実施形態に係るパワートランジスタモジュールの構成を示す図である。 本発明の一実施形態に係るパワートランジスタモジュールの構成を示す図である。 本発明のパワートランジスタモジュールにおける効果を示す図である。
以下、図面を用いて本発明の実施例を説明する。
本実施例では、並列配置された半導体素子のインピーダンス均一化を実現するパワートランジスタモジュールの構成を説明する。
本実施例におけるパワートランジスタモジュールの構成を図２Ａおよび図２Ｂに示す。図２Ａおよび図２Ｂは各々パワートランジスタモジュールの断面図および平面図を示している。図２Ａおよび図２Ｂにおいて、パワートランジスタモジュール５００は、ケース４００、金属ベース３００、外部導出端子２０１〜２０３、制御信号端子２１１〜２１４、回路基板１００、半田接合層７で構成されている。このうち、ケース４００は、モジュールの外形を決めるものであり、絶縁性を有する樹脂で作製されている。以降の説明では、ケース４００については特に必要がない限り説明を割愛する。
金属ベース３００は、ケース４００と共にモジュールの外形を決めるもので、金属材で作製し、放熱器（図示せず）と接することで半田接合層７で接合された１つ以上の回路基板１００で発生した発熱を放熱する経路として機能する。
外部導出端子２０１〜２０３は、回路基板１００上の金属（配線）パターンとモジュール外部の主回路とを接続する端子で、モジュールの通電電流の入出力の経路となる。
制御信号端子２１１〜２１４は、回路基板１００上の金属（配線）パターンとモジュール外部の制御信号発生回路とをボンディングワイヤ６１〜６４を介して電気的に接続する端子で、モジュール内のスイッチング素子の制御信号の経路となる。
回路基板１００は、金属（配線）パターン１および２、スイッチング素子の制御信号パターン３および４、絶縁基板５、金属（配線）パターン６で構成され、パワートランジスタモジュールに用いられる回路基板１００の枚数は、その定格電流容量や金属（配線）パターンによって決まる機能に応じて決定される。
半田接合層７は、回路基板１００と金属ベース３００を機械的および電気的に接続するものである。
本実施例におけるパワートランジスタモジュールは、図２Ｂに示すように、回路基板１００ａと回路基板１００ｂの２枚の回路基板を用いてパワートランジスタモジュールを構成しており、外部導出端子２０１は回路基板１００ａの高電位となる金属パターンに接続し、外部導出端子２０２は回路基板１００ｂの低電位となる金属パターンに接続し、外部導出端子２０３は回路基板１００ａの低電位となる金属パターンと回路基板１００ｂの高電位となる金属パターンを接続する機能を有している。
ここで、回路基板１００ａおよび回路基板１００ｂにおいて、高電位および低電位それぞれの外部導出端子を接続する位置は、実装技術上そして絶縁設計上問題ない範囲で近傍に配置する。これは高電位の金属パターンから低電位の金属パターンへと電流が流れる経路のループ面積を極力小さくし、電流経路で発生するインダクタンスを小さく抑えるためである。
図３Ａは、従来のパワートランジスタモジュールにおける回路基板１００ａの金属（配線）パターンと半導体素子の搭載例を示すものである。回路基板１００ａは、高電位の金属パターン１、低電位の金属パターン２、スイッチング素子の制御信号パターン３および４、半導体で形成されたダイオード素子２１〜２４とスイッチング素子１１〜１６、半導体素子を接続するボンディングワイヤ３１〜３３と４１によって構成される。このうち、金属パターン１には、半導体で形成されたダイオード素子２１〜２４のカソード端子が電気的に接続され、半導体で形成されたスイッチング素子１１〜１６のコレクタ端子もしくはドレイン端子が電気的に接続され、外部導出端子２０１との接続のための給電位置５１および５２が配置されている。
金属パターン２には、ダイオード素子２１〜２４のアノード端子がボンディングワイヤ４１を介して電気的に接続され、スイッチング素子１１〜１６のコレクタ端子もしくはドレイン端子がボンディングワイヤ３１を介して電気的に接続され、外部導出端子２０３との接続のための給電位置５３および５４が配置されている。
スイッチング素子の制御信号パターン３は、ボンディングワイヤ３２を介してスイッチング素子のゲート端子と電気的に接続され、また、モジュール外の制御信号発生回路（図示せず）とボンディングワイヤ６１を介して接続されている。
スイッチング素子の制御信号パターン４は、ボンディングワイヤ３３を介してスイッチング素子のソース端子と電気的に接続され、また、モジュール外の制御信号発生回路（図示せず）とボンディングワイヤ６２を介して接続されている。
外部導出端子２０１との接続のための給電位置５１および５２、外部導出端子２０３との接続のための給電位置５３および５４は、回路基板１００ａを流れる電流経路のインダクタンスを低減するために、近傍に配置する。
図４は、図２Ａのパワートランジスタモジュールに図３Ａに示す回路基板を搭載した場合の等価回路を示したものである。例として回路基板１００ａおよび１００ｂに搭載するスイッチング素子はＦＥＴ型の素子を想定している。スイッチング素子がＩＧＢＴ型の素子であっても本発明の効果は変わるものではないことは言うまでもない。
図４に示すパワートランジスタモジュールの等価回路は、上アームを回路基板１００ａによって、下アームを回路基板１００ｂによって構成するハーフブリッジ回路である。外部導出端子２０１が高電位側の主端子となり、外部導出端子２０２が低電位側の主端子となり、外部導出端子２０３が中間電位の主端子となることを示している。この回路基板の等価回路は、２つのダイオード素子と３つのＦＥＴ素子の並列回路の例を示している。本発明が解決する課題は、上述の通り３つのＦＥＴ素子間の電流の不均一性、特に、パワートランジスタモジュールのスイッチング時に生じる過渡電流の不均一性である。
図３Ｂを用いて、従来の回路基板すなわち回路基板上の金属パターンにスリットを設けていない回路基板を用いたパワートランジスタモジュールの電流の不均一性について説明する。図３Ｂは、図３Ａの素子配置の上半分を簡略化して等価回路としたものである。この回路基板を搭載するパワートランジスタモジュールがターンオンする場合の電流経路に着目して等価回路を作製しているため、ダイオード素子は割愛している。
ＮｏｄｅＤは、金属パターン１の外部導出端子２０１との接続のための給電位置５１を示し、インダクタＬｄ１〜Ｌｄ３はＮｏｄｅＤからＦＥＴ素子Ｍ１１〜Ｍ１３のドレインに向かう金属パターン１上の電流経路のインダクタンスを示す。ＦＥＴ素子Ｍ１１〜Ｍ１３のソースにはボンディングワイヤの等価回路表現としてインダクタＬｗ１〜Ｌｗ３を配置し、金属パターン２上の電流経路のインダクタンスとしてＬｓ１〜Ｌｓ３を配置している。ＮｏｄｅＳは金属パターン２上の外部導出端子２０３との接続のための給電位置５３を示している。図中には電流の流れる方向を矢印にて示している。
また、金属パターン１上のインダクタＬｄ２と金属パターン２上のインダクタＬｓ１との間には、パターン間の間隙を介して磁気的結合が発生し、結合係数Ｋ２によって決まる相互インダクタンスＭ２を有している。外部導出端子２０１との接続のための給電位置５１と外部導出端子２０３との接続のための給電位置５３を近傍に配置する構成であり、金属パターン１と金属パターン２の電流の向きは反対方向となるため、相互インダクタンスはお互いの自己インダクタンスを打ち消す（低減する）効果を有する。インダクタＬｄ３とインダクタＬｓ２においても同様である。
この等価回路を用いて、電流の不均一性について説明する。図３Ｂに示すように各ＦＥＴ素子が導通（オン）した場合に、電流経路は３つ発生する。すなわち、ＦＥＴ素子Ｍ１１，Ｍ１２，Ｍ１３を経路とする３種である。それぞれの経路に等しい過渡電流の変化率(ｄｉ／ｄｔ）が発生すると仮定して、各経路の総インダクタンスを求める。
経路Ｍ１１の場合：
Figure 0006405383
経路Ｍ１２の場合：
Figure 0006405383
ここでＭ２≧０である。
経路Ｍ１３の場合：
Figure 0006405383
となる。ここでＬｄ１〜Ｌｄ２の値をＬｄ、Ｌｓ１〜Ｌ３の値をＬｓとすると、
経路Ｍ１１の場合：
Figure 0006405383
経路Ｍ１２の場合：
Figure 0006405383
ここでＭ２≧０である。
経路Ｍ１３の場合：
Figure 0006405383
となる。例えば経路Ｍ１１とＭ１３のインダクタンスを比較すると、その差分は、
Figure 0006405383
Ｌｄ＋Ｌｓ＝２Ｍ２であれば、経路Ｍ１１とＭ１３のインダクタンスは等しいことになるが、これは結合係数Ｋ２＝１の場合のみ満足する。実際にはＫ２＜１となるため、経路Ｍ１１とＭ１３にはインダクタンスの差が発生する。電流経路のｄｉ／ｄｔをすべて等しいと仮定したが、上記のように経路によってインダクタンス差が発生するために、ＮｏｄｅＤとＮｏｄｅＳ間の起電力ｄＶ（＝ｄｉ／ｄｔ・Ｌ）を基準に考えると、経路Ｍ１１〜Ｍ１３のｄｉ／ｄｔはそれぞれ異なる値となる。
例えば、経路Ｍ１１のｄｉ／ｄｔは経路Ｍ１３のｄｉ／ｄｔより大きくなることから、経路間に分担電流の不均一性が発生する。不均一の度合いは、インダクタンスの差異に依存することから、各スイッチング素子の経路のインダクタンスの均一化手段が必要になる。
本実施例におけるパワートランジスタモジュールの構成とその効果について、図５Ａおよび図５Ｂを用いて説明する。図５Ａの回路基板は、上記の図３Ａの説明で述べた構成に加えて、金属パターン２に２つのＬ字型のスリットパターン６２を設けている。この回路基板では、近傍配置した外部導出端子２０１との接続のための給電位置５１と外部導出端子２０３との接続のための給電位置５３もしくは外部導出端子２０１との接続のための給電位置５２と外部導出端子２０３との接続のための給電位置５４に対し、ダイオード素子を近傍に、ＦＥＴ素子を遠方に配置し、スリットパターン６２を複数のＦＥＴ素子を配列する方向がスリットパターン６２の長手方向となるように形成されるように配置される。
つまり、スリットパターン６２は、金属パターン２内にＬ字型に形成され、複数のボンディングワイヤと金属パターン２との接続領域は、Ｌ字型のスリットパターン６２と外部導出端子２０３との接続のための給電位置５３近傍の金属パターン２の一辺とは反対側の辺を含む金属パターン２の二辺により囲まれた領域に設けられている。
図５Ｂは、図５Ａの素子配置の上半分を簡略化して等価回路としたものである。この回路基板を搭載するパワートランジスタモジュールがターンオンする場合の電流経路に着目して等価回路を作製しているため、ダイオード素子は割愛している。ＮｏｄｅＤは、金属パターン１の外部導出端子２０１との接続のための給電位置５１を示し、インダクタＬｄ１〜Ｌｄ３はＮｏｄｅＤから各ＦＥＴ素子Ｍ１１〜Ｍ１３のドレインに向かう金属パターン１上の電流経路のインダクタンスを示している。
ＦＥＴ素子Ｍ１１〜Ｍ１３のソースにはボンディングワイヤの等価回路表現としてインダクタＬｗ１〜Ｌｗ３を配置し、金属パターン２上の電流経路のインダクタンスとしてＬｓ１〜Ｌｓ７を配置している。スリットパターン６２によって、金属パターン２の電流経路は延長され、かつ相互インダクタンスによって磁気的結合を発生している。ＮｏｄｅＳは金属パターン２上の外部導出端子２０３との接続のための給電位置５３を示している。図中には電流の流れる方向を矢印にて示している。
また、金属パターン１上のインダクタＬｄ２と金属パターン２上のインダクタＬｓ１との間には、パターン間の間隙を介して磁気的結合が発生し、結合係数Ｋ２によって決まる相互インダクタンスＭ２を有している。Ｍ２は、電流の流れる方向が同方向のために、結合する自己インダクタンスを増加させる。インダクタＬｄ３とインダクタＬｓ２との関係も同様である。
また、スリットパターン６２を介して磁気的結合をするＬｓ１とＬｓ６では、電流方向が逆方向であるため、相互インダクタンスＭ１は自己インダクタンスを低減する効果を有する。インダクタＬｓ２とＬｓ５との関係も同様である。
この等価回路を用いて、本実施例の効果について説明する。上記の図３Ｂの説明と同様に、ＦＥＴ素子が導通（オン）した場合に、電流経路は３つ発生する。それぞれの経路に等しい過渡電流の変化率(ｄｉ／ｄｔ）が発生すると仮定して、各経路の総インダクタンスを求める。ここでＭ１≧０，Ｍ２≧０である。
経路Ｍ１１の場合：
Figure 0006405383
経路Ｍ１２の場合：
Figure 0006405383
経路Ｍ１３の場合：
Figure 0006405383
となる。Ｌｄ１〜Ｌｄ３の値をＬｄ、Ｌｓ１〜Ｌ７の値をＬｓとすると、
経路Ｍ１１の場合：
Figure 0006405383
経路Ｍ１２の場合：
Figure 0006405383
経路Ｍ１３の場合：
Figure 0006405383
例えば経路Ｍ１１とＭ１３のインダクタンスを比較すると、その差分は、
Figure 0006405383
となる。
従来の回路基板でのインダクタンスの経路差（数７）と比較すると、Ｍ１＝２Ｍ２であれば、経路Ｍ１１と経路Ｍ１３のインダクタンスの差は等しくなる。一方、本実施例の回路基板パターンではスリットパターン６２の導入により、各経路のインダクタンスの絶対値が大きくなっていることから、インダクタンスのバラツキ（各経路のインダクタンスの平均値に対するインダクタンス経路差の比率）を低減できることになる。
例えば、Ｌｄ＝２ｎＨ、Ｌｗ＝５ｎＨ、Ｌｓ＝３ｎＨ、Ｍ１＝３ｎＨ、Ｍ２＝２ｎＨと仮定した場合に、図３Ｂの等価回路で示す従来の回路基板パターンの各スイッチングトランジスタ経路Ｍ１１〜Ｍ１３のバラツキは３６％である一方、図５Ｂの等価回路で示す本実施例の回路基板パターンの各スイッチングトランジスタ経路Ｍ１１〜Ｍ１３のバラツキは１８％と低減できることが明らかである。
インダクタンスの絶対値の平均は、図３Ｂの等価回路で示す従来の回路基板パターンの場合には１１ｎＨ、本実施例の場合には２２ｎＨである。上記の説明から、スリットパターン６２を導入した本実施例の回路基板パターンが並列配置されたＦＥＴ素子の電流経路のインダクタンスばらつきを低減させ、インダクタンス値の均一性を改善することがわかる。
本発明の第２の実施例とその効果について、図１Ａおよび図１Ｂを用いて説明する。図１Ａの回路基板パターンは、実施例１の説明で述べた図５Ａのスリットパターン６２を、図示するように金属パターン２の内部に配置した１つのコの字型のスリットパターン６３に置き換えたものである。
つまり、スリットパターン６３は、金属パターン２内にコの字型に形成され、複数のボンディングワイヤと金属パターン２との接続領域は、コの字型のスリットパターン６３と外部導出端子２０３との接続のための給電位置５３近傍の金属パターン２の一辺とは反対側の辺により囲まれた領域に設けられている。
この回路基板１００ａでは、実施例１と同様に、近傍配置した外部導出端子２０１との接続のための給電位置５１と外部導出端子２０３との接続のための給電位置５３もしくは外部導出端子２０１との接続のための給電位置５２と外部導出端子２０３との接続のための給電位置５４に対し、ダイオード素子を近傍に、ＦＥＴ素子を遠方に配置し、スリットパターン６３は、複数のＦＥＴ素子の配置される方向がスリットパターン６３の長手方向となるように形成されるように配置される。さらに、スリットパターン６３を金属パターン２の内部に配置したことから、以下の２点の利点が発生する。
第１の利点は、回路基板１００ａの上下対称に配置するＦＥＴ素子のソース電極からのボンディングワイヤの配置点を兼ねることができるために、金属パターン２の面積を低減することができる点である。実施例１では、金属パターン上下にボンディングワイヤを配置する領域を設定していたが、本実施例の回路基板パターンでは、その領域を兼用でき、ボンディングワイヤ領域を約１／２に減少させることができる。
第２の利点は、回路基板１００ａを流れる電流の方向が、隣接する全てのパターン間において逆方向となることである。これにより、隣接パターン間の磁気的結合による相互インダクタンスは、自己インダクタンスを低減する効果を有し、スリット導入による反作用であるインダクタンス絶対値の増大を抑えることができる。この作用効果について、図１Ｂを用いて詳細に説明する。
図１Ｂは、図１Ａの素子配置の上半分を簡略化して等価回路としたものである。この回路基板１００ａを搭載するパワートランジスタモジュールがターンオンする場合の電流経路に着目して等価回路を作製しているため、ダイオード素子は割愛している。ＮｏｄｅＤは、金属パターン１の外部導出端子２０１との接続のための給電位置５１を示し、インダクタＬｄ１〜Ｌｄ３はＮｏｄｅＤから各ＦＥＴ素子Ｍ１１〜Ｍ１３のドレインに向かう金属パターン１上の電流経路のインダクタンスを示す。ＦＥＴ素子Ｍ１１〜Ｍ１３のソースにはボンディングワイヤの等価回路表現としてインダクタＬｗ１〜Ｌｗ３を配置し、金属パターン２上の電流経路のインダクタンスとしてＬｓ１〜Ｌｓ７を配置している。
スリットパターン６３によって、金属パターン２の電流経路は延長され、かつ相互インダクタンスによって磁気的結合が発生している。ＮｏｄｅＳは金属パターン２上の外部導出端子２０３との接続のための給電位置５３を示している。図中には電流の流れる方向を矢印にて示している。
また、金属パターン１上のインダクタＬｄ２と金属パターン２上のインダクタＬｓ６との間には、パターン間の間隙を介して磁気的結合が発生し、結合係数Ｋ２によって決まる相互インダクタンスＭ２を有している。本実施例では、Ｍ２は電流の流れる方向が逆方向のために、結合する自己インダクタンスを減少させる。インダクタＬｄ３とインダクタＬｓ５との関係も同様である。
また、スリットパターン６３を介して磁気的結合をするＬｓ１とＬｓ６では、電流方向が逆方向であるため、結合係数Ｋ１によって決まる相互インダクタンスＭ１は自己インダクタンスを低減する効果を有する。インダクタＬｓ２とＬｓ５との関係も同様である。この等価回路を用いて、本実施例の効果について説明する。
上記の図３Ｂの説明と同様に、ＦＥＴ素子が導通（オン）した場合に、電流経路は３つ発生する。それぞれの経路に等しい過渡電流の変化率(ｄｉ／ｄｔ）が発生すると仮定して、各経路の総インダクタンスを求める。ここでＭ１≧０、Ｍ２≧０である。
経路Ｍ１１の場合：
Figure 0006405383
経路Ｍ１２の場合：
Figure 0006405383
経路Ｍ１３の場合：
Figure 0006405383
となる。Ｌｄ１〜Ｌｄ３の値をＬｄ、Ｌｓ１〜Ｌ７の値をＬｓとすると、
経路Ｍ１１の場合：
Figure 0006405383
経路Ｍ１２の場合：
Figure 0006405383
経路Ｍ１３の場合：
Figure 0006405383
例えば経路Ｍ１１とＭ１３のインダクタンスを比較すると、その差分は、
Figure 0006405383
となる。
例えば、Ｌｄ＝２ｎＨ、Ｌｗ＝５ｎＨ、Ｌｓ＝３ｎＨ、Ｍ１＝３ｎＨ、Ｍ２＝２ｎＨと仮定した場合に、図３Ｂの等価回路で示す従来の回路基板パターンの各スイッチングトランジスタ経路Ｍ１１〜Ｍ１３のバラツキは３６％である一方、図５Ｂの等価回路で示す本実施例の回路基板パターンの各スイッチングトランジスタ経路Ｍ１１〜Ｍ１３のバラツキは２７％と低減できることが明らかである。
また、インダクタンスの絶対値の平均は、図３Ｂの等価回路で示す従来の回路基板パターンの場合には１１ｎＨであるのに対して、本実施例の場合には約１５ｎＨと、実施例１よりもインダクタンスを低く抑えながら、かつ、各経路間のインダクタンスばらつきを低減できることが明らかである。上記の説明から、スリットパターン６３を導入した本実施例の回路基板パターンが並列配置されたＦＥＴ素子の電流経路のインダクタンスとインダクタンスばらつきを共に低減させることがわかる。
本発明の第３の実施例とその効果について、図６を用いて説明する。図６の回路基板パターンは、実施例２の説明で述べたスリットパターンを、図示のように外部導出端子２０１との接続のための給電位置５１と外部導出端子２０３との接続のための給電位置５３もしくは外部導出端子２０１との接続のための給電位置５２と外部導出端子２０３との接続のための給電位置５４に対し、遠方になるほどそのスリット幅を単調増加的に広く変化させたものである。この不均一なスリット幅を有する略コの字型のスリットパターン６４によって、実施例２で述べた効果に加え、インダクタンスの絶対値を調整することが可能となる。すなわち、本実施例の回路基板１００ａを用いることで、回路基板のスリットパターン幅のみの設計変更によって、インダクタンスの絶対値およびばらつきの値を調整可能とする利点を得ることができる。
本発明の第４の実施例とその効果について、図７乃至図９を用いて説明する。図７の回路基板パターンは実施例２で説明した図１Ａの回路基板パターンの上半分の構成からなる回路基板パターンである。実施例１乃至実施例３では、回路基板１００ａの両側すなわち図１Ａ、図５Ａ、図６の回路基板１００ａの金属パターン２を挟んで回路基板１００ａの上下に金属パターン１を設け、各々の金属パターン１上に複数のダイオード素子および複数のスイッチング素子を配置した形態を用いて説明したが、図７に示すように、回路基板１００ａの片側すなわち図７の上半分の領域に複数のダイオード素子とスイッチング素子を設けて、回路基板１００ａのもう一方の片側すなわち図７の下半分の領域に金属パターン２を設けた回路基板１００ａにおいても、その金属パターン２に図７に示すようなＬ字型のスリット６５を設けることにより、実施例１乃至実施例３のような効果を得ることができる。
また、同様に、図８或いは図９に示す回路基板１００ａの金属パターン２にそれぞれＬ字型のスリット６６、略Ｌ字型のスリット６７を設けることにより、実施例１乃至実施例３と同様な効果を得ることができる。なお、図８の回路基板１００ａは図５Ａの回路基板パターンの上半分の構成からなる回路基板パターンであり、図９の回路基板１００ａは図６の回路基板パターンの上半分の構成からなる回路基板パターンである。
実施例１および実施例２で説明した回路基板１００ａを用いた場合の効果を図１０に示す。図１０はスイッチング素子Ｍ１１からＭ１３における経路インダクタンスの相対比較を示している。
図３Ａに示す従来の回路基板１００ａにおいては、各スイッチング素子の経路インダクタンスのばらつきが大きいのに対し、図５Ａに示す回路基板１００ａ（実施例１）および図１Ａに示す回路基板１００ａ（実施例２）では、そのばらつきが改善し、ほぼ均一化されていることが分かる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
例えば、スイッチング素子を各実施例で用いたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳ型電界効果トランジスタ）に対して、Ｊ−ＦＥＴ（Ｊｕｎｃｔｉｏｎ−Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ：接合型電界効果トランジスタ）のユニポーラデバイス、そしてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ−Ｂｉｐｏｌａｒ−Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）のようなバイポーラデバイスのいずれのデバイスに置き換え、さらに端子の機能のうち、例えば、ドレインをコレクタ、ソースをエミッタ、ゲートをベースに置き換えた場合であっても、本発明の効果は変わるものではない。
また、ダイオード素子に関しても、同様に、ＰＮ接合ダイオードやＳＢ（Ｓｈｏｔｔｋｙ−Ｂａｒｒｉｅｒ−jｕｎｃｔｉｏｎ：ショットキー接合）ダイオードのいずれを用いても本発明の効果は変わるものではない。さらに、スイッチング素子内部にダイオードを形成し、各実施例で説明した回路基板１００ａに単体のダイオード素子を搭載しない場合であっても、上記の各実施例で説明したように金属パターン２内にスリットパターンを設けることにより各実施例と同様の効果を得ることができる。
１，２，６…金属（配線）パターン
３，４…スイッチング素子の制御信号パターン，５…絶縁基板
７…半田接合層
１１，１２，１３，１４，１５，１６…スイッチング素子
２１，２２，２３，２４…ダイオード素子
３１，３２，３３，３４，３５，３６，３７，４１…ボンディングワイヤ
５１，５２…外部導出端子２０１との接続のための給電位置
５３，５４…外部導出端子２０３との接続のための給電位置
６２，６３，６４，６５，６６，６７…スリットパターン
１００，１００ａ，１００ｂ…回路基板
２０１，２０２，２０３…外部導出端子
２１１，２１２，２１３，２１４…制御信号端子
３００…金属ベース
４００…ケース
５００…パワートランジスタモジュール
Ｋ１，Ｋ２…結合係数
Ｌｄ１，Ｌｄ２，Ｌｄ３，Ｌｗ１，Ｌｗ２，Ｌｗ３，Ｌｓ１，Ｌｓ２，Ｌｓ３，Ｌｓ４，Ｌｓ５，Ｌｓ６，Ｌｓ７…インダクタ
Ｍ１，Ｍ２…相互インダクタンス
Ｍ１１，Ｍ１２，Ｍ１３…ＦＥＴ素子。

Claims (10)

  1. 絶縁基板の主面に複数の半導体素子が配置された回路基板を少なくとも１つ以上含むパワートランジスタモジュールであって、
    前記回路基板は、前記絶縁基板上に形成された第１の導電パターンと、
    前記絶縁基板上の前記第１の導電パターンとは異なる領域に、前記第１の導電パターンと電気的に絶縁して形成された第２の導電パターンと、を備え、
    前記第１の導電パターンは、その一端に前記第１の導電パターンに電位を供給する第１の給電点と、
    前記第１の導電パターン上に少なくとも１つ以上のダイオード素子と、
    前記ダイオード素子を挟んで前記第１の給電点と反対側の前記第１の導電パターン上に複数のスイッチング素子を有し、
    前記第２の導電パターンは、前記第１の給電点の近傍に設けられ、かつ、前記第１の導電パターンとは異なる電位を前記第２の導電パターンに供給する第２の給電点と、を有し、
    前記複数のスイッチング素子は、複数のボンディングワイヤにより前記第２の導電パターンと電気的に接続され、
    前記第２の導電パターンは、前記第２の導電パターン上における前記複数のボンディングワイヤの前記第２の導電パターンとの接続領域を規定するスリットパターンが設けられ、
    前記第１の給電点および前記第２の給電点に各々異なる電位の電力を供給し、前記パワートランジスタモジュールを動作させた際、前記第２の導電パターンに前記第１の導電パターンを流れる電流の方向と反対方向の電流が生じるよう前記第２の導電パターンに前記スリットパターンが設けられていることを特徴とするパワートランジスタモジュール。
  2. 絶縁基板の主面に複数の半導体素子が配置された回路基板を少なくとも１つ以上含むパワートランジスタモジュールであって、
    前記回路基板は、前記絶縁基板上に形成された第１の導電パターンと、
    前記絶縁基板上の前記第１の導電パターンとは異なる領域に、前記第１の導電パターンと電気的に絶縁して形成された第２の導電パターンと、を備え、
    前記第１の導電パターンは、その一端に前記第１の導電パターンに電位を供給する第１の給電点と、
    前記第１の給電点から前記第１の給電点が設けられた端部の反対側の前記第１の導電パターンの端部に向かう方向に沿って配置された複数のスイッチング素子を有し、
    前記第２の導電パターンは、前記第１の給電点の近傍に設けられ、かつ、前記第１の導電パターンとは異なる電位を前記第２の導電パターンに供給する第２の給電点と、を有し、
    前記複数のスイッチング素子は、複数のボンディングワイヤにより前記第２の導電パターンと電気的に接続され、
    前記第２の導電パターンは、前記第２の導電パターン上における前記複数のボンディングワイヤの前記第２の導電パターンとの接続領域を規定するスリットパターンが設けられ、
    前記第１の給電点および前記第２の給電点に各々異なる電位の電力を供給し、前記パワートランジスタモジュールを動作させた際、前記第２の導電パターンに前記第１の導電パターンを流れる電流の方向と反対方向の電流が生じるよう前記第２の導電パターンに前記スリットパターンが設けられていることを特徴とするパワートランジスタモジュール。
  3. 前記スリットパターンは、前記第２の導電パターン内にコの字型に形成され、前記複数のボンディングワイヤと前記第２の導電パターンとの接続領域は、前記コの字型のスリットパターンと前記第２の給電点近傍の前記第２の導電パターンの一辺とは反対側の辺により囲まれた領域に設けられていることを特徴とする請求項１または２に記載のパワートランジスタモジュール。
  4. 前記スリットパターンは、前記第２の導電パターン内にＬ字型に形成され、前記複数のボンディングワイヤと前記第２の導電パターンとの接続領域は、前記Ｌ字型のスリットパターンと前記第２の給電点近傍の前記第２の導電パターンの一辺とは反対側の辺を含む前記第２の導電パターンの二辺により囲まれた領域に設けられていることを特徴とする請求項１または２に記載のパワートランジスタモジュール。
  5. 前記スリットパターンは、前記第２の導電パターン内において、前記第２の給電点から遠ざかるに従い、スリットの幅が単調増加的に広くなっていることを特徴とする請求項１から４のいずれかに記載のパワートランジスタモジュール。
  6. 前記複数のスイッチング素子は、前記第２の導電パターンの長手方向に沿って前記第１の導電パターン上に配置され、前記スリットパターンの長手方向は、前記第２の導電パターンの長手方向に沿うように設けられていることを特徴とする請求項１から５のいずれかに記載のパワートランジスタモジュール。
  7. 前記第1の導電パターンは、前記複数のスイッチング素子のうち少なくとも1つのスイッチング素子のドレイン電極と電気的に接続し、
    前記第２の導電パターンは、前記複数のスイッチング素子のうち少なくとも1つのスイッチング素子のソース電極と電気的に接続していることを特徴とする請求項１から６のいずれかに記載のパワートランジスタモジュール。
  8. 前記第１の給電点および前記第２の給電点に各々異なる電位の電力を供給し、前記パワートランジスタモジュールを動作させた際、前記第１の導電パターンおよび前記第２の導電パターンの各々に流れる電流の方向が互いに隣接する電流に対し逆方向に流れるよう前記第２の導電パターンに前記スリットパターンが設けられていることを特徴とする請求項１から７のいずれかに記載のパワートランジスタモジュール。
  9. 前記スリットパターンの長手方向の長さは、前記第１の給電点および前記第２の給電点に各々異なる電位の電力を供給し、前記パワートランジスタモジュールを動作させた際、前記複数のスイッチング素子の電流経路に発生するインダクタンスの値の偏差が最小となる長さであることを特徴とする請求項１から８のいずれかに記載のパワートランジスタモジュール。
  10. 前記スリットパターンの長手方向の長さは、前記第１の給電点および前記第２の給電点に各々異なる電位の電力を供給し、前記パワートランジスタモジュールを動作させた際、前記複数のスイッチング素子のソース端子或いはエミッタ端子から前記第２の給電点までの電流経路に発生するインダクタンスの値の偏差が最小となる長さであることを特徴とする請求項１から９のいずれかに記載のパワートランジスタモジュール。
JP2016534021A 2014-07-15 2014-07-15 パワートランジスタモジュール Active JP6405383B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/068804 WO2016009496A1 (ja) 2014-07-15 2014-07-15 パワートランジスタモジュール

Publications (2)

Publication Number Publication Date
JPWO2016009496A1 JPWO2016009496A1 (ja) 2017-04-27
JP6405383B2 true JP6405383B2 (ja) 2018-10-17

Family

ID=55078017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016534021A Active JP6405383B2 (ja) 2014-07-15 2014-07-15 パワートランジスタモジュール

Country Status (3)

Country Link
US (1) US10002858B2 (ja)
JP (1) JP6405383B2 (ja)
WO (1) WO2016009496A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623283B2 (ja) * 2016-03-24 2019-12-18 株式会社日立製作所 パワー半導体モジュール
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
WO2019202866A1 (ja) 2018-04-18 2019-10-24 富士電機株式会社 半導体装置
CN111386604B (zh) 2018-06-01 2023-12-19 富士电机株式会社 半导体装置
US10763193B2 (en) 2018-10-30 2020-09-01 Hamilton Sundstrand Corporation Power control modules
DE112019003336T5 (de) 2019-02-18 2021-03-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP2021064674A (ja) * 2019-10-11 2021-04-22 富士電機株式会社 半導体装置
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール
JP7428019B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP2021177519A (ja) 2020-05-08 2021-11-11 株式会社東芝 半導体装置
JP2023161417A (ja) 2022-04-25 2023-11-07 富士電機株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973799B2 (ja) 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
JPH0729932A (ja) 1993-07-12 1995-01-31 Origin Electric Co Ltd 電力用半導体装置
JP2001094035A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置
JP4449219B2 (ja) * 2001-01-04 2010-04-14 日産自動車株式会社 半導体実装構造
JP4609075B2 (ja) * 2005-01-18 2011-01-12 富士電機システムズ株式会社 電力変換装置の配線構造
JP5136343B2 (ja) 2008-10-02 2013-02-06 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2016009496A1 (ja) 2017-04-27
US10002858B2 (en) 2018-06-19
US20170170157A1 (en) 2017-06-15
WO2016009496A1 (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
JP6405383B2 (ja) パワートランジスタモジュール
JP6763998B2 (ja) 半導体モジュール
US11600602B2 (en) Semiconductor power module
JP6400201B2 (ja) パワー半導体モジュール
US9025341B2 (en) Power converter
JP6623283B2 (ja) パワー半導体モジュール
JP5893369B2 (ja) 半導体装置
WO2017169693A1 (ja) 半導体モジュール
EP3522213B1 (en) Semiconductor device
WO2020059285A1 (ja) 半導体装置
JP2020191349A (ja) 半導体装置
JP2018074088A (ja) 半導体装置
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
US20200091042A1 (en) Semiconductor device
US20210366813A1 (en) Power semiconductor module
US11728251B2 (en) Semiconductor power module with temperature sensors and shaped top plate to equalize current paths
JP6394459B2 (ja) 半導体装置
JP2019080014A (ja) パワー半導体モジュール
JP2013062551A (ja) 半導体装置
US20190109077A1 (en) Semiconductor apparatus
JP6541896B1 (ja) 半導体モジュールおよび電力変換装置
JP2019140364A (ja) 半導体装置
CN114788158A (zh) 电子电路、半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180914

R150 Certificate of patent or registration of utility model

Ref document number: 6405383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150