JP2023161417A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023161417A
JP2023161417A JP2022071801A JP2022071801A JP2023161417A JP 2023161417 A JP2023161417 A JP 2023161417A JP 2022071801 A JP2022071801 A JP 2022071801A JP 2022071801 A JP2022071801 A JP 2022071801A JP 2023161417 A JP2023161417 A JP 2023161417A
Authority
JP
Japan
Prior art keywords
wiring board
output
input
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022071801A
Other languages
English (en)
Inventor
悦宏 小平
Yoshihiro Kodaira
裕介 関野
Yusuke Sekino
太一 伊藤
Taichi Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022071801A priority Critical patent/JP2023161417A/ja
Priority to CN202310259408.XA priority patent/CN116960095A/zh
Priority to US18/182,833 priority patent/US20230345637A1/en
Priority to DE102023106586.6A priority patent/DE102023106586A1/de
Publication of JP2023161417A publication Critical patent/JP2023161417A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】並列接続された複数の半導体チップの電流アンバランスを抑制する。【解決手段】配線板１２ｂは、短辺１１ｂ側に出力部分１２ｂ１を備え、短辺１１ｂ側に半導体チップ３０ａ～３０ｃの出力電極と電気的に接続される縦接続部分１２ｂ４及び横接続部分１２ｂ３を備える。この際、縦接続部分１２ｂ４は、出力部分１２ｂ１側の端部から長辺１１ａに沿ってスリット１２ｂ５が形成されている。これにより、端子接合領域１２ａ６から最も近い位置に配置された半導体チップ３０ａから出力された電流は配線板１２ｂの出力部分１２ｂ１に到達するまでに、縦接続部分１２ｂ４及び横接続部分１２ｂ３を経由する。この電流経路と、端子接合領域１２ａ６から最も遠い位置に配置された半導体チップ３０ｃから出力された電流の配線板１２ｂの出力部分１２ｂ１に到達するまでの電流経路との差が小さくなる。【選択図】図７

Description

本発明は、半導体装置に関する。
半導体装置は、パワーデバイスを含み、電力変換装置として用いられる。本明細書に記載するパワーデバイスは、スイッチング素子である。スイッチング素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。半導体装置は、パワーデバイスを含む複数の半導体チップと絶縁回路基板とを含む。絶縁回路基板は、絶縁板と絶縁板のおもて面に形成され、半導体チップが接合される配線板とを含んでいる。複数の半導体チップが配線板上に並列接続される。また、このような複数の半導体チップの出力電極と別の配線板とがワイヤにより電気的に接続される。このような半導体チップ、絶縁回路基板、ワイヤ、外部接続端子の一部がケースに収納されてケース内に封止部材が充填される（例えば、特許文献１を参照）。
国際公開第２０１６／００９４９６号
配線板に複数の半導体チップが並列接続されていると、配線板に当該複数の半導体チップの配列方向に沿って電流が流れる。このように流れる電流は、それぞれの半導体チップの裏面の入力電極に順に流入し、半導体チップのおもて面の出力電極から電流が出力される。出力された電流はワイヤを経由して別の配線板に流れる。この場合、複数の半導体チップごとの電流経路の長さが異なり、この長さに応じてインピータンスに差が生じる。このため、複数の半導体チップごとに電流の不均等（電流アンバランス）が生じてしまう。このような電流アンバランスが生じると、電流経路ごとの損失が不均等となり、半導体装置の長寿命化の妨げとなる。
本発明は、このような点に鑑みてなされたものであり、並列接続された複数の半導体チップの電流アンバランスが抑制された半導体装置を提供することを目的とする。
本発明の一観点によれば、入力電極を裏面に、出力電極をおもて面にそれぞれ含む、複数の第１半導体チップと、矩形状で第１辺、第２辺、第３辺、第４辺をこの順に備え、前記第１辺と平行に延伸する第１入力配線板と、前記第１入力配線板の前記第１辺側または前記第３辺側の少なくともいずれかに配置されて前記第１辺と平行に延伸する第１出力配線板と、を含む第１絶縁回路基板と、を備え、前記第１入力配線板は、入力端子に電気的に接続され、前記第４辺側に配置された第１入力領域と、前記第２辺側に配置されて前記複数の第１半導体チップが接合される第１チップ接合領域と、を備え、前記第１出力配線板は、前記第４辺側に出力端子に電気的に接続される第１出力領域を備え、前記第２辺側に前記複数の第１半導体チップの前記出力電極と電気的に接続される第１接続配線領域を備え、前記第１接続配線領域は、前記第１出力領域側の端部から前記第１辺に沿って第１スリットが形成されている、半導体装置が提供される。
開示の技術によれば、並列接続された複数の半導体チップの電流アンバランスを抑制し、半導体装置の長寿命化を図り、半導体装置の信頼性の低下を抑制することができる。
実施の形態の半導体装置の平面図である。 実施の形態の半導体装置に含まれる半導体ユニット（上アーム部）の平面図である。 実施の形態の半導体装置に含まれる半導体ユニット（上アーム部）の断面図である。 実施の形態の半導体装置に含まれる半導体ユニット（下アーム部）の平面図である。 実施の形態の半導体装置に含まれる半導体ユニット（下アーム部）の断面図である。 実施の形態の半導体装置に含まれる半導体ユニットの回路構成図である。 実施の形態の半導体装置に含まれる半導体ユニット（上アーム部）における電流の流れを説明するための平面図である。 参考例の半導体装置に含まれる半導体ユニット（上アーム部）における電流の流れを説明するための平面図である。 実施の形態の半導体装置に含まれる半導体ユニット（下アーム部）における電流の流れを説明するための平面図である。 実施の形態（変形例１）の半導体装置に含まれる半導体ユニット（上アーム部）の平面図である。 実施の形態（変形例２）の半導体装置に含まれる半導体ユニット（上アーム部）の平面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図の半導体装置において、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図１の半導体装置１において、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１において、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図１の半導体装置１において、下側（－Ｚ方向）の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
実施の形態の半導体装置について、図１を用いて説明する。図１は、実施の形態の半導体装置の平面図である。半導体装置１は、筐体４と筐体４に収納された半導体ユニット２ａ，２ｂ，３ａ，３ｂと放熱ベース板１５とを含む。なお、半導体ユニット２ａ，２ｂ，３ａ，３ｂは外形のみを示している。半導体ユニット２ａ，２ｂ，３ａ，３ｂの詳細については後述する。また、放熱ベース板１５は、後述する図３及び図５を参照することができる。
筐体４は、外枠５と制御端子６ａ，６ｂとを含んでいる。外枠５は、長側辺５ａと短側辺５ｂと長側辺５ｃと短側辺５ｄとにより順に囲まれている。また、外枠５は、角部５ｅ～５ｈを含んでいる。角部５ｅは、長側辺５ａと短側辺５ｂとにより構成されている。角部５ｆは、短側辺５ｂと長側辺５ｃとにより構成されている。角部５ｇは、長側辺５ｃと短側辺５ｄとにより構成されている。角部５ｈは、短側辺５ｄと長側辺５ａとにより構成されている。このような外枠５は、ユニット収納領域５ｉ～５ｌを含んでいる。ユニット収納領域５ｉ～５ｌは２行、２列を成している。ユニット収納領域５ｉ～５ｌには、半導体ユニット２ａ，２ｂ，３ａ，３ｂがそれぞれ収納される形状、面積であればよい。このような外枠５（長側辺５ａ、短側辺５ｂ、長側辺５ｃ、短側辺５ｄ）の厚さは、後述する半導体ユニット２ａ，２ｂ，３ａ，３ｂの厚さよりも大きい。
また、半導体ユニット２ａ，２ｂ，３ａ，３ｂを収納するユニット収納領域５ｉ～５ｌ内は封止部材９で封止される（図３及び図５を参照）。この際、端子接合領域１２ａ６，１２ｂ６，１２ｃ６，２２ａ８の位置で接続される、後述する外部接続端子８ａ～８ｃの上端部が封止部材９から＋Ｚ方向に延伸している。封止部材９は、熱硬化性樹脂とフィラーとして熱硬化性樹脂に含有される充填剤とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂である。充填剤は、例えば、ガラス、二酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。このような封止部材９の一例として、エポキシ樹脂とフィラーとを含んでいる。フィラーは、既述の充填剤の少なくとも一つが用いられる。
制御端子６ａ，６ｂは、それぞれ、短側辺５ｂ，５ｄ側にそれぞれ設けられている。制御端子６ａは、外部から制御信号が印加されると、ユニット収納領域５ｉ，５ｊに収納されている半導体ユニット２ａ，２ｂに対して制御信号を入力する。制御端子６ｂは、外部から制御信号が印加されると、ユニット収納領域５ｋ，５ｌに収納されている半導体ユニット３ａ，３ｂに対して制御信号を入力する。また、筐体４は、角部５ｅ～５ｈに締結孔を含んでいてよい。半導体装置１が所定の領域に配置され、締結孔に挿通されたネジを当該領域に締結する。これにより半導体装置１が当該領域に取り付けられる。
このような筐体４は、樹脂を用いて、制御端子６ａ，６ｂを含んだ筐体４が射出成形により成形される。このような樹脂として、例えば、ポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂が挙げられる。
半導体ユニット２ａ，２ｂはそれぞれ上アーム部を、半導体ユニット３ａ，３ｂはそれぞれ下アーム部を構成する。また、半導体ユニット２ａ，３ａは±Ｙ方向に配列されている。半導体ユニット２ａ，３ａは接続ワイヤ７ａ，７ｂにより電気的に接続されて、電力変換装置の１相を構成する。同様に、半導体ユニット２ｂ，３ｂは±Ｙ方向に配列されている。半導体ユニット２ｂ，３ｂは接続ワイヤ７ａ，７ｂにより電気的に接続されて、電力変換装置の１相を構成する。
半導体ユニット２ａは、短側辺５ｄ側に端子接合領域１２ａ６，１２ｂ６，１２ｃ６が設けられている。半導体ユニット３ａは、短側辺５ｂ側に端子接合領域２２ａ８が設けられている。したがって、半導体ユニット２ａ，３ａでは、端子接合領域１２ａ６，１２ｂ６，１２ｃ６，２２ａ８は、半導体ユニット２ａと半導体ユニット３ａとの境界線側に（境界線に寄って）設けられている。また、半導体ユニット２ｂは、短側辺５ｄ側に端子接合領域１２ａ６，１２ｂ６，１２ｃ６が設けられている。半導体ユニット３ｂは、短側辺５ｂ側に端子接合領域２２ａ８が設けられている。したがって、半導体ユニット２ｂ，３ｂでは、端子接合領域１２ａ６，１２ｂ６，１２ｃ６，２２ａ８は、半導体ユニット２ｂと半導体ユニット３ｂとの境界線側に（境界線によって）設けられている。すなわち、端子接合領域１２ａ６，１２ｂ６，１２ｃ６，２２ａ８は、半導体ユニット２ａ，３ａ及び半導体ユニット２ｂ，３ｂの±Ｙ方向の中央部に設けられている。これにより、端子接合領域１２ａ６，１２ｂ６，１２ｃ６，２２ａ８に対する外部端子の接続並びに配線が容易となる。
このような半導体ユニット２ａ，３ａ及び半導体チップ２ｂ，３ｂは接合部材１６及び接合部材２６を介して放熱ベース板１５に配置される。この際、半導体ユニット２ａ，２ｂ，３ａ，３ｂはそれぞれ２行、２列に配置される。さらに、放熱ベース板１５に筐体４が接着部材により取り付けられる。半導体ユニット２ａ，２ｂ，３ａ，３ｂは筐体４のユニット収納領域５ｉ～５ｌにそれぞれ収納されている。放熱ベース板１５は、平面視で、筐体４の外形と同様の形状及び面積であってよい。このような放熱ベース板１５は、熱伝導性に優れた材質を主成分として構成されている。このような材質は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。
次に、半導体装置１に含まれる上アーム部について図２及び図３を用いて説明する。図２は、実施の形態の半導体装置に含まれる半導体ユニット（上アーム部）の平面図である。図３は、実施の形態の半導体装置に含まれる半導体ユニット（上アーム部）の断面図である。なお、ここでは、上アーム部を構成する半導体ユニット２ａを例に挙げる。半導体ユニット２ｂも同様の構成である。また、半導体ユニット２ａ，２ｂを総称して半導体ユニット２とする。なお、図２の中心線Ｃは、長辺１１ａ，１１ｃに平行であって、短辺１１ｂ，１１ｄの中心を通っている。
半導体ユニット２は、絶縁回路基板１０と複数の半導体チップ３０ａ～３０ｆとを含んでいる。絶縁回路基板１０は、絶縁板１１と、絶縁板１１のおもて面に形成された複数の配線板１２ａ～１２ｄと、絶縁板１１の裏面に形成された金属板１３と、を有している。複数の配線板１２ａ～１２ｄ及び金属板１３の外形は、平面視で、絶縁板１１の外形より小さく、絶縁板１１の内側に形成されている。なお、複数の配線板１２ａ～１２ｄの形状、個数は一例である。
絶縁板１１は、平面視で矩形状を成す。また、絶縁板１１は、角部が面取りされていてもよい。例えば、Ｃ面取りあるいはＲ面取りであってよい。絶縁板１１は、外周辺である長辺１１ａ、短辺１１ｂ、長辺１１ｃ、短辺１１ｄにより四方が囲まれている。また、絶縁板１１は、長辺１１ａと短辺１１ｂとで構成される角部１１ｅと、短辺１１ｂと長辺１１ｃとで構成される角部１１ｆとを含んでいる。さらに、絶縁板１１は、長辺１１ｃと短辺１１ｄとで構成される角部１１ｇと、短辺１１ｄと長辺１１ａとで構成される角部１１ｈとを含んでいる。
絶縁板１１は、熱伝導性のよいセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、または、窒化珪素を主成分とする材料により構成されている。また、絶縁板１１の厚さは、０．２ｍｍ以上、２．０ｍｍ以下である。
配線板１２ａ～１２ｄは、導電性に優れた金属を主成分として構成されている。金属は、例えば、銅あるいは銅合金が挙げられる。配線板１２ａ～１２ｄは、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。配線板１２ａ～１２ｄはめっき処理されることで耐食性並びに接合性が向上する。また、配線板１２ａ～１２ｄの厚さは、例えば、０．１ｍｍ以上、１．０ｍｍ以下である。
配線板１２ａ（第１入力配線板）は、平面視で、略Ｔ字状を成している。配線板１２ａは、絶縁板１１のおもて面の略中央部に形成されている。このような配線板１２ａは、入力部分１２ａ１とチップ接合部分１２ａ２と突出部分１２ａ３，１２ａ４とを含んでいる。
入力部分１２ａ１（第１入力領域）は、平面視で矩形状を成している。入力部分１２ａ１は、絶縁板１１の短辺１１ｄに寄って短辺１１ｄの中央に形成されている。入力部分１２ａ１に端子接合領域１２ａ６が設けられている。端子接合領域１２ａ６には、Ｐ端子である外部接続端子８ａ（入力端子）が接合される。
チップ接合部分１２ａ２（チップ接合領域）は、平面視で矩形状を成している。チップ接合部分１２ａ２は、入力部分１２ａ１に一体的に形成されて、長辺１１ａ，１１ｃに平行であって、短辺１１ｂ側に延伸している。チップ接合部分１２ａ２の（＋Ｙ方向の）端部と短辺１１ｂとの間には隙間が空いている。チップ接合部分１２ａ２の（±Ｘ方向の）幅は、入力部分１２ａ１の同方向の幅よりも広い。チップ接合部分１２ａ２の長辺１１ａ，１１ｃ側の端部と長辺１１ａ，１１ｃとの間には隙間が空いている。
チップ接合部分１２ａ２には、長辺１１ａに沿って、長辺１１ａ側に半導体チップ３０ａ，３０ｂが順（短辺１１ｄから短辺１１ｂに向かう方向）に配置されている。また、チップ接合部分１２ａ２には長辺１１ｃに沿って、長辺１１ｃ側に半導体チップ３０ｄ，３０ｅが順（短辺１１ｄから短辺１１ｂに向かう方向）に配置されている。これらの半導体チップ３０ａ，３０ｂ，３０ｄ，３０ｅは、制御電極３１が互いに対向するように（中心線Ｃ側を向いて）配置されている。
突出部分１２ａ３，１２ａ４は平面視で矩形状を成している。突出部分１２ａ３，１２ａ４は、チップ接合部分１２ｂ２の＋Ｙ方向側であって、長辺１１ａ，１１ｃ側の端部から長辺１１ａ，１１ｃまで延伸している。突出部分１２ａ３，１２ａ４はチップ接合部分１２ａ２に一体的に形成されている。したがって、突出部分１２ａ３，１２ａ４の＋Ｙ方向側の端部はチップ接合部分１２ｂ２の＋Ｙ方向の端部よりも短辺１１ｂ側に突出している。このため、配線板１２ａの＋Ｙ方向側の端部では、チップ接合部分１２ａ２で凹部が形成されている。突出部分１２ａ３，１２ａ４には、半導体チップ３０ｃ，３０ｆが配置されている。この際、半導体チップ３０ｃ，３０ｆの制御電極３１は短辺１１ｂ側を向いている。
したがって、半導体チップ３０ａ，３０ｂ，３０ｃは配線板１２ａの長辺１１ａ側のＬ字状の端部に沿って、当該端部側にそれぞれ配置されている。半導体チップ３０ｄ，３０ｅ，３０ｆは配線板１２ａの長辺１１ｃ側のＬ字状の端部に沿って、当該端部側にそれぞれ配置されている。すなわち、半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆは、配線板１２ａに並列接続されている。
配線板１２ｂ（第１出力配線板）は、配線板１２ａの長辺１１ａ側の側部に設けられている。すなわち、配線板１２ｂは、配線板１２ａの長辺１１ａ側の端部と長辺１１ａとの隙間に設けられている。配線板１２ｂは、絶縁板１１のおもて面の長辺１１ａに沿って、長辺１１ａ側であって、短辺１１ｄから配線板１２ａの突出部分１２ａ３まで延伸している。このような配線板１２ｂは、出力部分１２ｂ１と配線部分１２ｂ２と横接続部分１２ｂ３と縦接続部分１２ｂ４と、を含んでいる。
出力部分１２ｂ１は、平面視で矩形状を成している。出力部分１２ｂ１は、絶縁板１１の角部１１ｈに形成されている。出力部分１２ｂ１は、端子接合領域１２ｂ６を含んでいる。端子接合領域１２ｂ６は、出力部分１２ｂ１の長辺１１ｃ側に位置している。端子接合領域１２ｂ６には、Ｍ端子である外部接続端子８ｂ（中間（出力）端子）が接合される。出力部分１２ｂ１は、第１出力領域１２ｂ７を含んでいる。第１出力領域１２ｂ７は、出力部分１２ｂ１の短辺１１ｄ側に位置している。
配線部分１２ｂ２は、平面視で矩形状を成し、出力部分１２ｂ１に一体的に形成されている。配線部分１２ｂ２は、出力部分１２ｂ１から短辺１１ｂに向けて、長辺１１ａに沿って、長辺１１ａ側で延伸している。
横接続部分１２ｂ３は、平面視で矩形状を成し、配線部分１２ｂ２に一体的に形成されている。横接続部分１２ｂ３の±Ｘ方向の幅は、配線部分１２ｂ２の同方向の幅よりも広い。このため、横接続部分１２ｂ３は、配線部分１２ｂ２に短辺１１ｄ側が接続されて、長辺１１ａから配線板１２ａのチップ接合部分１２ａ２まで延伸している。
縦接続部分１２ｂ４は、平面視で矩形状を成し、横接続部分１２ｂ３に一体的に形成されている。縦接続部分１２ｂ４の±Ｘ方向の幅は、横接続部分１２ｂ３の同方向の幅よりも狭い。縦接続部分１２ｂ４は、横接続部分１２ｂ３から短辺１１ｄに向かって出力部分１２ｂ１まで延伸している。
このような配線板１２ｂの配線部分１２ｂ２、横接続部分１２ｂ３、縦接続部分１２ｂ４は平面視でＵ字状を成している。また、配線板１２ｂは、配線部分１２ｂ２と縦接続部分１２ｂ４との間にスリット１２ｂ５（第１スリット）が形成されていることになる。スリット１２ｂ５は、縦接続部分１２ｂ４の短辺１１ｄ側の端部から横接続部分１２ｂ３に向かって、長辺１１ａに平行に形成されている。
また、配線板１２ｂの横接続部分１２ｂ３及び縦接続部分１２ｂ４は、半導体チップ３０ａ，３０ｂの出力電極３２に主電流ワイヤ１４ｂによりそれぞれ接続されている。配線板１２ｂの横接続部分１２ｂ３は、半導体チップ３０ｃの出力電極３２に主電流ワイヤ１４ｂによりそれぞれ接続されている。
配線板１２ｃ（第１出力配線板）もまた、配線板１２ｂと同様である。すなわち、配線板１２ｃは、配線板１２ａの長辺１１ｃ側の側部に設けられている。または、配線板１２ｃは、配線板１２ａの長辺１１ｃ側の端部と長辺１１ｃとの隙間に設けられている。配線板１２ｃは、絶縁板１１のおもて面の長辺１１ｃに沿って、長辺１１ｃ側であって、短辺１１ｄから配線板１２ａの突出部分１２ａ４まで延伸している。このような配線板１２ｃは、出力部分１２ｃ１と配線部分１２ｃ２と横接続部分１２ｃ３と縦接続部分１２ｃ４と、を含んでいる。
出力部分１２ｃ１は、平面視で矩形状を成している。出力部分１２ｃ１は、絶縁板１１の角部１１ｇに形成されている。出力部分１２ｃ１は、端子接合領域１２ｃ６を含んでいる。端子接合領域１２ｃ６は、出力部分１２ｃ１の長辺１１ａ側に位置している。端子接合領域１２ｃ６には、Ｍ端子である外部接続端子（中間端子）が接合される。出力部分１２ｃ１は、第１出力領域１２ｃ７を含んでいる。第１出力領域１２ｃ７は、出力部分１２ｃ１の短辺１１ｄ側に位置している。
配線部分１２ｃ２は、平面視で矩形状を成し、出力部分１２ｃ１に一体的に形成されている。配線部分１２ｃ２は、出力部分１２ｃ１から短辺１１ｂに向けて、長辺１１ｃに沿って、長辺１１ｃ側で延伸している。
横接続部分１２ｃ３は、平面視で矩形状を成し、配線部分１２ｃ２に一体的に形成されている。横接続部分１２ｃ３の±Ｘ方向の幅は、配線部分１２ｃ２の同方向の幅よりも広い。このため、横接続部分１２ｃ３は、配線部分１２ｃ２に短辺１１ｄ側が接続されて、長辺１１ｃから配線板１２ａのチップ接合部分１２ａ２まで延伸している。
縦接続部分１２ｃ４は、平面視で矩形状を成し、横接続部分１２ｃ３に一体的に形成されている。縦接続部分１２ｃ４の±Ｘ方向の幅は、横接続部分１２ｃ３の同方向の幅よりも狭い。縦接続部分１２ｃ４は、横接続部分１２ｃ３から短辺１１ｄに向かって出力部分１２ｂ１まで延伸している。
このような配線板１２ｃの配線部分１２ｃ２、横接続部分１２ｃ３、縦接続部分１２ｃ４は平面視でＵ字状を成している。また、配線板１２ｃは、配線部分１２ｃ２と縦接続部分１２ｃ４との間にスリット１２ｃ５（第１スリット）が形成されていることになる。スリット１２ｃ５は、縦接続部分１２ｃ４の短辺１１ｄ側の端部から横接続部分１２ｂ３に向かって、長辺１１ａに平行に形成されている。
また、配線板１２ｃの横接続部分１２ｃ３及び縦接続部分１２ｃ４は、半導体チップ３０ｄ，３０ｅの出力電極３２に主電流ワイヤ１４ｂによりそれぞれ接続されている。配線板１２ｃの横接続部分１２ｃ３は、半導体チップ３０ｆの出力電極３２に主電流ワイヤ１４ｂによりそれぞれ接続されている。
配線板１２ｄは、絶縁板１１のおもて面の短辺１１ｂ側に、短辺１１ｂに平行に長辺１１ａから長辺１１ｃに延伸して形成されている。配線板１２ｄは中央部に短辺１１ｄ側に突出する部分を含んでいる。この部分は、配線板１２ａの短辺１１ｂ側の凹部に入り込んでいる。
配線板１２ｄは、筐体４に含まれる制御端子６ａと電気的に接続される。配線板１２ｄは、一直線状に配置された半導体チップ３０ａ，３０ｂの制御電極３１に制御ワイヤ１４ａにより接続されている。配線板１２ｄは、一直線状に配置された半導体チップ３０ｄ，３０ｅの制御電極３１に制御ワイヤ１４ａにより接続されている。配線板１２ｄは、半導体チップ３０ｃ，３０ｆの制御電極３１に制御ワイヤ１４ａにより接続されている。制御端子６ａから入力された制御信号は、配線板１２ｄ及び制御ワイヤ１４ａを経由して、半導体チップ３０ａ～３０ｆの制御電極３１に印加される。
このような絶縁回路基板１０では、端子接合領域１２ａ６から電流が入力されると、配線板１２ａにおいて電流方向Ｉ１に沿って電流が流れる。また、半導体チップ３０ａ，３０ｂ，３０ｃから出力された電流は配線板１２ｂを電流方向Ｏ１に沿って流れる。半導体チップ３０ｄ，３０ｅ，３０ｆから出力された電流も配線板１２ｃを同様に流れる。このような電流の流れの詳細は後述する。
金属板１３は、熱伝導性に優れた金属を主成分として構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。そして、耐食性並びに接合性を向上させるために、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。
このような構成を有する絶縁回路基板１０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。絶縁回路基板１０は接合部材１６を介して放熱ベース板１５に接合されている。絶縁回路基板１０は、半導体チップ３０ａ～３０ｆで発生した熱を配線板１２ａと絶縁板１１と金属板１３とを介して、放熱ベース板１５側に伝導させることができる。
半導体チップ３０ａ～３０ｆは、パワーＭＯＳＦＥＴからなるスイッチング素子を含んでいてよい。このような半導体チップ３０ａ～３０ｆは、おもて面に、制御電極３１としてゲート電極、及び、主電極である出力電極３２としてソース電極をそれぞれ備えている。制御電極３１はおもて面の側部の中央に、出力電極３２はおもて面の中央部にそれぞれ設けられている。また、半導体チップ３０ａ～３０ｆは、裏面に主電極である入力電極３３としてドレイン電極を備えている。このような半導体チップ３０ａ～３０ｆは、炭化シリコンで構成されていてよい。
半導体チップ３０ａ～３０ｆは、ＲＣ（Reverse Conducting）－ＩＧＢＴのスイッチング素子を含んでいてよい。ＲＣ－ＩＧＢＴは、ＩＧＢＴ及びＦＷＤ（Free Wheeling Diode）を１チップ内に構成しているものである。このような半導体チップ３０ａ～３０ｆもまたおもて面に、制御電極３１としてゲート電極、及び、主電極である出力電極３２としてエミッタ電極を、裏面に主電極の入力電極３３としてコレクタ電極をそれぞれ備えている。このような半導体チップ３０ａ～３０ｆはシリコンで構成されていてよい。
半導体チップ３０ａ～３０ｆは、配線板１２ａ，１２ｂに接合部材１６により接合されている。接合部材１６は、焼結金属またははんだである。焼結金属は銀を主成分とする多孔質金属を主成分とする。はんだは、所定の合金を主成分とする鉛フリーはんだにより構成される。所定の合金とは、例えば、錫－銀からなる合金、錫－亜鉛からなる合金、錫－アンチモンからなる合金のうち少なくともいずれかの合金である。はんだには、例えば、銅、ビスマス、インジウム、ニッケル、ゲルマニウム、コバルトまたはシリコンの添加物が含まれてもよい。また、接合部材１６は、焼結金属であってよい。焼結金属は、銀を主成分とする金属により構成される。
このような構成を有する半導体ユニット２に含まれる絶縁回路基板１０の配線板１２ａ～１２ｄの形状並びに配置は、図２に示す中心線Ｃに対して線対称を成している。さらに、配線板１２ａに配置されている半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆもまた図２に示す中心線Ｃに対して線対称を成すように配置されている。
次に、半導体装置１に含まれる下アーム部について図４及び図５を用いて説明する。図４は、実施の形態の半導体装置に含まれる半導体ユニット（下アーム部）の平面図である。図５は、実施の形態の半導体装置に含まれる半導体ユニット（下アーム部）の断面図である。なお、ここでは、下アーム部を構成する半導体ユニット３ａを例に挙げる。半導体ユニット３ｂも同様の構成である。また、半導体ユニット３ａ，３ｂを総称して半導体ユニット３とする。なお、図４の中心線Ｃは、長辺２１ａ，２１ｃに平行であって、短辺２１ｂ，２１ｄの中心を通っている。
半導体ユニット３は、絶縁回路基板２０と複数の半導体チップ４０ａ～４０ｆとを含んでいる。絶縁回路基板２０は、絶縁板２１と、絶縁板２１のおもて面に形成された複数の配線板２２ａ，２２ｂ，２２ｄと、絶縁板２１の裏面に形成された金属板２３と、を有している。複数の配線板２２ａ，２２ｂ，２２ｄ及び金属板２３の外形は、平面視で、絶縁板２１の外形より小さく、絶縁板２１の内側に形成されている。なお、複数の配線板２２ａ，２２ｂ，２２ｄの形状、個数は一例である。
絶縁板２１は、絶縁板１１と同様に構成される。すなわち、絶縁板２１は、平面視で矩形状を成す。また、絶縁板２１は、角部が面取りされていてもよい。例えば、Ｃ面取りあるいはＲ面取りであってよい。絶縁板２１は、外周辺である長辺２１ａ、短辺２１ｂ、長辺２１ｃ、短辺２１ｄにより四方が囲まれている。また、絶縁板２１は、長辺２１ａと短辺２１ｂとで構成される角部２１ｅと、短辺２１ｂと長辺２１ｃとで構成される角部２１ｆとを含んでいる。さらに、絶縁板２１は、長辺２１ｃと短辺２１ｄとで構成される角部２１ｇと、短辺２１ｄと長辺２１ａとで構成される角部２１ｈとを含んでいる。
絶縁板２１は、熱伝導性のよいセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、または、窒化珪素を主成分とする材料により構成されている。また、絶縁板２１の厚さは、０．２ｍｍ以上、２．０ｍｍ以下である。
配線板２２ａ，２２ｂ，２２ｄは、導電性に優れた金属により構成されている。金属は、例えば、銅あるいは銅合金が挙げられる。配線板２２ａ，２２ｂ，２２ｄは、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。配線板２２ａ，２２ｂ，２２ｄはめっき処理されることで耐食性並びに接合性が向上する。また、配線板２２ａ，２２ｂ，２２ｄの厚さは、例えば、０．１ｍｍ以上、１．０ｍｍ以下である。
配線板２２ａ（第２出力配線板）は、平面視で、略Ｔ字状を成している。配線板２２ａは、絶縁板２１のおもて面の短辺２１ｂ側に形成されている。このような配線板２２ａは、出力部分２２ａ１と配線部分２２ａ２と横接続部分２２ａ３と縦接続部分２２ａ４，２２ａ５とを含んでいる。
出力部分２２ａ１（第２出力領域）は、平面視で矩形状を成している。出力部分２２ａ１は、絶縁板２１の短辺２１ｂ側の中央に長辺２１ａ，２１ｃにそれぞれ延伸して形成されている。出力部分２２ａ１に端子接合領域２２ａ８が設けられている。端子接合領域２２ａ８には、Ｎ端子である外部接続端子８ｃ（出力端子）が接合される。
配線部分２２ａ２は、平面視で矩形状を成している。配線部分２２ａ２は、出力部分２２ａ１に一体的に形成されて、長辺２１ａ，２１ｃに平行であって、短辺２１ｄ側に延伸している。配線部分２２ａ２の（±Ｘ方向の）幅は、出力部分２２ａ１の同方向の幅よりも狭い。
横接続部分２２ａ３は、平面視で矩形状を成し、配線部分２２ａ２に一体的に形成されている。横接続部分２２ａ３の±Ｘ方向の幅は、配線部分２２ａ２の同方向の幅よりも広い。このため、横接続部分２２ａ３は、配線部分２２ａ２よりも長辺２１ａ，２１ｃ側に延伸している。
縦接続部分２２ａ４，２２ａ５は、平面視で矩形状を成し、横接続部分２２ａ３に一体的に形成されている。縦接続部分２２ａ４，２２ａ５の±Ｘ方向の幅は、配線部分２２ａ２の同方向の幅よりも狭い。縦接続部分２２ａ４，２２ａ５は、横接続部分２２ａ３から短辺２１ｂに向かって出力部分２２ａ１まで延伸している。
このような配線板２２ａの配線部分２２ａ２、横接続部分２２ａ３、縦接続部分２２ａ４，２２ａ５は平面視でそれぞれＵ字状を成している。また、配線板２２ａは、配線部分２２ａ２と縦接続部分２２ａ４，２２ａ５との間にスリット２２ａ６，２２ａ７（第２スリット）が形成されていることになる。スリット２２ａ６，２２ａ７は、縦接続部分２２ａ４，２２ａ５の短辺２１ｂ側の端部から横接続部分２２ａ３に向かって、長辺２１ａに平行に形成されている。
また、配線板２２ａの縦接続部分２２ａ４，２２ａ５は、後述する半導体チップ４０ｂ，４０ｃ，４０ｅ，４０ｆの出力電極４２に主電流ワイヤ２４ｂを介してそれぞれ接続されている。配線板２２ａの横接続部分２２ａ３は、後述する半導体チップ４０ａ，４０ｄの出力電極４２に主電流ワイヤ１４ｂを介してそれぞれ接続されている。
配線板２２ｂは、平面視でＵ字状を成している。配線板２２ｂは、絶縁板２１上に、配線板２２ａの各端部と長辺２１ａ、短辺２１ｄ、長辺２１ｃとの間に、配線板２２ａを取り囲んで形成されている。
配線板２２ｂのチップ接合領域２２ｂ１に半導体チップ４０ａ～４０ｃ，４０ｄ～４０ｆが接合されている。具体的には、配線板２２ｂの配線板２２ａの縦接続部分２２ａ４，２２ａ５に対向する部分に半導体チップ４０ｃ，４０ｂ及び半導体チップ４０ｆ，４０ｅがそれぞれ配置されている。半導体チップ４０ｃ，４０ｂ及び半導体チップ４０ｆ，４０ｅのそれぞれの制御電極４１が長辺２１ａ，２１ｃ側を向いている。また、それぞれの制御電極４１は±Ｙ方向に対して、一直線状を成して配列している。配線板２２ｂの配線板２２ａの横接続部分２２ａ３に対向する部分に半導体チップ４０ａ，４０ｄがそれぞれ配置されている。半導体チップ４０ａ，４０ｄの制御電極４１は短辺２１ｄ側を向いている。また、それぞれの制御電極４１は、±Ｘ方向に対して、一直線状を成して配列している。
配線板２２ｂは、短辺２１ｂ側に、第２入力領域２２ｂ９，２２ｂ１０を含んでいる。第２入力領域２２ｂ９，２２ｂ１０は、半導体ユニット２の配線板１２ｂ，１２ｃの第１出力領域１２ｂ７，１２ｃ７に接続ワイヤ７ａ，７ｂによりそれぞれ電気的に接続される。
配線板２２ｄは、絶縁板２１のおもて面の短辺２１ｄ側に、短辺２１ｄに平行に長辺２１ａから長辺２１ｃに延伸して形成されている。配線板２２ｄは中央部に短辺２１ｄ側に突出する部分を含んでいる。
配線板２２ｄは、筐体４の含まれる制御端子６ｂと電気的に接続されている。配線板２２ｄは、半導体チップ４０ａ，４０ｄの制御電極４１に制御ワイヤ１４ａにより接続されている。配線板２２ｄは、半導体チップ４０ｃ，４０ｂの制御電極４１に制御ワイヤ１４ａにより接続されている。配線板２２ｄは、半導体チップ４０ｃ，４０ｆの制御電極４１に制御ワイヤ１４ａにより接続されている。制御端子６ｂから入力された制御信号は、配線板２２ｄ及び制御ワイヤ１４ａを経由して、半導体チップ４０ａ～４０ｆの制御電極４１に印加される。
このような絶縁回路基板２０では、半導体ユニット２から電流が入力されると、配線板２２ｂにおいて電流方向Ｉ２に沿って電流が流れる。また、半導体チップ４０ａ，４０ｂ，４０ｃ及び半導体チップ４０ｄ，４０ｅ，４０ｆから出力された電流は配線板２２ａを電流方向Ｏ２に沿って流れる。このような電流の流れの詳細は後述する。
金属板２３は、金属板１３と同様である。すなわち、金属板２３は、熱伝導性に優れた金属を主成分として構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。そして、耐食性並びに接合性を向上させるために、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金、銀、銀合金が挙げられる。
このような構成を有する絶縁回路基板２０もまた、例えば、ＤＣＢ基板、ＡＭＢ基板を用いることができる。絶縁回路基板２０は接合部材２６を介して放熱ベース板１５に接合されている。絶縁回路基板２０は、半導体チップ４０ａ～４０ｆで発生した熱を配線板２２ａと絶縁板２１と金属板２３とを介して、放熱ベース板１５側に伝導させることができる。
半導体チップ４０ａ～４０ｆは、半導体チップ３０ａ～３０ｆと同様である。すなわち、半導体チップ４０ａ～４０ｆは、おもて面に、制御電極４１及び主電極である出力電極４２をそれぞれ備え、裏面に、入力電極４３を備えている。制御電極４１はおもて面の側部の中央に、出力電極４２はおもて面の中央部にそれぞれ設けられている。このような半導体チップ４０ａ～４０ｆは、配線板２２ｂに接合部材２６により接合されている。
このような構成を有する半導体ユニット３に含まれる絶縁回路基板２０の配線板２２ａ，２２ｂ，２２ｄの形状並びに配置は、図４に示す中心線Ｃに対して線対称を成している。さらに、配線板２２ｂに配置されている半導体チップ４０ａ～４０ｃ，４０ｄ～４０ｆもまた図４に示す中心線Ｃに対して線対称を成すように配置されている。
上記の半導体ユニット２ａ，２ｂに対して、半導体ユニット３ａ，３ｂを－Ｙ方向に配置して、接続ワイヤ７ａ，７ｂで電気的にそれぞれ接続して、半導体装置１が得られる。すなわち、半導体ユニット３ａ，３ｂは、半導体ユニット２ａ，２ｂのそれぞれの短辺１１ｄに対して、半導体ユニット３ａ，３ｂのそれぞれの短辺２１ｂが対向するように配置されている。
次に、半導体装置１の含まれる上アーム部及び下アーム部を含むハーフブリッジ回路について図６を用いて説明する。図６は、実施の形態の半導体装置に含まれる半導体ユニットの回路構成図である。
接続点Ｐは、外部電源（図示を省略）の正極に接続される。接続点Ｐと半導体チップ３０ａ～３０ｆの入力電極３３（コレクタ電極）の接続点Ｃ１とが配線板１２ａで接続される。
接続点Ｍは負荷（図示を省略）に接続される。接続点Ｍと、半導体チップ３０ａ～３０ｆの出力電極３２（エミッタ電極）の接続点Ｅ１Ｃ２とが主電流ワイヤ１４ｂ及び配線板１２ｂ，１２ｃで接続される。また、接続点Ｍと、半導体チップ４０ａ～４０ｆの入力電極４３（コレクタ電極）の接続点Ｅ１Ｃ２とが配線板２２ｂ及び接続ワイヤ７ａ，７ｂで接続される。
接続点Ｎは、外部電源（図示を省略）の負極に接続される。接続点Ｎと半導体チップ４０ａ～４０ｆの出力電極４２（エミッタ電極）の接続点Ｅ２とが主電流ワイヤ２４ｂ及び配線板２２ａで接続される。
接続点Ｇ１，Ｇ２は、制御電源（図示を省略）に接続される。接続点Ｇ１は、配線板１２ｄ及び制御ワイヤ１４ａで半導体チップ３０ａ～３０ｆの制御電極３１に接続される。接続点Ｇ２は、配線板２２ｄ及び制御ワイヤ２４ａで半導体チップ４０ａ～４０ｆの制御電極４１に接続される。
半導体装置１の上アーム部Ａは、半導体ユニット２を含む。半導体装置１の下アーム部Ｂは、半導体ユニット３を含む。また、半導体ユニット２の配線板１２ｂ，１２ｃと半導体ユニット３の配線板２２ｂが接続ワイヤ７ａ，７ｂで電気的に接続されることで、上アーム部Ａと下アーム部Ｂとが接続される。こうすることで、半導体装置１は、上アーム部Ａ及び下アーム部Ｂを含むハーフブリッジ回路として機能させることができる。
次に、このような半導体ユニット２における電流経路について図７を用いて説明する。図７は、実施の形態の半導体装置に含まれる半導体ユニット（上アーム部）における電流の流れを説明するための平面図である。なお、図７は、半導体ユニット２の配線板１２ｂを拡大した図である。ここでは、配線板１２ｂについて説明する。配線板１２ｃも配線板１２ｂと同様である。
半導体ユニット２の配線板１２ａの端子接合領域１２ａ６に外部から正極が、半導体ユニット３の配線板２２ａの端子接合領域２２ａ８に外部から負極が接続される。半導体チップ３０ａ～３０ｆの制御電極３１に制御信号を印加する。すると、図７に示されるように、配線板１２ａに端子接合領域１２ａ６から長辺１１ａに平行（＋Ｙ方向）に電流が流れる。
端子接合領域１２ａ６から最も近い位置に配置された半導体チップ３０ａを経由する電流について説明する。配線板１２ａを端子接合領域１２ａ６から＋Ｙ方向に流れる電流（電流経路Ｒ１ａ）は、半導体チップ３０ａの裏面の入力電極３３に入力する。半導体チップ３０ａは、裏面の入力電極３３に電流が入力されると、半導体チップ３０ａのおもて面の出力電極３２から電流を出力する。半導体チップ３０ａの出力電極３２から出力された電流（電流経路Ｒ１ｂ）は、主電流ワイヤ１４ｂを経由して配線板１２ｂの縦接続部分１２ｂ４に流れ込み、＋Ｙ方向に通電する。縦接続部分１２ｂ４を通電した電流は、横接続部分１２ｂ３を長辺１１ａ側（－Ｘ方向）に通電し、配線部分１２ｂ２を短辺１１ｃ側（－Ｙ方向）に通電する。そして、出力部分１２ｂ１の端子接合領域１２ｂ６または第１出力領域１２ｂ７の接続ワイヤ７ａから出力される。すなわち、半導体チップ３０ａを経由する電流は電流経路（Ｒ１ａ＋Ｒ１ｂ）を通電する。
次いで、端子接合領域１２ａ６から最も離れた位置に配置された半導体チップ３０ｃを経由する電流について説明する。配線板１２ａを端子接合領域１２ａ６から＋Ｙ方向に流れる電流（電流経路Ｒ２ａ）は、半導体チップ３０ｃの裏面の入力電極３３に入力する。半導体チップ３０ｃは、裏面の入力電極３３に電流が入力されると、半導体チップ３０ｃのおもて面の出力電極３２から電流を出力する。半導体チップ３０ｃの出力電極３２から出力された電流（電流経路Ｒ２ｂ）は、主電流ワイヤ１４ｂを経由して配線板１２ｂの横接続部分１２ｂ３に流れ込み、－Ｙ方向に通電する。横接続部分１２ｂ３を通電した電流は、配線部分１２ｂ２を長辺１１ａ側（－Ｙ方向）に通電する。そして、出力部分１２ｂ１の端子接合領域１２ｂ６または第１出力領域１２ｂ７の接続ワイヤ７ａから出力される。すなわち、半導体チップ３０ｃを経由する電流は電流経路（Ｒ２ａ＋Ｒ２ｂ）を通電する。
なお、配線部分１２ｂ２の幅Ｗ１は縦接続部分１２ｂ４の幅Ｗ２よりも広い。このため、半導体チップ３０ａ，３０ｂ，３０ｃから出力された電流が配線部分１２ｂ２で合流しても十分に電流を流すことができる。
ここで、参考例の半導体ユニットにおける電流経路について図８を用いて説明する。図８は、参考例の半導体装置に含まれる半導体ユニット（上アーム部）における電流の流れを説明するための平面図である。図８の半導体ユニット２００は、図７の半導体ユニット２においてスリット１２ｂ５が形成されていない場合である。すなわち、図８の半導体ユニット２００は、図７の半導体ユニット２の縦接続部分１２ｂ４と配線部分１２ｂ２とが一体的に接続されている。
ここでも、図７の場合と同様に、半導体チップ３０ａ，３０ｃのそれぞれを経由する電流について説明する。半導体チップ３０ａを経由する電流について説明する。配線板１２ａを端子接合領域１２ａ６から＋Ｙ方向に流れる電流（電流経路ｒ１ａ）は、半導体チップ３０ａの裏面の入力電極３３に入力する。半導体チップ３０ａは、裏面の入力電極３３に電流が入力されると、半導体チップ３０ａのおもて面の出力電極３２から電流を出力する。半導体チップ３０ａの出力電極３２から出力された電流（電流経路ｒ１ｂ）は、主電流ワイヤ１４ｂを経由して配線板１２ｂに流れ込む。流れ込んだ電流は、配線板１２ｂ（配線部分１２ｂ２）を短辺１１ｄ側（－Ｙ方向）に通電する。そして、出力部分１２ｂ１の端子接合領域１２ｂ６または第１出力領域１２ｂ７の接続ワイヤ７ａから出力される。すなわち、半導体チップ３０ａを経由する電流は電流経路（ｒ１ａ＋ｒ１ｂ）を通電する。なお、この場合の半導体チップ３０ｃを経由する電流は、図７の場合と同様に、電流経路（Ｒ２ａ＋Ｒ２ｂ）を通電する。
図８によれば、電流経路（Ｒ２ａ＋Ｒ２ｂ）は、電流経路（ｒ１ａ＋ｒ１ｂ）よりも長い。このように電流経路の長さが異なる場合、この長さに応じてインピータンスに差が生じる。このため、半導体チップ３０ａ，３０ｃに電流の不均等（電流アンバランス）が生じてしまう。このような電流アンバランスが生じると、電流経路ごとの損失が不均等となり、半導体装置１の長寿命化の妨げとなる。
そこで、半導体ユニット２では、配線板１２ｂ，１２ｃは、短辺１１ｄ側に出力部分１２ｂ１，１２ｃ１を備え、短辺１１ｂ側に半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆの出力電極３２と電気的に接続される横接続部分１２ｂ３，１２ｃ３及び縦接続部分１２ｂ４，１２ｃ４を備える。縦接続部分１２ｂ４，１２ｃ４は、出力部分１２ｂ１，１２ｃ１側の端部から長辺１１ａに沿ってスリット１２ｂ５，１２ｃ５が形成されている。これにより、端子接合領域１２ａ６から最も近い位置に配置された半導体チップ３０ａから出力された電流は配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでに、縦接続部分１２ｂ４，１２ｃ４及び横接続部分１２ｂ３，１２ｃ３を経由する。すなわち、半導体チップ３０ａから出力された電流の配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでの電流経路（Ｒ１ａ＋Ｒ１ｂ）が長くなる。このため、電流経路（Ｒ１ａ＋Ｒ１ｂ）と、端子接合領域１２ａ６から最も遠い位置に配置された半導体チップ３０ｃから出力された電流の配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでの電流経路（Ｒ２ａ＋Ｒ２ｂ）との差が小さくなる。したがって、並列接続された半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆにおける端子接合領域１２ａ６からの配置距離に応じた電流アンバランスを抑制することができる。この結果、電流経路ごとの損失の不均等を抑制し、半導体装置１の長寿命化を図り、半導体装置１の信頼性の向上を図る。
次に、半導体ユニット３における電流経路について図９を用いて説明する。図９は、実施の形態の半導体装置に含まれる半導体ユニット（下アーム部）における電流の流れを説明するための平面図である。なお、図９は、半導体ユニット３の配線板２２ｂの長辺２１ａ側の部分を拡大した図である。ここでは、配線板２２ｂの長辺２１ａ側の部分について説明する。配線板２２ｂの長辺２１ｃ側の部分もこの場合と同様である。
半導体ユニット２に接続ワイヤ７ａが接続される第２入力領域２２ｂ９から最も近い位置に配置された半導体チップ４０ｃを経由する電流について説明する。配線板２２ｂを第２入力領域２２ｂ９から－Ｙ方向に流れる電流（電流経路Ｒ３ａ）は、半導体チップ４０ｃの裏面の入力電極４３に入力する。半導体チップ４０ｃは、裏面の入力電極４３に電流が入力されると、半導体チップ４０ｃのおもて面の出力電極４２から電流を出力する。半導体チップ４０ｃの出力電極４２から出力された電流（電流経路Ｒ３ｂ）は、主電流ワイヤ２４ｂを経由して配線板２２ａの縦接続部分２２ａ４に流れ込み、－Ｙ方向に通電する。縦接続部分２２ａ４を通電した電流は、横接続部分２２ａ３を長辺２１ｃ側（＋Ｘ方向）に通電し、配線部分２２ａ２を短辺２１ｂ側（＋Ｙ方向）に通電する。そして、出力部分２２ａ１の端子接合領域２２ａ８から出力される。すなわち、半導体チップ４０ｃを経由する電流は電流経路（Ｒ３ａ＋Ｒ３ｂ）を通電する。
次いで、第２入力領域２２ｂ９から最も離れた位置に配置された半導体チップ４０ａを経由する電流について説明する。配線板２２ｂを第２入力領域２２ｂ９から－Ｙ方向に流れる電流（電流経路Ｒ４ａ）は、半導体チップ４０ａの裏面の入力電極４３に入力する。半導体チップ４０ａは、裏面の入力電極４３に電流が入力されると、半導体チップ４０ａのおもて面の出力電極４２から電流を出力する。半導体チップ４０ａの出力電極４２から出力された電流（電流経路Ｒ４ｂ）は、主電流ワイヤ２４ｂを経由して配線板２２ａの横接続部分２２ａ３に流れ込み、＋Ｘ方向に通電する。横接続部分２２ａ３を通電した電流は、配線部分２２ａ２を短辺２１ｂ側（＋Ｙ方向）に通電する。そして、出力部分２２ａ１の端子接合領域２２ａ８から出力される。すなわち、半導体チップ４０ａを経由する電流は電流経路（Ｒ４ａ＋Ｒ４ｂ）を通電する。
半導体ユニット３でも、配線板２２ａは、短辺２１ｂ側に出力部分２２ａ１を備え、短辺１１ｂ側に半導体チップ４０ａ～４０ｃ，４０ｄ～４０ｆの出力電極４２と電気的に接続される横接続部分２２ａ３及び縦接続部分２２ａ４，２２ａ５を備える。縦接続部分２２ａ４，２２ａ５は、出力部分２２ａ１側の端部から長辺２１ａに沿ってスリット２２ａ６，２２ｂ７が形成されている。これにより、第２入力領域２２ｂ９，２２ｂ１０から最も近い位置に配置された半導体チップ４０ｃ，４０ｆから出力された電流は配線板２２ａの出力部分２２ａ１に到達するまでに、縦接続部分２２ａ４，２２ａ５及び横接続部分２２ａ３を経由する。すなわち、半導体チップ４０ｃ，４０ｆから出力された電流の配線板２２ａの出力部分２２ａ１に到達するまでの電流経路（Ｒ３ａ＋Ｒ３ｂ）が長くなる。このため、電流経路（Ｒ３ａ＋Ｒ３ｂ）と、第２入力領域２２ｂ９，２２ｂ１０から最も遠い位置に配置された半導体チップ４０ａ，４０ｄから出力された電流の配線板２２ａの出力部分２２ａ１に到達するまでの電流経路（Ｒ４ａ＋Ｒ４ｂ）との差が小さくなる。したがって、並列接続された半導体チップ４０ａ～４０ｃ，４０ｄ～４０ｆにおける第２入力領域２２ｂ９，２２ｂ１０からの配置距離に応じた電流アンバランスを抑制することができる。この結果、電流経路ごとの損失の不均等を抑制し、半導体装置１の長寿命化を図り、半導体装置１の信頼性の向上を図る。
上記の半導体装置１は、入力電極３３を裏面に、出力電極３２をおもて面にそれぞれ含む、半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆと、絶縁回路基板１０とを備える。絶縁回路基板１０は、矩形状で長辺１１ａ、短辺１１ｂ、長辺１１ｃ、短辺１１ｄをこの順に備え、長辺１１ａと平行に延伸する配線板１２ａと、配線板１２ａの長辺１１ａ，１１ｃ側に配置されて長辺１１ａと平行に延伸する配線板１２ｂ，１２ｃと、を含む。配線板１２ａは、短辺１１ｄ側に配置された端子接合領域１２ａ６と、短辺１１ｂ側に配置されて複数の半導体チップ３０ａ～３０ｃ，３０ｅ～３０ｆが接合されるチップ接合部分１２ａ２及び突出部分１２ａ３，１２ａ４と、を備える。配線板１２ｂ，１２ｃは、短辺１１ｄ側に出力部分１２ｂ１，１２ｃ１を備え、短辺１１ｂ側に複数の半導体チップ３０ａ～３０ｃ，３０ｅ～３０ｆの出力電極３２と電気的に接続される縦接続部分１２ｂ４，１２ｃ４及び横接続部分１２ｂ３，１２ｃ３を備える。この際、縦接続部分１２ｂ４，１２ｃ４は、出力部分１２ｂ１，１２ｃ１側の端部から長辺１１ａ，１１ｃに沿ってスリット１２ｂ５，１２ｃ５が形成されている。これにより、端子接合領域１２ａ６から最も近い位置に配置された半導体チップ３０ａ，３０ｄから出力された電流は配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでに、縦接続部分１２ｂ４，１２ｃ４及び横接続部分１２ｂ３，１２ｃ３を経由する。すなわち、半導体チップ３０ａ，３０ｄから出力された電流の配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでの電流経路が長くなる。このため、この電流経路と、端子接合領域１２ａ６から最も遠い位置に配置された半導体チップ３０ｃ，３０ｆから出力された電流の配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでの電流経路との差が小さくなる。したがって、並列接続された半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆにおける端子接合領域１２ａ６からの配置距離に応じた電流アンバランスを抑制することができる。この結果、電流経路ごとの損失の不均等を抑制し、半導体装置１の長寿命化を図り、半導体装置１の信頼性の向上を図る。
このように配線板１２ｂ，１２ｃにおいて、縦接続部分１２ｂ４，１２ｃ４と配線部分１２ｂ２，１２ｃ２との間にスリット１２ｂ５，１２ｃ５を形成することで半導体チップ３０ａ，３０ｄから出力される電流を迂回させて電流経路を稼いでいる。半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆを経由する電流経路の全てができる限り等しくなるような長さのスリット１２ｂ５，１２ｃ５であることが望ましい。このようなスリット１２ｂ５，１２ｃ５の長さは、縦接続部分１２ｂ４，１２ｃ４の短辺１１ｄ側の端部から、半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆのいずれかに対応する位置まで延伸してよい。具体例として、スリット１２ｂ５，１２ｃ５の長さは、縦接続部分１２ｂ４，１２ｃ４の短辺１１ｄ側の端部から、端子接合領域１２ａ６に最も近い半導体チップ３０ａ，３０ｄよりも短辺１１ｂ側に延伸していることが好ましい。
また、電流経路を伸ばすために、スリット１２ｂ５，１２ｃ５は直線状でなくてもよい。スリット１２ｂ５，１２ｃ５の形状は、例えば、平面視で、Ｌ字状、円弧状、クランク状であってよい。また、スリット１２ｂ５，１２ｃ５は、必ずしも、長辺１１ａ，１１ｃに平行でなくてもよい。スリット１２ｂ５，１２ｃ５は、長辺１１ａ，１１ｃに対して±３０°程度傾斜していてもよい。
（変形例１）
実施の形態の変形例１の半導体ユニット２について図１０を用いて説明する。図１０は、実施の形態（変形例１）の半導体装置に含まれる半導体ユニット（上アーム部）の平面図である。
変形例１の半導体ユニット２は、図７に示した半導体ユニット２において縦接続部分１２ｂ４の（±Ｘ方向の）幅が－Ｙ方向に進むに連れて縮小している場合である。縦接続部分１２ｂ４は、＋Ｙ方向に進むに連れて、半導体チップ３０ａ，３０ｂから入力される電流量が増加する。これに伴って、縦接続部分１２ｂ４の幅を異ならせている。これにより、配線板１２ｂの面積を減らし、コストの削減を図ることもできる。なお、ここでは、配線板１２ｂについて説明している。配線板１２ｃでも同様に縦接続部分１２ｃ４の幅を異ならせてよい。
（変形例２）
変形例２の半導体装置１に含まれる半導体ユニット２について図１１を用いて説明する。図１１は、実施の形態（変形例２）の半導体装置に含まれる半導体ユニット（上アーム部）の平面図である。
変形例２の半導体ユニット２に含まれる配線板１２ａは、実施の形態の半導体ユニット２の配線板１２ａから突出部分１２ａ３，１２ａ４を除き、チップ接合部分１２ａ２に半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆを２列で配置したものである。
変形例２の配線板１２ａは、入力部分１２ａ１とチップ接合部分１２ａ２とを含んでいる。チップ接合部分１２ａ２は、平面視で矩形状を成している。チップ接合部分１２ａ２は、入力部分１２ａ１に一体的に形成されて、長辺１１ａ，１１ｃに平行であって、短辺１１ｂ側の配線板１２ｄまで延伸している。このようなチップ接合部分１２ａ２に、半導体チップ３０ａ～３０ｃ，３０ｅ～３０ｆは、制御電極３１が互いに対向して２列で配置されている。
配線板１２ｂは、配線板１２ａの長辺１１ａ側の側部に設けられている。配線板１２ｂは、絶縁板１１のおもて面の長辺１１ａに沿って、長辺１１ａ側であって、短辺１１ｄから配線板１２ｄまで延伸している。このような配線板１２ｂは、出力部分１２ｂ１と配線部分１２ｂ２と横接続部分１２ｂ３と縦接続部分１２ｂ４と、を含んでいる。このうち、出力部分１２ｂ１と配線部分１２ｂ２と縦接続部分１２ｂ４とは、実施の形態の場合と同様である。
横接続部分１２ｂ３は、平面視で矩形状を成し、配線部分１２ｂ２に一体的に形成されている。横接続部分１２ｂ３の±Ｘ方向の幅は、配線部分１２ｂ２の同方向の幅よりも広い。このため、横接続部分１２ｂ３は、配線部分１２ｂ２に短辺１１ｄ側が接続されて、長辺１１ａから配線板１２ａのチップ接合部分１２ａ２まで延伸している。また、横接続部分１２ｂ３の－Ｙ方向（短辺１１ｄ）側は配線部分１２ｂ２と縦接続部分１２ｂ４とに接続されている。横接続部分１２ｂ３の＋Ｙ方向（短辺１１ｂ）側は、配線板１２ｄまで延伸している。
半導体ユニット２は、配線板１２ａ，１２ｂがこのような形状でも、縦接続部分１２ｂ４，１２ｃ４は、出力部分１２ｂ１，１２ｃ１側の端部から長辺１１ａ，１１ｃに沿ってスリット１２ｂ５，１２ｃ５が形成されている。これにより、端子接合領域１２ａ６から最も近い位置に配置された半導体チップ３０ａ，３０ｄから出力された電流は配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでに、縦接続部分１２ｂ４，１２ｃ４及び横接続部分１２ｂ３，１２ｃ３を経由する。すなわち、半導体チップ３０ａ，３０ｄから出力された電流の配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでの電流経路が長くなる。このため、この電流経路と、端子接合領域１２ａ６から最も遠い位置に配置された半導体チップ３０ｃ，３０ｆから出力された電流の配線板１２ｂ，１２ｃの出力部分１２ｂ１，１２ｃ１に到達するまでの電流経路との差が小さくなる。したがって、並列接続された半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆにおける端子接合領域１２ａ６からの配置距離に応じた電流アンバランスを抑制することができる。この結果、電流経路ごとの損失の不均等を抑制し、半導体装置１の長寿命化を図り、半導体装置１の信頼性の向上を図る。
このような変形例２の半導体ユニット２に含まれる絶縁回路基板１０の配線板１２ａ～１２ｄの形状及び配置もまた、図１１に示す中心線Ｃに対して線対称を成している。さらに、配線板１２ａに配置されている半導体チップ３０ａ～３０ｃ，３０ｄ～３０ｆもまた図１１に示す中心線Ｃに対して線対称を成すように配置されている。
１ 半導体装置
２，２ａ，２ｂ，３，３ａ，３ｂ 半導体ユニット
４ 筐体
５ 外枠
５ａ，５ｃ 長側辺
５ｂ，５ｄ 短側辺
５ｅ～５ｈ 角部
５ｉ～５ｌ ユニット収納領域
６ａ，６ｂ 制御端子
７ａ，７ｂ 接続ワイヤ
８ａ，８ｂ，８ｃ 外部接続端子
９ 封止部材
１０ 絶縁回路基板
１１ 絶縁板
１１ａ，１１ｃ 長辺
１１ｂ，１１ｄ 短辺
１１ｅ～１１ｈ 角部
１２ａ 配線板（第１入力配線板）
１２ａ１ 入力部分
１２ａ２ チップ接合部分
１２ａ３，１２ａ４ 突出部分
１２ａ６ 端子接合領域
１２ｂ，１２ｃ 配線板（第１出力配線板）
１２ｂ１，１２ｃ１ 出力部分
１２ｂ２，１２ｃ２ 配線部分
１２ｂ３，１２ｃ３ 横接続部分
１２ｂ４，１２ｃ４ 縦接続部分
１２ｂ５，１２ｃ５ スリット
１２ｂ６，１２ｃ６ 端子接合領域
１２ｂ７，１２ｃ７ 第１出力領域
１２ｄ 配線板（第１制御配線板）
１３ 金属板
１４ａ 制御ワイヤ
１４ｂ 主電流ワイヤ
１５ 放熱ベース板
１６ 接合部材
２０ 絶縁回路基板
２１ 絶縁板
２１ａ，２１ｃ 長辺
２１ｂ，２１ｄ 短辺
２１ｅ～２１ｈ 角部
２２ａ 配線板（第２出力配線板）
２２ａ１ 出力部分
２２ａ２ 配線部分
２２ａ３ 横接続部分
２２ａ４，２２ａ５ 縦接続部分
２２ａ６，２２ａ７ スリット
２２ａ８ 端子接合領域
２２ｂ 配線板（第２入力配線板）
２２ｂ１ チップ接合領域
２２ｂ９，２２ｂ１０ 第２入力領域
２２ｄ 配線板（第２制御配線板）
２３ 金属板
２４ａ 制御ワイヤ
２４ｂ 主電流ワイヤ
２６ 接合部材
３０ａ～３０ｆ 半導体チップ
３１ 制御電極
３２ 出力電極（主電極）
３３ 入力電極（主電極）
４０ａ～４０ｆ 半導体チップ
４１ 制御電極
４２ 出力電極（主電極）
４３ 入力電極（主電極）

Claims (24)

  1. 入力電極を裏面に、出力電極をおもて面にそれぞれ含む、複数の第１半導体チップと、
    矩形状で第１辺、第２辺、第３辺、第４辺をこの順に備え、前記第１辺と平行に延伸する第１入力配線板と、前記第１入力配線板の前記第１辺側または前記第３辺側の少なくともいずれかに配置されて前記第１辺と平行に延伸する第１出力配線板と、を含む第１絶縁回路基板と、を備え、
    前記第１入力配線板は、入力端子に電気的に接続され、前記第４辺側に配置された第１入力領域と、前記第２辺側に配置されて前記複数の第１半導体チップが接合される第１チップ接合領域と、を備え、
    前記第１出力配線板は、前記第４辺側に出力端子に電気的に接続される第１出力領域を備え、前記第２辺側に前記複数の第１半導体チップの前記出力電極と電気的に接続される第１接続配線領域を備え、
    前記第１接続配線領域は、前記第１出力領域側の端部から前記第１辺に沿って第１スリットが形成されている、
    半導体装置。
  2. 前記第１出力配線板は、前記第１辺または前記第３辺に沿って、前記第２辺に向かい、前記複数の第１半導体チップに対応する位置まで延伸している、
    請求項１に記載の半導体装置。
  3. 前記第１スリットは、前記第１辺または前記第３辺に沿って、前記複数の第１半導体チップのうち、少なくとも前記第１入力領域側の第１半導体チップに対応する位置よりも、前記第２辺側に延伸している、
    請求項２に記載の半導体装置。
  4. 前記第１出力配線板は、前記第１入力配線板の前記第１辺側及び前記第３辺側にそれぞれ配置されている、
    請求項３に記載の半導体装置。
  5. 前記第２辺及び前記第４辺のそれぞれの中心を通り前記第１辺に平行な中心線に対して前記第１入力配線板及び前記第１出力配線板は線対称を成している、
    請求項４に記載の半導体装置。
  6. 前記第１出力配線板の前記第１辺の平行方向に対する直交方向において、前記第１スリットを挟んで、前記第１入力配線板側の接続配線幅は、前記第１入力配線板の反対側の出力幅よりも狭い、
    請求項５に記載の半導体装置。
  7. 前記第１出力配線板が前記第４辺から前記第２辺に延伸するに連れて、前記第１出力配線板の前記接続配線幅は広がっている、
    請求項６に記載の半導体装置。
  8. 前記第１入力配線板は、前記第１辺側及び前記第３辺側の端部の前記第２辺側からそれぞれ前記第１辺側及び前記第３辺側に突出する、前記複数の第１半導体チップが配置される突出領域をさらに含み、
    前記第１出力配線板は、前記第１入力配線板の前記突出領域まで延伸している、
    請求項７に記載の半導体装置。
  9. 前記複数の第１半導体チップはおもて面の側部に制御電極をさらに含み、
    前記複数の第１半導体チップは、前記制御電極が前記第１出力配線板の反対側を向いて、前記第１入力配線板に配置されている、
    請求項１に記載の半導体装置。
  10. 前記第１入力配線板の前記第２辺側に隣接する第１制御配線板をさらに設け、
    前記複数の第１半導体チップが、前記第４辺から前記第２辺に向かって直線状を成すように前記第１入力配線板の前記第１出力配線板側に配置され、
    前記第１制御配線板と前記制御電極とが第１制御配線部材により接続されている、
    請求項９に記載の半導体装置。
  11. 第１アーム部と前記第１アーム部に隣接して設けられた第２アーム部とを含み、
    前記第１アーム部は、
    前記複数の第１半導体チップと前記第１絶縁回路基板とを含み、
    前記第２アーム部は、
    入力電極を裏面に、出力電極をおもて面にそれぞれ含む、複数の第２半導体チップと、
    矩形状で第５辺、第６辺、第７辺、第８辺をこの順に備え、前記第５辺と平行に延伸する第２出力配線板と、前記第２出力配線板の前記第５辺側及び前記第８辺側に配置されて前記第５辺と平行に延伸する第２入力配線板と、を含む第２絶縁回路基板と、を備え、
    前記第２入力配線板は、前記第６辺側に前記第１出力領域に電気的に接続される第２入力領域と、前記第２出力配線板側に配置されて前記複数の第２半導体チップが接合される第２チップ接合領域と、を備え、
    前記第２出力配線板は、前記第６辺側に出力端子に電気的に接続される第２出力領域を備え、前記第２入力配線板側に前記複数の第２半導体チップの前記出力電極と電気的に接続される第２接続配線領域を備え、
    前記第２接続配線領域は、前記第２出力領域側の端部から前記第５辺に沿って第２スリットが形成されている、
    請求項２に記載の半導体装置。
  12. 前記第２アーム部は、前記第６辺が前記第１アーム部の前記第４辺に対向して前記第１アーム部に隣接し、
    前記第１入力領域と前記第１出力領域と前記第２出力領域とが前記第８辺と前記第２辺との境界線側に位置している、
    請求項１１に記載の半導体装置。
  13. 前記第１出力配線板の前記第１出力領域と前記第２入力配線板の前記第２入力領域とは対向配置している、
    請求項１２に記載の半導体装置。
  14. 前記第１出力領域と前記第２入力領域とは配線部材により直接接続されている、
    請求項１３に記載の半導体装置。
  15. 前記第１入力配線板の前記第１入力領域と前記第２出力配線板の前記第２出力領域とは対向配置されている、
    請求項１３に記載の半導体装置。
  16. 前記第２出力配線板は、前記第５辺に沿って、前記第８辺に向かって、前記複数の第２半導体チップに対応する位置まで延伸している、
    請求項１５に記載の半導体装置。
  17. 前記第２スリットは、前記第５辺に沿って、前記複数の第２半導体チップのうち、少なくとも前記第２入力領域側の第２半導体チップに対応する位置よりも、前記第８辺側に延伸している、
    請求項１６に記載の半導体装置。
  18. 前記第２入力配線板は、前記第２出力配線板の前記第５辺側と前記第８辺側と前記第７辺側とを取り囲む、平面視でＵ字状を成して配置されている、
    請求項１７に記載の半導体装置。
  19. 前記複数の第２半導体チップは、前記第２入力配線板の前記第５辺及び前記第７辺に隣接する部分に配置されている、
    請求項１８に記載の半導体装置。
  20. 前記第２アーム部において、
    前記第６辺及び前記第８辺のそれぞれの中心を通り前記第５辺に平行な中心線に対して前記第２入力配線板と前記第２出力配線板とは線対称を成している、
    請求項１９に記載の半導体装置。
  21. 前記第２出力配線板の前記第５辺の平行方向に対する直交方向において、前記第２スリットを挟んで、前記第２入力配線板側の接続配線幅は、前記第２入力配線板の反対側の出力幅よりも狭い、
    請求項２０に記載の半導体装置。
  22. 前記第２出力配線板が前記第６辺から前記第８辺に延伸するに連れて、前記第２出力配線板の前記接続配線幅は狭まっている、
    請求項２１に記載の半導体装置。
  23. 前記複数の第２半導体チップはおもて面の側部に制御電極をさらに含み、
    前記複数の第２半導体チップは、前記制御電極が前記第２出力配線板の反対側を向いて、前記第２入力配線板に配置されている、
    請求項２０に記載の半導体装置。
  24. 前記第２入力配線板の前記第８辺側に隣接する第２制御配線板をさらに設け、
    前記複数の第２半導体チップが、前記第８辺から前記第６辺に向かって直線状を成すように前記第２入力配線板の前記第２出力配線板側に配置され、
    前記第２制御配線板と前記制御電極とが第２制御配線部材により接続されている、
    請求項２３に記載の半導体装置。
JP2022071801A 2022-04-25 2022-04-25 半導体装置 Pending JP2023161417A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022071801A JP2023161417A (ja) 2022-04-25 2022-04-25 半導体装置
CN202310259408.XA CN116960095A (zh) 2022-04-25 2023-03-10 半导体装置
US18/182,833 US20230345637A1 (en) 2022-04-25 2023-03-13 Semiconductor device
DE102023106586.6A DE102023106586A1 (de) 2022-04-25 2023-03-16 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022071801A JP2023161417A (ja) 2022-04-25 2022-04-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2023161417A true JP2023161417A (ja) 2023-11-07

Family

ID=88238425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022071801A Pending JP2023161417A (ja) 2022-04-25 2022-04-25 半導体装置

Country Status (4)

Country Link
US (1) US20230345637A1 (ja)
JP (1) JP2023161417A (ja)
CN (1) CN116960095A (ja)
DE (1) DE102023106586A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002858B2 (en) 2014-07-15 2018-06-19 Hitachi, Ltd. Power transistor module

Also Published As

Publication number Publication date
US20230345637A1 (en) 2023-10-26
CN116960095A (zh) 2023-10-27
DE102023106586A1 (de) 2023-10-26

Similar Documents

Publication Publication Date Title
JP5644440B2 (ja) パワー半導体モジュール
JP7447979B2 (ja) 半導体装置
JP7150461B2 (ja) 半導体装置
KR101614669B1 (ko) 전력용 반도체 장치
JP2023010801A (ja) 半導体装置
CN113228265A (zh) 半导体组件的电路构造
JP2023161417A (ja) 半導体装置
JP7413720B2 (ja) 半導体モジュール
JP7347676B2 (ja) 半導体装置
JP7448038B2 (ja) 半導体ユニット及び半導体装置
CN113056813A (zh) 半导体装置
JP2020155623A (ja) 半導体装置
JP7491043B2 (ja) 半導体モジュール
WO2022219934A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
JP6741135B1 (ja) 半導体モジュール及び半導体モジュールの製造方法
US20240105578A1 (en) Semiconductor device
WO2024048077A1 (ja) 半導体装置
WO2023017707A1 (ja) 半導体装置
WO2021215294A1 (ja) 半導体装置
JP2023012992A (ja) 半導体装置
JP2023128114A (ja) 半導体装置
JP2023161091A (ja) 半導体装置
CN114902407A (zh) 半导体模块
CN117581361A (zh) 功率模块