JP7448038B2 - 半導体ユニット及び半導体装置 - Google Patents

半導体ユニット及び半導体装置 Download PDF

Info

Publication number
JP7448038B2
JP7448038B2 JP2022571927A JP2022571927A JP7448038B2 JP 7448038 B2 JP7448038 B2 JP 7448038B2 JP 2022571927 A JP2022571927 A JP 2022571927A JP 2022571927 A JP2022571927 A JP 2022571927A JP 7448038 B2 JP7448038 B2 JP 7448038B2
Authority
JP
Japan
Prior art keywords
circuit pattern
semiconductor
main current
semiconductor unit
current direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022571927A
Other languages
English (en)
Other versions
JPWO2022137811A1 (ja
JPWO2022137811A5 (ja
Inventor
太一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2022137811A1 publication Critical patent/JPWO2022137811A1/ja
Publication of JPWO2022137811A5 publication Critical patent/JPWO2022137811A5/ja
Priority to JP2024028773A priority Critical patent/JP2024051117A/ja
Application granted granted Critical
Publication of JP7448038B2 publication Critical patent/JP7448038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、半導体ユニット及び半導体装置に関する。
半導体装置は、パワーデバイスを含む。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を具備する半導体チップである。このような半導体装置は、上記の半導体チップが配置されたセラミックス回路基板を備える。セラミックス回路基板は、セラミックス板とセラミックス板のおもて面に形成された複数の回路パターンとを含む。１つのセラミックス回路基板で上アームと下アームとにそれぞれ対応するように回路パターンが形成されている。半導体チップは、複数の回路パターン上に適宜搭載される。半導体チップの制御電極と半導体チップの主電極とセラミックス回路基板の回路パターンとの間で適宜ボンディングワイヤにより電気的に接続される。これにより半導体装置は、所望の機能を実現する（例えば、特許文献１参照）。
国際公開第２０１６／０８４６２２号
上記の半導体装置は、セラミックス板上に、上アーム及び下アームにそれぞれ対応する回路パターンを、それらの間を所定距離空けて形成する必要がある。これにより、上アーム及び下アームにそれぞれ対応する回路パターン間における短絡を防止することができる。しかしながら、回路パターン間に所定距離を空ける必要があるために、セラミックス板の回路パターンの搭載面積が狭くなり、セラミックス板の小型化が難しい。このため、半導体装置の小型化を図ることが難しくなってしまう。
本発明は、このような点に鑑みてなされたものであり、短絡を防止でき、セラミックス板の拡大化を抑制することができる半導体ユニット及び当該半導体ユニットを含む半導体装置を提供することを目的とする。
本発明の一観点によれば、おもて面に出力電極と制御電極が設けられ、裏面に入力電極が設けられた半導体チップと、平面視で、対向する第１辺及び第２辺と前記第１辺及び前記第２辺に直交して対向する第３辺及び第４辺とで囲まれた矩形状を成す絶縁板と、前記絶縁板のおもて面に形成された出力回路パターンと、前記絶縁板のおもて面に形成され前記半導体チップの裏面が接合される入力回路パターンとを含む絶縁回路基板と、を有し、前記出力回路パターン及び前記入力回路パターンは、前記第３辺から前記第４辺に渡ってそれぞれ形成され、さらに、前記第１辺から前記第２辺に向かう主電流方向に前記入力回路パターン、前記出力回路パターンの順に並んで形成されている、半導体ユニットが提供される。
また、本発明の一観点によれば、第１アーム部を構成する前記半導体ユニットと第２アーム部を構成する前記半導体ユニットとを含み、前記第１アーム部を構成する前記半導体ユニットの前記主電流方向と前記第２アーム部を構成する前記半導体ユニットの前記主電流方向とが、反対方向を向いた状態で備えられている半導体ユニットを含む半導体装置が提供される。
開示の技術によれば、短絡を防止でき、セラミックス板の拡大化を抑制して、半導体ユニット並びに半導体装置の小型化を図ることができる。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。 第１の実施の形態の半導体装置に含まれる半導体ユニットの断面図である。 第１の実施の形態の半導体装置に含まれる半導体ユニットの別の平面図である。 第１の実施の形態の半導体装置の平面図（その１）である。 第１の実施の形態の半導体装置の平面図（その２）である。 第１の実施の形態の半導体装置の等価回路を示す図である。 参考例の半導体ユニットの平面図である。 第１の実施の形態の変形例１の半導体装置の平面図である。 第１の実施の形態の変形例２の半導体装置の平面図である。 第１の実施の形態の変形例３の半導体装置の平面図（その１）である。 第１の実施の形態の変形例３の半導体装置の平面図（その２）である。 第１の実施の形態の変形例４の半導体装置の平面図（その１）である。 第１の実施の形態の変形例４の半導体装置の平面図（その２）である。 第１の実施の形態の変形例５の半導体装置の平面図（その１）である。 第１の実施の形態の変形例５の半導体装置の平面図（その２）である。 第２の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。 第３の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体ユニット１０において、紙面手前（＋Ｚ方向）を向いた面を表す。同様に、「上」とは、図１の半導体ユニット１０において、紙面手前（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図１の半導体ユニット１０において、紙面奥側（－Ｚ方向）を向いた面を表す（図１では当該裏面の記載は省略）。同様に、「下」とは、図１の半導体ユニット１０において、紙面奥（－Ｚ方向）の方向を表す。「側面」とは、半導体ユニット１０において、「おもて面」または「上面」と「裏面」または「下面」とを繋ぐ面を表す。例えば、「側面」とは、図１の半導体ユニット１０において、紙面の上下（±Ｘ方向）並びに左右（±Ｙ方向）に向いた面を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
［第１の実施の形態］
以下、図面を参照して、第１の実施の形態の半導体装置について、図１～図３を用いて説明する。図１は、第１の実施の形態の半導体装置に含まれる半導体ユニットの平面図であり、図２は、第１の実施の形態の半導体装置に含まれる半導体ユニットの断面図である。また、図３は、第１の実施の形態の半導体装置に含まれる半導体ユニットの別の平面図である。なお、図２は、図１の一点鎖線Ｘ－Ｘにおける断面図である。
半導体装置は後述するように図１及び図２に示される半導体ユニット１０を２つ備える。半導体ユニット１０は、セラミックス回路基板２０（絶縁回路基板）とセラミックス回路基板２０のおもて面に設けられた半導体チップ３０とを有している。
半導体チップ３０は、シリコンまたは炭化シリコンを主成分として構成されている。このような半導体チップ３０は、ＲＣ（Reverse Conducting）－ＩＧＢＴのスイッチング素子を含んでいる。ＲＣ－ＩＧＢＴは、ＩＧＢＴとＦＷＤ（Free Wheeling Diode）が１チップ内に逆並列に接続されて構成されている。半導体チップ３０は、おもて面に制御電極３１（ゲート電極）と出力電極３２（ＩＧＢＴ部のエミッタ電極及びＦＷＤ部のカソード電極）とを備えている。半導体チップ３０は、平面視で矩形状を成している。制御電極３１は、半導体チップ３０のおもて面の一の辺の中心部に設けられている。出力電極３２は、半導体チップ３０のおもて面の制御電極３１を除いた範囲に設けられている。また、半導体チップ３０の裏面に図示を省略する入力電極（ＩＧＢＴ部のコレクタ電極及びＦＷＤ部のアノード電極）を備えている。なお、半導体ユニット１０では、４つの半導体チップ３０がそれぞれの制御電極３１が内側を向いて対向した状態で回路パターン２３ａに裏面側が配置されている場合を示している。半導体チップ３０の個数並びに配置位置はこの場合に限らない。
セラミックス回路基板２０は、平面視で矩形状である。セラミックス回路基板２０は、セラミックス板２１とセラミックス板２１の裏面に形成された金属板２２とを有している。さらに、セラミックス回路基板２０は、セラミックス板２１のおもて面に形成された回路パターン２３ａ～２３ｆを有している。セラミックス板２１及び金属板２２は、平面視で矩形状である。また、セラミックス板２１及び金属板２２は、角部がＲ面取り、Ｃ面取りされていてもよい。金属板２２のサイズは、平面視で、セラミックス板２１のサイズより小さく、セラミックス板２１の内側に形成されている。
セラミックス板２１は、平面視で、（±Ｘ方向に）対向する第１，第２辺２１ａ，２１ｂと第１，第２辺２１ａ，２１ｂに直交して（±Ｙ方向に）対向する第３，第４辺２１ｃ，２１ｄとで囲まれた矩形状を成す。セラミックス板２１は、平面視で、第１，第２辺２１ａ，２１ｂを長辺、第３，第４辺２１ｃ，２１ｄを短辺とする長方形であってもよい。なお、セラミックス板２１において、後述する入力端子領域２３ａ２側の第１辺２１ａから後述する出力端子領域２３ｂ２側の第２辺２１ｂへの方向（＋Ｘ方向）を主電流方向Ｄ１とする。また、セラミックス板２１は、熱伝導性のよいセラミックスを主成分として構成されている。セラミックス板２１を構成するセラミックスは、例えば、酸化アルミニウムと当該酸化アルミニウムに添加された酸化ジルコニウムとを主成分とする複合材料、または、窒化珪素を主成分とする材料により構成されている。また、セラミックス板２１の厚さは、０．２ｍｍ以上、２．５ｍｍ以下である。
金属板２２は、熱伝導性に優れた金属を主成分として構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、金属板２２の厚さは、０．１ｍｍ以上、５．０ｍｍ以下である。金属板２２の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。
回路パターン２３ａ～２３ｆは、導電性に優れた金属を主成分として構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金が挙げられる。また、回路パターン２３ａ～２３ｆの厚さは、０．１ｍｍ以上、５．０ｍｍ以下である。回路パターン２３ａ～２３ｆの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。回路パターン２３ａ～２３ｆは、セラミックス板２１のおもて面に形成した金属層に対してエッチング等の処理を行って得られる。または、あらかじめ金属層から切り出した回路パターン２３ａ～２３ｆをセラミックス板２１のおもて面に圧着させてもよい。なお、図１及び図２に示す回路パターン２３ａ～２３ｆは一例である。回路パターン２３ａ～２３ｆの詳細については以下で説明する。回路パターン２３ａ～２３ｆもまた、耐食性を向上させるために、めっき処理により表面にめっき材を形成してもよい。このめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。
このような構成を有するセラミックス回路基板２０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いてよい。セラミックス回路基板２０は、半導体チップ３０で発生した熱を回路パターン２３ａ、セラミックス板２１及び金属板２２を介して、外側に伝導させることができる。
ここで、回路パターン２３ａ～２３ｆのそれぞれの詳細について説明する。回路パターン２３ａ（入力回路パターン）は、半導体チップ３０の裏面に形成された入力電極とはんだを介して機械的、かつ、電気的に接続される。回路パターン２３ａは、略矩形状を成しており、図１中下側に窪み部２３ａ１を含んでいる。この窪み部２３ａ１には、後述する回路パターン２３ｃのコンタクト領域２３ｃ１が入り込む。回路パターン２３ａは、さらに、窪み部２３ａ１を挟み、回路パターン２３ｃ側に２つの入力端子領域２３ａ２を含む。
回路パターン２３ａは、主電流方向Ｄ１に直交する中心線（一点鎖線Ｘ－Ｘ）を含む領域に設けられている。そして、半導体チップ３０は、中心線（一点鎖線Ｘ－Ｘ）を含む領域に配置されている。図１では、４つの半導体チップ３０が中心線（一点鎖線Ｘ－Ｘ）を中心として上下（±Ｘ方向）に２つずつ配置されている。また、セラミックス板２１の第３辺２１ｃと第４辺２１ｄとの中心線（一点鎖線Ｙ－Ｙ）を中心として線対称に２つずつ配置されている。それぞれの半導体チップ３０の制御電極３１は、中心線（一点鎖線Ｙ－Ｙ）側に配置されており、中心線（一点鎖線Ｙ－Ｙ）を中心として対向して配置されている。
回路パターン２３ｂ（出力回路パターン）は、半導体チップ３０の出力電極３２と、主電流方向Ｄ１に配線される主電流ワイヤ４１により機械的、かつ、電気的に接続される。回路パターン２３ｂは、回路パターン２３ｆ側に２つの出力端子領域２３ｂ２が含まれている。
このような回路パターン２３ａ，２３ｂは、セラミックス板２１の第３辺２１ｃから第４辺２１ｄに渡ってそれぞれ形成されている。さらに、主電流方向Ｄ１に回路パターン２３ａ，２３ｂの順に並んで形成されている。すなわち、回路パターン２３ａ，２３ｂは、±Ｘ方向に隣接して形成され、その間に他の回路パターンが形成されていない。また、回路パターン２３ａ，２３ｂの（－Ｙ方向側の）端部は、セラミックス板２１の第３辺２１ｃに隣接して形成され、その間に他の回路パターンが形成されていない。回路パターン２３ａ，２３ｂの（＋Ｙ方向側の）端部は、セラミックス板２１の第４辺２１ｄに隣接して対向して形成され、その間に他の回路パターンが形成されていない。このため、セラミックス回路基板２０において、入力端子領域２３ａ２へ入力した主電流は、主電流方向Ｄ１に流れて、出力端子領域２３ｂ２から出力する。
なお、回路パターン２３ａ，２３ｂの間隔、回路パターン２３ａ，２３ｂの－Ｙ方向側の端部とセラミックス板２１の第３辺２１ｃとの間隔、及び、回路パターン２３ａ，２３ｂの＋Ｙ方向側の端部とセラミックス板２１の第４辺２１ｄとの間隔は、所定の絶縁距離に応じて形成されていてよい。例えば、所定の絶縁距離に応じて形成される間隔は、０．５ｍｍ以上、４．０ｍｍ以下であってよい。
さらに、例えば、回路パターン２３ｂ（出力回路パターン）は、±Ｙ方向側の端部すべてが、第３，第４辺２１ｃ，２１ｄに隣接して形成されていてよい。回路パターン２３ａ（入力回路パターン）は、半導体チップ３０が配置される領域において、その±Ｙ方向側の端部が第３，第４辺２１ｃ，２１ｄに隣接して形成されていてよい。一方で、入力端子領域２３ａ２が配置される領域においては、その±Ｙ方向側の端部と第３，第４辺２１ｃ，２１ｄとの間には、後述する制御回路やセンス回路等である回路パターン２３ｃ，２３ｄが形成されていてよい。
また、セラミックス回路基板２０において、第１辺２１ａ側に入力端子領域２３ａ２が配置され、第２辺２１ｂ側に出力端子領域２３ｂ２が配置される。つまり、主電流方向Ｄ１は、入力端子領域２３ａ２から出力端子領域２３ｂ２に向けた方向である。入力端子領域２３ａ２と出力端子領域２３ｂ２とは、セラミックス回路基板２０の主電流方向Ｄ１に直交する中心線（一点鎖線Ｘ－Ｘ）から等距離に設けられている。さらに、入力端子領域２３ａ２と出力端子領域２３ｂ２とは、第１，第２辺２１ａ，２１ｂからほぼ等距離に設けられている。
回路パターン２３ｃ（第１制御回路パターン）は、半導体チップ３０の制御電極３１と電気的に接続されている。回路パターン２３ｃは、回路パターン２３ａの外側（主電流方向Ｄ１の反対側）に隣接して形成されている。回路パターン２３ｃの（±Ｙ方向側の）端部は、回路パターン２３ａの入力端子領域２３ａ２が設けられている領域の幅に対応して形成されている。すなわち、回路パターン２３ｃの（±Ｙ方向側の）端部とセラミックス板２１の第３，第４辺２１ｃ，２１ｄとの間には隙間が空いている。また、回路パターン２３ｃは、セラミックス板２１の第３，第４辺２１ｃ，２１ｄの中間に対応する箇所にコンタクト領域２３ｃ１を含んでいる。このコンタクト領域２３ｃ１は、回路パターン２３ａの窪み部２３ａ１に入り込んでいる。回路パターン２３ｃ（コンタクト領域２３ｃ１）は、半導体チップ３０の内側を向いた制御電極３１と、主電流方向Ｄ１に配線された制御ワイヤ４２（制御配線部材）により機械的、かつ、電気的に接続されている。
回路パターン２３ｆ（第２制御回路パターン）は、半導体チップ３０の制御電極３１と、電気的に接続されていてよい。回路パターン２３ｆは、直線状を成して、回路パターン２３ｂの外側（主電流方向Ｄ１）に隣接して形成されている。回路パターン２３ｆの（±Ｙ方向側の）端部は、回路パターン２３ｂの（±Ｙ方向側の）端部に対応して形成されている。
また、このような回路パターン２３ｃ，２３ｆは、セラミックス回路基板２０の主電流方向Ｄ１に直交する中心線（一点鎖線Ｘ－Ｘ）に対して線対称の位置に形成されている。また、回路パターン２３ｃ，２３ｆは、セラミックス板２１の第１，第２辺２１ａ，２１ｂから等距離に形成されている。
回路パターン２３ｄ（第１センス回路パターン）は、半導体チップ３０の出力電極３２と電気的に接続されている。回路パターン２３ｄは、回路パターン２３ａに対して主電流方向Ｄ１の反対方向にて形成されている。回路パターン２３ｄは、回路パターン２３ｃの外側（－Ｘ方向側）に隣接して形成されている。すなわち、回路パターン２３ｄは、第１の実施の形態では、平面視でＵ字状を成している。具体的には、回路パターン２３ｄは、回路パターン２３ａの入力端子領域２３ａ２が設定されたそれぞれの領域と、回路パターン２３ｃの（±Ｙ方向側）のそれぞれの端部と、回路パターン２３ｃの主電流方向Ｄ１の反対側と、に沿って形成されている。回路パターン２３ｄは、半導体チップ３０の出力電極３２と、主電流方向Ｄ１に配線されたセンスワイヤ４６により機械的、かつ、電気的に接続されている。
回路パターン２３ｅ（第２センス回路パターン）は、半導体チップ３０の出力電極３２と電気的に接続されていてよい。回路パターン２３ｅは、直線状を成して、回路パターン２３ｆの外側（主電流方向Ｄ１）に隣接して形成されている。回路パターン２３ｅの（±Ｙ方向側の）端部は、回路パターン２３ｆの（±Ｙ方向側の）端部に対応して形成されている。
また、このような回路パターン２３ｄ，２３ｅは、セラミックス回路基板２０の主電流方向Ｄ１に直交する中心線（一点鎖線Ｘ－Ｘ）から等距離に形成されている。また、回路パターン２３ｄ，２３ｅは、セラミックス板２１の第１，第２辺２１ａ，２１ｂからそれぞれ等距離に形成されている。
主電流ワイヤ４１、制御ワイヤ４２、センスワイヤ４６は、導電性に優れた金属を主成分として構成されている。このような金属は、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの１種を含む合金が挙げられる。制御ワイヤ４２、センスワイヤ４６の径は、主電流ワイヤ４１より細くてよい。そうすることでボンディング面積を小さくし、細かい部分への配線が容易にできる。制御ワイヤ４２、センスワイヤ４６の径は、例えば、５０μｍ以上、４００μｍ以下であり、主電流ワイヤ４１の径は、３００μｍ以上、６００μｍ以下である。なお、後述する制御連結ワイヤ４４ａ，４４ｂ、センス連結ワイヤ４５ａ，４５ｂもまた、制御ワイヤ４２、センスワイヤ４６と同様の材質で構成されている。制御連結ワイヤ４４ａ，４４ｂ、センス連結ワイヤ４５ａ，４５ｂの径は、制御ワイヤ４２、センスワイヤ４６と同様であってよく、主電流ワイヤ４１より細くてよい。
制御ワイヤ４２及びセンスワイヤ４６は、図１の場合に限らず、図３に示されるように配線してもよい。制御ワイヤ４２は、回路パターン２３ｃのコンタクト領域２３ｃ１と半導体チップ３０の制御電極３１との間を主電流方向Ｄ１に平行に配線して接続している。センスワイヤ４６は、回路パターン２３ｂ，２３ｄとの間を主電流方向Ｄ１に平行であって、セラミックス板２１の第３，第４辺２１ｃ，２１ｄ側で配線して接続している。さらに、主電流ワイヤ４１は、制御ワイヤ４２とセンスワイヤ４６との間を主電流方向Ｄ１に平行に配線される。このように、主電流ワイヤ４１、制御ワイヤ４２、センスワイヤ４６はいずれも主電流方向Ｄ１に平行に配線されるため、容易にボンディングされる。
このように半導体チップ３０と回路パターン２３ａ，２３ｂ，２３ｃ，２３ｄとが主電流ワイヤ４１、制御ワイヤ４２、センスワイヤ４６により接続される。半導体ユニット１０は、このような接続によりアーム部が構成される。当該アーム部は、配置方向（主電流方向Ｄ１を配置する向き）に応じて、上アームまたは下アームとして機能する。これらの詳細については後述する。
次に、このような半導体ユニット１０を含む半導体装置について、図４～図６を用いて説明する。図４及び図５は、第１の実施の形態の半導体装置の平面図である。図６は、第１の実施の形態の半導体装置に含まれる等価回路を示す図である。なお、これらの図では、説明に必要な構成に符号を付している。符号を省略している構成は、図１及び図２を参照することができる。なお、半導体装置は、図３の半導体ユニットを適用してもよい。
半導体装置１は、２つの半導体ユニット１０ａ，１０ｂを含んでいる。半導体ユニット１０ａは、半導体ユニット１０を主電流方向Ｄ１に向けたものであって、上アームとして機能する。半導体ユニット１０ｂは、半導体ユニット１０の主電流方向Ｄ１を半導体ユニット１０ａの反対に向けたものであって、下アームとして機能する。したがって、半導体ユニット１０ａ，１０ｂは、それぞれ、半導体ユニット１０と同様の構成部品を備えており、配置方向のみが異なっている。
このような半導体装置１では、半導体ユニット１０ａの回路パターン２３ｂと半導体ユニット１０ｂの回路パターン２３ａとが主回路連結ワイヤ（不図示）により機械的、かつ、電気的に接続されていてよい。
また、半導体装置１では、半導体ユニット１０ａの回路パターン２３ｃと半導体ユニット１０ｂの回路パターン２３ｆとが制御連結ワイヤ４４ａにより機械的、かつ、電気的に接続されている。半導体ユニット１０ａの回路パターン２３ｆと半導体ユニット１０ｂの回路パターン２３ｃとが制御連結ワイヤ４４ｂにより機械的、かつ、電気的に接続されている。
また、半導体装置１では、半導体ユニット１０ａの回路パターン２３ｄと半導体ユニット１０ｂの回路パターン２３ｅとがセンス連結ワイヤ４５ａにより機械的、かつ、電気的に接続されている。半導体ユニット１０ａの回路パターン２３ｅと半導体ユニット１０ｂの回路パターン２３ｄとがセンス連結ワイヤ４５ｂにより機械的、かつ、電気的に接続されている。
さらに、半導体装置１は、バスバー５０ａ，５０ｂが設けられている。バスバー５０ａ，５０ｂは、導電性に優れた金属を主成分として構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金が挙げられる。バスバー５０ａ，５０ｂの表面に対しても、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。
また、バスバー５０ａは、脚部５１ａと配線部５２ａとを含んでいる。脚部５１ａは、半導体ユニット１０ａの回路パターン２３ａの入力端子領域２３ａ２に接合されている。脚部５１ａの接合は、例えば、はんだ接合、超音波接合により行われる。配線部５２ａは、脚部５１ａに機械的に接続されている。配線部５２ａと脚部５１ａとは一体的でも、例えば、溶接により接合されていてもよい。また、配線部５２ａは、主電流方向Ｄ１に対して直交して図５の±Ｙ方向に延伸している。なお、図５では、配線部５２ａの一部を示している。配線部５２ａは、半導体装置１の設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｂもまた、脚部５１ｂと配線部５２ｂとを含んでいる。脚部５１ｂは、半導体ユニット１０ｂの回路パターン２３ｂの出力端子領域２３ｂ２に接合されている。脚部５１ｂの接合もまた、例えば、はんだ接合、超音波接合により行われる。配線部５２ｂは、脚部５１ｂに機械的に接続されている。配線部５２ｂと脚部５１ｂともまた一体的でも、例えば、溶接により接合されていてもよい。また、配線部５２ｂは、主電流方向Ｄ１に対して直交して図５の±Ｙ方向に延伸している。なお、図５では、配線部５２ｂの一部を示している。配線部５２ｂは、半導体装置１の設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｃもまた、脚部５１ｃと配線部５２ｃとを含んでいる。脚部５１ｃは、半導体ユニット１０ａの回路パターン２３ｂの出力端子領域２３ｂ２と半導体ユニット１０ｂの回路パターン２３ａの入力端子領域２３ａ２とに接合されている。脚部５１ｃの接合もまた、例えば、はんだ接合、超音波接合により行われる。配線部５２ｃは、脚部５１ｃに機械的に接続されている。配線部５２ｃと脚部５１ｃともまた一体的でも、例えば、溶接により接合されていてもよい。また、配線部５２ｃは、主電流方向Ｄ１に対して直交して図５の±Ｙ方向に延伸している。なお、図５では、配線部５２ｃの一部を示している。配線部５２ｃは、半導体装置１の設計、仕様により必要な方向に延伸させることができる。
半導体装置１は、図６に示されるハーフブリッジ回路を構成し、上アームＡ及び下アームＢを含む。半導体装置１は、半導体ユニット１０ａ，１０ｂを接続することで、半導体ユニット１０ａは上アームＡ、半導体ユニット１０ｂは下アームＢとして機能させることができる。この場合の半導体装置１では、外部電源（図示を省略）の正極Ｐに接続される接続点Ｃ１が、半導体ユニット１０ａの入力端子領域２３ａ２に対応する。負荷（図示を省略）の端子Ｏに接続される接続点Ｅ１Ｃ２が、半導体ユニット１０ａの出力端子領域２３ｂ２及び半導体ユニット１０ｂの入力端子領域２３ａ２に対応する。外部電源の負極Ｎに接続される接続点Ｅ２が、半導体ユニット１０ｂの出力端子領域２３ｂ２に対応する。
接続点Ｃ１から、バスバー５０ａを介して半導体装置１の外部に配線され、外部電源の高電位端子（Ｐ）と接続される。接続点Ｅ２から、バスバー５０ｂを介して半導体装置１の外部に配線され、外部電源の低電位端子（Ｎ）と接続される。そして、接続点Ｅ１Ｃ２から、バスバー５０ｃを介して半導体装置１の外部に配線され、負荷の端子（Ｏ）と接続される。これにより、半導体ユニット１０は、インバータとして機能する。
なお、このように半導体ユニット１０ａ，１０ｂが接続された半導体装置１は、放熱基板上に、例えば、はんだまたは銀ろうを介して配置される。放熱基板は、平面視で矩形状の平板であってよい。放熱基板は、熱伝導性に優れた金属を主成分として構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。また、耐食性を向上させるために、ニッケルをめっき処理等により放熱基板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金がある。このような放熱基板には、半導体装置１を外部機器に取り付ける際に用いられる取り付け孔等が適宜形成されている。
また、このような半導体装置１の放熱基板の裏面に冷却ユニットをサーマルグリースを介して取り付けてもよい。サーマルグリースは、例えば、金属酸化物のフィラーが混入されたシリコーンである。この冷却ユニットもまた、熱伝導性に優れた材料を主成分として構成され、必要に応じて、表面にめっき処理を行ってもよい。冷却ユニットは、例えば、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置である。また、放熱基板は、このような冷却ユニットと一体的に構成されてもよい。
また、半導体装置１は、封止部材で封止されていてもよい。封止部材は、セラミックス回路基板２０のおもて面、半導体チップ３０及び主電流ワイヤ４１、制御ワイヤ４２、センスワイヤ４６等のワイヤを封止していてよい。また、放熱基板の裏面は、封止部材から表出していてよい。封止部材は、エポキシ樹脂等の熱硬化樹脂、またはシリコーンゲルである。さらに、フィラー等の充填材を含んでいてよい。
また、ケース（図示を省略）に収納してから封止部材で封止してもよい。ケースには、必要に応じて、配線部材を設けてもよい。配線部材は、例えば、リードフレームやバスバー５０ａ，５０ｂ，５０ｃである。この場合のケースは、リードフレームに含まれる制御端子、センス端子並びにバスバー５０ａ，５０ｂ，５０ｃに含まれる外部端子が表出される。なお、制御端子により制御信号が入力され、センス端子により測定信号が出力される。外部端子により外部に対して所定の電流が入出力される。このようなケースは、熱可塑性樹脂を主成分として構成されている。このような樹脂は、例えば、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂である。
次に、半導体ユニット１０に対する参考例の半導体ユニットについて、図７を用いて説明する。図７は、参考例の半導体ユニットの平面図である。なお、図７に示す半導体ユニット１００は、半導体ユニット１０と同じ構成には同じ符号を付しており、それらの説明は省略する。半導体ユニット１００では、セラミックス板２１と回路パターン２３０ａ～２３０ｇと半導体チップ１３０，１３１とを含んでいる。回路パターン２３０ａ～２３０ｇは、図７に示されるような形状、位置に形成されている。
なお、半導体チップ１３０，１３１は、スイッチング素子、ダイオード素子をそれぞれ含んでいる。スイッチング素子である半導体チップ１３０は、裏面に入力電極を、おもて面に、制御電極及び出力電極をそれぞれ備えている。ダイオード素子である半導体チップ１３１は、裏面に出力電極を、おもて面に入力電極をそれぞれ備えている。
回路パターン２３０ａは、図６における接続点Ｅ１Ｃ２を含むパターンを構成する。回路パターン２３０ａは、回路パターン２３０ｂに配置された半導体チップ１３１の入力電極と接続されたボンディングワイヤ１４０が接続される。また、回路パターン２３０ａは、半導体チップ１３０，１３１の裏面がはんだを介して接合されている。回路パターン２３０ａは、略矩形状を成しており、図７中上側にコンタクト領域２３０ａ１を含む部分が突出している。回路パターン２３０ａは、回路パターン２３０ｂと並んで配置される。
回路パターン２３０ｂは、図６における上アームＡの接続点Ｃ１を含むパターンを構成する。回路パターン２３０ｂは、半導体チップ１３０，１３１の裏面がはんだを介して接合されている。回路パターン２３０ｂは、図７中下側にコンタクト領域２３０ｂ１を含む部分が突出している。
回路パターン２３０ｃは、図６における下アームの接続点Ｅ２を含むパターンを構成する。回路パターン２３０ｃは、半導体チップ１３１の入力電極と接続されたボンディングワイヤ１４０が接続される。回路パターン２３０ｃは、セラミックス板２１の第２辺２１ｂ側にコンタクト領域２３０ｃ１が設けられている。
回路パターン２３０ｄは、上アームＡの制御パターンを構成する。回路パターン２３０ｄは、半導体チップ１３０の制御電極と制御ワイヤ４２により接続されている。回路パターン２３０ｄは、図７において、セラミックス板２１の第２辺２１ｂ側に形成されている。
回路パターン２３０ｇは、下アームＢの制御パターンを構成する。回路パターン２３０ｇは、回路パターン２３０ａの半導体チップ１３０の制御電極と制御ワイヤ４２により接続されている。回路パターン２３０ｇは、図７において、回路パターン２３０ｄと反対側のセラミックス板２１の第１辺２１ａ側に形成されている。
また、回路パターン２３０ｅ，２３０ｆは、センスパターンを構成する。回路パターン２３０ｆは、セラミックス板２１の第１辺２１ａ側に配置され、回路パターン２３０ｅは、回路パターン２３０ｆと反対側の第２辺２１ｂ側に配置されている。回路パターン２３０ｅ，２３０ｆは、センスワイヤ４６により半導体チップ１３０の出力電極と機械的、かつ、電気的に接続されている。
このような半導体ユニット１００では、上アームＡの回路パターン２３０ｂと下アームＢの回路パターン２３０ａとの間に隙間Ｇを空けておかなくてはならない。これにより、回路パターン２３０ｂと回路パターン２３０ａとの間における短絡を防止することができる。すなわち、半導体ユニット１００では、隙間Ｇを確保するために、セラミックス板２１の面積が大きくなってしまう。したがって、セラミックス板２１の小型化が難しく、半導体ユニット１００、ひいては、半導体ユニット１００を含む半導体装置の小型化も難しい。
一方、半導体ユニット１０は、半導体チップ３０とセラミックス回路基板２０とを有している。半導体チップ３０は、おもて面に出力電極３２と制御電極３１が設けられ、裏面に入力電極が設けられている。セラミックス回路基板２０は、セラミックス板２１と回路パターン２３ｂ及び回路パターン２３ａとを含んでいる。セラミックス板２１は、平面視で、対向する第１，第２辺２１ａ，２１ｂと第１，第２辺２１ａ，２１ｂに直交して対向する第３，第４辺２１ｃ，２１ｄとで囲まれた矩形状を成す。回路パターン２３ｂは、セラミックス板２１のおもて面に形成されている。回路パターン２３ａは、セラミックス板２１のおもて面に形成され、半導体チップ３０の裏面が接合される。さらに、回路パターン２３ｂ及び回路パターン２３ａは、第３辺２１ｃから第４辺２１ｄに渡ってそれぞれ形成され、さらに、第１辺２１ａから第２辺２１ｂに向かう主電流方向Ｄ１に並んで形成されている。
半導体ユニット１０を用いた２つの半導体ユニット１０ａ，１０ｂを主電流方向Ｄ１が反対向きになるように並べて配置し、配線で接続することで半導体装置１が得られる。このように、半導体装置１は、半導体ユニット１０の方向を変えるだけで容易に組み合わせて構成される。この場合以外でも、半導体ユニット１０の様々な組み合わせにより半導体装置１を構成することができる。
さらに、半導体装置１において、半導体ユニット１０ａ，１０ｂは異なるセラミックス回路基板２０であるため、半導体ユニット１０ａ，１０ｂ間の絶縁性が維持され、半導体ユニット１０ａ，１０ｂの短絡を抑制することができる。このため、セラミックス板２１の面積の拡大化を抑制でき、半導体ユニット１０（半導体ユニット１０ａ，１０ｂ）も大型化を抑制することができる。さらには、半導体ユニット１０の小型化を図ると共に、半導体装置１の小型化を図ることができる。
以下では、このような半導体ユニット１０の様々な組み合わせによる半導体装置の変形例について説明する。
［変形例１］
変形例１では、図４及び図５に示した半導体ユニット１０ａ，１０ｂをさらにもう一組接続させた場合について、図８を用いて説明する。図８は、第１の実施の形態の変形例１の半導体装置の平面図である。なお、図８の半導体装置１ａに含まれる半導体ユニット１０ａ，１０ｂは、図１～図５で説明したものと同様であるため、符号の図示並びに詳細な説明については省略する。また、半導体装置１ａの半導体ユニット１０ａ，１０ｂには、便宜的に、＋Ｙ方向に沿って、Ｙ１～Ｙ４を対応付けている。
半導体装置１ａは、図８に示されるように、２組の半導体ユニット１０ａ，１０ｂを含んでいる。すなわち、半導体装置１ａは、半導体装置１に含まれる半導体ユニット１０ａ，１０ｂ（Ｙ１，Ｙ２）に対してさらに、＋Ｙ方向に半導体ユニット１０ａ，１０ｂ（Ｙ３，Ｙ４）を接続させている。つまり、主電流方向Ｄ１が交互に繰り返されるように半導体ユニット１０が配置されている。なお、半導体ユニット１０ｂ，１０ａ（Ｙ２，Ｙ３）の間は、図４に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂにより機械的、かつ、電気的に接続されている。
また、半導体装置１ａは、半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ３）がバスバー５０ａにより、また、半導体ユニット１０ｂ，１０ｂ（Ｙ２，Ｙ４）がバスバー５０ｂにより接続されている。さらに、半導体ユニット１０ａ，１０ｂ，１０ａ，１０ｂ（Ｙ１，Ｙ２，Ｙ３，Ｙ４）がバスバー５０ｃにより接続されている。なお、バスバー５０ａ，５０ｂ，５０ｃの半導体ユニット１０ａ，１０ｂに対する接続は、図５の場合と同様である。
バスバー５０ａにおいて、脚部５１ａは、半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ３）の回路パターン２３ａの入力端子領域２３ａ２に接合されている。配線部５２ａは、脚部５１ａに機械的に接続されている。また、配線部５２ａは、主電流方向Ｄ１に対して直交して図８の±Ｙ方向に延伸している。なお、図８では、配線部５２ａの一部を示している。配線部５２ａは、半導体装置１ａの設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｂにおいてもまた、脚部５１ｂは、半導体ユニット１０ｂ，１０ｂ（Ｙ２，Ｙ４）の回路パターン２３ｂの出力端子領域２３ｂ２に接合されている。配線部５２ｂは、脚部５１ｂに機械的に接続されている。また、配線部５２ｂは、主電流方向Ｄ１に対して直交して図８の±Ｙ方向に延伸している。なお、図８では、配線部５２ｂの一部を示している。配線部５２ｂは、半導体装置１ａの設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｃにおいてもまた、脚部５１ｃは、半導体ユニット１０ａ（Ｙ１，Ｙ３）の回路パターン２３ｂの出力端子領域２３ｂ２と半導体ユニット１０ｂ（Ｙ２，Ｙ４）の回路パターン２３ａの入力端子領域２３ａ２とに接合されている。脚部５１ｃの接合もまた、例えば、はんだ接合、超音波接合により行われる。また、配線部５２ｃは、主電流方向Ｄ１に対して直交して図８の±Ｙ方向に延伸している。なお、図８では、配線部５２ｃの一部を示している。配線部５２ｃは、半導体装置１ａの設計、仕様により必要な方向に延伸させることができる。
なお、変形例１の半導体装置１ａは、２組の半導体ユニット１０ａ，１０ｂを接続した場合を示しているに過ぎない。必要に応じて、１組の半導体ユニット１０ａ，１０ｂを図８のＹ方向に沿って、複数接続してもよい。
［変形例２］
変形例２では、図４及び図５に示した半導体ユニット１０ａ，１０ｂの外側に半導体ユニット１０ａ，１０ｂをそれぞれ接続させた場合について、図９を用いて説明する。図９は、第１の実施の形態の変形例２の半導体装置の平面図である。なお、図９の半導体装置１ｂに含まれる半導体ユニット１０ａ，１０ｂは、図１～図５で説明したものと同様であるため、符号の図示並びに詳細な説明については省略する。また、半導体装置１ｂの半導体ユニット１０ａ，１０ｂには、便宜的に、＋Ｙ方向に沿って、Ｙ１～Ｙ４を対応付けている。
半導体装置１ｂは、図９に示されるように、図１～図５に示した半導体ユニット１０ａ，１０ｂ（Ｙ２，Ｙ３）に対して、さらに、－Ｙ方向側に半導体ユニット１０ａ（Ｙ１）を、＋Ｙ方向側に半導体ユニット１０ｂ（Ｙ４）を含んでいる。すなわち、半導体装置１ｂは、２つの半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）と２つの半導体ユニット１０ｂ，１０ｂ（Ｙ３，Ｙ４）とが一列に接続されている。なお、半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）の間は、それぞれの回路パターン２３ｃ，２３ｄ，２３ｅ，２３ｆをワイヤでそれぞれ機械的、かつ、電気的に接続されている。半導体ユニット１０ｂ，１０ｂ（Ｙ３，Ｙ４）の間も同様にワイヤにより機械的、かつ、電気的に接続されている。
また、半導体装置１ｂは、半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）がバスバー５０ａにより、また、半導体ユニット１０ｂ，１０ｂ（Ｙ３，Ｙ４）がバスバー５０ｂにより接続されている。さらに、半導体ユニット１０ａ，１０ａ，１０ｂ，１０ｂ（Ｙ１，Ｙ２，Ｙ３，Ｙ４）がバスバー５０ｃにより接続されている。
バスバー５０ａにおいて、脚部５１ａは、半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）の回路パターン２３ａの入力端子領域２３ａ２に接合されている。配線部５２ａは、脚部５１ａに機械的に接続されている。また、配線部５２ａは、主電流方向Ｄ１に対して直交して図９の±Ｙ方向に延伸している。なお、図９では、配線部５２ａの一部を示している。配線部５２ａは、半導体装置１ｂの設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｂにおいてもまた、脚部５１ｂは、半導体ユニット１０ｂ，１０ｂ（Ｙ３，Ｙ４）の回路パターン２３ｂの出力端子領域２３ｂ２に接合されている。配線部５２ｂは、脚部５１ｂに機械的に接続されている。また、配線部５２ｂは、主電流方向Ｄ１に対して直交して図９の±Ｙ方向に延伸している。なお、図９では、配線部５２ｂの一部を示している。配線部５２ｂは、半導体装置１ｂの設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｃにおいてもまた、脚部５１ｃは、半導体ユニット１０ａ（Ｙ１，Ｙ２）の回路パターン２３ｂの出力端子領域２３ｂ２と半導体ユニット１０ｂ（Ｙ３，Ｙ４）の回路パターン２３ａの入力端子領域２３ａ２とに接合されている。脚部５１ｃの接合もまた、例えば、はんだ接合、超音波接合により行われる。また、配線部５２ｃは、主電流方向Ｄ１に対して直交して図９の±Ｙ方向に延伸している。なお、図９では、配線部５２ｃの一部を示している。配線部５２ｃは、半導体装置１ｂの設計、仕様により必要な方向に延伸させることができる。
なお、変形例２の半導体装置１ｂは、１組の半導体ユニット１０ａ，１０ｂの図９の±Ｙ方向にそれぞれ半導体ユニット１０ａ，１０ｂを接続した場合を示しているに過ぎない。必要に応じて、１組の半導体ユニット１０ａ，１０ｂに対して－Ｙ方向に複数の半導体ユニット１０ａを、＋Ｙ方向に複数の半導体ユニット１０ｂをそれぞれ接続してもよい。
［変形例３］
変形例３では、図４及び図５に示した半導体ユニット１０ａ，１０ｂを縦方向（Ｘ方向）に配置させた場合について、図１０及び図１１を用いて説明する。図１０及び図１１は、第１の実施の形態の変形例３の半導体装置の平面図である。なお、図１０の半導体装置１ｃに含まれる半導体ユニット１０ａ，１０ｂは、図１～図５で説明したものと同様であるため、符号の図示並びに詳細な説明については省略する。また、図１１は、図１０の半導体装置１ｃをＹ方向に複数配列させた場合を示している。また、図１０の半導体装置１ｃの半導体ユニット１０ａ，１０ｂには、便宜的に、－Ｘ方向に沿って、Ｘ１，Ｘ２を対応付けている。また、図１１の半導体装置１ｄの半導体ユニット１０ａ，１０ｂには、便宜的に、－Ｘ方向及び＋Ｙに沿って、Ｘ１１，Ｘ１２，Ｘ２１，Ｘ２２を対応付けている。
半導体装置１ｃは、図１０に示されるように、１組の半導体ユニット１０ａ，１０ｂを含んでいる。すなわち、半導体装置１ｃは、主電流方向Ｄ１と平行に半導体ユニット１０ａ，１０ｂ（Ｘ１，Ｘ２）を一列に並べて配置して機械的、かつ、電気的に接続させている。半導体ユニット１０ａ（Ｘ１）と半導体ユニット１０ｂ（Ｘ２）の主電流方向Ｄ１は、同じ向き（＋Ｘ方向）である。
半導体ユニット１０ａ，１０ｂ（Ｘ１，Ｘ２）の間は、図４に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂにより機械的、かつ、電気的に接続することができる。また、半導体装置１ｃは、半導体ユニット１０ａ，１０ｂに適宜バスバー５０ａ，５０ｂ，５０ｃをそれぞれ接続することができる（例えば、図１１を参照）。
半導体装置１ｃでは、半導体ユニット１０ａ，１０ｂにおいて、センス連結用の回路パターン２３ｅ及びゲート連結用の回路パターン２３ｆがなくてもよい。この場合、制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂも不要である。こうすることで、さらに基板面積を縮小でき、小型な半導体装置１ｃとすることができる。
半導体装置１ｃは、例えば、半導体ユニット１０ａの入力端子領域２３ａ２を図６の接続点Ｃ１に対応させる。半導体ユニット１０ａの出力端子領域２３ｂ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ｂの入力端子領域２３ａ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ｂの出力端子領域２３ｂ２を図６の接続点Ｅ２に対応させる。これにより、半導体装置１ｃに、ハーフブリッジ回路を形成することができる。また、例えば、半導体ユニット１０ｂの入力端子領域２３ａ２を図６の接続点Ｃ１に対応させる。半導体ユニット１０ｂの出力端子領域２３ｂ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ａの入力端子領域２３ａ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ａの出力端子領域２３ｂ２を図６の接続点Ｅ２に対応させる。これにより、ハーフブリッジ回路を形成することができる。
また、例えば、半導体ユニット１０ａ，１０ｂの入力端子領域２３ａ２を図６の接続点Ｃ１に対応させる。半導体ユニット１０ａ，１０ｂの出力端子領域２３ｂ２を図６の接続点Ｅ１Ｃ２に対応させる。これにより、並列された上アームＡを形成することができる。また、例えば、半導体ユニット１０ａ，１０ｂの入力端子領域２３ａ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ａ，１０ｂの出力端子領域２３ｂ２を図６の接続点Ｅ２に対応させる。これにより、並列された下アームＢを形成することができる。
なお、半導体装置１ｃは、１組の半導体ユニット１０ａ，１０ｂを縦方向に接続した場合を示しているに過ぎない。必要に応じて、１組の半導体ユニット１０ａ，１０ｂを図１０のＹ方向に沿って、複数接続してもよい。
例えば、図１１に示される半導体装置１ｄは、半導体装置１ｃに対してさらに半導体装置１ｃをもう１組設けた場合である。半導体装置１ｄは、図１０に示した１組の半導体ユニット１０ａ，１０ｂの＋Ｙ方向に、さらにもう１組の半導体ユニット１０ａ，１０ｂを配置させている。すなわち、半導体装置１ｄは、一列目で縦方向に、半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）を配置して、２列目で縦方向に、半導体ユニット１０ａ，１０ｂ（Ｘ２１，Ｘ２２）を配置している。すなわち、半導体装置１ｄは、半導体ユニット１０ａが主電流方向Ｄ１に対する直交方向（＋Ｙ方向）に複数配置され、半導体ユニット１０ｂが主電流方向Ｄ１に対する直交方向（＋Ｙ方向）に、半導体ユニット１０ａにそれぞれ対向して配列されている。なお、半導体装置１ｄでは、半導体ユニット１０ａ，１０ｂ（Ｘ２１，Ｘ２２）の間は、図１０に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ｂ及びセンス連結ワイヤ４５ｂにより機械的、かつ、電気的に接続されている。また、半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）の間は、図１０に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ａ及びセンス連結ワイヤ４５ａにより機械的、かつ、電気的に接続することができる。さらに、半導体ユニット１０ａ，１０ａ（Ｘ１１，Ｘ２１）の回路パターン２３ｅ，２３ｆ同士はワイヤでそれぞれ機械的、かつ、電気的に接続されている。半導体ユニット１０ｂ，１０ｂ（Ｘ１２，Ｘ２２）の回路パターン２３ｃ，２３ｄ同士はワイヤでそれぞれ機械的、かつ、電気的に接続されている。
また、半導体装置１ｄでは、半導体ユニット１０ａ，１０ａ（Ｘ１１，Ｘ２１）がバスバー５０ａ，５０ｃ１により接続されている。さらに、半導体ユニット１０ｂ，１０ｂ（Ｘ１２，Ｘ２２）がバスバー５０ｂ，５０ｃ２により接続されている。
バスバー５０ａにおいて、脚部５１ａは、半導体ユニット１０ａ（Ｘ１１，Ｘ２１）の回路パターン２３ａの入力端子領域２３ａ２に接合されている。配線部５２ａは、脚部５１ａに機械的に接続されている。また、配線部５２ａは、主電流方向Ｄ１に対して直交して図１１の±Ｙ方向に延伸している。なお、配線部５２ａは、半導体装置１ｄの設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｂにおいてもまた、脚部５１ｂは、半導体ユニット１０ｂ（Ｘ１２，Ｘ２２）の回路パターン２３ｂの出力端子領域２３ｂ２に接合されている。配線部５２ｂは、脚部５１ｂに機械的に接続されている。また、配線部５２ｂは、主電流方向Ｄ１に対して直交して図１１の±Ｙ方向に延伸している。なお、配線部５２ｂは、半導体装置１ｄの設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｃ１は脚部５１ｃ１と配線部５２ｃ１とを含んでいる。脚部５１ｃ１は、半導体ユニット１０ａ（Ｘ１１，Ｘ２１）の回路パターン２３ｂの出力端子領域２３ｂ２に接合されている。脚部５１ｃの接合もまた、例えば、はんだ接合、超音波接合により行われる。また、配線部５２ｃ１は、主電流方向Ｄ１に対して直交して図１１の±Ｙ方向に延伸している。なお、図１１では、配線部５２ｃ１の一部を示している。配線部５２ｃ１は、半導体装置１ｄの設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｃ２は脚部５１ｃ２と配線部５２ｃ２とを含んでいる。脚部５１ｃ２は、半導体ユニット１０ｂ（Ｘ１２，Ｘ２２）の回路パターン２３ａの入力端子領域２３ａ２に接合されている。脚部５１ｃ２の接合もまた、例えば、はんだ接合、超音波接合により行われる。また、配線部５２ｃ２は、主電流方向Ｄ１に対して直交して図１１の±Ｙ方向に延伸している。なお、図１１では、配線部５２ｃ２の一部を示している。配線部５２ｃ２は、半導体装置１ｄの設計、仕様により必要な方向に延伸させることができる。
なお、図１１では、半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）と半導体ユニット１０ａ，１０ｂ（Ｘ２１，Ｘ２２）とで主電流方向Ｄ１が同一方向（＋Ｘ方向）になるように配置した例を示した。この場合に限らず、主電流方向Ｄ１が反対方向になるように、（Ｘ１１，Ｘ１２）に半導体ユニット１０ａ，１０ｂを、（Ｘ２１，Ｘ２２）に半導体ユニット１０ａ，１０ｂを配置してもよい。言い換えると、（Ｘ１１，Ｘ２１）に主電流方向Ｄ１が＋Ｘ方向の半導体ユニット１０ａをそれぞれ配置し、（Ｘ２１，Ｘ２２）に主電流方向Ｄ１が－Ｘ方向の半導体ユニット１０ｂをそれぞれ配置してもよい。
［変形例４］
変形例４では、図１０に示した半導体装置１ｃにおいて、半導体ユニット１０の配置方向を異ならせた場合について、図１２及び図１３を用いて説明する。図１２及び図１３は、第１の実施の形態の変形例４の半導体装置の平面図である。なお、図１２の半導体装置１ｅ１，１ｅ２に含まれる半導体ユニット１０ａ，１０ｂは、図１～図５で説明したものと同様であるため、符号の図示並びに詳細な説明については省略する。また、図１２では、バスバーの記載を省略している。また、図１２（Ａ）では、半導体ユニット１０ａ，１０ｂを、図１２（Ｂ）では、半導体ユニット１０ｂ，１０ａを－Ｘ方向に沿って配置した場合をそれぞれ示している。また、それぞれに－Ｘ方向に沿って、Ｘ１，Ｘ２を対応付けている。また、図１３の半導体装置１ｅの半導体ユニット１０ａ，１０ｂには、便宜的に、－Ｘ方向及び＋Ｙ方向に沿って、Ｘ１１，Ｘ１２，Ｘ２１，Ｘ２２を対応付けている。
半導体装置１ｅ１は、図１２（Ａ）に示されるように、１組の半導体ユニット１０ａ，１０ｂを含んでいる。すなわち、半導体装置１ｅ１は、半導体ユニット１０ａ，１０ｂ（Ｘ１，Ｘ２）を一列に並べて配置して機械的、かつ、電気的に接続させている。半導体ユニット１０ａ（Ｘ１）と半導体ユニット１０ｂ（Ｘ２）との主電流方向Ｄ１は、反対向きである。すなわち、半導体ユニット１０ａの主電流方向Ｄ１は、＋Ｘ方向を、半導体ユニット１０ｂの主電流方向Ｄ１は、－Ｘ方向をそれぞれ向いている。
半導体ユニット１０ａ，１０ｂ（Ｘ１，Ｘ２）の間は、図１０に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂにより機械的、かつ、電気的に接続することができる。また、半導体装置１ｅ１は、半導体ユニット１０ａ，１０ｂにバスバーをそれぞれ接続することができる（例えば、図１１を参照）。
半導体装置１ｅ２は、図１２（Ｂ）に示されるように、１組の半導体ユニット１０ａ，１０ｂを含んでいる。すなわち、半導体装置１ｅ２は、半導体ユニット１０ｂ，１０ａ（Ｘ１，Ｘ２）を一列に並べて配置して機械的、かつ、電気的に接続させている。半導体ユニット１０ｂ（Ｘ１）と半導体ユニット１０ａ（Ｘ２）との主電流方向Ｄ１は、反対向きである。すなわち、半導体ユニット１０ｂの主電流方向Ｄ１は、－Ｘ方向を、半導体ユニット１０ａの主電流方向Ｄ１は、＋Ｘ方向をそれぞれ向いている。
半導体ユニット１０ｂ，１０ａ（Ｘ１，Ｘ２）の間は、図１０に示した半導体ユニット１０ｂ，１０ａと同様に制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂにより機械的、かつ、電気的に接続することができる。また、半導体装置１ｅ２は、半導体ユニット１０ｂ，１０ａにバスバーをそれぞれ接続することができる（例えば、図１１を参照）。
なお、半導体装置１ｅ１，１ｅ２でも、半導体ユニット１０ａ，１０ｂにおいて、センス連結用の回路パターン２３ｅ及びゲート連結用の回路パターン２３ｆがなくてもよい。この場合、制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂも不要である。こうすることで、さらに基板面積を縮小でき、小型な半導体装置１ｅ１，１ｅ２とすることができる。
さらに、半導体装置１ｅ１，１ｅ２では、例えば、半導体ユニット１０ａの入力端子領域２３ａ２を図６の接続点Ｃ１に対応させる。半導体ユニット１０ａの出力端子領域２３ｂ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ｂの入力端子領域２３ａ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ｂの出力端子領域２３ｂ２を図６の接続点Ｅ２に対応させる。これにより、ハーフブリッジ回路を形成することができる。また、例えば、半導体ユニット１０ｂの入力端子領域２３ａ２を図６の接続点Ｃ１に対応させる。半導体ユニット１０ｂの出力端子領域２３ｂ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ａの入力端子領域２３ａ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ａの出力端子領域２３ｂ２を図６の接続点Ｅ２に対応させる。これにより、ハーフブリッジ回路を形成することができる。
また、例えば、半導体ユニット１０ａ，１０ｂの入力端子領域２３ａ２を図６の接続点Ｃ１に対応させる。半導体ユニット１０ａ，１０ｂの出力端子領域２３ｂ２を図６の接続点Ｅ１Ｃ２に対応させる。これにより、並列された上アームＡを形成することができる。また、例えば、半導体ユニット１０ａ，１０ｂの入力端子領域２３ａ２を図６の接続点Ｅ１Ｃ２に対応させる。半導体ユニット１０ａ，１０ｂの出力端子領域２３ｂ２を図６の接続点Ｅ２に対応させる。これにより、並列された下アームＢを形成することができる。
なお、半導体装置１ｅ１，１ｅ２を図１２のＹ方向に沿って、複数接続してもよい。この場合の一例である、図１３に示される半導体装置１ｅは、図１２に示した半導体装置１ｅ１，１ｅ２を＋Ｙ方向に並んで配置させている。すなわち、半導体装置１ｅは、一列目で縦方向に半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）を配置して、２列目で縦方向に、半導体ユニット１０ｂ，１０ａ（Ｘ２１，Ｘ２２）を配置している。なお、半導体装置１ｅでは、半導体ユニット１０ｂ，１０ａ（Ｘ２１，Ｘ２２）の間は、図１２（Ｂ）に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ｂ及びセンス連結ワイヤ４５ｂにより機械的、かつ、電気的に接続されている。また、半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）の間は、図１２（Ａ）に示した半導体ユニット１０ａ，１０ｂと同様に制御連結ワイヤ４４ａ及びセンス連結ワイヤ４５ａにより機械的、かつ、電気的に接続することができる。さらに、半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ２１）の間は、図４に示した半導体チップ１０ａ，１０ｂと同様に連結ワイヤ４４ｂ，４４ａ及びセンス連結ワイヤ４５ｂ，４５ａにより機械的、かつ、電気的に接続されている。半導体ユニット１０ｂ，１０ａ（Ｘ１２，Ｘ２２）の間もまた、同様にワイヤでそれぞれ機械的、かつ、電気的に接続されている。
また、半導体装置１ｅでは、図１３に示されるように、－Ｙ方向側の半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）にバスバー５０ａが接続されている。さらに、＋Ｙ方向側の半導体ユニット１０ａ，１０ｂ（Ｘ２２，Ｘ２１）にバスバー５０ｂが接続されている。また、＋Ｘ方向側の半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ２１）がバスバー５０ｃ１により接続されている。さらに、－Ｘ方向側の半導体ユニット１０ｂ，１０ａ（Ｘ１２，Ｘ２２）がバスバー５０ｃ２により接続されている。
バスバー５０ａにおいて、脚部５１ａは、－Ｙ方向側の半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ１２）のそれぞれの回路パターン２３ａの入力端子領域２３ａ２に接合されている。配線部５２ａは、脚部５１ａに機械的に接続されている。但し、配線部５２ａは、半導体ユニット１０ａ，１０ｂの配置位置に応じて、Ｕ字形状である。
バスバー５０ｂにおいてもまた、脚部５１ｂは、＋Ｙ方向側の半導体ユニット１０ｂ，１０ａ（Ｘ２１，Ｘ２２）の回路パターン２３ｂの出力端子領域２３ｂ２に接合されている。配線部５２ｂは、脚部５１ｂに機械的に接続されている。この場合の配線部５２ｂも、半導体ユニット１０ｂ，１０ａの配置位置に応じて、Ｕ字形状である。
バスバー５０ｃ１においてもまた、脚部５１ｃ１は、＋Ｘ方向側の半導体ユニット１０ａ，１０ｂ（Ｘ１１，Ｘ２１）の回路パターン２３ｂの出力端子領域２３ｂ２及び回路パターン２３ａの入力端子領域２３ａ２に接合されている。脚部５１ｃの接合もまた、例えば、はんだ接合、超音波接合により行われる。また、配線部５２ｃ１は、主電流方向Ｄ１に対して直交して図１３の±Ｙ方向に延伸している。なお、図１３では、配線部５２ｃ１の一部を示している。配線部５２ｃ１は、半導体装置１ｅの設計、仕様により必要な方向に延伸させることができる。
バスバー５０ｃ２においてもまた、脚部５１ｃ２は、－Ｘ方向側の半導体ユニット１０ｂ，１０ａ（Ｘ１２，Ｘ２２）の回路パターン２３ｂの出力端子領域２３ｂ２及び回路パターン２３ａの入力端子領域２３ａ２に接合されている。脚部５１ｃ２の接合もまた、例えば、はんだ接合、超音波接合により行われる。また、配線部５２ｃ２は、主電流方向Ｄ１に対して直交して図１３の±Ｙ方向に延伸している。なお、図１３では、配線部５２ｃ２の一部を示している。配線部５２ｃ２は、半導体装置１ｅの設計、仕様により必要な方向に延伸させることができる。
［変形例５］
変形例５では、図１に示した半導体ユニット１０を同じ向きにしてＹ方向に複数に配置させた場合について、図１４及び図１５を用いて説明する。図１４及び図１５は、第１の実施の形態の変形例５の半導体装置の平面図である。なお、図１４及び図１５の半導体装置１ｆ，１ｇに含まれる半導体ユニット１０ａ，１０ｂは、図１～図５で説明したものと同様であるため、符号の図示並びに詳細は説明については省略する。また、図１４は、半導体装置１に含まれる主電流方向Ｄ１が同一の＋Ｘ方向を向いた半導体ユニット１０ａを２組Ｙ方向に配列させた場合を示している。また、図１５は、半導体装置１に含まれる主電流方向Ｄ１が同一の－Ｘ方向を向いた半導体ユニット１０ｂを２組Ｙ方向に配列させた場合を示している。なお、半導体装置１ｆ，１ｇに含まれる半導体ユニット１０ａ，１０ａ並びに半導体ユニット１０ｂ，１０ｂには、便宜的に、＋Ｙ方向に沿って、Ｙ１，Ｙ２を対応付けている。
半導体装置１ｆは、それぞれ主電流方向Ｄ１が同一方向の＋Ｘ方向を向いた２組の半導体ユニット１０ａ，１０ａを含んでいる。すなわち、半導体装置１ｆは、Ｙ方向に半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）を一列に配置して機械的、かつ、電気的に接続させている。すなわち、半導体ユニット１０ａ（Ｙ２）が主電流方向Ｄ１に対して直交方向（＋Ｙ方向）に半導体ユニット１０ａ（Ｙ１）に隣接して配置されている。
なお、半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）の間は、図９に示した半導体ユニット１０ａ，１０ａ（Ｙ１，Ｙ２）と同様に制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂにより機械的、かつ、電気的に接続することができる。また、半導体装置１ｆは、半導体ユニット１０ａ，１０ｂ（Ｙ１，Ｙ２）に、図９と同様に、バスバー５０ａが接続されている。
このような半導体装置１ｆは、全てが主電流方向Ｄ１に向いた半導体ユニット１０ａにより一構成が得られる。なお、半導体装置１ｆは、半導体ユニット１０ａを２組に限らず、１組でも、または、３組以上含んでもよい。
他方、半導体装置１ｇは、図１５に示されるように、半導体装置１ｆを主電流方向Ｄ１が同一方向の－Ｘ方向に向けて構成される。すなわち、半導体装置１ｇは、Ｙ方向に半導体ユニット１０ｂ，１０ｂ（Ｙ１，Ｙ２）を一列に配置して機械的、かつ、電気的に接続させている。なお、半導体ユニット１０ｂ，１０ｂ（Ｙ１，Ｙ２）の間は、図９に示した半導体ユニット１０ｂ，１０ｂ（Ｙ３，Ｙ４）と同様に制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂにより機械的、かつ、電気的に接続することができる。また、半導体装置１ｇは、半導体ユニット１０ｂ，１０ｂ（Ｙ１，Ｙ２）に、図９と同様に、バスバー５０ｂが接続されている。
このような半導体装置１ｇは、全ての主電流方向Ｄ１が同一方向に向いた半導体ユニット１０ｂにより一構成が得られる。また、半導体装置１ｇは、半導体装置１ｆに対して入出力が入れ替わる。なお、半導体装置１ｇもまた、半導体ユニット１０ｂを２組に限らず、１組でも、または、３組以上含んでもよい。なお、半導体装置１ｆ，１ｇでも、半導体ユニット１０ａ，１０ｂにおいて、センス連結用の回路パターン２３ｅ及びゲート連結用の回路パターン２３ｆがなくてもよい。この場合、制御連結ワイヤ４４ａ，４４ｂ及びセンス連結ワイヤ４５ａ，４５ｂも不要である。こうすることで、さらに基板面積を縮小でき、小型な半導体装置１ｆ，１ｇとすることができる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態において半導体チップとしてＲＣ－ＩＧＢＴに代わり、スイッチング素子及びダイオード素子の２種の半導体チップを用いる場合について図１６を用いて説明する。図１６は、第２の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。なお、第２の実施の形態の半導体ユニット１１は、半導体チップ３０ａ，３０ｂ以外は、半導体ユニット１０と同様の構成を成している。このため、半導体ユニット１１の構成部品で、半導体ユニット１０と同様なものには同様に符合を付し、それらの説明は簡略化または省略する。なお、半導体ユニット１１において、センス連結用の回路パターン２３ｅ及びゲート連結用の回路パターン２３ｆがなくてもよい。こうすることで、さらに基板面積を縮小できる。
半導体ユニット１１の回路パターン２３ａには、－Ｘ方向に沿って、半導体チップ３０ａ，３０ｂが２列配置されている。半導体チップ３０ａ，３０ｂもまたシリコンまたは炭化シリコンを主成分として構成されている。
半導体チップ３０ａは、スイッチング素子である。スイッチング素子は、例えば、ＩＧＢＴまたはパワーＭＯＳＦＥＴが挙げられる。半導体チップ３０ａがＩＧＢＴである場合には、裏面に入力電極（コレクタ電極）を、おもて面に、制御電極３１（ゲート電極）及び出力電極３２（エミッタ電極）をそれぞれ備えている。半導体チップ３０ａがパワーＭＯＳＦＥＴである場合には、裏面に入力電極（ドレイン電極）を、おもて面に、制御電極３１（ゲート電極）及び出力電極３２（ソース電極）をそれぞれ備えている。半導体チップ３０ａは、その裏面が回路パターン２３ａにはんだにより機械的、かつ、電気的に接合されている。また、半導体チップ３０ａは、制御電極３１が－Ｘ側を向いた状態で回路パターン２３ａに接合されている。なお、半導体チップ３０ａは、図１の半導体チップ３０のように、互いの制御電極３１が向き合うように配置してもよい。
また、半導体チップ３０ｂは、ダイオード素子である。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（P-intrinsic-N）ダイオード等のＦＷＤが挙げられる。このような半導体チップ３０ｂは、裏面に出力電極（カソード電極）を、おもて面に入力電極（アノード電極）をそれぞれ備えている。半導体チップ３０ｂは、その裏面が回路パターン２３ａ上にはんだにより機械的、かつ、電気的に接合されている。
また、主電流ワイヤ４１が半導体チップ３０ａのおもて面の出力電極と半導体チップ３０ｂのおもて面の入力電極とをスティッチボンディングにより接続され、さらに、回路パターン２３ｂに接続されている。制御ワイヤ４２は、回路パターン２３ｃの中央のコンタクト領域２３ｃ１と半導体チップ３０ａの制御電極３１とをそれぞれ機械的、かつ、電気的に接続している。
このような半導体ユニット１１を、図４及び図５と同様に、２つの半導体ユニット１１のそれぞれの主電流方向Ｄ１が反対方向になるようにＹ方向に一列に配置して、お互いの半導体ユニットとを接続することでハーフブリッジ回路を備える半導体装置が得られる。また、複数の半導体ユニット１１の配置及び主電流方向Ｄ１の向きを適宜組み合わせることで、第１の実施の形態並びにその変形例のような半導体装置が容易に得られる。
さらに、半導体装置に用いられた２つの半導体ユニット１１は異なるセラミックス回路基板２０であるため、半導体ユニット間の絶縁性が維持され、半導体ユニットの短絡を抑制することができる。このため、セラミックス板２１の面積の拡大化を抑制でき、半導体ユニット１１も大型化を抑制することができる。さらには、半導体ユニット１１の小型化を図ると共に、半導体装置の小型化を図ることができる。
［第３の実施の形態］
第３の実施の形態は、第１の実施の形態の半導体ユニット１０と異なる回路パターンである場合について図１７を用いて説明する。図１７は、第３の実施の形態の半導体装置に含まれる半導体ユニットの平面図である。なお、第３の実施の形態の半導体ユニット１２は、半導体ユニット１０に対して、回路パターン２３ａ，２３ｃの形状を変えて、回路パターン２３ｃ，２３ｄの配置位置を入れ替え、また、回路パターン２３ｅ，２３ｆの配置位置を入れ替えている。また、半導体ユニット１２の構成部品で、半導体ユニット１０と同様なものには同様に符合を付し、それらの説明は省略し、半導体ユニット１０に対して異なる構成部品について説明する。
半導体ユニット１２では、まず、半導体チップ３０は制御電極３１がそれぞれ外側（第３，第４辺２１ｃ，２１ｄ側）を向いて回路パターン２３ａに接合されている。
また、回路パターン２３ａは、略矩形状を成しており、図１７中下側に突出する突出領域２３ａ３を含んでいる。回路パターン２３ａは、セラミックス板２１の第３辺２１ｃから第４辺２１ｄに渡って形成されている。すなわち、回路パターン２３ａの（－Ｙ方向側の）端部は、セラミックス板２１の第３辺２１ｃに隣接して形成され、その間に他の回路パターンが形成されていない。回路パターン２３ａの（＋Ｙ方向側の）端部は、セラミックス板２１の第４辺２１ｄに隣接して対向して形成され、その間に他の回路パターンが形成されていない。突出領域２３ａ３の±Ｙ方向の幅は、回路パターン２３ａの±Ｙ方向の幅により狭くなっている。このため、突出領域２３ａ３の±Ｙ側の端部と、セラミックス板２１の第３，第４辺２１ｃ，２１ｄとの間には隙間が空いている。また、回路パターン２３ａは、突出領域２３ａ３に１つの入力端子領域２３ａ２が含まれている。
このような回路パターン２３ａにおいて、半導体チップ３０は、中心線（一点鎖線Ｘ－Ｘ）を含む領域に配置されている。図１７では、４つの半導体チップ３０が中心線（一点鎖線Ｘ－Ｘ）を中心として上下（±Ｘ方向）に２つずつ配置されている。また、セラミックス板２１の第３辺２１ｃと第４辺２１ｄとの中心線（一点鎖線Ｙ－Ｙ）を中心として線対称に２つずつ配置されている。それぞれの半導体チップ３０の制御電極３１は、第３辺２１ｃ及び第４辺２１ｄ側に配置されており、中心線（一点鎖線Ｙ－Ｙ）を中心として対向して配置されている。
回路パターン２３ｄは、回路パターン２３ａの外側（主電流方向Ｄ１の反対側）に隣接して形成されている。また、回路パターン２３ｄは、回路パターン２３ａの突出領域２３ａ３に沿って、平面視でＵ字状を成している。このような回路パターン２３ｄの両端部と半導体チップ３０の出力電極３２とがセンスワイヤ４６により機械的、かつ、電気的に接続されている。回路パターン２３ｃは、回路パターン２３ｄの外側に隣接して形成されている。すなわち、回路パターン２３ｃもまた、平面視でＵ字状を成して、回路パターン２３ｄに沿って形成されている。このような回路パターン２３ｃの両端部と半導体チップ３０の制御電極３１とが制御ワイヤ４２により機械的、かつ、電気的に接続されている。
また、半導体ユニット１２では、半導体ユニット１０における回路パターン２３ｅ及び回路パターン２３ｆの配置位置を入れ替えている。すなわち、回路パターン２３ｅ（第２センス回路パターン）は、半導体チップ３０の出力電極３２と電気的に接続されていてよい。回路パターン２３ｅは、直線状を成して、回路パターン２３ｂの外側（主電流方向Ｄ１）に隣接して形成されている。回路パターン２３ｅの（±Ｙ方向側の）端部は、回路パターン２３ｆの（±Ｙ方向側の）端部に対応して形成されている。回路パターン２３ｆ（第２制御回路パターン）は、半導体チップ３０の制御電極３１と、電気的に接続されていてよい。回路パターン２３ｆは、直線状を成して、回路パターン２３ｅの外側（主電流方向Ｄ１）に隣接して形成されている。回路パターン２３ｆの（±Ｙ方向側の）端部は、回路パターン２３ｂの（±Ｙ方向側の）端部に対応して形成されている。
また、このような回路パターン２３ｄ，２３ｅは、セラミックス回路基板２０の主電流方向Ｄ１に直交する中心線（一点鎖線Ｘ－Ｘ）に対して線対称の位置に形成されている。また、回路パターン２３ｄ，２３ｅは、セラミックス板２１の第１，第２辺２１ａ，２１ｂから等距離に形成されている。なお、半導体ユニット１２において、センス連結用の回路パターン２３ｅ及びゲート連結用の回路パターン２３ｆがなくてもよい。こうすることで、さらに基板面積を縮小できる。
このような半導体ユニット１２を、図４及び図５と同様に、２つの半導体ユニット１２のそれぞれの主電流方向Ｄ１が反対方向になるようにＹ方向に一列に配置して、お互いの半導体ユニットとを接続することでハーフブリッジ回路を備える半導体装置が得られる。このように、半導体ユニット１２の配置及び主電流方向Ｄ１の向きを組み合わせることで、第１の実施の形態並びにその変形例のような半導体装置が容易に得られる。
さらに、半導体装置に用いられた２つの半導体ユニット１２は異なるセラミックス回路基板２０であるため、半導体ユニット１２間の絶縁性が維持され、半導体ユニット１２の短絡を抑制することができる。このため、セラミックス板２１の面積の拡大化を抑制でき、半導体ユニット１２も大型化を抑制することができる。さらには、半導体ユニット１２の小型化を図ると共に、半導体装置の小型化を図ることができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｅ１，１ｅ２ 半導体装置
１０，１０ａ，１０ｂ，１１，１２ 半導体ユニット
２０ セラミックス回路基板
２１ セラミックス板
２１ａ 第１辺
２１ｂ 第２辺
２１ｃ 第３辺
２１ｄ 第４辺
２２ 金属板
２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆ 回路パターン
２３ａ１ 窪み部
２３ａ２ 入力端子領域
２３ａ３ 突出領域
２３ｂ２ 出力端子領域
２３ｃ１ コンタクト領域
３０，３０ａ，３０ｂ 半導体チップ
３１ 制御電極
３２ 出力電極
４１ 主電流ワイヤ
４２ 制御ワイヤ
４４ａ，４４ｂ 制御連結ワイヤ
４５ａ，４５ｂ センス連結ワイヤ
４６ センスワイヤ
５０ａ，５０ｂ，５０ｃ，５０ｃ１，５０ｃ２ バスバー
５１ａ，５１ｂ，５１ｃ，５１ｃ１，５１ｃ２ 脚部
５２ａ，５２ｂ，５２ｃ，５２ｃ１，５２ｃ２ 配線部

Claims (22)

  1. おもて面に出力電極と制御電極が設けられ、裏面に入力電極が設けられた複数の半導体チップと、
    平面視で、対向する第１辺及び第２辺と前記第１辺及び前記第２辺に直交して対向する第３辺及び第４辺とで囲まれた矩形状を成す絶縁板と、前記絶縁板のおもて面に形成された出力回路パターンと、前記絶縁板のおもて面に形成され前記複数の半導体チップの裏面が接合される入力回路パターンとを含む絶縁回路基板と、
    を有し、
    前記出力回路パターン及び前記入力回路パターンは、前記第３辺から前記第４辺に渡ってそれぞれ形成され、さらに、前記第１辺から前記第２辺に向かう主電流方向に前記入力回路パターン、前記出力回路パターンの順に並んで形成され、
    前記入力回路パターンは、前記絶縁回路基板の中央において、前記第３辺から前記第４辺に渡って前記複数の半導体チップが並んで接合される領域を備える、
    半導体ユニット。
  2. 前記出力電極と前記出力回路パターンとを前記主電流方向に沿って接続する出力配線部材をさらに有する、
    請求項１に記載の半導体ユニット。
  3. 前記絶縁板のおもて面において、前記入力回路パターンに対して前記主電流方向の反対方向にて形成され、前記入力回路パターンに設けられた前記複数の半導体チップの前記制御電極に電気的に接続される第１制御回路パターンと、
    前記絶縁板のおもて面において、前記出力回路パターンに対して前記主電流方向に形成され、前記入力回路パターンに設けられた前記複数の半導体チップの前記制御電極に電気的に接続されることがない第２制御回路パターンと、
    をさらに有する、
    請求項２に記載の半導体ユニット。
  4. 前記第１制御回路パターンは、前記入力回路パターンに隣接して形成されている、
    請求項３に記載の半導体ユニット。
  5. 前記制御電極と前記第１制御回路パターンとを前記主電流方向に沿って接続する制御配線部材をさらに有する、
    請求項３または４に記載の半導体ユニット。
  6. 前記絶縁板のおもて面において、前記入力回路パターンに対して前記主電流方向の反対方向にて形成され、前記入力回路パターンに設けられた前記複数の半導体チップの前記出力電極に電気的に接続される第１センス回路パターンと、
    前記絶縁板のおもて面において、前記出力回路パターンに対して前記主電流方向に形成され、前記入力回路パターンに設けられた前記複数の半導体チップの前記制御電極に電気的に接続されることがない第２センス回路パターンと、
    をさらに有する、
    請求項３乃至５のいずれかに記載の半導体ユニット。
  7. 前記出力電極と前記第１センス回路パターンとを前記主電流方向に沿って接続するセンス配線部材をさらに有する、
    請求項６に記載の半導体ユニット。
  8. 前記第１制御回路パターンと前記第２制御回路パターンとは、前記主電流方向に直交する中心線に対して線対称の位置に形成され、前記第１辺及び前記第２辺から等距離に形成されている、
    請求項３乃至７のいずれかに記載の半導体ユニット。
  9. 前記第１センス回路パターンと前記第２センス回路パターンとは、前記主電流方向に直交する中心線から等距離に形成され、前記第１辺及び前記第２辺から等距離に形成されている、
    請求項６または７に記載の半導体ユニット。
  10. 前記第１制御回路パターンは前記入力回路パターンに隣接して形成され、
    前記第２制御回路パターンは前記出力回路パターンに隣接して形成されている、
    請求項３乃至９のいずれかに記載の半導体ユニット。
  11. 前記第１センス回路パターンは前記第１制御回路パターンの外側に隣接して形成され、
    前記第２センス回路パターンは前記第２制御回路パターンの外側に隣接して形成されている、
    請求項６、７または９に記載の半導体ユニット。
  12. 前記第１制御回路パターンは、前記入力回路パターンの前記第３辺及び前記第４辺に平行な端部に渡って形成され、
    前記第１センス回路パターンは、平面視でＵ字状を成し、前記第１制御回路パターンを囲んで、前記第３辺から前記第４辺に渡って形成されている、
    請求項６、７または９に記載の半導体ユニット。
  13. 前記第２制御回路パターンと前記第２センス回路パターンとは、それぞれ、前記第３辺から前記第４辺に渡って形成されている、
    請求項６、７または９に記載の半導体ユニット。
  14. 前記入力回路パターンに入力端子領域が設けられ、
    前記出力回路パターンに出力端子領域が設けられ、
    前記入力端子領域と前記出力端子領域とが、前記主電流方向に直交する中心線から等距離に設けられ、前記第１辺及び前記第２辺から略等距離にそれぞれ設けられている、
    請求項１乃至１３のいずれかに記載の半導体ユニット。
  15. 前記入力回路パターンの前記複数の半導体チップに対して前記主電流方向の反対方向に複数の入力端子領域が設けられ、
    前記複数の入力端子領域は、前記反対方向に対して直交する方向に沿って一列に配置されている、
    請求項１に記載の半導体ユニット。
  16. 前記複数の半導体チップは、前記制御電極が前記主電流方向に平行な中心線を向いて、または、前記中心線の外側を向いて前記入力回路パターンにそれぞれ接合されている、
    請求項１に記載の半導体ユニット。
  17. 第１アーム部を構成する前記半導体ユニットと第２アーム部を構成する前記半導体ユニットとを含み、
    前記第１アーム部を構成する前記半導体ユニットと前記第２アーム部を構成する前記半導体ユニットは、異なる絶縁回路基板で構成されており、
    前記第１アーム部を構成する前記半導体ユニットの前記主電流方向と前記第２アーム部を構成する前記半導体ユニットの前記主電流方向とが、反対方向を向いた状態で備えられている、
    請求項１乃至１６のいずれかに記載の半導体ユニットを含む半導体装置。
  18. 前記第１アーム部と前記第２アーム部とはそれぞれの前記第３辺及び前記第４辺が対向して隣接している、
    請求項１７に記載の半導体装置。
  19. 前記第１アーム部は前記第２アーム部の反対側に、前記主電流方向に直交する方向に複数並んで配置され、
    前記第２アーム部は前記第１アーム部の反対側に、前記主電流方向に直交する方向に複数並んで配置されている、
    請求項１８に記載の半導体装置。
  20. 前記第１アーム部と前記第２アーム部とが前記主電流方向に直交する方向に互い違いに複数並んで配置されている、
    請求項１７に記載の半導体装置。
  21. 前記半導体ユニットは、
    前記絶縁板のおもて面において、前記入力回路パターンに対して前記主電流方向の反対方向にて形成された第１制御回路パターンと、
    前記絶縁板のおもて面において、前記出力回路パターンに対して前記主電流方向に形成された、第２制御回路パターンと、
    をさらに有し、
    前記第１アーム部の前記第１制御回路パターンと前記第２アーム部の前記第２制御回路パターンとが電気的に接続されて、
    前記第１アーム部の前記第２制御回路パターンと前記第２アーム部の前記第１制御回路パターンとが電気的に接続されている、
    請求項１７に記載の半導体装置。
  22. 前記第１アーム部と前記第２アーム部とは前記第１アーム部の前記第１辺と前記第２アーム部の前記第１辺とが対向し、または、前記第１アーム部の前記第２辺と前記第２アーム部の前記第２辺とが対向して隣接している、
    請求項１７に記載の半導体装置。
JP2022571927A 2020-12-21 2021-11-01 半導体ユニット及び半導体装置 Active JP7448038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024028773A JP2024051117A (ja) 2020-12-21 2024-02-28 半導体ユニット及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020210958 2020-12-21
JP2020210958 2020-12-21
PCT/JP2021/040283 WO2022137811A1 (ja) 2020-12-21 2021-11-01 半導体ユニット及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024028773A Division JP2024051117A (ja) 2020-12-21 2024-02-28 半導体ユニット及び半導体装置

Publications (3)

Publication Number Publication Date
JPWO2022137811A1 JPWO2022137811A1 (ja) 2022-06-30
JPWO2022137811A5 JPWO2022137811A5 (ja) 2023-02-27
JP7448038B2 true JP7448038B2 (ja) 2024-03-12

Family

ID=82159064

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022571927A Active JP7448038B2 (ja) 2020-12-21 2021-11-01 半導体ユニット及び半導体装置
JP2024028773A Pending JP2024051117A (ja) 2020-12-21 2024-02-28 半導体ユニット及び半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024028773A Pending JP2024051117A (ja) 2020-12-21 2024-02-28 半導体ユニット及び半導体装置

Country Status (5)

Country Link
US (1) US20230087499A1 (ja)
JP (2) JP7448038B2 (ja)
CN (1) CN115699308A (ja)
DE (1) DE112021001990T5 (ja)
WO (1) WO2022137811A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142689A (ja) 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置
JP2009284604A (ja) 2008-05-20 2009-12-03 Toyota Industries Corp 電力変換装置
JP2012186910A (ja) 2011-03-04 2012-09-27 Toyota Central R&D Labs Inc 電力変換用モジュール
WO2013002249A1 (ja) 2011-06-27 2013-01-03 ローム株式会社 半導体モジュール
WO2018056213A1 (ja) 2016-09-23 2018-03-29 三菱電機株式会社 電力用半導体モジュール及び電力用半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228839B2 (ja) * 1994-09-07 2001-11-12 株式会社日立製作所 電力用半導体装置
CN106415834B (zh) 2014-11-28 2019-09-13 富士电机株式会社 半导体装置
JP7198168B2 (ja) * 2019-07-19 2022-12-28 株式会社 日立パワーデバイス パワー半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142689A (ja) 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置
JP2009284604A (ja) 2008-05-20 2009-12-03 Toyota Industries Corp 電力変換装置
JP2012186910A (ja) 2011-03-04 2012-09-27 Toyota Central R&D Labs Inc 電力変換用モジュール
WO2013002249A1 (ja) 2011-06-27 2013-01-03 ローム株式会社 半導体モジュール
WO2018056213A1 (ja) 2016-09-23 2018-03-29 三菱電機株式会社 電力用半導体モジュール及び電力用半導体装置

Also Published As

Publication number Publication date
CN115699308A (zh) 2023-02-03
WO2022137811A1 (ja) 2022-06-30
JPWO2022137811A1 (ja) 2022-06-30
JP2024051117A (ja) 2024-04-10
DE112021001990T5 (de) 2023-01-19
US20230087499A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US10070528B2 (en) Semiconductor device wiring pattern and connections
KR101926854B1 (ko) 반도체 장치
JP7060104B2 (ja) 半導体装置
JP2022179649A (ja) 半導体装置及びその製造方法
JP7201066B2 (ja) 半導体装置
JP2020009834A (ja) 半導体装置
US20230282622A1 (en) Semiconductor device
JP7448038B2 (ja) 半導体ユニット及び半導体装置
WO2022059251A1 (ja) 半導体装置
JP7413720B2 (ja) 半導体モジュール
JP7459465B2 (ja) 半導体装置及び半導体装置の製造方法
CN110943062A (zh) 半导体装置
WO2022259824A1 (ja) 接合構造および半導体装置
US20220330429A1 (en) Semiconductor device and method of manufacturing the same
US20240047433A1 (en) Semiconductor device
JP7192886B2 (ja) 半導体装置
US20230345637A1 (en) Semiconductor device
JP2023128114A (ja) 半導体装置
JP2024013924A (ja) 半導体モジュール
JP2022077747A (ja) 半導体装置
JP2024019932A (ja) 半導体装置
CN116913904A (zh) 半导体模块
JP2022188893A (ja) 半導体装置
JP2020107654A (ja) 半導体装置
JP2022190215A (ja) 半導体装置

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20221201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240212

R150 Certificate of patent or registration of utility model

Ref document number: 7448038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150