WO2022259824A1 - 接合構造および半導体装置 - Google Patents

接合構造および半導体装置 Download PDF

Info

Publication number
WO2022259824A1
WO2022259824A1 PCT/JP2022/020467 JP2022020467W WO2022259824A1 WO 2022259824 A1 WO2022259824 A1 WO 2022259824A1 JP 2022020467 W JP2022020467 W JP 2022020467W WO 2022259824 A1 WO2022259824 A1 WO 2022259824A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
terminal
thickness direction
holder
semiconductor element
Prior art date
Application number
PCT/JP2022/020467
Other languages
English (en)
French (fr)
Inventor
昂平 谷川
央至 佐藤
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to DE112022002286.8T priority Critical patent/DE112022002286T5/de
Priority to JP2023527587A priority patent/JPWO2022259824A1/ja
Priority to CN202280040247.9A priority patent/CN117425962A/zh
Publication of WO2022259824A1 publication Critical patent/WO2022259824A1/ja
Priority to US18/488,503 priority patent/US20240047312A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Definitions

  • the present disclosure relates to junction structures and semiconductor devices.
  • Patent Document 1 discloses a conventional semiconductor device (power semiconductor module).
  • the power semiconductor module described in Patent Document 1 includes a ceramic circuit board, a power semiconductor element, a metal cylinder, external terminals, and a transfer mold resin (see FIG. 6 of Patent Document 1).
  • the ceramic circuit board includes a ceramic plate and a copper foil conductive portion (wiring pattern) provided on the ceramic plate.
  • the power semiconductor element and the metal cylinder are arranged on the wiring pattern of the ceramic circuit board.
  • the metal cylinder is joined to the wiring pattern by soldering, for example.
  • the external terminal is, for example, press-fitted to the metal tube. The external terminals protrude from the upper surface of the transfer mold resin.
  • an external terminal is inserted into a metal cylinder.
  • the external terminals are inserted into the metal cylinder, if the amount of insertion of the external terminals into the metal cylinder is small, the external terminals may come off from the metal cylinder.
  • the present disclosure has been conceived in view of the above circumstances, and aims to provide a joining structure between a metal tube and a conductive portion that can ensure an appropriate amount of insertion of an external terminal into the metal tube. Let it be the first issue.
  • Another object of the present disclosure is to provide a semiconductor device having such a junction structure.
  • a joint structure provided by the first aspect of the present disclosure includes a conductive substrate having a conductive portion, a cylindrical holder having conductivity, a terminal including a metal pin inserted into the holder, and the conductive portion. and a conductive joining material that joins the holder, wherein the metal pin includes a straight portion extending along the thickness direction of the conductive portion, and the holder extends in the thickness direction and a first through hole into which the straight portion of the metal pin is inserted, and the conductive portion includes a terminal bonding surface to which the holder is bonded and an opening formed in the terminal bonding surface. , and when viewed in the thickness direction, the outer peripheral edge of the opening is at least partially inside the outer peripheral edge of the holder.
  • a semiconductor device provided by the second aspect of the present disclosure includes the junction structure provided by the first aspect, and a semiconductor element electrically connected to the terminal.
  • the joint structure of the present disclosure it is possible to ensure an appropriate amount of insertion of the metal pin into the holder. Moreover, since the semiconductor device of the present disclosure has a joining structure in which an appropriate amount of insertion of the metal pin into the holder is ensured, it is possible to prevent the metal pin from falling out of the holder.
  • FIG. 1 is a perspective view of a semiconductor device according to an embodiment
  • FIG. 2 is a perspective view of FIG. 1 with a plurality of wires, a resin member, a resin portion, and a resin-filled portion omitted.
  • FIG. 3 is a perspective view of FIG. 2 with the conducting members (the first conducting member and the second conducting member) omitted.
  • FIG. 4 is a plan view showing the semiconductor device according to the embodiment; 5 is a diagram showing the resin member, the resin portion, and the resin-filled portion in the plan view of FIG. 4 with imaginary lines.
  • FIG. 6 is a partial enlarged view enlarging a part of FIG. 5, omitting the resin member, the resin portion, and the resin filling portion.
  • FIG. 1 is a perspective view of a semiconductor device according to an embodiment
  • FIG. 2 is a perspective view of FIG. 1 with a plurality of wires, a resin member, a resin portion, and a resin-filled portion omitted.
  • FIG. 7 is a diagram showing a part of the conducting member 5 (second conducting member) in the plan view of FIG. 5 with an imaginary line.
  • FIG. 8 is a partial enlarged view enlarging a part of FIG. 7, and is an enlarged plan view of a main part showing the joining structure of the present disclosure.
  • FIG. 9 is a front view of the semiconductor device according to the embodiment;
  • FIG. 10 is a bottom view of the semiconductor device according to the embodiment;
  • FIG. 11 is a left side view of the semiconductor device according to the embodiment;
  • FIG. 12 is a right side view of the semiconductor device according to the embodiment;
  • FIG. 10 is a front view of the semiconductor device according to the embodiment
  • FIG. 10 is a bottom view of the semiconductor device according to the embodiment
  • FIG. 11 is a left side view of the semiconductor
  • FIG. 15 is a partially enlarged view enlarging a part of FIG. 14.
  • FIG. FIG. 16 is a cross-sectional view taken along line XVI--XVI of FIG.
  • FIG. 17 is a cross-sectional view along line XVII-XVII of FIG.
  • FIG. 18 is a cross-sectional view along line XVIII-XVIII in FIG. 19 is a cross-sectional view along line XIX-XIX in FIG. 5.
  • FIG. FIG. 20 is a cross-sectional view along line XX-XX in FIG.
  • FIG. 21 is a partial enlarged view enlarging a part of FIG. 20 and is an enlarged cross-sectional view of a main part showing the joint structure of the present disclosure.
  • FIG. 22 is a diagram illustrating a circuit configuration example of the semiconductor device according to the embodiment.
  • FIG. 23 is an enlarged cross-sectional view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 24 is an enlarged cross-sectional view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 25 is an enlarged plan view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 26 is an enlarged plan view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 27 is an enlarged plan view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 28 is an enlarged plan view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 23 is an enlarged cross-sectional view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 24 is an enlarged cross-sectional view of a main part
  • FIG. 29 is an enlarged plan view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 30 is an enlarged plan view of a main part showing another configuration example of the joint structure of the present disclosure.
  • FIG. 31 is a perspective view showing another configuration example of the semiconductor device of the present disclosure, omitting a plurality of wires, a resin member, a resin portion, and a resin filling portion.
  • a certain entity A is formed on a certain entity B
  • a certain entity A is formed on (of) an entity B
  • mean a certain entity A is directly formed in a certain thing B
  • a certain thing A is formed in a certain thing B while another thing is interposed between a certain thing A and a certain thing B” including.
  • ⁇ an entity A is arranged on an entity B'' and ⁇ an entity A is arranged on (of) an entity B'' mean ⁇ an entity A being placed directly on a certain thing B", and "a thing A being placed on a certain thing B with another thing interposed between something A and something B" include.
  • ⁇ an object A is located on (of) an object B'' means ⁇ a certain object A is in contact with an object B, and an object A is located on an object B. Being located on (of)" and "something A is located on (something) B while another thing is interposed between something A and something B including "things”.
  • ⁇ a certain object A overlaps an object B when viewed in a certain direction'' means ⁇ a certain object A overlaps all of an object B'', and ⁇ a certain object A overlaps an object B.'' It includes "overlapping a part of a certain thing B".
  • the semiconductor device A1 includes a plurality of semiconductor elements 1, a support substrate 2, a first power terminal 31, a second power terminal 32, a plurality of control terminals 33, a conductive substrate 4, a conductive member 5, and a plurality of conductive bonding materials 61, 63. , a plurality of wires 651 to 654 and a resin member 7 .
  • the conductive substrate 4 includes a first conductive substrate 4A and a second conductive substrate 4B.
  • Conductive member 5 includes a first conductive member 51 and a second conductive member 52 .
  • the thickness direction of the semiconductor device A1 will be referred to as "thickness direction z".
  • one of the thickness directions z may be referred to as upward and the other as downward.
  • terms such as “upper”, “lower”, “upper”, “lower”, “upper surface” and “lower surface” indicate the relative positional relationship of each part in the thickness direction z. It is not necessarily a term that defines the relationship with the direction of gravity.
  • “planar view” refers to the time when viewed in the thickness direction z.
  • One direction perpendicular to the thickness direction z is called a "first direction x".
  • the first direction x is the horizontal direction in the plan view of the semiconductor device A1 (see FIGS. 4 and 5).
  • a direction orthogonal to the thickness direction z and the first direction x is called a "second direction y".
  • the second direction y is the vertical direction in the plan view of the semiconductor device A1 (see FIGS. 4 and 5).
  • Each of the plurality of semiconductor elements 1 is the functional center of the semiconductor device A1.
  • a constituent material of each semiconductor element 1 includes, for example, SiC (silicon carbide). The constituent material is not limited to SiC, and may include Si (silicon), GaAs (gallium arsenide), GaN (gallium nitride), or the like.
  • Each semiconductor element 1 is, for example, a switching element.
  • Each semiconductor element 1 has a switching function part Q1 (see FIG. 22) composed of a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • the switching function unit Q1 is not limited to a MOSFET, and may be another transistor such as a field effect transistor including a MISFET (Metal-Insulator-Semiconductor FET) or a bipolar transistor such as an IGBT.
  • a plurality of semiconductor elements 1 are elements identical to each other. Each semiconductor element 1 is, for example, an n-channel MOSFET, but may be a p-channel MOSFET.
  • the plurality of semiconductor elements 1 include at least one first semiconductor element 1A and at least one second semiconductor element 1B, as shown in FIGS.
  • the semiconductor device A1 includes a plurality (three) of first semiconductor elements 1A and a plurality (three) of second semiconductor elements 1B.
  • the number of elements 1B is not limited to this configuration, and can be changed as appropriate according to the performance required of the semiconductor device A1.
  • the semiconductor device A1 is configured, for example, as a half-bridge circuit, as shown in FIG.
  • the plurality of first semiconductor elements 1A constitute an upper arm circuit of the semiconductor device A1
  • the plurality of second semiconductor elements 1B constitute a lower arm circuit of the semiconductor device A1.
  • the plurality of first semiconductor elements 1A are connected in parallel in the upper arm circuit
  • the plurality of second semiconductor elements 1B are connected in parallel in the lower arm circuit.
  • Each first semiconductor element 1A and each second semiconductor element 1B are connected in series. In other words, each first semiconductor element 1A is connected in series with each of the three second semiconductor elements 1B.
  • the plurality of first semiconductor elements 1A are mounted on the support substrate 2 as shown in FIGS. 3, 7 and 16, respectively. In the examples shown in FIGS. 3, 7 and 16, the plurality of first semiconductor elements 1A are arranged in the second direction y and separated from each other. As shown in FIGS. 14 and 15, each first semiconductor element 1A is electrically connected to the support substrate 2 (first conductor 24A, which will be described later) via a conductive bonding material 61 (a conductive bonding material 61A, which will be described later). are spliced.
  • the plurality of second semiconductor elements 1B are mounted on the support substrate 2 as shown in FIGS. 3, 7 and 17, respectively. In the examples shown in FIGS. 3, 7 and 17, the plurality of second semiconductor elements 1B are arranged in the second direction y and separated from each other. As shown in FIG. 14, each second semiconductor element 1B is conductively joined to the support substrate 2 (second conductor 24B described later) via a conductive bonding material 61 (conductive bonding material 61B described later). there is As understood from FIG. 7, when viewed in the first direction x, the plurality of first semiconductor elements 1A and the plurality of second semiconductor elements 1B overlap each other. Alternatively, when viewed in the first direction x, each first semiconductor element 1A may be arranged so as not to overlap any second semiconductor element 1B.
  • Each of the plurality of semiconductor elements 1 (the plurality of first semiconductor elements 1A and the plurality of second semiconductor elements 1B) has an element main surface 10a and an element back surface 10b, as shown in FIG.
  • FIG. 15 shows a structural example of each first semiconductor element 1A
  • each second semiconductor element 1B has a similar structure.
  • the element main surface 10a and the element back surface 10b are spaced apart in the thickness direction z.
  • the element main surface 10a faces one direction (upward) in the thickness direction z
  • the element rear surface 10b faces the other direction (downward) in the thickness direction z.
  • each first semiconductor element 1A When each first semiconductor element 1A is joined to the first conductor 24A, the back surface 10b of each first semiconductor element 1A faces the first conductor 24A.
  • the back surface 10b of each second semiconductor element 1B faces the second conductor 24B.
  • a plurality of semiconductor elements 1 (a plurality of first semiconductor elements 1A and a plurality of second semiconductor elements 1B), as shown in FIGS. It has an electrode 15 .
  • the first main-surface electrode 11 , the second main-surface electrode 12 and the back-surface electrode 15 are similarly configured in each semiconductor element 1 .
  • the first principal surface electrode 11 and the second principal surface electrode 12 are arranged on the element principal surface 10 a of each semiconductor element 1 .
  • the first principal surface electrode 11 and the second principal surface electrode 12 are insulated by an insulating film (not shown).
  • the back surface electrode 15 is arranged on the element back surface 10 b of each semiconductor element 1 .
  • the first main surface electrode 11 is, for example, a gate, and a drive signal (for example, gate voltage) for driving the semiconductor element 1 is input.
  • the second main surface electrode 12 is, for example, a source through which a source current flows.
  • Back surface electrode 15 is, for example, a drain through which a drain current flows. The back surface electrode 15 covers the entire area (or substantially the entire area) of the element back surface 10b.
  • the back surface electrode 15 is configured by Ag plating, for example.
  • each semiconductor element 1 When a drive signal (gate voltage) is input to the first main surface electrode 11 (gate) by the switching function part Q1, each semiconductor element 1 switches between a conductive state and a cut-off state according to the drive signal. .
  • the operation of switching between the conductive state and the cutoff state is called a switching operation.
  • a current flows from the back surface electrode 15 (drain) to the second main surface electrode 12 (source) in the conductive state, and does not flow in the cutoff state. That is, each semiconductor element 1 performs switching operation by the switching function part Q1.
  • the semiconductor device A1 converts a first power supply voltage (for example, a DC voltage) into a second power supply voltage (for example, an AC voltage) using the switching function units Q1 of the plurality of semiconductor elements 1 .
  • a first power supply voltage is input to the first power supply terminal 31 and a second power supply voltage is input to the second power supply terminal 32 .
  • Some of the plurality of semiconductor elements 1 (two in the semiconductor device A1) further have a diode function section D1 (see FIG. 22) in addition to the switching function section Q1.
  • a diode function section D1 see FIG. 22
  • one of the plurality of first semiconductor elements 1A (the first semiconductor element 1A arranged on one side of the second direction y in FIG. 7) and the plurality of second semiconductor elements 1B One of them (the second semiconductor element 1B arranged on the other side in the second direction y in FIG. 7) includes a diode function portion D1.
  • the function and role of the diode function part D1 are not particularly limited, for example, a diode for temperature detection can be mentioned.
  • a diode D2 shown in FIG. 22 is, for example, a parasitic diode component of the switching function section Q1. In a configuration different from that of the semiconductor device A1, none of the plurality of semiconductor elements 1 need have the diode function portion D1.
  • each semiconductor element 1 having a diode function portion D1 further includes a pair of third main surface electrodes 13 in addition to a first main surface electrode 11, a second main surface electrode 12, and a rear surface electrode 15. have.
  • a pair of third main surface electrodes 13 are similarly configured in each semiconductor element 1 having a diode function portion D1.
  • a pair of third main surface electrodes 13 are formed on the element main surface 10a, as can be understood from FIG.
  • Each of the pair of third main surface electrodes 13 is electrically connected to the diode function portion D1 in each semiconductor element 1 having the diode function portion D1.
  • Each configuration of the plurality of semiconductor elements 1 (the plurality of first semiconductor elements 1A and the plurality of second semiconductor elements 1B) is not limited to the above example.
  • an additional electrode (for example, source sense) having the same potential as the second main surface electrode 12 may be formed on the element main surface 10a.
  • the support substrate 2 supports a plurality of semiconductor elements 1.
  • the support substrate 2 constitutes the path of the main circuit current switched by each semiconductor element 1 together with the conduction member 5 .
  • the support substrate 2 includes an insulating layer 21, a main surface metal layer 22, a bonding layer 221, a back surface metal layer 23, a first conductor 24A, a second conductor 24B, and a pair of conductive bonding materials 25A and 25B.
  • Insulating layer 21 is, for example, ceramics with excellent thermal conductivity. Examples of such ceramics include AlN (aluminum nitride), SiN (silicon nitride) and Al 2 O 3 (aluminum oxide).
  • the insulating layer 21 may be an insulating resin sheet or the like instead of ceramics.
  • the insulating layer 21 has, for example, a rectangular shape in plan view.
  • the insulating layer 21 has a main surface 21a and a back surface 21b.
  • the main surface 21a and the back surface 21b are spaced apart in the thickness direction z.
  • the main surface 21a faces upward in the thickness direction z, and the back surface 21b faces downward in the thickness direction z.
  • the main surface 21a and the back surface 21b are flat (or substantially flat).
  • the main surface metal layer 22 is formed on the main surface 21a, as shown in FIGS.
  • a constituent material of the main surface metal layer 22 is, for example, Cu or a Cu alloy.
  • the constituent material may be Al or an Al alloy instead of Cu or a Cu alloy.
  • the main surface metal layer 22 includes a first support portion 22A and a second support portion 22B.
  • the first support portion 22A and the second support portion 22B are spaced apart in the first direction x.
  • 24 A of 1st conductors are joined to 22 A of 1st support parts, and 24 A of 1st conductors are supported.
  • the second support portion 22B is joined to the second conductor 24B and supports the second conductor 24B.
  • Each of the first support portion 22A and the second support portion 22B has, for example, a rectangular shape in plan view.
  • the bonding layer 221 is formed on the upper surface of the main surface metal layer 22 (each of the first support portion 22A and the second support portion 22B), as shown in FIG.
  • the bonding layer 221 is Ag plating, for example.
  • the bonding layer 221 is provided, for example, to improve bonding by solid-phase diffusion with the conductive bonding materials 25A and 25B.
  • the back metal layer 23 is formed on the back surface 21b, as shown in FIGS.
  • the constituent material of the back surface metal layer 23 is the same as the constituent material of the main surface metal layer 22 .
  • the lower surface of the back metal layer 23 (the surface facing the other thickness direction z) is exposed from the resin member 7, for example, as shown in FIGS. Unlike this configuration, the lower surface of the back metal layer 23 may be covered with the resin member 7 .
  • a heat dissipating member for example, a heat sink
  • the back metal layer 23 overlaps both the first support portion 22A and the second support portion 22B in plan view.
  • each constituent material of the main surface metal layer 22 and the back surface metal layer 23 in the support substrate 2 is Cu or a Cu alloy
  • the insulating layer 21, the main surface metal layer 22 and the back surface metal layer 23 are made of, for example, DBC (Direct Bonded Copper) substrate.
  • DBC Direct Bonded Copper
  • the insulating layer 21, the main surface metal layer 22 and the back surface metal layer 23 are made of, for example, DBA (Direct Bonded Aluminum) substrate.
  • the first conductor 24A and the second conductor 24B are each plate-like members made of metal. This metal is for example Cu or a Cu alloy.
  • the first conductors 24A and the second conductors 24B are spaced apart in the first direction x as shown in FIGS. 7, 13 and 14 .
  • the first conductor 24A and the second conductor 24B are rectangular in plan view, as shown in FIG.
  • the first conductor 24A and the second conductor 24B overlap when viewed in the first direction x.
  • Each of the first conductor 24A and the second conductor 24B has, for example, a dimension of 15 mm or more and 25 mm or less (preferably 20 mm) in the first direction x, and a dimension of 30 mm or more and 40 mm or less (preferably 35 mm) in the second direction y. ), and the dimension in the thickness direction z is 1.5 mm or more and 3.0 mm or less (preferably 2.0 mm).
  • These dimensions of the first conductor 24A and the second conductor 24B are not limited to the numerical examples described above, and can be changed as appropriate according to the specifications of the semiconductor device A1.
  • the first conductor 24A includes a base material 241, a main surface bonding layer 242 and a back surface bonding layer 243, as shown in FIG.
  • the second conductor 24B also includes a substrate 241, a main-surface bonding layer 242, and a back-surface bonding layer 243, like the first conductor 24A.
  • the base material 241, the main-surface bonding layer 242, and the back-surface bonding layer 243 are similarly configured in the first conductor 24A and the second conductor 24B.
  • the base material 241 is a plate-like member made of metal. This metal is Cu or a Cu alloy.
  • the main surface bonding layer 242 is formed on the upper surface of the base material 241 (the surface facing upward in the thickness direction z).
  • the main surface bonding layer 242 is a surface layer on the upper side in the thickness direction z of each of the first conductor 24A and the second conductor 24B.
  • the main surface bonding layer 242 is Ag plating, for example.
  • the back bonding layer 243 is formed on the lower surface of the base material 241 (the surface facing downward in the thickness direction z).
  • the back bonding layer 243 is a surface layer on the lower side in the thickness direction z in each of the first conductor 24A and the second conductor 24B.
  • the back surface bonding layer 243 is Ag-plated, for example.
  • the first conductor 24A is joined to the first support portion 22A via a conductive joining material 25A.
  • a plurality of first semiconductor elements 1A are provided with a conductive bonding material 61 (described later). are joined via a conductive joining material 61A).
  • the rear surface electrodes 15 (drain) of the plurality of first semiconductor elements 1A are electrically connected to each other via the first conductors 24A.
  • the second conductor 24B is joined to the second support portion 22B via a conductive joining material 25B.
  • a plurality of second semiconductor elements 1B are formed on the upper surface (the surface facing upward in the thickness direction z) of the second conductor 24B with a conductive bonding material 61 (a conductive bonding material to be described later). They are joined via a joining material 61A).
  • the rear surface electrodes 15 (drain) of the plurality of second semiconductor elements 1B are electrically connected to each other via the second conductors 24B.
  • a plurality of recesses 240a are formed on the upper surface of each of the first conductor 24A and the second conductor 24B in the thickness direction z.
  • Each recess 240a is recessed in the thickness direction z from the top surface of the first conductor 24A in the thickness direction z or from the top surface of the second conductor 24B in the thickness direction z.
  • Each concave portion 240a is formed when the resin member 7 is molded.
  • the two recesses 240a formed on the top surface of the first conductor 24A in the thickness direction z are spaced apart in the second direction y and overlap when viewed in the second direction y.
  • the two recesses 240a formed on the upper surface of the second conductor 24B in the thickness direction z are spaced apart in the second direction y and overlap when viewed in the second direction y.
  • the conductive bonding material 25A is interposed between the first supporting portion 22A and the first conductor 24A.
  • the conductive bonding material 25A fixes the first conductor 24A to the first support portion 22A.
  • the conductive bonding material 25B is interposed between the second supporting portion 22B and the second conductor 24B.
  • the conductive bonding material 25B fixes the second conductor 24B to the second support portion 22B.
  • the conductive bonding material 25A has a base layer 251, an upper layer 252 and a lower layer 253, as shown in FIG.
  • the conductive bonding material 25B also has a base layer 251, an upper layer 252 and a lower layer 253, like the conductive bonding material 25A.
  • the base layer 251, upper layer 252 and lower layer 253 are laminated together.
  • Base layer 251, upper layer 252 and lower layer 253 are similarly configured in each conductive bonding material 25A, 25B.
  • the base layer 251 is made of metal, such as Al or an Al alloy.
  • Base layer 251 is, for example, a sheet material.
  • the upper layer 252 is formed on the upper surface of the base layer 251 .
  • the upper layer 252 is configured by Ag plating, for example.
  • the upper layer 252 is interposed between the base layer 251 and the first conductor 24A.
  • the upper layer 252 of the conductive bonding material 25A is bonded to the back bonding layer 243 of the first conductor 24A, for example, by solid-phase diffusion of metal.
  • the upper layer 252 is interposed between the base layer 251 and the second conductor 24B.
  • the upper layer 252 of the conductive bonding material 25B is bonded to the back bonding layer 243 of the second conductor 24B, for example, by solid phase diffusion of metal.
  • a and B are bonded by solid phase diffusion
  • a and B are fixed to each other in a state of direct contact at the bonding interface as a result of solid phase diffusion bonding. It can be said that A and B constitute a solid-phase diffusion bonding layer.
  • the bonding interface may not be clearly present due to the diffusion of metal elements.
  • inclusions such as an oxide film exist on the surface layers of A and B, or gaps exist between A and B, these inclusions and gaps may exist at the bonding interface. sell.
  • the lower layer 253 is formed on the lower surface of the base layer 251 .
  • the lower layer 253 is configured by Ag plating, for example.
  • the conductive bonding material 25A the lower layer 253 is interposed between the base layer 251 and the first support portion 22A.
  • the lower layer 253 of the conductive bonding material 25A is bonded to the bonding layer 221 on the first support portion 22A by solid-phase diffusion of metal, for example.
  • the conductive bonding material 25B the lower layer 253 is interposed between the base layer 251 and the second support portion 22B.
  • the lower layer 253 of the conductive bonding material 25B is bonded to the bonding layer 221 on the second support portion 22B by solid-phase diffusion of metal, for example.
  • the lower layers 253 of the pair of conductive bonding materials 25A and 25B and the bonding layers 221 on the first support portion 22A and the bonding layer 221 on the second support portion 22B are bonded in direct contact with each other at the bonding interface. ing.
  • each of the conductive bonding materials 25A and 25B is not limited to the example having the base layer 251, upper layer 252 and lower layer 253 described above, and may be solder, metal paste material, or sintered metal.
  • the first power terminal 31 and the second power terminal 32 are each plate-like members made of metal. This metal is for example Cu or a Cu alloy.
  • the first power terminal 31 includes an input terminal 31A and two input terminals 31B, and the second power terminal 32 includes two output terminals 32A.
  • 31 A of input terminals are examples of a "1st input terminal”
  • each input terminal 31B is an example of a "2nd input terminal.”
  • a first power supply voltage is applied between the input terminal 31A and the two input terminals 31B. That is, the first power supply voltage is input to the first power supply terminal 31 .
  • the input terminal 31A is, for example, a positive electrode (P terminal)
  • each of the two input terminals 31B is, for example, a negative electrode (N terminal).
  • the input terminal 31A may be the negative electrode (N terminal)
  • each of the two input terminals 31B may be the positive electrode (P terminal).
  • the wiring inside the package may be appropriately changed according to the change in the polarity of the terminals.
  • a second power supply voltage is applied to each of the two output terminals 32A. That is, the second power supply voltage is input to the second power supply terminal 32 .
  • Each of the plurality of input terminals 31A, 31B and the two output terminals 32A includes a portion covered with the resin member 7 and a portion exposed from the resin member 7. As shown in FIG.
  • the input terminal 31A is, for example, integrally formed with the first conductor 24A, as shown in FIG. Unlike this configuration, the input terminal 31A may be separated from the first conductor 24A and conductively joined to the first conductor 24A. As shown in FIG. 7 and the like, the input terminal 31A is located on the opposite side of the plurality of second semiconductor elements 1B with respect to the plurality of first semiconductor elements 1A in the first direction x. The input terminal 31A is electrically connected to the first conductor 24A and to the back surface electrode 15 (drain) of each semiconductor element 1 via the first conductor 24A.
  • Each of the two input terminals 31B is separated from the first conductor 24A as shown in FIG.
  • a second conductive member 52 is joined to each of the two input terminals 31B.
  • the two input terminals 31B are located on the same side as the input terminals 31A with respect to the plurality of first semiconductor elements 1A in the first direction x.
  • Each of the two input terminals 31B is electrically connected to the second conductive member 52 and is also electrically connected to the second main surface electrode 12 (source) of each second semiconductor element 1B via the second conductive member 52 .
  • the first power terminals 31 protrude from the resin member 7 in the first direction x in the semiconductor device A1.
  • the input terminal 31A and the two input terminals 31B are separated from each other.
  • the two input terminals 31B are located on opposite sides of the input terminal 31A in the second direction y.
  • the input terminal 31A and the two input terminals 31B overlap each other when viewed in the second direction y.
  • Each of the two output terminals 32A is formed integrally with, for example, the second conductor 24B, as can be understood from FIGS. Unlike this configuration, each of the two output terminals 32A may be separated from the second conductor 24B and conductively joined to the second conductor 24B. As shown in FIG. 7 and the like, the two output terminals 32A are located on the opposite side of the plurality of second semiconductor elements 1B from the plurality of first semiconductor elements 1A in the first direction x. Each output terminal 32A is electrically connected to the second conductor 24B and electrically connected to the back surface electrode 15 (drain) of each second semiconductor element 1B via the second conductor 24B.
  • the number of output terminals 32A is not limited to two, and may be, for example, one or three or more.
  • this one output terminal 32A is a conductive path to the first main surface electrode 11 (drain) of each second semiconductor element 1B through the second conductor 24B.
  • the second conductor 24B is connected to the central portion in the second direction y.
  • Each of the plurality of control terminals 33 is a pin-shaped terminal for controlling each semiconductor element 1 .
  • the plurality of control terminals 33 includes a plurality of first control terminals 34 and a plurality of second control terminals 35, as shown in FIGS.
  • the plurality of first control terminals 34 are used for controlling the plurality of first semiconductor elements 1A.
  • the plurality of first control terminals 34 as shown in FIGS. 1 and 4, includes a first drive terminal 34A and a plurality of first detection terminals 34B-34D.
  • the first drive terminal 34A is joined to the first conductive substrate 4A, as shown in FIGS.
  • the first drive terminal 34A is electrically connected to each first main surface electrode 11 (gate) of the plurality of first semiconductor elements 1A.
  • the first drive terminal 34A is an input terminal for a first drive signal.
  • the first drive signal is an electrical signal for driving each of the plurality of first semiconductor elements 1A, and is a gate voltage in an example where each first semiconductor element 1A is a MOSFET.
  • the first detection terminal 34B is joined to the first conductive substrate 4A, as shown in FIGS.
  • the first detection terminal 34B is electrically connected to each second main surface electrode 12 (source) of the plurality of first semiconductor elements 1A.
  • the first detection terminal 34B is an output terminal for the first detection signal.
  • the first detection signal is an electrical signal for detecting the conduction state of the plurality of first semiconductor elements 1A.
  • a pair of first detection terminals 34C are respectively joined to the first conductive substrate 4A, as shown in FIGS. Each of the pair of first detection terminals 34C is electrically connected to each of the pair of third main surface electrodes 13 of the first semiconductor element 1A having the diode function portion D1. The pair of first detection terminals 34C are terminals that are electrically connected to the diode function portion D1 of the first semiconductor element 1A.
  • the first detection terminal 34D is joined to the first conductive substrate 4A, as shown in FIGS.
  • the first detection terminal 34D is electrically connected to each rear surface electrode 15 (drain) of the plurality of first semiconductor elements 1A.
  • the voltage of each rear surface electrode 15 of the plurality of first semiconductor elements 1A (voltage corresponding to the drain current) is applied to the first detection terminal 34D.
  • the first detection terminal 34 ⁇ /b>D is a terminal (drain sense terminal) for detecting drain signals of the plurality of semiconductor elements 1 .
  • the plurality of second control terminals 35 are used for controlling the plurality of second semiconductor elements 1B.
  • the multiple second control terminals 35 as shown in FIGS. 1 and 4, include a second drive terminal 35A and multiple second detection terminals 35B and 35C.
  • the second drive terminal 35A is joined to the second conductive substrate 4B, as shown in FIGS.
  • the second drive terminal 35A is electrically connected to each first main surface electrode 11 (gate) of the plurality of second semiconductor elements 1B.
  • the second drive terminal 35A is an input terminal for a second drive signal.
  • the second drive signal is an electrical signal for driving each of the plurality of second semiconductor elements 1B, and is a gate voltage in an example where each second semiconductor element 1B is a MOSFET.
  • the second detection terminal 35B is joined to the second conductive substrate 4B, as shown in FIGS.
  • the second detection terminal 35B is electrically connected to each second main surface electrode 12 (source) of the plurality of second semiconductor elements 1B.
  • the second detection terminal 35B is an output terminal for the second detection signal.
  • the second detection signal is an electrical signal for detecting the conduction state of the plurality of second semiconductor elements 1B.
  • a pair of second detection terminals 35C are joined to the second conductive substrate 4B, as shown in FIGS. 7 and 18, respectively.
  • Each of the pair of second detection terminals 35C is electrically connected to each of the pair of third main surface electrodes 13 of the second semiconductor element 1B having the diode function portion D1.
  • the pair of second detection terminals 35C are terminals that are electrically connected to the diode function portion D1 of the second semiconductor element 1B.
  • the multiple control terminals 33 each include a holder 331 and a metal pin 333.
  • a holder 331 and a metal pin 333 are similarly configured at each control terminal 33 .
  • the holder 331 is made of a conductive material.
  • the holder 331 is bonded to the conductive substrate 4 (either the first conductive substrate 4A or the second conductive substrate 4B) via a conductive bonding material 63, as shown in FIGS. .
  • a metal pin 333 is inserted through the holder 331 .
  • the holder 331 includes a cylindrical portion 331a, an upper flange portion 331b and a lower flange portion 331c.
  • Cylindrical portion 331a is, for example, cylindrical, and in semiconductor device A1, is arranged in a circular posture in plan view.
  • the metal pin 333 is inserted into the tubular portion 331a.
  • the upper end flange portion 331b and the lower end flange portion 331c are arranged to sandwich the cylindrical portion 331a in the thickness direction z.
  • Upper end flange portion 331b and lower end flange portion 331c are, for example, circular in plan view.
  • the upper end flange portion 331b and the lower end flange portion 331c may be elliptical or polygonal (including rectangular) in plan view.
  • the upper end flange portion 331b and the lower end flange portion 331c have the same shape and the same size in plan view.
  • the upper end flange portion 331b and the lower end flange portion 331c are larger than the cylindrical portion 331a in plan view.
  • the upper end collar portion 331b is connected to the edge of the cylindrical portion 331a on the upper side in the thickness direction z.
  • the upper surface of the upper end collar portion 331 b is exposed from the resin member 7 (second projecting portion 752 described later) and is covered with the resin portion 77 .
  • the lower end collar portion 331c is connected to the edge of the cylindrical portion 331a on the lower side in the thickness direction z.
  • the lower end collar portion 331 c is joined to the conductive substrate 4 with a conductive joining material 63 .
  • the holder 331 has a through hole 332 as shown in FIGS. As shown in FIG. 21, the through-hole 332 penetrates the holder 331 in the thickness direction z, and straddles the tubular portion 331a, the upper end flange portion 331b, and the lower end flange portion 331c in the thickness direction z. A metal pin 333 is inserted into the through hole 332 .
  • the through hole 332 has a circular shape in plan view.
  • the inner diameter of holder 331, that is, the diameter r1 of through hole 332 in plan view (see FIG. 8) is, for example, 0.5 mm or more and 1.0 mm or less.
  • the through hole 332 is an example of a "first through hole".
  • the metal pin 333 is a rod-shaped member extending in the thickness direction z.
  • the metal pin 333 is supported by being press-fitted into the holder 331 .
  • the metal pin 333 is inserted from above the holder 331 in the thickness direction z.
  • the metal pin 333 is electrically connected to the conductive substrate 4 (main surface metal layer 42 described later) through the holder 331 .
  • Metal pin 333 is, for example, a pin for a press-fit terminal. In the semiconductor device A1, the metal pin 333 extends straight from the holder 331 in the thickness direction z, but may be partially bent above the holder 331 in the thickness direction z.
  • the metal pin 333 includes a straight portion 333a.
  • the straight portion 333a extends along the thickness direction z.
  • the straight portion 333 a is a portion of the metal pin 333 that is inserted into the through hole 332 . At least a portion of the straight portion 333 a contacts the inner surface of the holder 331 .
  • the dimension d1 (see FIG. 21) of the straight portion 333a in the thickness direction z is 20% or more and 90% or less of the dimension of the holder 331 in the thickness direction z.
  • the dimension d1 in the thickness direction z of the straight portion 333a is, for example, 2.0 mm. Note that the dimension d1 in the thickness direction z of the straight portion 333a corresponds to the amount of insertion of the metal pin 333 into the holder 331. As shown in FIG.
  • the conductive substrate 4 supports a plurality of control terminals 33.
  • the conductive substrate 4 is interposed between the support substrate 2 and the plurality of control terminals 33 .
  • Conductive substrate 4 is composed of, for example, a DBC substrate.
  • the conductive substrate 4 may be composed of a DBA substrate.
  • the conductive substrate 4 may be configured by a printed circuit board instead of the DBC substrate.
  • the conductive substrate 4 includes a first conductive substrate 4A and a second conductive substrate 4B, as shown in FIGS. 7 and 14 and the like.
  • the first conductive substrate 4A is arranged on the first conductor 24A of the support substrate 2 .
  • the first conductive substrate 4A supports a plurality of first control terminals 34 of the plurality of control terminals 33, that is, a first drive terminal 34A and a plurality of first detection terminals 34B-34D.
  • the first conductive substrate 4A is bonded to the first conductor 24A via a bonding material 49, as shown in FIGS.
  • the bonding material 49 may be conductive or insulating, and solder is used, for example.
  • the second conductive substrate 4B is arranged on the second conductor 24B of the support substrate 2 .
  • the second conductive substrate 4B supports a plurality of second control terminals 35 of the plurality of control terminals 33, that is, a second drive terminal 35A and a plurality of second detection terminals 35B and 35C.
  • the second conductive substrate 4B is bonded to the second conductor 24B via a bonding material 49, as shown in FIG.
  • the conductive substrate 4 (first conductive substrate 4A and second conductive substrate 4B, respectively) has an insulating layer 41, a main surface metal layer 42 and a back surface metal layer 43, as shown in FIGS.
  • the insulating layer 41, the main surface metal layer 42, and the back surface metal layer 43 are similarly configured in the first conductive substrate 4A and the second conductive substrate 4B unless otherwise specified.
  • Insulating layer 41 is made of ceramic, for example. This ceramic is for example AlN, SiN or Al 2 O 3 or the like.
  • the insulating layer 41 has, for example, a rectangular shape in plan view. Insulating layer 41, as shown in FIG. 21, has main surface 41a and back surface 41b.
  • the main surface 41a and the back surface 41b are spaced apart in the thickness direction z.
  • the main surface 41a faces upward in the thickness direction z
  • the back surface 41b faces downward in the thickness direction z.
  • the main surface 41a and the back surface 41b are flat (or substantially flat).
  • the main surface metal layer 42 is formed on the main surface 41a of the insulating layer 41, as shown in FIG. Each of the plurality of control terminals 33 is erected on the main surface metal layer 42 .
  • a constituent material of the main surface metal layer 42 is, for example, Cu or a Cu alloy.
  • the constituent material may be Al or an Al alloy instead of Cu or a Cu alloy.
  • the thickness (dimension along the thickness direction z) of the principal surface metal layer 42 is, for example, 200 ⁇ m or more and 500 ⁇ m or less.
  • the main surface metal layer 42 includes a plurality of conductive portions 421-424.
  • the plurality of conductive parts 421 to 424 are separated from each other and insulated.
  • the thickness direction of each conductive portion 421 to 424 is the same as the thickness direction z.
  • the plan view shape of the plurality of conductive portions 421 to 424 is not limited to the illustrated example, and the specifications of the semiconductor device A1 (arrangement of each semiconductor element 1, The arrangement of the first power terminal 31 and the second power terminal 32, etc.) can be changed as appropriate.
  • Each of the conductive portions 421 to 424 of the first conductive substrate 4A is an example of the "first conductive portion”
  • each of the conductive portions 421 to 424 of the second conductive substrate 4B is an example of the "second conductive portion”.
  • a plurality of wires 651 are joined to the conductive portion 421 , and the conductive portion 421 is electrically connected to the first principal surface electrode 11 (gate) of each semiconductor element 1 via each wire 651 .
  • the first drive terminal 34A is joined to the conductive portion 421 of the first conductive substrate 4A
  • the second drive terminal 34A is joined to the conductive portion 421 of the second conductive substrate 4B. 35A is joined.
  • a plurality of wires 652 are joined to the conductive portion 422 , and the conductive portion 422 is electrically connected to the second principal surface electrode 12 (source) of each semiconductor element 1 via each wire 652 .
  • the conductive portion 422 of the first conductive substrate 4A is joined to the first detection terminal 34B, and the conductive portion 422 of the second conductive substrate 4B is joined to the second detection terminal. 35B are joined.
  • a wire 653 is joined to each of the pair of conductive portions 423 , and conducts to each third main surface electrode 13 of the semiconductor element 1 having the diode function portion D1 via the wire 653 .
  • each first detection terminal 34C is joined to each conductive portion 423 of the first conductive substrate 4A, and each conductive portion 423 of the second conductive substrate 4B is connected to each A second detection terminal 35C is joined.
  • a wire 654 is joined to the conductive portion 424 of the first conductive substrate 4A, as shown in FIG. As shown in FIGS. 7 and 20, the first detection terminal 34D is joined to the conductive portion 424 of the first conductive substrate 4A. None of the plurality of wires 641 to 645 are joined to the conductive portion 424 of the second conductive substrate 4B. None of the plurality of control terminals 33 are joined to the conductive portion 424 of the second conductive substrate 4B.
  • the plurality of conductive portions 421-424 each have a terminal bonding surface 420a, an opening 420b and a through hole 420c. Terminal joint surfaces 420a, openings 420b and through-holes 420c are similarly formed in the respective conductive portions 421 to 424 of the first conductive substrate 4A and the second conductive substrate 4B.
  • the terminal joint surface 420a faces upward in the thickness direction z.
  • a holder 331 of each control terminal 33 is joined to the terminal joint surface 420a via a conductive joint material 63, which will be described later.
  • the terminal joint surface 420a is flat (or substantially flat).
  • the opening 420b is formed in the terminal joint surface 420a. As shown in FIG. 8, at least a portion of the outer peripheral edge of the opening 420b is inside the outer peripheral edge 331d of the holder 331 in plan view. Note that the outer peripheral edge 331d of the holder 331 is the outer peripheral edge of the edge of the holder 331 closer to the terminal joint surface 420a in the thickness direction z. Therefore, in a configuration in which the holder 331 has the lower end flange 331c, the outer peripheral edge 331d of the holder 331 in plan view is the outer peripheral edge of the lower end flange 331c in plan view. In the semiconductor device A1, as shown in FIG.
  • the opening 420b is formed such that the outer peripheral edge in plan view is concentric with the outer peripheral edge 331d of the holder 331 in plan view. Moreover, as understood from FIGS. 8 and 21, in plan view, the outer peripheral edge of the opening 420b entirely overlaps the lower end flange 331c.
  • a diameter r2 (see FIG. 8) of opening 420b in plan view is, for example, 0.8 mm or more and 1.6 mm or less.
  • the through-hole 420c is connected to the opening 420b and passes through the conductive parts 421 to 424 in the thickness direction z from the opening 420b.
  • the conductive bonding material 63 is partially formed in the through hole 420c, and the inner surface of the through hole 420c is in contact with the conductive bonding material 63.
  • the inner surface of the through-hole 420c is tapered in the thickness direction z from the side connected to the opening 420b to the side contacting the insulating layer 41 . Unlike this configuration, the inner surface of the through hole 420c does not have to be tapered.
  • the back metal layer 43 is formed on the back surface 41b of the insulating layer 41, as shown in FIG.
  • the back metal layer 43 of the first conductive substrate 4A is bonded to the first conductor 24A via a bonding material 49, as shown in FIGS.
  • the back metal layer 43 of the second conductive substrate 4B is bonded to the second conductor 24B via a bonding material 49, as shown in FIGS.
  • the conducting member 5 constitutes the path of the main circuit current switched by the plurality of semiconductor elements 1 together with the support substrate 2 .
  • the conductive member 5 is separated from the support substrate 2 in the thickness direction z and overlaps the support substrate 2 in plan view.
  • the conduction member 5 is configured by a plate-like member made of metal.
  • the metal is for example Cu or a Cu alloy.
  • Conducting member 5 is partially bent.
  • Conductive member 5 includes a plurality of first conductive members 51 and second conductive members 52 .
  • the main circuit current includes a first main circuit current and a second main circuit current.
  • the first main circuit current is the current that flows between the input terminal 31A and the output terminal 32A.
  • the second main circuit current is the current that flows between the output terminal 32A and the input terminal 31B.
  • the plurality of first conduction members 51 are respectively joined to the respective second main surface electrodes 12 (sources) and the second conductors 24B of the plurality of first semiconductor elements 1A, and are connected to the respective second conductors 24B of the plurality of first semiconductor elements 1A. Conduction is established between the principal surface electrode 12 and the second conductor 24B.
  • each first conductive member 51, each second main surface electrode 12 of the plurality of first semiconductor elements 1A, and each first conductive member 51 and second conductor 24B are, as shown in FIG. They are bonded via a conductive bonding material 591 .
  • Conductive bonding material 591 is, for example, solder, metal paste material, or sintered metal.
  • each first conductive member 51 has a strip shape extending in the first direction x in plan view.
  • the number of first conduction members 51 is three corresponding to the number of first semiconductor elements 1A. Unlike this configuration, for example, one first conductive member 51 may be shared by a plurality of first semiconductor elements 1A without depending on the number of the plurality of first semiconductor elements 1A.
  • the second conduction member 52 conducts each second main surface electrode 12 (source) of the plurality of second semiconductor elements 1B and each input terminal 31B.
  • the second conductive member 52 has a maximum dimension in the first direction x of, for example, 25 mm or more and 40 mm or less (preferably 32 mm), and a maximum dimension in the second direction y of, for example, 30 mm or more and 45 mm or less (preferably 38 mm). These dimensions of the second conductive member 52 are not limited to the numerical examples described above, and can be changed as appropriate according to the specifications of the semiconductor device A1.
  • the second conducting member 52 includes a pair of first wiring portions 521, a second wiring portion 522, a third wiring portion 523 and a plurality of fourth wiring portions 524, as shown in FIGS.
  • One of the pair of first wiring portions 521 is connected to one of the pair of input terminals 31B, and the other of the pair of first wiring portions 521 is connected to the other of the pair of input terminals 31B.
  • Each first wiring portion 521 and each input terminal 31B are joined by a conductive joining material 592, as shown in FIGS.
  • Conductive bonding material 592 is, for example, solder, metal paste material, sintered metal, or the like.
  • each of the pair of first wiring portions 521 has a strip shape extending in the first direction x in plan view. The pair of first wiring portions 521 are spaced apart in the second direction y and arranged parallel (or substantially parallel).
  • the second wiring portion 522 is connected to both of the pair of first wiring portions 521, as shown in FIGS.
  • the second wiring portion 522 is a strip-shaped portion extending in the second direction y in plan view. As understood from FIGS. 5 and 6, the second wiring portion 522 overlaps the plurality of second semiconductor elements 1B in plan view.
  • the second wiring portion 522 is connected to each second semiconductor element 1B, as shown in FIG.
  • the second wiring portion 522 has a plurality of recessed regions 522a. As shown in FIG. 17, each of the plurality of recessed regions 522a protrudes downward in the thickness direction z from the other portions of the second wiring portion 522. As shown in FIG.
  • Conductive bonding material 593 is, for example, solder, metal paste material, sintered metal, or the like.
  • the third wiring portion 523 is connected to both of the pair of first wiring portions 521, as shown in FIGS.
  • the third wiring portion 523 has a strip shape extending in the second direction y in plan view.
  • the third wiring portion 523 is separated from the second wiring portion 522 in the first direction x.
  • the third wiring portion 523 is arranged parallel (or substantially parallel) to the second wiring portion 522 .
  • the third wiring portion 523 overlaps the plurality of first semiconductor elements 1A in plan view.
  • the third wiring portion 523 has a plurality of convex regions 523a. As shown in FIG. 16, each convex region 523a protrudes upward in the thickness direction z from other portions of the third wiring portion 523. As shown in FIG. As shown in FIG. As shown in FIG.
  • each convex region 523a overlaps each first semiconductor element 1A in plan view. Since the third wiring portion 523 has a plurality of convex regions 523a, as shown in FIG. 16, regions are provided on the first semiconductor elements 1A to join the first conduction members 51. As shown in FIG. This can prevent the third wiring portion 523 from coming into contact with each of the first conduction members 51 .
  • Each of the plurality of fourth wiring portions 524 is connected to both the second wiring portion 522 and the third wiring portion 523 as shown in FIGS.
  • Each fourth wiring portion 524 has a strip shape extending in the first direction x in plan view.
  • the plurality of fourth wiring portions 524 are spaced apart in the second direction y and arranged parallel (or substantially parallel) in plan view.
  • One end of each of the plurality of fourth wiring portions 524 in the first direction x is connected to a portion of the third wiring portion 523 that overlaps between two first semiconductor elements 1A adjacent to each other in the second direction y in plan view.
  • the other end in the first direction x is connected to a portion of the second wiring portion 522 that overlaps between two second semiconductor elements 1B adjacent in the second direction y in plan view.
  • openings 53 are formed in the pair of first wiring portions 521 of the second conducting member 52, respectively.
  • Each opening 53 is a partially excised portion when viewed from above.
  • the opening 53 is positioned so as to overlap the first conductor 24A and not overlap the first semiconductor elements 1A in plan view.
  • Each opening 53 is, for example, a through hole penetrating in the thickness direction z, as shown in FIG.
  • Each opening 53 is provided in a portion overlapping near at least two corners of the first conductor 24A in plan view. It is provided on the side near the terminal 31 .
  • the planar shape of each opening 53 is not limited, and may be a hole as in the examples of FIGS. 5 to 7, or may be a notch unlike this example.
  • a plurality of conductive bonding materials 61 respectively bond each semiconductor element 1 and the support substrate 2 .
  • the multiple conductive bonding materials 61 include multiple conductive bonding materials 61A and multiple conductive bonding materials 61B.
  • each of the plurality of conductive bonding materials 61A is interposed between the first conductor 24A and each first semiconductor element 1A.
  • a plurality of conductive bonding materials 61A are respectively fixed to the first semiconductor elements 1A and the first conductors 24A.
  • each of the plurality of conductive bonding materials 61B is interposed between the second conductor 24B and each second semiconductor element 1B.
  • Each of the plurality of conductive bonding materials 61B fixes each second semiconductor element 1B to the second conductor 24B.
  • Each of the plurality of conductive bonding materials 61 has a base layer 611, an upper layer 612 and a lower layer 613, as shown in FIG.
  • a base layer 611, an upper layer 612 and a lower layer 613 are laminated together.
  • the base layer 611, the upper layer 612 and the lower layer 613 are configured similarly in each conductive bonding material 61 (each conductive bonding material 61A, 61B) unless otherwise specified.
  • the base layer 611 is made of metal, such as Al or an Al alloy.
  • Base layer 611 is, for example, a sheet material.
  • the upper layer 612 is formed on the upper surface of the base layer 611, as shown in FIG.
  • the upper layer 612 is interposed between the base layer 611 and the first semiconductor element 1A, as shown in FIG.
  • the upper layer 612 of the conductive bonding material 61A is bonded to the back surface electrode 15 of the first semiconductor element 1A by solid-phase diffusion of metal, for example.
  • the upper layer 612 is interposed between the base layer 611 and the second semiconductor element 1B.
  • the upper layer 612 of the conductive bonding material 61B is bonded to the back electrode 15 of the second semiconductor element 1B, for example, by solid-phase diffusion of metal.
  • the upper layers 612 of the pair of conductive bonding materials 61A and 61B and the backside electrodes 15 of the first semiconductor element 1A and the second semiconductor element 1B are bonded in direct contact with each other at the bonding interface. .
  • the lower layer 613 is formed on the lower surface of the base layer 611, as shown in FIG.
  • the lower layer 613 is interposed between the base layer 611 and the first conductor 24A, as shown in FIG.
  • the lower layer 613 of the conductive bonding material 61A is bonded to the main surface bonding layer 242 of the first conductor 24A by solid phase diffusion of metal, for example.
  • conductive bonding material 61B lower layer 613 is interposed between base layer 611 and second conductor 24B.
  • the lower layer 613 of the conductive bonding material 61B is bonded to the main surface bonding layer 242 of the second conductor 24B, for example, by solid-phase diffusion of metal.
  • the respective lower layers 613 of the pair of conductive bonding materials 61A and 61B and the principal surface bonding layers 242 of the first conductor 24A and the second conductor 24B are bonded in direct contact with each other at the bonding interface. ing.
  • Each conductive bonding material 61 is not limited to the structure having the above-described base layer 611, upper layer 612 and lower layer 613, and may be solder, metal paste material, sintered metal, or the like. may
  • a plurality of conductive bonding materials 63 conductively bond each holder 331 of each control terminal 33 and the main surface metal layer 42 of each conductive substrate 4 (first conductive substrate 4A and second conductive substrate 4B).
  • the plurality of conductive bonding materials 63 are solder, for example.
  • the multiple conductive bonding materials 63 include multiple conductive bonding materials 63A and multiple conductive bonding materials 63B.
  • the conductive bonding material 63A is applied to each of the plurality of first control terminals 34 (the first drive terminal 34A and the plurality of first detection terminals 34B to 34D) and the main surface of the first conductive substrate 4A.
  • the conductive portions 421 to 424 of the metal layer 42 are joined together.
  • each conductive bonding material 63A bonds the holder 331 of the first drive terminal 34A to the conductive portion 421 of the main surface metal layer 42 of the first conductive substrate 4A.
  • the holder 331 of the detection terminal 34B is joined to the conductive portion 422 of the main surface metal layer 42 of the first conductive substrate 4A, and each holder 331 of the pair of first detection terminals 34C is connected to the main surface metal layer 42 of the first conductive substrate 4A.
  • Each conductive portion 423 is joined, and the holder 331 of the first detection terminal 34D is joined to the conductive portion 424 of the main surface metal layer 42 of the first conductive substrate 4A.
  • the conductive bonding material 63B is applied to each of the plurality of second control terminals 35 (the second drive terminals 35A and the plurality of second detection terminals 35B and 35C) and each conductive portion of the main surface metal layer 42 of the second conductive substrate 4B. 421 to 424 are joined.
  • each conductive bonding material 63B bonds the holder 331 of the second drive terminal 35A to the conductive portion 421 of the main surface metal layer 42 of the second conductive substrate 4B.
  • the detection terminals 35B are joined to the conductive portions 422 of the main surface metal layer 42 of the second conductive substrate 4B, and the pair of second detection terminals 35C are joined to the respective conductive portions 423 of the main surface metal layer 42 of the second conductive substrate 4B.
  • each of the plurality of conductive bonding materials 63 is formed in the thickness direction z by the holder 331 (lower end flange 331c) of each control terminal 33 and the conductive substrate 4 (first conductive substrate). It is sandwiched between the main surface metal layers 42 (each of the conductive portions 421 to 424) of the substrate 4A and the second conductive substrate 4B, respectively.
  • the thickness of the sandwiched portion is, for example, 20 ⁇ m or more and 70 ⁇ m or less. Within this range, it is possible to secure an appropriate thinness while securing an appropriate bonding strength.
  • each outer peripheral edge of the plurality of conductive bonding materials 63 is outside the outer peripheral edge 331 d of the holder 331 of each control terminal 33 in plan view.
  • the plurality of conductive bonding materials 63 each include an inflow portion 631 and a filling portion 632.
  • the inflow portion 631 is a portion of each conductive bonding material 63 that is formed inside the through hole 332 of the holder 331 .
  • the upper surface of the inflow portion 631 has an arcuate shape when viewed in a direction perpendicular to the thickness direction z (for example, the first direction x), and curves downward in the thickness direction z.
  • the top surface of inlet 631 may be flat.
  • the shape of the upper surface of the inflow portion 631 may be curved in an arc shape or flattened depending on the type of surface treatment of the holder 331 and the type of the conductive bonding material 63 (solder).
  • a ratio (h1/r1 ⁇ 100) of the dimension h1 in the thickness direction z of the inflow portion 631 to the inner diameter of the holder 331 (diameter r1 of the through hole 332) is, for example, 10% or more and 65% or less.
  • the dimension h1 in the thickness direction z of the inflow portion 631 is, for example, 100 ⁇ m or more and 500 ⁇ m or less.
  • the filling portion 632 is a portion of each conductive bonding material 63 that is formed inside the through hole 420c.
  • a lower surface of the filling portion 632 is curved in an arc shape.
  • the configuration of the conductive bonding material 63 shown in FIG. 21 is an example in which the diameter r2 of the opening 420b in plan view is
  • each conductive bonding material 63 is solder, and each insulating layer 41 of the first conductive substrate 4A and the second conductive substrate 4B is ceramic.
  • 63 has low affinity (low wettability). Therefore, as shown in FIG. 21, a gap 630 is formed between the conductive bonding material 63 and the insulating layer 41 .
  • the insulating layer 41 has a low affinity for the conductive bonding material 63 , so the conductive bonding material 63 is less likely to come into contact with the insulating layer 41 , and voids 630 remain after the conductive bonding material 63 is cured. It is from.
  • At least a portion of the exposed portion 410 of the insulating layer 41 is not in contact with the conductive bonding material 63 due to the gap 630 , as shown in FIG. 21 .
  • each conductive bonding material 63 is solder, and each main surface metal layer 42 of the first conductive substrate 4A and the second conductive substrate 4B is Cu or a Cu alloy.
  • the layer 42 has a high affinity (high wettability) for each conductive bonding material 63 . Therefore, as shown in FIG. 21, each conductive bonding material 63 is in contact with the inner surface of the through hole 420c.
  • each conductive bonding material 63 is solder, and each holder 331 of the plurality of control terminals 33 is made of Cu or a Cu alloy. high wettability (high wettability). Therefore, as shown in FIG. 21, each conductive bonding material 63 flows into the through hole 332 of each holder 331 to form an inflow portion 631 . However, depending on the amount of each conductive bonding material 63 and the volume of each through hole 420c, the inflow portion 631 may not be formed.
  • Each of the plurality of wires 651-654 electrically connects two parts separated from each other.
  • Each of the plurality of wires 651-654 is, for example, a bonding wire.
  • Each constituent material of the plurality of wires 651 to 654 includes, for example, Au (gold), Al or Cu.
  • the multiple wires 651 include multiple first wires 651A and multiple second wires 651B.
  • the plurality of first wires 651A are respectively connected to the first main surface electrode 11 (gate) of each first semiconductor element 1A and the conductive portion 421 of the main surface metal layer 42 of the first conductive substrate 4A. , making them conductive.
  • the plurality of second wires 651B are respectively connected to the first main surface electrode 11 (gate) of each second semiconductor element 1B and the conductive portion 421 of the main surface metal layer 42 of the second conductive substrate 4B. , making them conductive.
  • the multiple wires 652 include multiple first wires 652A and multiple second wires 652B.
  • the plurality of first wires 652A are respectively connected to the second main surface electrode 12 (source) of each first semiconductor element 1A and the conductive portion 422 of the main surface metal layer 42 of the first conductive substrate 4A. , making them conductive.
  • the plurality of second wires 652B are respectively connected to the second main surface electrode 12 (source) of each second semiconductor element 1B and the conductive portion 422 of the main surface metal layer 42 of the second conductive substrate 4B. , making them conductive. Note that when each semiconductor element 1 has an additional electrode for source sense, the first wire 652A and the second wire 652B are used for the additional electrode for source sense instead of the second main surface electrode 12 (source). Bonded to the electrode.
  • the multiple wires 653 include a pair of first wires 653A and a pair of second wires 653B.
  • the pair of first wires 653A are connected to each of the third main surface electrodes 13 of the first semiconductor element 1A having the diode function portion D1 and each of the main surface metal layers 42 of the first conductive substrate 4A. It is joined to the conductive portion 423 to make them conductive.
  • the pair of second wires 654B are respectively connected to the third main surface electrodes 13 of the second semiconductor element 1B having the diode function portion D1 and the main surface metal layer 42 of the second conductive substrate 4B. It is joined to the conductive portion 423 to make them conductive.
  • the wire 654 is joined to the first conductor 24A and the conductive portion 424 of the first conductive substrate 4A to conduct them.
  • the resin member 7 includes the plurality of semiconductor elements 1, a portion of the supporting substrate 2, a portion of each of the first power terminals 31 and the second power terminals 32, and the conductive substrate 4 (the first conductive substrate 4A and the second conductive substrate). It covers the substrate 4B), the conductive member 5 (the first conductive member 51 and the second conductive member 52), the plurality of conductive bonding members 61 and 63, and the plurality of wires 651 to 654, respectively.
  • Resin member 7 is made of, for example, an insulating resin material. This resin material is, for example, an epoxy resin.
  • the resin member 7 is formed by molding, for example.
  • the resin member 7 has, for example, a dimension in the first direction x of 35 mm or more and 60 mm or less, a dimension in the second direction y of 35 mm or more and 50 mm or less, and a dimension of the thickness direction z of 4 mm or more and 15 mm or less. These dimensions are the largest part sizes along each direction. These dimensions of the resin member 7 are not limited to the above examples, and can be changed as appropriate according to the specifications of the semiconductor device A1.
  • the resin member 7 has a resin main surface 71, a resin back surface 72 and a plurality of resin side surfaces 731-734.
  • the resin main surface 71 and the resin back surface 72 are spaced apart in the thickness direction z, as shown in FIGS.
  • the resin main surface 71 faces upward in the thickness direction z
  • the resin back surface 72 faces downward in the thickness direction z.
  • a plurality of control terminals 33 protrude from the resin main surface 71 .
  • the resin back surface 72 has a frame shape surrounding the lower surface (the surface facing downward in the thickness direction z) of the main surface metal layer 42 of the conductive substrate 4 in plan view.
  • the lower surface of the main surface metal layer 42 is exposed from the resin back surface 72 .
  • the resin back surface 72 is flush with the bottom surface of the main surface metal layer 42 .
  • Each of the plurality of resin side surfaces 731 to 734 is connected to both the resin main surface 71 and the resin back surface 72 and sandwiched between them in the thickness direction z. As shown in FIGS. 4, 9, 10, etc., the resin side surface 731 and the resin side surface 732 are spaced apart in the first direction x.
  • the resin side surface 732 faces one of the first directions x, and the resin side surface 731 faces the other of the first direction x.
  • FIG. 1 As shown in FIGS. 4 and 10 to 12, the resin side surface 733 and the resin side surface 734 are spaced apart in the second direction y.
  • the resin side surface 734 faces one side in the second direction y, and the resin side surface 733 faces the other side in the second direction y.
  • the resin side surface 732 is formed with a plurality of recesses 732a.
  • Each recess 732a is a portion recessed in the first direction x in plan view.
  • the plurality of recesses 732a are formed between the input terminal 31A and one of the pair of input terminals 31B and between the input terminal 31A and the other of the pair of input terminals 31B in plan view. There is.
  • the plurality of recesses 732a provide a creepage distance along the resin side surface 732 between the input terminal 31A and one of the pair of input terminals 31B, and a creepage distance along the resin side surface 732 between the input terminal 31A and the other of the pair of input terminals 31B. provided to increase the distance, respectively.
  • the resin member 7 has a plurality of first protrusions 751, a plurality of second protrusions 752, and resin voids 76, as shown in FIGS.
  • Each of the plurality of first protrusions 751 protrudes from the resin main surface 71 in the thickness direction z, as shown in FIG.
  • the plurality of first protrusions 751 are arranged near the four corners of the resin member 7 in plan view.
  • a first projecting end surface 751a is formed at the tip of each first projecting portion 751 (the upper end in the thickness direction z).
  • Each first protruding end face 751a of the plurality of first protruding portions 751 is parallel (or substantially parallel) to the resin main surface 71 and on the same plane (xy plane).
  • Each first projecting portion 751 has, for example, a bottomed hollow truncated cone shape.
  • the plurality of first projecting portions 751 are used as spacers when the semiconductor device A1 is mounted on a control circuit board or the like of the device that uses the power source generated by the semiconductor device A1.
  • the shape of each first projecting portion 751 may be columnar, and is preferably columnar.
  • the plurality of second protrusions 752 protrude from the resin main surface 71 in the thickness direction z, as shown in FIG. 14 and the like.
  • the plurality of second protrusions 752 overlap the plurality of control terminals 33 in plan view.
  • Each metal pin 333 of the plurality of control terminals 33 protrudes from each second protrusion 752 .
  • a part of the holder 331 (the upper surface of the upper end collar portion 331b) is exposed from the upper end surface of each second projecting portion 752 .
  • Each second protrusion 752 has a truncated cone shape.
  • a resin portion 77 is arranged on each second projecting portion 752 .
  • the resin portion 77 is provided on the second projecting portion 752 of the resin member 7, as shown in FIG.
  • the resin portion 77 covers a portion of the holder 331 exposed from the resin member 7 (the upper surface of the upper end collar portion 331 b ) and a portion of the metal pin 333 at each control terminal 33 .
  • the resin portion 77 is made of, for example, an insulating resin material (for example, epoxy resin) like the resin member 7 , but may be made of a material different from that of the resin member 7 .
  • Resin portion 77 is formed by resin potting, for example, after inserting metal pin 333 into holder 331 .
  • the resin void 76 communicates with the recess 240a from the resin main surface 71 in the thickness direction z.
  • the resin void 76 is tapered from the resin main surface 71 to the recess 240a such that the cross-sectional area decreases in the thickness direction z.
  • the resin filling portion 78 is filled in the resin void portion 76 so as to fill the resin void portion 76 .
  • the resin-filled portion 78 is made of an insulating resin material (for example, epoxy resin) like the resin member 7 , but may be made of a material different from that of the resin member 7 .
  • Resin-filled portion 78 is formed, for example, by resin potting. The edge of the resin-filled portion 78 on the lower side in the thickness direction z contacts the concave portions 240a of the first conductor 24A and the second conductor 24B.
  • the actions and effects of the semiconductor device A1 are as follows.
  • the semiconductor device A1 has a bonding structure including a conductive substrate 4 (first conductive substrate 4A or second conductive substrate 4B), control terminals 33, and conductive bonding material 63.
  • the conductive substrate 4 (first conductive substrate 4A or second conductive substrate 4B) has conductive portions 421-424.
  • Control terminal 33 includes holder 331 and metal pin 333 .
  • the conductive joint material 63 joins the conductive portions 421 to 424 and the control terminal 33 .
  • the holder 331 has a through hole 332 .
  • the through-hole 332 penetrates the holder 331 in the thickness direction z, and a portion (straight portion 333a) of the metal pin 333 is inserted therein.
  • Each of the conductive portions 421 to 424 has a terminal joint surface 420a to which the holder 331 is joined, and an opening 420b formed in the terminal joint surface 420a.
  • the conductive bonding material 63 is used when the holder 331 is bonded to the conductive portions 421 to 424. may flow into the through-hole 332 and a sufficient amount of terminal insertion may not be ensured.
  • the bonding structure of the semiconductor device A1 the amount of the conductive bonding material 63 flowing into the through hole 332 is suppressed by the opening 420b.
  • the bonding structure of the semiconductor device A1 can appropriately insert the metal pin 333 into the holder 331 , so that the metal pin 333 can be prevented from falling out of the holder 331 .
  • the dimension d1 (see FIG. 21) in the thickness direction z of the straight portion 333a of the metal pin 333 is 20% or more and 90% or less (preferably 60% or more and 85%) of the dimension of the holder 331 in the thickness direction z. % or less), it can be said that the metal pin 333 is properly inserted into the holder 331 .
  • the diameter r2 of the opening 420b is 0.8 mm
  • the inner diameter of the holder 331 is 0.74 mm
  • the amount of the conductive bonding material 63 creeping up into the through hole 332 is was simulated.
  • the crawl-up amount corresponds to the dimension h1 (see FIG. 21) in the thickness direction z of the inflow portion 631 to be formed.
  • the creeping amount of the conductive bonding material 63 was 500 ⁇ m or more when the opening 420b was not provided, whereas it was 450 ⁇ m or less when the opening 420b was provided. That is, it was confirmed that the amount of the conductive bonding material 63 creeping up into the holder 331 (the through hole 332) was suppressed by providing the opening 420b.
  • the outer peripheral edge of the opening 420b is inside the outer peripheral edge 331d of the holder 331 in plan view.
  • the outer peripheral edge 331d is the outer peripheral edge of the lower edge of the holder 331 in the thickness direction z. According to this configuration, since at least a part of the lower end of the holder 331 in the thickness direction z faces the terminal joint surface 420a, the lower end does not enter the opening 420b.
  • the lower end of the holder 331 in the thickness direction z were to enter the opening 420b, the amount of the conductive bonding material 63 creeping up into the through hole 332 would increase, and the amount of insertion of the metal pin 333 into the holder 331 would be moderate. may not be guaranteed. Therefore, in the bonding structure of the semiconductor device A1, the lower end of the holder 331 in the thickness direction z does not enter the opening 420b. An appropriate amount of insertion of the metal pin 333 can be ensured.
  • the holder 331 includes a tubular portion 331a and a lower end collar portion 331c.
  • the outer peripheral edge of the lower end collar portion 331c is all outside the outer peripheral edge of the cylindrical portion 331a.
  • each conductive bonding material 63 includes an inflow portion 631 formed in the through hole 332 of the holder 331. According to this configuration, the conductive bonding material 63 can increase the bonding strength between the holder 331 and the conductive portions 421 to 424 by the inflow portion 631 .
  • the ratio of the dimension h1 in the thickness direction z of the inflow portion 631 to the diameter r1 of the through hole 332 is 10% or more and 65% or less. According to this configuration, since the ratio is 10% or more, the bonding strength is increased, and since the ratio is 65% or less, an appropriate amount of insertion of the metal pin 333 into the holder 331 can be ensured.
  • each conductive bonding material 63 is outside the outer peripheral edge 331d of the holder 331 of each control terminal 33 in plan view. According to this configuration, the conductive bonding material 63 is interposed between the lower end collar portion 331c of each holder 331 and the terminal bonding surface 420a of each of the conductive portions 421-424 in the thickness direction z. Therefore, the holder 331 of each control terminal 33 is appropriately joined to each conductive portion 421-424.
  • a plurality of control terminals 33 are connected to a control system circuit board on which the semiconductor device A1 is mounted.
  • the control system circuit board may be arranged, for example, above the semiconductor device A1 in the thickness direction z.
  • a first power terminal 31 (a plurality of input terminals 31A and 31B) and a second power terminal 32 (two output terminals 32A) are connected to a power system circuit board on which the semiconductor device A1 is mounted.
  • the power system circuit board may be arranged, for example, next to the semiconductor device A1 in the first direction x.
  • the power circuit board to which the first power terminal 31 and the second power terminal 32 are connected and the control circuit board to which each control terminal 33 (metal pin 333) is connected are arranged in the thickness direction. z can be spaced apart.
  • FIG. 23 Another configuration example of the joint structure of the present disclosure will be described with reference to FIGS. 23 to 30.
  • FIG. 23 is a diagrammatic representation of the joint structure of the present disclosure.
  • FIG. 23 shows a configuration example in which the diameter r2 of the opening 420b is made larger than the diameter r2 of the opening 420b in the semiconductor device A1 in the bonding structure between the conductive portions 421 to 424 and the control terminals 33.
  • FIG. 23 is an enlarged sectional view of a main part corresponding to FIG. 21.
  • FIG. FIG. 23 shows an example of the conductive bonding material 63 when the diameter r2 of the opening 420b in plan view is about 1.6 mm, for example.
  • the conductive bonding material 63 does not include the inflow portion 631 because the gap 630 is connected to the through hole 332 . This is because the volume of the through-hole 420c is increased by increasing the diameter r2 of the opening 420b.
  • FIG. 24 shows a configuration example in which a depression 420d is provided in each of the conductive portions 421 to 424 instead of the through hole 420c in the joint structure between the conductive portions 421 to 424 and each control terminal 33.
  • FIG. 24 is an enlarged cross-sectional view of a main part corresponding to FIG. 21.
  • the depression 420d is connected to the opening 420b similarly to the through hole 420c.
  • the depth of recess 420d is, for example, 50 ⁇ m or more and 200 ⁇ m or less.
  • the depth of the recess 420d is the dimension along the thickness direction z from the terminal bonding surface 420a to the bottom of the recess 420d.
  • a depression 420d may be formed instead of the through hole 420c. This is because even the depression 420d can ensure an appropriate volume.
  • the thickness of main surface metal layer 42 dimension in thickness direction z of conductive parts 421 to 424.
  • the conductive bonding material 63 is not in contact with the insulating layer 41, so the filling portion 632 fills the entire recess 420d. In other words, in the joint structure shown in FIG. 24, no gap 630 is formed.
  • FIG. 25 to 30 show configuration examples in which the shapes of the openings 420b in plan view are different in the joining structure between the conductive parts 421 to 424 and the control terminals 33.
  • FIG. 25 to 30 are enlarged views of essential parts corresponding to FIG. However, in FIGS. 25 to 30, the holder 331 of each control terminal 33 is shown by imaginary lines, and the metal pin 333 and each conductive bonding material 63 of each control terminal 33 are omitted.
  • the openings 420b of the conductive parts 421 to 424 overlap the through holes 332 in plan view. That is, the bonding structure shown in FIG. 25 has a smaller diameter r2 of the opening 420b in plan view than the bonding structure in the semiconductor device A1.
  • the opening 420b of each of the conductive parts 421 to 424 is formed in an elliptical shape in plan view, and a part of the outer peripheral edge of the opening 420b is part of the holder 331 in plan view. It is outside the outer peripheral edge 331d.
  • the longitudinal direction of the opening 420b in plan view is along the first direction x.
  • the openings 420b of the conductive parts 421 to 424 are formed in a rectangular shape in plan view.
  • the openings 420b of the conductive portions 421 to 424 are formed in a rectangular shape in plan view, but unlike the example shown in FIG. A part of the outer peripheral edge of the opening 420 b is outside the outer peripheral edge 331 d of the holder 331 when viewed.
  • the longitudinal direction of the opening 420b in plan view is along the first direction x.
  • each of the conductive parts 421 to 424 has a plurality of openings 420b, and each of the plurality of openings 420b is linear in plan view.
  • the plurality of openings 420b each extend in the second direction y and are arranged parallel to each other.
  • each of the plurality of openings 420b extends along the second direction y, but each may extend along any direction perpendicular to the thickness direction z.
  • the openings 420b of the conductive parts 421 to 424 are arranged in a grid pattern in which two stripes along the first direction x and two stripes along the second direction y intersect each other in plan view. formed.
  • each of the number of stripes along the first direction x and the number of stripes along the second direction y may be three or more.
  • each stripe along the first direction x and each stripe along the second direction y are not limited to being perpendicular to each other as shown in FIG. 30, and may intersect each other.
  • the outer peripheral edge of the opening 420b is at least A part of it is inside the outer peripheral edge 331 d of the holder 331 . Therefore, it is possible to prevent the conductive bonding material 63 from creeping up into the through hole 332 , and to secure an appropriate amount of insertion of the metal pin 333 into the holder 331 .
  • the plurality of control terminals 33 includes holders 331 and metal pins 333.
  • both or one of the first power terminal 31 and the second power terminal 32 may be configured.
  • the second power supply terminal 32 (each output terminal 32 ⁇ /b>A) may include a holder and a metal pin similar to the holder 331 and metal pin 333 of each control terminal 33 .
  • FIG. 31 shows a semiconductor device according to such a modification.
  • the holder of each output terminal 32A is joined, for example, to the second conductor 24B.
  • a through-hole or depression similar to the through-hole 420c or depression 420d may be formed in a portion of the second conductor 24B where the holder of each output terminal 32A is joined.
  • the metal pins thicker than the metal pins 333 of the plurality of control terminals 33 .
  • the joint structure of the present disclosure is not limited to signal terminals, and can also be applied to power supply terminals.
  • junction structure of the present disclosure shows an example applied to a semiconductor device including a switching element, it can be , transformers, capacitors and integrated circuits).
  • junction structure and semiconductor device according to the present disclosure are not limited to the above-described embodiments.
  • the specific configuration of each part of the junction structure and the semiconductor device of the present disclosure can be changed in various ways.
  • the present disclosure includes the embodiments set forth in the Appendix below. Appendix 1.
  • a conductive substrate having a conductive portion; a conductive tubular holder and a terminal including a metal pin inserted into the holder; a conductive bonding material that bonds the conductive portion and the holder; and the metal pin includes a straight portion extending along the thickness direction of the conductive portion; the holder has a first through hole extending in the thickness direction and into which the straight portion of the metal pin is inserted;
  • the conductive portion has a terminal bonding surface to which the holder is bonded and an opening formed in the terminal bonding surface, The joining structure, wherein an outer peripheral edge of the opening is at least partially inside an outer peripheral edge of the holder when viewed in the thickness direction.
  • the holder includes a tubular portion, and an upper end flange portion and a lower end flange portion that are arranged to sandwich the tubular portion in the thickness direction,
  • the first through-hole according to appendix 1 wherein the first through-hole extends over the tubular portion, the upper end flange portion, and the lower end flange portion in the thickness direction, and the lower end flange portion is joined to the conductive portion. junction structure.
  • Appendix 3 The joining structure according to appendix 2, wherein the outer peripheral edge of the holder is the outer peripheral edge of the lower end flange when viewed in the thickness direction.
  • Appendix 4. The joining structure according to appendix 3, wherein the entire outer peripheral edge of the opening overlaps the lower end flange when viewed in the thickness direction.
  • Appendix 5. The joining structure according to any one of Appendixes 2 to 4, wherein each of the cylindrical portion and the first through hole is circular when viewed in the thickness direction.
  • Appendix 6. The conductive bonding material includes an inflow portion formed in the first through hole, The joining structure according to Appendix 5, wherein the inflow portion is connected in the thickness direction from a side of the holder on which the conductive portion is located.
  • Appendix 7. The joint structure according to appendix 6, wherein a ratio of the dimension of the inflow portion in the thickness direction to the diameter of the first through hole is 10% or more and 65% or less. Appendix 8. 7.
  • the conductive portion includes a second through hole connected to the opening,
  • the conductive substrate includes an insulating layer;
  • the conductive portion is laminated on one side of the insulating layer in the thickness direction,
  • the insulating layer includes an exposed portion that overlaps the second through hole when viewed in the thickness direction,
  • the bonding structure according to Appendix 9 wherein at least part of the exposed portion does not come into contact with the conductive bonding material.
  • Appendix 11. 9. The joining structure according to any one of Appendices 1 to 8, wherein the conductive portion includes a depression connected to the opening.
  • Appendix 13 a joint structure according to any one of appendices 1 to 12; and a semiconductor element electrically connected to the terminal.
  • Appendix 14 14. The semiconductor device according to appendix 13, wherein the terminal is a control terminal for controlling the semiconductor element. Appendix 15. further comprising a first power terminal and a second power terminal each electrically connected to the semiconductor element; a first power supply voltage is input to the first power supply terminal; 15. The semiconductor device according to appendix 14, wherein the second power supply terminal receives a second power supply voltage. Appendix 16.
  • the semiconductor element includes a first semiconductor element bonded to the first conductor and a second semiconductor element bonded to the second conductor
  • the conductive substrate includes a first conductive substrate bonded to the first conductor and a second conductive substrate bonded to the second conductor
  • the conductive portion includes a first conductive portion possessed by the first conductive substrate and a second conductive portion possessed by the second conductive substrate
  • the first power supply terminal includes a first input terminal connected to the first conductor and a second input terminal connected to the second semiconductor element
  • the second power terminal is an output terminal connected to the second conductor
  • the control terminal is joined to the first conductive portion and controls the first semiconductor element
  • the second control terminal is joined to the second conductive portion and controls the second semiconductor element.
  • each of the first semiconductor element and the second semiconductor element is a switching element that performs a switching operation;
  • the first control terminal includes a first drive terminal for controlling the switching operation of the first semiconductor element and a first detection terminal for detecting the conduction state of the first semiconductor element;
  • Appendix 16 wherein the second control terminal includes a second drive terminal for controlling the switching operation of the second semiconductor element, and a second detection terminal for detecting the conduction state of the second semiconductor element.
  • Appendix 18 a resin member covering part of each of the first control terminal and the second control terminal, the first conductive substrate and the second conductive substrate, and the first semiconductor element and the second semiconductor element; 18.
  • the semiconductor device according to Appendix 16 or 17, wherein each of the first control terminal and the second control terminal protrudes through the resin member in the thickness direction.
  • Appendix 19 The resin member has a resin main surface and a resin back surface separated in the thickness direction, and a resin side surface sandwiched between the resin main surface and the resin back surface in the thickness direction, The resin side surface faces the first direction, 19.
  • the semiconductor device according to appendix 18, wherein the first power terminal and the second power terminal protrude in the first direction from the resin side surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

接続構造は、導電部を有する導電基板と、導電性を有する筒状のホルダおよび前記ホルダに挿入された金属ピンを含む端子と、前記導電部と前記ホルダとを接合する導電性接合材と、を備える。前記金属ピンは、前記導電部の厚さ方向に沿って延びる直状部を含む。前記ホルダは、前記厚さ方向に延び、且つ、前記金属ピンの前記直状部が挿入される第１貫通孔を有する。前記導電部は、前記ホルダが接合される端子接合面と、前記端子接合面に形成された開口部とを有する。前記厚さ方向に見て、前記開口部の外周縁は、少なくとも一部が前記ホルダの外周縁の内方にある。

Description

接合構造および半導体装置
　本開示は、接合構造および半導体装置に関する。
　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体素子を備える半導体装置が知られている。このような半導体装置は、産業機器から家庭用電気器具や情報端末、車載用機器まであらゆる電子機器に搭載されうる。特許文献１には、従来の半導体装置（電力用半導体モジュール）が開示されている。特許文献１に記載の電力用半導体モジュールは、セラミック回路基板と、電力用半導体素子と、金属筒と、外部端子と、トランスファモールド樹脂と、を備える（特許文献１の図６参照）。セラミック回路基板は、セラミック板、および、セラミック板に設けられた銅箔の導電部（配線パターン）を含む。電力用半導体素子と、金属筒とは、セラミック回路基板の配線パターンに配置される。金属筒は、たとえばはんだにより配線パターンに接合される。外部端子は、金属筒にたとえば圧入接合される。外部端子は、トランスファモールド樹脂の上面から突き出ている。
特開２０１０－１２９７９５号公報
　特許文献１に記載の電力用半導体装置では、金属筒に外部端子が挿入される。このように金属筒に外部端子を挿入する構成では、金属筒への外部端子の挿入量が少なければ、外部端子が金属筒から抜けてしまう虞がある。
　本開示は、上記事情に鑑みて考え出されたものであり、金属筒への外部端子の挿入量を適度に確保することが可能な、金属筒と導電部との接合構造を提供することを一の課題とする。また、本開示は、このような接合構造を備える半導体装置を提供することを別の課題とする。
　本開示の第１の側面によって提供される接合構造は、導電部を有する導電基板と、導電性を有する筒状のホルダ、および、前記ホルダに挿入された金属ピンを含む端子と、前記導電部と前記ホルダとを接合する導電性接合材と、を備えており、前記金属ピンは、前記導電部の厚さ方向に沿って延びる直状部を含み、前記ホルダは、前記厚さ方向に延び、且つ、前記金属ピンの前記直状部が挿入される第１貫通孔を有し、前記導電部は、前記ホルダが接合される端子接合面と、前記端子接合面に形成された開口部とを有し、前記厚さ方向に見て、前記開口部の外周縁は、少なくとも一部が前記ホルダの外周縁の内方にある。
　本開示の第２の側面によって提供される半導体装置は、第１の側面によって提供される接合構造と、前記端子に電気的に接続された半導体素子とを備える。
　本開示の接合構造によれば、ホルダへの金属ピンの挿入量を適度に確保することができる。また、本開示の半導体装置は、ホルダへの金属ピンの挿入量を適度に確保された接合構造を備えるので、ホルダからの金属ピンの抜けを抑制できる。
図１は、実施形態にかかる半導体装置を示す斜視図である。 図２は、図１の斜視図において、複数のワイヤ、樹脂部材、樹脂部および樹脂充填部を省略した図である。 図３は、図２の斜視図において、導通部材（第１導通部材および第２導通部材）を省略した図である。 図４は、実施形態にかかる半導体装置を示す平面図である。 図５は、図４の平面図において、樹脂部材、樹脂部および樹脂充填部を想像線で示した図である。 図６は、図５の一部を拡大した部分拡大図であって、樹脂部材、樹脂部および樹脂充填部を省略した図である。 図７は、図５の平面図において、導通部材５の一部（第２導通部材）を想像線で示した図である。 図８は、図７の一部を拡大した部分拡大図であって、本開示の接合構造を示す要部拡大平面図である。 図９は、実施形態にかかる半導体装置を示す正面図である。 図１０は、実施形態にかかる半導体装置を示す底面図である。 図１１は、実施形態にかかる半導体装置を示す左側面図である。 図１２は、実施形態にかかる半導体装置を示す右側面図である。 図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図５のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１５は、図１４の一部を拡大した部分拡大図である。 図１６は、図５のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、図５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図１８は、図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。 図２０は、図５のＸＸ－ＸＸ線に沿う断面図である。 図２１は、図２０の一部を拡大した部分拡大図であって、本開示の接合構造を示す要部拡大断面図である。 図２２は、実施形態にかかる半導体装置の回路構成例を示す図である。 図２３は、本開示の接合構造の他の構成例を示す要部拡大断面図である。 図２４は、本開示の接合構造の他の構成例を示す要部拡大断面図である。 図２５は、本開示の接合構造の他の構成例を示す要部拡大平面図である。 図２６は、本開示の接合構造の他の構成例を示す要部拡大平面図である。 図２７は、本開示の接合構造の他の構成例を示す要部拡大平面図である。 図２８は、本開示の接合構造の他の構成例を示す要部拡大平面図である。 図２９は、本開示の接合構造の他の構成例を示す要部拡大平面図である。 図３０は、本開示の接合構造の他の構成例を示す要部拡大平面図である。 図３１は、本開示の半導体装置の他の構成例を示す斜視図であって、複数のワイヤ、樹脂部材、樹脂部および樹脂充填部を省略した図である。
　本開示の接合構造および半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素に、同じ符号を付して、重複する説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。また、「ある方向に見てある物Ａがある物Ｂに重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
　図１～図２２は、本開示の半導体装置Ａ１の一例を示している。半導体装置Ａ１は、複数の半導体素子１、支持基板２、第１電源端子３１、第２電源端子３２、複数の制御端子３３、導電基板４、導通部材５、複数の導電性接合材６１，６３、複数のワイヤ６５１～６５４および樹脂部材７を備えている。導電基板４は、第１導電基板４Ａおよび第２導電基板４Ｂを含む。導通部材５は、第１導通部材５１および第２導通部材５２を含む。
　説明の便宜上、半導体装置Ａ１の厚さ方向を「厚さ方向ｚ」という。以下の説明では、厚さ方向ｚの一方を上方といい、他方を下方ということがある。なお、以下の説明では、「上」、「下」、「上方」、「下方」、「上面」および「下面」などは、厚さ方向ｚにおける各部品等の相対的位置関係を示すものであり、必ずしも重力方向との関係を規定する用語ではない。また、「平面視」とは、厚さ方向ｚに見たときをいう。厚さ方向ｚに対して直交する１つの方向を「第１方向ｘ」という。一例として、第１方向ｘは、半導体装置Ａ１の平面図（図４および図５参照）における左右方向である。厚さ方向ｚおよび第１方向ｘに直交する方向を「第２方向ｙ」という。一例として、第２方向ｙは、半導体装置Ａ１の平面図（図４および図５参照）における上下方向である。
　複数の半導体素子１はそれぞれ、半導体装置Ａ１の機能中枢である。各半導体素子１の構成材料は、たとえばＳｉＣ（炭化ケイ素）を含む。当該構成材料は、ＳｉＣに限定されず、Ｓｉ（ケイ素）、ＧａＡｓ（ヒ化ガリウム）あるいはＧａＮ（窒化ガリウム）などを含んでいてもよい。各半導体素子１は、たとえばスイッチング素子である。各半導体素子１は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成されたスイッチング機能部Ｑ１（図２２参照）を有する。スイッチング機能部Ｑ１は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタや、ＩＧＢＴのようなバイポーラトランジスタなど、他のトランジスタであってもよい。複数の半導体素子１は、互いに同一の素子である。各半導体素子１は、たとえばｎチャネル型のＭＯＳＦＥＴであるが、ｐチャネル型のＭＯＳＦＥＴであってもよい。
　複数の半導体素子１は、図３および図７などに示すように、少なくとも１つの第１半導体素子１Ａおよび少なくとも１つの第２半導体素子１Ｂを含む。図示された例では、半導体装置Ａ１は、複数（３つ）の第１半導体素子１Ａと複数（３つ）の第２半導体素子１Ｂとを備えるが、第１半導体素子１Ａの数および第２半導体素子１Ｂの数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて適宜変更される。
　半導体装置Ａ１は、図２２に示すように、たとえばハーフブリッジ回路として構成される。複数の第１半導体素子１Ａは、半導体装置Ａ１の上アーム回路を構成し、複数の第２半導体素子１Ｂは、半導体装置Ａ１の下アーム回路を構成する。図２２に示すように、上アーム回路において、複数の第１半導体素子１Ａは、互いに並列に接続され、下アーム回路において、複数の第２半導体素子１Ｂは、互いに並列に接続される。各第１半導体素子１Ａと各第２半導体素子１Ｂとは、直列に接続される。別言すれば、各第１半導体素子１Ａは、３つの第２半導体素子１Ｂの各々に対して直列に接続される。
　複数の第１半導体素子１Ａはそれぞれ、図３、図７および図１６などに示すように、支持基板２に搭載されている。図３、図７および図１６に示す例では、複数の第１半導体素子１Ａは、第２方向ｙに並んでおり、互いに離間する。図１４および図１５に示すように、各第１半導体素子１Ａは、導電性接合材６１（後述の導電性接合材６１Ａ）を介して、支持基板２（後述の第１導電体２４Ａ）に導通接合されている。
　複数の第２半導体素子１Ｂはそれぞれ、図３、図７および図１７などに示すように、支持基板２に搭載されている。図３、図７および図１７に示す例では、複数の第２半導体素子１Ｂは、第２方向ｙに並んでおり、互いに離間する。図１４に示すように、各第２半導体素子１Ｂは、導電性接合材６１（後述の導電性接合材６１Ｂ）を介して、支持基板２（後述の第２導電体２４Ｂ）に導通接合されている。図７から理解されるように、第１方向ｘに見て、複数の第１半導体素子１Ａと複数の第２半導体素子１Ｂとは、それぞれ重なる。これとは異なり、第１方向ｘに見て、各第１半導体素子１Ａが、いずれの第２半導体素子１Ｂとも重ならないように配置してもよい。
　複数の半導体素子１（複数の第１半導体素子１Ａおよび複数の第２半導体素子１Ｂ）はそれぞれ、図１５に示すように、素子主面１０ａおよび素子裏面１０ｂを有する。なお、図１５では、各第１半導体素子１Ａの構造例を示しているが、各第２半導体素子１Ｂも同様の構造である。図１５に示すように、各半導体素子１において、素子主面１０ａと素子裏面１０ｂとは、厚さ方向ｚに離間する。素子主面１０ａは、厚さ方向ｚの一方（上方）を向き、素子裏面１０ｂは、厚さ方向ｚの他方（下方）を向く。各第１半導体素子１Ａが第１導電体２４Ａに接合された際、各第１半導体素子１Ａの素子裏面１０ｂは第１導電体２４Ａに対向する。各第２半導体素子１Ｂが第２導電体２４Ｂに接合された際、各第２半導体素子１Ｂの素子裏面１０ｂは第２導電体２４Ｂに対向する。
　複数の半導体素子１（複数の第１半導体素子１Ａおよび複数の第２半導体素子１Ｂ）はそれぞれ、図７および図１５に示すように、第１主面電極１１、第２主面電極１２および裏面電極１５を有する。第１主面電極１１、第２主面電極１２および裏面電極１５は、各半導体素子１において同様に構成される。第１主面電極１１および第２主面電極１２は、各半導体素子１の素子主面１０ａに配置されている。第１主面電極１１および第２主面電極１２は、図示しない絶縁膜により絶縁されている。裏面電極１５は、各半導体素子１の素子裏面１０ｂに配置されている。
　各半導体素子１において、第１主面電極１１は、たとえばゲートであって、半導体素子１を駆動させるための駆動信号（たとえばゲート電圧）が入力される。各半導体素子１において、第２主面電極１２は、たとえばソースであって、ソース電流が流れる。裏面電極１５は、たとえばドレインであって、ドレイン電流が流れる。裏面電極１５は、素子裏面１０ｂの全域（あるいは略全域）を覆っている。裏面電極１５は、たとえばＡｇめっきにより構成される。
　各半導体素子１は、上記スイッチング機能部Ｑ１により、第１主面電極１１（ゲート）に駆動信号（ゲート電圧）が入力されると、この駆動信号に応じて、導通状態と遮断状態とが切り替わる。この導通状態と遮断状態とが切り替わる動作をスイッチング動作という。導通状態では、裏面電極１５（ドレイン）から第２主面電極１２（ソース）に電流が流れ、遮断状態では、この電流が流れない。つまり、各半導体素子１は、スイッチング機能部Ｑ１により、スイッチング動作を行う。半導体装置Ａ１は、複数の半導体素子１のスイッチング機能部Ｑ１により、第１電源電圧（たとえば直流電圧）を第２電源電圧（たとえば交流電圧）に変換する。第１電源電圧は、第１電源端子３１に入力され、第２電源電圧は、第２電源端子３２に入力される。
　複数の半導体素子１のうちのいくつか（半導体装置Ａ１では２つ）は、上記スイッチング機能部Ｑ１の他に、ダイオード機能部Ｄ１（図２２参照）をさらに有する。図７に示す例では、複数の第１半導体素子１Ａのうちの１つ（図７の最も第２方向ｙの一方側に配置された第１半導体素子１Ａ）と複数の第２半導体素子１Ｂのうちの１つ（図７の最も第２方向ｙの他方側に配置された第２半導体素子１Ｂ）とが、ダイオード機能部Ｄ１を含んでいる。ダイオード機能部Ｄ１について、その機能や役割は特に限定されないが、たとえば温度検出用ダイオードが挙げられる。なお、図２２に示すダイオードＤ２は、たとえばスイッチング機能部Ｑ１の寄生ダイオード成分である。半導体装置Ａ１と異なる構成において、複数の半導体素子１のいずれもがダイオード機能部Ｄ１を有していなくてもよい。
　ダイオード機能部Ｄ１を有する各半導体素子１は、図７に示すように、第１主面電極１１、第２主面電極１２、裏面電極１５の他に、一対の第３主面電極１３をさらに有する。一対の第３主面電極１３は、ダイオード機能部Ｄ１を有する各半導体素子１において同様に構成される。一対の第３主面電極１３は、図７から理解されるように、素子主面１０ａに形成されている。一対の第３主面電極１３はそれぞれ、ダイオード機能部Ｄ１を有する各半導体素子１において、ダイオード機能部Ｄ１に導通する。
　複数の半導体素子１（複数の第１半導体素子１Ａおよび複数の第２半導体素子１Ｂ）の各構成は、上記した例に限定されない。たとえば、第２主面電極１２と同電位である追加の電極（たとえばソースセンス）が素子主面１０ａに形成されていてもよい。
　支持基板２は、複数の半導体素子１を支持する。支持基板２は、導通部材５とともに、各半導体素子１によってスイッチングされる主回路電流の経路を構成する。支持基板２は、絶縁層２１、主面金属層２２、接合層２２１、裏面金属層２３、第１導電体２４Ａ、第２導電体２４Ｂおよび一対の導電性接合材２５Ａ，２５Ｂを含む。
　絶縁層２１は、たとえば熱伝導性に優れたセラミックスである。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）またはＡｌ2Ｏ3（酸化アルミニウム）などがある。絶縁層２１は、セラミックスではなく、絶縁樹脂シートなどであってもよい。絶縁層２１は、たとえば平面視矩形状である。
　図１３～図１５に示すように、絶縁層２１は、主面２１ａおよび裏面２１ｂを有する。主面２１ａおよび裏面２１ｂは、厚さ方向ｚに離間する。主面２１ａは、厚さ方向ｚ上方を向き、裏面２１ｂは、厚さ方向ｚ下方を向く。主面２１ａおよび裏面２１ｂは、平坦（あるいは略平坦）である。
　主面金属層２２は、図１３～図１５に示すように、主面２１ａに形成される。主面金属層２２の構成材料は、たとえばＣｕまたはＣｕ合金である。当該構成材料は、ＣｕまたはＣｕ合金のいずれでもなくＡｌまたはＡｌ合金であってもよい。
　図１３および図１４に示すように、主面金属層２２は、第１支持部２２Ａおよび第２支持部２２Ｂを含む。第１支持部２２Ａおよび第２支持部２２Ｂは、第１方向ｘに離間する。第１支持部２２Ａは、第１導電体２４Ａが接合され、第１導電体２４Ａを支持する。第２支持部２２Ｂは、第２導電体２４Ｂが接合され、第２導電体２４Ｂを支持する。第１支持部２２Ａおよび第２支持部２２Ｂはそれぞれ、たとえば平面視矩形状である。
　接合層２２１は、図１５に示すように、主面金属層２２（第１支持部２２Ａおよび第２支持部２２Ｂのそれぞれ）の上面に形成されている。接合層２２１は、たとえばＡｇめっきである。接合層２２１は、たとえば、各導電性接合材２５Ａ，２５Ｂとの固相拡散による接合を良好にするために設けられる。
　裏面金属層２３は、図１３～図１５に示すように、裏面２１ｂに形成される。裏面金属層２３の構成材料は、主面金属層２２の構成材料と同じである。裏面金属層２３の下面（厚さ方向ｚの他方を向く面）は、図１０および図１３～図１５に示すように、たとえば樹脂部材７から露出する。この構成とは異なり、裏面金属層２３の下面は、樹脂部材７に覆われていてもよい。裏面金属層２３の下面が樹脂部材７から露出する例では、当該下面に、図示しない放熱部材（たとえばヒートシンク）などが取り付け可能である。裏面金属層２３は、平面視において第１支持部２２Ａおよび第２支持部２２Ｂの両方に重なる。
　支持基板２において、主面金属層２２および裏面金属層２３の各構成材料がＣｕまたはＣｕ合金である例では、絶縁層２１、主面金属層２２および裏面金属層２３は、たとえばＤＢＣ（Direct Bonded Copper）基板で構成される。この構成とは異なり、主面金属層２２および裏面金属層２３の各構成材料がＡｌまたはＡｌ合金である例では、絶縁層２１、主面金属層２２および裏面金属層２３は、たとえばＤＢＡ（Direct Bonded Aluminum）基板で構成される。
　第１導電体２４Ａおよび第２導電体２４Ｂはそれぞれ、金属製の板状部材である。この金属は、たとえばＣｕまたはＣｕ合金である。第１導電体２４Ａおよび第２導電体２４Ｂは、第１電源端子３１および第２電源端子３２ととともに、複数の半導体素子１への導通経路を構成する。第１導電体２４Ａおよび第２導電体２４Ｂは、図７、図１３および図１４に示すように、第１方向ｘに離間する。第１導電体２４Ａおよび第２導電体２４Ｂは、図７に示すように、平面視矩形状である。第１導電体２４Ａおよび第２導電体２４Ｂは、第１方向ｘに見て重なる。第１導電体２４Ａおよび第２導電体２４Ｂはそれぞれ、たとえば第１方向ｘの寸法が１５ｍｍ以上２５ｍｍ以下（好ましくは２０ｍｍ）であり、たとえば第２方向ｙの寸法が３０ｍｍ以上４０ｍｍ以下（好ましくは３５ｍｍ）であり、たとえば厚さ方向ｚの寸法が１．５ｍｍ以上３．０ｍｍ以下（好ましくは２．０ｍｍ）である。第１導電体２４Ａおよび第２導電体２４Ｂのこれらの寸法は、上記した数値例に限定されず、半導体装置Ａ１の仕様に応じて適宜変更されうる。
　第１導電体２４Ａは、図１５に示すように、基材２４１、主面接合層２４２および裏面接合層２４３を含む。第２導電体２４Ｂも、第１導電体２４Ａと同様に、基材２４１、主面接合層２４２および裏面接合層２４３を含む。基材２４１、主面接合層２４２および裏面接合層２４３は、第１導電体２４Ａおよび第２導電体２４Ｂにおいて同様に構成される。基材２４１は、金属製の板状部材である。この金属は、ＣｕあるいはＣｕ合金である。主面接合層２４２は、基材２４１の上面（厚さ方向ｚの上方を向く面）に形成されている。主面接合層２４２は、第１導電体２４Ａおよび第２導電体２４Ｂのそれぞれにおいて、厚さ方向ｚ上方側の表層である。主面接合層２４２は、たとえばＡｇめっきである。裏面接合層２４３は、基材２４１の下面（厚さ方向ｚの下方を向く面）に形成されている。裏面接合層２４３は、第１導電体２４Ａおよび第２導電体２４Ｂのそれぞれにおいて、厚さ方向ｚ下方側の表層である。裏面接合層２４３は、主面接合層２４２と同様に、たとえばＡｇめっきである。
　図１３～図１６および図２０に示すように、第１導電体２４Ａは、導電性接合材２５Ａを介して、第１支持部２２Ａに接合される。図１４～図１６および図２０に示すように、第１導電体２４Ａの上面（厚さ方向ｚの上方を向く面）には、複数の第１半導体素子１Ａが、導電性接合材６１（後述の導電性接合材６１Ａ）を介して、接合されている。複数の第１半導体素子１Ａの各裏面電極１５（ドレイン）は、第１導電体２４Ａを介して、互いに電気的に接続されている。
　図１３、図１４、図１７および図１８に示すように、第２導電体２４Ｂは、導電性接合材２５Ｂを介して、第２支持部２２Ｂに接合される。図１４および図１７に示すように、第２導電体２４Ｂの上面（厚さ方向ｚの上方を向く面）には、複数の第２半導体素子１Ｂが、導電性接合材６１（後述の導電性接合材６１Ａ）を介して、接合されている。複数の第２半導体素子１Ｂの各裏面電極１５（ドレイン）は、第２導電体２４Ｂを介して、互いに電気的に接続されている。
　図７および図１３に示すように、第１導電体２４Ａおよび第２導電体２４Ｂの各厚さ方向ｚ上面には、複数の凹部２４０ａが形成されている。各凹部２４０ａは、第１導電体２４Ａの厚さ方向ｚ上面または第２導電体２４Ｂの厚さ方向ｚ上面から厚さ方向ｚに窪んでいる。各凹部２４０ａは、樹脂部材７のモールド成形時に形成される。第１導電体２４Ａの厚さ方向ｚ上面に形成された２つの凹部２４０ａは、第２方向ｙに離間しており、第２方向ｙに見て重なる。第２導電体２４Ｂの厚さ方向ｚ上面に形成された２つの凹部２４０ａは、第２方向ｙに離間しており、第２方向ｙに見て重なる。
　導電性接合材２５Ａは、図１３～図１５および図２０に示すように、第１支持部２２Ａと第１導電体２４Ａとの間に介在する。導電性接合材２５Ａは、第１導電体２４Ａを第１支持部２２Ａに固着させるものである。導電性接合材２５Ｂは、図１３、図１４、図１７および図１８に示すように、第２支持部２２Ｂと第２導電体２４Ｂとの間に介在する。導電性接合材２５Ｂは、第２導電体２４Ｂを第２支持部２２Ｂに固着させるものである。
　導電性接合材２５Ａは、図１５に示すように、基層２５１、上層２５２および下層２５３を有する。導電性接合材２５Ｂも、導電性接合材２５Ａと同様に、基層２５１、上層２５２および下層２５３を有する。各導電性接合材２５Ａ，２５Ｂにおいて、基層２５１、上層２５２および下層２５３は、互いに積層されている。基層２５１、上層２５２および下層２５３は、各導電性接合材２５Ａ，２５Ｂにおいて同様に構成される。
　基層２５１は、金属製であり、当該金属は、たとえばＡｌまたはＡｌ合金である。基層２５１は、たとえばシート材である。
　上層２５２は、基層２５１の上面に形成されている。上層２５２は、たとえばＡｇめっきにより構成される。導電性接合材２５Ａにおいて、上層２５２は、基層２５１と第１導電体２４Ａとの間に介在する。導電性接合材２５Ａの上層２５２は、たとえば金属の固相拡散により、第１導電体２４Ａの裏面接合層２４３に接合されている。導電性接合材２５Ｂにおいて、上層２５２は、基層２５１と第２導電体２４Ｂとの間に介在する。導電性接合材２５Ｂの上層２５２は、たとえば金属の固相拡散により、第２導電体２４Ｂの裏面接合層２４３に接合されている。これにより、一対の導電性接合材２５Ａ，２５Ｂの各上層２５２と、第１導電体２４Ａおよび第２導電体２４Ｂの各裏面接合層２４３とが、接合界面で互いに直接接した状態で接合されている。なお、本開示において、「ＡとＢとが固相拡散により接合されている」とは、固相拡散接合が施された結果、ＡとＢとが、接合界面において直接接する状態で互いに固定されている態様を意味し、ＡとＢとによって固相拡散接合層が構成されていると言える。理想的な条件で固相拡散接合が施された場合、接合界面は、金属元素の拡散によって明瞭には存在しない場合がありうる。一方、ＡとＢとの表層に酸化皮膜等の介在物が存在したり、ＡとＢとの間に空隙が存在したりする場合、接合界面にこれらの介在物や空隙が存在する場合がありうる。
　下層２５３は、基層２５１の下面に形成されている。下層２５３は、たとえばＡｇめっきにより構成される。導電性接合材２５Ａにおいて、下層２５３は、基層２５１と第１支持部２２Ａとの間に介在する。導電性接合材２５Ａの下層２５３は、たとえば金属の固相拡散により、第１支持部２２Ａ上の接合層２２１に接合されている。導電性接合材２５Ｂにおいて、下層２５３は、基層２５１と第２支持部２２Ｂとの間に介在する。導電性接合材２５Ｂの下層２５３は、たとえば金属の固相拡散により、第２支持部２２Ｂ上の接合層２２１に接合されている。これにより、一対の導電性接合材２５Ａ，２５Ｂの各下層２５３と、第１支持部２２Ａ上および第２支持部２２Ｂ上の各接合層２２１とが、接合界面で互いに直接接した状態で接合されている。
　各導電性接合材２５Ａ，２５Ｂの構成は、上記した基層２５１、上層２５２および下層２５３を有する例に限定されず、はんだ、金属ペースト材、または、焼結金属などであってもよい。
　第１電源端子３１および第２電源端子３２はそれぞれ、金属製の板状部材である。この金属は、たとえばＣｕまたはＣｕ合金である。第１電源端子３１は、入力端子３１Ａと２つの入力端子３１Ｂを含み、第２電源端子３２は、２つの出力端子３２Ａを含む。入力端子３１Ａは、「第１入力端子」の一例であり、各入力端子３１Ｂは、「第２入力端子」の一例である。
　入力端子３１Ａと２つの入力端子３１Ｂとの間には、第１電源電圧が印加される。つまり、第１電源端子３１には、第１電源電圧が入力される。入力端子３１Ａは、たとえば正極（Ｐ端子）であり、２つの入力端子３１Ｂはそれぞれ、たとえば負極（Ｎ端子）である。この構成と異なり、入力端子３１Ａが負極（Ｎ端子）であり、２つの入力端子３１Ｂのそれぞれが正極（Ｐ端子）であってもよい。この場合には、端子の極性を変更したことに合わせて、パッケージ内部の配線を適宜変更すればよい。２つの出力端子３２Ａにはそれぞれ、第２電源電圧が印加される。つまり、第２電源端子３２には、第２電源電圧が入力される。複数の入力端子３１Ａ，３１Ｂおよび２つの出力端子３２Ａはそれぞれ、樹脂部材７に覆われた部分と樹脂部材７から露出した部分とを含む。
　入力端子３１Ａは、図１４に示すように、たとえば第１導電体２４Ａと一体的に形成されている。この構成と異なり、入力端子３１Ａは、第１導電体２４Ａと分離され、第１導電体２４Ａに導通接合された構成でもよい。入力端子３１Ａは、図７などに示すように、第１方向ｘにおいて、複数の第１半導体素子１Ａに対して、複数の第２半導体素子１Ｂとは反対側に位置する。入力端子３１Ａは、第１導電体２４Ａに導通し、且つ、第１導電体２４Ａを介して、各半導体素子１の裏面電極１５（ドレイン）に導通する。
　２つの入力端子３１Ｂはそれぞれ、図１３に示すように、第１導電体２４Ａから離間している。２つの入力端子３１Ｂはそれぞれ、第２導通部材５２が接合されている。２つの入力端子３１Ｂはそれぞれ、図７に示すように、第１方向ｘにおいて、複数の第１半導体素子１Ａに対して、入力端子３１Ａと同じ側に位置する。２つの入力端子３１Ｂはそれぞれ、第２導通部材５２に導通し、且つ、第２導通部材５２を介して、各第２半導体素子１Ｂの第２主面電極１２（ソース）に導通する。
　第１電源端子３１（入力端子３１Ａおよび２つの入力端子３１Ｂのそれぞれ）は、半導体装置Ａ１において、樹脂部材７から第１方向ｘの一方に突き出ている。入力端子３１Ａおよび２つの入力端子３１Ｂは互いに離間する。２つの入力端子３１Ｂは、第２方向ｙにおいて、入力端子３１Ａを挟んで互いに反対側に位置する。入力端子３１Ａおよび２つの入力端子３１Ｂは、第２方向ｙに見て互いに重なる。
　２つの出力端子３２Ａはそれぞれ、図７および図１４から理解されるように、たとえば第２導電体２４Ｂと一体的に形成されている。この構成と異なり、２つの出力端子３２Ａはそれぞれ、第２導電体２４Ｂと分離され、第２導電体２４Ｂに導通接合された構成でもよい。２つの出力端子３２Ａはそれぞれ、図７などに示すように、第１方向ｘにおいて、複数の第２半導体素子１Ｂに対して、複数の第１半導体素子１Ａとは反対側に位置する。各出力端子３２Ａは、第２導電体２４Ｂに導通し、且つ、第２導電体２４Ｂを介して、各第２半導体素子１Ｂの裏面電極１５（ドレイン）に導通する。半導体装置Ａ１において、出力端子３２Ａの数は、２つに限定されず、たとえば１つでもよいし、３つ以上でもよい。たとえば、半導体装置Ａ１が１つの出力端子３２Ａを備える場合、この１つの出力端子３２Ａは、第２導電体２４Ｂを通る各第２半導体素子１Ｂの第１主面電極１１（ドレイン）までの導通経路の距離差を小さくするために、第２導電体２４Ｂのうちの第２方向ｙの中央部分に繋がっていることが望ましい。
　複数の制御端子３３はそれぞれ、各半導体素子１を制御するためのピン状の端子である。複数の制御端子３３は、図１および図４に示すように、複数の第１制御端子３４および複数の第２制御端子３５を含む。
　複数の第１制御端子３４は、複数の第１半導体素子１Ａの制御に用いられる。複数の第１制御端子３４は、図１および図４に示すように、第１駆動端子３４Ａおよび複数の第１検出端子３４Ｂ～３４Ｄを含む。
　第１駆動端子３４Ａは、図７および図２０に示すように、第１導電基板４Ａに接合されている。第１駆動端子３４Ａは、複数の第１半導体素子１Ａの各第１主面電極１１（ゲート）に導通する。第１駆動端子３４Ａは、第１駆動信号の入力端子である。第１駆動信号は、複数の第１半導体素子１Ａの各々を駆動させるための電気信号であり、各第１半導体素子１ＡがＭＯＳＦＥＴである例においてゲート電圧である。
　第１検出端子３４Ｂは、図７および図２０に示すように、第１導電基板４Ａに接合されている。第１検出端子３４Ｂは、複数の第１半導体素子１Ａの各第２主面電極１２（ソース）に導通する。第１検出端子３４Ｂは、第１検出信号の出力端子である。第１検出信号は、複数の第１半導体素子１Ａの導通状態を検出するための電気信号である。
　一対の第１検出端子３４Ｃはそれぞれ、図７および図２０に示すように、第１導電基板４Ａに接合されている。一対の第１検出端子３４Ｃの各々は、ダイオード機能部Ｄ１を有する第１半導体素子１Ａの一対の第３主面電極１３の各々に導通する。一対の第１検出端子３４Ｃは、第１半導体素子１Ａのダイオード機能部Ｄ１に導通する端子である。
　第１検出端子３４Ｄは、図７および図２０に示すように、第１導電基板４Ａに接合されている。第１検出端子３４Ｄは、複数の第１半導体素子１Ａの各裏面電極１５（ドレイン）に導通する。第１検出端子３４Ｄには、複数の第１半導体素子１Ａの各裏面電極１５の電圧（ドレイン電流に対応した電圧）が印加される。第１検出端子３４Ｄは、複数の半導体素子１のドレイン信号検出用の端子（ドレインセンス端子）である。
　複数の第２制御端子３５は、複数の第２半導体素子１Ｂの制御に用いられる。複数の第２制御端子３５は、図１および図４に示すように、第２駆動端子３５Ａおよび複数の第２検出端子３５Ｂ，３５Ｃを含む。
　第２駆動端子３５Ａは、図７および図１８に示すように、第２導電基板４Ｂに接合されている。第２駆動端子３５Ａは、複数の第２半導体素子１Ｂの各第１主面電極１１（ゲート）に導通する。第２駆動端子３５Ａは、第２駆動信号の入力端子である。第２駆動信号は、複数の第２半導体素子１Ｂの各々を駆動させるための電気信号であり、各第２半導体素子１ＢがＭＯＳＦＥＴである例においてゲート電圧である。
　第２検出端子３５Ｂは、図７および図１８に示すように、第２導電基板４Ｂに接合されている。第２検出端子３５Ｂは、複数の第２半導体素子１Ｂの各第２主面電極１２（ソース）に導通する。第２検出端子３５Ｂは、第２検出信号の出力端子である。第２検出信号は、複数の第２半導体素子１Ｂの導通状態を検出するための電気信号である。
　一対の第２検出端子３５Ｃはそれぞれ、図７および図１８に示すように、第２導電基板４Ｂに接合されている。一対の第２検出端子３５Ｃの各々は、ダイオード機能部Ｄ１を有する第２半導体素子１Ｂの一対の第３主面電極１３の各々に導通する。一対の第２検出端子３５Ｃは、第２半導体素子１Ｂのダイオード機能部Ｄ１に導通する端子である。
　複数の制御端子３３（第１駆動端子３４Ａ、複数の第１検出端子３４Ｂ～３４Ｄ、第２駆動端子３５Ａおよび複数の第２検出端子３５Ｂ，３５Ｃ）はそれぞれ、ホルダ３３１および金属ピン３３３を含む。ホルダ３３１および金属ピン３３３は、各制御端子３３において同様に構成される。
　ホルダ３３１は、導電性材料により構成される。ホルダ３３１は、図１８、図２０および図２１に示すように、導電性接合材６３を介して、導電基板４（第１導電基板４Ａまたは第２導電基板４Ｂのいずれか）に接合されている。ホルダ３３１には、金属ピン３３３が挿通されている。
　ホルダ３３１は、図８および図２１に示すように、筒状部３３１ａ、上端鍔部３３１ｂおよび下端鍔部３３１ｃを含む。筒状部３３１ａは、たとえば円筒形であり、半導体装置Ａ１では、平面視において円形となる姿勢で配置されている。金属ピン３３３は、筒状部３３１ａに挿入される。上端鍔部３３１ｂおよび下端鍔部３３１ｃは、厚さ方向ｚに筒状部３３１ａを挟んで配置される。上端鍔部３３１ｂおよび下端鍔部３３１ｃは、平面視においてたとえば円形である。この構成と異なり、上端鍔部３３１ｂおよび下端鍔部３３１ｃは、平面視において楕円状あるいは多角形状（矩形を含む）であってもよい。上端鍔部３３１ｂおよび下端鍔部３３１ｃは、平面視において、同一形状および同一同サイズである。上端鍔部３３１ｂおよび下端鍔部３３１ｃは、平面視において、筒状部３３１ａよりも大きい。上端鍔部３３１ｂは、筒状部３３１ａの厚さ方向ｚ上方側の端縁に繋がる。上端鍔部３３１ｂの上面は、樹脂部材７（後述の第２突出部７５２）から露出し、且つ、樹脂部７７に覆われている。下端鍔部３３１ｃは、筒状部３３１ａの厚さ方向ｚ下方側の端縁に繋がる。下端鍔部３３１ｃは、導電性接合材６３によって、導電基板４に接合される。
　ホルダ３３１は、図８および図２１に示すように、貫通孔３３２を有する。貫通孔３３２は、図２１に示すように、ホルダ３３１を厚さ方向ｚに貫通しており、厚さ方向ｚに筒状部３３１ａ、上端鍔部３３１ｂおよび下端鍔部３３１ｃに跨っている。金属ピン３３３は、貫通孔３３２に挿入される。貫通孔３３２は、平面視円形状である。ホルダ３３１の内径、つまり、平面視における貫通孔３３２の直径ｒ１（図８参照）は、たとえば０．５ｍｍ以上１．０ｍｍ以下である。貫通孔３３２は、「第１貫通孔」の一例である。
　金属ピン３３３は、厚さ方向ｚに延びる棒状部材である。金属ピン３３３は、ホルダ３３１に圧入されることで支持されている。金属ピン３３３は、ホルダ３３１の厚さ方向ｚ上方側から挿入される。金属ピン３３３は、ホルダ３３１を介して、導電基板４（後述の主面金属層４２）に導通する。金属ピン３３３は、たとえばプレスフィット端子用のピンである。半導体装置Ａ１では、金属ピン３３３は、ホルダ３３１から厚さ方向ｚに真っすぐ延びているが、ホルダ３３１よりも厚さ方向ｚ上方において、一部が屈曲していてもよい。
　金属ピン３３３は、直状部３３３ａを含む。直状部３３３ａは、厚さ方向ｚに沿って延びる。直状部３３３ａは、金属ピン３３３のうち、貫通孔３３２に挿入された部位である。直状部３３３ａは、少なくとも一部がホルダ３３１の内面に接する。
　各制御端子３３において、直状部３３３ａの厚さ方向ｚの寸法ｄ１（図２１参照）は、ホルダ３３１の厚さ方向ｚの寸法に対して２０％以上９０％以下である。たとえば、各制御端子３３は、ホルダ３３１の厚さ方向ｚの寸法が、２．８ｍｍである例において、直状部３３３ａの厚さ方向ｚの寸法ｄ１は、たとえば２．０ｍｍである。なお、直状部３３３ａの厚さ方向ｚの寸法ｄ１は、ホルダ３３１への金属ピン３３３の挿入量に対応する。
　導電基板４は、複数の制御端子３３を支持する。導電基板４は、支持基板２と複数の制御端子３３との間に介在する。導電基板４は、たとえばＤＢＣ基板で構成される。この構成と異なり、導電基板４は、ＤＢＡ基板で構成されてもよい。また、導電基板４は、ＤＢＣ基板ではなく、プリント基板で構成されてもよい。
　導電基板４は、図７および図１４などに示すように、第１導電基板４Ａおよび第２導電基板４Ｂを含む。第１導電基板４Ａは、支持基板２の第１導電体２４Ａ上に配置される。第１導電基板４Ａは、複数の制御端子３３のうちの複数の第１制御端子３４、つまり、第１駆動端子３４Ａおよび複数の第１検出端子３４Ｂ～３４Ｄを支持する。第１導電基板４Ａは、図１５、図２０および図２１に示すように、接合材４９を介して、第１導電体２４Ａに接合されている。接合材４９は、導電性でも絶縁性でもよいが、たとえばはんだが用いられる。第２導電基板４Ｂは、支持基板２の第２導電体２４Ｂ上に配置される。第２導電基板４Ｂは、複数の制御端子３３のうちの複数の第２制御端子３５、つまり、第２駆動端子３５Ａおよび複数の第２検出端子３５Ｂ，３５Ｃを支持する。第２導電基板４Ｂは、図１８に示すように、接合材４９を介して、第２導電体２４Ｂに接合されている。
　導電基板４（第１導電基板４Ａおよび第２導電基板４Ｂのそれぞれ）は、図１８および図２０に示すように、絶縁層４１、主面金属層４２および裏面金属層４３を有する。絶縁層４１、主面金属層４２および裏面金属層４３は、特段の断りのない限り、第１導電基板４Ａおよび第２導電基板４Ｂにおいて同様に構成される。
　絶縁層４１は、たとえばセラミックにより構成される。このセラミックは、たとえばＡｌＮ、ＳｉＮまたはＡｌ2Ｏ3などである。絶縁層４１は、たとえば平面視矩形状である。絶縁層４１は、図２１に示すように、主面４１ａおよび裏面４１ｂを有する。主面４１ａおよび裏面４１ｂは、厚さ方向ｚに離間する。主面４１ａは、厚さ方向ｚ上方を向き、裏面４１ｂは、厚さ方向ｚ下方を向く。主面４１ａおよび裏面４１ｂは、平坦（あるいは略平坦）である。
　主面金属層４２は、図２１に示すように、絶縁層４１の主面４１ａに形成されている。複数の制御端子３３はそれぞれ、主面金属層４２上に立設されている。主面金属層４２の構成材料は、たとえばＣｕまたはＣｕ合金である。当該構成材料は、ＣｕまたはＣｕ合金のいずれでもなくＡｌまたはＡｌ合金であってもよい。主面金属層４２の厚さ（厚さ方向ｚに沿う寸法）は、たとえば２００μｍ以上５００μｍ以下である。図７に示すように、主面金属層４２は、複数の導電部４２１～４２４を含む。
　複数の導電部４２１～４２４は、互いに離間し、絶縁されている。各導電部４２１～４２４の厚さ方向は、厚さ方向ｚと同じである。第１導電基板４Ａおよび第２導電基板４Ｂのそれぞれにおいて、複数の導電部４２１～４２４の平面視形状は、図示された例に限定されず、半導体装置Ａ１の仕様（各半導体素子１の配置、第１電源端子３１および第２電源端子３２の配置など）に応じて適宜変更されうる。第１導電基板４Ａの各導電部４２１～４２４は、「第１導電部」の一例であり、第２導電基板４Ｂの各導電部４２１～４２４は、「第２導電部」の一例である。
　導電部４２１は、複数のワイヤ６５１が接合され、各ワイヤ６５１を介して、各半導体素子１の第１主面電極１１（ゲート）に導通する。図７、図１８および図２０に示すように、第１導電基板４Ａの導電部４２１には、第１駆動端子３４Ａが接合され、第２導電基板４Ｂの導電部４２１には、第２駆動端子３５Ａが接合されている。
　導電部４２２は、複数のワイヤ６５２が接合され、各ワイヤ６５２を介して、各半導体素子１の第２主面電極１２（ソース）に導通する。図７、図１８および図２０に示すように、第１導電基板４Ａの導電部４２２には、第１検出端子３４Ｂが接合され、第２導電基板４Ｂの導電部４２２には、第２検出端子３５Ｂが接合されている。
　一対の導電部４２３はそれぞれ、ワイヤ６５３が接合され、当該ワイヤ６５３を介して、ダイオード機能部Ｄ１を有する半導体素子１の各第３主面電極１３に導通する。図７、図１８および図２０に示すように、第１導電基板４Ａの各導電部４２３には、各第１検出端子３４Ｃが接合され、第２導電基板４Ｂの各導電部４２３には、各第２検出端子３５Ｃが接合される。
　第１導電基板４Ａの導電部４２４は、図７に示すように、ワイヤ６５４が接合され、ワイヤ６５４を介して、第１導電体２４Ａに導通する。第１導電基板４Ａの導電部４２４には、図７および図２０に示すように、第１検出端子３４Ｄが接合される。第２導電基板４Ｂの導電部４２４には、複数のワイヤ６４１～６４５のいずれも接合されていない。また、第２導電基板４Ｂの導電部４２４には、複数の制御端子３３のいずれも接合されていない。
　第１導電基板４Ａおよび第２導電基板４Ｂのそれぞれにおいて、複数の導電部４２１～４２４はそれぞれ、端子接合面４２０ａ、開口部４２０ｂおよび貫通孔４２０ｃを有する。端子接合面４２０ａ、開口部４２０ｂおよび貫通孔４２０ｃは、第１導電基板４Ａおよび第２導電基板４Ｂの各導電部４２１～４２４において同様に形成されている。
　端子接合面４２０ａは、厚さ方向ｚ上方を向く。端子接合面４２０ａには、後述の導電性接合材６３を介して、各制御端子３３のホルダ３３１が接合される。端子接合面４２０ａは、平坦（あるいは略平坦）である。
　開口部４２０ｂは、端子接合面４２０ａに形成される。図８に示すように、平面視において、開口部４２０ｂの外周縁は、少なくとも一部がホルダ３３１の外周縁３３１ｄの内方にある。なお、ホルダ３３１の外周縁３３１ｄは、ホルダ３３１のうちの厚さ方向ｚにおいて端子接合面４２０ａに近い側の端縁の外周縁である。よって、ホルダ３３１が下端鍔部３３１ｃを有する構成においては、平面視におけるホルダ３３１の外周縁３３１ｄは、平面視における下端鍔部３３１ｃの外周縁である。半導体装置Ａ１では、図８に示すように、開口部４２０ｂは、平面視における外周縁が、平面視におけるホルダ３３１の外周縁３３１ｄの同心円状となるように形成されている。また、図８および図２１から理解されるように、平面視において、開口部４２０ｂの外周縁はすべて、下端鍔部３３１ｃに重なる。平面視における開口部４２０ｂの直径ｒ２（図８参照）は、たとえば０．８ｍｍ以上１．６ｍｍ以下である。
　貫通孔４２０ｃは、開口部４２０ｂに繋がり、開口部４２０ｂから厚さ方向ｚに各導電部４２１～４２４を貫く。図２１に示すように、貫通孔４２０ｃには、部分的に導電性接合材６３が形成されており、貫通孔４２０ｃの内面は、導電性接合材６３に接する。図２１に示す例では、貫通孔４２０ｃの内面は、開口部４２０ｂに繋がる側から絶縁層４１に接する側に厚さ方向ｚに向かって、テーパー状に傾斜している。この構成とは異なり、貫通孔４２０ｃの内面は、テーパー状に傾斜していなくてもよい。各導電部４２１～４２４に貫通孔４２０ｃが形成されることで、図２１に示すように、絶縁層４１は、平面視において、貫通孔４２０ｃに重なり、且つ、主面金属層４２に覆われない露出部４１０を含んでいる。貫通孔４２０ｃは、「第２貫通孔」の一例である。
　裏面金属層４３は、図２１に示すように、絶縁層４１の裏面４１ｂに形成されている。第１導電基板４Ａの裏面金属層４３は、図１４、図２０および図２１に示すように、接合材４９を介して、第１導電体２４Ａに接合される。第２導電基板４Ｂの裏面金属層４３は、図１４および図１８に示すように、接合材４９を介して、第２導電体２４Ｂに接合される。
　導通部材５は、支持基板２とともに、複数の半導体素子１によってスイッチングされる主回路電流の経路を構成する。導通部材５は、支持基板２から厚さ方向ｚに離間し、且つ、平面視において、支持基板２に重なる。導通部材５は、金属製の板状部材により構成される。当該金属は、たとえばＣｕまたはＣｕ合金である。導通部材５は、部分的に折り曲げられている。導通部材５は、複数の第１導通部材５１と、第２導通部材５２とを含む。主回路電流は、第１主回路電流と第２主回路電流とを含む。第１主回路電流は、入力端子３１Ａと出力端子３２Ａとの間に流れる電流である。第２主回路電流は、出力端子３２Ａと入力端子３１Ｂとの間に流れる電流である。
　複数の第１導通部材５１はそれぞれ、複数の第１半導体素子１Ａの各第２主面電極１２（ソース）と第２導電体２４Ｂとに接合され、複数の第１半導体素子１Ａの各第２主面電極１２と第２導電体２４Ｂとを導通させる。各第１導通部材５１と複数の第１半導体素子１Ａの各第２主面電極１２と、および、各第１導通部材５１と第２導電体２４Ｂとは、それぞれ、図１４に示すように、導電性接合材５９１を介して接合される。導電性接合材５９１は、たとえばはんだ、金属ペースト材、または、焼結金属などのいずれかである。各第１導通部材５１は、図７に示すように、平面視において第１方向ｘに延びる帯状である
　図示された例では、第１導通部材５１の数は、第１半導体素子１Ａの数に対応して、３つである。この構成と異なり、複数の第１半導体素子１Ａの数に依存せず、複数の第１半導体素子１Ａに対して、たとえば１つの第１導通部材５１を共通させてもよい。
　第２導通部材５２は、複数の第２半導体素子１Ｂの各第２主面電極１２（ソース）と、各入力端子３１Ｂとを導通させる。第２導通部材５２は、第１方向ｘの最大寸法がたとえば２５ｍｍ以上４０ｍｍ以下（好ましくは３２ｍｍ）であり、第２方向ｙの最大寸法がたとえば３０ｍｍ以上４５ｍｍ以下（好ましくは３８ｍｍ）である。なお、第２導通部材５２のこれらの寸法は、上記した数値例に限定されず、半導体装置Ａ１の仕様に応じて適宜変更されうる。第２導通部材５２は、図５および図６に示すように、一対の第１配線部５２１、第２配線部５２２、第３配線部５２３および複数の第４配線部５２４を含む。
　一対の第１配線部５２１の一方は、一対の入力端子３１Ｂの一方に接続され、一対の第１配線部５２１の他方は、一対の入力端子３１Ｂの他方に接続される。各第１配線部５２１と各入力端子３１Ｂとは、図６および図１３に示すように、導電性接合材５９２により接合される。導電性接合材５９２は、たとえばはんだ、金属ペースト材および焼結金属などである。図５および図６に示すように、一対の第１配線部５２１はそれぞれ、平面視において、第１方向ｘに延びる帯状である。一対の第１配線部５２１は、第２方向ｙに離間し、且つ、平行（あるいは略平行）に配置されている。
　第２配線部５２２は、図５および図６に示すように、一対の第１配線部５２１の両方に繋がる。第２配線部５２２は、平面視において、第２方向ｙに延びる帯状の部位である。第２配線部５２２は、図５および図６から理解されるように、平面視において、複数の第２半導体素子１Ｂに重なる。第２配線部５２２は、図１７に示すように、各第２半導体素子１Ｂに接続される。図６および図１７に示すように、第２配線部５２２は、複数の凹部領域５２２ａを有する。複数の凹部領域５２２ａはそれぞれ、図１７に示すように、第２配線部５２２の他の部位よりも厚さ方向ｚ下方に突き出ている。第２配線部５２２の各凹部領域５２２ａと、複数の第２半導体素子１Ｂの各第２主面電極１２とは、図１７から理解されるように、導電性接合材５９３を介して接合される。導電性接合材５９３は、たとえばはんだ、金属ペースト材および焼結金属などである。
　第３配線部５２３は、図５および図６に示すように、一対の第１配線部５２１の両方に繋がる。第３配線部５２３は、平面視において、第２方向ｙに延びる帯状である。第３配線部５２３は、第１方向ｘにおいて、第２配線部５２２と離間する。第３配線部５２３は、第２配線部５２２と平行（あるいは略平行）に並んでいる。第３配線部５２３は、平面視において、複数の第１半導体素子１Ａに重なる。図６および図１６に示すように、第３配線部５２３は、複数の凸状領域５２３ａを有する。各凸状領域５２３ａは、図１６に示すように、第３配線部５２３の他の部位よりも厚さ方向ｚ上方に突き出ている。各凸状領域５２３ａは、図６に示すように、平面視において、各第１半導体素子１Ａに重なる。第３配線部５２３が複数の凸状領域５２３ａを有することから、図１６に示すように、各第１半導体素子１Ａ上に各第１導通部材５１を接合する領域を設けている。これにより、第３配線部５２３が各第１導通部材５１に接触することを抑制できる。
　複数の第４配線部５２４はそれぞれ、図５および図６に示すように、第２配線部５２２および第３配線部５２３の両方に繋がる。各第４配線部５２４は、平面視において、第１方向ｘに延びる帯状である。複数の第４配線部５２４は、第２方向ｙに離間しており、平面視において平行（あるいは略平行）に配置されている。複数の第４配線部５２４はそれぞれ、第１方向ｘにおける一端が、第３配線部５２３のうちの平面視において第２方向ｙに隣接する２つの第１半導体素子１Ａの間に重なる部分に繋がり、且つ、第１方向ｘにおける他端が、第２配線部５２２のうちの平面視において第２方向ｙに隣接する２つの第２半導体素子１Ｂの間に重なる部分に繋がる。
　図５～図７に示すように、第２導通部材５２の一対の第１配線部５２１にはそれぞれ、開口５３が形成されている。各開口５３は、平面視に見て、部分的に切除された部位である。開口５３は、平面視において、第１導電体２４Ａに重なり、且つ、各第１半導体素子１Ａに重ならない位置にある。各開口５３は、図１３に示すように、たとえば厚さ方向ｚに貫通する貫通孔である。各開口５３は、平面視において、第１導電体２４Ａのうちの少なくとも２つの角部近傍に重なる部分に設けられており、たとえば各第１配線部５２１のうち、第１方向ｘにおいて第１電源端子３１に近い側に設けられている。各開口５３の平面形状は限定されず、図５～図７の例のように孔であってもよく、この例とは異なり、切り欠きであってもよい。
　複数の導電性接合材６１はそれぞれ、各半導体素子１と支持基板２とを接合する。複数の導電性接合材６１は、複数の導電性接合材６１Ａと複数の導電性接合材６１Ｂとを含む。
　複数の導電性接合材６１Ａはそれぞれ、図１４～図１６に示すように、第１導電体２４Ａと各第１半導体素子１Ａとの間に介在する。複数の導電性接合材６１Ａはそれぞれ、各第１半導体素子１Ａと第１導電体２４Ａに固着させるものである。複数の導電性接合材６１Ｂはそれぞれ、図１４および図１７に示すように、第２導電体２４Ｂと各第２半導体素子１Ｂとの間に介在する。複数の導電性接合材６１Ｂはそれぞれ、各第２半導体素子１Ｂを第２導電体２４Ｂに固着させるものである。
　複数の導電性接合材６１（複数の導電性接合材６１，６１Ｂ）はそれぞれ、図１５に示すように、基層６１１、上層６１２および下層６１３を有する。各導電性接合材６１（各導電性接合材６１Ａ，６１Ｂ）において、基層６１１、上層６１２および下層６１３は、互いに積層されている。基層６１１、上層６１２および下層６１３は、特段の断りがない限り、各導電性接合材６１（各導電性接合材６１Ａ，６１Ｂ）において、同様に構成される。
　基層６１１は、金属製であり、当該金属は、たとえばＡｌまたはＡｌ合金である。基層６１１は、たとえばシート材である。
　上層６１２は、図１５に示すように、基層６１１の上面に形成されている。導電性接合材６１Ａにおいて、上層６１２は、図１５に示すように、基層６１１と第１半導体素子１Ａとの間に介在する。導電性接合材６１Ａの上層６１２は、たとえば金属の固相拡散により、第１半導体素子１Ａの裏面電極１５に接合されている。導電性接合材６１Ｂにおいて、上層６１２は、基層６１１と第２半導体素子１Ｂとの間に介在する。導電性接合材６１Ｂの上層６１２は、たとえば金属の固相拡散により、第２半導体素子１Ｂの裏面電極１５に接合されている。これにより、一対の導電性接合材６１Ａ，６１Ｂの各上層６１２と、第１半導体素子１Ａおよび第２半導体素子１Ｂの各裏面電極１５とが、接合界面で互いに直接接した状態で接合されている。
　下層６１３は、図１５に示すように、基層６１１の下面に形成されている。導電性接合材６１Ａにおいて、下層６１３は、図１５に示すように、基層６１１と第１導電体２４Ａとの間に介在する。導電性接合材６１Ａの下層６１３は、たとえば金属の固相拡散により、第１導電体２４Ａの主面接合層２４２に接合されている。同様に、導電性接合材６１Ｂにおいて、下層６１３は、基層６１１と第２導電体２４Ｂとの間に介在する。導電性接合材６１Ｂの下層６１３は、たとえば金属の固相拡散により、第２導電体２４Ｂの主面接合層２４２に接合されている。これにより、一対の導電性接合材６１Ａ，６１Ｂの各下層６１３と、第１導電体２４Ａおよび第２導電体２４Ｂの各主面接合層２４２とが、接合界面で互いに直接接した状態で接合されている。
　各導電性接合材６１（各導電性接合材６１Ａ，６１Ｂ）は、上記した基層６１１、上層６１２および下層６１３を有する構成に限定されず、はんだ、金属ペースト材、または、焼結金属などであってもよい。
　複数の導電性接合材６３は、各制御端子３３の各ホルダ３３１と各導電基板４（第１導電基板４Ａおよび第２導電基板４Ｂ）の主面金属層４２とを導通接合させる。複数の導電性接合材６３は、たとえばはんだである。複数の導電性接合材６３は、複数の導電性接合材６３Ａと複数の導電性接合材６３Ｂとを含む。
　導電性接合材６３Ａは、図２０に示すように、複数の第１制御端子３４（第１駆動端子３４Ａおよび複数の第１検出端子３４Ｂ～３４Ｄ）のそれぞれと、第１導電基板４Ａの主面金属層４２の各導電部４２１～４２４とを接合する。半導体装置Ａ１では、図２０に示すように、各導電性接合材６３Ａによって、第１駆動端子３４Ａのホルダ３３１が第１導電基板４Ａの主面金属層４２の導電部４２１に接合され、第１検出端子３４Ｂのホルダ３３１が第１導電基板４Ａの主面金属層４２の導電部４２２に接合され、一対の第１検出端子３４Ｃの各ホルダ３３１が第１導電基板４Ａの主面金属層４２の各導電部４２３に接合され、第１検出端子３４Ｄのホルダ３３１が第１導電基板４Ａの主面金属層４２の導電部４２４に接合される。
　導電性接合材６３Ｂは、複数の第２制御端子３５（第２駆動端子３５Ａおよび複数の第２検出端子３５Ｂ，３５Ｃ）のそれぞれと、第２導電基板４Ｂの主面金属層４２の各導電部４２１～４２４とを接合する。半導体装置Ａ１では、図１８に示すように、各導電性接合材６３Ｂによって、第２駆動端子３５Ａのホルダ３３１が第２導電基板４Ｂの主面金属層４２の導電部４２１に接合され、第２検出端子３５Ｂが第２導電基板４Ｂの主面金属層４２の導電部４２２に接合され、一対の第２検出端子３５Ｃが第２導電基板４Ｂの主面金属層４２の各導電部４２３に接合される。
　図１５に示すように、複数の導電性接合材６３はそれぞれ、少なくとも一部が、厚さ方向ｚにおいて、各制御端子３３のホルダ３３１（下端鍔部３３１ｃ）と、導電基板４（第１導電基板４Ａおよび第２導電基板４Ｂのそれぞれ）の主面金属層４２（各導電部４２１～４２４）とに挟まれている。この挟まれた部分の厚さ（厚さ方向ｚの寸法）は、たとえば２０μｍ以上７０μｍ以下であり、この範囲内であれば適度な接合強度を確保しつつ、適度な薄さを確保できる。図１５に示すように、平面視において、複数の導電性接合材６３の各外周縁は、各制御端子３３のホルダ３３１の外周縁３３１ｄよりも外方にある。
　図２１に示す例では、複数の導電性接合材６３（複数の導電性接合材６３Ａおよび複数の導電性接合材６３Ｂ）はそれぞれ、流入部６３１および充填部６３２を含む。流入部６３１は、各導電性接合材６３のうち、ホルダ３３１の貫通孔３３２内に形成される部位である。たとえば、流入部６３１の上面は、図２１に示すように、厚さ方向ｚに直交する方向（たとえば第１方向ｘ）に見て円弧状であり、厚さ方向ｚ下方に窪むように湾曲する。この構成とは異なり、流入部６３１の上面は、平坦であってもよい。流入部６３１の上面の形状は、ホルダ３３１の表面処理の種類や導電性接合材６３（はんだ）の種類などによって、円弧状に湾曲したり平坦になったりする。ホルダ３３１の内径（貫通孔３３２の直径ｒ１）に対する流入部６３１の厚さ方向ｚの寸法ｈ１の割合（ｈ１／ｒ１×１００）は、たとえば１０％以上６５％以下である。また、流入部６３１の厚さ方向ｚの寸法ｈ１は、たとえば１００μｍ以上５００μｍ以下である。充填部６３２は、各導電性接合材６３のうち、貫通孔４２０ｃ内に形成される部位である。充填部６３２の下面は、円弧状に湾曲する。なお、図２１に示す導電性接合材６３の構成は、平面視における開口部４２０ｂの直径ｒ２が、たとえば０．８ｍｍである場合の一例である。
　半導体装置Ａ１では、各導電性接合材６３がはんだであり、第１導電基板４Ａおよび第２導電基板４Ｂの各絶縁層４１がセラミックであることから、各絶縁層４１は、各導電性接合材６３に対する親和性が低い（濡れ性が低い）。このため、図２１に示すように、導電性接合材６３と絶縁層４１との間に空隙６３０が形成されている。これは、絶縁層４１の導電性接合材６３に対する親和性が低いことから、絶縁層４１に導電性接合材６３が接触しにくく、導電性接合材６３の硬化後に空隙６３０として残ったままとなるからである。この空隙６３０により、図２１に示すように、絶縁層４１の露出部４１０は、少なくとも一部が、導電性接合材６３に接していない。
　また、半導体装置Ａ１では、各導電性接合材６３がはんだであり、第１導電基板４Ａおよび第２導電基板４Ｂの各主面金属層４２がＣｕまたはＣｕ合金であることから、各主面金属層４２は、各導電性接合材６３に対する親和性が高い（濡れ性が高い）。このため、図２１に示すように、各導電性接合材６３は、貫通孔４２０ｃの内面に接する。
　さらに、半導体装置Ａ１では、各導電性接合材６３がはんだであり、複数の制御端子３３の各ホルダ３３１がＣｕまたはＣｕ合金であることから、各ホルダ３３１は、各導電性接合材６３に対する親和性が高い（濡れ性が高い）。このため、図２１に示すように、各導電性接合材６３は、各ホルダ３３１の貫通孔３３２に流入し、流入部６３１が形成される。ただし、各導電性接合材６３の量および各貫通孔４２０ｃの容積などにより、流入部６３１が形成されないこともある。
　複数のワイヤ６５１～６５４はそれぞれ、互いに離間する２つの部位間を電気的に接続する。複数のワイヤ６５１～６５４はそれぞれ、たとえばボンディングワイヤである。複数のワイヤ６５１～６５４の各構成材料は、たとえばＡｕ（金）、ＡｌあるいはＣｕのいずれかを含む。
　複数のワイヤ６５１は、複数の第１ワイヤ６５１Ａおよび複数の第２ワイヤ６５１Ｂを含む。図７に示すように、複数の第１ワイヤ６５１Ａはそれぞれ、各第１半導体素子１Ａの第１主面電極１１（ゲート）と、第１導電基板４Ａの主面金属層４２の導電部４２１とに接合され、これらを導通させる。図７に示すように、複数の第２ワイヤ６５１Ｂはそれぞれ、各第２半導体素子１Ｂの第１主面電極１１（ゲート）と、第２導電基板４Ｂの主面金属層４２の導電部４２１とに接合され、これらを導通させる。
　複数のワイヤ６５２は、複数の第１ワイヤ６５２Ａおよび複数の第２ワイヤ６５２Ｂを含む。図７に示すように、複数の第１ワイヤ６５２Ａはそれぞれ、各第１半導体素子１Ａの第２主面電極１２（ソース）と、第１導電基板４Ａの主面金属層４２の導電部４２２とに接合され、これらを導通させる。図７に示すように、複数の第２ワイヤ６５２Ｂはそれぞれ、各第２半導体素子１Ｂの第２主面電極１２（ソース）と、第２導電基板４Ｂの主面金属層４２の導電部４２２とに接合され、これらを導通させる。なお、各半導体素子１がソースセンスである追加の電極を有する場合には、第１ワイヤ６５２Ａおよび第２ワイヤ６５２Ｂは、第２主面電極１２（ソース）の代わりに、ソースセンスである追加の電極に接合される。
　複数のワイヤ６５３は、一対の第１ワイヤ６５３Ａおよび一対の第２ワイヤ６５３Ｂを含む。図７に示すように、一対の第１ワイヤ６５３Ａはそれぞれ、ダイオード機能部Ｄ１を有する第１半導体素子１Ａの各第３主面電極１３と、第１導電基板４Ａの主面金属層４２の各導電部４２３とに接合され、これらを導通させる。図７に示すように、一対の第２ワイヤ６５４Ｂはそれぞれ、ダイオード機能部Ｄ１を有する第２半導体素子１Ｂの各第３主面電極１３と、第２導電基板４Ｂの主面金属層４２の各導電部４２３とに接合され、これらを導通させる。
　ワイヤ６５４は、図７に示すように、第１導電体２４Ａと第１導電基板４Ａの導電部４２４とに接合され、これらを導通させる。
　樹脂部材７は、複数の半導体素子１と、支持基板２の一部と、第１電源端子３１および第２電源端子３２の一部ずつと、導電基板４（第１導電基板４Ａおよび第２導電基板４Ｂ）と、導通部材５（第１導通部材５１および第２導通部材５２）と、複数の導電性接合材６１，６３と、複数のワイヤ６５１～６５４と、をそれぞれ覆っている。樹脂部材７は、たとえば絶縁性の樹脂材料により構成される。この樹脂材料は、たとえばエポキシ樹脂である。樹脂部材７は、たとえばモールド成形により形成される。樹脂部材７は、たとえば第１方向ｘの寸法が３５ｍｍ以上６０ｍｍ以下であり、たとえば第２方向ｙの寸法が３５ｍｍ以上５０ｍｍ以下であり、厚さ方向ｚの寸法が４ｍｍ以上１５ｍｍ以下である。これらの寸法は、各方向に沿う最大部分の大きさである。樹脂部材７のこれらの寸法は、上記した例に限定されず、半導体装置Ａ１の仕様に応じて適宜変更されうる。樹脂部材７は、樹脂主面７１、樹脂裏面７２および複数の樹脂側面７３１～７３４を有する。
　樹脂主面７１および樹脂裏面７２は、図９、図１１および図１２などに示すように、厚さ方向ｚに離間する。樹脂主面７１は、厚さ方向ｚ上方を向き、樹脂裏面７２は、厚さ方向ｚ下方を向く。樹脂主面７１からは、複数の制御端子３３（第１駆動端子３４Ａ、複数の第１検出端子３４Ｂ～３４Ｄ、第２駆動端子３５Ａおよび複数の第２検出端子３５Ｂ，３５Ｃ）が突き出ている。樹脂裏面７２は、図１０に示すように、平面視において導電基板４の主面金属層４２の下面（厚さ方向ｚ下方を向く面）を囲む枠状である。樹脂裏面７２からは、主面金属層４２の下面が露出する。たとえば、樹脂裏面７２は、主面金属層４２の下面と面一である。複数の樹脂側面７３１～７３４はそれぞれ、樹脂主面７１および樹脂裏面７２の両方に繋がり、且つ、厚さ方向ｚにおいてこれらに挟まれている。図４、図９および図１０などに示すように、樹脂側面７３１と樹脂側面７３２とは第１方向ｘに離間する。樹脂側面７３２は、第１方向ｘの一方を向き、樹脂側面７３１は、第１方向ｘの他方を向く。樹脂側面７３１からは、２つの出力端子３２Ａ（第２電源端子３２）が突き出ており、樹脂側面７３２からは、３つの入力端子３１Ａ，３１Ｂ（第１電源端子３１）が突き出ている。図４および図１０～図１２などに示すように、樹脂側面７３３と樹脂側面７３４とは第２方向ｙに離間する。樹脂側面７３４は、第２方向ｙの一方を向き、樹脂側面７３３は、第２方向ｙの他方を向く。
　樹脂側面７３２には、図４および図１０に示すように、複数の凹部７３２ａが形成されている。各凹部７３２ａは、平面視において、第１方向ｘに窪んだ部位である。複数の凹部７３２ａは、平面視において、入力端子３１Ａと一対の入力端子３１Ｂの一方との間に形成されたものと、入力端子３１Ａと一対の入力端子３１Ｂの他方との間に形成されたものとがある。複数の凹部７３２ａは、入力端子３１Ａと一対の入力端子３１Ｂの一方との樹脂側面７３２に沿った沿面距離、および、入力端子３１Ａと一対の入力端子３１Ｂの他方との樹脂側面７３２に沿った沿面距離をそれぞれ、大きくするために設けられている。
　樹脂部材７は、図１３および図１４などに示すように、複数の第１突出部７５１、複数の第２突出部７５２および樹脂空隙部７６を有する。
　複数の第１突出部７５１はそれぞれ、図１３に示すように、樹脂主面７１から厚さ方向ｚに突き出ている。複数の第１突出部７５１は、平面視において、樹脂部材７の四隅付近に配置されている。各第１突出部７５１の先端（厚さ方向ｚ上方の端部）には、図１３に示すように、第１突出端面７５１ａが形成されている。複数の第１突出部７５１の各第１突出端面７５１ａは、樹脂主面７１と平行（あるいは略平行）であり、且つ、同一平面（ｘ－ｙ平面）上にある。各第１突出部７５１は、たとえば有底中空の円錐台状である。複数の第１突出部７５１は、半導体装置Ａ１によって生成された電源を利用する機器において、その機器が有する制御用の回路基板などに半導体装置Ａ１が搭載される際に、スペーサとして利用される。各第１突出部７５１の形状は、柱状であればよく、円柱状であることが好ましい。
　複数の第２突出部７５２は、図１４などに示すように、樹脂主面７１から厚さ方向ｚに突き出ている。複数の第２突出部７５２は、平面視において、複数の制御端子３３に重なる。複数の制御端子３３の各金属ピン３３３は、各第２突出部７５２から突き出ている。各第２突出部７５２の上端面から、ホルダ３３１の一部（上端鍔部３３１ｂの上面）が露出している。各第２突出部７５２は、円錐台状である。各第２突出部７５２上に、樹脂部７７が配置されている。
　樹脂部７７は、図１４などに示すように、樹脂部材７の第２突出部７５２上に設けられている。樹脂部７７は、各制御端子３３において、樹脂部材７から露出するホルダ３３１の一部（上端鍔部３３１ｂの上面）と、金属ピン３３３の一部とを覆う。樹脂部７７は、たとえば樹脂部材７と同様に絶縁性の樹脂材料（たとえばエポキシ樹脂）により構成されるが、樹脂部材７と異なる材料であってもよい。樹脂部７７は、ホルダ３３１に金属ピン３３３を挿入した後に、たとえば樹脂ポッティングによって形成される。
　樹脂空隙部７６は、図１３に示すように、厚さ方向ｚにおいて、樹脂主面７１から凹部２４０ａに通じる。樹脂空隙部７６は、樹脂主面７１から凹部２４０ａに厚さ方向ｚに向かうにつれて断面積が小さくなるテーパー状に形成されている。
　樹脂充填部７８は、樹脂空隙部７６を埋めるように、樹脂空隙部７６に充填されている。樹脂充填部７８は、たとえば樹脂部材７と同様に、絶縁性の樹脂材料（たとえばエポキシ樹脂）により構成されるが、樹脂部材７と異なる材料であってもよい。樹脂充填部７８は、たとえば樹脂ポッティングによって形成される。樹脂充填部７８の厚さ方向ｚ下方側の端縁は、第１導電体２４Ａおよび第２導電体２４Ｂの各凹部２４０ａに接する。
　半導体装置Ａ１の作用および効果は、次の通りである。
　半導体装置Ａ１は、導電基板４（第１導電基板４Ａまたは第２導電基板４Ｂ）と、制御端子３３と、導電性接合材６３とを含む接合構造を備えている。導電基板４（第１導電基板４Ａまたは第２導電基板４Ｂ）は、各導電部４２１～４２４を有する。制御端子３３は、ホルダ３３１および金属ピン３３３を含む。導電性接合材６３は、各導電部４２１～４２４と、制御端子３３とを接合する。ホルダ３３１は、貫通孔３３２を有する。貫通孔３３２は、ホルダ３３１を厚さ方向ｚに貫き、且つ、金属ピン３３３の一部（直状部３３３ａ）が挿入される。各導電部４２１～４２４は、ホルダ３３１が接合される端子接合面４２０ａと、端子接合面４２０ａに形成された開口部４２０ｂを有する。このような接合構造と異なる構成であって、各導電部４２１～４２４に開口部４２０ｂが形成されていない構成では、ホルダ３３１を各導電部４２１～４２４に接合する際に、導電性接合材６３が貫通孔３３２に流入し、十分な端子挿入量を確保できないことがあった。一方、半導体装置Ａ１の接合構造では、開口部４２０ｂによって、貫通孔３３２への導電性接合材６３の流入量が抑制される。このため、ホルダ３３１への金属ピン３３３の挿入量を適度に確保することが可能となる。これにより、半導体装置Ａ１の接合構造は、適切に金属ピン３３３をホルダ３３１に挿入することができるので、金属ピン３３３がホルダ３３１から抜けてしまうことを抑制できる。たとえば、金属ピン３３３の直状部３３３ａの厚さ方向ｚの寸法ｄ１（図２１参照）が、ホルダ３３１の厚さ方向ｚの寸法に対して２０％以上９０％以下（好ましくは６０％以上８５％以下）であれば、金属ピン３３３がホルダ３３１に適切に挿入されているといえる。
　本願発明者によれば、開口部４２０ｂの直径ｒ２を０．８ｍｍ、ホルダ３３１の内径（貫通孔３３２の直径ｒ１）を０．７４ｍｍとして、導電性接合材６３の貫通孔３３２への這い上がり量を、シミュレーションした。這い上がり量は、形成される流入部６３１の厚さ方向ｚの寸法ｈ１（図２１参照）に相当する。その結果、開口部４２０ｂを設けない場合、導電性接合材６３の這い上がり量が５００μｍ以上であったことに対して、開口部４２０ｂを設けた場合、４５０μｍ以下であった。つまり、開口部４２０ｂを設けたことで、導電性接合材６３のホルダ３３１内（貫通孔３３２）への這い上がり量が抑制されることを確認できた。
　半導体装置Ａ１の接合構造では、平面視において、開口部４２０ｂの外周縁は、少なくとも一部がホルダ３３１の外周縁３３１ｄの内方にある。上述の通り、当該外周縁３３１ｄは、ホルダ３３１の厚さ方向ｚ下方側の端縁の外周縁である。この構成によると、ホルダ３３１の厚さ方向ｚの下端の少なくとも一部が端子接合面４２０ａに対向するため、当該下端が開口部４２０ｂに入り込まない。仮に、ホルダ３３１の厚さ方向ｚの下端が開口部４２０ｂに入り込むと、導電性接合材６３の貫通孔３３２への這い上がり量が多くなり、ホルダ３３１への金属ピン３３３の挿入量を適度に確保できないことがある。したがって、半導体装置Ａ１の接合構造では、ホルダ３３１の厚さ方向ｚの下端が開口部４２０ｂに入り込まないので、導電性接合材６３の貫通孔３３２への這い上がり量が抑制され、ホルダ３３１への金属ピン３３３の挿入量を適度に確保できる。
　半導体装置Ａ１の接合構造では、ホルダ３３１は、筒状部３３１ａおよび下端鍔部３３１ｃを含む。たとえば、平面視において、下端鍔部３３１ｃの外周縁はすべて、筒状部３３１ａの外周縁よりも外方にある。この構成によると、開口部４２０ｂに繋がる貫通孔４２０ｃの容積を大きくしつつ、ホルダ３３１の厚さ方向ｚの下端が、開口部４２０ｂに入り込んでしまうことを抑制することができる。つまり、導電性接合材６３の貫通孔３３２への這い上がり量の抑制に有効である。
　半導体装置Ａ１の接合構造では、各導電性接合材６３は、ホルダ３３１の貫通孔３３２に形成された流入部６３１を含む。この構成によると、導電性接合材６３は、流入部６３１によって、ホルダ３３１と各導電部４２１～４２４との接合強度とを高めることができる。特に、半導体装置Ａ１の接合構造では、貫通孔３３２の直径ｒ１に対する流入部６３１の厚さ方向ｚの寸法ｈ１の割合（ｈ１／ｒ１×１００）は、１０％以上６５％以下である。この構成によれば、当該割合が１０％以上であることから、接合強度を高めつつ、当該割合が６５％以下であることから、ホルダ３３１への金属ピン３３３の挿入量を適度に確保できる。
　半導体装置Ａ１の接合構造では、平面視において、各導電性接合材６３の外周縁は、各制御端子３３のホルダ３３１の外周縁３３１ｄよりも外方にある。この構成によると、厚さ方向ｚにおいて、各ホルダ３３１の下端鍔部３３１ｃと各導電部４２１～４２４の端子接合面４２０ａとの間に、導電性接合材６３が介在する。したがって、各制御端子３３のホルダ３３１を、各導電部４２１～４２４に適切に接合される。
　半導体装置Ａ１では、複数の制御端子３３は、半導体装置Ａ１が実装される制御系回路基板に接続される。このとき、当該制御系回路基板は、たとえば半導体装置Ａ１の厚さ方向ｚ上方に配置されることがある。また、第１電源端子３１（複数の入力端子３１Ａ，３１Ｂ）および第２電源端子３２（２つの出力端子３２Ａ）は、半導体装置Ａ１が実装される電力系回路基板に接続される。このとき、当該電力系回路基板は、たとえば半導体装置Ａ１の第１方向ｘの隣に配置されることがある。このような構成では、第１電源端子３１および第２電源端子３２が接続される電力系回路基板と、各制御端子３３（金属ピン３３３）が接続される制御系回路基板とを、厚さ方向ｚに離して配置することができる。これらにより、第１に、半導体装置Ａ１における信号端子の配置に関する自由度が向上する。第２に、半導体装置Ａ１における信号配線の引き回しおよびその長さに関する自由度が向上する。第３に、半導体装置Ａ１を使用する際に、使用者による回路基板の配置に関する自由度が向上する。
　次に、本開示の接合構造の他の構成例について、図２３～図３０を参照して、説明する。
　図２３は、各導電部４２１～４２４と各制御端子３３との接合構造において、開口部４２０ｂの直径ｒ２を、半導体装置Ａ１における開口部４２０ｂの直径ｒ２よりも大きくした場合の構成例を示している。図２３は、図２１に対応する要部拡大断面図である。図２３は、平面視における開口部４２０ｂの直径ｒ２がたとえば１．６ｍｍ程度である場合の導電性接合材６３の一例を示している。図２３に示す例では、空隙６３０が貫通孔３３２に繋がることで、導電性接合材６３が流入部６３１を含んでいない。これは、開口部４２０ｂの直径ｒ２が大きくなったことで、貫通孔４２０ｃの容積が大きくなったためである。
　図２４は、各導電部４２１～４２４と各制御端子３３との接合構造において、各導電部４２１～４２４に貫通孔４２０ｃの代わりに窪み４２０ｄを設けた場合の構成例を示している。図２４は、図２１に対応する要部拡大断面図である。図２４に示すように、窪み４２０ｄは、貫通孔４２０ｃと同様に、開口部４２０ｂに繋がる。窪み４２０ｄの深さは、たとえば５０μｍ以上２００μｍ以下である。窪み４２０ｄの深さは、端子接合面４２０ａから窪み４２０ｄの底までの厚さ方向ｚに沿う寸法である。たとえば、各導電部４２１～４２４の厚さ方向ｚの寸法（主面金属層４２の厚さ）が大きい場合などは、貫通孔４２０ｃではなく窪み４２０ｄを形成してもよい。これは、窪み４２０ｄであっても、適度な容積を確保できるためである。たとえば、主面金属層４２の厚さ（各導電部４２１～４２４の厚さ方向ｚの寸法）が２００μｍ以上である場合、窪み４２０ｄが形成されうる。図２４に示す例では、導電性接合材６３は絶縁層４１に接することがないため、充填部６３２は、窪み４２０ｄのすべてに充填されている。つまり、図２４に示す接合構造では、空隙６３０は形成されていない。
　図２５～図３０は、各導電部４２１～４２４と各制御端子３３との接合構造において、平面視における開口部４２０ｂの形状が異なる場合の構成例を示している。図２５～図３０は、図８に対応する要部拡大図である。ただし、図２５～図３０では、各制御端子３３のホルダ３３１を想像線で示し、且つ、各制御端子３３の金属ピン３３３および各導電性接合材６３を省略する。
　図２５に示す例では、各導電部４２１～４２４の開口部４２０ｂが、平面視において貫通孔３３２に重なる。つまり、図２５に示す接合構造は、半導体装置Ａ１における接合構造と比較して、平面視における開口部４２０ｂの直径ｒ２が小さい。
　図２６に示す例では、各導電部４２１～４２４の開口部４２０ｂが、平面視において楕円状に形成されており、且つ、平面視において、開口部４２０ｂの外周縁の一部が、ホルダ３３１の外周縁３３１ｄの外方にある。図２６に示す例では、開口部４２０ｂは、平面視における長手方向が第１方向ｘに沿っているが、この構成と異なり、当該長手方向が厚さ方向ｚに直交する方向のいずれに沿っていてもよい。
　図２７に示す例では、各導電部４２１～４２４の開口部４２０ｂが、平面視において矩形状に形成されている。
　図２８に示す例では、図２７に示す例と同様に、各導電部４２１～４２４の開口部４２０ｂが、平面視において矩形状に形成されているが、図２７に示す例とは異なり、平面視において、開口部４２０ｂの外周縁の一部が、ホルダ３３１の外周縁３３１ｄの外方にある。図２８に示す例では、開口部４２０ｂは、平面視における長手方向が第１方向ｘに沿っているが、この構成と異なり、当該長手方向が厚さ方向ｚに直交する方向のいずれに沿っていてもよい。
　図２９に示す例では、各導電部４２１～４２４が複数の開口部４２０ｂを有しており、複数の開口部４２０ｂはそれぞれ、平面視において線状に形成されている。各導電部４２１～４２４において、複数の開口部４２０ｂは、各々が第２方向ｙに延びており、且つ、互いに平行に配置されている。図２９に示す例では、複数の開口部４２０ｂは、各々が第２方向ｙに沿って延びているが、各々が厚さ方向ｚに直交する方向のいずれに沿って延びていてもよい。
　図３０に示す例では、各導電部４２１～４２４の開口部４２０ｂは、平面視において、第１方向ｘに沿う２つの筋と第２方向ｙに沿う２つの筋とが互いに交差した格子状に形成されている。図３０に示す例とは異なり、第１方向ｘに沿う筋の数と第２方向ｙに沿う筋の数とは、それぞれが３つ以上であってもよい。なお、平面視において、第１方向ｘに沿う各筋と第２方向ｙに沿う各筋とは、図３０に示すように直交するものに限定されず、交差していればよい。
　図２３～図３０に示す接合構造であっても、半導体装置Ａ１における各導電部４２１～４２４と各制御端子３３との接合構造と同様に、平面視において、開口部４２０ｂの外周縁は、少なくとも一部がホルダ３３１の外周縁３３１ｄの内方にある。したがって、導電性接合材６３の貫通孔３３２への這い上がりを抑制して、ホルダ３３１への金属ピン３３３の挿入量を適度に確保することができる。
　半導体装置Ａ１では、複数の制御端子３３が、ホルダ３３１および金属ピン３３３を含む場合を説明したが、第１電源端子３１および第２電源端子３２の両方または一方が、各制御端子３３と同様に構成されていてもよい。たとえば、半導体装置Ａ１において、第２電源端子３２（各出力端子３２Ａ）が、各制御端子３３のホルダ３３１および金属ピン３３３と同様の、ホルダおよび金属ピンを含む構成であってもよい。図３１は、このような変形例にかかる半導体装置を示している。図３１に示す例では、各出力端子３２Ａのホルダは、たとえば第２導電体２４Ｂに接合されている。この場合、第２導電体２４Ｂのうちの各出力端子３２Ａのホルダを接合する部分に、貫通孔４２０ｃまたは窪み４２０ｄと同様の貫通孔または窪みを形成すればよい。なお、図３１に示すように、第１電源端子３１および第２電源端子３２には主回路電流が流れることから、複数の制御端子３３の金属ピン３３３よりも金属ピンを太くすることが好ましい。以上のように、本開示の接合構造は、信号端子に限定されず、電源端子にも適用することが可能である。
　本開示の接合構造は、スイッチング素子を備える半導体装置に適用された例を示したが、スイッチング素子以外の半導体素子（たとえばダイオード）を備える半導体装置または半導体素子以外の電子部品（たとえば抵抗器、インダクタ、トランス、キャパシタおよび集積回路など）を備える電子装置に適用することも可能である。
　本開示にかかる接合構造および半導体装置は、上記した実施形態に限定されるものではない。本開示の接合構造および半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　導電部を有する導電基板と、
　導電性を有する筒状のホルダ、および、前記ホルダに挿入された金属ピンを含む端子と、
　前記導電部と前記ホルダとを接合する導電性接合材と、
を備えており、
　前記金属ピンは、前記導電部の厚さ方向に沿って延びる直状部を含み、
　前記ホルダは、前記厚さ方向に延び、且つ、前記金属ピンの前記直状部が挿入される第１貫通孔を有し、
　前記導電部は、前記ホルダが接合される端子接合面と、前記端子接合面に形成された開口部とを有し、
　前記厚さ方向に見て、前記開口部の外周縁は、少なくとも一部が前記ホルダの外周縁の内方にある、接合構造。
　付記２．
　前記ホルダは、筒状部と、前記厚さ方向に前記筒状部を挟んで配置される上端鍔部および下端鍔部を含み、
　前記第１貫通孔は、前記厚さ方向に、前記筒状部、前記上端鍔部および前記下端鍔部に跨っており
　前記下端鍔部が、前記導電部に接合される、付記１に記載の接合構造。
　付記３．
　前記厚さ方向に見て、前記ホルダの前記外周縁は、前記下端鍔部の外周縁である、付記２に記載の接合構造。
　付記４．
　前記厚さ方向に見て、前記開口部の前記外周縁のすべては、前記下端鍔部に重なる、付記３に記載の接合構造。
　付記５．
　前記筒状部および前記第１貫通孔の各々は、前記厚さ方向に見て円形である、付記２ないし付記４のいずれかに記載の接合構造。
　付記６．
　前記導電性接合材は、前記第１貫通孔に形成された流入部を含み、
　前記流入部は、前記ホルダのうち、前記導電部が位置する側から前記厚さ方向に繋がる、付記５に記載の接合構造。
　付記７．
　前記第１貫通孔の直径に対する前記流入部の前記厚さ方向の寸法の割合は、１０％以上６５％以下である、付記６に記載の接合構造。
　付記８．
　前記厚さ方向に見て、前記導電性接合材の外周縁は、前記ホルダの前記外周縁よりも外方にある、付記１ないし付記７のいずれかに記載の接合構造。
　付記９．
　前記導電部は、前記開口部に繋がる第２貫通孔を含み、
　前記導電性接合材は、前記第２貫通孔の内面に接する、付記１ないし付記８のいずれかに記載の接合構造。
　付記１０．
　前記導電基板は、絶縁層を含み、
　前記導電部は、前記絶縁層の前記厚さ方向の一方側に積層されており、
　前記絶縁層は、前記厚さ方向に見て前記第２貫通孔に重なる露出部を含み、
　前記露出部の少なくとも一部は、前記導電性接合材に接しない、付記９に記載の接合構造。
　付記１１．
　前記導電部は、前記開口部に繋がる窪みを含む、付記１ないし付記８のいずれかに記載の接合構造。
　付記１２．
　前記導電性接合材は、前記窪みに形成された充填部を含む、付記１１に記載の接合構造。
　付記１３．
　付記１ないし付記１２のいずれかに記載の接合構造と、
　前記端子に電気的に接続された半導体素子と、を備える半導体装置。
　付記１４．
　前記端子は、前記半導体素子を制御するための制御端子である、付記１３に記載の半導体装置。
　付記１５．
　各々が前記半導体素子に電気的に接続された第１電源端子および第２電源端子をさらに備え、
　前記第１電源端子は、第１電源電圧が入力され、
　前記第２電源端子は、第２電源電圧が入力される、付記１４に記載の半導体装置。
　付記１６．
　前記厚さ方向に直交する第１方向において、互いに離間する第１導電体および第２導電体をさらに備え、
　前記半導体素子は、前記第１導電体に接合された第１半導体素子と、前記第２導電体に接合された第２半導体素子とを含み、
　前記導電基板は、前記第１導電体に接合された第１導電基板と、前記第２導電体に接合された第２導電基板とを含み、
　前記導電部は、前記第１導電基板が有する第１導電部と、前記第２導電基板が有する第２導電部とを含み、
　前記第１電源端子は、前記第１導電体に繋がる第１入力端子と、前記第２半導体素子に繋がる第２入力端子とを含み、
　前記第２電源端子は、前記第２導電体に繋がる出力端子であり、
　前記制御端子は、前記第１導電部に接合され、且つ、前記第１半導体素子を制御する第１制御端子と、前記第２導電部に接合され、且つ、前記第２半導体素子を制御する第２制御端子とを含む、付記１５に記載の半導体装置。
　付記１７．
　前記第１半導体素子および前記第２半導体素子の各々は、スイッチング動作を行うスイッチング素子であり、
　前記第１制御端子は、前記第１半導体素子の前記スイッチング動作を制御するための第１駆動端子と、前記第１半導体素子の導通状態を検出するための第１検出端子とを含み、
　前記第２制御端子は、前記第２半導体素子の前記スイッチング動作を制御するための第２駆動端子と、前記第２半導体素子の導通状態を検出するための第２検出端子とを含む、付記１６に記載の半導体装置。
　付記１８．
　前記第１制御端子および前記第２制御端子の一部ずつと、前記第１導電基板および前記第２導電基板と、前記第１半導体素子および前記第２半導体素子とを覆う樹脂部材をさらに備え、
　前記第１制御端子および前記第２制御端子の各々は、前記樹脂部材を前記厚さ方向に突出する、付記１６または付記１７に記載の半導体装置。
　付記１９．
　前記樹脂部材は、前記厚さ方向に離間する樹脂主面および樹脂裏面と、前記厚さ方向において前記樹脂主面および前記樹脂裏面に挟まれた樹脂側面とを有し、
　前記樹脂側面は、前記第１方向を向き、
　前記第１電源端子および前記第２電源端子は、前記樹脂側面から前記第１方向に突出する、付記１８に記載の半導体装置。
Ａ１：半導体装置　　　１：半導体素子
１Ａ：第１半導体素子　　　１Ｂ：第２半導体素子
１０ａ：素子主面　　　１０ｂ：素子裏面
１１：第１主面電極　　　１２：第２主面電極
１３：第３主面電極　　　１５：裏面電極
Ｑ１：スイッチング機能部　　　Ｄ１：ダイオード機能部
Ｄ２：ダイオード　　　２：支持基板　　　２１：絶縁層
２１ａ：主面　　　２１ｂ：裏面　　　２２：主面金属層
２２Ａ：第１支持部　　　２２Ｂ：第２支持部
２２１：接合層　　　２３：裏面金属層　　　２４Ａ：第１導電体
２４Ｂ：第２導電体　　　２４０ａ：凹部　　　２４１：基材
２４２：主面接合層　　　２４３：裏面接合層
２５Ａ，２５Ｂ：導電性接合材　　　２５１：基層
２５２：上層　　　２５３：下層　　　３１：第１電源端子
３１Ａ：入力端子　　　３１Ｂ：入力端子　　　３２：第２電源端子
３２Ａ：出力端子　　　３３：制御端子　　　３３１：ホルダ
３３１ａ：筒状部　　　３３１ｂ：上端鍔部　　　３３１ｃ：下端鍔部
３３１ｄ：外周縁　　　３３２：貫通孔　　　３３３：金属ピン
３３３ａ：直状部　　　３４：第１制御端子　　　３４Ａ：第１駆動端子
３４Ｂ，３４Ｃ，３４Ｄ：第１検出端子　　　３５：第２制御端子
３５Ａ：第２駆動端子　　　３５Ｂ，３５Ｃ：第２検出端子
４：導電基板　　　４Ａ：第１導電基板　　　４Ｂ：第２導電基板
４１：絶縁層　　　４１ａ：主面　　　４１ｂ：裏面
４１０：露出部　　　４２：主面金属層　　　４２０ａ　：端子接合面
４２０ｂ：開口部　　　４２０ｃ：貫通孔　　　４２０ｄ：窪み
４２１，４２２，４２３，４２４：導電部
４３：裏面金属層　　　４９：接合材　　　５：導通部材
５１：第１導通部材　　　５２：第２導通部材　　　５２１：第１配線部
５２２：第２配線部　　　５２２ａ：凹部領域　　　５２３：第３配線部
５２３ａ：凸状領域　　　５２４：第４配線部　　　５３：開口
５９１，５９２，５９３：導電性接合材
６１，６１Ａ，６１Ｂ：導電性接合材　　　６１１：基層
６１２：上層　　　６１３：下層
６３，６３Ａ，６３Ｂ：導電性接合材　　　６３０：空隙
６３１：流入部　　　６３２：充填部
６５１：ワイヤ　　　６５１Ａ：第１ワイヤ　　　６５１Ｂ：第２ワイヤ
６５２：ワイヤ　　　６５２Ａ：第１ワイヤ　　　６５２Ｂ：第２ワイヤ
６５３：ワイヤ　　　６５３Ａ：第１ワイヤ　　　６５３Ｂ：第２ワイヤ
６５４：ワイヤ　　　６５４Ｂ：第２ワイヤ　　　７：樹脂部材
７１：樹脂主面　　　７２：樹脂裏面　　　７３１～７３４：樹脂側面
７３２ａ：凹部　　　７５１：第１突出部　　　７５１ａ：第１突出端面
７５２：第２突出部　　　７６：樹脂空隙部　　　７７：樹脂部
７８：樹脂充填部

Claims (19)

  1. 　導電部を有する導電基板と、
    　導電性を有する筒状のホルダ、および、前記ホルダに挿入された金属ピンを含む端子と、
    　前記導電部と前記ホルダとを接合する導電性接合材と、
    を備えており、
    　前記金属ピンは、前記導電部の厚さ方向に沿って延びる直状部を含み、
    　前記ホルダは、前記厚さ方向に延び、且つ、前記金属ピンの前記直状部が挿入される第１貫通孔を有し、
    　前記導電部は、前記ホルダが接合される端子接合面と、前記端子接合面に形成された開口部とを有し、
    　前記厚さ方向に見て、前記開口部の外周縁は、少なくとも一部が前記ホルダの外周縁の内方にある、接合構造。
  2. 　前記ホルダは、筒状部と、前記厚さ方向に前記筒状部を挟んで配置される上端鍔部および下端鍔部を含み、
    　前記第１貫通孔は、前記厚さ方向に、前記筒状部、前記上端鍔部および前記下端鍔部に跨っており
    　前記下端鍔部が、前記導電部に接合される、請求項１に記載の接合構造。
  3. 　前記厚さ方向に見て、前記ホルダの前記外周縁は、前記下端鍔部の外周縁である、請求項２に記載の接合構造。
  4. 　前記厚さ方向に見て、前記開口部の前記外周縁のすべては、前記下端鍔部に重なる、請求項３に記載の接合構造。
  5. 　前記筒状部および前記第１貫通孔の各々は、前記厚さ方向に見て円形である、請求項２ないし請求項４のいずれか一項に記載の接合構造。
  6. 　前記導電性接合材は、前記第１貫通孔に形成された流入部を含み、
    　前記流入部は、前記ホルダのうち、前記導電部が位置する側から前記厚さ方向に繋がる、請求項５に記載の接合構造。
  7. 　前記第１貫通孔の直径に対する前記流入部の前記厚さ方向の寸法の割合は、１０％以上６５％以下である、請求項６に記載の接合構造。
  8. 　前記厚さ方向に見て、前記導電性接合材の外周縁は、前記ホルダの前記外周縁よりも外方にある、請求項１ないし請求項７のいずれか一項に記載の接合構造。
  9. 　前記導電部は、前記開口部に繋がる第２貫通孔を含み、
    　前記導電性接合材は、前記第２貫通孔の内面に接する、請求項１ないし請求項８のいずれか一項に記載の接合構造。
  10. 　前記導電基板は、絶縁層を含み、
    　前記導電部は、前記絶縁層の前記厚さ方向の一方側に積層されており、
    　前記絶縁層は、前記厚さ方向に見て前記第２貫通孔に重なる露出部を含み、
    　前記露出部の少なくとも一部は、前記導電性接合材に接しない、請求項９に記載の接合構造。
  11. 　前記導電部は、前記開口部に繋がる窪みを含む、請求項１ないし請求項８のいずれか一項に記載の接合構造。
  12. 　前記導電性接合材は、前記窪みに形成された充填部を含む、請求項１１に記載の接合構造。
  13. 　請求項１ないし請求項１２のいずれか一項に記載の接合構造と、
    　前記端子に電気的に接続された半導体素子と、
    を備える半導体装置。
  14. 　前記端子は、前記半導体素子を制御するための制御端子である、請求項１３に記載の半導体装置。
  15. 　各々が前記半導体素子に電気的に接続された第１電源端子および第２電源端子をさらに備え、
    　前記第１電源端子は、第１電源電圧が入力され、
    　前記第２電源端子は、第２電源電圧が入力される、請求項１４に記載の半導体装置。
  16. 　前記厚さ方向に直交する第１方向において、互いに離間する第１導電体および第２導電体をさらに備え、
    　前記半導体素子は、前記第１導電体に接合された第１半導体素子と、前記第２導電体に接合された第２半導体素子とを含み、
    　前記導電基板は、前記第１導電体に接合された第１導電基板と、前記第２導電体に接合された第２導電基板とを含み、
    　前記導電部は、前記第１導電基板が有する第１導電部と、前記第２導電基板が有する第２導電部とを含み、
    　前記第１電源端子は、前記第１導電体に繋がる第１入力端子と、前記第２半導体素子に繋がる第２入力端子とを含み、
    　前記第２電源端子は、前記第２導電体に繋がる出力端子であり、
    　前記制御端子は、前記第１導電部に接合され、且つ、前記第１半導体素子を制御する第１制御端子と、前記第２導電部に接合され、且つ、前記第２半導体素子を制御する第２制御端子とを含む、請求項１５に記載の半導体装置。
  17. 　前記第１半導体素子および前記第２半導体素子の各々は、スイッチング動作を行うスイッチング素子であり、
    　前記第１制御端子は、前記第１半導体素子のスイッチング動作を制御するための第１駆動端子と、前記第１半導体素子の導通状態を検出するための第１検出端子とを含み、
    　前記第２制御端子は、前記第２半導体素子のスイッチング動作を制御するための第２駆動端子と、前記第２半導体素子の導通状態を検出するための第２検出端子とを含む、請求項１６に記載の半導体装置。
  18. 　前記第１制御端子および前記第２制御端子の一部ずつと、前記第１導電基板および前記第２導電基板と、前記第１半導体素子および前記第２半導体素子とを覆う樹脂部材をさらに備え、
    　前記第１制御端子および前記第２制御端子の各々は、前記樹脂部材を前記厚さ方向に突出する、請求項１６または請求項１７に記載の半導体装置。
  19. 　前記樹脂部材は、前記厚さ方向に離間する樹脂主面および樹脂裏面と、前記厚さ方向において前記樹脂主面および前記樹脂裏面に挟まれた樹脂側面とを有し、
    　前記樹脂側面は、前記第１方向を向き、
    　前記第１電源端子および前記第２電源端子は、前記樹脂側面から前記第１方向に突出する、請求項１８に記載の半導体装置。
PCT/JP2022/020467 2021-06-08 2022-05-17 接合構造および半導体装置 WO2022259824A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112022002286.8T DE112022002286T5 (de) 2021-06-08 2022-05-17 Verbindungsstruktur und halbleiterbauteil
JP2023527587A JPWO2022259824A1 (ja) 2021-06-08 2022-05-17
CN202280040247.9A CN117425962A (zh) 2021-06-08 2022-05-17 接合构造以及半导体装置
US18/488,503 US20240047312A1 (en) 2021-06-08 2023-10-17 Junction structure and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021095654 2021-06-08
JP2021-095654 2021-06-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/488,503 Continuation US20240047312A1 (en) 2021-06-08 2023-10-17 Junction structure and semiconductor device

Publications (1)

Publication Number Publication Date
WO2022259824A1 true WO2022259824A1 (ja) 2022-12-15

Family

ID=84424850

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/020467 WO2022259824A1 (ja) 2021-06-08 2022-05-17 接合構造および半導体装置

Country Status (5)

Country Link
US (1) US20240047312A1 (ja)
JP (1) JPWO2022259824A1 (ja)
CN (1) CN117425962A (ja)
DE (1) DE112022002286T5 (ja)
WO (1) WO2022259824A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004226A (ja) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp 電力用半導体装置
JP2017011221A (ja) * 2015-06-25 2017-01-12 富士電機株式会社 半導体装置
WO2018168924A1 (ja) * 2017-03-14 2018-09-20 ローム株式会社 半導体装置
JP2018160554A (ja) * 2017-03-23 2018-10-11 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004226A (ja) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp 電力用半導体装置
JP2017011221A (ja) * 2015-06-25 2017-01-12 富士電機株式会社 半導体装置
WO2018168924A1 (ja) * 2017-03-14 2018-09-20 ローム株式会社 半導体装置
JP2018160554A (ja) * 2017-03-23 2018-10-11 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2022259824A1 (ja) 2022-12-15
DE112022002286T5 (de) 2024-02-22
US20240047312A1 (en) 2024-02-08
CN117425962A (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
JP6065995B2 (ja) 半導体装置及び半導体装置の製造方法
JP7447979B2 (ja) 半導体装置
CN116936561B (zh) 半导体模块
CN116936486B (zh) 半导体模块
JP7382534B1 (ja) 半導体モジュール
WO2022259824A1 (ja) 接合構造および半導体装置
WO2023017708A1 (ja) 半導体装置
WO2022264834A1 (ja) 半導体装置
WO2022270306A1 (ja) 半導体装置
WO2023017707A1 (ja) 半導体装置
US20240234361A9 (en) Semiconductor device
WO2024075514A1 (ja) 接合構造体および半導体装置
WO2023053823A1 (ja) 半導体装置
JP7448038B2 (ja) 半導体ユニット及び半導体装置
WO2024084954A1 (ja) 半導体装置および半導体装置の製造方法
JP2023130642A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22820007

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023527587

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280040247.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022002286

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22820007

Country of ref document: EP

Kind code of ref document: A1