JP2023130642A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023130642A JP2023130642A JP2022035054A JP2022035054A JP2023130642A JP 2023130642 A JP2023130642 A JP 2023130642A JP 2022035054 A JP2022035054 A JP 2022035054A JP 2022035054 A JP2022035054 A JP 2022035054A JP 2023130642 A JP2023130642 A JP 2023130642A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- terminal
- region
- semiconductor device
- conductive part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 305
- 229920005989 resin Polymers 0.000 claims abstract description 188
- 239000011347 resin Substances 0.000 claims abstract description 188
- 238000007789 sealing Methods 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 29
- 238000005538 encapsulation Methods 0.000 abstract 3
- 239000002184 metal Substances 0.000 description 46
- 229910052751 metal Inorganic materials 0.000 description 46
- 239000000463 material Substances 0.000 description 36
- 239000010949 copper Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Abstract
【課題】端子接続の信頼性を向上させるのに適した半導体装置を提供する。【解決手段】 z1方向を向く主面201を有する導電支持体2と、主面201に電気的に接合された半導体素子10と、導電支持体2の少なくとも一部、および半導体素子10を覆う封止樹脂7と、を備え、主面201は、封止樹脂7に覆われた第1領域201aと、封止樹脂7から露出する第2領域201bと、を有する。【選択図】図4
Description
本開示は、半導体装置に関する。
従来、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などの電力用スイッチング素子を備える半導体装置が知られている。このような半導体装置は、産業機器から家電や情報端末、自動車用機器まであらゆる電子機器に搭載される。特許文献1には、従来の半導体装置が開示されている。特許文献1に記載の半導体装置は、半導体素子、導電性基板、入力端子、出力端子および封止樹脂を備えている。半導体素子は、導電性基板に導通接合されている。同文献の図1~図4等に示すように、導電性基板には入力端子や出力端子が導通接合されている。入力端子および出力端子は、主回路電流の経路を担う主端子であり、外部の回路基板に実装する際に用いられる。入力端子および出力端子の各々は、金属薄板からなり、封止樹脂の外部に露出する端子部を有する。端子部には貫通孔が形成されており、たとえば当該端子部に回路基板側の外部端子を重ね、上記貫通孔にボルトなどの締結部材を通して締め付けることで、回路基板に接続される。
しかしながら、上記のような端子部の接続においては、端子部の厚さが薄いため、締結部材で締め付ける際に許容される締付トルクが小さい。このため、端子部と外部(回路基板等)との接続における機械的な締付強度が弱く、その結果、端子接続の信頼性が十分得られない場合があった。
本開示は、上記した事情のもとで考え出されたものであって、端子接続の信頼性を向上させるのに適した半導体装置を提供することを主たる課題とする。
本開示によって提供される半導体装置は、厚さ方向の一方側を向く主面を有する導電支持体と、前記主面に電気的に接合された半導体素子と、前記導電支持体の少なくとも一部、および前記半導体素子を覆う封止樹脂と、を備え、前記主面は、前記封止樹脂に覆われた第1領域と、前記封止樹脂から露出する第2領域と、を有する。
本開示の半導体装置によれば、端子接続の信頼性を向上させることができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
本開示における「第1」、「第2」、「第3」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B上に位置していること」を含む。また、「ある物Aがある物Bにある方向に見て重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。
<第1実施形態>
図1~図6は、本開示の第1実施形態に係る半導体装置を示している。本実施形態の半導体装置A1は、複数の半導体素子10と、導電支持体2と、導電支持体2に設けられた第1端子21、第2端子22および第3端子23と、支持基板3と、複数の制御端子45と、制御端子支持体48と、複数の第1導通部材51と、複数の第2導通部材52と、封止樹脂7と、を備えている。
図1~図6は、本開示の第1実施形態に係る半導体装置を示している。本実施形態の半導体装置A1は、複数の半導体素子10と、導電支持体2と、導電支持体2に設けられた第1端子21、第2端子22および第3端子23と、支持基板3と、複数の制御端子45と、制御端子支持体48と、複数の第1導通部材51と、複数の第2導通部材52と、封止樹脂7と、を備えている。
図1は、半導体装置A1を示す斜視図である。図2は、半導体装置A1を示す平面図であり、封止樹脂7を想像線で示した図である。図3は、半導体装置A1を示す正面図であり、封止樹脂7を想像線で示した図である。図4は、図2のIV-IV線に沿う断面図である。図5は、図2のV-V線に沿う断面図である。図6は、図2のVI-VI線に沿う断面図である。
説明の便宜上、互いに直交する3つの方向を、x方向、y方向、z方向とする。z方向は、半導体装置A1の厚さ方向である。x方向は、半導体装置A1の平面図(図3参照)における左右方向である。y方向は、半導体装置A1の平面図(図3参照)における上下方向である。x方向の一方をx1方向、x方向の他方をx2方向とする。同様に、y方向の一方をy1方向、y方向の他方をy2方向とし、z方向の一方をz1方向、z方向の他方をz2方向とする。以下の説明において、「平面視」とは、z方向に見たときをいう。また、z1方向を上、z2方向を下という場合がある。z方向が、本開示の「厚さ方向」に相当し、x方向が、本開示の「第1方向」に相当し、y方向が、本開示の「第2方向」に相当する。また、x1方向が本開示の「第1方向の一方側」に相当し、x2方向が本開示の「第1方向の他方側」に相当し、y1方向が本開示の「第2方向の一方側」に相当し、y2方向が本開示の「第2方向の他方側」に相当し、z1方向が本開示の「厚さ方向の一方側」に相当し、z2方向が本開示の「厚さ方向の他方側」に相当する。
複数の半導体素子10はそれぞれ、半導体装置A1の機能中枢となる電子部品である。各半導体素子10の構成材料は、たとえばSiC(炭化ケイ素)を主とする半導体材料である。この半導体材料は、SiCに限定されず、Si(シリコン)、GaN(窒化ガリウム)あるいはC(ダイヤモンド)などであってもよい。各半導体素子10は、たとえば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのスイッチング機能を有するパワー半導体チップである。本実施形態においては、半導体素子10がMOSFETである場合を示すが、これに限定されず、IGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)などの他のトランジスタであってもよい。半導体装置A1の説明においては、各半導体素子10は、スイッチング素子であり、いずれも同一素子である。各半導体素子10は、たとえばnチャネル型のMOSFETであるが、pチャネル型のMOSFETであってもよい。
各半導体素子10は、図4、図5に示すように、素子主面101および素子裏面102を有する。各半導体素子10において、素子主面101と素子裏面102とはz方向に離間する。素子主面101は、z1方向を向き、素子裏面102は、z2方向を向く。
複数の半導体素子10は、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bを含む。本実施形態では、半導体装置A1は、2つの第1半導体素子10Aと2つの第2半導体素子10Bとを備えているが、第1半導体素子10Aの数および第2半導体素子10Bの数は、本構成に限定されず、半導体装置A1に要求される性能に応じて適宜変更される。図2の例では、第1半導体素子10Aおよび第2半導体素子10Bがそれぞれ2個ずつ配置される。第1半導体素子10Aおよび第2半導体素子10Bの数は、それぞれ1個または3個でもよく、それぞれ4個以上でもよい。第1半導体素子10Aの数と第2半導体素子10Bの数とは、等しくてもよく、異なってもよい。第1半導体素子10Aおよび第2半導体素子10Bの数は、半導体装置A1が取り扱う電流容量によって決定される。
半導体装置A1は、たとえばハーフブリッジ型のスイッチング回路として構成される。この場合、複数の第1半導体素子10Aは、半導体装置A1の上アーム回路を構成し、複数の第2半導体素子10Bは、下アーム回路を構成する。上アーム回路において、複数の第1半導体素子10Aは互いに並列に接続され、下アーム回路において、複数の第2半導体素子10Bは互いに並列に接続される。各第1半導体素子10Aと各第2半導体素子10Bとは、直列に接続され、ブリッジ層を構成する。
複数の第1半導体素子10Aはそれぞれ、図2~図4などに示すように、導電支持体2に搭載されている。図2に示す例では、複数の第1半導体素子10Aは、たとえばy方向に並んでおり、互いに離間している。各第1半導体素子10Aは、導電性接合材19を介して、導電支持体2(後述の第1導電部2A)に導通接合されている。各第1半導体素子10Aは、第1導電部2Aに接合された際、素子裏面102が第1導電部2Aに対向する。
複数の第2半導体素子10Bはそれぞれ、図2、図3、図5などに示すように、導電支持体2に搭載されている。図2に示す例では、複数の第2半導体素子10Bは、たとえばy方向に並んでおり、互いに離間している。各第2半導体素子10Bは、導電性接合材19を介して、導電支持体2(後述の第2導電部2B)に導通接合されている。各第2半導体素子10Bは、第2導電部2Bに接合された際、素子裏面102が第2導電部2Bに対向する。
複数の半導体素子10(複数の第1半導体素子10Aおよび複数の第2半導体素子10B)はそれぞれ、第1主面電極11、第2主面電極12および裏面電極13を有する。以下で説明する第1主面電極11、第2主面電極12および裏面電極13の構成は、各半導体素子10において共通する。第1主面電極11および第2主面電極12は、素子主面101に設けられている。第1主面電極11および第2主面電極12は、図示しない絶縁膜により絶縁されている。裏面電極13は、素子裏面102に設けられている。
第1主面電極11は、たとえばゲート電極であって、半導体素子10を駆動させるための駆動信号(たとえばゲート電圧)が入力される。各半導体素子10において、第2主面電極12は、たとえばソース電極であって、ソース電流が流れる。裏面電極13は、たとえばドレイン電極であって、ドレイン電流が流れる。裏面電極13は、素子裏面102の略全域を覆っている。裏面電極13は、たとえばAg(銀)めっきにより構成される。
各半導体素子10は、第1主面電極11(ゲート電極)に駆動信号(ゲート電圧)が入力されると、この駆動信号に応じて、導通状態と遮断状態とが切り替わる。導通状態では、裏面電極13(ドレイン電極)から第2主面電極12(ソース電極)に電流が流れ、遮断状態では、この電流が流れない。各半導体素子10は、スイッチング動作を行う。半導体装置A1は、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bのスイッチング機能により、第1端子21と第3端子23とに入力される直流電圧をたとえば交流電圧に変換して、第2端子22から交流電圧を出力する。
導電支持体2は、複数の半導体素子10(複数の第1半導体素子10Aおよび複数の第2半導体素子10B)を支持する。導電支持体2は、支持基板3上に導電性接合材29を介して接合されている。導電支持体2は、たとえば平面視概略矩形状である。導電支持体2は、第1導通部材51および第2導通部材52とともに、複数の半導体素子10によってスイッチングされる主回路電流の経路を構成する。
導電支持体2は、第1導電部2A、第2導電部2Bおよび第3導電部2Cを含む。第1導電部2Aおよび第2導電部2Bはそれぞれ、金属製の板状ブロック部材である。この金属は、たとえばCu(銅)あるいはCu合金である。第1導電部2A、第2導電部2Bおよび第3導電部2Cは、複数の半導体素子10への導通経路を構成している。第1導電部2A、第2導電部2Bおよび第3導電部2Cはそれぞれが、図4、図5に示すように、導電性接合材29を介して支持基板3上に接合されている。第1導電部2Aには、導電性接合材19を介して複数の第1半導体素子10Aがそれぞれ接合されている。第2導電部2Bには、導電性接合材19を介して複数の第2半導体素子10Bがそれぞれ接合されている。導電性接合材19および導電性接合材29の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。
第1導電部2Aおよび第2導電部2Bは、図2~図4に示すように、x方向に互いに離間する。これらの図に示す例では、第1導電部2Aは、第2導電部2Bよりもx1方向に位置する。第3導電部2Cおよび第2導電部2Bは、図2、図5に示すように、x方向に互いに離間する。これらの図に示す例では、第3導電部2Cは、第2導電部2Bに対してx1方向に位置する。また、図2に示すように、第3導電部2Cは、第1導電部2Aに対してy方向に離間する。図示した例では、第3導電部2Cは、第1導電部2Aに対してy2方向に位置する。第2導電部2Bのy方向の寸法は、第1導電部2Aおよび第3導電部2Cの各々のy方向の寸法よりも大である。第2導電部2Bのy方向の寸法は、第1導電部2Aおよび第3導電部2Cの各々のy方向の寸法の約2倍である。
第1導電部2A、第2導電部2Bおよび第3導電部2Cはそれぞれ、たとえば平面視概略矩形状である。具体的には、第1導電部2Aは、y2方向寄りにおいてx2方向に突出する矩形状部を有する。第3導電部2Cは、y1方向寄りにおいてx2方向に突出する矩形状部を有する。第2導電部2Bは、y方向の中央においてx1方向に突出する矩形状部を有する。第2導電部2Bと、第1導電部2Aおよび第3導電部2Cとは、x方向に見て重なる。第1導電部2Aと第3導電部2Cとは、y方向に見て重なる。第1導電部2A、第2導電部2Bおよび第3導電部2Cそれぞれの厚さ(z方向の寸法)は、たとえば2.0mm~5.0mm(好ましくは3.0mm程度)である。
導電支持体2は、主面201および裏面202を有する。主面201および裏面202は、図4、図5に示すように、z方向に離間する。主面201は、z1方向を向き、裏面202は、z2方向を向く。主面201は、第1導電部2Aの上面と第2導電部2Bの上面と第3導電部2Cの上面とを合わせたものである。裏面202は、第1導電部2Aの下面と第2導電部2Bの下面と第3導電部2Cの下面とを合わせたものである。裏面202は、支持基板3に対向するように支持基板3に接合されている。
第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々において、主面201は、第1領域201aおよび第2領域201bを有する。第1領域201aは、封止樹脂7に覆われた領域である。第2領域201bは、封止樹脂7から露出する領域である。
第1導電部2Aにおいて、第1領域201aは第2領域201bに対してx2方向に位置する。第2導電部2Bにおいて、第1領域201aは第2領域201bに対してx1方向に位置する。第1導電部2Aの第1領域201aと第2導電部2Bの第1領域201aとはx方向において近接しており、第1導電部2Aの第2領域201bと第2導電部2Bの第2領域201bとは、x方向において離れている。上記した複数の第1半導体素子10Aは、第1導電部2Aの第1領域201aに搭載される。また、複数の第2半導体素子10Bは、第2導電部2Bの第1領域201aに搭載される。
第3導電部2Cにおいて、第1領域201aは第2領域201bに対してx2方向に位置する。第3導電部2Cの第1領域201aと第2導電部2Bの第1領域201aとはx方向において近接しており、第3導電部2Cの第2領域201bと第2導電部2Bの第2領域201bとは、x方向において離れている。
図2~図4に示すように、第1端子21は、第1導電部2Aに配置されている。本実施形態において、第1端子21は、第1導電部2Aのy方向における中央に配置されており、第1導電部2Aの第2領域201bからz1方向に臨むように開口する穴部を有する。図示した例では、当該穴部は、ねじ穴211により構成される。ねじ穴211は、第1導電部2Aに直接形成されており、ねじ穴211(第1端子21)は封止樹脂7から露出している。
図2~図4に示すように、第2端子22は、第2導電部2Bに配置されている。第2端子22は、第2導電部2Bのy方向における中央に配置されており、第2導電部2Bの第2領域201bからz1方向に臨むように開口する穴部を有する。図示した例では、当該穴部は、ねじ穴221により構成される。ねじ穴221は、第2導電部2Bに直接形成されており、ねじ穴221(第2端子22)は封止樹脂7から露出している。
図2、図5に示すように、第3端子23は、第3導電部2Cに配置されている。第3端子23は、第3導電部2Cのy方向における中央に配置されており、第3導電部2Cの第2領域201bからz1方向に臨むように開口する穴部を有する。図示した例では、当該穴部は、ねじ穴231により構成される。ねじ穴231は、第3導電部2Cに直接形成されており、ねじ穴231(第2端子22)は封止樹脂7から露出している。
第1端子21および第3端子23には、電力変換対象となる直流電圧が入力される。第1端子21は正極(P端子)であり、第3端子23は負極(N端子)である。第2端子22から、第1半導体素子10Aおよび第2半導体素子10Bにより電力変換された交流電圧が出力される。第1端子21は、第1導電部2Aを介して各第1半導体素子10Aの裏面電極13(ドレイン電極)に導通する。第3端子23は、第3導電部2Cを介して複数の第2導通部材52に導通し、且つ第2導通部材52を介して各第2半導体素子10Bの第2主面電極12(ソース電極)に導通する。第1端子21、第2端子22および第3端子23は、「主端子」の一例である。
支持基板3は、導電支持体2を支持する。支持基板3は、たとえばAMB(Active Metal Brazing)基板で構成される。支持基板3は、絶縁層31、第1金属層32および第2金属層33を含む。
絶縁層31は、たとえば熱伝導性の優れたセラミックスである。このようなセラミックスとしては、たとえばSiN(窒化ケイ素)がある。絶縁層31は、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。絶縁層31は、たとえば平面視矩形状である。
第1金属層32は、絶縁層31の上面(z1方向を向く面)に形成されている。第1金属層32の構成材料は、たとえばCuを含む。当該構成材料はCuではなくAl(アルミニウム)を含んでいてもよい。第1金属層32は、第1部分32A、第2部分32Bおよび第3部分32Cを含む。第1部分32Aおよび第2部分32Bは、x方向に離間する。第1部分32Aは、第2部分32Bよりもx1方向に位置する。第1部分32Aは、第1導電部2Aが接合され、第1導電部2Aを支持する。第2部分32Bは、第2導電部2Bが接合され、第2導電部2Bを支持する。第3部分32Cは、第3導電部2Cが接合され、第3導電部2Cを支持する。第1部分32A、第2部分32Bおよび第3部分32Cはそれぞれ、たとえば平面視概略矩形状である。第1部分32A、第2部分32Bおよび第3部分32Cはそれぞれ、第1導電部2A、第2導電部2Bおよび第3導電部2Cに対応した形状とされている。
第2金属層33は、絶縁層31の下面(z2方向を向く面)に形成されている。第2金属層33の構成材料は、第1金属層32の構成材料と同じである。第2金属層33の下面(後述の底面302)は、図4~図6に示す例では、たとえば封止樹脂7から露出する。当該下面は、封止樹脂7から露出せず、封止樹脂7に覆われていてもよい。第2金属層33は、平面視において、第1部分32Aおよび第2部分32Bの双方に重なる。
支持基板3は、図4、図5に示すように、支持面301および底面302を有する。支持面301と底面302とは、z方向に離間する。支持面301は、z1方向を向き、底面302は、z2方向を向く。底面302は、封止樹脂7から露出する。支持面301は、第1金属層32の上面であり、第1部分32Aの上面と第2部分32Bの上面と第3部分32Cの上面とをあわせたものである。支持面301は、導電支持体2に対向し、導電支持体2(裏面202)が接合されている。底面302は、第2金属層33の下面である。底面302には、図示しない放熱部材(たとえばヒートシンク)などが取り付け可能である。支持基板3のz方向の寸法(支持面301から底面302までのz方向に沿う距離)は、たとえば0.01mm~2.0mmである。
複数の制御端子45はそれぞれ、各第1半導体素子10Aおよび各第2半導体素子10Bを制御するためのピン状の端子である。複数の制御端子45は、複数の第1制御端子46A,46Bおよび複数の第2制御端子47A,47Bを含む。複数の第1制御端子46A,46Bは、各第1半導体素子10Aの制御などに用いられる。複数の第2制御端子47A,47Bは、各第2半導体素子10Bの制御などに用いられる。
複数の第1制御端子46A,46Bは、x方向に間隔を隔てて配置されている。各第1制御端子46A,46Bは、図2、図3などに示すように、制御端子支持体48(後述の第1支持部48A)を介して、第1導電部2Aに支持される。
第1制御端子46Aは、複数の第1半導体素子10Aの駆動信号入力用の端子(ゲート端子)である。第1制御端子46Aには、複数の第1半導体素子10Aを駆動させるための駆動信号が入力される(たとえばゲート電圧が印加される)。第1制御端子46Bは、複数の第1半導体素子10Aのソース信号検出用の端子(ソースセンス端子)である。第1制御端子46Bから、複数の第1半導体素子10Aの各第2主面電極12(ソース電極)に印加される電圧(ソース電流に対応した電圧)が検出される。
複数の第2制御端子47A,47Bは、x方向に間隔を隔てて配置されている。各第2制御端子47A,47Bは、図2、図3などに示すように、制御端子支持体48(後述の第2支持部48B)を介して、第2導電部2Bに支持される。
第2制御端子47Aは、複数の第2半導体素子10Bの駆動信号入力用の端子(ゲート端子)である。第2制御端子47Aには、複数の第2半導体素子10Bを駆動させるための駆動信号が入力される(たとえばゲート電圧が印加される)。第2制御端子47Bは、複数の第2半導体素子10Bのソース信号検出用の端子(ソースセンス端子)である。第2制御端子47Bから、複数の第2半導体素子10Bの各第2主面電極12(ソース電極)に印加される電圧(ソース電流に対応した電圧)が検出される。
複数の制御端子45(複数の第1制御端子46A,46Bおよび複数の第2制御端子47A,47B)はそれぞれ、ホルダ451および金属ピン452を含む。
ホルダ451は、導電性材料からなる。ホルダ451は、図示しない導電性接合材を介して、制御端子支持体48(後述の第1金属層482)に接合されている。ホルダ451は、円筒状とされている。ホルダ451は、封止樹脂7に覆われている。金属ピン452は、z方向に延びる棒状部材である。金属ピン452は、ホルダ451に圧入されることで支持されている。金属ピン452は、少なくともホルダ451を介して、制御端子支持体48(後述の第1金属層482)に導通する。
制御端子支持体48は、複数の制御端子45を支持する。制御端子支持体48は、z方向において、主面201(導電支持体2)と複数の制御端子45との間に介在する。
制御端子支持体48は、第1支持部48Aおよび第2支持部48Bを含む。第1支持部48Aは、導電支持体2の第1導電部2A上に配置され、複数の制御端子45のうちの複数の第1制御端子46A,46Bを支持する。第1支持部48Aは、図4に示すように、接合材49を介して、第1導電部2Aに接合されている。接合材49は、導電性でも絶縁性でもよいが、たとえばはんだが用いられる。第2支持部48Bは、導電支持体2の第2導電部2B上に配置され、複数の制御端子45のうちの複数の第2制御端子47A,47Bを支持する。第2支持部48Bは、図5に示すように、接合材49を介して、第2導電部2Bに接合されている。
制御端子支持体48(第1支持部48Aおよび第2支持部48Bのそれぞれ)は、たとえばDBC基板で構成される。制御端子支持体48は、互いに積層された絶縁層481、第1金属層482および第2金属層483を有する。
絶縁層481は、たとえばセラミックスからなる。絶縁層481は、たとえば平面視矩形状である。
第1金属層482は、図4、図5などに示すように、絶縁層481の上面に形成されている。各制御端子45は、第1金属層482上に立設されている。第1金属層482は、たとえばCuまたはCu合金である。図2、図4、図5などに示すように、第1金属層482は、第1部分482Aおよび第2部分482Bを含む。第1部分482Aおよび第2部分482Bは、互いに離間し、絶縁されている。
第1部分482Aは、複数のワイヤ61が接合され、各ワイヤ61を介して、各第1半導体素子10A(各第2半導体素子10B)の第1主面電極11(ゲート電極)に導通する。図2に示すように、第1支持部48Aの第1部分482Aには、第1制御端子46Aが接合されており、第2支持部48Bの第1部分482Aには、第2制御端子47Aが接合されている。
第2部分482Bは、複数のワイヤ62が接合され、各ワイヤ62を介して、各第1半導体素子10A(各第2半導体素子10B)の第2主面電極12(ソース電極)に導通する。図2に示すように、第1支持部48Aの第2部分482Bには、第1制御端子46Bが接合されており、第2支持部48Bの第2部分482Bには、第2制御端子47Bが接合されている。上記の各ワイヤ61,62は、たとえばボンディングワイヤである。各ワイヤ61,62の構成材料は、たとえばAu(金)、AlあるいはCuのいずれかを含む。
第2金属層483は、図4、図5などに示すように、絶縁層481の下面に形成されている。第1支持部48Aの第2金属層483は、図4に示すように、接合材49を介して、第1導電部2Aに接合される。第2支持部48Bの第2金属層483は、図5に示すように、接合材49を介して、第2導電部2Bに接合される。
複数の第1導通部材51および複数の第2導通部材52は、導電支持体2とともに、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bによってスイッチングされる主回路電流の経路を構成する。各第1導通部材51および各第2導通部材52は、主面201(導電支持体2)からz1方向に離間し、かつ、平面視において主面201に重なる。本実施形態では、各第1導通部材51および各第2導通部材52はそれぞれ、金属製の板材により構成される。当該金属は、たとえばCuまたはCu合金である。具体的には、各第1導通部材51および各第2導通部材52は、適宜折り曲げられた金属製の板材である。
複数の第1導通部材51は、各第1半導体素子10Aの第2主面電極12(ソース電極)と第2導電部2Bとに接続され、各第1半導体素子10Aの第2主面電極12と第2導電部2Bとを導通させる。図4に示すように、各第1導通部材51と各第1半導体素子10Aの第2主面電極12と、および、各第1導通部材51と第2導電部2Bとは、それぞれ、導電性接合材59を介して接合される。導電性接合材59は、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。各第1導通部材51は、図2に示すように、平面視においてx方向に沿って延びる帯状である。
本実施形態では、複数の第1導通部材51は、第1半導体素子10Aの数に対応して2個設けられている。変形例として、複数の第1半導体素子10Aの数に依存せず、複数の第1半導体素子10Aに対して共通する1個の第1導通部材51を使用してもよい。
複数の第2導通部材52は、各第2半導体素子10Bの第2主面電極12(ソース電極)と第3導電部2Cとに接続され、各第2半導体素子10Bの第2主面電極12と第3導電部2Cとを導通させる。図5に示すように、各第2導通部材52と各第2半導体素子10Bの第2主面電極12と、および、各第2導通部材52と第3導電部2Cとは、それぞれ、導電性接合材59を介して接合される。導電性接合材59は、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。各第2導通部材52は、図2に示すように、平面視においてx方向に沿って延びる帯状である。
本実施形態では、複数の第2導通部材52は、第2半導体素子10Bの数に対応して2個設けられている。変形例として、複数の第2半導体素子10Bの数に依存せず、複数の第2半導体素子10Bに対して共通する1個の第2導通部材52を使用してもよい。
封止樹脂7は、複数の半導体素子10と、導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2C)の一部と、支持基板3(底面302を除く)と、複数の制御端子45の一部ずつと、制御端子支持体48と、複数の第1導通部材51と、複数の第2導通部材52と、複数のワイヤ61,62と、をそれぞれ覆っている。封止樹脂7は、たとえば黒色のエポキシ樹脂で構成される。封止樹脂7は、たとえばモールド成形により形成される。封止樹脂7は、第1樹脂主面711、第2樹脂主面712、第3樹脂主面713、樹脂裏面72、複数の樹脂側面731~734および複数の取付け孔74を有する。
図1、図3~図6などに示すように、第1樹脂主面711、第2樹脂主面712および第3樹脂主面713の各々は、z1方向を向き、樹脂裏面72は、z2方向を向く。第1樹脂主面711、第2樹脂主面712および第3樹脂主面713の各々と、樹脂裏面72とは、z方向に離間する。
第1樹脂主面711は、導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々)の主面201(第1領域201a)よりもz1方向に位置する。第1樹脂主面711は、平面視において第1領域201aに重なる。より具体的には、本実施形態では、第1樹脂主面711は、平面視において第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々の第1領域201aに重なる。第1樹脂主面711は、封止樹脂7におけるx方向の中央に位置する。第1樹脂主面711は、封止樹脂7の他の部位よりもz1方向に突出する部位の先端に位置する。封止樹脂7のうち第1樹脂主面711を含む当該突出部位は、導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々)の第1領域201aを覆っている。第1樹脂主面711から、複数の制御端子45(複数の第1制御端子46A,46Bおよび複数の第2制御端子47A,47B)が突き出ている。
第2樹脂主面712は、第1樹脂主面711よりもz2方向に位置する。図1~図5に示すように、第2樹脂主面712は、平面視において導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々)の第2領域201bの少なくとも一部を囲んでいる。第2樹脂主面712は、平面視において、x方向の両側から第1樹脂主面711を挟んでいる。図3~図5に示すように、本実施形態において、第2樹脂主面712は、第2領域201bよりもz2方向に位置する。なお、図示した例と異なり、第2樹脂主面712が第2領域201bと面一状であってもよい。
第3樹脂主面713は、第1樹脂主面711よりもz2方向に位置する。本実施形態では、第3樹脂主面713は、封止樹脂7におけるx方向の中央、且つy方向の両端に対をなして配置されている。一対の第3樹脂主面713の各々は、平面視において第1樹脂主面711に隣接する。図示した例では、第3樹脂主面713のz方向における位置は、第2樹脂主面712のz方向における位置と同一である。上記構成の第1樹脂主面711、第2樹脂主面712および第3樹脂主面713を有する封止樹脂7は、平面視において、導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々)における第2領域201bを囲んでいる。
樹脂裏面72は、平面視において支持基板3の底面302(第2金属層33の下面)を囲む枠状である。支持基板3の底面302は、樹脂裏面72から露出し、たとえば樹脂裏面72と面一である。
図2、図4、図5などに示すように、樹脂側面731および樹脂側面732は、x方向に離間する。樹脂側面731,732は、第2樹脂主面712と樹脂裏面72との双方につながり、且つ、z方向においてこれらに挟まれている。樹脂側面731はx1方向を向き、樹脂側面732は、x2方向を向く。図1、図2、図6などに示すように、樹脂側面733および樹脂側面734は、y方向に離間する。樹脂側面733,734は、第1樹脂主面711、第2樹脂主面712および第3樹脂主面713と樹脂裏面72との双方につながり、且つ、z方向においてこれらに挟まれている。樹脂側面733はy1方向を向き、樹脂側面734は、y2方向を向く。
複数の取付け孔74の各々は、第3樹脂主面713につながるとともに封止樹脂7をz方向に貫通している。本実施形態において、複数の取付け孔74は、一対の封止樹脂73に対応して対をなして設けられている。図6に示すように、各取付け孔74は、第3樹脂主面713と樹脂裏面72との双方につながる。複数の取付け孔74は、y方向に見て第1端子21および第2端子22の間に位置する。また、複数の取付け孔74は、x方向に見て、第1端子21および第2端子22を間に挟んでy1方向およびy2方向に位置する。なお、本実施形態では、図2、図6などに示すように、支持基板3には、z方向に貫通する複数の貫通孔34が形成されている。複数の貫通孔34は、複数の取付け孔74に対応して対をなして設けられている。貫通孔34の直径は取付け孔74の直径より大であり、平面視において、各貫通孔34は、取付け孔74を囲んでいる。これにより、複数の取付け孔74は、平面視において支持基板3に重ならず、各貫通孔34は封止樹脂7に覆われている。半導体装置A1では、たとえば図示しない締結部材を複数の取付け孔74の各々に嵌め込むことで、図示しない放熱部材(たとえばヒートシンク)を取り付け可能である。
次に、本実施形態の作用について説明する。
半導体装置A1は、導電支持体2、複数の半導体素子10および封止樹脂7を備える。導電支持体2は、z1方向を向く主面201を有する。各半導体素子10は、主面201に電気的に接合されている。主面201は、第1領域201aおよび第2領域201bを有する。第1領域201aは封止樹脂7に覆われた領域であり、第2領域201bは、封止樹脂7から露出する領域である。
このような構成によれば、導電支持体2のうち封止樹脂7から露出する第2領域201bを利用して、たとえば図示しない制御用の回路基板の外部端子を導通接続することが可能である。導電支持体2は、半導体装置A1における主回路電流の経路を構成し、厚さ(z方向の寸法)を比較的大きくすることが好ましい。z方向の寸法が比較的大きい導電支持体2において封止樹脂7から露出する第1領域201aを設けることで、当該第1領域201aを端子接続に容易に利用することができ、端子接続の信頼性を向上させることが可能である。
導電支持体2には、主端子としての第1端子21、第2端子22および第3端子23が設けられている。これら第1端子21、第2端子22および第3端子23の各々は、第2領域201bからz1方向に臨むように開口する穴部を有する。このような構成によれば、各端子21~23の穴部を回路基板(外部端子)との接続に利用することができ、外部との端子接続が容易である。
第1端子21、第2端子22および第3端子23は、第2領域201bからz1方向に臨むように開口するねじ穴211,221,231により構成される。このような構成によれば、回路基板(外部端子)との接続の際に、z方向の寸法が比較的大きい導電支持体2に形成されたねじ穴211,221,231を利用して、直接ねじ止めすることが可能である。これにより、第1端子21、第2端子22および第3端子23の各々の端子接続の信頼性を容易かつ適切に向上させることができる。
導電支持体2は、第1導電部2Aおよび第2導電部2Bを含む。第1導電部2Aおよび第2導電部2Bの各々は、第1領域201aおよび第2領域201bを有する。第1導電部2Aの第1領域201aは、第1導電部2Aの第2領域201bに対してx2方向に位置する。第2導電部2Bの第1領域201aは、第2導電部2Bの第2領域201bに対してx1方向に位置する。第1導電部2Aの第1領域201aには、スイッチング素子である複数の第1半導体素子10Aが電気的に接合されている。半導体装置A1は、複数の第1半導体素子10Aと第2導電部2Bとに接続された複数の第1導通部材51を備える。導電支持体2(第1導電部2Aと第2導電部2B)および複数の第1導通部材51は、複数の第1半導体素子10Aによってスイッチングされる主回路電流の経路を構成する。これにより、半導体装置A1(複数の第1半導体素子10A)に大電流を流す場合であっても、主端子(第1端子21や第2端子22)端子接続の信頼性の向上が図られている。したがって、半導体装置A1は、大電流を流す上で好ましい構造である。
導電支持体2は、第3導電部2Cをさらに含む。第3導電部2Cは、第1導電部2Aに対してy方向に離間し、第2導電部2Bに対してx1方向に位置する。第2導電部2Bの第1領域201aには、スイッチング素子である複数の第2半導体素子10Bが電気的に接合されている。半導体装置A1は、複数の第2半導体素子10Bと第3導電部2Cとに接続された複数の第2導通部材52を備える。導電支持体2(第3導電部2Cと第2導電部2B)および複数の第2導通部材52は、複数の第2半導体素子10Bによってスイッチングされる主回路電流の経路を構成する。これにより、半導体装置A1(複数の第2半導体素子10B)に大電流を流す場合であっても、主端子(第3端子23や第2端子22)端子接続の信頼性の向上が図られている。したがって、半導体装置A1は、大電流を流す上で好ましい構造である。
封止樹脂7は、平面視において、導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2C)における第2領域201bを囲んでいる。このような構成によれば、第1端子21、第2端子22および第3端子23を封止樹脂7から露出させつつ、周囲との意図しない短絡を防止することができる。
封止樹脂7は、各々がz1方向を向く第1樹脂主面711および第2樹脂主面712を有する。第1樹脂主面711は、導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々)の第1領域201aよりもz1方向に位置する。第1樹脂主面711は、平面視において第1領域201a(第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々の第1領域201a)に重なる。第2樹脂主面712は、第1樹脂主面711よりもz2方向に位置する。第2樹脂主面712は、平面視において導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2Cの各々)の第2領域201bの少なくとも一部を囲んでいる。このような構成によれば、導電支持体2(第1導電部2A、第2導電部2Bおよび第3導電部2C)において、封止樹脂7に覆われた第1領域201aと封止樹脂7から露出する第2領域201bとを、適切に形成することができる。
第2樹脂主面712は、第2領域201bよりもz2方向に位置する。このような構成によれば、回路基板(外部端子)との接続の際に、たとえば第2領域201bに外部端子を容易かつ適切に接触させることができる。このことは、端子接続の信頼の向上を図る上でより好ましい。
封止樹脂7は、複数の取付け孔74を有する。複数の取付け孔74の各々は、封止樹脂7をz方向に貫通する。このような構成の半導体装置A1によれば、たとえば締結部材を複数の取付け孔74の各々に嵌め込むことで、図示しない放熱部材(たとえばヒートシンク)などが取り付け可能である。また、封止樹脂7は第3樹脂主面713を有する。第3樹脂主面713は、第1樹脂主面711よりも下方(z2方向)に位置し、複数の取付け孔74の各々は第3樹脂主面713につながる。このような構成によれば、取付け孔74に締結部材(ボルトなど)を嵌めた場合において、締結部材の頭部が第1樹脂主面711よりもz1方向に突出することが防止される。これにより、たとえば半導体装置A1の上方(第1樹脂主面711に対してz1方向)に制御用の回路基板等を近接して配置する場合でも、当該回路基板等と締結部材との干渉を防ぐことができる。
<第2実施形態>
図7および図8は、本開示の第2実施形態に係る半導体装置を示している。図7は、半導体装置A2を示す平面図であり、封止樹脂7を想像線で示した図である。図8は、図7のVIII-VIII線に沿う断面図である。なお、図7以降の図面において、上記実施形態の半導体装置A1と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
図7および図8は、本開示の第2実施形態に係る半導体装置を示している。図7は、半導体装置A2を示す平面図であり、封止樹脂7を想像線で示した図である。図8は、図7のVIII-VIII線に沿う断面図である。なお、図7以降の図面において、上記実施形態の半導体装置A1と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
本実施形態の半導体装置A2において、第1導電部2A、第2導電部2Bおよび第3導電部2Cそれぞれの形状が上記実施形態と異なっている。また、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bの配置が上記実施形態と異なる。
第1導電部2Aは、y2方向寄りにおいてx2方向に突出する矩形状部を有する。当該突出する矩形状部は、上記第1実施形態と比べてx2方向により大きく突出している。第2導電部2Bは、y2方向寄りにおいてx1方向に突出する矩形状部を有する。第1導電部2Aにおいてx2方向に突出する矩形状部と、第2導電部2Bにおいてx1方向に突出する矩形状部とは、y方向に見て重なる。
複数の第1半導体素子10Aは、第1導電部2Aにおいてx2方向に突出する上記矩形状部に配置されている。複数の第2半導体素子10Bは、第2導電部2Bにおいてx1方向に突出する上記矩形状部に配置されている。そして、複数の第1半導体素子10A、複数の第2半導体素子10Bおよび複数の取付け孔74は、平面視において一直線状に配列される。
本実施形態の半導体装置A2によれば、導電支持体2のうち封止樹脂7から露出する第2領域201bを利用して、たとえば図示しない制御用の回路基板の外部端子を導通接続することが可能である。導電支持体2は、半導体装置A2における主回路電流の経路を構成し、厚さ(z方向の寸法)を比較的大きくすることが好ましい。z方向の寸法が比較的大きい導電支持体2において封止樹脂7から露出する第1領域201aを設けることで、当該第1領域201aを端子接続に容易に利用することができ、端子接続の信頼性を向上させることが可能である。
複数の第1半導体素子10A、複数の第2半導体素子10Bおよび複数の取付け孔74は、平面視において一直線状に配列される。このような構成によれば、図示しない放熱部材(たとえばヒートシンク)を取り付ける場合において、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bの下方(z2方向)に位置する支持基板3の反りなどの変形を抑制することができる。これにより、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bの下方位置の支持基板3の上記放熱部材への密着性を高めることができ、半導体装置A2の放熱性の向上を図ることができる。その他にも、上記実施形態の半導体装置A1と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。
<第3実施形態>
図9~図14は、本開示の第3実施形態に係る半導体装置を示している。本実施形態の半導体装置A3は、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bと、導電支持体2と、導電支持体2に設けられた第1端子21および第2端子22と、支持基板3と、ナット41と、中間部材42と、複数の制御端子45と、制御端子支持体48と、複数の第1導通部材51と、第3導通部材53と、封止樹脂7と、を備えている。
図9~図14は、本開示の第3実施形態に係る半導体装置を示している。本実施形態の半導体装置A3は、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bと、導電支持体2と、導電支持体2に設けられた第1端子21および第2端子22と、支持基板3と、ナット41と、中間部材42と、複数の制御端子45と、制御端子支持体48と、複数の第1導通部材51と、第3導通部材53と、封止樹脂7と、を備えている。
図9は、半導体装置A3を示す斜視図である。図10は、半導体装置A3を示す平面図であり、封止樹脂7を想像線で示した図である。図11は、図10の平面図において、第3導通部材53を省略した図である。図12は、図9に示す半導体装置の正面図であり、封止樹脂を想像線で示した図である。図13は、図10のXIII-XIII線に沿う断面図である。図14は、図10のXIV-XIV線に沿う断面図である。
本実施形態の半導体装置A3においては、上記実施形態と比べて、導電支持体2は第3導電部2Cを備えていない。また、上記実施形態と異なり、複数の第2導通部材52を備えておらず、これに代えて第3導通部材53を備えている。
第1導電部2Aは、上記実施形態と比べて、x方向の寸法およびy方向の寸法がそれぞれ大である。第1導電部2Aのy方向の寸法は、第2導電部2Bのy方向の寸法と同程度である。第1導電部2Aに設けられた第1端子21は、第1導電部2Aのy方向における中央に配置されている。
本実施形態では、半導体装置A3は、4つの第1半導体素子10Aと4つの第2半導体素子10Bとを備えている。図11に示すように、複数の第1半導体素子10Aは、たとえばy方向に並んでおり、互いに離間している。複数の第2半導体素子10Bは、たとえばy方向に並んでおり、互いに離間している。図11から理解されるように、x方向に見て、複数の第1半導体素子10Aと複数の第2半導体素子10Bとは、重なっているが、重なっていなくてもよい。
複数の第1導通部材51の各々は、上記実施形態と同様の構成である。本実施形態では、複数の第1導通部材51は、第1半導体素子10Aの数に対応して4個設けられている。
ナット41は、第1導電部2Aに対してz1方向に設けられている。ナット41は、中間部材42に支持されている。本実施形態において、第1導電部2Aには貫通状の穴部25が形成されている。中間部材42は筒状であり、穴部25に殆ど隙間が無い状態で嵌入している。中間部材42は、支持基板3に支持されている。ナット41の一部は、封止樹脂7に覆われている。ナット41の上面およびねじ穴は、封止樹脂7から露出している。このような構成により、ナット41は、導電支持体2(第1導電部2A)に対して一定位置に配置される。
第3導通部材53は、各第2半導体素子10Bの第2主面電極12(ソース電極)に接続され、各第2半導体素子10Bの第2主面電極12と導通する。第2導通部材52は、複数の第2半導体素子10Bによってスイッチングされる主回路電流の経路を構成する。第3導通部材53は、図10、図12および図13に示すように、主部531、複数の接続部532、および端子部533を含む。
主部531は、x方向において、複数の第2半導体素子10Bと第1端子21との間に位置し、平面視において、y方向に一定幅で且つx方向に延びる帯状の部位である。図12、図13などに示すように、主部531は、第1導通部材51に対してz1方向に位置し、第1導通部材51よりも主面201(導電支持体2)から離れた位置にある。主部531は、平面視において、複数の第1導通部材51と重なる。
主部531には、開口531aが形成されている。開口531aは、z方向に貫通する貫通孔である。開口531aは、平面視においてナット41と重なる位置にある。開口531aは、たとえば円形であり、開口531aの平面視サイズは、ナット41の平面視サイズよりも大である。ナット41は、開口531aに嵌る状態で配置されている。なお、図示した例と異なり、主部531にたとえばz方向に貫通する1以上の他の開口(開口531aと異なる)を形成してもよい。当該他の開口は、封止樹脂7を形成するために流動性の樹脂材料を注入する際に、主部531(第3導通部材53)の付近において上側(z1方向)と下側(z2方向)との間で樹脂材料を流動しやすくするために形成される。
複数の接続部532は、各々が主部531につながっており、複数の第2半導体素子10Bに対応して配置される。図10、図13などに示すように、各接続部532とこれに対応するいずれかの第2半導体素子10Bの第2主面電極12とは、導電性接合材59を介して接合される。
端子部533は、主部531のx1方向端につながっている。端子部533は、主部531のx1方向端から折り返されており、主部531に対してz1方向に位置する。端子部533は、主部531とz方向に所定の間隔を隔てており、平面視において主部531に重なる。主部531は封止樹脂7に覆われている一方、端子部533は、封止樹脂7から露出している。端子部533は、第1導電部2Aに対してz1方向に配置されており、平面視において第1導電部2Aの第1領域201aに重なる。この端子部533は、第1端子21に対してx2方向に位置する。また、第1端子21および端子部533は、z方向において異なる位置に配置されている。本実施形態では、図9、図12に示すように、端子部533は、第1導電部2Aに形成された第1端子21よりも上方(z1方向)に位置する。このような構成の端子部533は、主部531および複数の接続部532を介して、複数の第2半導体素子10Bの各々に導通接続されている。なお、第1端子21、第2端子22および端子部533は、それぞれがz方向において異なる位置に配置されてもよい。
端子部533には、開口533aが形成されている。開口533aは、z方向に貫通する貫通孔である。開口533aは、ナット41と対応する位置にあり、平面視においてナット41と重なる。開口533aはたとえば円形であり、開口533aの平面視サイズは、ナット41の平面視サイズよりも小である。ナット41は、平面視において開口533a全体と重なる。これにより、たとえば端子部533に回路基板の外部端子を接続する際、開口533aを通じて締結部材をナット41に嵌め込むことが可能である。本実施形態では、端子部533に対応するナット41と第1端子21とは、平面視において、x方向に並んで配置されている。
第1導電部2Aにおける第1端子21、および端子部533には、電力変換対象となる直流電圧が入力される。第1端子21は正極(P端子)であり、端子部533は負極(N端子)である。第2端子22から、第1半導体素子10Aおよび第2半導体素子10Bにより電力変換された交流電圧が出力される。第1端子21は、第1導電部2Aを介して各第1半導体素子10Aの裏面電極13(ドレイン電極)に導通する。端子部533は、第3導通部材53の主部531および複数の接続部532を介して各第2半導体素子10Bの第2主面電極12(ソース電極)に導通する。上記構成の端子部533は、「追加の主端子」の一例である。
本実施形態の半導体装置A3によれば、導電支持体2のうち封止樹脂7から露出する第2領域201bを利用して、たとえば図示しない制御用の回路基板の外部端子を導通接続することが可能である。導電支持体2は、半導体装置A3における主回路電流の経路を構成し、厚さ(z方向の寸法)を比較的大きくすることが好ましい。z方向の寸法が比較的大きい導電支持体2において封止樹脂7から露出する第1領域201aを設けることで、当該第1領域201aを端子接続に容易に利用することができ、端子接続の信頼性を向上させることが可能である。
半導体装置A3は、複数の第2半導体素子10Bに導通接続された第3導通部材53(端子部533)を備える。端子部533は、第1導電部2Aに対してz1方向に配置されており、平面視において第1導電部2Aの第1領域201aに重なる。端子部533は、第1端子21に対してx2方向に位置し、また、第1端子21よりも上方(z1方向)に位置する。このような構成によれば、たとえば複数の半導体装置A3をy方向に並べて並列接続する場合、複数の半導体装置A3の各々に対して、上下高さ違いでそれぞれy方向に延びる2つの外部端子を、x1方向からx2方向に向けて進入させる。そして、たとえば締結部材などを用いることで、各半導体装置A3の第1端子21および端子部533(ナット41)に高さ違いの2つの外部端子を、一括して効率よく接続することが可能である。その他にも、上記実施形態の半導体装置A1と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。
<第4実施形態>
図15~図17は、本開示の第4実施形態に係る半導体装置を示している。本実施形態の半導体装置A4は、上記実施形態の半導体装置A3と同様に、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bと、導電支持体2と、導電支持体2に設けられた第1端子21および第2端子22と、支持基板3と、ナット41と、中間部材42と、複数の制御端子45と、制御端子支持体48と、複数の第1導通部材51と、第3導通部材53と、封止樹脂7と、を備えている。図15は、半導体装置A4を示す斜視図である。図16は、半導体装置A4を示す平面図であり、封止樹脂7を想像線で示した図である。図17は、図16の平面図において、第3導通部材53を省略した図である。
図15~図17は、本開示の第4実施形態に係る半導体装置を示している。本実施形態の半導体装置A4は、上記実施形態の半導体装置A3と同様に、複数の第1半導体素子10Aおよび複数の第2半導体素子10Bと、導電支持体2と、導電支持体2に設けられた第1端子21および第2端子22と、支持基板3と、ナット41と、中間部材42と、複数の制御端子45と、制御端子支持体48と、複数の第1導通部材51と、第3導通部材53と、封止樹脂7と、を備えている。図15は、半導体装置A4を示す斜視図である。図16は、半導体装置A4を示す平面図であり、封止樹脂7を想像線で示した図である。図17は、図16の平面図において、第3導通部材53を省略した図である。
本実施形態の半導体装置A4においては、上記の半導体装置A3と比べて、第1端子21および第2端子22が2つずつ設けられている。2つの第1端子21および2つの第2端子22は、それぞれx方向に離間して配置される。また、これら第1端子21および第2端子22に対応させて、ナット41および中間部材42も2つずつ設けられている。端子部533には、2つのナット41に対応させて、2つの開口533aが形成されている。
本実施形態の半導体装置A4によれば、導電支持体2のうち封止樹脂7から露出する第2領域201bを利用して、たとえば図示しない制御用の回路基板の外部端子を導通接続することが可能である。導電支持体2は、半導体装置A4における主回路電流の経路を構成し、厚さ(z方向の寸法)を比較的大きくすることが好ましい。z方向の寸法が比較的大きい導電支持体2において封止樹脂7から露出する第1領域201aを設けることで、当該第1領域201aを端子接続に容易に利用することができ、端子接続の信頼性を向上させることが可能である。
半導体装置A4においては、回路基板の外部端子を接続する際、2つずつの第1端子21、第2端子22およびナット41を利用してより確実にねじ止めすることができる。このことは、端子接続の信頼の向上を図る上でより好ましい。その他にも、上記実施形態の半導体装置A1および半導体装置A3と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。
本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
上記実施形態において、第1端子21や第2端子22は、第2領域201bからz1方向に臨むように開口するように導電支持体2に形成されたねじ穴211(221)により構成されていたが、本開示はこれに限定されない。第1端子21や第2端子22については、たとえば導電支持体2に形成された穴部に、ナットなどのねじ穴を有するねじ部材が嵌入(圧入など)する構成であってもよい。また、導電支持体2の第2領域201bにおいて開口する穴部(ねじ穴など)を設けない構成としてもよい。この場合、封止樹脂7から露出する第2領域201bに対して、溶接などの適宜手段により外部端子を接続することが可能である。
本開示は、以下の付記に関する構成を含む。
〔付記1〕
厚さ方向の一方側を向く主面を有する導電支持体と、
前記主面に電気的に接合された半導体素子と、
前記導電支持体の少なくとも一部、および前記半導体素子を覆う封止樹脂と、を備え、
前記主面は、前記封止樹脂に覆われた第1領域と、前記封止樹脂から露出する第2領域と、を有する、半導体装置。
〔付記2〕
前記導電支持体には、少なくとも1つの主端子が設けられており、
前記少なくとも1つの主端子は、前記第2領域から前記厚さ方向の一方側に臨むように開口する穴部を有する、付記1に記載の半導体装置。
〔付記3〕
前記導電支持体は、前記厚さ方向に対して直交する第1方向の一方側および他方側に互いに離間して配置された第1導電部および第2導電部を含み、
前記少なくとも1つの主端子は、前記第1導電部に配置された第1端子と、前記第2導電部に配置された第2端子と、を含む、付記2に記載の半導体装置。
〔付記4〕
前記第1導電部および前記第2導電部の各々は、前記第1領域および前記第2領域を有しており、
前記第1導電部の前記第1領域は、前記第1導電部の前記第2領域に対して前記第1方向の他方側に位置し、
前記第2導電部の前記第1領域は、前記第2導電部の前記第2領域に対して前記第1方向の一方側に位置する、付記3に記載の半導体装置。
〔付記5〕
前記半導体素子は、スイッチング素子である第1半導体素子を含み、
前記第1半導体素子は、前記第1導電部の前記第1領域に電気的に接合されており、
前記第1半導体素子と前記第2導電部とに接続された第1導通部材を備える、付記4に記載の半導体装置。
〔付記6〕
前記半導体素子は、スイッチング素子である第2半導体素子を含み、
前記第2半導体素子は、前記第2導電部の前記第1領域に電気的に接合されており、
前記導電支持体は、第3導電部を含み、
前記第3導電部は、前記第1導電部に対して前記厚さ方向および前記第1方向の双方に直交する第2方向に離間し、且つ前記第2導電部に対して前記第1方向の一方側に位置しており、
前記少なくとも1つの主端子は、前記第3導電部に配置された第3端子を含み、
前記第2半導体素子と前記第3導電部とに接続された第2導通部材を備える、付記5に記載の半導体装置。
〔付記7〕
前記半導体素子は、スイッチング素子である第2半導体素子を含み、
前記第2半導体素子は、前記第2導電部の前記第1領域に電気的に接合されており、
前記第1導電部に対して前記厚さ方向の一方側に設けられた追加の主端子を備え、
前記追加の主端子は、前記第2半導体素子に導通接続されている、付記5に記載の半導体装置。
〔付記8〕
前記追加の主端子は、前記厚さ方向に見て前記第1導電部の前記第1領域に重なり、
前記追加の主端子は、前記第1端子に対して前記第1方向の他方側に位置する、付記7に記載の半導体装置。
〔付記9〕
前記第1端子と前記追加の主端子とは、前記厚さ方向において異なる位置に配置されている、付記7または8に記載の半導体装置。
〔付記10〕
前記少なくとも1つの主端子の少なくともいずれかにおいて、前記穴部は、前記導電支持体に形成されたねじ穴により構成される、付記2ないし9のいずれかに記載の半導体装置。
〔付記11〕
前記少なくとも1つの主端子の少なくともいずれかにおいて、前記穴部には、ねじ穴を有するねじ部材が嵌入している、付記2ないし9のいずれかに記載の半導体装置。
〔付記12〕
前記封止樹脂は、前記厚さ方向に見て前記第2領域を囲んでいる、付記1ないし11のいずれかに記載の半導体装置。
〔付記13〕
前記封止樹脂は、各々が前記厚さ方向の一方側を向く第1樹脂主面および第2樹脂主面を有し、
前記第1樹脂主面は、前記第1領域よりも前記厚さ方向の一方側に位置し、且つ前記厚さ方向に見て前記第1領域に重なっており、
前記第2樹脂主面は、前記第1樹脂主面よりも前記厚さ方向の他方側に位置し、且つ前記厚さ方向に見て前記第2領域の少なくとも一部を囲んでいる、付記12に記載の半導体装置。
〔付記14〕
前記第2樹脂主面は、前記第2領域と面一状、または前記第2領域よりも前記厚さ方向の他方側に位置する、付記13に記載の半導体装置。
〔付記15〕
前記封止樹脂には、各々が前記厚さ方向に貫通する複数の取付け孔が形成されており、
前記封止樹脂は、前記厚さ方向の一方側を向き、且つ前記第1樹脂主面よりも前記厚さ方向の他方側に位置する第3樹脂主面を有し、
前記複数の取付け孔の各々は、前記第3樹脂主面につながる、付記13または14に記載の半導体装置。
〔付記16〕
前記導電支持体は、前記厚さ方向の他方側を向く裏面を有し、
前記厚さ方向の一方側を向く支持面を有し、前記裏面が前記支持面に対向するように前記導電支持体が接合された支持基板を備え、
前記封止樹脂は、前記支持基板の少なくとも一部を覆っている、付記6ないし9のいずれかに記載の半導体装置。
〔付記17〕
前記封止樹脂には、各々が前記厚さ方向に貫通する複数の取付け孔が形成されており、
前記複数の取付け孔は、前記厚さ方向に見て前記導電支持体に重ならず、
前記複数の取付け孔は、前記厚さ方向および前記第1方向の双方に直交する第2方向に見て前記第1端子および前記第2端子の間に位置し、且つ前記第1方向に見て前記第1端子および前記第2端子を間に挟んで前記第2方向の一方側および他方側に位置する、付記16に記載の半導体装置。
〔付記18〕
前記第1半導体素子、前記第2半導体素子、および前記複数の取付け孔は、前記厚さ方向に見て一直線状に配列される、付記17に記載の半導体装置。
厚さ方向の一方側を向く主面を有する導電支持体と、
前記主面に電気的に接合された半導体素子と、
前記導電支持体の少なくとも一部、および前記半導体素子を覆う封止樹脂と、を備え、
前記主面は、前記封止樹脂に覆われた第1領域と、前記封止樹脂から露出する第2領域と、を有する、半導体装置。
〔付記2〕
前記導電支持体には、少なくとも1つの主端子が設けられており、
前記少なくとも1つの主端子は、前記第2領域から前記厚さ方向の一方側に臨むように開口する穴部を有する、付記1に記載の半導体装置。
〔付記3〕
前記導電支持体は、前記厚さ方向に対して直交する第1方向の一方側および他方側に互いに離間して配置された第1導電部および第2導電部を含み、
前記少なくとも1つの主端子は、前記第1導電部に配置された第1端子と、前記第2導電部に配置された第2端子と、を含む、付記2に記載の半導体装置。
〔付記4〕
前記第1導電部および前記第2導電部の各々は、前記第1領域および前記第2領域を有しており、
前記第1導電部の前記第1領域は、前記第1導電部の前記第2領域に対して前記第1方向の他方側に位置し、
前記第2導電部の前記第1領域は、前記第2導電部の前記第2領域に対して前記第1方向の一方側に位置する、付記3に記載の半導体装置。
〔付記5〕
前記半導体素子は、スイッチング素子である第1半導体素子を含み、
前記第1半導体素子は、前記第1導電部の前記第1領域に電気的に接合されており、
前記第1半導体素子と前記第2導電部とに接続された第1導通部材を備える、付記4に記載の半導体装置。
〔付記6〕
前記半導体素子は、スイッチング素子である第2半導体素子を含み、
前記第2半導体素子は、前記第2導電部の前記第1領域に電気的に接合されており、
前記導電支持体は、第3導電部を含み、
前記第3導電部は、前記第1導電部に対して前記厚さ方向および前記第1方向の双方に直交する第2方向に離間し、且つ前記第2導電部に対して前記第1方向の一方側に位置しており、
前記少なくとも1つの主端子は、前記第3導電部に配置された第3端子を含み、
前記第2半導体素子と前記第3導電部とに接続された第2導通部材を備える、付記5に記載の半導体装置。
〔付記7〕
前記半導体素子は、スイッチング素子である第2半導体素子を含み、
前記第2半導体素子は、前記第2導電部の前記第1領域に電気的に接合されており、
前記第1導電部に対して前記厚さ方向の一方側に設けられた追加の主端子を備え、
前記追加の主端子は、前記第2半導体素子に導通接続されている、付記5に記載の半導体装置。
〔付記8〕
前記追加の主端子は、前記厚さ方向に見て前記第1導電部の前記第1領域に重なり、
前記追加の主端子は、前記第1端子に対して前記第1方向の他方側に位置する、付記7に記載の半導体装置。
〔付記9〕
前記第1端子と前記追加の主端子とは、前記厚さ方向において異なる位置に配置されている、付記7または8に記載の半導体装置。
〔付記10〕
前記少なくとも1つの主端子の少なくともいずれかにおいて、前記穴部は、前記導電支持体に形成されたねじ穴により構成される、付記2ないし9のいずれかに記載の半導体装置。
〔付記11〕
前記少なくとも1つの主端子の少なくともいずれかにおいて、前記穴部には、ねじ穴を有するねじ部材が嵌入している、付記2ないし9のいずれかに記載の半導体装置。
〔付記12〕
前記封止樹脂は、前記厚さ方向に見て前記第2領域を囲んでいる、付記1ないし11のいずれかに記載の半導体装置。
〔付記13〕
前記封止樹脂は、各々が前記厚さ方向の一方側を向く第1樹脂主面および第2樹脂主面を有し、
前記第1樹脂主面は、前記第1領域よりも前記厚さ方向の一方側に位置し、且つ前記厚さ方向に見て前記第1領域に重なっており、
前記第2樹脂主面は、前記第1樹脂主面よりも前記厚さ方向の他方側に位置し、且つ前記厚さ方向に見て前記第2領域の少なくとも一部を囲んでいる、付記12に記載の半導体装置。
〔付記14〕
前記第2樹脂主面は、前記第2領域と面一状、または前記第2領域よりも前記厚さ方向の他方側に位置する、付記13に記載の半導体装置。
〔付記15〕
前記封止樹脂には、各々が前記厚さ方向に貫通する複数の取付け孔が形成されており、
前記封止樹脂は、前記厚さ方向の一方側を向き、且つ前記第1樹脂主面よりも前記厚さ方向の他方側に位置する第3樹脂主面を有し、
前記複数の取付け孔の各々は、前記第3樹脂主面につながる、付記13または14に記載の半導体装置。
〔付記16〕
前記導電支持体は、前記厚さ方向の他方側を向く裏面を有し、
前記厚さ方向の一方側を向く支持面を有し、前記裏面が前記支持面に対向するように前記導電支持体が接合された支持基板を備え、
前記封止樹脂は、前記支持基板の少なくとも一部を覆っている、付記6ないし9のいずれかに記載の半導体装置。
〔付記17〕
前記封止樹脂には、各々が前記厚さ方向に貫通する複数の取付け孔が形成されており、
前記複数の取付け孔は、前記厚さ方向に見て前記導電支持体に重ならず、
前記複数の取付け孔は、前記厚さ方向および前記第1方向の双方に直交する第2方向に見て前記第1端子および前記第2端子の間に位置し、且つ前記第1方向に見て前記第1端子および前記第2端子を間に挟んで前記第2方向の一方側および他方側に位置する、付記16に記載の半導体装置。
〔付記18〕
前記第1半導体素子、前記第2半導体素子、および前記複数の取付け孔は、前記厚さ方向に見て一直線状に配列される、付記17に記載の半導体装置。
A1,A2,A3,A4:半導体装置
10 :半導体素子
10A :第1半導体素子
10B :第2半導体素子
101 :素子主面
102 :素子裏面
11 :第1主面電極
12 :第2主面電極
13 :裏面電極
19 :導電性接合材
2 :導電支持体
2A :第1導電部
2B :第2導電部
2C :第3導電部
201 :主面
201a :第1領域
201b :第2領域
202 :裏面
21 :第1端子(主端子)
22 :第2端子(主端子)
23 :第3端子(主端子)
211,221,231:ねじ穴
25 :穴部
29 :導電性接合材
3 :支持基板
301 :支持面
302 :底面
31 :絶縁層
32 :第1金属層
32A :第1部分
32B :第2部分
32C :第3部分
321 :第1接合層
33 :第2金属層
34 :貫通孔
41 :ナット
42 :中間部材
45 :制御端子
451 :ホルダ
452 :金属ピン
46A,46B:第1制御端子
47A,47B:第2制御端子
48 :制御端子支持体
48A :第1支持部
48B :第2支持部
481 :絶縁層
482 :第1金属層
482A :第1部分
482B :第2部分
483 :第2金属層
49 :接合材
51 :第1導通部材
52 :第2導通部材
53 :第3導通部材
531 :主部
531a :開口
532 :接続部
533 :端子部(追加の主端子)
533a :開口
59 :導電性接合材
61,62:ワイヤ
7 :封止樹脂
711 :第1樹脂主面
712 :第2樹脂主面
713 :第3樹脂主面
72 :樹脂裏面
731,732,733,734:樹脂側面
74 :取付け孔
10 :半導体素子
10A :第1半導体素子
10B :第2半導体素子
101 :素子主面
102 :素子裏面
11 :第1主面電極
12 :第2主面電極
13 :裏面電極
19 :導電性接合材
2 :導電支持体
2A :第1導電部
2B :第2導電部
2C :第3導電部
201 :主面
201a :第1領域
201b :第2領域
202 :裏面
21 :第1端子(主端子)
22 :第2端子(主端子)
23 :第3端子(主端子)
211,221,231:ねじ穴
25 :穴部
29 :導電性接合材
3 :支持基板
301 :支持面
302 :底面
31 :絶縁層
32 :第1金属層
32A :第1部分
32B :第2部分
32C :第3部分
321 :第1接合層
33 :第2金属層
34 :貫通孔
41 :ナット
42 :中間部材
45 :制御端子
451 :ホルダ
452 :金属ピン
46A,46B:第1制御端子
47A,47B:第2制御端子
48 :制御端子支持体
48A :第1支持部
48B :第2支持部
481 :絶縁層
482 :第1金属層
482A :第1部分
482B :第2部分
483 :第2金属層
49 :接合材
51 :第1導通部材
52 :第2導通部材
53 :第3導通部材
531 :主部
531a :開口
532 :接続部
533 :端子部(追加の主端子)
533a :開口
59 :導電性接合材
61,62:ワイヤ
7 :封止樹脂
711 :第1樹脂主面
712 :第2樹脂主面
713 :第3樹脂主面
72 :樹脂裏面
731,732,733,734:樹脂側面
74 :取付け孔
Claims (18)
- 厚さ方向の一方側を向く主面を有する導電支持体と、
前記主面に電気的に接合された半導体素子と、
前記導電支持体の少なくとも一部、および前記半導体素子を覆う封止樹脂と、を備え、
前記主面は、前記封止樹脂に覆われた第1領域と、前記封止樹脂から露出する第2領域と、を有する、半導体装置。 - 前記導電支持体には、少なくとも1つの主端子が設けられており、
前記少なくとも1つの主端子は、前記第2領域から前記厚さ方向の一方側に臨むように開口する穴部を有する、請求項1に記載の半導体装置。 - 前記導電支持体は、前記厚さ方向に対して直交する第1方向の一方側および他方側に互いに離間して配置された第1導電部および第2導電部を含み、
前記少なくとも1つの主端子は、前記第1導電部に配置された第1端子と、前記第2導電部に配置された第2端子と、を含む、請求項2に記載の半導体装置。 - 前記第1導電部および前記第2導電部の各々は、前記第1領域および前記第2領域を有しており、
前記第1導電部の前記第1領域は、前記第1導電部の前記第2領域に対して前記第1方向の他方側に位置し、
前記第2導電部の前記第1領域は、前記第2導電部の前記第2領域に対して前記第1方向の一方側に位置する、請求項3に記載の半導体装置。 - 前記半導体素子は、スイッチング素子である第1半導体素子を含み、
前記第1半導体素子は、前記第1導電部の前記第1領域に電気的に接合されており、
前記第1半導体素子と前記第2導電部とに接続された第1導通部材を備える、請求項4に記載の半導体装置。 - 前記半導体素子は、スイッチング素子である第2半導体素子を含み、
前記第2半導体素子は、前記第2導電部の前記第1領域に電気的に接合されており、
前記導電支持体は、第3導電部を含み、
前記第3導電部は、前記第1導電部に対して前記厚さ方向および前記第1方向の双方に直交する第2方向に離間し、且つ前記第2導電部に対して前記第1方向の一方側に位置しており、
前記少なくとも1つの主端子は、前記第3導電部に配置された第3端子を含み、
前記第2半導体素子と前記第3導電部とに接続された第2導通部材を備える、請求項5に記載の半導体装置。 - 前記半導体素子は、スイッチング素子である第2半導体素子を含み、
前記第2半導体素子は、前記第2導電部の前記第1領域に電気的に接合されており、
前記第1導電部に対して前記厚さ方向の一方側に設けられた追加の主端子を備え、
前記追加の主端子は、前記第2半導体素子に導通接続されている、請求項5に記載の半導体装置。 - 前記追加の主端子は、前記厚さ方向に見て前記第1導電部の前記第1領域に重なり、
前記追加の主端子は、前記第1端子に対して前記第1方向の他方側に位置する、請求項7に記載の半導体装置。 - 前記第1端子と前記追加の主端子とは、前記厚さ方向において異なる位置に配置されている、請求項7または8に記載の半導体装置。
- 前記少なくとも1つの主端子の少なくともいずれかにおいて、前記穴部は、前記導電支持体に形成されたねじ穴により構成される、請求項2ないし9のいずれかに記載の半導体装置。
- 前記少なくとも1つの主端子の少なくともいずれかにおいて、前記穴部には、ねじ穴を有するねじ部材が嵌入している、請求項2ないし9のいずれかに記載の半導体装置。
- 前記封止樹脂は、前記厚さ方向に見て前記第2領域を囲んでいる、請求項1ないし11のいずれかに記載の半導体装置。
- 前記封止樹脂は、各々が前記厚さ方向の一方側を向く第1樹脂主面および第2樹脂主面を有し、
前記第1樹脂主面は、前記第1領域よりも前記厚さ方向の一方側に位置し、且つ前記厚さ方向に見て前記第1領域に重なっており、
前記第2樹脂主面は、前記第1樹脂主面よりも前記厚さ方向の他方側に位置し、且つ前記厚さ方向に見て前記第2領域の少なくとも一部を囲んでいる、請求項12に記載の半導体装置。 - 前記第2樹脂主面は、前記第2領域と面一状、または前記第2領域よりも前記厚さ方向の他方側に位置する、請求項13に記載の半導体装置。
- 前記封止樹脂には、各々が前記厚さ方向に貫通する複数の取付け孔が形成されており、
前記封止樹脂は、前記厚さ方向の一方側を向き、且つ前記第1樹脂主面よりも前記厚さ方向の他方側に位置する第3樹脂主面を有し、
前記複数の取付け孔の各々は、前記第3樹脂主面につながる、請求項13または14に記載の半導体装置。 - 前記導電支持体は、前記厚さ方向の他方側を向く裏面を有し、
前記厚さ方向の一方側を向く支持面を有し、前記裏面が前記支持面に対向するように前記導電支持体が接合された支持基板を備え、
前記封止樹脂は、前記支持基板の少なくとも一部を覆っている、請求項6ないし9のいずれかに記載の半導体装置。 - 前記封止樹脂には、各々が前記厚さ方向に貫通する複数の取付け孔が形成されており、
前記複数の取付け孔は、前記厚さ方向に見て前記導電支持体に重ならず、
前記複数の取付け孔は、前記厚さ方向および前記第1方向の双方に直交する第2方向に見て前記第1端子および前記第2端子の間に位置し、且つ前記第1方向に見て前記第1端子および前記第2端子を間に挟んで前記第2方向の一方側および他方側に位置する、請求項16に記載の半導体装置。 - 前記第1半導体素子、前記第2半導体素子、および前記複数の取付け孔は、前記厚さ方向に見て一直線状に配列される、請求項17に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022035054A JP2023130642A (ja) | 2022-03-08 | 2022-03-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022035054A JP2023130642A (ja) | 2022-03-08 | 2022-03-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023130642A true JP2023130642A (ja) | 2023-09-21 |
Family
ID=88050222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022035054A Pending JP2023130642A (ja) | 2022-03-08 | 2022-03-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023130642A (ja) |
-
2022
- 2022-03-08 JP JP2022035054A patent/JP2023130642A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060237825A1 (en) | Device packages having a III-nitride based power semiconductor device | |
US8198712B2 (en) | Hermetically sealed semiconductor device module | |
JP7069787B2 (ja) | 半導体装置 | |
WO2021005916A1 (ja) | 半導体装置及び電子装置 | |
JP7352753B2 (ja) | 半導体モジュール | |
JP7352763B1 (ja) | 半導体モジュール | |
JP7382534B1 (ja) | 半導体モジュール | |
WO2022080114A1 (ja) | 半導体モジュール | |
JP2023130642A (ja) | 半導体装置 | |
WO2024009753A1 (ja) | 半導体装置および半導体装置ユニット | |
US20240047433A1 (en) | Semiconductor device | |
WO2024029274A1 (ja) | 半導体装置 | |
WO2023017708A1 (ja) | 半導体装置 | |
US20240136320A1 (en) | Semiconductor device | |
WO2022259824A1 (ja) | 接合構造および半導体装置 | |
WO2023017707A1 (ja) | 半導体装置 | |
WO2023243464A1 (ja) | 半導体装置、半導体モジュール、および半導体モジュールの取付構造 | |
WO2023149257A1 (ja) | 半導体装置 | |
WO2024075514A1 (ja) | 接合構造体および半導体装置 | |
WO2022130889A1 (ja) | 半導体装置 | |
WO2022264833A1 (ja) | 半導体装置 | |
WO2023189480A1 (ja) | 半導体素子および半導体装置 | |
WO2024024378A1 (ja) | 半導体装置 | |
WO2022080072A1 (ja) | 半導体モジュール | |
WO2022259825A1 (ja) | 半導体装置 |