JP7069787B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7069787B2
JP7069787B2 JP2018022368A JP2018022368A JP7069787B2 JP 7069787 B2 JP7069787 B2 JP 7069787B2 JP 2018022368 A JP2018022368 A JP 2018022368A JP 2018022368 A JP2018022368 A JP 2018022368A JP 7069787 B2 JP7069787 B2 JP 7069787B2
Authority
JP
Japan
Prior art keywords
conductor plate
power terminal
semiconductor element
joint portion
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018022368A
Other languages
English (en)
Other versions
JP2019140250A (ja
Inventor
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018022368A priority Critical patent/JP7069787B2/ja
Priority to CN201910045936.9A priority patent/CN110137160B/zh
Priority to US16/260,552 priority patent/US10699997B2/en
Publication of JP2019140250A publication Critical patent/JP2019140250A/ja
Application granted granted Critical
Publication of JP7069787B2 publication Critical patent/JP7069787B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Die Bonding (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、半導体装置が開示されている。この半導体装置は、複数の電力端子を備える。複数の電力端子の一つは、封止体の内部において、導体板に接合されている。
特開２０１５－５３３４３号公報
上記した半導体装置において、導体板に接合された電力端子は、封止体の内外に亘って延びる本体部分と、封止体の内部において導体板に接合された接合部分とを有する。これら本体部分と接合部分は、共に同じ方向に沿って延びている。本明細書は、このような電力端子に対して、封止体による固定強度を向上し得る技術を提供する。
本明細書が開示する半導体装置は、第１半導体素子と、第１半導体素子を封止する封止体と、第１半導体素子に対して積層配置されており、封止体の内部において第１半導体素子に接続された第１導体板と、封止体の第１面から突出するとともに、封止体の内部において第１導体板に接続された第１電力端子とを備える。第１電力端子は、封止体の内外に亘って第１方向に延びる本体部分と、封止体の内部において第１方向とは異なる第２方向に延びる接合部分とを有し、接合部分において第１導体板に接合されている。
上記した半導体装置では、第１電力端子の接合部分が、第１電力端子の本体部分とは異なる方向に延びている。これにより、本体部分とは異なる方向に延びる接合部分が、封止体の内部でアンカーのように機能する。これにより、封止体の外部へ突出する本体部分に、大きな引っ張り力が負荷されたときでも、第１電力端子は封止体によって強固に保持される。即ち、封止体による第１電力端子の固定強度が向上する。
実施例１の半導体装置１０の平面図を示す。 実施例１の半導体装置１０の内部構造を示す平面図であって、封止体１２の図示を省略したもの。 実施例１の半導体装置１０の内部構造を示す分解斜視図。 図１中のＩＶ－ＩＶ線における断面図。 第１電力端子１４と第１導体板３０との間の接合関係を示す図。 半導体装置１０における電力系電流ＰＣ１、ＰＣ２と信号系電流ＳＣ１、ＳＣ２を模式的に示す図。
本技術の一実施形態において、第１電力端子の接合部分は、平面視において、封止体の第１面と第１導体板との間に位置してもよい。このような構成によると、接合部分を比較的に長く設けることによって、封止体による第１電力端子の固定強度をより高めることができる。ここでいう「平面視において」とは、第１半導体素子と第１導体板とが積層された方向（即ち、第１導体板及び第１半導体素子に対して垂直な方向）に沿って見た場合を意味し、当該方向における位置関係については無視することを意味する。
本技術の一実施形態において、半導体装置は、封止体の第１面とは反対側に位置する第２面から突出するとともに、封止体の内部において第１半導体素子に接続された第１信号端子をさらに備えてもよい。このような構成によると、第１信号端子が、第１電力端子から離れて配置されるので、第１電力端子を流れる電流に起因して、第１信号端子にノイズが生じることを抑制することができる。
本技術の一実施形態において、半導体装置は、第１半導体素子を挟んで第１導体板に対向するとともに、第１半導体素子を介して第１導体板に接続された第２導体板と、封止体の第１面から突出するとともに、封止体の内部において第２導体板に接続された第２電力端子と、をさらに備えてもよい。この場合、第１電力端子の接合部分の少なくとも一部は、平面視において、第１電力端子の本体部分と第２電力端子と間に位置してもよい。このような構成によると、第１電力端子の本体部分と第２電力端子との間の距離（特に、封止体の第１面に沿った沿面距離）を大きくして、両者の間の絶縁性を高めることができる。
本技術の一実施形態において、半導体装置は、封止体によって封止された第２半導体素子と、第２半導体素子に対して積層配置されているとともに、封止体の内部において第２半導体素子に接続されている第３導体板と、第２半導体素子を挟んで第３導体板に対向するとともに、第２半導体素子を介して第３導体板に接続された第４導体板と、封止体の第１面から突出するとともに、封止体の内部において第４導体板に接続された第３電力端子と、をさらに備えてもよい。この場合、第１電力端子は、平面視において、第２電力端子と第３電力端子との間に位置してもよい。このような構成によると、第１電力端子の両側に、第２電力端子と第３電力端子がそれぞれ配置されることで、第１電力端子を基準として半導体装置の構造的な対称性が高くなる。これにより、封止体による第１電力端子の固定強度が有意に向上する。ここで、特に限定されないが、第１電力端子、第２電力端子及び第３電力端子は、少なくとも封止体の第１面を通過する部分において、同一平面上に位置してもよい。
上記した実施形態において、第３導体板は、第２導体板に継手部を介して接続されていてもよい。この場合、継手部は、平面視において、第２導体板と第３導体板との間に位置するとともに、第１半導体素子及び第２半導体素子の両中心を通る直線に対して、封止体の第１面と同じ側に位置してもよい。このような構成によると、継手部が各々の電力端子の近くに配置されるので、継手部を介して二つの電力端子間を流れる電流の経路が短くなり、例えば半導体装置で生じる損失や、それに起因する発熱を抑制することができる。
上記した実施形態において、半導体装置は、封止体の第１面とは反対側に位置する第２面から突出するとともに、封止体の内部において第２半導体素子に接続された第２信号端子をさらに備えてもよい。このような構成によると、第１信号端子が、各々の電力端子から離れて配置されるので、各々の電力端子を流れる電流に起因して、第２信号端子にノイズが生じることを抑制することができる。
上記した実施形態において、第１導体板と第３導体板は、同一形状を有する部材であってもよい。この場合、第１導体板は、第３導体板に対して９０度回転した姿勢で配置されていてもよい。このような構成によると、部品が共通化されることによって、例えば半導体装置の製造コストを低減することができる。
本技術の一実施形態において、第１電力端子の接合部分は、第１電力端子の本体部分の一端に設けられていてもよい。この場合、本体部分の当該一端では、一方側に接合部分が設けられているとともに、他方側に面取りが形成されていてもよい。本体部分の一端に面取りが形成されていると、第１電力端子と封止体との間の密着性が増して、封止体による第１電力端子の固定強度がより高くなる。
本技術の一実施形態において、第１電力端子の接合部分が延びる第２方向は、第１電力端子の本体部分が延びる第１方向に対して略垂直であってもよい。このような構成によると、第１方向と第２方向との角度差が十分に大きいことから、接合部分がアンカーとして十分に機能して、第１電力端子が封止体に対して強固に固定される。但し、第１方向と第２方向との角度差は、９０度未満であってもよく、例えば４５度以上あるいは６０度以上であってもよい。なお、本明細書でいう略垂直とは、正確な垂直に対して１０度以下の誤差が許容されることを意味する。
本技術の一実施形態において、第１電力端子は板状であり、接合部分が延びる第２方向は、第１電力端子の厚み方向に対して略垂直であってもよい。このような構成によると、例えば第１電力端子に引っ張り力が作用したときに、本体部分に対して接合部分が変形し難いので、第１電力端子が封止体に対して強固に固定される。
図面を参照して、実施例の半導体装置１０について説明する。本実施例の半導体装置１０は、パワー半導体装置であって、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。
図１－図４に示すように、半導体装置１０は、第１半導体素子２０と、第２半導体素子５０と、封止体１２と、複数の端子１４、１５、１６、１８、１９を備える。第１半導体素子２０と第２半導体素子５０は、横並びに配置されており、封止体１２の内部に封止されている。封止体１２は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の端子１４、１５、１６、１８、１９は、封止体１２の外部から内部に亘って延びており、封止体１２の内部で第１半導体素子２０及び第２半導体素子５０の少なくとも一方に電気的に接続されている。複数の端子１４、１５、１６、１８、１９には、第１電力端子１４、第２電力端子１５、第３電力端子１６、複数の第１信号端子１８及び複数の第２信号端子１９が含まれる。
三つの電力端子１４、１５、１６は、封止体１２の第１の側面１２ｃから突出している。三つの電力端子１４、１５、１６は、互いに平行であり、第１方向Ｘに沿ってそれぞれ延びている。また、三つの電力端子１４、１５、１６は、第１方向Ｘに垂直な第２方向Ｙに沿って配列されている。各々の電力端子１４、１５、１６は、概して板状の部材であり、少なくとも封止体１２の第１の側面１２ｃを通過する部分において、同一平面上に位置している。一方、複数の第１信号端子１８及び複数の第２信号端子１９は、封止体１２の第２の側面１２ｄから突出している。第２の側面１２ｄは、第１の側面１２ｃとは反対側に位置している。複数の第１信号端子１８及び複数の第２信号端子１９は、第２方向Ｙに沿って配列されている。複数の第１信号端子１８及び複数の第２信号端子１９は、少なくとも封止体１２の第１の側面１２ｃを通過する部分において、同一平面上に位置している。
第１半導体素子２０と第２半導体素子５０は、パワー半導体素子であり、互いに同一の構成を有する。第１半導体素子２０は、半導体基板２２、表面電極２４、裏面電極２６及び複数の信号電極２８を有する。表面電極２４及び複数の信号電極２８は、半導体基板２２の一方の主表面に設けられており、裏面電極２６は、半導体基板２２の他方の主表面に設けられている。同様に、第２半導体素子５０は、半導体基板５２と表面電極５４と裏面電極５６とを有する。表面電極５４及び複数の信号電極５８は、半導体基板５２の一方の主表面に設けられており、裏面電極５６は、半導体基板５２の他方の主表面に設けられている。即ち、各々の半導体素子２０、５０は、半導体基板２２、５２を挟んで一対の電極２４、２６、５４、５６を有する縦型の半導体素子である。なお、図３、図４において、表面電極２４、５４及び信号電極２８、５８は、半導体基板２２、５２の下方に位置しており、裏面電極２６、５６は、半導体基板２２、５２の上方に位置している。
一例ではあるが、本実施例における各々の半導体素子２０、５０は、ＲＣ－ＩＧＢＴ（Reverse Conducting - Insulated Gate Bipolar Transistor）であり、半導体基板２２はシリコン（Ｓｉ）で構成されている。各々の半導体素子２０、５０では、表面電極２４、５４がエミッタ電極として機能し、裏面電極５６がコレクタ電極として機能する。また、複数の信号電極２８、５８には、例えば、ゲート信号電極、センスエミッタ電極、ケルビンエミッタ電極、温度センス電極等が含まれる。なお、信号電極２８、５８の数や機能については、本実施例で例示するものに限定されない。他の実施形態として、各々の半導体素子２０、５０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といった、他の種類のパワー半導体素子であってもよい。また、半導体基板２２、５２を構成する材料についても、シリコンに限定されず、例えば、炭化シリコン（ＳｉＣ）又は窒化物半導体といった他の半導体であってよい。さらに、各々の半導体素子２０、５０は、ダイオードとＩＧＢＴ（又はＭＯＳＦＥＴ）との組み合わせといった、二以上の半導体素子の組み合わせに置き換えられてもよい。
半導体装置１０は、第１導体板３０と第２導体板４０とをさらに備える。第１導体板３０と第２導体板４０は、それぞれ銅又はその他の金属といった、導体で構成されている。第１導体板３０は、第１半導体素子２０に対して積層配置されている。第１導体板３０の下面３０ｂは、封止体１２の内部において、第１半導体素子２０の裏面電極２６に接続されている。特に限定されないが、第１導体板３０と第１半導体素子２０との間は、はんだ接合層３８を介して接合されている。なお、第１導体板３０と第１半導体素子２０との間には、一又は複数の導体部材が介在してもよい。第１導体板３０の上面３０ａは、封止体１２の上面１２ａに露出している。これにより、第１導体板３０は、第１半導体素子２０に接続された電気回路の一部を構成するだけでなく、第１半導体素子２０の熱を外部へ放出する放熱板としても機能する。
第２導体板４０は、第１半導体素子２０を挟んで第１導体板３０に対向している。第２導体板４０の上面４０ａは、封止体１２の内部において、第１半導体素子２０の表面電極２４に接続されている。これにより、第２導体板４０は、第１半導体素子２０を介して、第１導体板３０に接続されている。特に限定されないが、第２導体板４０と第１半導体素子２０との間は、はんだ接合層４８を介して接合されている。なお、第２導体板４０と第１半導体素子２０との間には、一又は複数の導体部材が介在してもよい。第２導体板４０の下面４０ｂは、封止体１２の下面１２ｂに露出している。これにより、第２導体板４０は、第１半導体素子２０に接続された電気回路の一部を構成するだけでなく、第１半導体素子２０の熱を外部へ放出する放熱板としても機能する。
第１導体板３０には、封止体１２の内部において、第１電力端子１４が接続されている。即ち、第１電力端子１４は、第１半導体素子２０の裏面電極２６（ここではコレクタ電極）へ電気的に接続されている。第２導体板４０には、第２電力端子１５が接続されている。即ち、第２電力端子１５は、第１半導体素子２０の表面電極２４（ここではエミッタ電極）へ電気的に接続されている。第１半導体素子２０は、第１電力端子１４と第２電力端子１５との間に電気的に介挿されており、第１電力端子１４から第２電力端子１５へ流れる電流を導通及び遮断することができる。また、第１半導体素子２０は、還流ダイオードを内蔵することから、第２電力端子１５から第１電力端子１４へ流れる電流を常に許容することができる。第２電力端子１５は、第２導体板４０へ一体に形成されている。但し、第２電力端子１５は、第２導体板４０とは独立した部材であって、第２導体板４０へ接合されていてもよい。
一方、第１電力端子１４は、第１導体板３０とは別部材であって、第１導体板３０へ接合されている。第１電力端子１４は、概して、本体部分１４ａと接合部分１４ｂとを有する。第１電力端子１４の本体部分１４ａは、封止体１２の内外に亘り、第１方向Ｘに沿って延びている。接合部分１４ｂは、本体部分１４ａから第２方向Ｙに沿って延びている。そして、第１電力端子１４は、接合部分１４ｂにおいて、第１導体板３０の端子接続部３２に接合されている。特に限定されないが、接合部分１４ｂは、封止体１２の内部に位置する本体部分１４ａの一端１４ｃに設けられている。本体部分１４ａの一端１４ｃでは、一方側に接合部分１４ｂが設けられているとともに、他方側には面取り１４ｄが設けられている。
半導体装置１０は、第３導体板６０と第４導体板７０とをさらに備える。第３導体板６０と第４導体板７０は、それぞれ銅又はその他の金属といった、導体で構成されている。第３導体板６０は、第２半導体素子５０に対して積層配置されている。第３導体板６０の下面６０ｂは、封止体１２の内部において、第２半導体素子５０の裏面電極５６に接続されている。特に限定されないが、第３導体板６０と第２半導体素子５０との間は、はんだ接合層６８を介して接合されている。第３導体板６０と第２半導体素子５０との間には、一又は複数の導体部材が介在してもよい。第３導体板６０の上面６０ａは、封止体１２の上面１２ａに露出している。これにより、第３導体板６０は、第２半導体素子５０に接続された電気回路の一部を構成するだけでなく、第２半導体素子５０の熱を外部へ放出する放熱板としても機能する。
第４導体板７０は、第２半導体素子５０を挟んで第３導体板６０に対向している。第４導体板７０の上面７０ａは、封止体１２の内部において、第２半導体素子５０の表面電極５４に接続されている。これにより、第４導体板７０は、第２半導体素子５０を介して、第３導体板６０に接続されている。特に限定されないが、第４導体板７０と第２半導体素子５０との間は、はんだ接合層７８を介して接合されている。但し、第４導体板７０と第２半導体素子５０との間には、一又は複数の導体部材が介在してもよい。第４導体板７０の下面７０ｂは、封止体１２の下面１２ｂに露出している。これにより、第４導体板７０は、第２半導体素子５０に接続された電気回路の一部を構成するだけでなく、第２半導体素子５０の熱を外部へ放出する放熱板としても機能する。
第３導体板６０には、封止体１２の内部において、第２導体板４０が接続されている。これにより、第２電力端子１５は、第１半導体素子２０の表面電極２４だけでなく、第２半導体素子５０の裏面電極５６（ここではコレクタ電極）にも電気的に接続されている。一例ではあるが、第２導体板４０と第３導体板６０との間は、継手部８０を介して接続されている。継手部８０の一部は、第２導体板４０へ一体に形成されており、継手部８０の他の一部は、第３導体板６０へ一体に形成されており、両者ははんだ接合層８２を介して互いに接合されている。第４導体板７０には、第３電力端子１６が接続されている。即ち、第３電力端子１６は、第２半導体素子５０の表面電極５４（ここではエミッタ電極）へ電気的に接続されている。第２半導体素子５０は、第２電力端子１５と第３電力端子１６との間に電気的に介挿されており、第２電力端子１５から第３電力端子１６へ流れる電流を導通及び遮断することができる。また、第２半導体素子５０は、還流ダイオードを内蔵することから、第３電力端子１６から第２電力端子１５へ流れる電流を常に許容することができる。第３電力端子１６は、第４導体板７０へ一体に形成されている。但し、第３電力端子１６は、第４導体板７０とは独立した部材であって、第４導体板７０へ接合されていてもよい。
複数の第１信号端子１８は、封止体１２の内部において、第１半導体素子２０の複数の信号電極２８にそれぞれ接続されている。複数の第１信号端子１８は、外部のゲート駆動回路（図示省略）へ接続され、ゲート駆動回路から出力されるゲート駆動信号を第１半導体素子２０へ送信する。また、複数の第１信号端子１８は、第１半導体素子２０が出力する温度信号や電流信号を、ゲート駆動回路へ送信する。同様に、複数の第２信号端子１９は、封止体１２の内部において、第２半導体素子５０の複数の信号電極５８にそれぞれ接続されている。複数の第２信号端子１９についても、外部のゲート駆動回路（図示省略）へ接続され、ゲート駆動回路から出力されるゲート駆動信号を第２半導体素子５０へ送信する。また、複数の第２信号端子１９は、第２半導体素子５０が出力する温度信号や電流信号を、ゲート駆動回路へ送信する。本実施例では、第１信号端子１８と、第１半導体素子２０の信号電極２８との間が、直接的にはんだ付けされている。しかしながら、他の実施形態として、第１信号端子１８と第１半導体素子２０の信号電極２８との間は、ボンディングワイヤ又はその他の接続部材を介して接続されていてもよい。この点については、第２信号端子１９と、第２半導体素子５０の信号電極５８との間の接続についても同様である。
以上の構成により、本実施例の半導体装置１０は、第１電力端子１４と第３電力端子１６との間に二つのＲＣ－ＩＧＢＴが直列に接続され、かつ、二つのＲＣ－ＩＧＢＴの間に第２電力端子１５が接続された回路構造を有する。従って、この半導体装置１０は、例えばＤＣ－ＤＣコンバータやインバータといった電力変換回路において、上下のアームを構成することができる。なお、第１導体板３０と第２導体板４０との間には、複数の第１半導体素子２０が並列に設けられてもよく、第３導体板６０と第４導体板７０との間には、複数の第２半導体素子５０が並列に設けられてもよい。これにより、例えば半導体装置１０の定格電流（許容電流）を高めることができる。
本実施例の半導体装置１０では、図２、図４、図５に示すように、第１電力端子１４が、封止体１２の内外に亘って第１方向Ｘに延びる本体部分１４ａと、封止体１２の内部において第１方向Ｘとは異なる第２方向Ｙに延びる接合部分１４ｂとを有する。そして、第１電力端子１４は、接合部分１４ｂにおいて、第１導体板３０の端子接続部３２に接合されている。第１電力端子１４の接合部分１４ｂが、第１電力端子１４の本体部分１４ａとは異なる方向に延びていると、接合部分１４ｂが封止体１２の内部でアンカーのように機能する。これにより、封止体１２の外部へ突出する本体部分１４ａに、大きな引っ張り力が負荷されたときでも、第１電力端子１４は封止体１２によって強固に保持される。即ち、封止体１２による第１電力端子１４の固定強度が向上する。
特に限定されないが、第１電力端子１４の接合部分１４ｂが延びる第２方向Ｙは、第１電力端子１４の本体部分１４ａが延びる第１方向Ｘに対して垂直である。このように、第１方向Ｘに対して第２方向Ｙが垂直又は略垂直（９０度±１０度）であり、第１方向Ｘと第２方向Ｙとの角度差が十分に大きいと、接合部分１４ｂがアンカーとして効果的に機能することができる。但し、他の実施形態として、第１方向Ｘと第２方向Ｙとの角度差は、９０度未満であってもよく、例えば４５度以上あるいは６０度以上であってもよい。
特に限定されないが、第１電力端子１４は板状の部材であり、接合部分１４ｂが延びる第２方向Ｙは、第１電力端子１４の厚み方向に対して略垂直である。このような構成によると、例えば第１電力端子１４に引っ張り力が作用したときに、本体部分１４ａに対して接合部分１４ｂが変形し難いので、第１電力端子１４が封止体１２に対して強固に固定される。但し、他の実施形態として、第１電力端子１４の接合部分１４ｂは、板状の第１電力端子１４を、その厚さ方向に折り曲げて形成されてもよい。この場合、接合部分１４ｂが延びる第２方向Ｙは、第１電力端子１４の厚み方向に対して略平行となる。
本実施例の半導体装置１０では、第１電力端子１４の接合部分１４ｂが、平面視において（図２参照）、封止体１２の第１の側面１２ｃと第１導体板３０との間に位置する。このような構成によると、封止体１２の第１の側面１２ｃに沿って、接合部分１４ｂを比較的に長く設けることができる。これにより、封止体１２による第１電力端子１４の固定強度をより高めることができる。ここでいう「平面視において」とは、第１半導体素子２０と第１導体板３０とが積層された第３方向Ｚ（即ち、第１導体板３０及び第１半導体素子２０に対して垂直な方向）に沿って見た場合を意味し、当該第３方向における位置関係については無視することを意味する。
本実施例の半導体装置１０では、第１電力端子１４の接合部分１４ｂが、平面視において（図２参照）、第１電力端子１４の本体部分１４ａと第２電力端子１５と間に位置している。特に、第１電力端子１４の接合部分１４ｂは、第１電力端子１４の本体部分１４ａから第２電力端子１５に向けて延びている。このような構成によると、第１電力端子１４の本体部分１４ａと、第２電力端子１５との間の距離（特に、封止体１２の第１の側面１２ｃに沿った沿面距離）を大きくして、両者の間の絶縁性を高めることができる。特に、第１電力端子１４が接続された第１導体板３０と、第２電力端子１５が接続された第２導体板４０は、同じ第１半導体素子２０を挟んで互いに対向しているので、通常、第１電力端子１４と第２電力端子１５との間の距離は短くなりやすい。これに対して、第１電力端子１４の接合部分１４ｂを、第１電力端子１４の本体部分１４ａと第２電力端子１５との間に設ければ、第１電力端子１４と第２電力端子１５との間の距離を大きくすることができる。
本実施例の半導体装置１０では、第１電力端子１４が、平面視（図２参照）において、第２電力端子１５と第３電力端子１６との間に位置している。このような構成によると、第１電力端子１４の両側に、第２電力端子１５と第３電力端子１６がそれぞれ配置されることで、第１電力端子１４を基準として半導体装置１０の構造的な対称性が高くなる。これにより、封止体１２による第１電力端子１４の固定強度が有意に向上する。特に、第１電力端子１４、第２電力端子１５及び第３電力端子１６が同一平面上に位置していると、半導体装置１０の構造的な対称性をより高めることができる。
本実施例の半導体装置１０では、第１電力端子１４、第２電力端子１５及び第３電力端子１６が、封止体１２の第１の側面１２ｃから突出する一方で、複数の第１信号端子１８及び第２信号端子１９は、第１の側面１２ｃとは反対側の第２の側面１２ｄから突出している。これにより、複数の第１信号端子１８及び複数の第２信号端子１９は、各々の電力端子１４、１５、１６から比較的に離れて配置されている。このような構成によると、図６に示すように、半導体装置１０に流れる電力系電流ＰＣ１、ＰＣ２の経路と、半導体装置１０に流れる信号系電流ＳＣ１、ＳＣ２との経路が、比較的に離れて形成される。従って、各々の電力端子１４、１５、１６を流れる電力系電流ＰＣ１、ＰＣ２に起因して、第１信号端子１８及び第２信号端子１９に流れる信号系電流ＳＣ１、ＳＣ２にノイズが生じることが抑制される。
本実施例の半導体装置１０では、前述したように、第３導体板６０が、第２導体板４０に継手部８０を介して接続されている。継手部８０は、平面視において、第２導体板４０と第３導体板６０との間に位置している。加えて、図６に示すように、継手部８０は、第１半導体素子２０及び第２半導体素子５０の両中心２０ａ、５０ａを通る直線Ａに対して、封止体１２の第１の側面１２ｃと同じ側に位置している。このような構成によると、継手部８０が第２電力端子１５及び第３電力端子１６の近くに配置されるので、継手部８０を介して第２電力端子１５と第３電力端子１６との間を流れる電力系電流ＰＣ２の経路が短くなり、半導体装置１０で生じる損失や、それに起因する発熱を抑制することができる。
本実施例の半導体装置１０では、第１導体板３０と第３導体板６０に、同一形状を有する部材が採用されており、第１導体板３０は、第３導体板６０に対して９０度回転した姿勢で配置されていてもよい。なお、第１導体板３０において端子接続部３２となる部分は、第３導体板６０において継手部８０の一部を構成する。このような構成によると、部品が共通化されることによって、例えば半導体装置１０の製造コストを低減することができる。
本実施例の半導体装置１０では、前述したように、第１電力端子１４の接合部分１４ｂが、第１電力端子１４の本体部分１４ａの一端１４ｃに設けられている。そして、本体部分１４ａの一端１４ｃでは、一方側に接合部分１４ｂが設けられているとともに、他方側に面取り１４ｄが形成されている（図２、図３、図５等参照）。本体部分１４ａの一端１４ｃに面取り１４ｄが形成されていると、第１電力端子１４と封止体１２との間の密着性が増して、封止体１２による第１電力端子１４の固定強度がより高くなる。また、半導体装置１０の製造段階において、封止体１２を例えばモールド成形するときに、モールド内における材料（例えば樹脂）の流れがスムーズとなる。なお、面取り１４ｄは、例えばＲ面取りであってもよいし、Ｃ面取りであってもよい。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０：半導体装置
１２：封止体
１４：第１電力端子
１４ａ：第１電力端子の本体部分
１４ｂ：第１電力端子の接合部分
１４ｃ：第１電力端子の本体部分の一端
１４ｄ：第１電力端子の本体部分の一端に設けられた面取り
１５：第２電力端子
１６：第３電力端子
１８：第１信号端子
１９：第２信号端子
２０：第１半導体素子
３０：第１導体板
４０：第２導体板
５０：第２半導体素子
６０：第３導体板
７０：第４導体板
８０：継手部
Ｘ：第１方向
Ｙ：第２方向
Ｚ：第３方向

Claims (8)

  1. 第１半導体素子と、
    前記第１半導体素子を封止する封止体と、
    前記第１半導体素子に対して積層配置されており、前記封止体の内部において前記第１半導体素子に接続された第１導体板と、
    前記封止体の第１面から突出するとともに、前記封止体の内部において前記第１導体板に接続された第１電力端子と、
    前記第１半導体素子を挟んで前記第１導体板に対向するとともに、前記第１半導体素子を介して前記第１導体板に接続された第２導体板と、
    前記封止体の前記第１面から突出するとともに、前記封止体の内部において前記第２導体板に接続された第２電力端子と、
    前記封止体によって封止された第２半導体素子と、
    前記第２半導体素子に対して積層配置されているとともに、前記封止体の内部において前記第２半導体素子に接続されている第３導体板と、
    前記第２半導体素子を挟んで前記第３導体板に対向するとともに、前記第２半導体素子を介して前記第３導体板に接続された第４導体板と、
    前記封止体の前記第１面から突出するとともに、前記封止体の内部において前記第４導体板に接続された第３電力端子と、
    を備え、
    前記第１電力端子は、平面視において、前記第２電力端子と前記第３電力端子との間に位置するとともに、前記封止体の内外に亘って第１方向に延びる本体部分と、前記封止体の内部において前記第１方向とは異なる第２方向に延びる接合部分とを有し、前記接合部分において前記第１導体板に接合されており、
    前記第１電力端子の前記接合部分の少なくとも一部は、平面視において、前記第１電力端子の前記本体部分と前記第２電力端子と間に位置し、
    前記第３導体板は、前記第２導体板に継手部を介して接続されており、
    前記継手部は、平面視において、前記第２導体板と前記第３導体板との間に位置するとともに、前記第１半導体素子及び前記第２半導体素子の両中心を通る直線に対して、前記封止体の前記第１面と同じ側に位置する、
    半導体装置。
  2. 前記封止体の前記第１面とは反対側に位置する第２面から突出するとともに、前記封止体の内部において前記第２半導体素子に接続された第２信号端子をさらに備える、請求項１に記載の半導体装置。
  3. 前記第１導体板と前記第３導体板は、同一形状を有する部材であるとともに、前記第１導体板は、前記第３導体板に対して９０度回転した姿勢で配置されている、請求項１又は２に記載の半導体装置。
  4. 第１半導体素子と、
    前記第１半導体素子を封止する封止体と、
    前記第１半導体素子に対して積層配置されており、前記封止体の内部において前記第１半導体素子に接続された第１導体板と、
    前記封止体の第１面から突出するとともに、前記封止体の内部において前記第１導体板に接続された第１電力端子と、
    前記第１半導体素子を挟んで前記第１導体板に対向するとともに、前記第１半導体素子を介して前記第１導体板に接続された第２導体板と、
    前記封止体の前記第１面から突出するとともに、前記封止体の内部において前記第２導体板に接続された第２電力端子と、
    前記封止体によって封止された第２半導体素子と、
    前記第２半導体素子に対して積層配置されているとともに、前記封止体の内部において前記第２半導体素子に接続されている第３導体板と、
    前記第２半導体素子を挟んで前記第３導体板に対向するとともに、前記第２半導体素子を介して前記第３導体板に接続された第４導体板と、
    前記封止体の前記第１面から突出するとともに、前記封止体の内部において前記第４導体板に接続された第３電力端子と、
    を備え、
    前記第１電力端子は、平面視において、前記第２電力端子と前記第３電力端子との間に位置するとともに、前記封止体の内外に亘って第１方向に延びる本体部分と、前記封止体の内部において前記第１方向とは異なる第２方向に延びる接合部分とを有し、前記接合部分において前記第１導体板に接合されており、
    前記第１電力端子の前記接合部分の少なくとも一部は、平面視において、前記第１電力端子の前記本体部分と前記第２電力端子と間に位置し、
    前記第１導体板と前記第３導体板は、同一形状を有する部材であるとともに、前記第１導体板は、前記第３導体板に対して９０度回転した姿勢で配置されている、
    半導体装置。
  5. 前記第１電力端子の前記接合部分は、平面視において、前記封止体の前記第１面と前記第１導体板との間に位置する、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記封止体の前記第１面とは反対側に位置する第２面から突出するとともに、前記封止体の内部において前記第１半導体素子に接続された第１信号端子をさらに備える、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１電力端子の前記接合部分は、前記第１電力端子の前記本体部分の一端に設けられており、
    前記本体部分の前記一端では、一方側から前記接合部分が延びているとともに、他方側が面取りされている、請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第２方向は、前記第１方向に対して略垂直である、請求項１から７のいずれか一項に記載の半導体装置。
JP2018022368A 2018-02-09 2018-02-09 半導体装置 Active JP7069787B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018022368A JP7069787B2 (ja) 2018-02-09 2018-02-09 半導体装置
CN201910045936.9A CN110137160B (zh) 2018-02-09 2019-01-18 半导体器件
US16/260,552 US10699997B2 (en) 2018-02-09 2019-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018022368A JP7069787B2 (ja) 2018-02-09 2018-02-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2019140250A JP2019140250A (ja) 2019-08-22
JP7069787B2 true JP7069787B2 (ja) 2022-05-18

Family

ID=67541137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018022368A Active JP7069787B2 (ja) 2018-02-09 2018-02-09 半導体装置

Country Status (3)

Country Link
US (1) US10699997B2 (ja)
JP (1) JP7069787B2 (ja)
CN (1) CN110137160B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7088094B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体装置
EP3761357A1 (en) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device
JP7063857B2 (ja) * 2019-07-30 2022-05-09 株式会社三共 遊技機
JP7318493B2 (ja) * 2019-11-12 2023-08-01 株式会社デンソー 半導体装置
JP7367506B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル 半導体モジュール
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance
CN111681997B (zh) * 2020-08-12 2020-12-11 中芯集成电路制造(绍兴)有限公司 功率封装模块及电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069640A (ja) 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
JP2017191857A (ja) 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274231A (ja) * 1995-03-31 1996-10-18 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5396436B2 (ja) * 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
JP6139280B2 (ja) * 2013-06-05 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6331294B2 (ja) * 2013-09-02 2018-05-30 株式会社ジェイテクト 半導体装置
JP6114149B2 (ja) 2013-09-05 2017-04-12 トヨタ自動車株式会社 半導体装置
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
JP2019186403A (ja) * 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069640A (ja) 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
JP2017191857A (ja) 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法

Also Published As

Publication number Publication date
CN110137160B (zh) 2023-05-12
US20190252307A1 (en) 2019-08-15
JP2019140250A (ja) 2019-08-22
CN110137160A (zh) 2019-08-16
US10699997B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
JP7069787B2 (ja) 半導体装置
WO2014061211A1 (ja) 半導体装置
CN108735692B (zh) 半导体装置
US11380656B2 (en) Semiconductor device
EP3522213B1 (en) Semiconductor device
JP7139881B2 (ja) 半導体装置
JP7183594B2 (ja) 半導体装置
US11908778B2 (en) Semiconductor module
JP2019186403A (ja) 半導体装置
CN110600457A (zh) 半导体装置
JP6838243B2 (ja) 電力変換装置
US11996344B2 (en) Semiconductor device
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
US10978381B2 (en) Semiconductor device
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP7147186B2 (ja) 半導体装置
JP2022053401A (ja) 半導体モジュール
JP7192886B2 (ja) 半導体装置
JP2019140157A (ja) 半導体装置
WO2023109604A2 (en) Power semiconductor module
JP7069848B2 (ja) 半導体装置
WO2022075003A1 (ja) 半導体装置
WO2022070741A1 (ja) 半導体装置
JP7159609B2 (ja) 半導体装置
JP7192235B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220418

R151 Written notification of patent or utility model registration

Ref document number: 7069787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151