CN110137160A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110137160A
CN110137160A CN201910045936.9A CN201910045936A CN110137160A CN 110137160 A CN110137160 A CN 110137160A CN 201910045936 A CN201910045936 A CN 201910045936A CN 110137160 A CN110137160 A CN 110137160A
Authority
CN
China
Prior art keywords
conductor plate
semiconductor element
power supply
supply terminal
seal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910045936.9A
Other languages
English (en)
Other versions
CN110137160B (zh
Inventor
川岛崇功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN110137160A publication Critical patent/CN110137160A/zh
Application granted granted Critical
Publication of CN110137160B publication Critical patent/CN110137160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Die Bonding (AREA)

Abstract

本申请涉及半导体器件。一种半导体器件，包括：第一半导体元件；层叠在第一半导体元件上并连接到第一半导体元件的第一导体板；连接到第一导体板的第一电源端子，该第一电源端子包括在第一方向上延伸的主体部分和在与第一方向不同的第二方向上延伸的接合部分，该接合部分连接到第一导体板；以及被构造成使主体部分的一部分、接合部分、第一半导体元件和第一导体板密封的密封体，该密封体具有第一表面和第二表面，该第一表面是主体部分从其突出的表面，并且该第二表面是放置在密封体的与第一表面的相对侧上的表面。

Description

半导体器件
技术领域
本说明书中公开的技术涉及半导体器件。
背景技术
在日本未审查专利申请公开No.2015-53343(JP 2015-53343 A)中描述了一种半导体器件。该半导体器件包括多个电源端子。其中一个电源端子在密封体内部被接合到导体板。
发明内容
在半导体器件中，接合到导体板的电源端子包括在密封体的内部和外部延伸的主体部分，以及在密封体内部接合到导体板的接合部分。主体部分和接合部分沿着相同方向延伸。本发明提供一种能够提高密封体对这种电源端子的固定强度的技术。
根据本发明的第一方面的半导体器件包括：第一半导体元件；层叠在第一半导体元件上并连接到第一半导体元件的第一导体板；连接到第一导体板的第一电源端子，第一电源端子包括在第一方向上延伸的主体部分和在与第一方向不同的第二方向上延伸的接合部分，接合部分连接到第一导体板；以及被构造成使主体部分的一部分、接合部分、第一半导体元件和第一导体板密封的密封体，密封体具有第一表面和第二表面，第一表面是主体部分从其突出的表面，并且第二表面是放置在密封体的与第一表面的相对侧上的表面。
在上述方面中，第一电源端子的接合部分在与第一电源端子的主体部分不同的方向上延伸。由此，在与主体部分不同的方向上延伸的接合部分功能上类似于密封体内部的锚。由此，即使当大的拉力施加到在密封体外部突出的主体部分时，第一电源端子也被密封体牢固地保持。即，密封体对第一电源端子的固定强度提高。
在上述方面中，接合部分可以在平面图中被放置在密封体的第一表面和第一导体板之间。
在上述方面中，接合部分设置得相对长，使得可以进一步提高密封体对第一电源端子的固定强度。如本文所使用的“平面图”指示沿着第一半导体元件和第一导体板被层叠的方向(即，与第一导体板和第一半导体元件垂直的方向)观察半导体器件并且忽略该方向上的位置关系的情况。
在上述方面中，半导体器件还可以包括从密封体的第二表面突出的第一信号端子，第一信号端子在密封体内部连接到第一半导体元件。
在上述方面中，第一信号端子被放置成与第一电源端子远离。因此，可能抑制由于流过第一电源端子的电流而在第一信号端子中出现噪声。
在上述方面中，半导体器件还可以包括：被密封体密封的第二导体板，第二导体板隔着第一半导体元件面对第一导体板，第二导体板经由第一半导体元件连接到第一导体板；以及从密封体的第一表面突出的第二电源端子，第二电源端子在密封体内部连接到第二导体板。接合部分的至少一部分可以在平面图中被放置在主体部分和第二电源端子之间。
在上述方面中，第一电源端子的主体部分与第二电源端子之间的距离(特别地，沿着密封体的第一表面的爬电距离(creeping distance))增加，使得可以提高第一电源端子的主体部分与第二电源端子之间的绝缘特性。
在上述方面中，半导体器件还可以包括被密封体密封的第二半导体元件；层叠在第二半导体元件上的第三导体板，第三导体板在密封体内部连接到第二半导体元件；隔着第二半导体元件面对第三导体板的第四导体板，第四导体板经由第二半导体元件连接到第三导体板；以及从密封体的第一表面突出的第三电源端子，第三电源端子在密封体内部连接到第四导体板，其中第一电源端子在平面图中被放置在第二电源端子和第三电源端子之间。
在上述方面中，第二电源端子和第三电源端子被放置成使得将第一电源端子夹在中间，从而提高半导体器件跨第一电源端子的结构对称性。由此，密封体对第一电源端子的固定强度显著提高。这里，第一电源端子、第二电源端子和第三电源端子可以至少在它们穿过密封体的第一表面的相应的部分中被放置在同一平面上，但是第一电源端子、第二电源端子和第三电源端子不限于此。
在上述方面中，第三导体板可以经由接头连接到第二导体板；并且接头在平面图中可以被放置在第二导体板和第三导体板之间并且被放置在第一表面和穿过第一半导体元件的中心与第二半导体元件的中心的直线之间。
在上述方面中，接头被放置在电源端子附近。因此，电流经由接头在两个电源端子之间流动的路径变短，从而例如使得可能抑制在半导体器件中引起的损耗和由于损耗引起的发热。
在上述方面中，半导体器件还可以包括从密封体的第二表面突出的第二信号端子，第二信号端子在密封体内部连接到第二半导体元件。
在上述方面中，第二信号端子被放置成与电源端子远离。因此，可能抑制由于流过电源端子的电流而在第二信号端子中出现噪声。
在上述方面中，第一导体板的形状和第三导体板的形状可以相同；并且第一导体板可以以与第三导体板偏离90度的角度来放置。
在上述方面中，使用共同部件，使得可以例如降低半导体器件的制造成本。
在上述方面中，接合部分可以设置在第一端中，该第一端是主体部分的一端；接合部分可以从第一侧延伸，该第一侧是第一端在与第一方向的正交方向上的一侧；并且第一端在与第一方向的正交方向上的另一侧可以被倒角(chamfered)。
当在主体部分的一端中形成倒角时，第一电源端子和密封体之间的粘附特性增加，使得密封体对第一电源端子的固定强度变得更高。
在上述方面中，第二方向可以大致垂直于第一方向。注意的是，如在本说明书中使用的“大致垂直”指示可允许与精确垂直状态的10度或更小的偏差。
在上述方面中，第一电源端子可以具有板形状；并且第二方向可以大致垂直于第一电源端子的厚度方向。
在上述方面中，例如，当向第一电源端子施加拉力时，接合部分几乎不会相对于主体部分变形，使得第一电源端子被牢固地固定到密封体。
在上述方面中，第一电源端子可以与第一导体板一体地形成。
根据本发明的第二方面的半导体器件包括：第一半导体元件；层叠在第一半导体元件上并连接到第一半导体元件的第一导体板；连接到第一导体板的第一电源端子，第一电源端子包括在第一方向上延伸的主体部分，主体部分连接到第一导体板；被构造成使主体部分的一部分、第一半导体元件和第一导体板密封的密封体，密封体具有第一表面，该第一表面是主体部分从其突出的表面；被密封体密封的第二导体板，第二导体板隔着第一半导体元件面对第一导体板，第二导体板经由第一半导体元件连接到第一导体板；从密封体的第一表面突出的第二电源端子，第二电源端子在密封体内部连接到第二导体板；被密封体密封的第二半导体元件；层叠在第二半导体元件上的第三导体板，第三导体板在密封体内部连接到第二半导体元件；隔着第二半导体元件面对第三导体板的第四导体板，第四导体板经由第二半导体元件连接到第三导体板；以及从密封体的第一表面突出的第三电源端子，第三电源端子在密封体内部连接到第四导体板，其中：第一电源端子在平面图中被放置在第二电源端子和第三电源端子之间；第三导体板经由接头连接到第二导体板；以及接头在平面图中被放置在第二导体板和第三导体板之间并且被放置在第一表面和穿过第一半导体元件的中心与第二半导体元件的中心的直线之间。
根据本发明的第三方面的半导体器件包括：第一半导体元件；层叠在第一半导体元件上的第一导体板；包括在第一方向上延伸的主体部分的第一电源端子，第一电源端子连接到第一导体板；层叠在第一半导体元件上的第二导体板，第二导体板隔着第一半导体元件面对第一导体板；在第一方向上延伸的第二电源端子，第二电源端子在第一方向上在第一电源端子连接到第一导体板的一侧上连接到第二导体板；第一信号端子，该第一信号端子在第一方向上在与第一电源端子连接到第一导体板的一侧的相对侧上连接到第一半导体元件；与第一半导体元件分离的第二半导体元件；第三导体板，该第三导体板在层叠方向上在第一导体板层叠在第一半导体元件上的一侧上层叠在第二半导体元件上，层叠方向是第一半导体元件和第一导体板层叠的方向，第三导体板经由接头连接到第二导体板，接头在第一方向上被放置在第一电源端子和穿过第一半导体元件的中心与第二半导体元件的中心的直线之间；层叠在第二半导体元件上的第四导体板，第四导体板隔着第二半导体元件面对第三导体板；以及在第一方向上延伸的第三电源端子，第三电源端子在第一方向上在第一电源端子连接到第一导体板的一侧上连接到第四导体板。
附图说明
下面将参考附图描述本发明的示例性实施例的特征、优点以及技术和工业重要性，附图中相同的数字表示相同的元件，并且其中：
图1图示了实施例1的半导体器件10的平面图；
图2是图示实施例1的半导体器件10的内部结构而没有图示密封体12的平面图；
图3是图示实施例1的半导体器件10的内部结构的分解透视图；
图4是沿着图1中的线IV-IV截取的剖视图；
图5是图示第一电源端子14和第一导体板30之间的接合关系的视图；以及
图6是示意性地图示半导体器件10中的电源线电流PC1、PC2和信号线电流SC1、SC2的视图。
具体实施方式
将参考附图描述根据实施例的半导体器件10。本实施例的半导体器件10是功率半导体器件，并且可以用于电驱动车辆(诸如电动车辆)、混合动力车辆或燃料电池车辆中的诸如转换器或逆变器之类的功率转换器电路。注意的是，半导体器件10的目的不受特别限制。半导体器件10可以广泛用于各种器件和电路。
如图1至图4所示，半导体器件10包括第一半导体元件20、第二半导体元件50、密封体12和多个端子14、15、16、18、19。第一半导体元件20和第二半导体元件50在横向方向上并排放置并被密封在密封体12内部。密封体12没有特别限制，但是例如，密封体12由诸如环氧树脂的热固性树脂制成。端子14、15、16、18、19中的每个端子从密封体12的外部向内延伸，以便在密封体12内部与第一半导体元件20和第二半导体元件50中的至少任一个电连接。端子14、15、16、18、19包括第一电源端子14、第二电源端子15、第三电源端子16、多个第一信号端子18和多个第二信号端子19。
三个电源端子14、15、16从密封体12的第一侧面12c突出。三个电源端子14、15、16彼此平行并沿着第一方向X延伸。另外，三个电源端子14、15、16沿着与第一方向X垂直的第二方向Y布置。电源端子14、15、16通常为板形状的构件，并且至少在它们穿过密封体12的第一侧面12c的相应的部分中被放置在同一平面上。同时，第一信号端子18和第二信号端子19从密封体12的第二侧面12d突出。第二侧面12d被放置在密封体12的与第一侧面12c的相对侧上。第一信号端子18和第二信号端子19沿着第二方向Y布置。第一信号端子18和第二信号端子19至少在它们穿过密封体12的第二侧面12d的相应的部分中被放置在同一平面上。
第一半导体元件20和第二半导体元件50是功率半导体元件并且具有相同的构造。第一半导体元件20包括半导体基板22、前表面电极24、后表面电极26和多个信号电极28。前表面电极24和信号电极28设置在半导体基板22的第一主面上，并且后表面电极26设置在半导体基板22的第二主面上。类似地，第二半导体元件50包括半导体基板52、前表面电极54、后表面电极56和多个信号电极58。前表面电极54和信号电极58设置在半导体基板52的第一主面上，并且后表面电极56设置在半导体基板52的第二主面上。即，半导体元件20是包括隔着半导体基板22的一对电极24、26的竖直半导体元件，并且半导体元件50是包括隔着半导体基板52的一对电极54、56的竖直半导体元件。注意的是，在图3、图4中，前表面电极24、54和信号电极28、58被放置在半导体基板22、52下方，并且后表面电极26、56被放置在半导体基板22、52上方。
作为示例，本实施例中的半导体元件20、50是例如反向导通绝缘栅极双极晶体管(RC-IGBT)，并且半导体基板22、52由硅(Si)制成。在半导体元件20、50中，前表面电极24、54用作发射极电极，并且后表面电极26、56用作集电极电极。另外，信号电极28、58包括例如栅极信号电极、感测发射极电极、开尔文发射极电极、温度感测电极等。注意的是，信号电极28、58的数量及其功能不限于本实施例中例示的那些。作为另一个示例，半导体元件20、50可以是其它类型的功率半导体元件，诸如金属氧化物半导体场效应晶体管(MOSFET)。另外，用于形成半导体基板22、52的材料不限于硅，并且例如可以是其它半导体，诸如例如碳化硅(SiC)或氮化物半导体。另外，半导体元件20、50可以用两个或更多个半导体元件的组合代替，诸如用二极管和IGBT(或MOSFET)的组合代替。
半导体器件10还包括第一导体板30和第二导体板40。第一导体板30和第二导体板40由诸如铜或其它金属的导电材料制成。第一导体板30层叠在第一半导体元件20上。第一导体板30的底面30b在密封体12内部连接到第一半导体元件20的后表面电极26。第一导体板30经由焊料粘合剂层38接合到第一半导体元件20，但是第一导体板30和第一半导体元件20不限于此。注意的是，可以在第一导体板30和第一半导体元件20之间设置一个或多个导电构件。第一导体板30的顶面30a暴露在密封体12的顶面12a上。由此，第一导体板30不仅构成连接到第一半导体元件20的电路的一部分，而且还用作将第一半导体元件20的热量释放到外部的散热器。
第二导体板40隔着第一半导体元件20面对第一导体板30。第二导体板40的顶面40a在密封体12内部连接到第一半导体元件20的前表面电极24。由此，第二导体板40经由第一半导体元件20连接到第一导体板30。第二导体板40经由焊料粘合剂层48接合到第一半导体元件20，但是第二导体板40和第一半导体元件20不限于此。注意的是，可以在第二导体板40和第一半导体元件20之间设置一个或多个导电构件。第二导体板40的底面40b暴露在密封体12的底面12b上。由此，第二导体板40不仅构成连接到第一半导体元件20的电路的一部分，而且还用作将第一半导体元件20的热量释放到外部的散热器。
第一电源端子14在密封体12内部连接到第一导体板30。即，第一电源端子14电连接到第一半导体元件20的后表面电极26(在这种情况下为集电极电极)。第二电源端子15连接到第二导体板40。即，第二电源端子15电连接到第一半导体元件20的前表面电极24(在这种情况下为发射极电极)。第一半导体元件20电插入在第一电源端子14和第二电源端子15之间，并且第一半导体元件20可以接通和断开从第一电源端子14流到第二电源端子15的电流。另外，第一半导体元件20包括回流二极管，使得第一半导体元件20可以连续地允许电流从第二电源端子15流到第一电源端子14。第二电源端子15与第二导体板40一体地形成。注意的是，第二电源端子15可以是独立于第二导体板40的构件，并且可以接合到第二导体板40。
同时，第一电源端子14是与第一导体板30分离的构件，并且接合到第一导体板30。通常，第一电源端子14包括主体部分14a和接合部分14b。第一电源端子14的主体部分14a沿着第一方向X在密封体12的内部和外部延伸。接合部分14b沿着第二方向Y从主体部分14a延伸。第一电源端子14在接合部分14b处接合到第一导体板30的端子连接部分32。接合部分14b设置在主体部分14a的一端14c中，一端14c被放置在密封体12内部，但是接合部分14b不限于此。接合部分14b设置在主体部分14a的一端14c的第一侧上，并且倒角14d设置在一端14c的第二侧上。
半导体器件10还包括第三导体板60和第四导体板70。第三导体板60和第四导体板70由诸如铜或其它金属的导电材料制成。第三导体板60层叠在第二半导体元件50上。第三导体板60的底面60b在密封体12内部连接到第二半导体元件50的后表面电极56。第三导体板60经由焊料粘合层68接合到第二半导体元件50，但是第三导体板60和第二半导体元件50不限于此。一个或多个导电构件可以设置在第三导体板60和第二半导体元件50之间。第三导体板60的顶面60a暴露在密封体12的顶面12a上。由此，第三导体板60不仅构成连接到第二半导体元件50的电路的一部分，而且还用作将第二半导体元件50的热量释放到外部的散热器。
第四导体板70隔着第二半导体元件50面对第三导体板60。第四导体板70的顶面70a在密封体12内部连接到第二半导体元件50的前表面电极54。由此，第四导体板70经由第二半导体元件50连接到第三导体板60。第四导体板70经由焊料粘合层78接合到第二半导体元件50，但是第四导体板70和第二半导体元件50不限于此。注意的是，可以在第四导体板70和第二半导体元件50之间设置一个或多个导电构件。第四导体板70的底面70b暴露在密封体12的底面12b上。由此，第四导体板70不仅构成连接到第二半导体元件50的电路的一部分，而且还用作将第二半导体元件50的热量释放到外部的散热器。
第二导体板40在密封体12内部连接到第三导体板60。由此，第二电源端子15也电连接到第二半导体元件50的后表面电极56(在这种情况下为集电极电极)，以及第一半导体元件20的前表面电极24。作为示例，第二导体板40经由接头80连接到第三导体板60。接头80的一部分与第二导体板40一体地形成，并且接头80的另一部分与第三导体板60一体地形成。这些部分经由焊料粘合层82相互接合。第三电源端子16连接到第四导体板70。即，第三电源端子16电连接到第二半导体元件50的前表面电极54(在这种情况下为发射极电极)。第二半导体元件50电插入在第二电源端子15和第三电源端子16之间，并且第二半导体元件50可以接通和断开从第二电源端子15流到第三电源端子16的电流。另外，第二半导体元件50包括回流二极管，使得第二半导体元件50可以连续地允许电流从第三电源端子16流到第二电源端子15。第三电源端子16与第四导体板70一体地形成。注意的是，第三电源端子16可以是独立于第四导体板70的构件，并且可以接合到第四导体板70。
相应的第一信号端子18在密封体12内部连接到第一半导体元件20的相应的信号电极28。第一信号端子18连接到外部栅极驱动电路(未示出)以便将从栅极驱动电路输出的栅极驱动信号传输到第一半导体元件20。另外，第一信号端子18将从第一半导体元件20输出的温度信号和电流信号传输到栅极驱动电路。类似地，相应的第二信号端子19在密封体12内部连接到第二半导体元件50的相应的信号电极58。第二信号端子19也连接到外部栅极驱动电路(未示出)以便将从栅极驱动电路输出的栅极驱动信号传输到第二半导体元件50。另外，第二信号端子19将从第二半导体元件50输出的温度信号和电流信号传输到栅极驱动电路。在本实施例中，第一信号端子18直接焊接到第一半导体元件20的信号电极28。但是，作为另一个示例，第一信号端子18可以经由结合线或其它连接构件连接到第一半导体元件20的信号电极28。这也适用于第二信号端子19和第二半导体元件50的信号电极58之间的连接。
在这样的构造中，本实施例的半导体器件10具有这样的电路结构，其中两个RC-IGBT串联连接在第一电源端子14和第三电源端子16之间，并且第二电源端子15连接在两个RC-IGBT之间。因此，半导体器件10可以构成诸如例如DC-DC转换器或逆变器之类的功率转换器电路中的上臂和下臂。注意的是，可以在第一导体板30和第二导体板40之间并联设置多个第一半导体元件20，并且可以在第三导体板60和第四导体板70之间并联设置多个第二半导体元件50。由此，例如，可以提高半导体器件10的额定电流(可允许电流)。
在本实施例的半导体器件10中，如图2、图4、图5所示，第一电源端子14包括沿着第一方向X在密封体12的内部和外部延伸的主体部分14a，以及沿着与第一方向X不同的第二方向Y在密封体12内部延伸的接合部分14b。第一电源端子14在接合部分14b处接合到第一导体板30的端子连接部分32。当第一电源端子14的接合部分14b在与第一电源端子14的主体部分14a不同的方向上延伸时，接合部分14b功能上类似于密封体12内部的锚。由此，即使当大的拉力施加到在密封体12的外部突出的主体部分14a时，第一电源端子14也被密封体12牢固地保持。即，密封体12对第一电源端子14的固定强度提高。
第一电源端子14的接合部分14b延伸的第二方向Y垂直于第一电源端子14的主体部分14a延伸的第一方向X，但是第二方向Y不限于此。当第二方向Y与第一方向X这样垂直或大致垂直(90度±10度)并且第一方向X和第二方向Y之间的角度差足够大时，接合部分14b可以有效地用作锚。注意的是，作为另一个示例，第一方向X和第二方向Y之间的角度差可以小于90度，并且角度差可以是例如45度或更大，或者60度或更大。
第一电源端子14是板形状的构件，并且接合部分14b延伸的第二方向Y大致垂直于第一电源端子14的厚度方向，但是第一电源端子14不限于此。在这样的构造中，例如，当向第一电源端子14施加拉力时，接合部分14b几乎不会相对于主体部分14a变形，使得第一电源端子14被牢固地固定到密封体。注意的是，作为另一个示例，第一电源端子14的接合部分14b可以通过在板形状的第一电源端子14的厚度方向上将其弯曲而形成。在这种情况下，接合部分14b延伸的第二方向Y大致与第一电源端子14的厚度方向平行。
在本实施例的半导体器件10中，第一电源端子14的接合部分14b在平面图中被放置在密封体12的第一侧面12c和第一导体板30之间(参见图2)。利用这种构造，接合部分14b可以设置成沿着密封体12的第一侧面12c相对长。这使得可能进一步提高密封体12对第一电源端子14的固定强度。如本文所使用的“平面图”指示沿着第一半导体元件20和第一导体板30被层叠的第三方向Z(即，与第一导体板30和第一半导体元件20垂直的方向)观察半导体器件10并且忽略在第三方向上的位置关系的情况。
在本实施例的半导体器件10中，第一电源端子14的接合部分14b在平面图中被放置在第一电源端子14的主体部分14a和第二电源端子15之间(参见图2)。特别地，第一电源端子14的接合部分14b从第一电源端子14的主体部分14a朝第二电源端子15延伸。在这样的构造中，第一电源端子14的主体部分14a与第二电源端子15之间的距离(特别地，沿着密封体12的第一侧面12c的爬电距离)增加，从而使得可能提高第一电源端子14的主体部分14a和第二电源端子15之间的绝缘特性。特别地，由于与第一电源端子14连接的第一导体板30和与第二电源端子15连接的第二导体板40隔着第一半导体元件20彼此面对连接，因此第一电源端子14与第二电源端子15之间的距离通常容易变短。作为对照，当第一电源端子14的接合部分14b设置在第一电源端子14的主体部分14a和第二电源端子15之间时，第一电源端子14与第二电源端子15之间的距离可以变大。
在本实施例的半导体器件10中，第一电源端子14在平面图中被放置在第二电源端子15和第三电源端子16之间(参见图2)。在这样的构造中，第二电源端子15和第三电源端子16被放置成使得将第一电源端子14夹在中间，从而提高半导体器件10跨第一电源端子14的结构对称性。由此，密封体12对第一电源端子14的固定强度显著提高。特别地，当第一电源端子14、第二电源端子15和第三电源端子16被放置在同一平面上时，可以更多地提高半导体器件10的结构对称性。
在本实施例的半导体器件10中，当第一电源端子14、第二电源端子15和第三电源端子16从密封体12的第一侧面12c突出时，第一信号端子18和第二信号端子19从在密封体12的与第一侧面12c的相对侧上的第二侧面12d突出。由此，第一信号端子18和第二信号端子19被放置成与电源端子14、15、16相对远离。在这样的构造中，如图6所示，电源线电流PC1、PC2流过半导体器件10的路径和信号线电流SC1、SC2流过半导体器件10的路径被形成为彼此相对远离。因此，可能抑制流入到第一信号端子18和第二信号端子19中的信号线电流SC1、SC2中出现噪声，该噪声是由于流过电源端子14、15、16的电源线电流PC1、PC2而引起的。
在本实施例的半导体器件10中，如上所述，第三导体板60经由接头80连接到第二导体板40。接头80在平面图中被放置在第二导体板40和第三导体板60之间。此外，如图6所示，接头80相对于穿过第一半导体元件20和第二半导体元件50的相应的中心20a、50a的直线A被放置在与密封体12的第一侧面12c的相同侧上。在这样的构造中，接头80被放置在第二电源端子15和第三电源端子16附近，使得电源线电流PC2经由接头80在第二电源端子15和第三电源端子16之间流动的路径变短，从而使得可能抑制在半导体器件10中引起的损耗和由于损耗而引起的发热。
在本实施例的半导体器件10中，具有相同形状的构件被用于第一导体板30和第三导体板60，并且第一导体板30可以以具有从第三导体板60旋转90度的姿势来放置。注意的是，用作第一导体板30中的端子连接部分32的部分对应于第三导体板60中的接头80的一部分。在这样的构造中，可以使用共同部件，使得可以例如降低半导体器件10的制造成本。
在本实施例的半导体器件10中，如上所述，第一电源端子14的接合部分14b设置在第一电源端子14的主体部分14a的一端14c中。接合部分14b设置在主体部分14a的一端14c的第一侧上，并且倒角14d形成在一端14c的第二侧上(参见图2、图3、图5等)。当倒角14d在主体部分14a的一端14c中形成时，第一电源端子14和密封体12之间的粘附特性增加，使得密封体12对第一电源端子14的固定强度变得更高。另外，在半导体器件10的制造阶段，例如，当模制密封体12时，材料(例如，树脂)在模具内平滑地流动。注意的是，倒角14d可以是R-倒角(圆角)或者可以是C-倒角。
已经详细描述了本发明的一些具体示例。但是，这些示例仅用于说明而不限制权利要求的范围。在权利要求的范围内描述的技术包括具有各种修改和变化的前述示例。本说明书或附图中描述的技术要素单独或以各种组合表现出技术可用性。

Claims (14)

1.一种半导体器件，其特征在于，所述半导体器件包括：
第一半导体元件；
第一导体板，所述第一导体板层叠在所述第一半导体元件上并连接到所述第一半导体元件；
第一电源端子，所述第一电源端子连接到所述第一导体板，所述第一电源端子包括在第一方向上延伸的主体部分和在与所述第一方向不同的第二方向上延伸的接合部分，所述接合部分连接到所述第一导体板；以及
密封体，所述密封体被构造成使所述主体部分的一部分、所述接合部分、所述第一半导体元件和所述第一导体板密封，所述密封体具有第一表面和第二表面，所述第一表面是所述主体部分从其突出的表面，并且所述第二表面是放置在所述密封体的与所述第一表面的相对侧上的表面。
2.如权利要求1所述的半导体器件，其特征在于，所述接合部分在平面图中被放置在所述密封体的所述第一表面和所述第一导体板之间。
3.如权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括从所述密封体的所述第二表面突出的第一信号端子，所述第一信号端子在所述密封体内部连接到所述第一半导体元件。
4.如权利要求1至3中任一项权利要求所述的半导体器件，其特征在于，所述半导体器件还包括：
被所述密封体密封的第二导体板，所述第二导体板隔着所述第一半导体元件面对所述第一导体板，所述第二导体板经由所述第一半导体元件连接到所述第一导体板；以及
从所述密封体的所述第一表面突出的第二电源端子，所述第二电源端子在所述密封体内部连接到所述第二导体板，其中所述接合部分的至少一部分在平面图中被放置在所述主体部分和所述第二电源端子之间。
5.如权利要求4所述的半导体器件，其特征在于，所述半导体器件还包括：
被所述密封体密封的第二半导体元件；
层叠在所述第二半导体元件上的第三导体板，所述第三导体板在所述密封体内部连接到所述第二半导体元件；
隔着所述第二半导体元件面对所述第三导体板的第四导体板，所述第四导体板经由所述第二半导体元件连接到所述第三导体板；以及
从所述密封体的所述第一表面突出的第三电源端子，所述第三电源端子在所述密封体内部连接到所述第四导体板，其中所述第一电源端子在所述平面图中被放置在所述第二电源端子和所述第三电源端子之间。
6.如权利要求5所述的半导体器件，其特征在于：
所述第三导体板经由接头连接到所述第二导体板；以及
所述接头在所述平面图中被放置在所述第二导体板和所述第三导体板之间并且被放置在所述第一表面和穿过所述第一半导体元件的中心与所述第二半导体元件的中心的直线之间。
7.如权利要求6所述的半导体器件，其特征在于，所述半导体器件还包括从所述密封体的所述第二表面突出的第二信号端子，所述第二信号端子在所述密封体内部连接到所述第二半导体元件。
8.如权利要求5至7中任一项权利要求所述的半导体器件，其特征在于：
所述第一导体板的形状和所述第三导体板的形状是相同的；以及
所述第一导体板以与所述第三导体板偏离90度的角度来放置。
9.如权利要求1至8中任一项权利要求所述的半导体器件，其特征在于：
所述接合部分设置在第一端中，所述第一端是所述主体部分的一端；
所述接合部分从第一侧延伸，所述第一侧是所述第一端在与所述第一方向的正交方向上的一侧；以及
所述第一端在与所述第一方向的所述正交方向上的另一侧被倒角。
10.如权利要求1至9中任一项权利要求所述的半导体器件，其特征在于，所述第二方向大致垂直于所述第一方向。
11.如权利要求1至9中任一项权利要求所述的半导体器件，其特征在于：
所述第一电源端子具有板形状；以及
所述第二方向大致垂直于所述第一电源端子的厚度方向。
12.如权利要求1至10中任一项权利要求所述的半导体器件，所述第一电源端子与所述第一导体板一体地形成。
13.一种半导体器件，其特征在于，所述半导体器件包括：
第一半导体元件；
第一导体板，所述第一导体板层叠在所述第一半导体元件上并连接到所述第一半导体元件；
第一电源端子，所述第一电源端子连接到所述第一导体板，所述第一电源端子包括在第一方向上延伸的主体部分，所述主体部分连接到所述第一导体板；
密封体，所述密封体被构造成使所述主体部分的一部分、所述第一半导体元件和所述第一导体板密封，所述密封体具有第一表面，所述第一表面是所述主体部分从其突出的表面；
第二导体板，所述第二导体板被所述密封体密封，所述第二导体板隔着所述第一半导体元件面对所述第一导体板，所述第二导体板经由所述第一半导体元件连接到所述第一导体板；
第二电源端子，所述第二电源端子从所述密封体的所述第一表面突出，所述第二电源端子在所述密封体内部连接到所述第二导体板；
第二半导体元件，所述第二半导体元件被所述密封体密封；
第三导体板，所述第三导体板层叠在所述第二半导体元件上，所述第三导体板在所述密封体内部连接到所述第二半导体元件；
第四导体板，所述第四导体板隔着所述第二半导体元件面对所述第三导体板，所述第四导体板经由所述第二半导体元件连接到所述第三导体板；以及
第三电源端子，所述第三电源端子从所述密封体的所述第一表面突出，所述第三电源端子在所述密封体内部连接到所述第四导体板，其中：
所述第一电源端子在平面图中被放置在所述第二电源端子和所述第三电源端子之间；
所述第三导体板经由接头连接到所述第二导体板；以及
所述接头在所述平面图中被放置在所述第二导体板和所述第三导体板之间并且被放置在所述第一表面和穿过所述第一半导体元件的中心与所述第二半导体元件的中心的直线之间。
14.一种半导体器件，其特征在于，所述半导体器件包括：
第一半导体元件；
第一导体板，所述第一导体板层叠在所述第一半导体元件上；
第一电源端子，所述第一电源端子包括在第一方向上延伸的主体部分，所述第一电源端子连接到所述第一导体板；
第二导体板，所述第二导体板层叠在所述第一半导体元件上，所述第二导体板隔着所述第一半导体元件面对所述第一导体板；
第二电源端子，所述第二电源端子在所述第一方向上延伸，所述第二电源端子在所述第一方向上在所述第一电源端子连接到所述第一导体板的一侧上连接到所述第二导体板；
第一信号端子，所述第一信号端子在所述第一方向上在与所述第一电源端子连接到所述第一导体板的所述一侧的相对侧上连接到所述第一半导体元件；
第二半导体元件，所述第二半导体元件与所述第一半导体元件分离；
第三导体板，所述第三导体板在层叠方向上在所述第一导体板被层叠在所述第一半导体元件上的一侧上层叠在所述第二半导体元件上，所述层叠方向是所述第一半导体元件和所述第一导体板层叠的方向，所述第三导体板经由接头连接到所述第二导体板，所述接头在所述第一方向上被放置在所述第一电源端子和穿过所述第一半导体元件的中心与所述第二半导体元件的中心的直线之间；
第四导体板，所述第四导体板层叠在所述第二半导体元件上，所述第四导体板隔着所述第二半导体元件面对所述第三导体板；以及
第三电源端子，所述第三电源端子在所述第一方向上延伸，所述第三电源端子在所述第一方向上在所述第一电源端子连接到所述第一导体板的所述一侧上连接到所述第四导体板。
CN201910045936.9A 2018-02-09 2019-01-18 半导体器件 Active CN110137160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-022368 2018-02-09
JP2018022368A JP7069787B2 (ja) 2018-02-09 2018-02-09 半導体装置

Publications (2)

Publication Number Publication Date
CN110137160A true CN110137160A (zh) 2019-08-16
CN110137160B CN110137160B (zh) 2023-05-12

Family

ID=67541137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910045936.9A Active CN110137160B (zh) 2018-02-09 2019-01-18 半导体器件

Country Status (3)

Country Link
US (1) US10699997B2 (zh)
JP (1) JP7069787B2 (zh)
CN (1) CN110137160B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7088094B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体装置
EP3761357A1 (en) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device
JP7063857B2 (ja) * 2019-07-30 2022-05-09 株式会社三共 遊技機
JP7318493B2 (ja) * 2019-11-12 2023-08-01 株式会社デンソー 半導体装置
JP7367506B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル 半導体モジュール
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance
CN111681997B (zh) * 2020-08-12 2020-12-11 中芯集成电路制造(绍兴)有限公司 功率封装模块及电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018197A1 (en) * 2005-07-22 2007-01-25 Denso Corporation Semiconductor device
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
CN103493197A (zh) * 2011-04-19 2014-01-01 丰田自动车株式会社 半导体装置及其制造方法
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置
US20160218047A1 (en) * 2013-09-16 2016-07-28 Denso Corporation Semiconductor device
JP2017191857A (ja) * 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274231A (ja) * 1995-03-31 1996-10-18 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP5396436B2 (ja) * 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
JP6139280B2 (ja) * 2013-06-05 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6114149B2 (ja) 2013-09-05 2017-04-12 トヨタ自動車株式会社 半導体装置
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
JP2019186403A (ja) * 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018197A1 (en) * 2005-07-22 2007-01-25 Denso Corporation Semiconductor device
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
CN103493197A (zh) * 2011-04-19 2014-01-01 丰田自动车株式会社 半导体装置及其制造方法
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置
US20160218047A1 (en) * 2013-09-16 2016-07-28 Denso Corporation Semiconductor device
JP2017191857A (ja) * 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法

Also Published As

Publication number Publication date
CN110137160B (zh) 2023-05-12
US20190252307A1 (en) 2019-08-15
JP2019140250A (ja) 2019-08-22
JP7069787B2 (ja) 2022-05-18
US10699997B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
CN110137160A (zh) 半导体器件
US9490200B2 (en) Semiconductor device
US11107756B2 (en) Semiconductor device and method for manufacturing the same, and power conversion device
US9312211B2 (en) Semiconductor device and manufacturing method thereof
JP4660214B2 (ja) 電力用半導体装置
EP3522213B1 (en) Semiconductor device
JP2019506753A (ja) 多層回路基板に基づくパワーモジュール
JP2018117048A (ja) 半導体装置
JP7139881B2 (ja) 半導体装置
JP6969501B2 (ja) 半導体装置
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
CN110600457B (zh) 半导体装置
US11335660B2 (en) Semiconductor module
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP6123722B2 (ja) 半導体装置
CN110911375A (zh) 半导体装置
US10978381B2 (en) Semiconductor device
US11302612B2 (en) Lead frame wiring structure and semiconductor module
US20120217655A1 (en) Electronic device for high power applications
JP2019140157A (ja) 半導体装置
JP7192235B2 (ja) 半導体装置
WO2023100771A1 (ja) 半導体モジュール、電力変換装置、および半導体モジュールの製造方法
JP2022130754A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant