JP7088094B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7088094B2 JP7088094B2 JP2019051427A JP2019051427A JP7088094B2 JP 7088094 B2 JP7088094 B2 JP 7088094B2 JP 2019051427 A JP2019051427 A JP 2019051427A JP 2019051427 A JP2019051427 A JP 2019051427A JP 7088094 B2 JP7088094 B2 JP 7088094B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor element
- terminal
- electrically connected
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Description
第1半導体素子(11)と、
第1半導体素子と直列接続された第2半導体素子(12)と、
第1端子(31、312、313)と、
第1端子との間で電流が流れる第2端子(41、412、413、414)と、
第1半導体素子と第2半導体素子の両方に対向配置され、第2端子と電気的に接続された第1金属板(40、402)と、
第1金属板との間に第1半導体素子が配置された状態で、第1金属板と対向配置され、第1端子と電気的に接続された第2金属板(30、302)と、
第1金属板との間に第2半導体素子が配置された状態で、第1金属板と対向配置された第3金属板(70)と、を備え、
第2半導体素子は、第3金属板側の電極が第3金属板と電気的に接続され、第1金属板側の電極が第1金属板と電気的に接続され、
第1半導体素子は、第2金属板側の電極が第2金属板と電気的に接続され、第1金属板側の電極が第3金属板と電気的に接続されるとともに、絶縁体(61、513、514、206a、208a)によって第1金属板と電気的に絶縁された状態で熱的に接続され、
第1半導体素子、第2半導体素子、第1金属板、第2金属板、第3金属板を覆う封止樹脂部(20、202、206、208)を備えており、
第1金属板は、第1半導体素子及び第2半導体素子と対向する面の反対面が封止樹脂部から露出し、
第2金属板は、第1半導体素子と対向する面の反対面が封止樹脂部から露出し、
第3金属板は、第2半導体素子と対向する面の反対面が封止樹脂部から露出している半導体装置。
第1半導体素子(11)と、
第1半導体素子と直列接続された第2半導体素子(12)と、
第1端子(315、317)と、
第1端子との間で電流が流れる第2端子(415、417)と、
第1半導体素子と第2半導体素子の両方に対向配置され、第1端子と電気的に接続された第1金属板(30、307)と、
第1金属板との間に第1半導体素子と第2半導体素子が配置された状態で、第1半導体素子と第2半導体素子の両方に対向配置された第2金属板(70)と、を備え、
第1半導体素子は、第2金属板側の電極が第2金属板と電気的に接続され、第1金属板側の電極が第1金属板と電気的に接続されるとともに、正極金属板を介して第1端子と電気的に接続され、
第2半導体素子は、第2金属板側の電極が第2金属板と電気的に接続され、第1金属板側の電極が第2端子と電気的に接続され、且つ、絶縁体(515、207a、209a)によって第1金属板と電気的に絶縁された状態で熱的に接続されたことにある。
図1、図2、図3を用いて、第1実施形態の半導体装置101に関して説明する。半導体装置101は、第1半導体素子11、第2半導体素子12、正極金属板30、正極端子31、負極金属板40、負極端子41、出力金属板70、出力端子71などを備えている。半導体装置101は、2in1パッケージ構造をなしていると言える。半導体装置101は、例えば、インバータやコンバータなどの電力変換装置に適用することができる。
図4を用いて、第2実施形態の半導体装置102に関して説明する。半導体装置102は、主に、第1絶縁配線基板50を用いない点が半導体装置101と異なる。半導体装置102は、半導体装置101と同様に、N字タイプの接続構造を有している。なお、図4は、図2に相当する断面図である。
図5を用いて、第3実施形態の半導体装置103に関して説明する。半導体装置103は、主に、絶縁配線基板503を用いる点が半導体装置101と異なる。半導体装置103は、半導体装置101と同様に、N字タイプの接続構造を有している。なお、図5は、図2に相当する断面図である。
図6~図9を用いて、第4実施形態の半導体装置104に関して説明する。半導体装置104は、主に、絶縁配線基板504を用いる点が半導体装置101と異なる。半導体装置104は、半導体装置101と同様に、N字タイプの接続構造を有している。なお、本実施形態では、図面が煩雑になることを抑制するために、封止樹脂部20の図示を省略している。
図10~図12を用いて、第5実施形態の半導体装置105に関して説明する。半導体装置105は、主に、半導体素子11、12の配置が半導体装置101と異なる。半導体装置105は、半導体装置101と異なり、U字タイプの接続構造を有している。なお、本実施形態では、図面が煩雑になることを抑制するために、封止樹脂部20の図示を省略している。
図13を用いて、変形例1における半導体装置106に関して説明する。半導体装置106は、主に、第1半導体素子11のエミッタ電極と負極金属板40とを絶縁する部材が半導体装置101と異なる。図13は、図3に相当する断面図である。
図14、図15を用いて、変形例2における半導体装置107に関して説明する。半導体装置107は、主に、第2半導体素子12のエミッタ電極と正極金属板307とを絶縁する部材が半導体装置105と異なる。図14は、図12に相当する断面図である。図15は、図11に相当する断面図である。
図16を用いて、変形例3における半導体装置108に関して説明する。半導体装置108は、第1半導体素子11のエミッタ電極と負極金属板40とを絶縁する部材が半導体装置106と異なる。図16は、図3に相当する断面図である。
図17を用いて、変形例4における半導体装置109に関して説明する。半導体装置109は、正極金属板307と負極金属板407とを絶縁する部材が半導体装置107と異なる。図17は、図14に相当する断面図である。
Claims (15)
- 第1半導体素子(11)と、
前記第1半導体素子と直列接続された第2半導体素子(12)と、
第1端子(31、312、313)と、
前記第1端子との間で電流が流れる第2端子(41、412、413、414)と、
前記第1半導体素子と前記第2半導体素子の両方に対向配置され、前記第2端子と電気的に接続された第1金属板(40、402)と、
前記第1金属板との間に前記第1半導体素子が配置された状態で、前記第1金属板と対向配置され、前記第1端子と電気的に接続された第2金属板(30、302)と、
前記第1金属板との間に前記第2半導体素子が配置された状態で、前記第1金属板と対向配置された第3金属板(70)と、を備え、
前記第2半導体素子は、前記第3金属板側の電極が前記第3金属板と電気的に接続され、前記第1金属板側の電極が前記第1金属板と電気的に接続され、
前記第1半導体素子は、前記第2金属板側の電極が前記第2金属板と電気的に接続され、前記第1金属板側の電極が前記第3金属板と電気的に接続されるとともに、絶縁体(61、513、514、206a、208a)によって前記第1金属板と電気的に絶縁された状態で熱的に接続され、
前記第1半導体素子、前記第2半導体素子、前記第1金属板、前記第2金属板、前記第3金属板を覆う封止樹脂部(20、202、206、208)を備えており、
前記第1金属板は、前記第1半導体素子及び前記第2半導体素子と対向する面の反対面が前記封止樹脂部から露出し、
前記第2金属板は、前記第1半導体素子と対向する面の反対面が前記封止樹脂部から露出し、
前記第3金属板は、前記第2半導体素子と対向する面の反対面が前記封止樹脂部から露出している半導体装置。 - 前記第1端子は、前記第2半導体素子よりも前記第1半導体素子側に偏った位置に配置され、
前記第2端子は、前記第1端子と対向配置されている請求項1に記載の半導体装置。 - 第1半導体素子(11)と、
前記第1半導体素子と直列接続された第2半導体素子(12)と、
第1端子(315、317)と、
前記第1端子との間で電流が流れる第2端子(415、417)と、
前記第1半導体素子と前記第2半導体素子の両方に対向配置され、前記第1端子と電気的に接続された第1金属板(30、307)と、
前記第1金属板との間に前記第1半導体素子と前記第2半導体素子が配置された状態で、前記第1半導体素子と前記第2半導体素子の両方に対向配置された第2金属板(70)と、を備え、
前記第1半導体素子は、前記第2金属板側の電極が前記第2金属板と電気的に接続され、前記第1金属板側の電極が前記第1金属板と電気的に接続されるとともに、前記第1金属板を介して前記第1端子と電気的に接続され、
前記第2半導体素子は、前記第2金属板側の電極が前記第2金属板と電気的に接続され、前記第1金属板側の電極が前記第2端子と電気的に接続され、且つ、絶縁体(515、207a、209a)によって前記第1金属板と電気的に絶縁された状態で熱的に接続された半導体装置。 - 前記第1半導体素子、前記第2半導体素子、前記第1金属板、前記第2金属板を覆う封止樹脂部(207、209)を備えており、
前記第1金属板と前記第2金属板は、前記第1半導体素子及び前記第2半導体素子と対向する面の反対面が前記封止樹脂部から露出している請求項3に記載の半導体装置。 - 前記第2端子は、前記第1半導体素子よりも前記第2半導体素子側に偏った位置で前記第1端子と対向配置されている請求項3又は4に記載の半導体装置。
- 絶縁板の表裏面に金属体が形成された絶縁配線基板(50、503、504、505)を備えており、
前記絶縁板の一方の面に形成された前記金属体は、前記第1端子を含んでおり、
前記絶縁板の他方の面に形成された前記金属体は、前記第2端子を含んでいる請求項1乃至5のいずれか1項に記載の半導体装置。 - 絶縁板の表裏面に金属体が形成された絶縁配線基板(60、503、504、505)を備えており、
前記絶縁板は、前記絶縁体を含んでいる請求項1乃至5のいずれか1項に記載の半導体装置。 - 絶縁板の表裏面に金属体が形成された絶縁配線基板(503、504、505)を備えており、
前記絶縁板は、前記絶縁体を含んでおり、
前記絶縁板の一方の面に形成された前記金属体は、前記第1端子を含んでおり、
前記絶縁板の他方の面に形成された前記金属体は、前記第2端子を含んでいる請求項1乃至5のいずれか1項に記載の半導体装置。 - 第1半導体素子(11)と、
前記第1半導体素子と直列接続された第2半導体素子(12)と、
第1端子(31、312、313)と、
前記第1端子との間で電流が流れる第2端子(41、412、413、414)と、
前記第1半導体素子と前記第2半導体素子の両方に対向配置され、前記第2端子と電気的に接続された第1金属板(40、402)と、
前記第1金属板との間に前記第1半導体素子が配置された状態で、前記第1金属板と対向配置され、前記第1端子と電気的に接続された第2金属板(30、302)と、
前記第1金属板との間に前記第2半導体素子が配置された状態で、前記第1金属板と対向配置された第3金属板(70)と、を備え、
前記第2半導体素子は、前記第3金属板側の電極が前記第3金属板と電気的に接続され、前記第1金属板側の電極が前記第1金属板と電気的に接続され、
前記第1半導体素子は、前記第2金属板側の電極が前記第2金属板と電気的に接続され、前記第1金属板側の電極が前記第3金属板と電気的に接続されるとともに、絶縁体(61、513、514、206a、208a)によって前記第1金属板と電気的に絶縁された状態で熱的に接続され、
絶縁板の表裏面に金属体が形成された絶縁配線基板(60、503、504、505)を備えており、
前記絶縁板は、前記絶縁体を含んでいる半導体装置。 - 第1半導体素子(11)と、
前記第1半導体素子と直列接続された第2半導体素子(12)と、
第1端子(31、312、313)と、
前記第1端子との間で電流が流れる第2端子(41、412、413、414)と、
前記第1半導体素子と前記第2半導体素子の両方に対向配置され、前記第2端子と電気的に接続された第1金属板(40、402)と、
前記第1金属板との間に前記第1半導体素子が配置された状態で、前記第1金属板と対向配置され、前記第1端子と電気的に接続された第2金属板(30、302)と、
前記第1金属板との間に前記第2半導体素子が配置された状態で、前記第1金属板と対向配置された第3金属板(70)と、を備え、
前記第2半導体素子は、前記第3金属板側の電極が前記第3金属板と電気的に接続され、前記第1金属板側の電極が前記第1金属板と電気的に接続され、
前記第1半導体素子は、前記第2金属板側の電極が前記第2金属板と電気的に接続され、前記第1金属板側の電極が前記第3金属板と電気的に接続されるとともに、絶縁体(61、513、514、206a、208a)によって前記第1金属板と電気的に絶縁された状態で熱的に接続され、
絶縁板の表裏面に金属体が形成された絶縁配線基板(503、504、505)を備えており、
前記絶縁板は、前記絶縁体を含んでおり、
前記絶縁板の一方の面に形成された前記金属体は、前記第1端子を含んでおり、
前記絶縁板の他方の面に形成された前記金属体は、前記第2端子を含んでいる半導体装置。 - 前記絶縁配線基板は、前記絶縁板に貫通穴が形成されており、
前記表裏面の前記金属体は、前記貫通穴を介して電気的に接続されている請求項7乃至10のいずれか1項に記載の半導体装置。 - 信号端子(S1、S2)を備えており、
前記金属体は、前記信号端子と電気的に接続された信号用金属体(524)を含んでいる請求項7乃至11のいずれか1項に記載の半導体装置。 - 第1半導体素子(11)と、
前記第1半導体素子と直列接続された第2半導体素子(12)と、
第1端子(31、312、313)と、
前記第1端子との間で電流が流れる第2端子(41、412、413、414)と、
前記第1半導体素子と前記第2半導体素子の両方に対向配置され、前記第2端子と電気的に接続された第1金属板(40、402)と、
前記第1金属板との間に前記第1半導体素子が配置された状態で、前記第1金属板と対向配置され、前記第1端子と電気的に接続された第2金属板(30、302)と、
前記第1金属板との間に前記第2半導体素子が配置された状態で、前記第1金属板と対向配置された第3金属板(70)と、を備え、
前記第2半導体素子は、前記第3金属板側の電極が前記第3金属板と電気的に接続され、前記第1金属板側の電極が前記第1金属板と電気的に接続され、
前記第1半導体素子は、前記第2金属板側の電極が前記第2金属板と電気的に接続され、前記第1金属板側の電極が前記第3金属板と電気的に接続されるとともに、絶縁体(61、513、514、206a、208a)によって前記第1金属板と電気的に絶縁された状態で熱的に接続され、
絶縁板の表裏面に金属体が形成された絶縁配線基板(50、503、504、505)を備えており、
前記絶縁板の一方の面に形成された前記金属体は、前記第1端子を含んでおり、
前記絶縁板の他方の面に形成された前記金属体は、前記第2端子を含んでいる半導体装置。 - 第1半導体素子(11)と、
前記第1半導体素子と直列接続された第2半導体素子(12)と、
第1端子(31、312、313)と、
前記第1端子との間で電流が流れる第2端子(41、412、413、414)と、
前記第1半導体素子と前記第2半導体素子の両方に対向配置され、前記第2端子と電気的に接続された第1金属板(40、402)と、
前記第1金属板との間に前記第1半導体素子が配置された状態で、前記第1金属板と対向配置され、前記第1端子と電気的に接続された第2金属板(30、302)と、
前記第1金属板との間に前記第2半導体素子が配置された状態で、前記第1金属板と対向配置された第3金属板(70)と、を備え、
前記第2半導体素子は、前記第3金属板側の電極が前記第3金属板と電気的に接続され、前記第1金属板側の電極が前記第1金属板と電気的に接続され、
前記第1半導体素子は、前記第2金属板側の電極が前記第2金属板と電気的に接続され、前記第1金属板側の電極が前記第3金属板と電気的に接続されるとともに、絶縁体(61、513、514、206a、208a)によって前記第1金属板と電気的に絶縁された状態で熱的に接続され、
絶縁板の表裏面に金属体が形成された絶縁配線基板(60、504)を備えており、
前記絶縁板の一方の面に形成された前記金属体は、前記第1半導体素子における前記第1金属板側の電極と前記第3金属板とを電気的に接続する接続部(62、62a)を含んでおり、
前記接続部は、前記第1金属板側の電極と対向する対向部、及び前記第3金属板と対向する対向部との間が、両対向部よりも窪んだ凹部を含んでいる半導体装置。 - 前記第1半導体素子、前記第2半導体素子、前記第1金属板、前記第2金属板、前記第3金属板を覆う封止樹脂部(20、202、206、208)を備えており、
前記第1金属板は、前記第1半導体素子及び前記第2半導体素子と対向する面の反対面が前記封止樹脂部から露出し、
前記第2金属板は、前記第1半導体素子と対向する面の反対面が前記封止樹脂部から露出し、
前記第3金属板は、前記第2半導体素子と対向する面の反対面が前記封止樹脂部から露出している請求項14に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019051427A JP7088094B2 (ja) | 2019-03-19 | 2019-03-19 | 半導体装置 |
PCT/JP2020/004299 WO2020189065A1 (ja) | 2019-03-19 | 2020-02-05 | 半導体装置 |
CN202080021731.8A CN113597671B (zh) | 2019-03-19 | 2020-02-05 | 半导体装置 |
US17/475,102 US11990391B2 (en) | 2019-03-19 | 2021-09-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019051427A JP7088094B2 (ja) | 2019-03-19 | 2019-03-19 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020155536A JP2020155536A (ja) | 2020-09-24 |
JP2020155536A5 JP2020155536A5 (ja) | 2021-05-13 |
JP7088094B2 true JP7088094B2 (ja) | 2022-06-21 |
Family
ID=72520703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019051427A Active JP7088094B2 (ja) | 2019-03-19 | 2019-03-19 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11990391B2 (ja) |
JP (1) | JP7088094B2 (ja) |
CN (1) | CN113597671B (ja) |
WO (1) | WO2020189065A1 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015185749A (ja) | 2014-03-25 | 2015-10-22 | トヨタ自動車株式会社 | 半導体モジュール |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164502A (ja) * | 2000-11-28 | 2002-06-07 | Unisia Jecs Corp | 半導体装置 |
JP2003078093A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Unisia Automotive Ltd | 半導体装置 |
JP3922698B2 (ja) * | 2002-07-26 | 2007-05-30 | 株式会社日立製作所 | 半導体装置 |
JP4532303B2 (ja) | 2005-02-08 | 2010-08-25 | トヨタ自動車株式会社 | 半導体モジュール |
JP4564937B2 (ja) | 2006-04-27 | 2010-10-20 | 日立オートモティブシステムズ株式会社 | 電気回路装置及び電気回路モジュール並びに電力変換装置 |
WO2009125779A1 (ja) * | 2008-04-09 | 2009-10-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置及び半導体装置の製造方法 |
EP2690658B1 (en) * | 2011-03-24 | 2019-11-13 | Mitsubishi Electric Corporation | Power semiconductor module and power unit device |
JP5947537B2 (ja) | 2011-04-19 | 2016-07-06 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
JP5664475B2 (ja) * | 2011-06-22 | 2015-02-04 | 株式会社デンソー | 半導体装置 |
DE112013003222B4 (de) | 2012-06-29 | 2021-08-19 | Denso Corporation | Halbleitervorrichtung und Halbleitervorrichtungsverbindungsstruktur |
JP5626274B2 (ja) * | 2012-06-29 | 2014-11-19 | 株式会社デンソー | 半導体装置 |
JP6114149B2 (ja) * | 2013-09-05 | 2017-04-12 | トヨタ自動車株式会社 | 半導体装置 |
US9941255B2 (en) * | 2014-02-11 | 2018-04-10 | Mitsubishi Electric Corporation | Power semiconductor module |
JP6181136B2 (ja) | 2015-11-09 | 2017-08-16 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP6708113B2 (ja) | 2016-12-19 | 2020-06-10 | 株式会社デンソー | 積層型冷却器 |
JP7069787B2 (ja) * | 2018-02-09 | 2022-05-18 | 株式会社デンソー | 半導体装置 |
JP2019153752A (ja) * | 2018-03-06 | 2019-09-12 | トヨタ自動車株式会社 | 半導体装置 |
-
2019
- 2019-03-19 JP JP2019051427A patent/JP7088094B2/ja active Active
-
2020
- 2020-02-05 WO PCT/JP2020/004299 patent/WO2020189065A1/ja active Application Filing
- 2020-02-05 CN CN202080021731.8A patent/CN113597671B/zh active Active
-
2021
- 2021-09-14 US US17/475,102 patent/US11990391B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015185749A (ja) | 2014-03-25 | 2015-10-22 | トヨタ自動車株式会社 | 半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
CN113597671B (zh) | 2023-08-22 |
US11990391B2 (en) | 2024-05-21 |
JP2020155536A (ja) | 2020-09-24 |
CN113597671A (zh) | 2021-11-02 |
WO2020189065A1 (ja) | 2020-09-24 |
US20220005750A1 (en) | 2022-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6946740B2 (en) | High power MCM package | |
US7834448B2 (en) | Fluid cooled semiconductor power module having double-sided cooling | |
US12068235B2 (en) | Semiconductor device | |
WO2013018343A1 (ja) | 半導体モジュール及びそれを搭載したインバータ | |
CN108735692B (zh) | 半导体装置 | |
JP2019067949A (ja) | 半導体装置 | |
JP2000164800A (ja) | 半導体モジュール | |
JP5217884B2 (ja) | 半導体装置 | |
CN111095760B (zh) | 电力转换装置 | |
WO2015005181A1 (ja) | 電力変換部品 | |
KR20040007234A (ko) | 전력 반도체장치 | |
JP2019067951A (ja) | 半導体装置 | |
US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
EP2068362B1 (en) | Semiconductor power module with flexible circuit leadframe | |
JP2022160154A (ja) | 半導体装置 | |
JP2021158232A (ja) | 半導体モジュール | |
JP7163583B2 (ja) | 半導体装置 | |
JP2017054842A (ja) | 配線基板、半導体装置、及び半導体パッケージ | |
CN111354710B (zh) | 半导体装置及其制造方法 | |
JP2021141221A (ja) | 半導体モジュール | |
JP7088094B2 (ja) | 半導体装置 | |
JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
JP2019212809A (ja) | 半導体装置 | |
US11658231B2 (en) | Semiconductor device | |
JP7077893B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220523 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7088094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |