WO2013018343A1 - 半導体モジュール及びそれを搭載したインバータ - Google Patents

半導体モジュール及びそれを搭載したインバータ Download PDF

Info

Publication number
WO2013018343A1
WO2013018343A1 PCT/JP2012/004809 JP2012004809W WO2013018343A1 WO 2013018343 A1 WO2013018343 A1 WO 2013018343A1 JP 2012004809 W JP2012004809 W JP 2012004809W WO 2013018343 A1 WO2013018343 A1 WO 2013018343A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor element
semiconductor
main surface
inverter
Prior art date
Application number
PCT/JP2012/004809
Other languages
English (en)
French (fr)
Inventor
山本　哲也
臼井　良輔
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Publication of WO2013018343A1 publication Critical patent/WO2013018343A1/ja
Priority to US14/092,322 priority Critical patent/US9129933B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the present invention relates to a semiconductor module and an inverter provided with the semiconductor module.
  • Patent Document 1 a semiconductor module in which a plurality of semiconductor elements are mounted on a substrate at a high density has been invented.
  • Semiconductor elements generate heat due to their switching operations. And as described above, the heat generation amount per unit volume of the semiconductor element tends to increase as the density of the semiconductor element increases. Since the semiconductor element affects performance and reliability when the temperature exceeds an allowable value, it is necessary to release the generated heat to the outside and keep the temperature of the semiconductor element below the allowable value.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a technique for improving the heat dissipation characteristics of a semiconductor module.
  • a semiconductor module includes a first substrate, a second substrate disposed to face the first substrate at a predetermined interval, a first substrate, and a second substrate.
  • the first semiconductor element is provided between the first semiconductor element and the first substrate, the first semiconductor element having a heat generation amount on one main surface side larger than the heat generation amount on the other main surface side.
  • a second semiconductor element having a heat generation amount on the side larger than that on the other main surface side.
  • One main surface of the first semiconductor element is thermally connected to the first substrate, and one main surface of the second semiconductor element is thermally connected to the second substrate.
  • the heat generated by the semiconductor element can be efficiently radiated to the outside from the two substrates, the first substrate and the second substrate.
  • the inverter includes the semiconductor module according to any one of the aspects described above.
  • the heat generated by the semiconductor element from the two substrates can be efficiently radiated to the outside, and the heat dissipation performance of the inverter can be improved.
  • each semiconductor element has a principal surface that generates a larger amount of heat than the other principal surface, which is a semiconductor element having the same phase and a semiconductor element having a different phase and facing a different substrate side from the adjacent semiconductor elements. It may be provided.
  • the heat dissipation characteristics of the semiconductor module can be improved.
  • FIG. 1 is a diagram showing a schematic cross section of a semiconductor module according to a first embodiment.
  • FIG. 6 is a process cross-sectional view illustrating the manufacturing process of the semiconductor module according to the first embodiment.
  • 3 is a diagram showing a schematic cross section of a semiconductor module according to Comparative Example 1 to be compared with Embodiment 1.
  • FIG. It is a figure which shows the schematic cross section of the semiconductor module which concerns on the comparative example 2 which should be compared with Embodiment 1.
  • FIG. FIG. 6 is a diagram showing a schematic cross section of a semiconductor module according to a second embodiment.
  • FIG. 6 is a diagram illustrating a circuit configuration of an inverter according to a third embodiment.
  • FIG. 6 is a diagram showing a schematic cross-sectional view of each phase arm of an inverter according to a third embodiment. It is a figure which shows on-off of each semiconductor element at the time of producing
  • FIG. 6 is a diagram showing a schematic cross-sectional view of each phase arm of an inverter according to a fourth embodiment.
  • FIG. 10 is a diagram showing an inverter wiring and a semiconductor element arrangement according to a modification of the fourth embodiment.
  • FIG. 10 is a diagram showing an inverter wiring and a semiconductor element arrangement according to another modification of the fourth embodiment.
  • FIG. 9 is a diagram illustrating a circuit configuration of an inverter according to a fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view for explaining a composite semiconductor element applied to an inverter according to a fifth embodiment.
  • FIG. 10 is a diagram illustrating a circuit configuration of an inverter according to a sixth embodiment.
  • FIG. 10 is a schematic cross-sectional view of an inverter according to a sixth embodiment.
  • FIG. 23 is a diagram showing an inverter wiring and a semiconductor element arrangement according to a modification of the sixth embodiment.
  • FIG. 10 is a schematic cross-sectional view of an inverter according to a modification of the sixth embodiment. It is a figure which shows the schematic cross section of the semiconductor module which concerns on the modification of this Embodiment.
  • FIG. 1 shows a schematic cross section of a semiconductor module 200 according to the first embodiment.
  • the semiconductor module 200 includes semiconductor elements 10 and 11, substrates 40 and 44, wiring layers 50 and 54, heat spreaders 60 and 64, passive elements 70 and 74, control circuit elements 80 and 84, and a mold resin 90.
  • the substrate 40 includes a metal layer 40a and an insulating layer 40b.
  • the metal layer 40a is a metal substrate and is made of a metal material having excellent thermal conductivity, such as copper or aluminum.
  • the thickness of the metal layer 40a is about 1.5 mm, for example.
  • the insulating layer 40b is formed on one main surface (the upper side in FIG. 1) of the metal layer 40a.
  • a material mainly composed of an epoxy resin is used for the insulating layer 40b.
  • the thickness of the insulating layer 40b is about 150 ⁇ m, for example.
  • silver, bismuth, copper, aluminum, magnesium, tin, zinc and alloys thereof, silica, alumina, silicon nitride, aluminum nitride, etc. are used as the high thermal conductive filler in the insulating layer 40b. It is preferable to contain.
  • the wiring layers 50a, 50b, 50c, and 50d (these are collectively referred to as the wiring layer 50) are provided on one main surface (upper side in FIG. 1) of the substrate 40.
  • the wiring layer 50 is formed of a conductive material, preferably a rolled metal, and further rolled copper.
  • the thickness of the wiring layer 50 is about 80 ⁇ m, for example.
  • the heat spreader 60 is provided on the wiring layer 50d.
  • the heat spreader 60 is made of a material having good thermal conductivity and low electrical resistance, such as copper.
  • the semiconductor element 11 is a vertical transistor in which the heat generation amount on one main surface side is larger than the heat generation amount on the other main surface side.
  • the semiconductor element 11 is not limited to this, and may be, for example, a diode or an IC chip.
  • the semiconductor element 11 is provided on the wiring layer 50c.
  • the semiconductor element 11 has an emitter electrode (not shown) and a gate electrode (not shown) on one main surface S11 (lower side in FIG. 1), and a collector electrode (not shown) on the other main surface.
  • the main surface S11 having the emitter electrode generates a larger amount of heat than the other main surface, and the semiconductor element 11 is thermally connected to the substrate 40 with the main surface S11 facing the substrate 40 side. For this reason, the heat from the main surface S11 of the semiconductor element 11 is radiated to the substrate 44 through the heat spreader 64 and the wiring layer 54e, but is radiated mainly to the substrate 40.
  • the passive element 70 is mounted on one main surface (upper side in FIG. 1) of the substrate 40 and is in contact with the wiring layer 50b.
  • the passive element 70 is a capacitor or a resistor.
  • the control circuit element 80 is mounted on one main surface (upper side in FIG. 1) of the substrate 40 and is in contact with the wiring layer 50a.
  • the control circuit element 80 is an IC (integrated circuit) or the like, and controls the semiconductor element 11.
  • the substrate 44 includes a metal layer 44a and an insulating layer 44b.
  • the substrate 44 is disposed to face the substrate 40 at a predetermined interval determined by the thicknesses of the wiring layers 50 and 54, the heat spreaders 60 and 64, the semiconductor elements 10 and 11 and the like provided therebetween.
  • the metal layer 44a and the insulating layer 44b are the same as the metal layer 40a and the insulating layer 40b, respectively.
  • the wiring layers 54a, 54b, and 54e (these are collectively referred to as the wiring layer 54) are provided on one main surface (lower side in FIG. 1) of the substrate 44.
  • the wiring layer 54e is provided at a position facing the wiring layers 50c and 50d.
  • the wiring layers 54a and 54b are also provided at positions facing the wiring layers 50a and 50b, respectively, but they may be provided in a shifted manner.
  • the material and thickness of the wiring layer 54 are the same as those of the wiring layer 50.
  • the heat spreader 64 is provided on the wiring layer 54e at a position facing the wiring layer 50c. Further, one main surface of the heat spreader 64 (the main surface opposite to the surface in contact with the wiring layer 54 e) is in contact with the main surface opposite to the main surface S ⁇ b> 11 of the semiconductor element 11. Therefore, the collector electrode of the semiconductor element 11 is electrically connected to the wiring layer 54e via the conductive heat spreader 64.
  • the material of the heat spreader 64 is the same as that of the heat spreader 60.
  • the semiconductor element 10 is provided on the wiring layer 54e.
  • the semiconductor element 10 is a semiconductor element similar to the semiconductor element 11. Like the semiconductor element 11, the semiconductor element 10 has an emitter electrode (not shown) and a gate electrode (not shown) on one main surface S 10 (upper side in FIG. 1), and the other A collector electrode (not shown) is provided on the main surface.
  • the main surface S10 having an emitter electrode with a large calorific value faces the substrate 44 side and is thermally connected to the substrate 44, and the opposite main surface is in contact with the heat spreader 60.
  • the heat from the main surface S10 of the semiconductor element 10 is radiated to the substrate 40 via the heat spreader 60 and the wiring layer 50d, but is radiated mainly to the substrate 44.
  • the main surface S10 and the wiring layer 54e that is, the emitter electrode of the semiconductor element 10 and the wiring layer 54e are in direct contact.
  • the passive element 74 and the control circuit element 84 are elements corresponding to the passive element 70 and the control circuit element 80, respectively.
  • the passive element 74 and the control circuit element 84 are mounted on one main surface (lower side in FIG. 1) of the substrate 44 and are in contact with the wiring layers 54b and 54a, respectively.
  • the semiconductor element 10 is provided with the main surface S10 facing the substrate 44 side, and the semiconductor element 11 is provided with the main surface S11 facing the substrate 40 side. That is, the main surface of each semiconductor element having a large heat generation amount (hereinafter referred to as “high heat generation main surface”) is provided facing the different substrate side and is thermally connected.
  • the emitter electrode of the semiconductor element 10 is in direct contact with the wiring layer 54 e, and the collector electrode of the semiconductor element 11 is electrically connected to the wiring layer 54 e through the heat spreader 64. That is, the emitter electrode of the semiconductor element 10 and the collector electrode of the semiconductor element 11 are electrically connected via the wiring layer 54 e and the heat spreader 64.
  • FIG. 2 is a cross-sectional view for explaining the manufacturing process of the semiconductor module according to the first embodiment shown in FIG.
  • a substrate 40 is prepared in which an insulating layer 40b having a thickness of about 150 ⁇ m is provided on a metal layer 40a having a thickness of about 1.5 mm. Then, the wiring layer 50 is patterned using a known photolithography technique and etching technique. The control circuit element 80, the passive element 70, and the heat spreader 60 are mounted on the wiring layers 50a, 50b, and 50d, respectively, and the semiconductor element 10 is further mounted on the heat spreader 60 for flip chip connection.
  • a substrate 44 is prepared in which an insulating layer 44b having a thickness of about 150 ⁇ m is provided on a metal layer 44a having a thickness of about 1.5 mm. Then, the wiring layer 54 is patterned in the same manner as the substrate 40. Similarly to the substrate 40, the control circuit element 84, the passive element 74, and the heat spreader 64 are connected to the wiring layers 54a, 54b, and 54e, respectively, and the semiconductor element 11 is further connected on the heat spreader 64.
  • the substrate 44 is inverted so that the main surface S10 of the semiconductor element 10 is in contact with the wiring layer 54e and the main surface S11 of the semiconductor element 11 is in contact with the wiring layer 50c. 40 and flip chip connection.
  • thermosetting resin such as epoxy resin
  • thermoplastic resin such as polyimide resin and polyphenylene sulfide
  • the semiconductor module according to the first embodiment shown in FIG. 1 can be manufactured.
  • FIG. 3 shows a semiconductor module 210 according to Comparative Example 1 to be compared with the first embodiment.
  • the comparative example 1 is configured by one substrate 40.
  • the semiconductor elements 10 and 11 are thermally connected to the substrate 40 only on the main surfaces opposite to the main surfaces S10 and S11 (the main surface with the smaller amount of heat generation).
  • the emitter electrode (not shown) of the semiconductor element 10 and the collector electrode (not shown) of the semiconductor element 11 are electrically connected by wire bonding 130.
  • the passive element 74 and the control circuit element 84 are mounted on the board 40 because the board 40 is composed of one board 40.
  • FIG. 4 shows a semiconductor module 220 according to comparative example 2 to be compared with the first embodiment.
  • the semiconductor elements 10 and 11 of Comparative Example 2 are provided with the principal surfaces S10 and S11, which are the major heat generating principal surfaces, facing the substrate 44 side and are thermally connected.
  • the semiconductor element 10 is provided so that the main surface S10 having the emitter electrode is in direct contact with the wiring layer (wiring layer 54h) on the substrate 44.
  • the semiconductor element 11 is also provided so that the main surface S11 having the emitter electrode is in contact with the wiring layer (wiring layer 54i) on the substrate 44. That is, the main surface having the emitter electrode of the semiconductor elements 10 and 11 is on the same substrate side.
  • the main surface having the emitter electrode of one semiconductor element and the main surface having the collector electrode of the other semiconductor element are Not on the same substrate side. Therefore, a path 110 connecting the wiring layer 50 of the substrate 40 and the wiring layer 54 of the substrate 44 is provided so as to contact the wiring layers 50j and 54j in order to electrically connect them. Further, the passive element 74 and the control circuit element 84 are mounted on the substrate 40.
  • the effects of the first embodiment will be described based on this.
  • the high heat generation main surfaces of the two semiconductor elements are provided facing the different substrate sides and are thermally connected, the high heat generation main surface is connected to the substrate as in Comparative Example 1.
  • Heat generated by the semiconductor element as compared with the configuration in which the high heat generation main surfaces of the two semiconductor elements are provided facing the same substrate side as in the configuration not thermally connected and Comparative Example 2 can be efficiently radiated to the outside from the two substrates, and the heat radiation performance of the semiconductor module can be improved.
  • the passive element 70 and the control circuit element 80 are arranged in regions facing the passive element 74 and the control circuit element 84, respectively, so that the comparison with Comparative Examples 1 and 2 arranged on one substrate is possible. Miniaturization is possible.
  • FIG. 5 shows a schematic cross section of a semiconductor module according to the second embodiment.
  • the heat spreaders 60 and 64 employ copper plates bent in a bellows shape, that is, the heat spreaders 60 and 64 are elastic bodies.
  • the process of manufacturing the semiconductor module according to the present embodiment is basically the same as the method of manufacturing the semiconductor module of the first embodiment.
  • the substrate 44 is inverted and overlapped with the substrate 40 to be flip-connected, The only difference is that the substrate 40 and the substrate 44 are pressed together so that the elastic force of the heat spreaders 60 and 64 is applied, and the flip connection is made.
  • the same effect as the first embodiment is obtained.
  • the semiconductor element and the wiring layer are connected in a state where the elastic force of the heat spreader is applied, the connection can be made so that no gap is created between them. That is, the semiconductor element and the wiring layer can be reliably electrically and thermally connected.
  • FIG. 6 shows a circuit configuration of an inverter 300 according to the third embodiment to which the semiconductor module is applied.
  • Inverter 300 is a three-phase inverter and includes U-phase arm 310, V-phase arm 320, and W-phase arm 330.
  • U-phase arm 310, V-phase arm 320, and W-phase arm 330 are provided in parallel between the power supply line and the ground line.
  • the power supply 400 and the load 500 are also illustrated, but they are not included in the components of the inverter 300.
  • the U-phase arm 310 includes semiconductor elements 10 and 11 connected in series between a power supply line and a ground line.
  • the V-phase arm 320 includes the semiconductor elements 20 and 21, and the W-phase arm 330 includes the semiconductor elements 30 and 31.
  • the semiconductor elements 10 to 31 are vertical transistors unless otherwise specified.
  • FIG. 7 shows the wiring of the inverter 300 and the arrangement of the semiconductor elements.
  • wiring layers 54f and 54g are wiring layers included in the wiring layer 50, and are wiring layers corresponding to the wiring layer 54e.
  • the solid line wiring layer is provided on the substrate 40 (not shown in FIG. 7)
  • the dotted line wiring layer is provided on the substrate 44 (not shown in FIG. 7). That is, the wiring layers 50c and 50d are provided on the substrate 40, and the wiring layers 54e to 54g are provided on the substrate 44.
  • the semiconductor elements 10 to 31 the solid line semiconductor elements are thermally connected to the substrate 40 with the high heat generation main surface facing the substrate 40 side, and the dotted line semiconductor elements are the high heat generation main surface facing the substrate 44 side.
  • a U-phase terminal 120, a V-phase terminal 121, and a W-phase terminal 122 are U, V, and W-phase output terminals, respectively.
  • FIG. 8 shows a schematic cross-sectional view of each phase arm of the inverter 300.
  • 8A is a cross-sectional view taken along line AA ′ in FIG. 7 and includes a U-phase arm and a V-phase arm.
  • FIG. 8B is a cross-sectional view taken along line BB ′ in FIG. A schematic cross section of each arm is shown.
  • Main surfaces S20, S21, S30, and S31 indicate high heat generation main surfaces of the semiconductor elements 20, 21, 30, and 31, respectively.
  • the two semiconductor elements included in each phase arm are provided with their heat generating main surfaces facing different substrate sides and thermally connected.
  • the heat spreaders 61 and 62 correspond to the heat spreader 60
  • the heat spreaders 65 and 66 correspond to the heat spreader 64, respectively.
  • the wiring layers 54f and 54g are wiring layers corresponding to the wiring layer 54e.
  • the wiring layer 54f electrically connects the semiconductor element 20 and the semiconductor element 21, and the wiring layer 54g electrically connects the semiconductor element 30 and the semiconductor element 31, respectively.
  • the U-phase terminal 120, the V-phase terminal 121, and the W-phase terminal 122 are terminals for connecting to an external load 500 (not shown in FIGS. 8A and 8B).
  • 54e, 54f and 54g are provided in direct contact.
  • FIGS. 8A and 8B the passive elements and the control circuit elements as shown in FIG. 1 of the first embodiment are not shown.
  • FIG. 9 shows ON / OFF of each of the semiconductor elements 10 to 31 and the arrangement relationship when the inverter 300 generates a three-phase alternating current.
  • the relationship between the solid lines and dotted lines of the semiconductor elements 10 to 31 in FIG. 9 is the same as in FIG.
  • the inverter 300 generates a three-phase alternating current by switching the semiconductor elements 10 to 31 from an on / off state shown in FIG. 9A to an on / off state shown in FIG.
  • the high heat generation main surfaces of the two semiconductor elements included in each phase arm are provided to face different substrate sides, so that the high heat generation main surface is provided to face the substrate 40 side. It can be seen from FIG. 9 that the semiconductor elements and the semiconductor elements provided with the high heat generation main surface facing the substrate 44 are turned on evenly.
  • a current from the power supply 400 flows to the load 500 through the semiconductor element 10.
  • current from the power supply 400 flows to the load 500 through the semiconductor element 30.
  • the current flowing through the load 500 returns to the power source 400 through the semiconductor element 21.
  • the current from the power supply 400 (not shown in FIGS. 8A and 8B) is supplied from the input terminal 124 (not shown in FIGS. 8A and 8B) to the wiring in FIG. 8A. Flows into layer 50d. Then, it flows through the semiconductor element 10 to the wiring layer 54e and flows out from the U-phase terminal 120 to the load 500 (not shown in FIGS. 8A and 8B). Similarly, the current from the power supply 400 flows to the wiring layer 54g through the semiconductor element 30 in FIG. 8B and flows out from the W-phase terminal 122 to the load 500.
  • the current that flows to the load 500 through the semiconductor elements 10 and 30 flows from the V-phase terminal 121 of FIG. 8A to the wiring layer 54f. Then, it flows to the wiring layer 50c through the semiconductor element 21, and returns to the power source 400 from the output terminal 125 (not shown in FIGS. 8A and 8B).
  • the two semiconductor elements included in each phase arm are provided with the high heat generation main surfaces facing different substrate sides and thermally connected, the semiconductor elements are connected from the respective substrates.
  • the generated heat can be efficiently dissipated to the outside, and the heat dissipation performance of the inverter can be improved.
  • FIG. 10 shows the wiring of the inverter 300 and the arrangement of the semiconductor elements according to the fourth embodiment
  • FIG. 11 shows a schematic sectional view of each phase arm of the inverter 300 according to the fourth embodiment.
  • FIGS. 10 and 11A to 11B correspond to FIGS. 7 and 8A to 8B, respectively.
  • the difference from the third embodiment is that the arrangements of the semiconductor element 20 and the semiconductor element 21 are reversed, and the shapes of the wiring layer 50c and the wiring layer 50d are different.
  • the high heat generation main surface of each semiconductor element is provided facing the substrate side different from the adjacent semiconductor elements including the semiconductor elements of different phases, and is thermally connected.
  • the high heat generating main surface of the V-phase semiconductor element 21 is provided facing the substrate 40 and is thermally connected.
  • the high heat generation main surface of the same V-phase semiconductor element 20 is provided facing the substrate 44 side and is thermally connected.
  • the high heat generation main surfaces of the semiconductor elements 10 and 30 which are U-phase and W-phase semiconductor elements and are adjacent to the semiconductor element 21 are also provided facing the substrate 44 and are thermally connected.
  • the wiring layers 50c and 50d are formed so that the electrical connection relationship between the semiconductor elements 10 to 31 and the wiring layers 50 and 54 is the same as that of the third embodiment. More specifically, the wiring layer 50c is formed so that the semiconductor element 21, the semiconductor element 11, and the semiconductor element 31 are arranged in this order. Similarly, the wiring layer 50d is formed so that the semiconductor element 10, the semiconductor element 30, and the semiconductor element 20 are arranged in this order. The wiring layer 50c and the wiring layer 50d are formed so as not to overlap.
  • FIG. 12 shows ON / OFF of each of the semiconductor elements 10 to 31 when the inverter 300 generates a three-phase alternating current and the arrangement relationship thereof.
  • 12 (a) to 12 (f) correspond to FIGS. 9 (a) to 9 (f) in the third embodiment, and the relationship between the solid line and the dotted line is shown in FIGS. 9 (a) to 9 (f). Same as f).
  • a three-phase alternating current is generated by switching each of the semiconductor elements 10 to 31 from the on / off state shown in FIG. 12 (a) to the on / off state shown in FIG. 12 (f).
  • the same effects as in the third embodiment are obtained.
  • heat from the heat-generating main surfaces of adjacent semiconductor elements is mainly radiated to different substrates, so that the semiconductor elements are generated from the semiconductor elements as in the case where the distance between the semiconductor elements is increased by one semiconductor element.
  • the heat is transmitted in the thickness direction of the substrate, it overlaps and interferes, so that the heat interference caused by the generation of large heat can be reduced, and heat can be radiated more efficiently.
  • FIG. 13 shows the wiring of the inverter and the arrangement of the semiconductor elements according to the modification of the fourth embodiment.
  • the high heat generation main surface of each semiconductor element is provided facing the substrate side different from the adjacent semiconductor elements.
  • the arrangement of the semiconductor elements and the shape of the wiring layer are different from those of the fourth embodiment.
  • the wiring layer 50c is formed so that the semiconductor element 11, the semiconductor element 31, and the semiconductor element 21 are arranged in this order.
  • the wiring layer 50d is formed so that the semiconductor element 10, the semiconductor element 30, and the semiconductor element 20 are arranged in this order and are arranged in a V shape. According to this modification, the same operational effects as those of the inverter 300 according to the fourth embodiment are obtained.
  • FIG. 14 shows the wiring of the inverter and the arrangement of the semiconductor elements according to another modification of the fourth embodiment.
  • the high heat generation main surface of each semiconductor element is provided facing the substrate side different from the adjacent semiconductor elements.
  • the arrangement of the semiconductor elements and the shape of the wiring layer are different from those of the fourth embodiment.
  • the wiring layer 50c is formed so that the semiconductor element 21, the semiconductor element 11, and the semiconductor element 31 are arranged in this order and arranged in a V shape.
  • the wiring layer 50 d is formed so that the semiconductor element 10, the semiconductor element 20, and the semiconductor element 30 are arranged in this order and are disposed so as to surround the semiconductor element 21. According to this modification, the same operational effects as those of the inverter 300 according to the fourth embodiment are obtained.
  • FIG. 15 shows a circuit configuration of an inverter 300 according to the fifth embodiment.
  • FIG. 15 corresponds to FIG.
  • a composite semiconductor element in which a normally-on type semiconductor element and a normally-off type semiconductor element are cascade-connected is used for the semiconductor elements 10 to 31.
  • Such a composite semiconductor element is advantageous because it operates as a normally-off type as a whole and has low on-resistance.
  • FIG. 16 is a schematic cross-sectional view for explaining a composite semiconductor element applied to the inverter 300 of FIG.
  • FIG. 16 is a schematic cross-sectional view of the semiconductor element 10 in the composite semiconductor element. Since the configuration of the semiconductor elements 11 to 31 is the same as that of the semiconductor element 10, the description thereof is omitted.
  • the semiconductor element 10 includes a semiconductor element 10a and a semiconductor element 10b.
  • the semiconductor element 10a is a normally-on type semiconductor element
  • the semiconductor element 10b is a normally-off type semiconductor element.
  • S10a which is a high heat generating main surface, faces the substrate 44 side and is thermally connected to the substrate 44, and the opposite main surface is in contact with the heat spreader 60a.
  • the semiconductor element 10b which is a high heat generating main surface, faces the substrate 40 side and is thermally connected to the substrate 40, and the opposite main surface is in contact with the heat spreader 60a. That is, the semiconductor element 10a and the semiconductor element 10b are thermally connected to different substrate sides with their high heat generation main surfaces facing different substrate sides.
  • the semiconductor element 10a and the semiconductor element 10b are electrically connected via the wiring layer 54e and the heat spreader 60b.
  • a SiC-JFET Joint Field Effect Transistor
  • Si-MOSFET is employed as the normally-off type semiconductor element.
  • semiconductor elements 10a, 11a, 20a, 21a, 30a, 31a are normally-on type semiconductor elements, and semiconductor elements 10b, 11b, 20b, 21b, 30b, 31b are normally-off type semiconductor elements. is there.
  • the relationship between the solid lines and dotted lines of the semiconductor elements 10a to 31b in FIG. 15 is the same as in FIG. As described above, the semiconductor element 10 a and the semiconductor element 10 b constitute the semiconductor element 10.
  • the semiconductor element 11a and the semiconductor element 11b are the semiconductor element 11
  • the semiconductor element 20a and the semiconductor element 20b are the semiconductor element 20
  • the semiconductor element 21a and the semiconductor element 21b are the semiconductor element 21, and the semiconductor element 30a and the semiconductor.
  • the element 30b constitutes the semiconductor element 30, and the semiconductor element 31a and the semiconductor element 31b constitute the semiconductor element 31, respectively.
  • the semiconductor elements 10 b, 11 b, 20 b, 21 b, 30 b, and 31 b that are normally-off type semiconductor elements are thermally connected to the substrate 40 with the high heat generation main surface facing the substrate 40 side
  • the semiconductor elements 10 a, 11 a, 20 a, 21 a, 30 a, and 31 a, which are normally-on type semiconductor elements, are thermally connected to the substrate 44 with the high heat generation main surface facing the substrate 44 side.
  • the high heat generation main surface of each semiconductor element is provided facing the substrate side different from the adjacent semiconductor elements, including the semiconductor elements of different phases, and is thermally connected.
  • the high heat generating main surface of the semiconductor element 20a of the V-phase arm is provided facing the substrate 44 and is thermally connected.
  • the high heat generating main surfaces of the semiconductor elements 20b and 21b adjacent to the semiconductor element 20b in the same V-phase arm semiconductor element are provided facing the substrate 40 and are thermally connected.
  • the high heat generation main surfaces of the semiconductor elements 10b and 30b adjacent to the semiconductor element 20a which are U-phase and W-phase semiconductor elements, are also provided facing the substrate 44 and are thermally connected.
  • the heat from the high heat generation main surface of the adjacent semiconductor elements is mainly radiated to different substrates, so that the distance between the semiconductor elements is increased by one semiconductor element, While reducing the heat interference between semiconductor elements, it is possible to diffuse more efficiently while the heat generated from the semiconductor elements is transmitted in the thickness direction of the substrate.
  • the normally-on type semiconductor element and the normally-off type semiconductor element are thermally connected with their main surfaces facing different substrates facing each other. That is, heat from the normally-on type semiconductor element and heat from the normally-off type semiconductor element are mainly dissipated to different substrates.
  • normally-on type semiconductor devices can operate at high temperatures, while normally-off type semiconductor devices are not desired to operate at high temperatures.
  • the semiconductor element is not easily affected by heat from the normally-on type semiconductor element.
  • the heat from the normally-on type semiconductor element and the heat from the normally-off type semiconductor element can be separately cooled. For example, providing a cooling device separately is advantageous because it can be simplified.
  • FIG. 17 shows a circuit configuration of an inverter 300 according to the sixth embodiment.
  • the inverter system of FIG. 17, that is, the inverter system in which the fifth semiconductor element 140 is inserted between the input capacitor C and the four semiconductor elements 10 to 21 of the H bridge in the single-phase inverter, is the “H5” system. being called.
  • These five semiconductor elements 140 play a role of suppressing the oscillation of electric charges and reducing the power loss. For this reason, the H5 system can greatly improve the power conversion efficiency as compared with the conventional inverter bridge circuit.
  • low-speed operating elements for example, semiconductor elements having an operating frequency of 50 Hz
  • high-speed operating elements for example, semiconductor elements having an operating frequency of 16 kHz
  • FIG. 18 shows the wiring of the inverter 300 and the arrangement of the semiconductor elements when the high heat generating main surfaces of the high speed operation element and the low speed operation element are provided so as to face different substrate sides.
  • the relationship between the solid lines and dotted lines of the semiconductor elements 10 to 140 in FIG. 18 is the same as in FIG.
  • FIG. 19 is a schematic sectional view of the inverter 300 of FIG.
  • the high heat generation main surface of each semiconductor element is provided facing a different substrate side from the adjacent semiconductor element.
  • the semiconductor elements 11, 21, 140 which are high-speed operation elements are thermally connected to the substrate 40 with the high heat generation main surface facing the substrate 40
  • the semiconductor elements 10, 20 which are low-speed operation elements are high heat generation main surfaces. Is directed to the substrate 44 side and is thermally connected to the substrate 44.
  • the heat from the high heat generation main surface of the adjacent semiconductor elements is mainly dissipated to different substrates, so that the distance between the semiconductor elements is increased by one semiconductor element, While reducing the heat interference between semiconductor elements, it is possible to diffuse more efficiently while the heat generated from the semiconductor elements is transmitted in the thickness direction of the substrate.
  • the high-speed operation element and the low-speed operation element are thermally connected with their high heat generating main surfaces facing different substrate sides. That is, the heat from the high speed operation element and the heat from the low speed operation element are mainly dissipated to different substrates. As a result, the low speed operation element is not easily affected by heat from the high speed operation element. As a result, small size and high efficiency can be realized.
  • FIG. 20 shows the wiring of the inverter 300 and the arrangement of the semiconductor elements according to the modification of the sixth embodiment.
  • FIG. 20 corresponds to FIG.
  • FIG. 21 is a schematic cross-sectional view of the inverter 300 of FIG.
  • the semiconductor elements are arranged in a line in the order of the semiconductor element 140, the semiconductor element 10, the semiconductor element 11, the semiconductor element 20, and the semiconductor element 21.
  • the high heat generation main surface of each semiconductor element is provided facing the substrate side different from the adjacent semiconductor element, and the high-speed operation element and the low-speed operation element are provided. Are thermally connected with their main surfaces facing different substrate sides. According to this modification, the same operation and effect as the inverter 300 according to the sixth embodiment are obtained.
  • a metal substrate is used as the substrates 40 and 44
  • the present invention is not limited to this.
  • an ISB (Integrated System Board (registered trademark)) substrate may be used for one substrate, or a metal core substrate having a metal plate sandwiched inside the substrate may be used.
  • the ISB substrate is described in detail in JP-A No. 2002-110717.
  • an LTCC (Low Temperature Co-fired Ceramics) substrate obtained by simultaneously firing a metal (for example, Ag) as the heat sink layers 41 and 45 and the thermal vias 42 and 46 may be used.
  • thermal vias penetrating in the thickness direction of the substrate are provided in portions where the wiring layers 50 and 54 are not provided. As a result, heat generated by the semiconductor element can be radiated to the outside while maintaining insulation.
  • both main surfaces of the semiconductor element may be in direct contact with the wiring layer without providing the heat spreader. Good.
  • the example in which the heat spreader 60 having the bellows structure is provided between the main surface opposite to the high heat generation main surface of each semiconductor element and the wiring layer is shown. May be provided.
  • the heat spreader is an elastic body having a bellows structure
  • an elastic member may be provided between the semiconductor element and the substrate. In this case, it is only necessary to be provided between the semiconductor element and the substrate, and it is not necessary to directly contact either the semiconductor element or the elastic member.
  • Embodiments 3 and 4 show examples of U, V, and W phase three-phase inverters, but the present invention is not limited to this.
  • it may be a multiphase inverter other than a single phase or three phases.
  • a first substrate A second substrate disposed facing the first substrate at a predetermined interval; A first semiconductor element provided between the first substrate and the second substrate, wherein a heat generation amount on one main surface side is larger than a heat generation amount on the other main surface side; A second semiconductor element provided between the first substrate and the second substrate, wherein a heat generation amount on one main surface side is larger than a heat generation amount on the other main surface side; With One main surface of the first semiconductor element is thermally connected to the first substrate; A semiconductor module, wherein one main surface of the second semiconductor element is thermally connected to the second substrate.
  • the first semiconductor element and the second semiconductor element are characterized in that a main surface having a larger calorific value than the other main surface is provided facing a different substrate side from the adjacent semiconductor elements.
  • the semiconductor module as described in (1).
  • a heat dissipation member is provided between one of the first substrate and the second substrate and the first semiconductor element, and between the other substrate and the second semiconductor element.
  • An elastic member is provided between one of the first substrate and the second substrate and the first semiconductor element, and between the other substrate and the second semiconductor element.
  • the semiconductor module according to (3), wherein the heat dissipation member is an elastic body.
  • the electrode of the first semiconductor element and the electrode of the second semiconductor element are electrically connected via a wiring layer provided on one of the first substrate and the second substrate.
  • An inverter comprising the semiconductor module according to any one of (1) to (6).
  • Each semiconductor element is provided with a principal surface having a larger calorific value than the other principal surface, facing the substrate side different from the adjacent semiconductor element, which is a semiconductor element having the same phase and a semiconductor element having a different phase.
  • the inverter according to (7) characterized in that

Abstract

　半導体モジュール２００は、基板４０とこれに対向して配置されている基板４４を有する。半導体素子１０の高発熱主面Ｓ１０は基板４４側を向いて設けられ、配線層５４ｅを介して基板４４に熱的に接続されている。半導体素子１１の高発熱主面Ｓ１１は基板４０側を向いて設けられ、配線層５０ｃを介して基板４０に熱的に接続されている。また、半導体素子１０のエミッタ電極と半導体素子１１のコレクタ電極は配線層５４ｅおよびヒートスプレッダ６４を介して電気的に接続されている。

Description

半導体モジュール及びそれを搭載したインバータ
　本発明は、半導体モジュール、半導体モジュールを備えたインバータに関する。
　近年、電子機器の小型化・高機能化に伴い、電子機器に使用される半導体モジュールのさらなる小型化が求められている。このような要求に応えるために、基板上に複数の半導体素子を高密度に搭載した半導体モジュールが発明されている（たとえば特許文献１）。
特開平１０－１２８１２号公報 特開２００１－３０８２６３号公報 特開２００７－２８１４４３号公報 特開２００８－０６０５２９号公報 特開２００８－２２７１３１号公報
　半導体素子はそのスイッチング動作などにより発熱する。そして、上記のような、半導体素子の高密度化に伴い半導体素子の単位体積当たりの発熱量が増加する傾向にある。半導体素子はその温度が許容値を超えると性能や信頼性に影響を及ぼすため、発生した熱を外部に逃がし、半導体素子の温度を許容値以下に保つ必要がある。
　本発明はこうした状況に鑑みなされたものであり、その目的は、半導体モジュールの放熱特性を向上させる技術を提供することにある。
　本発明のある態様の半導体モジュールは、第１の基板と、第１の基板に対して所定の間隔で対向して配置されている第２の基板と、第１の基板と第２の基板の間に設けられ、一方の主面側の発熱量が他方の主面側の発熱量より大きい第１の半導体素子と、第１の基板と第２の基板の間に設けられ、一方の主面側の発熱量が他方の主面側の発熱量より大きい第２の半導体素子とを備える。第１の半導体素子の一方の主面は第１の基板と熱的に接続され、第２の半導体素子の一方の主面は前記第２の基板と熱的に接続される。
　この態様によれば、第１の基板および第２の基板の２つの基板から、半導体素子が発する熱を効率的に外部に放熱することができる。
　本発明の他の態様は、インバータである。当該インバータは、上述したいずれかの態様の半導体モジュールを備える。
　この態様によれば、２つの基板から半導体素子が発する熱を効率的に外部に放熱することが可能となり、インバータの放熱性能を向上させることができる。
　上記態様のインバータにおいて、各半導体素子は、他方の主面より発熱量が大きい主面が、同一位相の半導体素子および異なる位相の半導体素子であって隣り合う半導体素子とそれぞれ異なる基板側を向いて設けられていてもよい。
　本発明によれば、半導体モジュールの放熱特性を向上させることができる。
実施の形態１に係る半導体モジュールの概略断面を示す図である。 実施の形態１に係る半導体モジュールの製造プロセスを示す工程断面図である。 実施の形態１と比較すべき、比較例１に係る半導体モジュールの概略断面を示す図である。 実施の形態１と比較すべき、比較例２に係る半導体モジュールの概略断面を示す図である。 実施の形態２に係る半導体モジュールの概略断面を示す図である。 実施の形態３に係るインバータの回路構成を示す図である。 実施の形態３に係るインバータの配線および半導体素子の配置を示す図である。 実施の形態３に係るインバータの各相アームの概略断面図を示す図である。 実施の形態３に係るインバータにより三相交流を生成する際の各半導体素子のオンオフとその配置関係を示す図である。 実施の形態４に係るインバータの配線および半導体素子の配置を示す図である。 実施の形態４に係るインバータの各相アームの概略断面図を示す図である。 実施の形態４に係るインバータにより三相交流を生成する際の各半導体素子のオンオフとその配置関係を示す図である。 実施の形態４の変形例に係るインバータの配線および半導体素子の配置を示す図である。 実施の形態４の他の変形例に係るインバータの配線および半導体素子の配置を示す図である。 実施の形態５に係るインバータの回路構成を示す図である。 実施の形態５に係るインバータに適用された複合半導体素子を説明するための概略断面図である。 実施の形態６に係るインバータの回路構成を示す図である。 高速動作素子および低速動作素子の高発熱主面がぞれぞれ異なる基板側を向くよう設けた場合の配線および半導体素子の配置を示す図である。 実施の形態６に係るインバータの概略断面図を示す図である。 実施の形態６の変形例に係るインバータの配線および半導体素子の配置を示す図である。 実施の形態６の変形例に係るインバータの概略断面図を示す。 本実施の形態の変形例に係る半導体モジュールの概略断面を示す図である。
　以下、本発明を具現化した実施の形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（実施の形態１）
　図１は、実施の形態１に係る半導体モジュール２００の概略断面を示す。半導体モジュール２００は半導体素子１０、１１、基板４０、４４、配線層５０、５４、ヒートスプレッダ６０、６４、受動素子７０、７４、制御回路素子８０、８４、モールド樹脂９０を備える。
　まず、半導体モジュール２００の基板４０側（図１では下側）の構造から説明する。
　基板４０は、金属層４０ａおよび絶縁層４０ｂを含む。
　金属層４０ａは、金属基板であり、熱伝導性に優れた金属材料、たとえば銅、アルミニウムにより構成される。金属層４０ａの厚さは、たとえば、約１．５ｍｍである。
　絶縁層４０ｂは、金属層４０ａの一方の主面（図１では上側）に形成されている。絶縁層４０ｂには、エポキシ樹脂を主成分とする材料が用いられる。絶縁層４０ｂの厚さは、たとえば、約１５０μｍである。また、熱伝導率を高くするため、絶縁層４０ｂに、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などやシリカ、アルミナ、窒化ケイ素、窒化アルミニウムなどを高熱伝導性フィラーとして含有することが好ましい。
　配線層５０ａ、５０ｂ、５０ｃ、５０ｄ（これらをまとめて配線層５０ともいう）は、基板４０の一方の主面（図１では上側）に設けられている。配線層５０は、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。配線層５０の厚さは、たとえば約８０μｍである。
　ヒートスプレッダ６０は配線層５０ｄ上に設けられている。ヒートスプレッダ６０には、熱伝導性がよく、また、電気抵抗が小さい材料、たとえば、銅が採用される。
　半導体素子１１は、一方の主面側の発熱量が他方の主面側の発熱量より大きい縦型トランジスタである。ただし、半導体素子１１は、これに限らず、たとえば、ダイオード、ＩＣチップなどであってもよい。
　半導体素子１１は、配線層５０ｃ上に設けられている。半導体素子１１は、一方の主面Ｓ１１（図１では下側）にエミッタ電極（不図示）およびゲート電極（不図示）を有し、他方の主面にコレクタ電極（不図示）を有する。エミッタ電極を有する主面Ｓ１１は他方の主面よりも発熱量が大きく、半導体素子１１はその主面Ｓ１１が基板４０側を向いて基板４０に熱的に接続されている。このため、半導体素子１１の主面Ｓ１１からの熱は、ヒートスプレッダ６４および配線層５４ｅを介して基板４４にも放熱されるが、主に基板４０に放熱される。
　受動素子７０は、基板４０の一方の主面（図１では上側）に実装され、配線層５０ｂに接している。受動素子７０は、キャパシタや抵抗などである。
　制御回路素子８０は、基板４０の一方の主面（図１では上側）に実装され、配線層５０ａに接している。制御回路素子８０は、ＩＣ（集積回路）などであり、半導体素子１１を制御する。
　次に、半導体モジュール２００の基板４４側（図１では上側）の構造を説明する。基板４４は、金属層４４ａおよび絶縁層４４ｂを含む。基板４４は、その間に設けられる配線層５０、５４、ヒートスプレッダ６０、６４、半導体素子１０、１１等の厚さによって決まる所定の間隔で基板４０に対向して配置されている。
　金属層４４ａ、絶縁層４４ｂは、それぞれ金属層４０ａ、絶縁層４０ｂと同様である。
　配線層５４ａ、５４ｂ、５４ｅ（これらをまとめて配線層５４ともいう）は、基板４４の一方の主面（図１では下側）に設けられている。配線層５４ｅは、配線層５０ｃ、５０ｄに対向する位置に設けられている。また、本実施の形態では、配線層５４ａ、５４ｂもそれぞれ配線層５０ａ、５０ｂに対向する位置に設けられているが、これらは、ずれて設けられてもよい。配線層５４の材料および厚さは配線層５０と同じである。
　ヒートスプレッダ６４は配線層５４ｅ上であって、配線層５０ｃに対向する位置に設けられている。また、ヒートスプレッダ６４の一方の主面（配線層５４ｅと接している面と反対の主面）は、半導体素子１１の主面Ｓ１１と反対の主面と接している。したがって、半導体素子１１のコレクタ電極は導電性であるヒートスプレッダ６４を介して配線層５４ｅと電気的に接続されている。ヒートスプレッダ６４の材料はヒートスプレッダ６０と同じである。
　半導体素子１０は配線層５４ｅ上に設けられている。半導体素子１０は半導体素子１１と同様の半導体素子であり、半導体素子１１同様、一方の主面Ｓ１０（図１では上側）にエミッタ電極（不図示）およびゲート電極（不図示）を有し、他方の主面にコレクタ電極（不図示）を有する。そして、発熱量が大きいエミッタ電極を有する主面Ｓ１０が基板４４側を向いて基板４４に熱的に接続され、反対側の主面はヒートスプレッダ６０に接している。半導体素子１０の主面Ｓ１０からの熱は、ヒートスプレッダ６０および配線層５０ｄを介して基板４０にも放熱されるが、主に基板４４に放熱される。また、主面Ｓ１０と配線層５４ｅが、すなわち半導体素子１０のエミッタ電極と配線層５４ｅが、直に接している。
　受動素子７４、制御回路素子８４は、それぞれ受動素子７０、制御回路素子８０に対応する素子である。受動素子７４、制御回路素子８４は、基板４４の一方の主面（図１では下側）に実装され、それぞれ配線層５４ｂ、５４ａに接している。
　以上の構成の特徴をまとめると次の通りである。半導体素子１０は、主面Ｓ１０が基板４４側を向いて設けられ、半導体素子１１は主面Ｓ１１が基板４０側を向いて設けられている。すなわち各半導体素子の発熱量の大きい主面（以下「高発熱主面」とよぶ）はそれぞれ異なる基板側を向いて設けられ、熱的に接続されている。また、半導体素子１０のエミッタ電極は配線層５４ｅと直に接し、半導体素子１１のコレクタ電極はヒートスプレッダ６４を介して配線層５４ｅと電気的に接続されている。すなわち、半導体素子１０のエミッタ電極と半導体素子１１のコレクタ電極は配線層５４ｅおよびヒートスプレッダ６４を介して電気的に接続されている。
（製造方法）
　図２は、図１に示した実施の形態１による半導体モジュールの製造プロセスを説明するための断面図である。
　まず、図２（ａ）に示すように、約１．５ｍｍの厚みを有する金属層４０ａの上に約１５０μｍの厚みを有する絶縁層４０ｂを設けた基板４０を準備する。そして、周知のフォトリソグラフィ技術およびエッチング技術を用いて配線層５０をパターニングする。配線層５０ａ、５０ｂ、５０ｄ上に制御回路素子８０、受動素子７０、ヒートスプレッダ６０をそれぞれ搭載し、ヒートスプレッダ６０の上にさらに半導体素子１０を搭載して、フリップチップ接続する。
　同様に、図２（ｂ）に示すように、約１．５ｍｍの厚みを有する金属層４４ａの上に約１５０μｍの厚みを有する絶縁層４４ｂを設けた基板４４を準備する。そして、基板４０と同様にして配線層５４をパターニングする。また、基板４０と同様にして、配線層５４ａ、５４ｂ、５４ｅに制御回路素子８４、受動素子７４、ヒートスプレッダ６４をそれぞれ接続し、ヒートスプレッダ６４の上にさらに半導体素子１１を接続する。
　次に、図２（ｃ）に示すように、基板４４を反転して、半導体素子１０の主面Ｓ１０が配線層５４ｅと、半導体素子１１の主面Ｓ１１が配線層５０ｃとそれぞれ接するように基板４０に重ね合わせ、フリップチップ接続する。
　その後、図２（ｄ）に示すように、これらをモールド樹脂９０で封止する。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
　これらの工程により、図１に示した実施の形態１に係る半導体モジュールを製造することができる。
（比較例１）
　図３は、実施の形態１と比較すべき、比較例１に係る半導体モジュール２１０を示す。図１と比較すると、比較例１は１つの基板４０で構成されている。また、半導体素子１０、１１は、それぞれ主面Ｓ１０、Ｓ１１の反対側の主面（発熱量の小さい方の主面）のみが基板４０と熱的に接続されている。また、半導体素子１０のエミッタ電極（不図示）と半導体素子１１のコレクタ電極（不図示）はワイヤボンディング１３０により電気的に接続されている。また、１つの基板４０で構成されていることから当然のように、受動素子７４、制御回路素子８４は基板４０に実装されている。
（比較例２）
　図４は、実施の形態１と比較すべき、比較例２に係る半導体モジュール２２０を示す。図１と比較すると、比較例２の半導体素子１０、１１は、それぞれの高発熱主面である主面Ｓ１０、Ｓ１１がいずれも基板４４側を向いて設けられ、熱的に接続されている。また、半導体素子１０は、エミッタ電極を有する主面Ｓ１０が基板４４上の配線層（配線層５４ｈ）に直に接するように設けられている。同様に、半導体素子１１も、エミッタ電極を有する主面Ｓ１１が基板４４上の配線層（配線層５４ｉ）に接するように設けられている。すなわち、半導体素子１０、１１のエミッタ電極を有する主面が同一基板側にあり、逆にいうと、一方の半導体素子のエミッタ電極を有する主面と他方の半導体素子のコレクタ電極を有する主面は同一基板側にない。そのため、これを電気的に接続するために基板４０の配線層５０と基板４４の配線層５４とを結ぶ経路１１０が配線層５０ｊ、５４ｊに接するように設けられている。また、受動素子７４、制御回路素子８４は基板４０に実装されている。
　以下、これを踏まえて実施の形態１の効果を説明する。実施の形態１によれば、２つの半導体素子の高発熱主面はそれぞれ異なる基板側を向いて設けられ、熱的に接続されているため、比較例１のように高発熱主面が基板と熱的に接続されていない構成や比較例２のように２つの半導体素子の高発熱主面が同じ基板側を向いて設けられ、熱的に接続されている構成と比べ、半導体素子が発する熱を２つの基板から効率的に外部に放熱することが可能となり、半導体モジュールの放熱性能を向上させることができる。
　また、２つの半導体素子の電極が配線層およびヒートスプレッダを介して電気的に接続されるため、比較例１のようなワイヤボンディングによる配線や比較例２のような２つの基板を結ぶ経路が不要となり、製造工程が簡略化される。また、比較例１のようにワイヤボンディングによって配線する場合に必要となるワイヤの引きまわしスペースが不要となるため、小型化が可能となる。
　また、本実施の形態では受動素子７０、制御回路素子８０をそれぞれ受動素子７４、制御回路素子８４に対向する領域に配置することにより、１つの基板に配置している比較例１および２に比べ小型化が可能となる。
（実施の形態２）
　図５は、実施の形態２に係る半導体モジュールの概略断面を示す。実施の形態１と異なる箇所は、ヒートスプレッダ６０、６４として蛇腹状に折り曲げた銅板を採用していること、すなわちヒートスプレッダ６０、６４を弾性体としていることである。
　本実施の形態に係る半導体モジュールを製造する工程は、基本的に実施の形態１の半導体モジュールを製造する方法と同じであり、基板４４を反転して基板４０と重ね合わせフリップ接続する際に、ヒートスプレッダ６０、６４の弾性力が働くように基板４０と基板４４とを押し合わせた状態でフリップ接続する点のみ異なる。
　実施の形態２によれば、実施の形態１と同様の効果を奏する。それに加え、ヒートスプレッダの弾性力が働いた状態で半導体素子と配線層を接続するため、両者間に隙間が生まれないように接続することができる。すなわち、半導体素子と配線層とを確実に電気的・熱的に接続することができる。
（実施の形態３）
　図６は、半導体モジュールを適用した実施の形態３に係るインバータ３００の回路構成を示す。インバータ３００は、三相インバータであって、Ｕ相アーム３１０と、Ｖ相アーム３２０と、Ｗ相アーム３３０とからなる。Ｕ相アーム３１０、Ｖ相アーム３２０およびＷ相アーム３３０は、電源ラインと接地ラインとの間に並列に設けられる。ここでは説明の便宜上、電源４００および負荷５００も描いているが、それらはインバータ３００の構成要素には含まれない。
　Ｕ相アーム３１０は、電源ラインと接地ラインとの間で直列接続された半導体素子１０、１１からなる。同様に、Ｖ相アーム３２０は半導体素子２０、２１から、Ｗ相アーム３３０は、半導体素子３０、３１からなる。本実施の形態では、特に明示した場合を除き、半導体素子１０～３１は縦型トランジスタである。
　図７は、インバータ３００の配線および半導体素子の配置を示す。図７において、配線層５４ｆ、５４ｇは配線層５０に含まれる配線層であって、配線層５４ｅに対応する配線層である。配線層５０、５４のうち、実線の配線層は基板４０（図７では不図示）に設けられ、点線の配線層は基板４４（図７では不図示）に設けられていることを示す。すなわち、配線層５０ｃ、５０ｄは基板４０に、配線層５４ｅ～５４ｇは基板４４に設けられている。また、半導体素子１０～３１のうち、実線の半導体素子は高発熱主面が基板４０側を向いて基板４０に熱的に接続され、点線の半導体素子は高発熱主面が基板４４側を向いて基板４４に熱的に接続されていることを示す。すなわち、半導体素子１０、２０、３０は基板４４側を向いて基板４４に熱的に接続され、半導体素子１１、２１、３１は基板４０側を向いて基板４０に熱的に接続されている。また、図７において、Ｕ相端子１２０、Ｖ相端子１２１、Ｗ相端子１２２はそれぞれ、Ｕ、Ｖ、Ｗ相の出力端子である。
　図８は、インバータ３００の各相アームの概略断面図を示す。図８（ａ）は図７におけるＡ－Ａ’断面であってＵ相アームおよびＶ相アームを含む概略断面を、図８（ｂ）は図７におけるＢ－Ｂ’断面であってはＷ相アームの概略断面をそれぞれ示す。主面Ｓ２０、Ｓ２１、Ｓ３０、Ｓ３１はそれぞれ半導体素子２０、２１、３０、３１の高発熱主面を示す。図８に示すように、各相アームに含まれる２つの半導体素子は、その高発熱主面がそれぞれ異なる基板側を向いて設けられ、熱的に接続されている。また、ヒートスプレッダ６１、６２はヒートスプレッダ６０に、ヒートスプレッダ６５、６６はヒートスプレッダ６４にそれぞれ対応するヒートスプレッダである。また、配線層５４ｆ、５４ｇは配線層５４ｅに対応する配線層である。配線層５４ｆは半導体素子２０と半導体素子２１を電気的に接続し、配線層５４ｇは半導体素子３０と半導体素子３１をそれぞれ電気的に接続する。また、Ｕ相端子１２０、Ｖ相端子１２１、Ｗ相端子１２２は、外部の負荷５００（図８（ａ）、図８（ｂ）では不図示）に接続するための端子であり、それぞれ配線層５４ｅ、５４ｆ、５４ｇに直に接して設けられている。なお、図８（ａ）、図８（ｂ）では、実施の形態１の図１に示すような受動素子、制御回路素子の図示は省略している。
　図９は、インバータ３００により三相交流を生成する際の各半導体素子１０～３１のオンオフとその配置関係を示す。図９における半導体素子１０～３１の実線と点線の関係は図７と同様である。インバータ３００は図示しない制御部により各半導体素子１０～３１を図９（ａ）に示すオンオフ状態から図９（ｆ）に示すオンオフ状態まで切り替えることにより三相交流を生成する。各相アームに含まれる２つの半導体素子の高発熱主面がそれぞれ異なる基板側を向いて設けられていることからも当然のように、高発熱主面が基板４０側を向いて設けられている半導体素子と、高発熱主面が基板４４側を向いて設けられている半導体素子とで均等にオンになっていることが図９からわかる。
　以上の構成における電流の流れを図９（ａ）のオンオフ状態の場合、すなわち半導体素子１０、２１、３０がオンで半導体素子１１、２０、３１がオフの場合を例に説明する。
　まず、電流の大まかな流れを図６を用いて説明する。電源４００からの電流は半導体素子１０を通じて負荷５００に流れる。同様に電源４００からの電流は半導体素子３０を通じて負荷５００に流れる。負荷５００に流れた電流は半導体素子２１を通じて電源４００に戻る。
　次に、図８（ａ）、図８（ｂ）を用いて電流の流れをより具体的に説明する。電源４００（図８（ａ）、図８（ｂ）では不図示）からの電流は、入力端子１２４（図８（ａ）、図８（ｂ）では不図示）から図８（ａ）の配線層５０ｄに流れ込む。そして、半導体素子１０を通じて配線層５４ｅに流れ、Ｕ相端子１２０から負荷５００（図８（ａ）、図８（ｂ）では不図示）に流れ出る。同様に、電源４００からの電流は、図８（ｂ）の半導体素子３０を通じて配線層５４ｇに流れ、Ｗ相端子１２２から負荷５００に流れ出る。半導体素子１０および３０を通じて負荷５００に流れ出た電流は、図８（ａ）のＶ相端子１２１から配線層５４ｆに流れ込む。そして、半導体素子２１を通じて配線層５０ｃに流れ、出力端子１２５（図８（ａ）、図８（ｂ）では不図示）から電源４００に戻る。
　実施の形態３によれば、各相アームに含まれる２つの半導体素子は高発熱主面がそれぞれ異なる基板側を向いて設けられ、熱的に接続されているため、それぞれの基板から半導体素子が発する熱を効率的に外部に放熱することが可能となり、インバータの放熱性能を向上させることができる。
（実施の形態４）
　図１０は実施の形態４に係るインバータ３００の配線および半導体素子の配置を示し、図１１は実施の形態４に係るインバータ３００の各相アームの概略断面図を示す。図１０、図１１（ａ）～（ｂ）はそれぞれ図７、図８（ａ）～（ｂ）に対応する。実施の形態３と異なる箇所は、半導体素子２０と半導体素子２１の配置を逆にしていることと、配線層５０ｃと配線層５０ｄの形状が異なることである。
　図１０に示すように、各半導体素子の高発熱主面は、異なる位相の半導体素子も含め、隣り合う半導体素子とは異なる基板側を向いて設けられ、熱的に接続されている。たとえば、図１０に示すように、Ｖ相の半導体素子２１の高発熱主面は基板４０側を向いて設けられ、熱的に接続されている。一方、同じＶ相の半導体素子２０の高発熱主面は基板４４側を向いて設けられ、熱的に接続されている。また、Ｕ相およびＷ相の半導体素子であって半導体素子２１と隣り合う半導体素子１０、３０の高発熱主面も基板４４側を向いて設けられ、熱的に接続されている。
　また、図１１に示すように、各半導体素子１０～３１と配線層５０、５４の電気的な接続関係が実施の形態３と同じとなるように配線層５０ｃ、５０ｄが形成されている。より具体的には、配線層５０ｃは、半導体素子２１、半導体素子１１、半導体素子３１がこの順番に配置されるように形成されている。同様に配線層５０ｄは、半導体素子１０、半導体素子３０、半導体素子２０がこの順番に配置されるように形成されている。また、配線層５０ｃと配線層５０ｄは重ならないように形成されている。
　図１２は、インバータ３００により三相交流を生成する際の各半導体素子１０～３１のオンオフとその配置関係を示す。図１２（ａ）～図１２（ｆ）は実施の形態３における図９（ａ）～図９（ｆ）に対応する図であり、実線と点線の関係は図９（ａ）～図９（ｆ）と同様である。各半導体素子１０～３１を図１２（ａ）に示すオンオフ状態から図１２（ｆ）に示すオンオフ状態まで切り替えることにより三相交流を生成する。
　実施の形態４によれば、実施の形態３と同様の効果を奏する。それに加えて、隣り合う半導体素子の高発熱主面からの熱はそれぞれ異なる基板に主に放熱されるため、半導体素子の間隔を半導体素子１つ分大きく取った場合と同様に、半導体素子から生じた熱が基板の厚さ方向に伝わる間に重なり合って干渉し、局所的に大きな熱が発生する熱干渉を軽減でき、より効率的に放熱することが可能となる。
（変形例４－１）
　図１３は、実施の形態４の変形例に係るインバータの配線および半導体素子の配置を示す。本変形例では、実施の形態４と同様に、各半導体素子の高発熱主面は隣り合う半導体素子とは異なる基板側を向いて設けられている。ただし、半導体素子の配置と配線層の形が実施の形態４とは異なる。具体的には、配線層５０ｃは、半導体素子１１、半導体素子３１、半導体素子２１がこの順番に配置されるように形成されている。また、配線層５０ｄは、半導体素子１０、半導体素子３０、半導体素子２０がこの順番で並び、Ｖ字状に配置されるよう形成されている。本変形例によれば、実施の形態４に係るインバータ３００と同様の作用効果が奏される。
（変形例４－２）
　図１４は、実施の形態４の他の変形例に係るインバータの配線および半導体素子の配置を示す。本変形例においても、実施の形態４と同様に、各半導体素子の高発熱主面は隣り合う半導体素子とは異なる基板側を向いて設けられている。ただし、変形例４－１と同様、半導体素子の配置と配線層の形が実施の形態４とは異なる。具体的には、配線層５０ｃは、半導体素子２１、半導体素子１１、半導体素子３１がこの順番で並び、Ｖ字状に配置されるよう形成されている。また、配線層５０ｄは、半導体素子１０、半導体素子２０、半導体素子３０がこの順番で並び、半導体素子２１を取り囲んで配置されるよう形成されている。本変形例によれば、実施の形態４に係るインバータ３００と同様の作用効果が奏される。
（実施の形態５）
　図１５は、実施の形態５に係るインバータ３００の回路構成を示す。図１５は、図６に対応する。本実施の形態では、ノーマリーオン型の半導体素子とノーマリーオフ型の半導体素子とをカスケード接続した複合半導体素子を半導体素子１０～３１に用いる。このような複合半導体素子は、全体としてノーマリーオフ型として動作し、かつ、低オン抵抗であるため有利である。
　図１６は、図１５のインバータ３００に適用された複合半導体素子を説明するための概略断面図である。図１６は、複合半導体素子のうち半導体素子１０の概略断面図を示す。半導体素子１１～３１の構成は半導体素子１０と同様であるため、その説明を省略する。
　半導体素子１０は、半導体素子１０ａと半導体素子１０ｂとを含む。半導体素子１０ａはノーマリーオン型の半導体素子であり、半導体素子１０ｂはノーマリーオフ型の半導体素子である。半導体素子１０ａは、高発熱主面であるＳ１０ａが基板４４側を向いて基板４４に熱的に接続され、反対側の主面はヒートスプレッダ６０ａに接している。一方、半導体素子１０ｂは、高発熱主面であるＳ１０ｂが基板４０側を向いて基板４０に熱的に接続され、反対側の主面はヒートスプレッダ６０ａに接している。つまり、半導体素子１０ａと半導体素子１０ｂとは、その高発熱主面がそれぞれ異なる基板側を向いて、異なる基板側に熱的に接続されている。また、半導体素子１０ａと半導体素子１０ｂとは、配線層５４ｅおよびヒートスプレッダ６０ｂを介して電気的に接続されている。ノーマリーオン型の半導体素子としては例えばSiC-JFET(Junction Field Effect Transistor)が採用され、ノーマリーオフ型の半導体素子としては例えばSi-MOSFETが採用される。図１５に戻る。
　図１５において、半導体素子１０ａ、１１ａ、２０ａ、２１ａ、３０ａ、３１ａはノーマリーオン型の半導体素子であり、半導体素子１０ｂ、１１ｂ、２０ｂ、２１ｂ、３０ｂ、３１ｂはノーマリーオフ型の半導体素子である。図１５における半導体素子１０ａ～３１ｂの実線と点線の関係は図７と同様である。上述したように、半導体素子１０ａと半導体素子１０ｂとが半導体素子１０を構成する。同様に、半導体素子１１ａと半導体素子１１ｂとが半導体素子１１を、半導体素子２０ａと半導体素子２０ｂとが半導体素子２０を、半導体素子２１ａと半導体素子２１ｂとが半導体素子２１を、半導体素子３０ａと半導体素子３０ｂとが半導体素子３０を、半導体素子３１ａと半導体素子３１ｂとが半導体素子３１を、それぞれ構成する。図１５に示すように、ノーマリーオフ型の半導体素子である半導体素子１０ｂ、１１ｂ、２０ｂ、２１ｂ、３０ｂ、３１ｂは高発熱主面が基板４０側を向いて基板４０に熱的に接続され、ノーマリーオン型の半導体素子である半導体素子１０ａ、１１ａ、２０ａ、２１ａ、３０ａ、３１ａは高発熱主面が基板４４側を向いて基板４４に熱的に接続されている。
　また、図１５に示すように、各半導体素子の高発熱主面は、異なる位相の半導体素子も含め、隣り合う半導体素子とは異なる基板側を向いて設けられ、熱的に接続されている。たとえば、Ｖ相アームの半導体素子２０ａの高発熱主面は基板４４側を向いて設けられ、熱的に接続されている。一方、同じＶ相アームの半導体素子で半導体素子２０ｂと隣り合う半導体素子２０ｂ、２１ｂの高発熱主面は、基板４０側を向いて設けられ、熱的に接続されている。また、Ｕ相およびＷ相の半導体素子であって半導体素子２０ａと隣り合う半導体素子１０ｂ、３０ｂの高発熱主面も基板４４側を向いて設けられ、熱的に接続されている。
　実施の形態５によれば、隣り合う半導体素子の高発熱主面からの熱はそれぞれ異なる基板に主に放熱されるため、半導体素子の間隔を半導体素子１つ分大きく取った場合と同様に、半導体素子間の熱干渉を低減するとともに、半導体素子から生じた熱が基板の厚さ方向に伝わる間に拡散し、より効率的に放熱することが可能となる。
　また、ノーマリーオン型の半導体素子とノーマリーオフ型の半導体素子とは、高発熱主面がそれぞれ異なる基板側を向いて熱的に接続される。つまり、ノーマリーオン型の半導体素子からの熱とノーマリーオフ型の半導体素子からの熱はそれぞれ異なる基板に主に放熱される。一般にノーマリーオン型の半導体素子は高温動作が可能である一方、ノーマリーオフ型の半導体素子は高温動作が望ましくないところ、それぞれ異なる基板に放熱されるようにすることで、ノーマリーオフ型の半導体素子はノーマリーオン型の半導体素子からの熱の影響を受けにくくなる。また、それぞれ異なる基板に放熱されるようにすることで、ノーマリーオン型の半導体素子からの熱とノーマリーオフ型の半導体素子からの熱とを別々に冷却することが可能となる。例えば、別途、冷却装置を設ける場合は、その簡略化を図ることができるため有利である。
（実施の形態６）
　図１７は、実施の形態６に係るインバータ３００の回路構成を示す。図１７のインバータ方式、すなわち、単相のインバータにおいて入力コンデンサＣとＨブリッジの４つの半導体素子１０～２１との間に５つ目の半導体素子１４０を挿入したインバータ方式は、「Ｈ５」方式と呼ばれている。この５つの半導体素子１４０は、電荷の発振を抑えるとともに、電力損失を低減する役割を果たす。このため、Ｈ５方式は、従来のインバータ用ブリッジ回路と比べると電力の変換効率を大幅に改善できる。このＨ５方式においては、半導体素子１０、２０には低速動作素子（例えば動作周波数５０Ｈｚの半導体素子）、半導体素子１１、２１、１４０には高速動作素子（例えば動作周波数１６ｋＨｚの半導体素子）が使用される。このため、低速動作素子および高速動作素子の高発熱主面をそれぞれ異なる基板側を向くよう設けることで、高速動作素子の発熱が低速動作素子へ及ぼす影響を少なくすることが可能となり、小型高効率化が実現できる。
　図１８は、高速動作素子および低速動作素子の高発熱主面がそれぞれ異なる基板側を向くよう設けた場合のインバータ３００の配線および半導体素子の配置を示す。図１８における半導体素子１０～１４０の実線と点線の関係は図７と同様である。また、図１９は、図１８のインバータ３００の概略断面図を示す。図１８、図１９に示すように、各半導体素子の高発熱主面は隣り合う半導体素子とは異なる基板側を向いて設けられている。また、高速動作素子である半導体素子１１、２１、１４０は高発熱主面が基板４０側を向いて基板４０に熱的に接続され、低速動作素子である半導体素子１０、２０は高発熱主面が基板４４側を向いて基板４４に熱的に接続されている。
　実施の形態６によれば、隣り合う半導体素子の高発熱主面からの熱はそれぞれ異なる基板に主に放熱されるため、半導体素子の間隔を半導体素子１つ分大きく取った場合と同様に、半導体素子間の熱干渉を低減するとともに、半導体素子から生じた熱が基板の厚さ方向に伝わる間に拡散し、より効率的に放熱することが可能となる。
　また、高速動作素子と低速動作素子とは、高発熱主面がそれぞれ異なる基板側を向いて熱的に接続される。つまり、高速動作素子からの熱と低速動作素子からの熱はそれぞれ異なる基板に主に放熱される。これにより、低速動作素子は高速動作素子からの熱の影響を受けにくくなる。その結果、小型高効率化が実現できる。
（変形例６－１）
　図２０は、実施の形態６の変形例に係るインバータ３００の配線および半導体素子の配置を示す。図２０は、図１８に対応する。図２１は、図２０のインバータ３００の概略断面図を示す。図２１は、図１９に対応する。本変形例では、各半導体素子が、半導体素子１４０、半導体素子１０、半導体素子１１、半導体素子２０、半導体素子２１の順番に一列に並んでいる。なお、本変形例においても、実施の形態６と同様に、各半導体素子の高発熱主面は隣り合う半導体素子とは異なる基板側を向いて設けられ、かつ、高速動作素子と低速動作素子とは高発熱主面がそれぞれ異なる基板側を向いて熱的に接続されている。本変形例によれば、実施の形態６に係るインバータ３００と同様の作用効果が奏される。
　以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
　上述した実施の形態では、基板４０、４４として金属基板を用いる例を示したが、本発明はこれに限らない。たとえば、一方の基板にＩＳＢ（Integrated System in Board；登録商標）基板を用いたり、基板内部にメタル板を挟み込んだメタルコア基板を用いてもよい。この場合、基板の熱伝導率が落ちるため熱を外部に放熱する効果は小さくなるが、高い集積能力が得られる。なお、ＩＳＢ基板については特開２００２－１１０７１７号公報に詳しい。
　また、図２２に示すように、ヒートシンク層４１、４５およびサーマルビア４２、４６として金属（たとえばＡｇ）を同時焼成したＬＴＣＣ（Low Temperature Co-fired Ceramics）基板であってもよい。その場合、基板の厚み方向に貫通するサーマルビアは配線層５０、５４の無い部分に設ける。これにより絶縁性を保ちつつ、半導体素子が発する熱を外部に放熱することが可能となる。
　また、上述した実施の形態では、半導体素子と配線層との間にヒートスプレッダを設ける例を示したが、ヒートスプレッダを設けずに、半導体素子の両主面が配線層に直に接するようにしてもよい。
　実施の形態２では、蛇腹構造のヒートスプレッダ６０を各半導体素子の高発熱主面と反対の主面と配線層との間に設けられる例を示したが、高発熱主面と配線層との間に設けられてもよい。
　また、実施の形態２では、ヒートスプレッダを蛇腹構造の弾性体とする例を示したが、これとは別に、弾性部材を半導体素子と基板との間に設けてもよい。なお、この場合、半導体素子と基板の間に設けられていればよく、半導体素子と弾性部材のいずれかに直に接していなくてもよい。
　実施の形態３および４では、Ｕ、Ｖ、Ｗ相の三相インバータの例を示したが、本発明はこれに限らない。たとえば、たとえば、単相または三相以外の多相インバータであってもよい。
　例えば、以下の組み合わせによる実施の形態についても本発明の範囲に含まれうる。
（１）第１の基板と、
　前記第１の基板に対して所定の間隔で対向して配置されている第２の基板と、
　前記第１の基板と前記第２の基板の間に設けられ、一方の主面側の発熱量が他方の主面側の発熱量より大きい第１の半導体素子と、
　前記第１の基板と前記第２の基板の間に設けられ、一方の主面側の発熱量が他方の主面側の発熱量より大きい第２の半導体素子と、
を備え、
　前記第１の半導体素子の一方の主面が前記第１の基板と熱的に接続し、
　前記第２の半導体素子の一方の主面が前記第２の基板と熱的に接続していることを特徴とする半導体モジュール。
（２）前記第１の半導体素子および前記第２の半導体素子は、他方の主面より発熱量が大きい主面が、隣り合う半導体素子とそれぞれ異なる基板側を向いて設けられることを特徴とする（１）に記載の半導体モジュール。
（３）前記第１の基板および第２の基板のうちの一方の基板と前記第１の半導体素子との間、他方の基板と前記第２の半導体素子との間にそれぞれ放熱部材を設けたことを特徴とする（１）または（２）に記載の半導体モジュール。
（４）前記第１の基板および第２の基板のうちの一方の基板と前記第１の半導体素子との間、他方の基板と前記第２の半導体素子との間にそれぞれ弾性部材を設けたことを特徴とする（１）から（３）のいずれかに記載の半導体モジュール。
（５）前記放熱部材を弾性体としたことを特徴とする（３）に記載の半導体モジュール。
（６）前記第１の基板および第２の基板のうちの一方の基板に設けられた配線層を介して前記第１の半導体素子の電極と前記第２の半導体素子の電極が電気的に接続されていることを特徴とする（１）から（５）のいずれかに記載の半導体モジュール。
（７）（１）から（６）のいずれかに記載の半導体モジュールを備えることを特徴とするインバータ。
（８）各半導体素子は、他方の主面より発熱量が大きい主面が、同一位相の半導体素子および異なる位相の半導体素子であって隣り合う半導体素子とそれぞれ異なる基板側を向いて設けられていることを特徴とする（７）に記載のインバータ。
　１０、１１、２０、２１、３０、３１　半導体素子、　４０、４４　基板、　５０、５４　配線層、　６０、６４　ヒートスプレッダ、　７０、７４　受動素子　８０、８４　制御回路素子、　９０　モールド樹脂、　２００　半導体モジュール、　３００　インバータ。
　半導体モジュールの放熱特性を向上させる技術を提供することができる。

Claims (8)

  1. 　第１の基板と、
    　前記第１の基板に対して所定の間隔で対向して配置されている第２の基板と、
    　前記第１の基板と前記第２の基板の間に設けられ、一方の主面側の発熱量が他方の主面側の発熱量より大きい第１の半導体素子と、
    　前記第１の基板と前記第２の基板の間に設けられ、一方の主面側の発熱量が他方の主面側の発熱量より大きい第２の半導体素子と、
    を備え、
    　前記第１の半導体素子の一方の主面が前記第１の基板と熱的に接続し、
    　前記第２の半導体素子の一方の主面が前記第２の基板と熱的に接続していることを特徴とする半導体モジュール。
  2. 　前記第１の半導体素子および前記第２の半導体素子は、他方の主面より発熱量が大きい主面が、隣り合う半導体素子とそれぞれ異なる基板側を向いて設けられることを特徴とする請求項１に記載の半導体モジュール。
  3. 　前記第１の基板および第２の基板のうちの一方の基板と前記第１の半導体素子との間、他方の基板と前記第２の半導体素子との間にそれぞれ放熱部材を設けたことを特徴とする請求項１または２に記載の半導体モジュール。
  4. 　前記第１の基板および第２の基板のうちの一方の基板と前記第１の半導体素子との間、他方の基板と前記第２の半導体素子との間にそれぞれ弾性部材を設けたことを特徴とする請求項１から３のいずれかに記載の半導体モジュール。
  5. 　前記放熱部材を弾性体としたことを特徴とする請求項３に記載の半導体モジュール。
  6. 　前記第１の基板および第２の基板のうちの一方の基板に設けられた配線層を介して前記第１の半導体素子の電極と前記第２の半導体素子の電極が電気的に接続されていることを特徴とする請求項１から５のいずれかに記載の半導体モジュール。
  7. 　請求項１から６のいずれかに記載の半導体モジュールを備えることを特徴とするインバータ。
  8. 　各半導体素子は、他方の主面より発熱量が大きい主面が、同一位相の半導体素子および異なる位相の半導体素子であって隣り合う半導体素子とそれぞれ異なる基板側を向いて設けられていることを特徴とする請求項７に記載のインバータ。
PCT/JP2012/004809 2011-07-29 2012-07-27 半導体モジュール及びそれを搭載したインバータ WO2013018343A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/092,322 US9129933B2 (en) 2011-07-29 2013-11-27 Semiconductor module and an inverter mounting said semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-167683 2011-07-29
JP2011167683A JP2014199829A (ja) 2011-07-29 2011-07-29 半導体モジュール及びそれを搭載したインバータ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/092,322 Continuation US9129933B2 (en) 2011-07-29 2013-11-27 Semiconductor module and an inverter mounting said semiconductor module

Publications (1)

Publication Number Publication Date
WO2013018343A1 true WO2013018343A1 (ja) 2013-02-07

Family

ID=47628894

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/004809 WO2013018343A1 (ja) 2011-07-29 2012-07-27 半導体モジュール及びそれを搭載したインバータ

Country Status (3)

Country Link
US (1) US9129933B2 (ja)
JP (1) JP2014199829A (ja)
WO (1) WO2013018343A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2963683A1 (en) * 2013-02-28 2016-01-06 Shindengen Electric Manufacturing Co. Ltd. Module, module assembly, and module manufacturing method
JP2020533931A (ja) * 2017-09-12 2020-11-19 エスエムエイ ソーラー テクノロジー アクティエンゲゼルシャフトＳＭＡ Ｓｏｌａｒ Ｔｅｃｈｎｏｌｏｇｙ ＡＧ Ｈ５トポロジー構造を有するインバータ装置用の制御処理方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013212446A1 (de) * 2013-06-27 2015-01-15 Zf Friedrichshafen Ag Elektrische Schaltung und Verfahren zum Herstellen einer elektrischen Schaltung zur Ansteuerung einer Last
KR102222988B1 (ko) 2014-09-24 2021-03-04 삼성전자주식회사 반도체 패키지의 멀티 적층체
JP6320332B2 (ja) 2015-03-10 2018-05-09 東芝メモリ株式会社 電子機器
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
DE102016215982A1 (de) * 2016-08-25 2018-03-01 Siemens Aktiengesellschaft Leistungsmodul, Verfahren zur Herstellung und Leistungselektronikschaltung
EP3481161A1 (en) * 2017-11-02 2019-05-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with transistor components arranged side by side
EP3598489A1 (en) 2018-07-18 2020-01-22 Delta Electronics (Shanghai) Co., Ltd. Power module structure
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
CN111384036B (zh) * 2018-12-28 2021-07-13 台达电子企业管理（上海）有限公司 功率模块
EP3598490A1 (en) * 2018-07-18 2020-01-22 Delta Electronics (Shanghai) Co., Ltd. Power module
US11342241B2 (en) * 2018-07-18 2022-05-24 Delta Electronics (Shanghai) Co., Ltd Power module
US11063525B2 (en) * 2019-01-07 2021-07-13 Delta Electronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
TWI672711B (zh) 2019-01-10 2019-09-21 健策精密工業股份有限公司 絕緣金屬基板及其製造方法
EP3751605A1 (de) 2019-06-11 2020-12-16 Siemens Aktiengesellschaft Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3448159B2 (ja) 1996-06-20 2003-09-16 株式会社東芝 電力用半導体装置
EP1742265B1 (en) * 2000-04-19 2013-08-07 Denso Corporation Coolant cooled type semiconductor device
JP4192396B2 (ja) 2000-04-19 2008-12-10 株式会社デンソー 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP5029078B2 (ja) 2006-03-15 2012-09-19 株式会社日立製作所 電力用半導体装置
US7557434B2 (en) 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
US8450845B2 (en) * 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2963683A1 (en) * 2013-02-28 2016-01-06 Shindengen Electric Manufacturing Co. Ltd. Module, module assembly, and module manufacturing method
EP2963683A4 (en) * 2013-02-28 2016-11-23 Shindengen Electric Mfg MODULE, MODULE ASSEMBLY AND METHOD FOR PRODUCING A MODULE
JP2020533931A (ja) * 2017-09-12 2020-11-19 エスエムエイ ソーラー テクノロジー アクティエンゲゼルシャフトＳＭＡ Ｓｏｌａｒ Ｔｅｃｈｎｏｌｏｇｙ ＡＧ Ｈ５トポロジー構造を有するインバータ装置用の制御処理方法
JP7269225B2 (ja) 2017-09-12 2023-05-08 エスエムエイ ソーラー テクノロジー アクティエンゲゼルシャフト Ｈ５トポロジー構造を有するインバータ装置用の制御処理方法

Also Published As

Publication number Publication date
JP2014199829A (ja) 2014-10-23
US20140077354A1 (en) 2014-03-20
US9129933B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP6300978B2 (ja) 電力用半導体モジュール
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
EP3107120B1 (en) Power semiconductor module
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2004047850A (ja) パワー半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
TWI698969B (zh) 功率元件封裝結構
CN110506330B (zh) 功率电子模块以及包含该模块的电功率变换器
WO2015005181A1 (ja) 電力変換部品
JP2019071412A (ja) チップパッケージ
JP5481104B2 (ja) 半導体装置
CN116325135A (zh) 半导体封装、半导体装置以及电力变换装置
US20160381785A1 (en) Molding type power module
WO2013118275A1 (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
WO2019064874A1 (ja) 電力変換装置
JP6044703B2 (ja) 電力変換装置
JP2004022844A (ja) パワーモジュール
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
WO2022059251A1 (ja) 半導体装置
JP2019212809A (ja) 半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12820774

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12820774

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP