JP5396436B2 - 半導体装置ならびに半導体装置の製造方法 - Google Patents

半導体装置ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP5396436B2
JP5396436B2 JP2011144593A JP2011144593A JP5396436B2 JP 5396436 B2 JP5396436 B2 JP 5396436B2 JP 2011144593 A JP2011144593 A JP 2011144593A JP 2011144593 A JP2011144593 A JP 2011144593A JP 5396436 B2 JP5396436 B2 JP 5396436B2
Authority
JP
Japan
Prior art keywords
electrode surface
solder
electrode
spreading
conductor member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011144593A
Other languages
English (en)
Other versions
JP2013012596A (ja
Inventor
伸一 藤野
英人 吉成
志郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2011144593A priority Critical patent/JP5396436B2/ja
Priority to US14/123,909 priority patent/US9306020B2/en
Priority to PCT/JP2012/066571 priority patent/WO2013002338A1/ja
Priority to CN201280031864.9A priority patent/CN103688352B/zh
Priority to EP12804282.7A priority patent/EP2728615A4/en
Publication of JP2013012596A publication Critical patent/JP2013012596A/ja
Application granted granted Critical
Publication of JP5396436B2 publication Critical patent/JP5396436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体素子の両面が半田により導体部材に接合された構成を有する半導体装置に関する。
ハイブリット自動車や電気自動車の電力変換装置などに搭載される半導体装置には、ＩＧＢＴチップなどのパワー半導体素子が用いられている。ＩＧＢＴチップは、ＩＧＢＴセルが数千〜数万個あるいは数千〜数万本繰り返し配置される構造となっている。ＩＧＢＴチップはエミッタ電極、コレクタ電極およびゲート電極からなる３端子デバイスであり、構造上、エミッタ電極とゲート電極はＩＧＢＴチップの同一面内に絶縁された状態で形成される。
ゲート電極には制御信号の伝達遅延時間のばらつきを小さくするために、アルミニウムなどの導電率の高い材料を用いたゲート配線が接続され、このゲート配線はポリシリコン配線等を介してＩＧＢＴセルのゲートに接続される。
ＩＧＢＴチップのエミッタ電極は、このゲート配線によって複数の領域に分割されることが一般的である（特許文献１参照）。なお、この分割されたエミッタ電極は、半田により導体部材と接続される場合がある。
ハイブリット自動車や電気自動車の電力変換装置などに搭載される半導体装置は、近年のシステムの大出力化にともない、入力電流が増加する傾向にある。半導体素子と導体板との接続に半田を用いる場合、入力電流の増加は半導体素子の温度変化を大きくし、半導体素子と導体部材とを接続する半田を劣化させる。半田の劣化は、ボイド率に影響するため、半田接続の時に生じるボイドを抑制することが、温度変化に対する半田の寿命を向上させる上で重要な課題となっている。
特開２００４−２２１２６９号公報
特許文献１に記載の半導体装置のように、一般的な半導体装置では、ポリシリコン配線に比べて電気抵抗の小さいアルミゲート配線により、エミッタ電極が複数に分割されている。アルミゲート配線は、半田との濡れ性が低いポリイミド樹脂などの絶縁性を有する保護膜によって覆われている。
このため、半田によってエミッタ電極面と導体部材とを接続する場合、ＩＧＢＴチップのエミッタ電極面での半田の広がりが保護膜によって制限され、半田が不均等に流れることによりボイド率が高くなってしまうといった問題があった。さらに、半田の広がり方向が所定方向に制限されるため、その方向に半田が過剰に流れ、ＩＧＢＴチップのエミッタ電極面を越えて流れる半田流れが発生するおそれもある。
請求項１に係る発明は、両面のそれぞれに少なくとも１つの電極面を有する半導体素子と、半導体素子の一方の面に設けられる電極面に半田により接合される第１導体部材と、半導体素子の他方の面に設けられる電極面に半田により接合される第２導体部材とを備え、半導体素子の一方の面に設けられる電極面の少なくとも１つが両櫛歯状とされていることを特徴とする半導体装置である。
請求項２に係る発明は、請求項１に記載の半導体装置において、両櫛歯状の電極面は、主半田広がり電極面と、主半田広がり電極面から両側方に櫛状に延在する副半田広がり電極面とを有していることを特徴とする。
請求項３に係る発明は、請求項１または２に記載の半導体装置において、両櫛歯状の電極面の周縁にはゲート配線が配設され、ゲート配線は絶縁性を有し、両櫛歯状の電極面に比べて半田の濡れ性が低い保護膜によって覆われていることを特徴とする。
請求項４に係る発明は、請求項１ないし３のいずれか１項に記載の半導体装置において、第１導体部材および第２導体部材は銅材からなり、第１導体部材および第２導体部材における半田との接合面には表面加工が施されていないことを特徴とする。
請求項５に係る発明は、ＩＧＢＴチップおよびダイオードチップと、ＩＧＢＴチップの一方の面に少なくとも１つ設けられるエミッタ電極面およびダイオードチップの一方の面に設けられるアノード電極面に半田により接合される第１導体板と、ＩＧＢＴチップの他方の面に設けられるコレクタ電極面およびダイオードチップの他方の面に設けられるカソード電極面に半田により接合される第２導体板とを備え、ＩＧＢＴチップの一方の面に設けられるエミッタ電極面の少なくとも１つは両櫛歯状とされ、両櫛歯状の電極面は、主半田広がり電極面と、主半田広がり電極面から両側方に櫛状に延在する副半田広がり電極面とを有し、エミッタ電極面の周縁にはゲート配線が配設され、ゲート配線は、エミッタ電極面に比べて半田の濡れ性が低い絶縁性保護膜によって覆われていることを特徴とする半導体装置である。
請求項６に係る発明は、インバータ回路の上下アームを構成する上アーム用ＩＧＢＴチップおよび上アーム用ダイオードチップならびに下アーム用ＩＧＢＴチップおよび下アーム用ダイオードチップと、上アーム用ＩＧＢＴチップの一方の面に少なくとも１つ設けられるエミッタ電極面および上アーム用ダイオードチップの一方の面に設けられるアノード電極面に半田により接合される第２交流電極リードフレームと、上アーム用ＩＧＢＴチップの他方の面に設けられるコレクタ電極面および上アーム用ダイオードチップの他方の面に設けられるカソード電極面に半田により接合される直流正極電極リードフレームと、下アーム用ＩＧＢＴチップの一方の面に少なくとも１つ設けられるエミッタ電極面および下アーム用ダイオードチップの一方の面に設けられるアノード電極面に半田により接合される直流負極電極リードフレームと、下アーム用ＩＧＢＴチップの他方の面に設けられるコレクタ電極面および下アーム用ダイオードチップの他方の面に設けられるカソード電極面に半田により接合される第１交流電極リードフレームとを備え、上アーム用ＩＧＢＴチップおよび下アーム用ＩＧＢＴチップの一方の面のそれぞれに設けられるエミッタ電極面の少なくとも１つは両櫛歯状とされ、両櫛歯状の電極面は、主半田広がり電極面と、主半田広がり電極面から両側方に櫛状に延在する副半田広がり電極面とを有し、エミッタ電極面の周縁にはゲート配線が配設され、ゲート配線は、エミッタ電極面に比べて半田の濡れ性が低い絶縁性保護膜によって覆われていることを特徴とする半導体装置である。
請求項７に係る発明は、請求項１ないし６のいずれか１項に記載の半導体装置において、両櫛歯状の電極面には、半田の濡れ性を向上させるニッケルめっきが施されていることを特徴とする。
請求項８に係る発明は、請求項２ないし４のいずれか１項に記載の半導体装置を製造する方法であって、両櫛歯状の電極面を少なくとも１つ有する半導体素子と、第１導体部材と、第２導体部材とを準備する工程と、半田により半導体素子の他方の面に設けられる電極面を第２導体部材に接合する工程と、半導体素子の両櫛歯状の電極面を構成する主半田広がり電極面の一部を含む所定領域、または、第１導体部材における所定領域に対向する領域に溶融状態の半田を滴下する工程と、第１導体部材と半導体素子の一方の面に設けられる電極面との距離を近づけることで溶融状態の半田を主半田広がり電極面から副半田広がり電極面に広がらせて、半田により半導体素子の一方の面に設けられる電極面を第１導体部材に接合する工程と、第１導体部材と第２導体部材とを封止部材により封止する工程とを含むことを特徴とする半導体装置の製造方法である。
請求項９に係る発明は、請求項２ないし４のいずれか１項に記載の半導体装置を製造する方法であって、両櫛歯状の電極面を少なくとも１つ有する半導体素子と、第１導体部材と、第２導体部材とを準備する工程と、半田により半導体素子の他方の面に設けられる電極面を第２導体部材に接合する工程と、第１導体部材の滴下領域に溶融状態の半田を滴下する工程と、滴下領域に滴下された半田が半導体素子の一方の面に設けられた両櫛歯状の電極面を構成する主半田広がり電極面の一部を含む所定領域に対向して配置されるように位置決めする工程と、第１導体部材に半導体素子の一方の面を近づけ、溶融状態の半田を主半田広がり電極面から副半田広がり電極面に広がらせて、半田により半導体素子の一方の面に設けられる電極面を第１導体部材に接合する工程と、第１導体部材と第２導体部材とを封止部材により封止する工程とを含むことを特徴とする半導体装置の製造方法である。
請求項１０に係る発明は、請求項５に記載の半導体装置を製造する方法であって、両櫛歯状のエミッタ電極面を少なくとも１つ有するＩＧＢＴチップと、ダイオードチップと、第１導体板と、第２導体板とを準備する工程と、ＩＧＢＴチップのコレクタ電極面およびダイオードチップのカソード電極面のそれぞれの中央位置、または、それぞれの中央位置に対向する第２導体板の所定位置に溶融状態の半田を滴下する工程と、第２導体板にＩＧＢＴチップのコレクタ電極面およびダイオードチップのカソード電極面を同時に近づけ、溶融状態の半田をコレクタ電極面およびカソード電極面に広がらせて、半田によりＩＧＢＴチップのコレクタ電極面およびダイオードチップのカソード電極面のそれぞれを第２導体板に接合する工程と、ＩＧＢＴチップのエミッタ電極面を構成する主半田広がり電極面の一部を含む所定領域およびダイオードチップのアノード電極面の中央位置、または、所定領域およびアノード電極面の中央位置に対向する第１導体板の所定位置に溶融状態の半田を滴下する工程と、第１導体板にＩＧＢＴチップのエミッタ電極面およびダイオードチップのアノード電極面を同時に近づけ、溶融状態の半田をエミッタ電極面における主半田広がり電極面から副半田広がり電極面に広がらせるとともに、溶融状態の半田をアノード電極面に広がらせて、半田によりＩＧＢＴチップのエミッタ電極面およびダイオードチップのアノード電極面のそれぞれを第１導体板に接合する工程と、第１導体板と第２導体板とを封止部材により封止する工程とを含むことを特徴とする半導体装置の製造方法である。
請求項１１に係る発明は、請求項２ないし４のいずれか１項に記載の半導体装置を製造する方法であって、両櫛歯状の電極面を少なくとも１つ有する半導体素子と、第１導体部材と、第２導体部材とを準備する工程と、半田により半導体素子の他方の面に設けられる電極面を第２導体部材に接合する工程と、半導体素子の両櫛歯状の電極面を構成する主半田広がり電極面の一部を含む所定領域、または、第１導体部材における所定領域に対向する領域に半田を設置する工程と、半田を加熱して溶融させ、第１導体部材と半導体素子の一方の面に設けられる電極面との距離を近づけることで溶融状態の半田を主半田広がり電極面から副半田広がり電極面に広がらせて、半田により半導体素子の一方の面に設けられる電極面を第１導体部材に接合する工程と、第１導体部材と第２導体部材とを封止部材により封止する工程とを含むことを特徴とする半導体装置の製造方法である。
本発明によれば、ボイドの発生と半田流れを抑制し、半田接合部の長寿命化を図ることができるため、高い信頼性の半導体装置と、その製造方法を提供することができる。
パワーモジュールの外観を示す斜視図。 パワーモジュールの断面模式図。 パワー半導体ユニットの分解斜視図。 パワー半導体ユニットの回路図。 パワー半導体ユニットの断面模式図。 ＩＧＢＴチップのエミッタ電極面およびダイオードチップのアノード電極面を示す模式図。 （ａ）は図６のＢ−Ｂ線で切断したパワー半導体ユニットの断面模式図であり、（ｂ）は（ａ）のＤ部拡大図。 図６のＣ−Ｃ線で切断したパワー半導体ユニットの断面模式図。 パワー半導体ユニットの製造方法を示す工程図。 半田の設定位置と半田の広がり方向を示す模式図。 ＩＧＢＴチップのエミッタ電極面において溶融状態の半田が広がる様子を示す模式図。 従来のＩＧＢＴチップのエミッタ電極面において溶融状態の半田が広がる様子を示す模式図。 変形例に係るＩＧＢＴチップのエミッタ電極面における半田の設定位置と半田の広がり方向を示す模式図。 変形例に係るＩＧＢＴチップのエミッタ電極面における半田の設定位置と半田の広がり方向を示す模式図。 変形例に係るＩＧＢＴチップのエミッタ電極面を示す模式図。
以下、図を参照して本発明を実施するための形態について説明する。図１はパワーモジュール３００の外観を示す斜視図であり、図２はパワーモジュール３００の断面模式図である。パワーモジュール３００は、スイッチング素子を含みトランスファーモールドされたパワー半導体ユニット３３０（図２参照）を、金属製のモジュールケース３１０内に収納したものである。パワーモジュール３００は、たとえば、電気自動車やハイブリッド自動車等の電気車両に搭載される電力変換装置に用いられる。
モジュールケース３１０は、複数の放熱フィン３０５が立設された１対の放熱板を有している。放熱板は、熱伝導率の高いアルミニウムなどの金属により形成される。図２に示すように、一方の放熱板には、複数の放熱フィン３０５が立設された厚肉部３０３と、その周囲に設けられた薄肉部３０２とが設けられ、薄肉部３０２を塑性変形させることで、内部に収納されたパワー半導体ユニットの放熱面と厚肉部３０３の内周面とを密着させている。図１に示すように、モジュールケース３１０の一面からは、パワー半導体ユニット３３０に設けられた直流正極端子３１５Ｂ、直流負極端子３１９Ｂおよび交流端子３２１と信号端子３２５Ｌ，３２５Ｕ，３２６Ｌ，３２６Ｕとが突出している。
図３はパワー半導体ユニット３３０の分解斜視図であり、図４はパワー半導体ユニット３３０の回路図である。なお、図３では、トランスファーモールドの図示を省略した。本実施形態では、パワー半導体素子としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）チップ１５５，１５７とダイオードチップ１５６，１５８とが設けられている。図３に示す例では、ＩＧＢＴチップ１５５，１５７およびダイオードチップ１５６，１５８がそれぞれ並列に２つ設けられているが、図４の回路図では、説明を簡単にするために、それらの一方のみを示した。
パワー半導体素子を挟んで一方の側に直流正極電極リードフレーム３１５と第１交流電極リードフレーム３１６とが略同一平面状に配置されており、他方の側には第２交流電極リードフレーム３１８と直流負極電極リードフレーム３１９とが略同一平面状に配置されている。
各パワー半導体素子は板状の扁平構造であり、各電極は表裏面に形成されている。直流正極電極リードフレーム３１５の素子固着部３２２には、上アーム用ＩＧＢＴチップ１５５のコレクタ電極と上アーム用ダイオードチップ１５６のカソード電極とが半田１６０により固着されている。
一方、第１交流電極リードフレーム３１６の素子固着部３２２には、下アーム用ＩＧＢＴチップ１５７のコレクタ電極と下アーム用ダイオードチップ１５８のカソード電極とが、半田１６０により固着されている。
第２交流電極リードフレーム３１８の素子固着部３２２には、上アーム用ＩＧＢＴチップ１５５のエミッタ電極と上アーム用ダイオードチップ１５６のアノード電極とが半田１６０により固着されている。一方、直流負極電極リードフレーム３１９の素子固着部３２２には、下アーム用ＩＧＢＴチップ１５７のエミッタ電極と下アーム用ダイオードチップ１５８のアノード電極とが半田１６０により固着されている。
図３に示すように、直流正極電極リードフレーム３１５と第２交流電極リードフレーム３１８とは、各ＩＧＢＴチップ１５５およびダイオードチップ１５６を挟むようにして略平行に対向している。同様に、第１交流電極リードフレーム３１６と直流負極電極リードフレーム３１９とは、各ＩＧＢＴチップ１５７およびダイオードチップ１５８を挟むようにして略平行に対向している。図４に示すように、第１交流電極リードフレーム３１６と第２交流電極リードフレーム３１８とは、中間電極１５９を介して接続されている。中間電極１５９で接続することにより、上アーム回路と下アーム回路が電気的に接続され、図４に示すような上下アーム直列回路が形成される。
図３に示すように、直流正極配線３１５Ａは直流正極電極リードフレーム３１５に一体で形成され、直流正極配線３１５Ａの先端には直流正極端子３１５Ｂが形成されている。同様に、直流負極配線３１９Ａは直流負極電極リードフレーム３１９に一体で形成され、直流負極配線３１９Ａの先端には直流負極端子３１９Ｂが形成されている。また、第１交流電極リードフレーム３１６には交流配線３２０が一体で形成されており、交流配線３２０の先端には交流端子３２１が形成されている。
直流正極配線３１５Ａと直流負極配線３１９Ａの間には、熱可塑性樹脂端子ブロック６００が介在するように設けられている。図１に示すように、直流正極配線３１５Ａと直流負極配線３１９Ａは、略平行に対向した状態でモジュールケース３１０から突出するように延在している。また、信号端子３２５Ｌ，３２５Ｕ，３２６Ｌ，３２６Ｕは、熱可塑性樹脂端子ブロック６００に一体成型されており、直流正極配線３１５Ａおよび直流負極配線３１９Ａと同様の方向に、モジュールケース３１０から突出するように延在している。そのため、直流正極配線３１５Ａと直流負極配線３１９Ａ間の絶縁性と信号用配線と各配線板との絶縁性が確保でき、高密度配線が可能となる。
熱可塑性樹脂端子ブロック６００に用いる樹脂材料には、トランスファーモールドの金型温度以上（たとえば、１８０℃以上）の耐熱性と絶縁性とを有する熱可塑性樹脂が適しており、ポリフェニレンサルファイド（ＰＰＳ）や液晶ポリマー（ＬＣＰ）などが用いられる。
図５はパワー半導体ユニット３３０の断面模式図である。図６はＩＧＢＴチップ１のエミッタ電極１１の電極面１１ａおよびダイオードチップ２のアノード電極２１の電極面２１ａを示す模式図であって、図５のＡ−Ａ断面図である。図６において封止部材２０および半田５，７は図示を省略している。なお、図６で示すように、ＩＧＢＴチップ１、ダイオードチップ２が１列に並べられる方向をｙ方向とし、ｙ方向に直交する方向をｘ方向とする。
上アーム用ＩＧＢＴチップ、上アーム用ダイオードチップおよび上アーム用各種配線等の上アーム用の構成部材と、下アーム用ＩＧＢＴチップ、下アーム用ダイオードチップおよび下アーム用各種配線等の下アーム用の構成部材とは、ほぼ同じ構成であるため、上アーム用または下アーム用の構成部材を以下のように定義して説明する。
上アーム用ＩＧＢＴチップ１５５および下アーム用ＩＧＢＴチップ１５７は単にＩＧＢＴチップ１とし、上アーム用ダイオードチップ１５６および下アーム用ダイオードチップ１５８は単にダイオードチップ２と称す。さらに、第２交流電極リードフレーム３１８および直流負極電極リードフレーム３１９は単に第１バスバー３と称し、直流正極電極リードフレーム３１５および第１交流電極リードフレーム３１６は単に第２バスバー４と称す。信号端子３２５Ｕ，３２５Ｌ，３２６Ｌ，３２６Ｕを含む信号用配線は、それぞれゲートピン９と称す。
図５および図６に示すように、ＩＧＢＴチップ１は、一方の面にエミッタ電極１１の電極面１１ａと、端子電極１３、すなわちエミッタ端子電極１３ａおよびゲート端子電極１３ｂとが設けられ、他方の面にコレクタ電極１２の電極面１２ａが設けられている。ゲート端子電極１３ｂには、パワーモジュールに接続されるドライバ回路（不図示）からの駆動信号が入力される。エミッタ端子電極１３ａからは、ＩＧＢＴチップ１のエミッタ電極１１に流れる電流の情報がドライバ回路（不図示）に出力される。
なお、本実施の形態に係るＩＧＢＴチップ１は、１０ｍｍ×１０ｍｍ程度のサイズである。
エミッタ電極１１の電極面１１ａは、第１バスバー３に半田５により接合されている。コレクタ電極１２の電極面１２ａは、第２バスバー４に半田６により接合されている。エミッタ端子電極１３ａおよびゲート端子電極１３ｂのそれぞれは、アルミワイヤー１０でゲートピン９と接合されている。
ダイオードチップ２は、一方の面にアノード電極２１の電極面２１ａが設けられ、他方の面にカソード電極２２の電極面２２ａが設けられている。アノード電極２１の電極面２１ａは、第１バスバー３のＩＧＢＴチップ１が接合された面と同一の面上に半田７により接合されている。カソード電極２２の電極面２２ａは、第２バスバー４のＩＧＢＴチップ１が接合された面と同一の面上に半田８により接合されている。
エミッタ電極面１１ａ、アノード電極面２１ａ、コレクタ電極面１２ａおよびカソード電極面２２ａのそれぞれには、半田が接合可能な、たとえば、ニッケルめっきなどの表面加工が施されている。一方、第１バスバー３および第２バスバー４は銅材からなり、第１バスバー３および第２バスバー４における半田との接合面にはめっきなどの表面加工は施されておらず、表面は銅材無垢である。
図５に示すように、第１バスバー３および第２バスバー４の間に挟持されたＩＧＢＴチップ１およびダイオードチップ２と、ＩＧＢＴチップ１とゲートピン９とを接続するアルミワイヤー１０は、エポキシ樹脂などの絶縁性有機材料の封止部材２０により封止されている。ゲートピン９のアルミワイヤー１０との接続部の反対側は、封止部材２０の外側に突き出し、駆動信号の外部インターフェイスに用いられる。
図２に示すように、第１バスバー３（３１８，３１９）および第２バスバー４（３１５，３１６）におけるＩＧＢＴチップ１（１５５，１５７）およびダイオードチップ２（１５６，１５８）が接続された面と反対側の面は、樹脂封止されずに露出している。この露出面は、モジュールケース３１０の内面と絶縁シート３３３などを介して接している。したがって、ＩＧＢＴチップ１とダイオードチップ２から発生した熱は、第１バスバー３（３１８，３１９）および第２バスバー４（３１５，３１６）や絶縁シート３３３を介してモジュールケース３１０の放熱フィン３０５やモジュールケース３１０の表面に伝わり、放熱フィン３０５やモジュールケース３１０の表面に接する冷媒（不図示）によって放熱される。
図６に示すように、エミッタ電極１１の電極面１１ａは、平面視でｘ方向に延びる電極面から＋ｙ方向および−ｙ方向に４対の帯状の電極面が突き出した両櫛歯状とされている。具体的には、エミッタ電極１１の電極面１１ａは、図示するようにその中央部にｘ方向に延在する主半田広がり電極面１１ａ１を有し、主半田広がり電極面１１ａ１から両側方である＋ｙ方向および−ｙ方向に櫛状に延在する副半田広がり電極面１１ａ２とを有している。
なお、ダイオードチップ２のアノード電極２１の電極面２１ａの形状は、図示するように平面視で矩形状とされ、図示しないがＩＧＢＴチップ１のコレクタ電極１２の電極面１２ａおよびダイオードチップ２のカソード電極２２の電極面２２ａの形状も平面視で矩形状とされている。
図７（ａ）は図６のＢ−Ｂ線で切断したパワー半導体ユニット３３０の断面模式図であり、図７（ｂ）は図７（ａ）のＤ部拡大図である。図８は図６のＣ−Ｃ線で切断したパワー半導体ユニット３３０の断面模式図である。図７および図８において封止部材２０は省略している。図６および図７に示すように、副半田広がり電極面１１ａ２間には、ＩＧＢＴ各セルのゲート（不図示）と、ゲート端子電極１３ｂとを接続するためのアルミゲート配線１５が配設されている。
図示しないが、アルミゲート配線１５とＩＧＢＴ各セルのゲートとは、たとえばポリシリコン配線を介して接続されている。ポリシリコン配線の電気抵抗値は、アルミゲート配線１５の電気抵抗値に比べて数十〜数百倍程度高い。したがって、ポリシリコン配線が長くなるとＩＧＢＴ各セルまでの電気抵抗が増えるため、ＩＧＢＴ各セルの応答性が悪くなる。本実施の形態では、アルミゲート配線１５を副半田広がり電極面１１ａ２間を含むエミッタ電極面１１ａの周縁に配設することで、ポリシリコン配線を短くしている。
図６〜図８に示すように、アルミゲート配線１５は、絶縁性を有する保護膜１４によって覆われている。保護膜は各電極面を含むＩＧＢＴチップ１の面全体に塗布され、乾燥後、電極面上の保護膜をエッチング処理により除去することで、図７および図８に示すように、アルミゲート配線１５を覆う保護膜１４のみがチップ電極面上に形成され、櫛歯状のエミッタ電極１１の電極面１１ａには保護膜１４が形成されない。なお、図６に示すように、ダイオードチップ２のアノード電極２１の電極面２１ａの周縁にも絶縁性を有する保護膜２４が形成されている。保護膜１４，２４としては、ポリイミド樹脂やポリアミド樹脂などを用いることができる。
保護膜１４は、ＩＧＢＴチップ１のエミッタ電極面１１ａに比べて半田の濡れ性が低い。したがって、図７（ｂ）に示すように、ＩＧＢＴチップ１の副半田広がり電極面１１ａ２間に形成される保護膜１４の上に、半田５が濡れ広がらない空間で半田５が存在しない未濡れ空間１６が形成されている。なお、未濡れ空間１６は、図７（ａ）の破線Ｘで示すように、第１バスバー３まで貫通する場合もある。
図８に示すように、図６のＣ−Ｃ断面には、保護膜１４が存在せず、ボイド（微細な空洞）などの半田欠陥（不図示）を除き未濡れ空間１６は存在しない。このように、未濡れ空間１６は副半田広がり電極面１１ａ２間に形成される保護膜１４上に存在している（図７参照）。
本発明に係る半導体装置の製造方法の実施形態を図９および図１０を参照して説明する。図９はパワー半導体ユニット３３０の製造方法を示す工程図であり、図１０は半田５ａ，７ａの設定位置と半田５ａ，７ａの広がり方向を示す模式図である。
まず、ＩＧＢＴチップ１およびダイオードチップ２と、第１バスバー３と、第２バスバー４とを準備し、図９（ａ）に示すように第２バスバー４の表面の半田滴下領域、すなわち、ＩＧＢＴチップ１のコレクタ電極面１２ａおよびダイオードチップ２のカソード電極面２２ａのそれぞれの中央位置に対向する領域に溶融状態の半田６ａおよび半田８ａを滴下する。
続いて、図９（ｂ）に示すように、溶融状態の半田６ａおよび半田８ａのそれぞれが、ＩＧＢＴチップ１のコレクタ電極面１２ａおよびダイオードチップ２のカソード電極面２２ａのそれぞれの中央位置に対向して配置されるよう、第２バスバー４のチップ実装面上においてＩＧＢＴチップ１とダイオードチップ２を位置決めする。
位置決めを行った後、第２バスバー４にＩＧＢＴチップ１のコレクタ電極面１２ａおよびダイオードチップ２のカソード電極面２２ａを溶融状態の半田６ａおよび半田８ａに同時に押し付け、溶融状態の半田６ａをコレクタ電極面１２ａで広がらせるとともに、溶融状態の半田８ａをカソード電極面２２ａで広がらせる。これにより、図９（ｃ）に示すように、半田６，８によりＩＧＢＴチップ１のコレクタ電極面１２ａおよびダイオードチップ２のカソード電極面２２ａが一括して第２バスバー４に接合される。
このようにして形成されたものを第２バスバー組み３０と称す。なお、上述したようにＩＧＢＴチップ１のコレクタ電極面１２ａおよびダイオードチップ２のカソード電極面２２ａは平面視矩形状とされている。したがって、それぞれの電極面中央に設置された溶融状態の半田６ａ，８ａは、外方に向かって（放射状に）均等に流れ、それぞれの電極面全体に広がる。
図９（ｄ）に示すように、第１バスバー３の表面の滴下領域、すなわち、ＩＧＢＴチップ１のエミッタ電極面１１ａの半田設定領域５０（図１０参照）およびダイオードチップ２のアノード電極面２１ａの半田設定領域７０（図１０参照）に対向する領域に溶融状態の半田５ａおよび半田７ａを滴下する。
図９（ｅ）に示すように、半田５ａがＩＧＢＴチップ１のエミッタ電極面１１ａを構成する主半田広がり電極面１１ａ１の一部を含む半田設定領域５０（図１０参照）に対向して配置され、かつ、半田７ａがダイオードチップ２のアノード電極面２１ａの中央の半田設定領域７０（図１０参照）に対向して配置されるよう、図９（ｃ）に示す第２バスバー組３０を裏返しにし、第１バスバー３のチップ実装面上においてＩＧＢＴチップ１とダイオードチップ２を位置決めする。
位置決めを行った後、裏返しにした第２バスバー組み３０のＩＧＢＴチップ１のエミッタ電極面１１ａおよびダイオードチップ２のアノード電極面２１ａを第１バスバー３上の溶融半田５ａ，７ａに同時に押し付ける。
各電極面１１ａ，２１ａを溶融状態の半田５ａ，７ａに押し当てることで、図１０中の矢印で模式的に示すように、溶融状態の半田５ａおよび半田７ａは、それぞれエミッタ電極面１１ａの半田設定領域５０およびアノード電極面２１ａの半田設定領域７０から外方に向かって（放射状に）広がる。なお、上述したようにダイオードチップ２のアノード電極面２１ａは平面視矩形状とされている。したがって、溶融半田７ａは、アノード電極面２１ａの中央の半田設定領域７０から外方に向かって（放射状に）均等に流れ、アノード電極面２１ａ全体に広がる。
第２バスバー組み３０を溶融状態の半田５ａに押し当てたときの半田５ａの広がりについて、図１１を参照して説明する。図１１は、ＩＧＢＴチップ１のエミッタ電極面１１ａにおいて溶融状態の半田５ａが広がる様子を示す模式図である。
エミッタ電極面１１ａを溶融状態の半田５ａに押し当てると、図１１（ａ）〜図１１（ｃ）に示すように、半田５ａは主半田広がり電極面１１ａ１の中央から＋ｘ方向および−ｘ方向に流れる。さらに半田５ａは主半田広がり電極面１１ａ１から副半田広がり電極面１１ａ２に進出して、副半田広がり電極面１１ａ２の先端に向かって、すなわち＋ｙ方向および−ｙ方向に流れる。このとき、溶融状態の半田５ａは保護膜１４を跨ぐ方向には広がらない。これは、上述したように、副半田広がり電極面１１ａ２相互間を含む両櫛歯状のエミッタ電極面１１ａの周囲に設けられた保護膜１４の半田の濡れ性がエミッタ電極面１１ａに比べて低く、エミッタ電極面１１ａの半田との濡れ性の方が優れているためである。
つまり、溶融状態の半田５ａは、第１バスバー３とＩＧＢＴチップ１との距離を近づけることで、両櫛歯状のエミッタ電極１１に沿って、主半田広がり電極面１１ａ１から副半田広がり電極面１１ａ２に広がり（図１１（ａ）および図１１（ｂ）参照）、最終的にエミッタ電極面１１ａ全体に広がる（図１１（ｃ）参照）。
このように、半田５ａをエミッタ電極面１１ａ上においても均等に広がらせることができるため、半田５ａの食み出しの抑制と、ボイドの低減効果が期待できる。
その後、半田５ａ，７ａが電極面１１ａ，２１ａ全体に広がった状態で冷えると、図９（ｆ）に示すように半田５によりＩＧＢＴチップ１のエミッタ電極面１１ａに第１バスバー３が接合され、半田７によりダイオードチップ２のアノード電極面２１ａに第１バスバー３が接合される。
さらに、図示していないが、ＩＧＢＴチップ１の端子電極１３（１３ａ，１３ｂ）の電極面のそれぞれとゲートピン９とをアルミワイヤー１０により電気的に接続し、封止部材２０によって第１バスバー３および第２バスバー４を含む各部材を封止することによってパワー半導体ユニット３３０が完成する（図５参照）。
図１２は、従来のＩＧＢＴチップ１０１のエミッタ電極面１１１ａにおいて溶融状態の半田１０５ａが広がる様子を示す模式図である。従来のＩＧＢＴチップ１０１は、図１２に示すように、帯状のエミッタ電極面１１１ａが複数形成されている。なお、帯状のエミッタ電極面１１１ａ相互間に介在する保護膜１１４は、半田１０５ａとの濡れ性が低い。
図９と同様の方法でエミッタ電極面１１１を溶融状態の半田１０５ａに押し当てると、図１２（ａ）に示すように、溶融半田１０５ａは保護膜１１４によって広がりが制限されるため、エミッタ電極面１１１ａ上の半田１０５ａの広がり方向は主にｙ方向となる。よって、図１２（ｂ）に示すように、半田１０５ａはｙ方向に過剰に流れる。
この結果、図１２（ｃ）に示すように、エミッタ電極面１１１ａの全体に半田１０５ａが広がらずに半田１０５ａがエミッタ電極面１１１ａ上に存在しない半田未濡れエリア１０５ｂが形成されてしまったり、半田１０５ａがエミッタ電極面１１１ａを越えて流れる半田流れ１０５ｃが生じてしまったりすることがある。
なお、従来技術（たとえば、特開２００６―２１０５１９号公報）として、ポリイミド膜（絶縁性保護膜）に金属箔を設けて半田との接合性を向上させる技術がある。この従来技術によれば、チップ上で半田を均等に広げることができる。しかしながら、この従来技術は、ポリイミド膜に金属箔を設けることで高コストとなり、さらに、金属箔と半田、および、金属箔とポリイミド膜の新たな接合部位が生じるため、接合部の寿命の低下が懸念される。
以上説明した本実施の形態によれば、以下のような作用効果を奏することができる。
（１）エミッタ電極面１１ａは、主半田広がり電極面１１ａ１から両側方に櫛状に副半田広がり電極面１１ａ２が延在する両櫛歯状とされている。エミッタ電極面１１ａの周縁にはアルミゲート配線１５を覆うように半田濡れ性の低い保護膜１４が形成されている。エミッタ電極面１１ａの中央部に滴下された溶融半田５ａは放射状に流れ、主半田広がり電極面１１ａ１と副半田広がり電極面１１ａ２上に満遍なく流れるとともに、エミッタ電極１１ａの周縁に形成した保護膜は半田濡れ性が悪いので、エミッタ電極面１１ａを越えた半田流れを防止できる。
（２）さらに、半田が電極面において放射状に均等に広がるため、ボイドを電極外周側に排出してボイドを低減することができる。
（３）（１）および（２）により、半田接合部の寿命、および、製造歩留りが向上する。これにより、半導体装置の高信頼性、低コストが実現できる。
（４）なお、上述した従来技術（特開２００６―２１０５１９号公報）のように、保護膜の上に新たに金属箔を設ける必要がないため、コスト高とならない。
（５）本実施の形態のように半田を用いてバスバーと半導体素子とを接合する場合、バスバーの半田濡れ性が、半導体素子と半田の接合に影響する。バスバーの半田濡れ性が良すぎると、半田は主にバスバー側に広がり、半導体素子側に広がりにくくなる。逆に、バスバーの半田濡れ性が悪いと、半田はバスバー側に広がりにくくなり、半導体素子側に広がりすぎてしまう。本実施の形態では、第１バスバー３および第２バスバー４は銅材からなり、半田との接合面にはめっきなどの表面加工が施されていない。このため、半田を接合する時に、たとえば、バスバーを加熱するなどしてバスバーの温度を変えることで、バスバーの半田との濡れ性を調整することが可能となるため、容易に半導体素子と半田との接合性を向上することができる。
（６）ＩＧＢＴチップ１とダイオードチップ２とを一括して第１バスバー３に接合し、さらに、ＩＧＢＴチップ１とダイオードチップ２とを一括して第２バスバー４に接合する方法を採用した。これにより、接合時間を短く、すなわち生産工程を短縮することができるため、生産コストを低減できる。
（７）両櫛歯状のエミッタ電極面１１ａには、ニッケルめっきが施されているため、半田の濡れ性を向上させることができる。
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を前述の実施形態と組み合わせることも可能である。
（１）本発明による半導体装置の電極面の形状は、上述した実施の形態に限定されない。たとえば、図１３（ａ）に示すように、ＩＧＢＴチップ２０１に複数の両櫛歯状の電極面２１１ａ，２１１ｂを設けてもよい。図１３（ａ）に示すＩＧＢＴチップ２０１では、ｘ方向に２分割された電極面２１１ａ，２１１ｂが設けられ、一方の電極面２１１ａはｘ方向に延びる主半田広がり電極面２１１ａ１を有し、主半田広がり電極面２１１ａ１から両側方である＋ｙ方向および−ｙ方向に櫛状に延在する副半田広がり電極面２１１ａ２を有している。他方の電極面２１１ｂも同様に、ｘ方向に延びる主半田広がり電極面２１１ｂ１を有し、主半田広がり電極面２１１ｂ１から両側方である＋ｙ方向および−ｙ方向に櫛状に延在する副半田広がり電極面２１１ｂ２を有している。
半田設定領域２５０は、図示するように主半田広がり電極面２１１ａ１，２１１ｂ１の一部を含むようにＩＧＢＴチップ２０１のほぼ中央に設定される。一方の電極面２１１ａに設定される溶融状態の半田は、バスバーが押し当てられると、電極面２１１ａの形状に沿って、すなわち主半田広がり電極面２１１ａ１から副半田広がり電極面２１１ａ２に向かうように＋ｘ方向ならびに＋ｙ方向および−ｙ方向に流れて電極面２１１ａの全体に広がる。同様に、他方の電極面２１１ｂに設定される溶融状態の半田は、バスバーが押し当てられると、電極面２１１ｂの形状に沿って、すなわち主半田広がり電極面２１１ｂ１から副半田広がり電極面２１１ｂ２に向かうように−ｘ方向ならびに＋ｙ方向および−ｙ方向に流れて電極面２１１ｂの全体に広がる。これにより、溶融半田が電極面２１１ａ，２１１ｂから食み出して流れてしまう半田の食み出しが抑制され、さらに、ボイドが低減される。
（２）本発明は、ＩＧＢＴチップの一方の面に形成されるエミッタ電極面の全てを両櫛歯状とする場合に限定されない。半導体素子の一方の面にエミッタ電極面が複数形成される場合、少なくとも１つの電極面が両櫛歯状に形成される。たとえば、図１３（ｂ）に示すように、ＩＧＢＴチップ３０１の一方の面に、両櫛歯状の電極面３１１ａ，３１１ｂと短冊形状の電極面３１１ｃを形成してもよい。図１３（ｂ）に示すＩＧＢＴチップ３０１では、半田設定領域３５０が図示するように電極面３１１ａ，３１１ｂの一部を含むようにＩＧＢＴチップ３０１のほぼ中央に設定される。一方の電極面３１１ａに設定される溶融状態の半田は、バスバーが押し当てられると、電極面３１１ａの形状に沿って、すなわち主半田広がり電極面３１１ａ１から副半田広がり電極面３１１ａ２に向かうように＋ｘ方向ならびに＋ｙ方向および−ｙ方向に流れて電極面３１１ａの全体に広がる。同様に、他方の電極面３１１ｂに設定される溶融状態の半田は、バスバーが押し当てられると、電極面３１１ｂの形状に沿って、すなわち主半田広がり電極面３１１ｂ１から副半田広がり電極面３１１ｂ２に向かうように−ｘ方向ならびに＋ｙ方向および−ｙ方向に流れて電極面３１１ｂの全体に広がる。これにより、溶融半田が電極面３１１ａ，３１１ｂから食み出して流れてしまう半田の食み出しが抑制され、さらに、ボイドが低減される。
（３）上述した実施の形態では、図６に示したように１０ｍｍ×１０ｍｍのＩＧＢＴチップにおいて、主半田広がり電極面から延在する帯状電極面を４対設けたが、本発明はこれに限定されない。ＩＧＢＴチップのサイズが大きい場合には、５対以上の帯状電極面を設けてもよい。半導体素子のサイズが小さい場合には２対あるいは３対の帯状電極面を設けることとしてもよい。なお、帯状電極面の数は、ＩＧＢＴチップのサイズに応じて設定される。帯状電極面の形状も平面視矩形状に限定されない。
（４）上述した実施の形態では、半導体素子の電極面のほぼ中央の１カ所に溶融半田を滴下することとしたが、本発明はこれに限定されない。電極面の形状に合わせて、複数カ所に溶融半田を滴下してもよい。たとえば、図１４（ａ）に示すように２対の帯状電極面を有するエミッタ電極面が４つ並設されている場合や、図１４（ｂ）に示すように８対の帯状電極面を有するエミッタ電極面が１つ設けられている場合、主半田広がり電極面の一部を含む半田設定領域４５０ａおよび半田設定領域４５０ｂや主半田広がり電極面の一部を含む半田設定領域５５０ａおよび半田設定領域５５０ｂの２カ所に溶融状態の半田を滴下し押し広げることで、半田が主半田広がり電極面から副半田広がり電極面に向かうように半田設定領域から放射状に流れるため、半田を電極面の全体に広がらせることができる。半田設定領域の位置や数、面積は、ＩＧＢＴチップの大きさや電極面の数、電極面の形状等に応じて適宜決定される。
（５）本発明に係る半導体装置の電極面は、主半田広がり電極面と、主半田広がり電極面から両側方に櫛状に延在する副半田広がり電極面とを有する様々な形状に形成することができる。電極面の形状の他の例について、図１５（ａ）〜（ｃ）を参照して説明する。
図１５（ａ）に示す電極面６１１ａは、ｘ方向に延在する主半田広がり電極面６１１ａ１と、主半田広がり電極面６１１ａ１から＋ｙ方向に櫛状に延在する副半田広がり電極面６１１ａ２と、主半田広がり電極面６１１ａ１から−ｙ方向に櫛状に延在する副半田広がり電極面６１１ａ３を有している。＋ｙ方向に延在する副半田広がり電極面６１１ａ２は帯状の電極面を４つ有し、−ｙ方向に延在する副半田広がり電極面６１１ａ３は帯状の電極面を３つ有している。
図１５（ｂ）に示す電極面７１１ａは、ｘ方向に延在する主半田広がり電極面７１１ａ１と、主半田広がり電極面７１１ａ１から＋ｙ方向に櫛状に延在する副半田広がり電極面７１１ａ２と、主半田広がり電極面７１１ａ１から−ｙ方向に櫛状に延在する副半田広がり電極面７１１ａ３とを有している。＋ｙ方向に延在する副半田広がり電極面７１１ａ２は帯状の電極面を４つ有し、−ｙ方向に延在する副半田広がり電極面７１１ａ３は帯状の電極面を６つ有している。さらに、副半田広がり電極面７１１ａ２，７１１ａ３の帯状の電極面は、ｘ方向の幅がそれぞれ異なっている。
図１５（ｃ）に示す電極面８１１ａは、幅狭の３対の帯状の電極面と、幅広の２対の帯状の電極面とが主半田広がり電極面８１１ａ１から両側方（＋ｙ方向および−ｙ方向）に延在している。
図１５（ａ）〜（ｃ）に示すように、主半田広がり電極面から両側方に櫛状に延在する副半田広がり電極面とを有することで、主半田広がり電極面を含む半田設定領域に滴下した溶融状態の半田を電極面全体に広がらせることができる。
（６）本発明によるパワー半導体ユニット３３０の製造方法は、図９に示した場合に限定されない。たとえば、溶融状態の半田６ａ，８ａをＩＧＢＴチップ１およびダイオードチップ２に滴下して、ＩＧＢＴチップ１およびダイオードチップ２を下に配置した状態で第２バスバー４を溶融半田６ａ，８ａに上方から押し当てて、第２バスバー４とＩＧＢＴチップ１およびダイオードチップ２を半田６，８により接合し、第２バスバー組み３０を形成する。その後、第２バスバー組み３０を裏返して配置し、溶融状態の半田５ａ，７ａをＩＧＢＴチップ１およびダイオードチップ２に滴下して、第２バスバー組み３０を下に配置した状態で第１バスバー３を溶融半田５ａ，７ａに上方から押し当てて、第１バスバー３とＩＧＢＴチップ１およびダイオードチップ２とを半田５，７により接合してもよい。
（７）さらに、本発明はＩＧＢＴチップ１とダイオードチップ２を第２バスバー４に同時に近づけて一括して接合する場合に限定されることもない。また、第２バスバー４とＩＧＢＴチップ１およびダイオードチップ２との接合と第１バスバー３とＩＧＢＴチップ１およびダイオードチップ２との接合は逆の順序であってもよい。
（８）上述した実施の形態では、溶融した半田を滴下して、半導体素子の電極面とバスバーとを半田により接合する滴下法を採用したが、本発明はこれに限定されない。クリーム半田を半田設定領域に配置させた後、加熱炉などに入れて半田をリフローさせる方法を採用してもよい。
この方法を採用した場合の工程について説明する。第１工程では、両櫛歯状の電極面を一方の面に少なくとも１つ有する半導体素子と、第１導体部材と、第２導体部材とを準備する。第２工程では、半田により半導体素子の他方の面に設けられる電極面を第２導体部材に接合する。第３工程では、半導体素子の両櫛歯状の電極面を構成する主半田広がり電極面の一部を含む所定領域、たとえば図１０の半田設定領域５０、または、その所定領域に対向する第１導体部材における領域にクリーム半田を設置する。
第４工程では、クリーム半田を加熱して溶融させ、第１導体部材と半導体素子の一方の面に設けられる電極面との距離を近づけることで溶融状態の半田を主半田広がり電極面から副半田広がり電極面に広がらせて、半田により半導体素子の一方の面に設けられる電極面を第１導体部材に接合する。第５工程では、第１導体部材と第２導体部材とを封止部材により封止する。
このように、クリーム半田を所定領域に設定した後、半田を加熱して溶融させ、導体部材と半導体素子の電極面とを近づけることで、溶融した半田を電極面に広がらせることができる。
（９）上述した実施の形態では、スイッチング半導体素子としてＩＧＢＴを採用したが、必要な周波数や電圧によって、金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）などの他の半導体素子を採用してもよい。スイッチング半導体素子としては、ＩＧＢＴは直流電圧が比較的高い場合に適していて、ＭＯＳＦＥＴは直流電圧が比較的低い場合に適している。
（１０）上述した実施の形態では、エミッタ電極の電極面を両櫛歯状としたが、本発明はこれに限定されない。
（１１）上述した実施の形態では、ハイブリッド自動車や電気自動車に搭載される電力変換装置に組み込まれる半導体装置について説明したが本発明はこれに限定されない。他の電動車両、たとえばハイブリッド電車などの鉄道車両、バスなどの乗合自動車、トラックなどの貨物自動車、バッテリ式フォークリフトトラックなどの産業車両などの車両用電源装置に利用可能な電力変換装置に搭載する半導体装置に本発明を適用してもよい。
本発明の特徴を損なわない限り、本発明は上記実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。
１ ＩＧＢＴチップ、２ ダイオードチップ、３ 第１バスバー、４ 第２バスバー、５，６，７，８ 半田、９ ゲートピン、１０ アルミワイヤー、１１ エミッタ電極、１１ａ エミッタ電極面、１１ａ１ 主半田広がり電極面、１１ａ２ 副半田広がり電極面、１２ コレクタ電極、１２ａ コレクタ電極面、１４ 保護膜、１５ アルミゲート配線、１６ 未濡れ空間、２０ 封止部材、２１ アノード電極、２１ａ アノード電極面、２２ カソード電極、２２ａ カソード電極面、５０ 半田設定領域、１１４ 保護膜、１５５ ＩＧＢＴチップ、１５６ ダイオードチップ、１５７ ＩＧＢＴチップ、１５８ ダイオードチップ、１５９ 中間電極、１６０ 半田、２０１ ＩＧＢＴチップ、２１１ａ，２１１ｂ エミッタ電極面、２１１ａ１，２１１ｂ１ 主半田広がり電極面、２１１ａ２，２１１ｂ２ 副半田広がり電極面、２５０ 半田設定領域、３００ パワーモジュール、３０１ ＩＧＢＴチップ、３１１ａ，３１１ｂ エミッタ電極面、３１１ａ１，３１１ｂ１ 主半田広がり電極面、３１１ａ２，３１１ｂ２ 副半田広がり電極面、３１５ 直流正極電極リードフレーム、３１６ 第１交流電極リードフレーム、３１８ 第２交流電極リードフレーム、３１９ 直流負極電極リードフレーム、３３０ パワー半導体ユニット、３３３ 絶縁シート、３５０ 半田設定領域、４５０ａ，４５０ｂ 半田設定領域、５５０ａ，５５０ｂ 半田設定領域、６１１ａ 電極面、６１１ａ１ 主半田広がり電極面、６１１ａ２，６１１ａ３ 副半田広がり電極面、７１１ａ 電極面、７１１ａ１ 主半田広がり電極面、７１１ａ２，７１１ａ３ 副半田広がり電極面、８１１ａ 電極面、８１１ａ１ 主半田広がり電極面

Claims (11)

  1. 両面のそれぞれに少なくとも１つの電極面を有する半導体素子と、
    前記半導体素子の一方の面に設けられる電極面に半田により接合される第１導体部材と、
    前記半導体素子の他方の面に設けられる電極面に半田により接合される第２導体部材とを備え、
    前記半導体素子の一方の面に設けられる電極面の少なくとも１つが両櫛歯状とされていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記両櫛歯状の電極面は、主半田広がり電極面と、前記主半田広がり電極面から両側方に櫛状に延在する副半田広がり電極面とを有していることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記両櫛歯状の電極面の周縁にはゲート配線が配設され、前記ゲート配線は絶縁性を有し、前記両櫛歯状の電極面に比べて半田の濡れ性が低い保護膜によって覆われていることを特徴とする半導体装置。
  4. 請求項１ないし３のいずれか１項に記載の半導体装置において、
    前記第１導体部材および前記第２導体部材は銅材からなり、前記第１導体部材および前記第２導体部材における前記半田との接合面には表面加工が施されていないことを特徴とする半導体装置。
  5. ＩＧＢＴチップおよびダイオードチップと、
    ＩＧＢＴチップの一方の面に少なくとも１つ設けられるエミッタ電極面およびダイオードチップの一方の面に設けられるアノード電極面に半田により接合される第１導体板と、
    ＩＧＢＴチップの他方の面に設けられるコレクタ電極面およびダイオードチップの他方の面に設けられるカソード電極面に半田により接合される第２導体板とを備え、
    前記ＩＧＢＴチップの一方の面に設けられるエミッタ電極面の少なくとも１つは両櫛歯状とされ、
    前記両櫛歯状の電極面は、主半田広がり電極面と、前記主半田広がり電極面から両側方に櫛状に延在する副半田広がり電極面とを有し、
    前記エミッタ電極面の周縁にはゲート配線が配設され、
    前記ゲート配線は、前記エミッタ電極面に比べて半田の濡れ性が低い絶縁性保護膜によって覆われていることを特徴とする半導体装置。
  6. インバータ回路の上下アームを構成する上アーム用ＩＧＢＴチップおよび上アーム用ダイオードチップならびに下アーム用ＩＧＢＴチップおよび下アーム用ダイオードチップと、
    前記上アーム用ＩＧＢＴチップの一方の面に少なくとも１つ設けられるエミッタ電極面および上アーム用ダイオードチップの一方の面に設けられるアノード電極面に半田により接合される第２交流電極リードフレームと、
    前記上アーム用ＩＧＢＴチップの他方の面に設けられるコレクタ電極面および上アーム用ダイオードチップの他方の面に設けられるカソード電極面に半田により接合される直流正極電極リードフレームと、
    前記下アーム用ＩＧＢＴチップの一方の面に少なくとも１つ設けられるエミッタ電極面および下アーム用ダイオードチップの一方の面に設けられるアノード電極面に半田により接合される直流負極電極リードフレームと、
    前記下アーム用ＩＧＢＴチップの他方の面に設けられるコレクタ電極面および下アーム用ダイオードチップの他方の面に設けられるカソード電極面に半田により接合される第１交流電極リードフレームとを備え、
    前記上アーム用ＩＧＢＴチップおよび前記下アーム用ＩＧＢＴチップの一方の面のそれぞれに設けられるエミッタ電極面の少なくとも１つは両櫛歯状とされ、
    前記両櫛歯状の電極面は、主半田広がり電極面と、前記主半田広がり電極面から両側方に櫛状に延在する副半田広がり電極面とを有し、
    前記エミッタ電極面の周縁にはゲート配線が配設され、
    前記ゲート配線は、前記エミッタ電極面に比べて半田の濡れ性が低い絶縁性保護膜によって覆われていることを特徴とする半導体装置。
  7. 請求項１ないし６のいずれか１項に記載の半導体装置において、
    前記両櫛歯状の電極面には、半田の濡れ性を向上させるニッケルめっきが施されていることを特徴とする半導体装置。
  8. 請求項２ないし４のいずれか１項に記載の半導体装置を製造する方法であって、
    前記両櫛歯状の電極面を少なくとも１つ有する半導体素子と、前記第１導体部材と、前記第２導体部材とを準備する工程と、
    半田により前記半導体素子の他方の面に設けられる電極面を前記第２導体部材に接合する工程と、
    前記半導体素子の両櫛歯状の電極面を構成する前記主半田広がり電極面の一部を含む所定領域、または、前記第１導体部材における前記所定領域に対向する領域に溶融状態の半田を滴下する工程と、
    前記第１導体部材と前記半導体素子の一方の面に設けられる電極面との距離を近づけることで前記溶融状態の半田を前記主半田広がり電極面から前記副半田広がり電極面に広がらせて、半田により前記半導体素子の一方の面に設けられる電極面を前記第１導体部材に接合する工程と、
    前記第１導体部材と前記第２導体部材とを封止部材により封止する工程とを含むことを特徴とする半導体装置の製造方法。
  9. 請求項２ないし４のいずれか１項に記載の半導体装置を製造する方法であって、
    前記両櫛歯状の電極面を少なくとも１つ有する半導体素子と、前記第１導体部材と、前記第２導体部材とを準備する工程と、
    半田により前記半導体素子の他方の面に設けられる電極面を前記第２導体部材に接合する工程と、
    前記第１導体部材の滴下領域に溶融状態の半田を滴下する工程と、
    前記滴下領域に滴下された半田が前記半導体素子の一方の面に設けられた両櫛歯状の電極面を構成する前記主半田広がり電極面の一部を含む所定領域に対向して配置されるように位置決めする工程と、
    前記第１導体部材に前記半導体素子の一方の面を近づけ、前記溶融状態の半田を前記主半田広がり電極面から前記副半田広がり電極面に広がらせて、半田により前記半導体素子の一方の面に設けられる電極面を前記第１導体部材に接合する工程と、
    前記第１導体部材と前記第２導体部材とを封止部材により封止する工程とを含むことを特徴とする半導体装置の製造方法。
  10. 請求項５に記載の半導体装置を製造する方法であって、
    前記両櫛歯状のエミッタ電極面を少なくとも１つ有するＩＧＢＴチップと、前記ダイオードチップと、前記第１導体板と、前記第２導体板とを準備する工程と、
    前記ＩＧＢＴチップのコレクタ電極面および前記ダイオードチップのカソード電極面のそれぞれの中央位置、または、前記それぞれの中央位置に対向する第２導体板の所定位置に溶融状態の半田を滴下する工程と、
    前記第２導体板に前記ＩＧＢＴチップのコレクタ電極面および前記ダイオードチップのカソード電極面を同時に近づけ、前記溶融状態の半田を前記コレクタ電極面および前記カソード電極面に広がらせて、半田により前記ＩＧＢＴチップのコレクタ電極面および前記ダイオードチップのカソード電極面のそれぞれを前記第２導体板に接合する工程と、
    前記ＩＧＢＴチップのエミッタ電極面を構成する前記主半田広がり電極面の一部を含む所定領域および前記ダイオードチップのアノード電極面の中央位置、または、前記所定領域および前記アノード電極面の中央位置に対向する第１導体板の所定位置に溶融状態の半田を滴下する工程と、
    前記第１導体板に前記ＩＧＢＴチップのエミッタ電極面および前記ダイオードチップのアノード電極面を同時に近づけ、前記溶融状態の半田を前記エミッタ電極面における前記主半田広がり電極面から前記副半田広がり電極面に広がらせるとともに、前記溶融状態の半田を前記アノード電極面に広がらせて、半田により前記ＩＧＢＴチップのエミッタ電極面および前記ダイオードチップのアノード電極面のそれぞれを前記第１導体板に接合する工程と、
    前記第１導体板と前記第２導体板とを封止部材により封止する工程とを含むことを特徴とする半導体装置の製造方法。
  11. 請求項２ないし４のいずれか１項に記載の半導体装置を製造する方法であって、
    前記両櫛歯状の電極面を少なくとも１つ有する半導体素子と、前記第１導体部材と、前記第２導体部材とを準備する工程と、
    半田により前記半導体素子の他方の面に設けられる電極面を前記第２導体部材に接合する工程と、
    前記半導体素子の両櫛歯状の電極面を構成する前記主半田広がり電極面の一部を含む所定領域、または、前記第１導体部材における前記所定領域に対向する領域に半田を設置する工程と、
    前記半田を加熱して溶融させ、前記第１導体部材と前記半導体素子の一方の面に設けられる電極面との距離を近づけることで前記溶融状態の半田を前記主半田広がり電極面から前記副半田広がり電極面に広がらせて、半田により前記半導体素子の一方の面に設けられる電極面を前記第１導体部材に接合する工程と、
    前記第１導体部材と前記第２導体部材とを封止部材により封止する工程とを含むことを特徴とする半導体装置の製造方法。
JP2011144593A 2011-06-29 2011-06-29 半導体装置ならびに半導体装置の製造方法 Active JP5396436B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011144593A JP5396436B2 (ja) 2011-06-29 2011-06-29 半導体装置ならびに半導体装置の製造方法
US14/123,909 US9306020B2 (en) 2011-06-29 2012-06-28 Power module and method of manufacturing the power module
PCT/JP2012/066571 WO2013002338A1 (ja) 2011-06-29 2012-06-28 半導体装置ならびに半導体装置の製造方法
CN201280031864.9A CN103688352B (zh) 2011-06-29 2012-06-28 半导体器件及半导体器件的制造方法
EP12804282.7A EP2728615A4 (en) 2011-06-29 2012-06-28 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011144593A JP5396436B2 (ja) 2011-06-29 2011-06-29 半導体装置ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013012596A JP2013012596A (ja) 2013-01-17
JP5396436B2 true JP5396436B2 (ja) 2014-01-22

Family

ID=47424224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011144593A Active JP5396436B2 (ja) 2011-06-29 2011-06-29 半導体装置ならびに半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9306020B2 (ja)
EP (1) EP2728615A4 (ja)
JP (1) JP5396436B2 (ja)
CN (1) CN103688352B (ja)
WO (1) WO2013002338A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5396436B2 (ja) 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
WO2014002442A1 (ja) * 2012-06-29 2014-01-03 株式会社デンソー 半導体装置および半導体装置の接続構造
JP5941787B2 (ja) * 2012-08-09 2016-06-29 日立オートモティブシステムズ株式会社 パワーモジュールおよびパワーモジュールの製造方法
JP6226365B2 (ja) * 2013-09-05 2017-11-08 株式会社東芝 半導体装置
DE102014227024A1 (de) * 2014-12-30 2016-06-30 Robert Bosch Gmbh Leistungsbauteil
JP2017103434A (ja) * 2015-12-04 2017-06-08 トヨタ自動車株式会社 半導体装置
JP6439750B2 (ja) 2016-05-20 2018-12-19 株式会社デンソー 半導体装置
DE102016120778B4 (de) 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
JP6638620B2 (ja) * 2016-11-01 2020-01-29 株式会社デンソー 半導体装置
WO2018109820A1 (ja) * 2016-12-13 2018-06-21 新電元工業株式会社 電子モジュール
CN108807316B (zh) * 2017-08-14 2020-07-10 苏州捷芯威半导体有限公司 半导体封装结构及半导体器件
JP7069787B2 (ja) * 2018-02-09 2022-05-18 株式会社デンソー 半導体装置
WO2020166255A1 (ja) * 2019-02-13 2020-08-20 日立オートモティブシステムズ株式会社 半導体装置
JP2021027135A (ja) * 2019-08-02 2021-02-22 株式会社デンソー 半導体装置及びその製造方法
WO2024074194A1 (en) * 2022-10-04 2024-04-11 Huawei Technologies Co., Ltd. Semiconductor arrangement with direct liquid cooling

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335836A1 (de) 1983-10-01 1985-04-18 Brown, Boveri & Cie Ag, 6800 Mannheim Kontaktelektrode fuer leistungshalbleiterbauelement
JPS60119777A (ja) * 1983-11-30 1985-06-27 Mitsubishi Electric Corp ゲ−トタ−ンオフサイリスタ
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004221269A (ja) 2003-01-14 2004-08-05 Fuji Electric Device Technology Co Ltd 半導体装置
JP4882234B2 (ja) 2005-01-26 2012-02-22 富士電機株式会社 半導体装置およびその製造方法
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
DE102006040820B4 (de) 2006-08-31 2009-07-02 Denso Corporation, Kariya Elektrische Leistungspackung mit zwei Substraten mit mehreren elektronischen Komponenten
JP4278680B2 (ja) * 2006-12-27 2009-06-17 三菱電機株式会社 電子制御装置
JP5245485B2 (ja) 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP5481148B2 (ja) 2009-10-02 2014-04-23 日立オートモティブシステムズ株式会社 半導体装置、およびパワー半導体モジュール、およびパワー半導体モジュールを備えた電力変換装置
JP5396436B2 (ja) 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013012596A (ja) 2013-01-17
US9306020B2 (en) 2016-04-05
WO2013002338A1 (ja) 2013-01-03
EP2728615A4 (en) 2015-07-22
CN103688352B (zh) 2016-06-22
CN103688352A (zh) 2014-03-26
EP2728615A1 (en) 2014-05-07
US20140110752A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
JP5396436B2 (ja) 半導体装置ならびに半導体装置の製造方法
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
US8872332B2 (en) Power module with directly attached thermally conductive structures
US8441117B2 (en) Semiconductor device
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
US9831160B2 (en) Semiconductor device
US8629004B2 (en) Method of manufacturing semiconductor modules and semiconductor module
JP6929813B2 (ja) パワー半導体装置
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
CN111587528B (zh) 功率半导体装置
EP3584834A1 (en) Semiconductor device
JP7074046B2 (ja) 半導体装置とその製造方法
CN214477399U (zh) 无引线键合的双面散热igbt模块
US11894348B2 (en) Power semiconductor device
CN216958019U (zh) 一种具有金属连接框架的功率模块
US20230378025A1 (en) Power conversion device
CN214756105U (zh) 逆变器模块及逆变器
JP2005150419A (ja) 半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置
WO2024013998A1 (ja) 半導体装置
JP6834673B2 (ja) 半導体モジュール
JP4952555B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5396436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350