JP2021027135A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 半導体素子が半田を介して放熱体に接合されてなる半導体装置において、半導体素子の温度上昇を抑制するのに有効な技術を提供する。【解決手段】 半導体装置１０１は、母材層２０と、母材層２０の表面側の複数箇所のそれぞれにそれぞれが接合された複数の表面電極３０と、母材層２０の裏面側に複数の表面電極３０との間で通電可能に接合された裏面電極３１と、を有する半導体素子１０と、半導体素子１０の裏面電極３１に半田４０を介して接合された放熱体５０と、半導体素子１０と放熱体５０との間に設けられ裏面電極３１よりも半田濡れ性が低いボイド逃がし部としての電極側接合部材６０と、を備え、電極側接合部材６０は、半導体素子１０の厚み方向である第３方向Ｚについて複数の表面電極３０と重ならない非重なり領域Ａを半導体素子１０の外縁部１０ａまで延びるように構成されている。【選択図】図３

Description

本発明は、半導体装置に関する。

下記特許文献１には、この種の半導体装置が開示されている。この半導体装置は、電力制御用の半導体素子と、半導体素子の裏面に半田を介して接合された放熱体と、を備えている。放熱体は、半導体素子で生じた熱を放散するためのヒートシンクとしての機能を果たす。

特開２０１０−５１３号公報

上記半導体装置において、半導体素子で生じた熱は半田を介して放熱体へと移動する。このため、導体素子と放熱体との接合の際に溶融した半田に気泡であるボイドが発生すると、このボイドが要因で通電抵抗や伝熱経路の熱抵抗が大きくなり、半導体素子の放熱特性が低下することが知られている。これにより、半導体素子の温度が上昇するという問題が生じ得る。

とりわけ、近年の電力変換装置の高出力化などの要請に応じて半導体素子が大型になり素子面積が拡大したときには、半田の溶融時に半田からボイドが抜けにくく留まり易くなるため、半導体素子の放熱特性の低下が顕在化しやすい。

そこで、この種の半導体装置の設計においては、半導体素子の温度上昇を抑制するために、溶融状態で半田に生じたボイドを取り除くことができる構造が求められている。その際、この構造が半導体素子の通電経路に介在して通電経路を流れる電流を邪魔すると、通電抵抗や熱抵抗を増やす要因に成り得るため、半導体素子における通電を阻害することのない構造を採用するのが好ましい。

本発明は、かかる課題に鑑みてなされたものであり、半導体素子が半田を介して放熱体に接合されてなる半導体装置において、半導体素子の温度上昇を抑制するのに有効な技術を提供する。

本発明の一態様は、
母材層（２０）と、上記母材層の表面側の複数箇所のそれぞれにそれぞれが接合された複数の表面電極（３０）と、上記母材層の裏面側に上記複数の表面電極との間で通電可能に接合された裏面電極（３１）と、を有する半導体素子（１０）と、
上記半導体素子の上記裏面電極に半田（４０）を介して接合された放熱体（５０）と、
上記半導体素子と上記放熱体との間に設けられ上記裏面電極よりも半田濡れ性が低いボイド逃がし部（６０，７０，８０，９０）と、
を備え、
上記ボイド逃がし部は、上記半導体素子の厚み方向（Ｚ）について上記複数の表面電極と重ならない非重なり領域（Ａ）を上記半導体素子の外縁部（１０ａ）まで延びるように構成されている、半導体装置（１０１，２０１，３０１，４０１，５０１，６０１，７０１，８０１）、
にある。

本発明の他の一態様は、
母材層（２０）と、上記母材層の表面側の複数箇所のそれぞれにそれぞれが接合された複数の表面電極（３０）と、上記母材層の裏面側に上記複数の表面電極との間で通電可能に接合された裏面電極（３１）と、を有する半導体素子（１０）を準備する第１ステップ（Ｓ１０１）と、
上記半導体素子と放熱体との間に、上記裏面電極よりも半田濡れ性が低いボイド逃がし部（６０，７０，８０，９０）をこのボイド逃がし部が上記半導体素子の厚み方向（Ｚ）について上記複数の表面電極と重ならない非重なり領域（Ａ）を上記半導体素子の外縁部（１０ａ）まで延びるように設ける第２ステップ（Ｓ１０２）と、
上記半導体素子の上記裏面電極に半田（４０）を介して上記放熱体を接合する第３ステップ（Ｓ１０３）と、
を有する、半導体装置の製造方法、
にある。

上記の半導体装置において、半導体素子は、表面側に複数の表面電極を有し、母材層を挟んだ裏面側に裏面電極を有する。半導体素子の裏面電極には、半田を介して放熱体が接合されており、また半導体素子と放熱体との間に、裏面電極よりも半田濡れ性が低いボイド逃がし部が設けられている。このボイド逃がし部は、半導体素子の厚み方向について複数の表面電極と重ならない非重なり領域に形成されており、しかも非重なり領域において半導体素子の外縁部に連通している。

上記の、半導体装置の製造方法において、半導体素子と放熱体との間に裏面電極よりも半田濡れ性が低いボイド逃がし部を設けた上で、半導体素子の裏面電極に半田を介して放熱体を接合する。ボイド逃がし部は、半導体素子の厚み方向について複数の表面電極と重ならない非重なり領域に形成されており、しかも非重なり領域において半導体素子の外縁部に連通している。

上記半導体装置と、その製造方法によれば、半導体素子の裏面電極に半田を介して放熱体を接合する際に、溶融状態の半田は裏面電極と接合する一方で、ボイド逃がし部との界面に隙間を形成する。このとき、半田の溶融時に生じたボイドを、半田とボイド逃がし部との界面に通って半導体素子の外縁部まで逃がすことができる。このため、ボイドが要因で通電抵抗や伝熱経路の熱抵抗が大きくなるのを防ぐことができ、半導体素子の温度上昇を抑制できる。

また、ボイド逃がし部は、複数の表面電極と重ならない非重なり領域にあるため、複数の表面電極と裏面電極との間の通電領域を流れる電流を邪魔することがない。このため、ボイド逃がし部が半導体素子における通電を阻害して通電抵抗や熱抵抗を増やす要因になるのを防ぐことができ、半導体素子の温度上昇を抑制できる。

以上のごとく、上記の各態様によれば、半導体素子が半田を介して放熱体に接合されてなる半導体装置において、半導体素子の温度上昇を抑制するのに有効な技術を提供できる。

なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。

実施形態１の半導体装置の平面図。 図１の半導体装置においてボイド逃がし部としての電極側接合部材の配置を示す平面図。 図１のIII-III線矢視断面図。 図１の半導体装置の半導体素子の回路図。 図３において電極側接合部材の寸法について説明するための断面図。 実施形態１の、半導体装置の製造方法のフロー図。 図１の半導体装置における電極側接合部材の配置を示す平面図。 図７においてボイドの動きを説明するための部分拡大図。 図７においてボイドの動きを説明するための部分拡大図。 図７においてボイドの動きを説明するための部分拡大図。 図７においてボイドの動きを説明するための部分拡大図。 実施形態２の半導体装置について図７に対応した平面図。 実施形態３の半導体装置について図７に対応した平面図。 実施形態４の半導体装置について図７に対応した平面図。 実施形態５の半導体装置について図７に対応した平面図。 実施形態６の半導体装置について図７に対応した平面図。 実施形態７の半導体装置について図７に対応した平面図。 実施形態８の半導体装置について図７に対応した平面図。 図１８の部分拡大図。

以下、半導体装置に係る実施形態について、図面を参照しつつ説明する。

なお、本明細書の図面では、特に断わらない限り、半導体装置を構成する半導体素子の幅方向である第１方向を矢印Ｘで示し、半導体素子の奥行方向である第２方向を矢印Ｙで示し、半導体素子の厚み方向である第３方向を矢印Ｚで示すものとする。

（実施形態１）
図１に示される、実施形態１の半導体装置１０１は、電気自動車やハイブリッド自動車等の車両に搭載される大電流用の電力変換装置において使用されるものである。

図１、図２に示されるように、半導体装置１０１は、半導体素子１０と、放熱体５０と、ボイド逃がし部としての複数の電極側接合部材６０（図２参照）と、を備えている。以下では、電極側接合部材６０を、単に「接合部材６０」として説明する。

半導体素子１０は、第３方向Ｚについての平面視が略矩形をなすように構成されている。この半導体素子１０の外縁部１０ａは、電気絶縁性を有する樹脂材料からなるガードリング１１によって取り囲まれている。

半導体素子１０は、メイン領域に設けられた複数（図１では４つ）の通電部１３と、複数の通電部１３を区画するように素子表面側の接続領域に設けられたゲートライナー１２と、を有する。

通電部１３には、複数のゲート配線（図示省略）によって電気的に接続されたプレーナーゲート型の複数のＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）からなるＭＯＳ構造体が設けられている。

各ゲートライナー１２は、複数のＭＯＳＦＥＴとゲート配線とを電気的に繋ぐ制御信号配線としての構成されている。各ゲートライナー１２は、電気絶縁性を有する絶縁膜１２ａ（図３を参照）によって被覆されている。

この半導体素子１０は、チップサイズに対応した素子面積が比較的大きい大型の半導体素子であり、素子中央部のＭＯＳ構造体までゲート電圧が行き渡るのに時間を要して制御遅延が生じるのを抑制するために、ＭＯＳ構造体の配置エリアを複数に分割して各配置エリアの周囲にゲートライナー１２を配するように構成されている。このとき、ゲートライナー１２として、素子中央部を通る第１ゲートライナー１２Ａと、素子外周部を通る第２ゲートライナー１２Ｂと、が設けられている。

また、半導体素子１０の表面側には、ゲートパッド１４と、ケルビン・ソースパッド１５と、が設けられている。

各通電部１３は、複数の表面電極３０のそれぞれに相当する箇所であり、第３方向Ｚについてゲートライナー１２と重ならない箇所である。このため、母材層２０のうち複数の表面電極３０のそれぞれと裏面電極３１との間の領域が通電領域となり、複数のゲートライナー１２のそれぞれと裏面電極３１との間の領域が非通電領域となる。なお、表面電極３０は複数であればその数については特に限定されない。

図２に示されるように、複数の（図中では５つ）接合部材６０は、第１方向Ｘの間隔を空けて平行配置されている。各接合部材６０は、短手方向である第１方向Ｘを幅方向とし、長手方向である第２方向Ｙを長さ方向とし、第３方向Ｚを厚み方向とするプレート状の構造体である。

複数の接合部材６０には、第１ゲートライナー１２Ａ（図１参照）に沿って配置された第１のボイド逃がし部としての第１の接合部材６０Ａと、第２ゲートライナー１２Ｂ（図１参照）に沿って配置された第２のボイド逃がし部としての第２の接合部材６０Ｂと、が含まれている。

図３に示されるように、第１ゲートライナー１２Ａは、複数の表面電極３０のうち互いに隣接する２つの表面電極３０，３０の間を埋めるように第２方向Ｙに延びている。第１の接合部材６０Ａは、この第１ゲートライナー１２Ａと第３方向Ｚについて重なるように構成されている。

また、第２ゲートライナー１２Ｂは、複数の表面電極３０のうち外側表面電極３０Ａと半導体素子１０の外縁部１０ａとの間を埋めるように第２方向Ｙに延びている。第２の接合部材６０Ｂは、この第２ゲートライナー１２Ｂと第３方向Ｚについて重なるように構成されている。

図３に示されるように、半導体素子１０は、母材層２０と、複数の表面電極３０と、裏面電極３１と、を有する。

母材層２０において、その厚み方向である第３方向Ｚについて複数の表面電極３０から外れた非通電領域Ｂは、第３方向Ｚについて前記のＭＯＳ構造体と重ならないため、電流が流れない領域或いは電流が流れにくい領域となる。

母材層２０は、概略矩形の半導体基板２１と、半導体基板２１の主面２１ａに設けられたｎ⁻型ドリフト層２２と、ｎ⁻型ドリフト層２２の表層部に設けられたｐ型ベース領域２３と、ｐ型ベース領域２３の表層部に設けられたｎ^＋型ソース領域２４と、を有する。

また、ｐ型ベース領域２３とｎ^＋型ソース領域２４を貫通して、ｎ⁻型ドリフト層２２に達するトレンチ２５が設けられ、このトレンチ２５の内表面とｎ^＋型ソース領域２４の表面の一部に、例えば、酸化シリコンからなるゲート酸化膜２６が設けられている

チップの大型化に伴って通電領域を分けるために、複数の表面電極３０のそれぞれが、母材層２０の表面側の複数箇所のそれぞれに接合されている。各表面電極３０は、ｐ型ベース領域２３及びｎ^＋型ソース領域２４の表面を覆うように設けられたソース電極である。

裏面電極３１は、母材層２０の裏面側に複数の表面電極３０との間で通電可能に接合されており、半導体基板２１の裏面２１ｂ側に設けられたドレイン電極である。

ゲート電極３２は、第１方向Ｘについて互いに隣接する２つの表面電極３０の間に埋設され、また半導体素子１０の外縁部１０ａ寄りの表面電極３０とガードリング１１との間に埋設されている。

ゲート電極３２、表面電極３０及び裏面電極３１は、それぞれゲート端子Ｇ、ソース端子Ｓ及びドレイン端子Ｄに接続されている。また、半導体素子１０の回路１０Ａにおいて、表面電極３０とソース端子Ｓとの間から引き出される配線の終端は、ケルビン・ソースパッド１５（図１参照）を介して、ケルビン・ソース端子１６に接続されている（図４の回路図を参照）。

複数の表面電極３０は、半田接合によって金属製のバスバ（図示省略）に電気的に接続されており、これにより外部との導通経路が形成されるように構成されている。本構成に代えて、複数の表面電極３０と配線材であるボンディングワイヤとの超音波接合によって、外部との導通経路を形成する構成を採用することもできる。

半導体素子１０の裏面電極３１と放熱体５０との間に半田層４１が介在している。この半田層４１は、溶融状態の液状の半田４０を裏面電極３１の裏面３１ａに接合することによって形成される。半田４０は、接合のための半田付けに利用される、鉛とスズを主成分とした合金である。

放熱体５０は、半導体素子１０の裏面電極３１の裏面３１ａに半田層４１を介して設けられている。この放熱体５０は、半導体素子１０で生じた熱を放散するためのヒートシンクとしての機能を果たす。この放熱体５０によれば、裏面電極３１は、この裏面電極３１から半田層４１を介して放熱体５０に放熱されることで冷却される。この放熱体５０を構成する材料は特に限定されるものではないが、熱伝導性の高い金属材料によって構成されるのが好ましい。

複数の接合部材６０はいずれも、半田４０の接合時に液状の半田４０からボイドを逃がすためのものであり、半導体素子１０の裏面電極３１の裏面３１ａに接合された電極側接合部材によって構成されている。

各接合部材６０は、半導体素子１０の厚み方向である第３方向Ｚについて複数の表面電極３０と重ならない非重なり領域Ａに設けられている。この非重なり領域Ａを、複数の表面電極３０から外れた外れ領域ということもできる。

ここで、非重なり領域Ａは、通電に関与しない非通電領域Ｂの下方の領域であり、第３方向Ｚについてゲートライナー１２の直下の非通電領域Ｂと重なる領域である。即ち、本実施形態では、非通電領域Ｂの下方の非重なり領域Ａを利用して、この非重なり領域Ａに各接合部材６０を配置するようにしている。

図２に示されるように、各接合部材６０は、第３方向Ｚから視たときの平面視が一端部６０ａと他端部６０ｂとの間で直線状に延びており、しかも両端部６０ａ，６０ｂがいずれも半導体素子１０の外縁部１０ａまで延びるように構成されている。即ち、各接合部材６０は、非重なり領域Ａに半導体素子１０の外縁部１０ａに連通するように形成されている。

各接合部材６０は、半導体素子１０の裏面電極３１よりも半田濡れ性が低い樹脂材料からなる。

ここでいう「半田濡れ性」とは、半田４０の馴染みやすさである、半田４０との親和性をいう。このため、「半田濡れ性が低い樹脂材料」とは、半田４０との接合性が低く、溶融状態の半田４０との界面に隙間を形成しやすい樹脂材料である。この樹脂材料として、典型的には、ポリイミド、フッ素樹脂、ソルダレジストなどを使用することができる。

これにより、半田層４１を形成するときに、各接合部材６０と溶融状態の半田４０との界面に隙間が生じる。この隙間を、図３では、便宜的に隙間Ｅとして示しているが、半田層４１が形成された状態で、この隙間Ｅが埋まることになる。

接合部材６０として、その融点が半田４０の融点（一般的には、１００℃〜３００℃程度）を上回る樹脂材料を使用するのが好ましい。

なお、上記のような樹脂材料に代えて、裏面電極３１よりも半田濡れ性が低い金属材料を使用することもできる。ここでいう「半田濡れ性が低い金属材料」とは、半田４０との接合性が低いために合金化せず、溶融状態の半田４０との界面に隙間を形成しやすい金属材料である。この金属材料として、典型的には、チタン、鉄、クロム、タングステン、アルミニウムなどの金属材料を使用することができる。

図５に示されるように、半導体素子１０の内側に配置されている第１の接合部材６０Ａは、その第１方向Ｘの幅寸法Ｗ１が第２方向Ｙについて一定であり、しかもこの幅寸法Ｗ１が隣接する２つの表面電極３０，３０の間の間隔Ｌ１を上限とするように寸法設定されているのが好ましい。この場合、第１の接合部材６０Ａの幅寸法Ｗ１が間隔Ｌ１以下になる。

一方で、半導体素子１０の外側に配置されている第２の接合部材６０Ｂは、その第１方向Ｘの幅寸法Ｗ２が第２方向Ｙについて一定であり、しかもこの幅寸法Ｗ２が外側表面電極３０Ａから半導体素子１０の外縁部１０ａの側面１０ｂまでの距離Ｌ２を上限とするように寸法設定されているのが好ましい。この場合、第２の接合部材６０Ｂの幅寸法Ｗ２が距離Ｌ２以下になる。

また、接合部材６０Ａ，６０Ｂはいずれも、第３方向Ｚの高さ寸法Ｈが第２方向Ｙについて一定であり、しかもこの高さ寸法Ｈが半田４０によって形成される半田層４１の第３方向Ｚの層高Ｌ３以下となるように寸法設定されているのが好ましい。

ここで、上記半導体装置１０１の製造方法について説明する。

図６のフロー図に示されるように、半導体装置１０１は、第１ステップＳ１０１から第３ステップＳ１０３までのステップを含む複数のステップを順次実行することによって製造可能である。

第１ステップＳ１０１は、半導体装置１０１を構成する半導体素子１０を準備するステップである。この半導体素子１０は、放熱体５０が裏面電極３１の裏面３１ａに接合される前のものである。

第２ステップＳ１０２は、第１ステップＳ１０１で準備した裏面電極３１の裏面３１ａに複数の接合部材６０を接合するステップである。この第２ステップＳ１０２によれば、裏面電極３１の裏面３１ａに複数の接合部材６０のそれぞれが接合される。

この第２ステップＳ１０２における接合方法は特に限定されないが、本実施形態では、溶融状態の樹脂材料を裏面電極３１の裏面３１ａの一部に垂らして固化させることによって、各接合部材６０を積み上げて形成する接合方法を使用している。

なお、接合部材６０に樹脂材料に代わる金属材料を使用する場合には、裏面電極３１の裏面３１ａに金属材料をメッキ層のように積み上げて形成することができる。

第３ステップＳ１０３は、第２ステップＳ１０２に引き続いて、半導体素子１０の裏面電極３１に半田４０を介して放熱体５０を接合するステップである。この第３ステップＳ１０３において、半導体素子１０の裏面電極３１と放熱体５０との間に半田４０からなるプレート状或いはシート状の半田箔を介在させた状態で外部から加熱する。このとき、半田４０の融点よりも高く且つ接合部材６０の融点を下回るような加熱温度が使用される。これにより、接合部材６０が溶融することなく、半田箔のみが選択的に溶融する。

この第３ステップＳ１０３によれば、その後の冷却固化によって、裏面電極３１の裏面３１ａに放熱体５０が接合され、裏面電極３１と放熱体５０との間に半田層４１が形成される。

なお、上記の半田箔に代えて、粒状の半田合金と液体のフラックスが混ざり合うことでクリーム状に形成された半田ペーストを使用することもできる。

各接合部材６０は、半導体素子１０の裏面電極３１よりも半田濡れ性が低いため、裏面電極３１に溶融状態の半田４０を接合する際に、各接合部材６０と溶融状態の半田４０との界面に隙間Ｅ（図３参照）を生じさせることができる。これにより、半田層４１を形成する際に、溶融状態の半田４０の内部に生じたボイドをこの隙間Ｅを通じて逃がすことができる。

このとき、各接合部材６０の両端部６０ａ，６０ｂがいずれも半導体素子１０の外縁部１０ａまで延びているため、図７中の矢印で示されるように、素子中央部の半田４０において形成されたボイドＶが隙間Ｅを通って半導体素子１０の外縁部１０ａまで移動し易くなる。これにより、ボイドＶは半導体素子１０の外部に抜け易く内部に留まりにくい。

更に、図８〜図１１を参照しながら、このときのボイドの動きについて具体的に説明する。なお、ボイドの動きを明確にするために、これらの図面では、便宜的に、ボイドを実際のものよりも大径化して示している。

図８に示されるように、図７中の領域Ｃを拡大すると、半導体素子１０と半田４０との間の隙間にあるガスや、溶融状態の半田４０から生じたガスなどによって、溶融状態の半田４０の内部に複数のボイドＶが形成される。

図９に示されるように、各ボイドＶは、移動して周囲のボイドＶと合体することによって、ボイド径の大きいものへと成長する。複数のボイドＶの一部は、矢印で示されるように、接合部材６０の界面を通ることなく半導体素子１０の外縁部１０ａまで移動して消失する。

図１０に示されるように、半導体素子１０の外縁部１０ａまで達しなかったボイドＶが接合部材６０に接触したとき、このボイドＶは、接合部材６０と溶融状態の半田４０との界面に生じた隙間Ｅを通って接合部材６０の延びている第２方向Ｙに沿って移動する。例えば、接合部材６０の一端部６０ａまで隙間Ｅを通ってボイドＶが移動する。これにより、ボイドＶが半導体素子１０の外縁部１０ａまで移動して消失する。

その結果、図１１に示されるように、半田４０に含まれるボイドＶの割合が下がる。この状態で、温度を下げて半田４０を固化させることによって半田層４１が形成される。

ボイドＶの割合は、「ボイド率」としても定義できる。ボイド率は、各ボイドＶの投影面積を合算したボイド面積を半田４０の接合面積で除算した値として求められる。これにより、ボイドＶの内包量を定量化できる。ボイド率が小さくなることでボイドＶの割合が低下したと認識される。

次に、上述の実施形態１の作用効果について説明する。

半導体装置１０１を製造するとき、半導体素子１０の裏面電極３１に半田４０を介して放熱体５０を接合する際に、溶融状態の半田４０は裏面電極３１と接合する一方で、ボイド逃がし部としての接合部材６０との界面に隙間を形成する。このとき、半田４０の溶融時に生じたボイドＶを、半田４０と接合部材６０との界面に通って半導体素子１０の外縁部１０ａまで逃がすことができる。このため、ボイドＶが要因で通電抵抗や伝熱経路の熱抵抗が大きくなるのを防ぐことができ、半導体素子１０の温度上昇を抑制できる。

また、接合部材６０は、複数の表面電極３０と重ならない非重なり領域Ａにあるため、複数の表面電極３０と裏面電極３１との間の通電領域を流れる電流を邪魔することがない。このため、接合部材６０が半導体素子１０における通電を阻害して通電抵抗や熱抵抗を増やす要因になるのを防ぐことができ、半導体素子１０の温度上昇を抑制できる。

従って、上述の実施形態１によれば、半導体素子１０が半田４０を介して放熱体５０に接合されてなる半導体装置１０１において、半田４０に含まれるボイドＶの割合を低く抑えることができ、これにより半導体素子１０の温度上昇を抑制することができる。

上記半導体装置１０１によれば、複数の接合部材６０として、第１ゲートライナー１２Ａの下方の第１の接合部材６０Ａと、第２ゲートライナー１２Ｂの下方の第２の接合部材６０Ｂと、を使用することができる。

上記半導体装置１０１によれば、第１の接合部材６０Ａの幅寸法Ｗ１を間隔Ｌ１以下とし、第２の接合部材６０Ｂの幅寸法Ｗ２を距離Ｌ２以下とすることで、第１の接合部材６０Ａと第２の接合部材６０Ｂのいずれも、半導体素子１０における通電経路にはみ出して通電を阻害するのを防ぐことができる。

上記半導体装置１０１によれば、接合部材６０の高さ寸法Ｈを半田層４１の層高Ｌ３以下とすることで、半田４０の接合面積が減少して半田４０による接合耐力が低下するのを防ぐことができる。また、半田４０による接合耐力の低下を防ぐためには、接合部材６０の第１方向Ｘの幅寸法を極力狭くし、接合部材６０の第２方向Ｙの長さ寸法を極力短くするのが好ましい。

なお、この実施形態１に特に関連する変更例として、第１の接合部材６０Ａと第２の接合部材６０Ｂのいずれか一方が省略された実施形態を採用することもできる。

以下、上記の実施形態１に関連する他の実施形態について図面を参照しつつ説明する。他の実施形態において、実施形態１の要素と同一の要素には同一の符号を付しており、当該同一の要素についての説明を省略する。

（実施形態２）
図１２に示されるように、実施形態２の半導体装置２０１は、複数の接合部材６０の構成及び配置が実施形態１の半導体装置１０１のものと相違している。

半導体装置２０１において、複数の接合部材６０は、第１方向Ｘの間隔を空けて平行配置されている。各接合部材６０は、その両端部のうちのいずれか一方の端部のみが半導体素子１０の外縁部１０ａまで延びるように構成されている。

その他の構成については、実施形態１と同様である。

上述の実施形態２によれば、半田層４１を形成する際に、溶融状態の半田４０の内部に生じたボイドを接合部材６０Ａ，６０Ｂの界面に沿って半導体素子１０の外縁部１０ａに向けて移動させて逃がすことができる。

その他、実施形態１と同様の作用効果を奏する。

（実施形態３）
図１３に示されるように、実施形態２の半導体装置３０１は、複数の接合部材６０の構成及び配置が実施形態１の半導体装置１０１のものと相違している。

半導体装置３０１において、複数の接合部材６０は、第１方向Ｘの間隔を空けて平行配置されている。５つの接合部材６０Ａのうちの１つは、その両端部６０ａ，６０ｂが半導体素子１０の外縁部１０ａまで延びるように構成されており、残りの４つは、その両端部のうちのいずれか一方の端部のみが半導体素子１０の外縁部１０ａまで延びるように構成されている。２つの接合部材６０Ｂはいずれも、その両端部が半導体素子１０の外縁部１０ａまで延びるように構成されている。

その他の構成については、実施形態１と同様である。

上述の実施形態３によれば、半田層４１を形成する際に、溶融状態の半田４０の内部に生じたボイドを接合部材６０Ａ，６０Ｂの界面に沿って半導体素子１０の外縁部１０ａに向けて移動させて逃がすことができる。

その他、実施形態１と同様の作用効果を奏する。

（実施形態４）
図１４に示されるように、実施形態４の半導体装置４０１は、複数の接合部材６０の構成及び配置が実施形態１の半導体装置１０１のものと相違している。

半導体装置４０１において、複数の接合部材６０には、３つの接合部材６０Ａと、２つの接合部材６０Ｂに加えて、４つの接合部材６０Ｃが含まれている。各接合部材６０Ｃは、第２方向Ｙを幅方向とし、接合部材６０Ａ及び接合部材６０Ｂのそれぞれと交差しつつ第１方向Ｘに延びている。これにより、複数の接合部材６０は格子状に配置されている。また、各接合部材６０は、その両端部が半導体素子１０の外縁部１０ａまで延びるように構成されている。

その他の構成については、実施形態１と同様である。

上述の実施形態４によれば、半田層４１を形成する際に、溶融状態の半田４０の内部に生じたボイドを接合部材６０Ａ，６０Ｂ，６０Ｃの界面に沿って半導体素子１０の外縁部１０ａに向けて移動させて逃がすことができる。

その他、実施形態１と同様の作用効果を奏する。

（実施形態５）
図１５に示されるように、実施形態５の半導体装置５０１は、複数の接合部材６０の構成及び配置が実施形態１の半導体装置１０１のものと相違している。

半導体装置５０１において、複数の接合部材６０には、２つの接合部材６０Ａと、２つの接合部材６０Ｃに加えて、３つの接合部材６０Ｄが含まれている。各接合部材６０Ｄは、接合部材６０Ａと接合部材６０Ｃとの間の領域を傾斜して延びている。これにより、複数の接合部材６０は放射状に配置されている。また、各接合部材６０は、その両端部のうちのいずれか一方のみが半導体素子１０の外縁部１０ａまで延びるように構成されている。

その他の構成については、実施形態１と同様である。

上述の実施形態５によれば、半田層４１を形成する際に、溶融状態の半田４０の内部に生じたボイドを接合部材６０Ａ，６０Ｃ，６０Ｄの界面に沿って半導体素子１０の外縁部１０ａに向けて移動させて逃がすことができる。

その他、実施形態１と同様の作用効果を奏する。

（実施形態６）
図１６に示されるように、実施形態６の半導体装置６０１は、接合部材６０に代えて、放熱体５０に接合されるボイド逃がし部としての放熱体側接合部材７０を備える点で、実施形態１の半導体装置１０１のものと相違している。以下では、放熱体側接合部材７０を、単に「接合部材７０」として説明する。

接合部材７０は、半導体素子１０の裏面電極３１よりも半田濡れ性が低い接合部材６０と同一の樹脂材料からなり、接合部材６０と同一寸法であり、接合部材６０と同様に、第３方向Ｚについて複数の表面電極３０と重ならない非重なり領域Ａに設けられている。また、特に図示しないものの、接合部材７０の両端部がいずれも半導体素子１０の外縁部１０ａまで延びている。この接合部材７０を、必要に応じて１つ或いは複数設けることができる。

その他の構成については、実施形態１と同様である。

上述の実施形態６によれば、半導体装置６０１の製造時に、接合部材７０と溶融状態の半田４０との界面の隙間を通じてボイドを逃がすことができる。

その他、実施形態１と同様の作用効果を奏する。

なお、この実施形態６に特に関連する変更例として、ボイド逃がし部として接合部材６０と接合部材７０の両方を使用し、これら接合部材６０及び接合部材７０がともに非重なり領域Ａを配置された実施形態を採用することもできる。

（実施形態７）
図１７に示されるように、実施形態７の半導体装置７０１は、接合部材６０とは別のボイド逃がし部が使用されている点で、実施形態１の半導体装置１０１のものと相違している。

半導体装置７０１は、ボイド逃がし部として、半導体素子１０の母材層２０のうち裏面電極３１の貫通部３１ｂを通じて半田４０側に露出した母材層側対向面８０を備えている。この母材層側対向面８０は、実施形態１の第１の接合部材６０Ａが設けられた箇所に相当する箇所と、第２の接合部材６０Ｂが設けられた箇所に相当する箇所と、の少なくとも一方に設けられている。また、この母材層側対向面８０は、その第３方向Ｚの投影面積が接合部材６０Ａ，６０Ｂの第３方向Ｚの投影面積と同様となるように構成されている。

貫通部３１ｂは、裏面電極３１を第３方向Ｚに貫通し且つ第２方向Ｙに延びる開口部として構成されている。実施形態１の第２ステップＳ１０２に相当するステップで、この貫通部３１ｂが設けられることによって、母材層２０の一部の表面である母材層側対向面８０が裏面電極３１を介さずに半田４０側に露出する。母材層側対向面８０は、半田４０と合金化しないシリコン及び炭化ケイ素からなり、溶融状態の半田４０との界面に隙間を形成する。

その他の構成については、実施形態１と同様である。

上述の実施形態７によれば、半導体装置７０１の製造時に、母材層２０の母材層側対向面８０と溶融状態の半田４０との界面の隙間を通じてボイドを逃がすことができる。また、実施形態１に比べて接合部材６０のような別要素を追加する必要がなく、既存の要素である母材層２０の一部をボイド逃がし部に兼用することができる。

その他、実施形態１と同様の作用効果を奏する。

なお、この実施形態７に特に関連する変更例として、ボイド逃がし部として接合部材６０と母材層側対向面８０の両方を使用し、これら接合部材６０及び母材層側対向面８０がともに非重なり領域Ａを配置された実施形態を採用することもできる。

（実施形態８）
図１８に示されるように、実施形態８の半導体装置８０１は、接合部材６０とは別のボイド逃がし部が使用されている点で、実施形態１の半導体装置１０１のものと相違している。

半導体装置８０１は、ボイド逃がし部として、半導体素子１０の裏面電極３１の裏面３１ａ側に設けられた接合面である電極側対向面９０を備えている。この電極側対向面９０は、実施形態１の第１の接合部材６０Ａが設けられた箇所に相当する箇所と、第２の接合部材６０Ｂが設けられ箇所に相当する箇所と、の少なくとも一方に設けられている。また、この電極側対向面９０は、その第３方向Ｚの投影面積が接合部材６０Ａ，６０Ｂの第３方向Ｚの投影面積と同様となるように構成されている。

図１９に示されるように、図１８中の領域Ｆを拡大すると、電極側対向面９０は、裏面電極３１を構成する複数（図１９では３つ）の金属層のうち、半田４０と合金化しない金属材料からなる中間の金属層３１ｄによって構成されている。実施形態１の第２ステップＳ１０２に相当するステップで、裏面電極３１に裏面３１ａが母材層２０側に凹んでなる切欠凹部３１ｃを設けることによって、金属層３１ｄを半田４０側に露出させることができる。電極側対向面９０は、溶融状態の半田４０との界面に隙間を形成する。

その他の構成については、実施形態１と同様である。

上述の実施形態８によれば、半導体装置８０１の製造時に、裏面電極３１の電極側対向面９０と溶融状態の半田４０との界面の隙間を通じてボイドを逃がすことができる。また、実施形態１に比べて接合部材６０のような別要素を追加する必要がなく、既存の要素である裏面電極３１の一部をボイド逃がし部に兼用することができる。

その他、実施形態１と同様の作用効果を奏する。

なお、この実施形態８に特に関連する変更例として、ボイド逃がし部として接合部材６０と電極側対向面９０の両方を使用し、これら接合部材６０及び電極側対向面９０がともに非重なり領域Ａを配置された実施形態を採用することもできる。

本発明は、上述の典型的な実施形態のみに限定されるものではなく、本発明の目的を逸脱しない限りにおいて種々の応用や変更が考えられる。

上述の実施形態では、半導体素子１０の素子構造としてＭＯＳＦＥＴからなるＭＯＳ構造体について例示したが、この素子構造はＭＯＳ構造体のみに限定されるものではなく、必要に応じて別の素子構造を採用することもできる。例えば、ＭＯＳ構造体に代えて、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）からなる構造体を採用することができる。

上述の実施形態では、電気自動車やハイブリッド自動車等の車両に搭載される電力変換装置で使用する半導体装置について例示したが、この半導体装置を車両以外の装置や機器に適用できることは勿論である。

１，１０１，２０１，３０１，４０１，５０１，６０１，７０１，８０１ 半導体装置
１０ 半導体素子
１０ａ 外縁部
１０ｂ 側面
１２Ａ 第１ゲートライナー（ゲートライナー）
１２Ｂ 第２ゲートライナー（ゲートライナー）
２０ 母材層
３０ 表面電極
３０Ａ 外側表面電極
３１ 裏面電極
３１ａ 裏面
３１ｂ 貫通部
４０ 半田
４１ 半田層
５０ 放熱体
６０，６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ 電極側接合部材（ボイド逃がし部）
７０ 放熱体側接合部材（ボイド逃がし部）
８０ 母材層側対向面（ボイド逃がし部）
９０ 電極側対向面（ボイド逃がし部）
Ａ 非重なり領域
Ｈ 高さ寸法
Ｌ１ 間隔
Ｌ２ 距離
Ｌ３ 層高
Ｓ１０１ 第１ステップ
Ｓ１０２ 第２ステップ
Ｓ１０３ 第３ステップ
Ｗ１，Ｗ２ 幅寸法
Ｚ 第３方向（半導体素子の厚み方向）

Claims (9)

1. 母材層（２０）と、上記母材層の表面側の複数箇所のそれぞれにそれぞれが接合された複数の表面電極（３０）と、上記母材層の裏面側に上記複数の表面電極との間で通電可能に接合された裏面電極（３１）と、を有する半導体素子（１０）と、
   上記半導体素子の上記裏面電極に半田（４０）を介して接合された放熱体（５０）と、
   上記半導体素子と上記放熱体との間に設けられ上記裏面電極よりも半田濡れ性が低いボイド逃がし部（６０，７０，８０，９０）と、
   を備え、
   上記ボイド逃がし部は、上記半導体素子の厚み方向（Ｚ）について上記複数の表面電極と重ならない非重なり領域（Ａ）を上記半導体素子の外縁部（１０ａ）まで延びるように構成されている、半導体装置（１０１，２０１，３０１，４０１，５０１，６０１，７０１，８０１）。
2. 上記ボイド逃がし部として、上記複数の表面電極のうち互いに隣接する２つの表面電極（３０，３０）の間に設けられた第１ゲートライナー（１２Ａ）と上記厚み方向について重なる第１のボイド逃がし部（６０Ａ）と、上記複数の表面電極のうち外側表面電極（３０Ａ）と上記外縁部との間に設けられた第２ゲートライナー（１２Ｂ）と上記厚み方向について重なる第２のボイド逃がし部（６０Ｂ）と、が設けられている、請求項１に記載の半導体装置。
3. 上記第１のボイド逃がし部は、上記隣接する２つの表面電極の間の間隔（Ｌ１）を上限とした幅寸法（Ｗ１）を有し、上記第２のボイド逃がし部は、上記外側表面電極から上記外縁部の側面（１０ｂ）までの距離（Ｌ２）を上限とした幅寸法（Ｗ２）を有する、請求項２に記載の半導体装置。
4. 上記ボイド逃がし部は、上記裏面電極に接合される電極側接合部材（６０）と、上記放熱体に接合される放熱体側接合部材（７０）と、のうちの少なくとも一方の接合部材（６０，７０）によって構成されている、請求項１〜３のいずれか一項に記載の半導体装置。
5. 上記接合部材の融点が上記半田の融点を上回る、請求項４に記載の半導体装置。
6. 上記接合部材は、上記厚み方向の高さ寸法（Ｈ）が上記半田によって形成される半田層（４１）の上記厚み方向の層高（Ｌ３）以下となるように構成されている、請求項４または５に記載の半導体装置。
7. 上記接合部材は、上記裏面電極よりも半田濡れ性が低い樹脂材料、または上記半田と合金化しない金属材料からなる、請求項４〜６のいずれか一項に記載の半導体装置。
8. 上記ボイド逃がし部は、上記母材層のうち上記裏面電極の貫通部（３１ｂ）を通じて露出した、上記半田と合金化しない母材層側対向面（８０）と、上記裏面電極の裏面（３１ａ）側に設けられた、上記半田と合金化しない金属材料からなる電極側対向面（９０）と、のいずれか一方によって構成されている、請求項１〜３のいずれか一項に記載の半導体装置。
9. 母材層（２０）と、上記母材層の表面側の複数箇所のそれぞれにそれぞれが接合された複数の表面電極（３０）と、上記母材層の裏面側に上記複数の表面電極との間で通電可能に接合された裏面電極（３１）と、を有する半導体素子（１０）を準備する第１ステップ（Ｓ１０１）と、
   上記半導体素子と放熱体との間に、上記裏面電極よりも半田濡れ性が低いボイド逃がし部（６０，７０，８０，９０）をこのボイド逃がし部が上記半導体素子の厚み方向（Ｚ）について上記複数の表面電極と重ならない非重なり領域（Ａ）を上記半導体素子の外縁部（１０ａ）まで延びるように設ける第２ステップ（Ｓ１０２）と、
   上記半導体素子の上記裏面電極に半田（４０）を介して上記放熱体を接合する第３ステップ（Ｓ１０３）と、
   を有する、半導体装置の製造方法。

Images