JP2003224275A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003224275A JP2003224275A JP2002019939A JP2002019939A JP2003224275A JP 2003224275 A JP2003224275 A JP 2003224275A JP 2002019939 A JP2002019939 A JP 2002019939A JP 2002019939 A JP2002019939 A JP 2002019939A JP 2003224275 A JP2003224275 A JP 2003224275A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- region
- gate
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】薄膜化した半導体チップの反り量を小さくし
て、絶縁基板に半導体チップをボイドなしに半田接合し
た半導体装置を提供する。 【解決手段】ゲート配線４で分割されるエミッタ電極２
の分割領域９を垂直投影したコレクタ電極１０側の分割
領域１１の図示しないＮｉ膜を部分的に除去することで
バイメタル効果を抑制して、ＩＧＢＴチップ１の反り量
を低減する。
て、絶縁基板に半導体チップをボイドなしに半田接合し
た半導体装置を提供する。 【解決手段】ゲート配線４で分割されるエミッタ電極２
の分割領域９を垂直投影したコレクタ電極１０側の分割
領域１１の図示しないＮｉ膜を部分的に除去することで
バイメタル効果を抑制して、ＩＧＢＴチップ１の反り量
を低減する。
Description
【０００１】
【発明の属する技術分野】この発明は、極めて厚みの薄
いＩＧＢＴなどの半導体チップを、回路パターンを形成
した絶縁基板に、半田等で接合する半導体装置に関す
る。
いＩＧＢＴなどの半導体チップを、回路パターンを形成
した絶縁基板に、半田等で接合する半導体装置に関す
る。
【０００２】
【従来の技術】図６は、半導体装置の要部断面図であ
る。この半導体装置は、ＩＧＢＴモジュールなどのパワ
ー半導体デバイスである。この半導体装置は、ヒートシ
ンク５１、絶縁基板５２（回路パターンが形成されてい
る）、ＩＧＢＴチップ５３が半田５７、５８で接合さ
れ、この一体となった構造を樹脂成形されたケース５４
に接着した構造である。
る。この半導体装置は、ＩＧＢＴモジュールなどのパワ
ー半導体デバイスである。この半導体装置は、ヒートシ
ンク５１、絶縁基板５２（回路パターンが形成されてい
る）、ＩＧＢＴチップ５３が半田５７、５８で接合さ
れ、この一体となった構造を樹脂成形されたケース５４
に接着した構造である。
【０００３】そして、半導体チップ５３、ワイヤ５６お
よび絶縁基板５２を水分、湿気、塵から保護する目的で
ケース５４内はシリコーンゲル等のゲル５９が封止され
ている。電気的接続は、ＩＧＢＴチップ５３の表面には
ワイヤボンディングがなされ、ＩＧＢＴチップ５３の裏
面は、絶縁基板５２上の図示していない回路パターン
に、半田５８で接合されている。図中の５５は外部導出
導体である。
よび絶縁基板５２を水分、湿気、塵から保護する目的で
ケース５４内はシリコーンゲル等のゲル５９が封止され
ている。電気的接続は、ＩＧＢＴチップ５３の表面には
ワイヤボンディングがなされ、ＩＧＢＴチップ５３の裏
面は、絶縁基板５２上の図示していない回路パターン
に、半田５８で接合されている。図中の５５は外部導出
導体である。
【０００４】図７、図８は、図６のＩＧＢＴチップの構
成図であり、図７（ａ）はエミッタ側の平面図、図７
（ｂ）はコレクタ電極の平面図である。また、図８は、
図７の要部断面図であり、図８（ａ）は図７（ａ）のＸ
−Ｘ線で切断した要部断面図、図８（ｂ）は図７（ａ）
のＹ−Ｙ線で、且つ、図８（ａ）のＹ−Ｙ線で切断した
要部断面図である。このＩＧＢＴチップ５３はストライ
プセル６７を有している。
成図であり、図７（ａ）はエミッタ側の平面図、図７
（ｂ）はコレクタ電極の平面図である。また、図８は、
図７の要部断面図であり、図８（ａ）は図７（ａ）のＸ
−Ｘ線で切断した要部断面図、図８（ｂ）は図７（ａ）
のＹ−Ｙ線で、且つ、図８（ａ）のＹ−Ｙ線で切断した
要部断面図である。このＩＧＢＴチップ５３はストライ
プセル６７を有している。
【０００５】図７、図８において、ｎ型の半導体基板１
００の表面層にストライプ状のｐウエル領域２２を形成
し、ｐウエル領域２２の表面層にストライプ状のｎエミ
ッタ領域２４を形成し、このｎエミッタ領域２４とｎ半
導体基板１００に挟まれたｐウエル領域上にゲート絶縁
膜２５を介してポリシリコンでゲート電極２６を形成す
る。ポリシリコンのゲート配線６４（ゲートライナー）
を半導体基板１００の表面層に形成したｐウエル領域２
２上に厚い絶縁膜２７を介して形成し、このゲート配線
６４とストライプ状をしたゲート電極２６を接続し、ま
た、ゲート配線６４はＡｌで形成されたゲートパット６
３と接続する。
００の表面層にストライプ状のｐウエル領域２２を形成
し、ｐウエル領域２２の表面層にストライプ状のｎエミ
ッタ領域２４を形成し、このｎエミッタ領域２４とｎ半
導体基板１００に挟まれたｐウエル領域上にゲート絶縁
膜２５を介してポリシリコンでゲート電極２６を形成す
る。ポリシリコンのゲート配線６４（ゲートライナー）
を半導体基板１００の表面層に形成したｐウエル領域２
２上に厚い絶縁膜２７を介して形成し、このゲート配線
６４とストライプ状をしたゲート電極２６を接続し、ま
た、ゲート配線６４はＡｌで形成されたゲートパット６
３と接続する。
【０００６】ｎエミッタ領域２４とＡｌで形成したエミ
ッタ電極６２は、ゲート電極２６上に形成した層間絶縁
膜２８のコンタクトホールを介して接続し、このエミッ
タ電極６２は、ゲート配線６４で、３個のエミッタ電極
部６２ａ、６２ｂ、６２ｃに分割される。一方、半導体
基板１００の裏面側の表面層にｐコレクタ領域２９が形
成され、このｐコレクタ領域２９上にコレクタ電極７０
が形成される。このコレクタ電極７０はＡｌ膜７１、Ｔ
ｉ膜７２、Ｎｉ膜７３、Ａｕ膜７４の４層で全面に形成
される。図ではゲート配線６４の外周に位置する耐圧構
造部は省略している。
ッタ電極６２は、ゲート電極２６上に形成した層間絶縁
膜２８のコンタクトホールを介して接続し、このエミッ
タ電極６２は、ゲート配線６４で、３個のエミッタ電極
部６２ａ、６２ｂ、６２ｃに分割される。一方、半導体
基板１００の裏面側の表面層にｐコレクタ領域２９が形
成され、このｐコレクタ領域２９上にコレクタ電極７０
が形成される。このコレクタ電極７０はＡｌ膜７１、Ｔ
ｉ膜７２、Ｎｉ膜７３、Ａｕ膜７４の４層で全面に形成
される。図ではゲート配線６４の外周に位置する耐圧構
造部は省略している。
【０００７】従来のＩＧＢＴチップ５３の厚さは約３５
０μｍあり、表面電極であるエミッタ電極６２側にはア
ルミワイヤ５６がボンディングされ、裏面電極であるコ
レクタ電極７０は絶縁基板５２上に形成されている図示
していない回路パターンに図６のように半田５８で接合
されている。この場合、ＩＧＢＴチップ５３が３５０μ
ｍと十分に厚かったため、実装前のＩＧＢＴチップ５３
の反り量は僅か数μｍと少なかった。
０μｍあり、表面電極であるエミッタ電極６２側にはア
ルミワイヤ５６がボンディングされ、裏面電極であるコ
レクタ電極７０は絶縁基板５２上に形成されている図示
していない回路パターンに図６のように半田５８で接合
されている。この場合、ＩＧＢＴチップ５３が３５０μ
ｍと十分に厚かったため、実装前のＩＧＢＴチップ５３
の反り量は僅か数μｍと少なかった。
【０００８】しかし、最近、ＩＧＢＴチップ５３の電気
的特性向上を目的に、ＩＧＢＴチップ５３の薄板化が検
討されてきている。ＩＧＢＴチップ５３の薄板化は、Ｉ
ＧＢＴチップ５３の反り量に大きく影響し、半田接合や
ワイヤボンディングによる電気的配線が困難になると心
配されている。図９は、前記のＩＧＢＴを多数形成した
ウエハが反った状態の断面図であり、図１０は、図９の
ウエハの厚さとウエハの反り量を示す図である。
的特性向上を目的に、ＩＧＢＴチップ５３の薄板化が検
討されてきている。ＩＧＢＴチップ５３の薄板化は、Ｉ
ＧＢＴチップ５３の反り量に大きく影響し、半田接合や
ワイヤボンディングによる電気的配線が困難になると心
配されている。図９は、前記のＩＧＢＴを多数形成した
ウエハが反った状態の断面図であり、図１０は、図９の
ウエハの厚さとウエハの反り量を示す図である。
【０００９】ウエハ８０は、厚みが１００μｍ程度にな
ると、反り量は極端に増加している。このウエハ８０を
ダイシングしてＩＧＢＴチップとするとＩＧＢＴチップ
も反ることになる。薄型化されたＩＧＢＴチップ５３が
反る原因は、裏面電極であるコレクタ電極７０を成膜す
る際の成膜応力と、半導体基板１００と裏面電極（コレ
クタ電極７０）のバイメタル効果によるものと考えられ
る。ＩＧＢＴチップは、表面電極（エミッタ電極６２、
ゲート内部配線６５、ゲート配線６４：ゲートライナ
ー）側は凹凸形状をしており、また、エミッタ電極６２
は、ゲート配線６４（ゲートライナー）箇所で分割され
ているが、裏面電極（コレクタ電極７０）側は平坦なベ
タ膜で構成されている。
ると、反り量は極端に増加している。このウエハ８０を
ダイシングしてＩＧＢＴチップとするとＩＧＢＴチップ
も反ることになる。薄型化されたＩＧＢＴチップ５３が
反る原因は、裏面電極であるコレクタ電極７０を成膜す
る際の成膜応力と、半導体基板１００と裏面電極（コレ
クタ電極７０）のバイメタル効果によるものと考えられ
る。ＩＧＢＴチップは、表面電極（エミッタ電極６２、
ゲート内部配線６５、ゲート配線６４：ゲートライナ
ー）側は凹凸形状をしており、また、エミッタ電極６２
は、ゲート配線６４（ゲートライナー）箇所で分割され
ているが、裏面電極（コレクタ電極７０）側は平坦なベ
タ膜で構成されている。
【００１０】このことから、半導体基板１００とべた膜
で形成される裏面電極膜（コレクタ電極１０の膜）との
バイメタル効果と、半導体基板１００と凹凸形状でかつ
分割された表面電極であるエミッタ電極６２によるバイ
メタル効果の違いによって、ＩＧＢＴチップ５３はエミ
ッタ電極６２側に凸状に反る。一般に、厚さが異なる２
つの材料から構成された膜は、温度負荷を掛けた場合、
バイメタル効果により、図１１に示すように曲がり、そ
の曲率ａは、式（１）で表される。
で形成される裏面電極膜（コレクタ電極１０の膜）との
バイメタル効果と、半導体基板１００と凹凸形状でかつ
分割された表面電極であるエミッタ電極６２によるバイ
メタル効果の違いによって、ＩＧＢＴチップ５３はエミ
ッタ電極６２側に凸状に反る。一般に、厚さが異なる２
つの材料から構成された膜は、温度負荷を掛けた場合、
バイメタル効果により、図１１に示すように曲がり、そ
の曲率ａは、式（１）で表される。
【００１１】
【数１】
ａ＝Ｅｓ×ｄｓ2 ／〔６×（αｓ−αｆ）×ΔＴ×Ｅｆ×ｄｆ〕・・・（１）
但し、Ｅはヤング率、ｄは厚さ、αは線膨張係数、ΔＴ
は温度差である。反り量ｈは、二層の膜（ここでは、半
導体基板８１と薄膜８３）の面積が小さい程（図１１の
断面図では、断面の湾曲している方向の長さが短い程）
少なくなる。
は温度差である。反り量ｈは、二層の膜（ここでは、半
導体基板８１と薄膜８３）の面積が小さい程（図１１の
断面図では、断面の湾曲している方向の長さが短い程）
少なくなる。
【００１２】チップサイズ１０ｍｍ□、チップ厚１００
μｍのＩＧＢＴチップ（６００Ｖ／１００Ａ）の裏面電
極を構成しているＡｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜
が単独で形成された場合に、ＩＧＢＴチップがどの程度
反るのかを、バイメタル構造の曲率半径ａを求める式
（１）から計算した結果を表１に示す。
μｍのＩＧＢＴチップ（６００Ｖ／１００Ａ）の裏面電
極を構成しているＡｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜
が単独で形成された場合に、ＩＧＢＴチップがどの程度
反るのかを、バイメタル構造の曲率半径ａを求める式
（１）から計算した結果を表１に示す。
【００１３】
【表１】
それぞれの反り量を重ね合せると、ＩＧＢＴチップの反
り量は２５．０μｍとなる。一方、表１の条件でＩＧＢ
Ｔチップを製作し、反り量を測定すると、裏面電極を成
膜することで４６．８μｍ、さらにこれをアニール処理
（３００℃）することで、２５．５μｍ加わり合計で７
２．３μｍ表面電極側を凸状にして反る。
り量は２５．０μｍとなる。一方、表１の条件でＩＧＢ
Ｔチップを製作し、反り量を測定すると、裏面電極を成
膜することで４６．８μｍ、さらにこれをアニール処理
（３００℃）することで、２５．５μｍ加わり合計で７
２．３μｍ表面電極側を凸状にして反る。
【００１４】アニール処理後の反り量が、計算結果とほ
ぼ一致することから、アニール処理での２５．５μｍの
反り量はバイメタル効果によるものと考えられる。この
ように反ったＩＧＢＴチップでは、半田接合、ワイヤボ
ンディングができた場合でも、ＩＧＢＴチップの中央部
下の半田層が厚く、ボイドが形成される場合があり、ま
た、ボンディングワイヤの接合強度も弱く、実使用（ス
イッチング）では熱抵抗の悪化で接合温度の上昇が大き
く、パワーサイクル耐量の低いパワーＩＧＢＴモジュー
ルとなる可能性がある。
ぼ一致することから、アニール処理での２５．５μｍの
反り量はバイメタル効果によるものと考えられる。この
ように反ったＩＧＢＴチップでは、半田接合、ワイヤボ
ンディングができた場合でも、ＩＧＢＴチップの中央部
下の半田層が厚く、ボイドが形成される場合があり、ま
た、ボンディングワイヤの接合強度も弱く、実使用（ス
イッチング）では熱抵抗の悪化で接合温度の上昇が大き
く、パワーサイクル耐量の低いパワーＩＧＢＴモジュー
ルとなる可能性がある。
【００１５】
【発明が解決しようとする課題】上記のように薄板化さ
れた半導体チップでは、温度負荷がかかるプロセスを経
て、バイメタル効果によって、半導体チップが大きく反
り、半導体チップを絶縁基板に半田接合した際、半田層
にボイドが残ることになる。よって、薄板化された半導
体チップであっても、如何にバイメタル効果による反り
量を抑えるかが課題である。
れた半導体チップでは、温度負荷がかかるプロセスを経
て、バイメタル効果によって、半導体チップが大きく反
り、半導体チップを絶縁基板に半田接合した際、半田層
にボイドが残ることになる。よって、薄板化された半導
体チップであっても、如何にバイメタル効果による反り
量を抑えるかが課題である。
【００１６】そのため、図１２に示すように、半導体チ
ップの裏面膜上に形成した厚い金属放熱体を分割して、
バイメタル効果を抑制し、半導体チップの反りを抑える
ことが特開昭５６−１３４７５０号公報に開示されてい
る。この公報では、半導体チップ９１の裏面膜９２をＮ
ｉＣｒ膜とＡｕ膜で形成し、さらに、この裏面膜９２上
に４０μｍ厚さのＡｕの金属放熱体９３を形成し、この
金属放熱体９３と回路基板９４を半田９５で接合する。
このとき、厚い金属放熱体９３にスリット９６（分離領
域：スリット）を形成することで、バイメタル効果を抑
制して、半導体チップ９１の反りを防止している。
ップの裏面膜上に形成した厚い金属放熱体を分割して、
バイメタル効果を抑制し、半導体チップの反りを抑える
ことが特開昭５６−１３４７５０号公報に開示されてい
る。この公報では、半導体チップ９１の裏面膜９２をＮ
ｉＣｒ膜とＡｕ膜で形成し、さらに、この裏面膜９２上
に４０μｍ厚さのＡｕの金属放熱体９３を形成し、この
金属放熱体９３と回路基板９４を半田９５で接合する。
このとき、厚い金属放熱体９３にスリット９６（分離領
域：スリット）を形成することで、バイメタル効果を抑
制して、半導体チップ９１の反りを防止している。
【００１７】しかし、薄膜化した半導体チップ（例え
ば、ＩＧＢＴチップ）においては、裏面電極（コレクタ
電極）を形成し、この裏面電極を、表面電極（エミッタ
電極など）の分割パターンと無関係に分割すると、バイ
メタル効果の抑制は必ずしも十分でなく、表面側を凸状
にして反る。この発明の目的は、前記の課題を解決し
て、薄膜化した半導体チップの反り量を小さくして、絶
縁基板に半導体チップをボイドなしに半田接合した半導
体装置を提供することにある。
ば、ＩＧＢＴチップ）においては、裏面電極（コレクタ
電極）を形成し、この裏面電極を、表面電極（エミッタ
電極など）の分割パターンと無関係に分割すると、バイ
メタル効果の抑制は必ずしも十分でなく、表面側を凸状
にして反る。この発明の目的は、前記の課題を解決し
て、薄膜化した半導体チップの反り量を小さくして、絶
縁基板に半導体チップをボイドなしに半田接合した半導
体装置を提供することにある。
【００１８】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体基板の表面側上に形成した制御電極と、該
制御電極と接続する制御配線と、分離領域で分割された
第１主電極と、前記半導体基板の裏面側上に形成した第
２主電極とを有する半導体装置において、前記裏面側の
第２主電極に前記分離領域箇所を垂直投影し、該垂直投
影された分離領域箇所の前記第２主電極にスリットを形
成する構成とする。
めに、半導体基板の表面側上に形成した制御電極と、該
制御電極と接続する制御配線と、分離領域で分割された
第１主電極と、前記半導体基板の裏面側上に形成した第
２主電極とを有する半導体装置において、前記裏面側の
第２主電極に前記分離領域箇所を垂直投影し、該垂直投
影された分離領域箇所の前記第２主電極にスリットを形
成する構成とする。
【００１９】また、前記裏面側の第２主電極に前記制御
配線を垂直投影し、該垂直投影された制御配線箇所の前
記第２主電極にスリットを形成するとよい。前記制御電
極がストライプ状に形成され、前記裏面側の第２主電極
に前記制御電極を垂直投影し、該垂直投影されたストラ
イプ状の制御電極像の長手方向に、前記第２主電極にス
リットを形成するとよい。
配線を垂直投影し、該垂直投影された制御配線箇所の前
記第２主電極にスリットを形成するとよい。前記制御電
極がストライプ状に形成され、前記裏面側の第２主電極
に前記制御電極を垂直投影し、該垂直投影されたストラ
イプ状の制御電極像の長手方向に、前記第２主電極にス
リットを形成するとよい。
【００２０】また、前記第２主電極が複数の薄膜を積層
して形成され、該薄膜のうち最も剛性の大きい薄膜を部
分的に除去し、前記第２主電極にスリットを形成すると
よい。また、半導体基板の第１主面の表面層にストライ
プ状に形成したウエル領域と、該ウエル領域の表面層に
ストライプ状に形成したエミッタ領域と、該エミッタ領
域と前記ウエル領域に挟まれた前記半導体基板上にゲー
ト絶縁膜を介してストライプ状に形成したゲート電極
と、該ゲート電極と接続するゲート配線と、該ゲート配
線と接続するゲートパッド、前記エミッタ領域と接続す
るエミッタ電極と、前記半導体基板の第２主面の表面層
に形成したコレクタ領域と、該コレクタ領域上に形成し
たコレクタ電極とを有する半導体装置において、前記エ
ミッタ電極が分離領域で複数個に分割され、前記コレク
タ電極に前記分離領域を垂直投影し、該垂直投影された
分離領域箇所の前記コレクタ電極にスリットを形成する
構成とする。
して形成され、該薄膜のうち最も剛性の大きい薄膜を部
分的に除去し、前記第２主電極にスリットを形成すると
よい。また、半導体基板の第１主面の表面層にストライ
プ状に形成したウエル領域と、該ウエル領域の表面層に
ストライプ状に形成したエミッタ領域と、該エミッタ領
域と前記ウエル領域に挟まれた前記半導体基板上にゲー
ト絶縁膜を介してストライプ状に形成したゲート電極
と、該ゲート電極と接続するゲート配線と、該ゲート配
線と接続するゲートパッド、前記エミッタ領域と接続す
るエミッタ電極と、前記半導体基板の第２主面の表面層
に形成したコレクタ領域と、該コレクタ領域上に形成し
たコレクタ電極とを有する半導体装置において、前記エ
ミッタ電極が分離領域で複数個に分割され、前記コレク
タ電極に前記分離領域を垂直投影し、該垂直投影された
分離領域箇所の前記コレクタ電極にスリットを形成する
構成とする。
【００２１】また、前記コレクタ電極に前記ゲート配線
を垂直投影し、該垂直投影されたゲート配線箇所の前記
コレクタ電極にスリットを形成するとよい。また、前記
コレクタ電極に前記ストライプ状のゲート電極を垂直投
影し、該垂直投影されたストライプ状のゲート電極像の
長手方向に沿って、前記コレクタ電極にスリットを形成
するとよい。
を垂直投影し、該垂直投影されたゲート配線箇所の前記
コレクタ電極にスリットを形成するとよい。また、前記
コレクタ電極に前記ストライプ状のゲート電極を垂直投
影し、該垂直投影されたストライプ状のゲート電極像の
長手方向に沿って、前記コレクタ電極にスリットを形成
するとよい。
【００２２】また、前記コレクタ電極が複数の薄膜を積
層して形成され、該薄膜のうち最も剛性の大きい薄膜を
部分的に除去し、前記コレクタ電極に前記スリットを形
成するとよい。また、前記ゲート電極および前記ゲート
配線がポリシリコンで形成されるとよい。
層して形成され、該薄膜のうち最も剛性の大きい薄膜を
部分的に除去し、前記コレクタ電極に前記スリットを形
成するとよい。また、前記ゲート電極および前記ゲート
配線がポリシリコンで形成されるとよい。
【００２３】また、前記半導体基板の厚さが、５０μｍ
以上で１５０μｍ以下であるとよい。
以上で１５０μｍ以下であるとよい。
【発明の実施の形態】図１および図２は、この発明の第
１実施例の半導体装置の構成図であり、図１（ａ）はエ
ミッタ側の平面図、図１（ｂ）はコレクタ電極の平面図
であり、図２（ａ）は図１（ａ）のＸ−Ｘ線で切断した
要部断面図、図２（ｂ）は図１（ａ）のＹ−Ｙ線で、且
つ、図２（ａ）のＹ−Ｙ線で切断した要部断面図であ
る。この図はＩＧＢＴチップでストライプセル７を有す
る。尚、図２のエミッタ電極、コレクタ電極を除く他の
箇所では、図８と同一の符号を記した。
１実施例の半導体装置の構成図であり、図１（ａ）はエ
ミッタ側の平面図、図１（ｂ）はコレクタ電極の平面図
であり、図２（ａ）は図１（ａ）のＸ−Ｘ線で切断した
要部断面図、図２（ｂ）は図１（ａ）のＹ−Ｙ線で、且
つ、図２（ａ）のＹ−Ｙ線で切断した要部断面図であ
る。この図はＩＧＢＴチップでストライプセル７を有す
る。尚、図２のエミッタ電極、コレクタ電極を除く他の
箇所では、図８と同一の符号を記した。
【００２４】ｎ型の半導体基板１００の表面層にストラ
イプ状のｐウエル領域２２を形成し、ｐウエル領域２２
の表面層にストライプ状のｎエミッタ領域２４を形成
し、このｎエミッタ領域２４と半導体基板１００に挟ま
れたｐウエル領域上にゲート絶縁膜２５を介してポリシ
リコンでゲート電極２６をストライプ状に形成する。ポ
リシリコンのゲート配線４（ゲートライナー）を半導体
基板１００の表面層に形成したｐウエル領域２２上に厚
い絶縁膜２７を介して形成し、このゲート配線４とゲー
ト電極２６は接続し、また、ゲート配線４はＡｌで形成
されたゲートパット３と接続する。
イプ状のｐウエル領域２２を形成し、ｐウエル領域２２
の表面層にストライプ状のｎエミッタ領域２４を形成
し、このｎエミッタ領域２４と半導体基板１００に挟ま
れたｐウエル領域上にゲート絶縁膜２５を介してポリシ
リコンでゲート電極２６をストライプ状に形成する。ポ
リシリコンのゲート配線４（ゲートライナー）を半導体
基板１００の表面層に形成したｐウエル領域２２上に厚
い絶縁膜２７を介して形成し、このゲート配線４とゲー
ト電極２６は接続し、また、ゲート配線４はＡｌで形成
されたゲートパット３と接続する。
【００２５】ｎエミッタ領域２４とＡｌで形成したエミ
ッタ電極２は、ゲート電極２６上に形成した層間絶縁膜
２８のコンタクトホールを介して接続し、このエミッタ
電極２は、ゲート配線４で、３個のエミッタ電極部２
ａ、２ｂ、２ｃに分割される。前記したように、ｎエミ
ッタ領域２４が形成されたｐウエル領域２２はストライ
プ状をしており、従って、このＩＧＢＴはストライプセ
ル７を有している。尚、図中の２１はｎ- ドリフト領域
である。
ッタ電極２は、ゲート電極２６上に形成した層間絶縁膜
２８のコンタクトホールを介して接続し、このエミッタ
電極２は、ゲート配線４で、３個のエミッタ電極部２
ａ、２ｂ、２ｃに分割される。前記したように、ｎエミ
ッタ領域２４が形成されたｐウエル領域２２はストライ
プ状をしており、従って、このＩＧＢＴはストライプセ
ル７を有している。尚、図中の２１はｎ- ドリフト領域
である。
【００２６】一方、半導体基板１００の裏面側の表面層
にｐコレクタ領域２９が形成され、このｐコレクタ領域
２９上にコレクタ電極１０が形成される。このコレクタ
電極１０はＡｌ膜３１、Ｔｉ膜３２、Ｎｉ膜３３、Ａｕ
膜３４の４層で形成される。この４つの層の中の剛性が
大きいＮｉ膜３３について、前記のエミッタ電極２の分
離領域９（ゲート配線４）をコレクタ電極１０へ垂直投
影した箇所（分離領域１１）で、Ｎｉ膜３３を部分的に
除去し、他の膜であるＡｌ膜３１、Ｔｉ膜３２およびＡ
ｕ膜３４は半導体基板１００の裏面全面に形成する。こ
うすることで、Ｎｉ膜３３が除去された分離領域１１が
コレクタ電極１０のスリットとなる。
にｐコレクタ領域２９が形成され、このｐコレクタ領域
２９上にコレクタ電極１０が形成される。このコレクタ
電極１０はＡｌ膜３１、Ｔｉ膜３２、Ｎｉ膜３３、Ａｕ
膜３４の４層で形成される。この４つの層の中の剛性が
大きいＮｉ膜３３について、前記のエミッタ電極２の分
離領域９（ゲート配線４）をコレクタ電極１０へ垂直投
影した箇所（分離領域１１）で、Ｎｉ膜３３を部分的に
除去し、他の膜であるＡｌ膜３１、Ｔｉ膜３２およびＡ
ｕ膜３４は半導体基板１００の裏面全面に形成する。こ
うすることで、Ｎｉ膜３３が除去された分離領域１１が
コレクタ電極１０のスリットとなる。
【００２７】つまり、エミッタ電極２と同様のパターン
にＮｉ膜３３を形成する。この場合、エミッタ電極２が
形成されないＩＧＢＴチップ１の外周部に対応する裏面
のコレクタ電極１０の除去領域（分離領域１１：スリッ
ト）をＩＧＢＴチップ１の外周端まで延長する。その他
の膜（Ａｌ膜３１、Ｔｉ膜３２、Ａｕ膜３３）はＩＧＢ
Ｔチップ１の裏面全面に形成する。図ではゲート配線４
の外周に位置する耐圧構造部は省略している。
にＮｉ膜３３を形成する。この場合、エミッタ電極２が
形成されないＩＧＢＴチップ１の外周部に対応する裏面
のコレクタ電極１０の除去領域（分離領域１１：スリッ
ト）をＩＧＢＴチップ１の外周端まで延長する。その他
の膜（Ａｌ膜３１、Ｔｉ膜３２、Ａｕ膜３３）はＩＧＢ
Ｔチップ１の裏面全面に形成する。図ではゲート配線４
の外周に位置する耐圧構造部は省略している。
【００２８】尚、前記において、剛性が大きいとは、温
度差によって、膜自体の膨張または収縮する力が大きい
ことをいう。前記のように、コレクタ電極１０のＮｉ膜
３３のパターンをエミッタ電極２と同じパターン（エミ
ッタ電極２の分離領域９とコレクタ電極の分離領域１１
（スリット）を合わせること）とすることで、表面電極
と裏面電極のパターンが対称となり、バイメタル効果を
大幅に抑制できる。その結果、反り量の少ないＩＧＢＴ
チップとすることができて、図示しない絶縁基板（回路
パターンが形成されている）へのＩＧＢＴチップ１の半
田接合がボイドなしに良好に行うことができる。
度差によって、膜自体の膨張または収縮する力が大きい
ことをいう。前記のように、コレクタ電極１０のＮｉ膜
３３のパターンをエミッタ電極２と同じパターン（エミ
ッタ電極２の分離領域９とコレクタ電極の分離領域１１
（スリット）を合わせること）とすることで、表面電極
と裏面電極のパターンが対称となり、バイメタル効果を
大幅に抑制できる。その結果、反り量の少ないＩＧＢＴ
チップとすることができて、図示しない絶縁基板（回路
パターンが形成されている）へのＩＧＢＴチップ１の半
田接合がボイドなしに良好に行うことができる。
【００２９】勿論、Ｔｉ膜３２やＡｕ膜３４も、Ｎｉ膜
３３と同一のパターンで除去しても構わない。これらの
膜はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法で形成されその膜厚は、Ａｌ膜３１は
０．１μｍ、Ｔｉ膜３２は０．０７５μｍ、Ｎｉ膜３３
は０．７μｍ、Ａｕ膜３４は０．２μｍであり、ｎ半導
体基板１００の厚みは１００μｍである。
３３と同一のパターンで除去しても構わない。これらの
膜はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法で形成されその膜厚は、Ａｌ膜３１は
０．１μｍ、Ｔｉ膜３２は０．０７５μｍ、Ｎｉ膜３３
は０．７μｍ、Ａｕ膜３４は０．２μｍであり、ｎ半導
体基板１００の厚みは１００μｍである。
【００３０】この発明が適用されるｎ半導体基板１００
の厚みとしては、５０μｍから１５０μｍである。１５
０μｍを超えると、反りが小さくなるのでコレクタ電極
１０の分割は不要となる。また、５０μｍ未満では、Ｉ
ＧＢＴチップ１が割れやすくなり実用化が困難である。
図３および図４は、この発明の第２実施例の半導体装置
の構成図であり、図３（ａ）はエミッタ側の平面図、図
３（ｂ）はコレクタ電極の平面図であり、図４（ａ）は
図３（ａ）のＸ−Ｘ線で切断した要部断面図、図４
（ｂ）は図３（ａ）のＹ−Ｙ線で、且つ、図４（ａ）の
Ｙ−Ｙ線で切断した要部断面図である。この図はストラ
イプセル７を有するＩＧＢＴチップであり、エミッタ側
の平面図（分割パターン）は図１（ａ）と同じであり、
コレクタ電極の平面図（分割パターン）が図１（ｂ）と
は異なる。
の厚みとしては、５０μｍから１５０μｍである。１５
０μｍを超えると、反りが小さくなるのでコレクタ電極
１０の分割は不要となる。また、５０μｍ未満では、Ｉ
ＧＢＴチップ１が割れやすくなり実用化が困難である。
図３および図４は、この発明の第２実施例の半導体装置
の構成図であり、図３（ａ）はエミッタ側の平面図、図
３（ｂ）はコレクタ電極の平面図であり、図４（ａ）は
図３（ａ）のＸ−Ｘ線で切断した要部断面図、図４
（ｂ）は図３（ａ）のＹ−Ｙ線で、且つ、図４（ａ）の
Ｙ−Ｙ線で切断した要部断面図である。この図はストラ
イプセル７を有するＩＧＢＴチップであり、エミッタ側
の平面図（分割パターン）は図１（ａ）と同じであり、
コレクタ電極の平面図（分割パターン）が図１（ｂ）と
は異なる。
【００３１】図１（ｂ）との違いは、図３のエミッタ電
極２下のストライプ状をしたゲート電極２６をコレクタ
電極１０へ垂直投影し、その投影されたストライプ状の
ゲート電極２６の影像の長手方向に、分離領域１１ａを
設けて、この分離領域１１ａで、コレクタ電極１０を分
割した点である。コレクタ電極１０が分離領域１１ａで
分割されることで、コレクタ電極は６個のコレクタ電極
部１０ａ〜１０ｆに分割される。この分離領域１１ａは
スリットである。
極２下のストライプ状をしたゲート電極２６をコレクタ
電極１０へ垂直投影し、その投影されたストライプ状の
ゲート電極２６の影像の長手方向に、分離領域１１ａを
設けて、この分離領域１１ａで、コレクタ電極１０を分
割した点である。コレクタ電極１０が分離領域１１ａで
分割されることで、コレクタ電極は６個のコレクタ電極
部１０ａ〜１０ｆに分割される。この分離領域１１ａは
スリットである。
【００３２】このようにコレクタ電極１０の分割を、エ
ミッタ電極２の分割と同じにし、さらに、ストライプ状
のゲート電極２６の長手方向に分割すること（つまり、
スリットを長手方向に形成すること）で、第１実施例よ
りバイメタル効果をさらに抑制することができる。図５
は、バイメタル効果による反り量を実測した結果を示す
図である。ＩＧＢＴチップの厚さを１００μｍ、ＩＧＢ
Ｔチップサイズを１０ｍｍ□とした際、コレクタ電極を
構成するＮｉ層をエミッタ電極２のパターンに合わせて
３個に分割した場合（第１実施例）と、さらにストライ
プ状のゲート電極を長手方向に分割し、６分割した場合
（第２実施例）および分割しない場合（従来例）を示
す。参考までに、エミッタ電極２パターンに合わせない
で、ランダムに３箇所分割した場合と６個分割した場合
を点線で示す。
ミッタ電極２の分割と同じにし、さらに、ストライプ状
のゲート電極２６の長手方向に分割すること（つまり、
スリットを長手方向に形成すること）で、第１実施例よ
りバイメタル効果をさらに抑制することができる。図５
は、バイメタル効果による反り量を実測した結果を示す
図である。ＩＧＢＴチップの厚さを１００μｍ、ＩＧＢ
Ｔチップサイズを１０ｍｍ□とした際、コレクタ電極を
構成するＮｉ層をエミッタ電極２のパターンに合わせて
３個に分割した場合（第１実施例）と、さらにストライ
プ状のゲート電極を長手方向に分割し、６分割した場合
（第２実施例）および分割しない場合（従来例）を示
す。参考までに、エミッタ電極２パターンに合わせない
で、ランダムに３箇所分割した場合と６個分割した場合
を点線で示す。
【００３３】コレクタ電極の分割パターンをエミッタ電
極の分割パターンに合わせ、また、、コレクタ電極をス
トライプ状のゲート電極を長手方向に分割することで、
バイメタル効果によるＩＧＢＴチップの反り量がランダ
ムに分割した場合と比べて小さくなることが分かる。上
記のように、ＩＧＢＴチップの裏面電極であるコレクタ
電極１０を構成するＮｉ層３３を分割することで、バイ
メタル効果による半導体チップの反り量を軽減でき、組
立工程での不良を抑え、高品質な半導体装置を提供でき
る。
極の分割パターンに合わせ、また、、コレクタ電極をス
トライプ状のゲート電極を長手方向に分割することで、
バイメタル効果によるＩＧＢＴチップの反り量がランダ
ムに分割した場合と比べて小さくなることが分かる。上
記のように、ＩＧＢＴチップの裏面電極であるコレクタ
電極１０を構成するＮｉ層３３を分割することで、バイ
メタル効果による半導体チップの反り量を軽減でき、組
立工程での不良を抑え、高品質な半導体装置を提供でき
る。
【００３４】なお、これらの実施例は、ＩＧＢＴチップ
に限らず、半導体チップを回路パターンに接合して使用
するパワーデバイスに共通したものである。
に限らず、半導体チップを回路パターンに接合して使用
するパワーデバイスに共通したものである。
【００３５】
【発明の効果】この発明によると、表面電極パターン
（エミッタ電極分割パターン、ストライプ状のゲート電
極パターン）に合わせて、裏面電極を分割すること（ス
リットを形成すること）で、半導体チップのバイメタル
効果による反り量を小さくできて、半導体チップの半田
付けをボイドなしで容易にできる。その結果、信頼性の
高い半導体装置を製作することができる。
（エミッタ電極分割パターン、ストライプ状のゲート電
極パターン）に合わせて、裏面電極を分割すること（ス
リットを形成すること）で、半導体チップのバイメタル
効果による反り量を小さくできて、半導体チップの半田
付けをボイドなしで容易にできる。その結果、信頼性の
高い半導体装置を製作することができる。
【図１】この発明の第１実施例の半導体装置の構成図で
あり、（ａ）はエミッタ側の平面図、（ｂ）はコレクタ
電極の平面図
あり、（ａ）はエミッタ側の平面図、（ｂ）はコレクタ
電極の平面図
【図２】この発明の第１実施例の半導体装置の構成図で
あり、（ａ）は図１（ａ）のＸ−Ｘ線で切断した要部断
面図、（ｂ）は図１（ａ）のＹ−Ｙ線で、且つ、図２
（ａ）のＹ−Ｙ線で切断した要部断面図
あり、（ａ）は図１（ａ）のＸ−Ｘ線で切断した要部断
面図、（ｂ）は図１（ａ）のＹ−Ｙ線で、且つ、図２
（ａ）のＹ−Ｙ線で切断した要部断面図
【図３】この発明の第２実施例の半導体装置の構成図で
あり、（ａ）はエミッタ側の平面図、（ｂ）はコレクタ
電極の平面図
あり、（ａ）はエミッタ側の平面図、（ｂ）はコレクタ
電極の平面図
【図４】この発明の第２実施例の半導体装置の構成図で
あり、（ａ）は図３（ａ）のＸ−Ｘ線で切断した要部断
面図、（ｂ）は図３（ａ）のＹ−Ｙ線で、且つ、図４
（ａ）のＹ−Ｙ線で切断した要部断面図
あり、（ａ）は図３（ａ）のＸ−Ｘ線で切断した要部断
面図、（ｂ）は図３（ａ）のＹ−Ｙ線で、且つ、図４
（ａ）のＹ−Ｙ線で切断した要部断面図
【図５】バイメタル効果による反り量を実測した結果を
示す図
示す図
【図６】半導体装置の要部断面図
【図７】図６のＩＧＢＴチップの構成図であり、（ａ）
はエミッタ側の平面図、（ｂ）はコレクタ電極の平面図
はエミッタ側の平面図、（ｂ）はコレクタ電極の平面図
【図８】（ａ）は図７（ａ）のＸ−Ｘ線で切断した要部
断面図、（ｂ）は図７（ａ）のＹ−Ｙ線で、且つ、図８
（ａ）のＹ−Ｙ線で切断した要部断面図
断面図、（ｂ）は図７（ａ）のＹ−Ｙ線で、且つ、図８
（ａ）のＹ−Ｙ線で切断した要部断面図
【図９】ＩＧＢＴを形成したウエハが反った状態の断面
図
図
【図１０】図９のウエハの厚さとウエハの反り量を示す
図
図
【図１１】バイメタル効果を説明する図
【図１２】従来の半導体装置の要部断面図
１ ＩＧＢＴチップ
２ エミッタ電極
２ａ、２ｂ、２ｃ エミッタ電極部
３ ゲートパッド
４ ゲート配線
７ ストライプセル
９ 分離領域（エミッタ電極）
１０ ｐコレクタ電極
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ コ
レクタ電極部 １１、１１ａ 分離領域（コレクタ電極） ２１ ｎ- ドリフト領域 ２２ ｐウエル領域 ２４ ｎエミッタ領域 ２５ ゲート絶縁膜 ２６ ゲート電極 ２７ 絶縁膜 ２８ 層間絶縁膜 ２９ コレクタ領域 ３１ Ａｌ膜 ３２ Ｔｉ膜 ３３ Ｎｉ膜 ３４ Ａｕ膜 １００ 半導体基板
レクタ電極部 １１、１１ａ 分離領域（コレクタ電極） ２１ ｎ- ドリフト領域 ２２ ｐウエル領域 ２４ ｎエミッタ領域 ２５ ゲート絶縁膜 ２６ ゲート電極 ２７ 絶縁膜 ２８ 層間絶縁膜 ２９ コレクタ領域 ３１ Ａｌ膜 ３２ Ｔｉ膜 ３３ Ｎｉ膜 ３４ Ａｕ膜 １００ 半導体基板
Claims (10)
- 【請求項１】半導体基板の表面側上に形成した制御電極
と、該制御電極と接続する制御配線と、分離領域で分割
された第１主電極と、前記半導体基板の裏面側上に形成
した第２主電極とを有する半導体装置において、 前記裏面側の第２主電極に前記分離領域箇所を垂直投影
し、該垂直投影された分離領域箇所の前記第２主電極に
スリットを形成することを特徴とする半導体装置。 - 【請求項２】前記裏面側の第２主電極に前記制御配線を
垂直投影し、該垂直投影された制御配線箇所の前記第２
主電極にスリットを形成することを特徴とする請求項１
に記載の半導体装置。 - 【請求項３】前記制御電極がストライプ状に形成され、
前記裏面側の第２主電極に前記制御電極を垂直投影し、
該垂直投影されたストライプ状の制御電極像の長手方向
に沿って、前記第２主電極にスリットを形成することを
特徴とする請求項１に記載の半導体装置。 - 【請求項４】前記第２主電極が複数の薄膜を積層して形
成され、該薄膜のうち最も剛性の大きい薄膜を部分的に
除去し、前記第２主電極にスリットを形成することを特
徴とする請求項１〜３のいずれか一項に記載の半導体装
置。 - 【請求項５】半導体基板の第１主面の表面層にストライ
プ状に形成したウエル領域と、該ウエル領域の表面層に
ストライプ状に形成したエミッタ領域と、該エミッタ領
域と前記ウエル領域に挟まれた前記半導体基板上にゲー
ト絶縁膜を介してストライプ状に形成したゲート電極
と、該ゲート電極と接続するゲート配線と、該ゲート配
線と接続するゲートパッド、前記エミッタ領域と接続す
るエミッタ電極と、前記半導体基板の第２主面の表面層
に形成したコレクタ領域と、該コレクタ領域上に形成し
たコレクタ電極とを有する半導体装置において、 前記エミッタ電極が分離領域で複数個に分割され、前記
コレクタ電極に前記分離領域を垂直投影し、該垂直投影
された分離領域箇所の前記コレクタ電極にスリットを形
成することを特徴とする半導体装置。 - 【請求項６】前記コレクタ電極に前記ゲート配線を垂直
投影し、該垂直投影されたゲート配線箇所の前記コレク
タ電極にスリットを形成することを特徴とする請求項５
半導体装置。 - 【請求項７】前記コレクタ電極に前記ストライプ状のゲ
ート電極を垂直投影し、該垂直投影されたストライプ状
のゲート電極像の長手方向に沿って、前記コレクタ電極
にスリットを形成することを特徴とする請求項５に記載
の半導体装置。 - 【請求項８】前記コレクタ電極が複数の薄膜を積層して
形成され、該薄膜のうち最も剛性の大きい薄膜を部分的
に除去し、前記コレクタ電極に前記スリットを形成する
ことを特徴とする請求項５〜７のいずれか一項に記載の
半導体装置。 - 【請求項９】前記ゲート電極および前記ゲート配線がポ
リシリコンで形成されることを特徴とする請求項５〜７
のいずれか一項に記載の半導体装置。 - 【請求項１０】前記半導体基板の厚さが５０μｍ以上で
１５０μｍ以下であること特徴とする請求項１〜７のい
ずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019939A JP2003224275A (ja) | 2002-01-29 | 2002-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019939A JP2003224275A (ja) | 2002-01-29 | 2002-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003224275A true JP2003224275A (ja) | 2003-08-08 |
Family
ID=27743596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002019939A Pending JP2003224275A (ja) | 2002-01-29 | 2002-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003224275A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691713B2 (en) | 2013-06-11 | 2017-06-27 | Denso Corporation | Semiconductor device |
| JP2017204570A (ja) * | 2016-05-11 | 2017-11-16 | 株式会社デンソー | 半導体装置 |
| DE112016007464T5 (de) | 2016-11-21 | 2019-08-14 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| JP2021027135A (ja) * | 2019-08-02 | 2021-02-22 | 株式会社デンソー | 半導体装置及びその製造方法 |
-
2002
- 2002-01-29 JP JP2002019939A patent/JP2003224275A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691713B2 (en) | 2013-06-11 | 2017-06-27 | Denso Corporation | Semiconductor device |
| JP2017204570A (ja) * | 2016-05-11 | 2017-11-16 | 株式会社デンソー | 半導体装置 |
| DE112016007464T5 (de) | 2016-11-21 | 2019-08-14 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US10818630B2 (en) | 2016-11-21 | 2020-10-27 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2021027135A (ja) * | 2019-08-02 | 2021-02-22 | 株式会社デンソー | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456492B2 (en) | Semiconductor device having semiconductor element, insulation substrate and metal electrode | |
| US7944045B2 (en) | Semiconductor module molded by resin with heat radiation plate opened outside from mold | |
| JP3333409B2 (ja) | 半導体モジュール | |
| US7951645B2 (en) | Power module for low thermal resistance and method of fabricating the same | |
| JPS6038867B2 (ja) | 絶縁型半導体装置 | |
| US20170338189A1 (en) | Insulated circuit board, power module and power unit | |
| KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
| US11842942B2 (en) | Structure and method related to a power module using a hybrid spacer | |
| JP4073876B2 (ja) | 半導体装置 | |
| JP3928488B2 (ja) | 半導体装置およびその製造方法 | |
| JP6759784B2 (ja) | 半導体モジュール | |
| US11201099B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003224275A (ja) | 半導体装置 | |
| JP4442609B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000323647A (ja) | モジュール型半導体装置及びその製造方法 | |
| JP3882648B2 (ja) | 半導体装置およびその製造方法 | |
| US10211118B2 (en) | Semiconductor module | |
| US11646249B2 (en) | Dual-side cooling semiconductor packages and related methods | |
| US20240136247A1 (en) | Structure and method related to a power module using a hybrid spacer | |
| JP3522975B2 (ja) | 半導体装置 | |
| JP2005050919A (ja) | 回路基板および半導体装置 | |
| JP7306294B2 (ja) | 半導体モジュール | |
| US20230335459A1 (en) | Thermal mismatch reduction in semiconductor device modules | |
| US8258615B2 (en) | Semiconductor device and fabricating method thereof | |
| JP2009302579A (ja) | 半導体装置およびその製造方法 |