CN108463884B - 电子模块 - Google Patents

电子模块 Download PDF

Info

Publication number
CN108463884B
CN108463884B CN201680064872.1A CN201680064872A CN108463884B CN 108463884 B CN108463884 B CN 108463884B CN 201680064872 A CN201680064872 A CN 201680064872A CN 108463884 B CN108463884 B CN 108463884B
Authority
CN
China
Prior art keywords
rear surface
exposed
terminal
portions
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680064872.1A
Other languages
English (en)
Other versions
CN108463884A (zh
Inventor
神山悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN108463884A publication Critical patent/CN108463884A/zh
Application granted granted Critical
Publication of CN108463884B publication Critical patent/CN108463884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明的电子模块，包括：封装部90；电子元件15、25，被配置在所述封装部90内；背面露出导体10、20、30，具有：背面从所述封装部90露出的背面露出部12、22、32、以及从所述背面露出部12、22、32延伸，并从所述封装部90的侧面向外部突出的一方端子部11、21、31；以及背面非露出导体40、50，具有：被封入所述封装部90内的非露出部42、52、以及从所述非露出部42、52延伸，并从所述封装部90的侧面向外部突出的另一方端子部41、51，其中，所述电子元件15、25被载置在所述背面露出部12、22、32上，所述另一方端子部41、51的宽度比所述一方端子部11、21、31的宽度更窄。

Description

电子模块
技术领域
本发明涉及电子模块。
背景技术
以往，被用于汽车等乘用工具中的逆变器电路和继电器电路中所使用的电子模块已被普遍认知。在专利第5067679号中，公开了一种具有电源端子、输出端子以及接地端子的电子模块。
这种电子模块往往被期望提升电子元件的散热效率。因此，一般会考虑使与端子部一体化的基端部的背面整体露出于模塑树脂等的封装部。然而，对于与宽度较细端子部一体化的基端部而言，一旦其背面整体露出，则有可能会增大其从封装部上脱落的可能性。另外，将宽度较细的基端部利用树脂进行封入时对其的控制也比较困难，还可能会出现因封装部毛边(Burr)而导致的基端部外观缺陷。
鉴于上述问题，本发明的目的是提供一种电子模块，其能够降低包含端子部的导体从封装部脱落的可能性，并减少因封装部毛边而引发基端部外观缺陷的可能性。
发明内容
本实施方式涉及的电子模块，可以包括：
封装部；
电子元件，被配置在所述封装部内；
背面露出导体，具有：背面从所述封装部露出的背面露出部、以及从所述背面露出部延伸，并从所述封装部的侧面向外部突出的一方端子部；以及
背面非露出导体，具有：被封入所述封装部内的非露出部、以及从所述非露出部延伸，并从所述封装部的侧面向外部突出的另一方端子部，
其中，所述电子元件被载置在所述背面露出部上，
所述另一方端子部的宽度比所述一方端子部的宽度更窄。
在本实施方式涉及的电子模块中，可以是：
所述背面露出导体具有被配置在所述背面露出部与所述一方端子部之间的，并且朝所述封装部内弯曲的内部弯曲部。
在本实施方式涉及的电子模块中，可以是：
所述背面露出部具有载置所述电子元件的第一背面露出部，
所述一方端子部具有从所述第一背面露出部延伸的第一端子部，
所述第一端子部以及所述另一方端子部从所述封装部的一个侧面向外部突出。
在本实施方式涉及的电子模块中，可以是：
所述第一端子部被配置有多个，
所述另一方端子部具有第四端子部以及第五端子部，
在至少一对所述第一端子部之间，分别配置有一个所述第四端子部以及所述第五端子部。
在本实施方式涉及的电子模块中，可以是：
所述第一背面露出部被配置有多个，
在至少一对所述第一背面露出部之间，配置有至少一个所述非露出部。
在本实施方式涉及的电子模块中，可以是：
所述背面露出部具有：载置所述电子元件的第二背面露出部、以及不载置所述电子元件的第三背面露出部，
所述一方端子部具有：从所述第二背面露出部延伸的第二端子部、以及从所述第三背面露出部延伸的第三端子部，
所述第二端子部以及所述第三端子部从所述封装部的另一个侧面向外部突出。
在本实施方式涉及的电子模块中，可以是：
所述第二端子部以及所述第三端子部被交互配置。
发明效果
在本发明中，由于载置电子元件的背面露出部的背面露出，因此能够期待其散热效果。另外，由于具有宽度较窄的另一方端子部的背面非露出导体的在基端侧的非露出部被封入封装部内，因此能够减少背面非露出导体从封装部脱落的可能性。并且，由于非露出部未从封装部的背面露出，因此就不会引发因封装部毛边而导致的非露出部外观缺陷。再有，相对于另一方端子部被封入封装部内，由于背面侧露出的背面露出部上载置有电子元件，因此能够使另一方端子部与电子元件之间在厚度方向上拉开距离，从而防止因来自于电子元件的热量而导致对流通另一方端子部的电流造成不良影响。
简单附图说明
图1是本发明实施方式涉及的电子模块的斜视图。
图2是去除图1所示的电子模块的封装部后的斜视图。
图3是本发明实施方式涉及的电子模块的底面图。
图4是去除图3所示的电子模块的封装部后的底面图。
图5是去除本发明实施方式涉及的电子模块的封装部后的平面图。
图6是用于说明本发明实施方式涉及的电子模块的第一端子、第四端子以及第五端子等的关系的斜视图。
图7是用于说明本发明实施方式涉及的电子模块的第一端子以及第三端子等的关系的斜视图。
图8是本发明实施方式的变形例涉及的电子模块的底面图。
图9是去除图8所示的电子模块的封装部后的底面图。
图10是去除本发明实施方式的变形例涉及的电子模块的封装部后的平面图。
图11是本发明实施方式涉及的电子模块中的电路图。
图12是展示将本发明实施方式涉及的电子模块载置在散热垫上的形态的侧方图。
图13是用于说明将另一方端子的宽度与一方端子的宽度进行比较后的一例底面图。
具体实施方式
《构成》
如图3以及图4所示，本实施方式的电子模块包括：封装部90(参照图1)；多个电子元件15、25(参照图5)，被配置在封装部90内；
背面露出导体10、20、30；以及背面非露出导体40、50。其中，背面露出导体10、20、30具有：背面从封装部90露出的背面露出部12、22、32、以及从背面露出部12、22、32延伸，并从封装部90的侧面向外部突出的一方端子部11、21、31。背面非露出导体40、50具有：被封入封装部90内的非露出部42、52、以及从非露出部42、52延伸，并从封装部90的侧面向外部突出的另一方端子部41、51。
电子元件15、25可以载置在背面露出部12、22、32上(参照图5)。另一方端子部41、51的宽度可以比一方端子部11、21、31的宽度更窄，例如，另一方端子部41、51的宽度W2可以为一方端子部11、21、31的宽度W1的1/2～1/3(参照图13)。
电子元件15、25例如为半导体元件，电子模块例如为半导体模块。在本实施方式中，虽然是以背面露出部12、22、32与一方端子部11、21、31一体化，并且非露出部42、52与另一方端子部41、51一体化的形态为例进行说明，但由不仅限于此，也可以是非露出部42、52与另一方端子部41、51相互独立，并相互接合。
如图5所示，电子元件15、25可以具有被载置在第一背面露出部12上的第一电子元件15、以及被载置在第二背面露出部22上的第二电子元件25。背面露出部12、22、32可以具有载置有第一电子元件15的第一背面露出部12。一方端子部11、21、31可以具有与第一背面露出部12一体化的第一端子部11。如图3所示，第一端子部11以及另一方端子部41、51可以从封装部90的一个侧面(图3中下侧的面)向外部突出。
第一背面露出部12以及第一端子部11可以配置有多个。另一方端子部41、51可以具有第四端子部41以及第五端子部51。可以在至少一对第一背面露出部12之间配置另一方端子部41、51，也可以在一对第一端子部11之间各配置一个第四端子部41以及一个第五端子部51。在图4所示的形态中，在一对第一背面露出部12之间配置有与第四端子部41一体化的第一非露出部42，而与第五端子部51一体化的第二非露出部52则配置在第一背面露出部12的一个侧面侧(图4中的下侧)。另一方端子部41、51可以与各个电子元件15、25相连接。在图5所示的形态中，第五端子部51通过连接件62与第一电子元件15相连接，并用于控制第一电子元件15，而第四端子部41通过连接件62与第二电子元件25相连接，并用于控制第二电子元件25。
如图5所示，背面露出部12、22、32可以具有不载置电子元件15、25的第三背面露出部32、以及载置第二电子元件25的第二背面露出部22。一方端子部11、21、31可以具有与第二背面露出部22一体化的第二端子部21、以及与第三背面露出部32一体化的第三端子部31。如图3所示，第二端子部21以及第三端子部31可以从封装部90的另一个侧面(图3中上侧的面)向外部突出。第二端子部21以及第三端子部31也可以被交互配置。
背面露出导体10、20、30可以包括：具有第一背面露出部12以及第一端子部11的第一背面露出导体10、具有第二背面露出部22以及第二端子部21的第二背面露出导体20、以及具有第三背面露出部32以及第三端子部31的第三背面露出导体30(参照图4)。背面非露出导体40、50可以包括：具有第四端子部41以及第一非露出部42的第一背面非露出导体40、以及具有第五端子部51以及第二非露出部52的第二背面非露出导体50。
如图6以及图7所示，背面露出导体10、20、30可以具有与背面露出部12、22、32以及一方端子部11、21、31一体化的，并且朝封装部90内弯曲(被朝封装部90内折弯)的内部弯曲部13、23、33。内部弯曲部13、23、33可以具有：被配置在第一背面露出部12与第一端子部11之间的第一内部弯曲部13、被配置在第二背面露出部22与第二端子部21之间的第二内部弯曲部23、以及被配置在第三背面露出部32与第三端子部31之间的第三内部弯曲部33。
作为变形例，如图10所示，背面露出部12、22、32可以具有载置一个电子元件15的第一背面露出部12、以及载置多个第二电子元件25的第二背面露出部22。像这样，在多个第二电子元件25被载置在第二背面露出部22上，并且第二背面露出部22与多个第二端子部21一体化形成的情况下，第二端子部21的宽度可以比第一端子部11以及/或第三端子部31更窄。第二端子部21的宽度可以与另一方端子部41、51相对应。这里所说的第二端子部21的宽度与另一方端子部41、51相对应表示第二端子部21的宽度为另一方端子部41、51的宽度W2的±5％以内(0.95×W2～1.05×W2)。这种形态下由于另一方端子部41、51的宽度也比第一端子部11以及第二端子部21的宽度更窄，因此也同样满足“另一方端子部的宽度比一方端子部的宽度更窄”。
背面露出导体10、20、30以及背面非露出导体40、50例如可以由铜、以及铜合金构成，并且可以进行局部或整体锡电镀和镍电镀处理。封装部90可以使用环氧树脂等材料。
作为电子模块，例如可以使用功率电子模块。作为第一电子元件15以及第二电子元件25，例如可以使用MOSFET。本实施方式涉及的电子模块的电路图例如图11所示。在图11所示的形态中，第一电子元件15以及第二电子元件25为MOSFET，在图5中，作为第一电子元件15的MOSFET的漏极位于第一背面露出部12侧，而源极则位于第一背面露出部12的相反侧(正面侧)。而作为第二电子元件25的MOSFET的漏极位于第二背面露出部22侧，而源极则位于第二背面露出部22的相反侧(正面侧)。
第一背面露出导体10、第二背面露出导体20、以及第三背面露出导体30被相互连接。作为一例，第一背面露出导体10与第二背面露出导体20可以通过连接件62或导线61连接。第二背面露出部22与第三背面露出导体30可以通过连接件62或导线61连接。作为连接件62，例如能够使用铜线夹(Clip)，作为导线61，例如能够使用铝线。另外，通过使用宽度较粗的连接件62就能够提升流通的电流量。本实施方式中的连接件62可以具有后述的第一连接件62a以及第二连接件62b。
第一背面露出部12、第二背面露出部22、以及第三背面露出部32如图12所示，可以通过散热垫95、以及散热性的粘合剂载置在框体96上。
如图3以及图8所示般，在从背面观看时，多个第一背面露出部12可以呈相同形态。同样的，在从背面观看时，多个第二背面露出部22也可以呈相同形态，多个第三背面露出部32也可以呈相同形态。另外，在从背面观看时，第一背面露出部12、第二背面露出部22、以及第三背面露出部32也可以呈相同形态。
如图3所示，在从背面侧观看时，从封装部90露出的第一背面露出部12的面积可以与从封装部90露出的第二背面露出部22的面积大致相同。在本实施方式中，“面积大致相同”表示在整体面积的±10％范围内，例如，当第一背面露出部12中从背面露出的部分的面积为“A1”，第二背面露出部22中从背面露出的部分的面积为“A2”时，满足A2×0.9≤A1≤A2×1.1。另外，在从背面侧观看时，第一背面露出部12的面积也可以与第三背面露出部32的面积大致相同，第二背面露出部22的面积也可以与第三背面露出部32的面积大致相同。
如图1以及图2所示，第一端子11、第二端子21以及第三端子31可以各自朝正面侧(封装部90侧)弯曲。
本实施方式的电子模块可以为三相桥式电路。可以是三个输出端子中的一个与U相线圈相连接，另一个与V相线圈相连接，余下的一个与W相线圈相连接。
具体来讲，在图11中，作为第二电子元件25的MOSFET的漏极与电源线侧相连接，源极则与作为第一电子元件15的MOSFET的漏极相连接，并且该MOSFET的源极接地。并且，第二电子元件25与第一电子元件15之间的连接点与电机的U相线圈、V相线圈以及W相线圈相连接。
在配置有内部弯曲部13、23、33的情况下，连接非露出部42、52与电子元件15、25的第二连接件62b，与连接电子元件15、25与背面露出部12、22、32的第一连接件62a处于不同的高度位置。具体来讲，在图5所示形态中，第二连接件62b与第一非露出部42的连接面的高度位置比第一连接件62a与第一背面露出部12的连接面的高度位置更高(参照图2)。
《作用·效果》
接下来，将对具有上述构成的本实施方式的未进行过说明的作用·效果进行说明。另外，《作用·效果》中所记载的所有构成均可被采用。
在本实施方式中，在采用载置有电子元件15、25的背面露出部12、22、32的背面露出的形态的情况下，能够期待其散热效果(参照图3以及图4)。另一方面，在采用非露出部42、52被封入封装部90内的形态的情况下，能够降低背面非露出导体40、50从封装部90脱落的可能性。此情况下，由于非露出部42、52未从背面露出，因此就不会引发因封装部90毛边所导致的非露出部42、52外观缺陷。一般来说，宽度较细时在利用树脂进行封装时很难进行控制，并容易产生封装部90处的毛边，而采用不露出于外部的非露出部42、52则有利于避免毛边的产生。另外，在此情况下，相对于另一方端子部41、51被封入封装部90内，由于背面侧露出的背面露出部12、22、32(本实施方式中为第一背面露出部12)上载置有电子元件12、25，因此能够使另一方端子部41、51与电子元件15、25(本实施方式中为第一电子元件15)之间在厚度方向上拉开距离，从而防止因来自于电子元件15、25的热量而导致对流通另一方端子部41、51的电流造成不良影响。
在采用如图6以及图7所示的具有内部弯曲部13、23、33的形态的情况下，如图3所示，由于背面露出导体10、20、30的边缘部被封入封装部90，因此就能够更加切实地防止背面露出导体10、20、30从封装部90脱落。另外，在采用该内部弯曲部13、23、33并且封装90的背面为平坦面的形态的情况下，就能够在封装部90的背面不配置突出部等的情况下防止导体面外露在封装部90的背面的边缘部上。因此，也就不需要在对应突出部对散热器和框体96等进行加工。
另外，在导体面外露在封装部90的背面的边缘部上的情况下，就有可能会导致电流从预想不到的部位上泄漏。相对于此，如本实施方式般通过采用内部弯曲部13、23、33，就能够使导体面不外露在封装部90的背面的边缘部上，从而提升可靠性。另外，通过采用这样的内部弯曲部13、23、33，就能够在使一方端子部11、21、31与另一方端子部41、51的高度位置相互对应的同时，拉开背面露出部12、22、32(在本实施方式中为第一背面露出部12)与非露出部42、52之间的距离，进而拉开电子元件15、25(在本实施方式中为第一电子元件15)与非露出部42、52之间的距离，从而防止因来自于电子元件15、25的热量而导致对流通另一方端子部41、51的电流造成不良影响。
另外，通过不使导体面外露在封装部90的背面的边缘部上，还能够缩小散热垫95的大小，从而降低制造成本。
如图5以及图10所示，在采用第一电子元件15被载置在背面露出的第一背面露出部12上的形态的情况下，能够将第一电子元件15释放出的热量更加有效地进行散热。同样的，在采用第二电子元件25被载置在背面露出的第二背面露出部22上的形态的情况下，能够将第二电子元件25释放出的热量更加有效地进行散热。
在采用载置第一电子元件15的第一背面露出部12与不载置电子元件15、25的非露出部42、52位于一个侧面侧(宽度方向中心旁的一个侧面)的形态的情况下，有利于在背面的一个侧面上将第一电子元件15释放出的热量有效地从第一背面露出部12处进行散热。
如图4以及图9所示，在采用在第一端子部11间配置有第四端子部41以及第五端子部51的形态的情况下，就能够将易受第一电子元件15发热影响的第一端子部11与不易受电子元件15、25发热影响的第四端子部41以及第五端子部51平衡地进行配置。这样，就能够将来自于第一电子元件15的热量通过第一端子部11有效地进行散热。
在采用在一对第一背面露出部12之间配置非露出部42、52的形态的情况下，就能够将载置有第一电子元件15的第一背面露出部12与不载置电子元件15、25的非露出部42、52平衡地进行配置。这样，就能够将来自于第一电子元件15的热量通过第一背面露出部12有效地进行散热。
在采用在一对第一背面露出部12之间配置第一非露出部42，并且第二非露出部52被配置在第一背面露出部12的一个侧面侧的形态的情况下，有利于在最大限度增加第一背面露出部12大小的情况下来配置第一非露出部42以及第二非露出部52。
如图5以及图10所示，在采用载置第二电子元件25的第二背面露出部22与不载置电子元件15、25的第三背面露出部32位于另一个侧面侧(宽度方向中心旁的另一个侧面)的形态的情况下，有利于在背面的另一个侧面上将第二电子元件25释放出的热量通过第二背面露出部22有效地从第一背面露出部12处进行散热。
如图4以及图9所致，在采用第二端子部21与第三端子部31交互配置的形态的情况下，就能够将易受第二电子元件25发热影响的第二端子部21与不易受电子元件15、25发热影响的第三端子部31平衡地进行配置。这样，就能够将来自于第二电子元件25的热量通过第二端子部21有效地进行散热。
如图4所示，在采用第二背面露出部22与第三背面露出部32交互配置的形态的情况下，就能够将载置有第二电子元件25的第二背面露出部22与不载置电子元件15、25的第三背面露出部32平衡地进行配置。这样，就能够将来自于第二电子元件25的热量通过第二背面露出部22有效地进行散热。
如图9所示，在采用第二背面露出部22上配置有多个第二端子部21的形态的情况下，就能够形成第二背面露出导体不易从封装部90脱落的结构。另外，不仅限于第二背面露出部22，也可以采用第一背面露出部12上配置有多个第一端子部11的形态，以及第三背面露出部32上配置有多个第三端子部31的形态。
如图4所示，在采用第一背面露出部12、第二背面露出部22以及第三背面露出部32各自独立的形态的情况下，就能够不易受其他端子部处高频等(噪声等)的影响。特别是在三相桥式电路中，由于高频等(噪声等)的影响会导致问题的产生，因此对于三相桥式电路来说，采用第一背面露出部12、第二背面露出部22以及第三背面露出部32各自独立的形态是非常有益的。
如图5以及图10所示，通过将多个电子元件15、25进行均等地排列就能够实现均衡散热。通过将多个电子元件15、25进行均等地排列还能够迅速地实现电子元件15、25的安装，从而提升生产性。本实施方式中所提到的“均等”是指：多个第一电子元件15之间的距离为相同的值，多个第二电子元件25之间的距离为相同的值，在电子模块的长度方向(图5以及图10中的左右方向)上延伸的中心线旁的一个侧面侧(图5以及图10中的下方侧)配置有多个第一电子元件15，另一个侧面侧(图5以及图10中的上方侧)配置有多个第二电子元件25，并且，第一电子元件15以及第二电子元件25被配置为嵌入状。作为一例，在图5以及图10中位于电子模块的长度方向的中心线的下侧等间隔地配置多个(在图5以及图10的形态中为三个)第一电子元件15，而在位于长度方向的中心线的上侧则等间隔地配置多个(在图5以及图10的形态中为三个)第二电子元件25，并且，第一电子元件15以及第二电子元件25被配置为嵌入状。
另外，如图10所示，在采用导线61的情况下，通过将多个电子元件15、25均等排列，有利于高效地利用导线61来进行连接。
在使用线夹等的连接件62的情况下，有必要预先准备连接件62,，而通过将多个电子元件15、25进行均等地排列，就能够减少需要准备的连接件62的种类。作为一例，根据图5以及图10所示的形态，能够使连接第一电子元件15的正面与第三背面露出部32的第一连接件62a的长度，与连接第二电子元件25的正面与第二背面露出部22的第一连接件62a的长度大致保持相同。因此，能够使连接电子元件15、25与背面露出部12、22、32的第一连接件62a的种类保持在一种。另外，通过像这样使连接电子元件15、25与背面露出部12、22、32的第一连接件62a的种类保持在一种，则有利于使流通各第一连接件62a的电流的电流量大致保持在相同的值。
另外，如图5所示，在采用在一对第一背面露出部12之间配置第一非露出部42，并且第二非露出部52被配置在第一背面露出部12的一个侧面侧的形态的情况下，能够使连接第一非露出部42与第二电子元件25的正面的第二连接件62b的长度，与连接第二非露出部52与第一电子元件15的正面的第二连接件62b的长度大致保持相同。因此，能够使连接非露出部42、52与电子元件15、25的第二连接件62b的种类保持在一种。另外，通过像这样使连接非露出部42、52与电子元件15、25的第二连接件62b的种类保持在一种，只要电子元件15、25是相同种类的，就有利于以相同电流对该电子元件15、25进行控制。
如图3所示，在从背面侧观看时，在多个第一背面露出部12为相同形状的情况下，能够保持诸如使流通各第一背面露出部12的电流量保持一致等的电气特性的一致性，并且有利于保持散热特性的一致性。同样的，在多个第二背面露出部22为相同形状的情况下，能够保持诸如使流通各第二背面露出部22的电流量保持一致等的电气特性的一致性，并且有利于保持散热特性的一致性。同样的，在多个第三背面露出部32为相同形状的情况下，能够保持诸如使流通各第三背面露出部32的电流量保持一致等的电气特性的一致性，并且有利于保持散热特性的一致性。
作为一例，如图5以及图10所示，通过将第二电子元件25的正面与第一背面露出部12相连接，第一电子元件15的正面与第三背面露出部32相连接，就能够将第二端子21作为输入端子来使用，将第一端子11作为输出端子来使用，将第三端子31作为接地端子来使用。因此，就从电子模块的宽度方向的一侧(图5中上侧以及图10中的上侧)输入的电流就能流向电子模块的宽度方向的另一侧(图5中下侧以及图10中的下侧)，从而如专利第5067679号所公开的构成那样，不会发生电流倒流。这样，就能够抑制布线长度，其结果就是，能够降低电阻抗以及电感。另外，还能够实现电子模块的小型化，从而降低成本。
最后，上述各实施方式、变形例中的记载以及附图中公开的图示仅为用于说明权利要求项中记载的发明的一例，因此权利要求项中记载的发明不受上述实施方式或附图中公开的内容所限定。本申请最初的权利要求项中的记载仅仅是一个示例，可以根据说明书、附图等的记载对权利要求项中的记载进行适宜的变更。
符号说明
10 第一背面露出导体
11 第一端子(一方端子部)
12 第一背面露出部(背面露出部)
13 第一内部弯曲部(内部弯曲部)
15 第一电子元件(电子元件)
20 第二背面露出导体
21 第二端子(一方端子部)
22 第二背面露出部(背面露出部)
23 第二内部弯曲部(内部弯曲部)
25 第二电子元件(电子元件)
30 第三背面露出导体
31 第三端子(一方端子部)
32 第三背面露出部(背面露出部)
33 第三内部弯曲部(内部弯曲部)
40 第一背面非露出导体(背面非露出导体)
41 第四端子部(另一方端子部)
42 第一非露出部(非露出部)
50 第二背面非露出导体(背面非露出导体)
51 第五端子部(另一方端子部)
52 第二非露出部(非露出部)
61 导线
62 连接件
62a 第一连接件
62b 第二连接件
90 封装部

Claims (6)

1.一种电子模块，其特征在于，包括：
封装部；
电子元件，被配置在所述封装部内；
背面露出导体，具有：背面从所述封装部露出的背面露出部、以及从所述背面露出部延伸，并从所述封装部的侧面向外部突出的一方端子部；以及
背面非露出导体，具有：被封入所述封装部内的非露出部、以及从所述非露出部延伸，并从所述封装部的侧面向外部突出的另一方端子部，
其中，仅一个电子元件被载置在一个背面露出部上，
所述另一方端子部的宽度比所述一方端子部的宽度更窄，
在沿厚度方向观看时，所述背面非露出导体与所述背面露出导体不重复，
所述背面露出导体具有被配置在所述背面露出部与所述一方端子部之间的，并且朝所述封装部内弯曲的内部弯曲部，
所述背面非露出导体不具有内部弯曲部。
2.根据权利要求1所述的电子模块，其特征在于：
其中，所述背面露出部具有载置所述电子元件的第一背面露出部，
所述一方端子部具有从所述第一背面露出部延伸的第一端子部，
所述第一端子部以及所述另一方端子部从所述封装部的一个侧面向外部突出。
3.根据权利要求2所述的电子模块，其特征在于：
其中，所述第一端子部被配置有多个，
所述另一方端子部具有第四端子部以及第五端子部，
在至少一对所述第一端子部之间，分别配置有一个所述第四端子部以及所述第五端子部。
4.根据权利要求2所述的电子模块，其特征在于：
其中，所述第一背面露出部被配置有多个，
在至少一对所述第一背面露出部之间，配置有至少一个所述非露出部。
5.根据权利要求1所述的电子模块，其特征在于：
其中，所述背面露出部具有：载置所述电子元件的第二背面露出部、以及不载置所述电子元件的第三背面露出部，
所述一方端子部具有：从所述第二背面露出部延伸的第二端子部、以及从所述第三背面露出部延伸的第三端子部，
所述第二端子部以及所述第三端子部从所述封装部的另一个侧面向外部突出。
6.根据权利要求5所述的电子模块，其特征在于：
其中，所述第二端子部以及所述第三端子部被交互配置。
CN201680064872.1A 2016-12-13 2016-12-13 电子模块 Active CN108463884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/086997 WO2018109820A1 (ja) 2016-12-13 2016-12-13 電子モジュール

Publications (2)

Publication Number Publication Date
CN108463884A CN108463884A (zh) 2018-08-28
CN108463884B true CN108463884B (zh) 2021-06-22

Family

ID=62558177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680064872.1A Active CN108463884B (zh) 2016-12-13 2016-12-13 电子模块

Country Status (4)

Country Link
US (1) US10832994B2 (zh)
JP (1) JP6357596B1 (zh)
CN (1) CN108463884B (zh)
WO (1) WO2018109820A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111279471B (zh) * 2017-11-10 2023-09-15 新电元工业株式会社 电子模块
WO2019092842A1 (ja) * 2017-11-10 2019-05-16 新電元工業株式会社 電子モジュール及び電子モジュールの製造方法
USD920937S1 (en) * 2019-03-29 2021-06-01 Shindengen Electric Manufacturing Co., Ltd. Power module device containing semiconductor elements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014047362A (ja) * 2012-08-29 2014-03-17 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびパワー半導体モジュールの製造方法
CN104412383A (zh) * 2012-06-29 2015-03-11 株式会社电装 半导体装置以及半导体装置的连接构造
CN105144370A (zh) * 2013-09-25 2015-12-09 京瓷株式会社 电子部件收纳用封装件以及电子装置
JP2016076563A (ja) * 2014-10-06 2016-05-12 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3108856B2 (ja) * 1995-12-28 2000-11-13 ローム株式会社 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板
JP2959521B2 (ja) * 1997-05-21 1999-10-06 日本電気株式会社 半導体装置の製造方法、リードフレーム
JP2008282867A (ja) * 2007-05-08 2008-11-20 Sharp Corp 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
KR20090013067A (ko) * 2007-07-31 2009-02-04 야마하 가부시키가이샤 반도체 장치, 예비 주형 패키지, 및 그의 제조 방법
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
JP5067679B2 (ja) 2010-05-21 2012-11-07 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
WO2012108011A1 (ja) 2011-02-09 2012-08-16 三菱電機株式会社 パワー半導体モジュール
US8772923B2 (en) 2011-02-15 2014-07-08 Panasonic Corporation Semiconductor device having leads with cutout and method of manufacturing the same
JP5729126B2 (ja) * 2011-05-18 2015-06-03 株式会社デンソー 半導体装置の製造方法
JP5396436B2 (ja) * 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
JP5713032B2 (ja) * 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法
WO2017154199A1 (ja) 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412383A (zh) * 2012-06-29 2015-03-11 株式会社电装 半导体装置以及半导体装置的连接构造
JP2014047362A (ja) * 2012-08-29 2014-03-17 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびパワー半導体モジュールの製造方法
CN105144370A (zh) * 2013-09-25 2015-12-09 京瓷株式会社 电子部件收纳用封装件以及电子装置
JP2016076563A (ja) * 2014-10-06 2016-05-12 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置

Also Published As

Publication number Publication date
CN108463884A (zh) 2018-08-28
US10832994B2 (en) 2020-11-10
WO2018109820A1 (ja) 2018-06-21
US20200243425A1 (en) 2020-07-30
JPWO2018109820A1 (ja) 2018-12-20
JP6357596B1 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
CN108463884B (zh) 电子模块
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP6255116B1 (ja) 半導体装置
JP6560819B1 (ja) 電子モジュール及び電子モジュールの製造方法
CN111295751B (zh) 电子模块
CN111279471B (zh) 电子模块
NL2020161B1 (en) Electronic module
CN111295750B (zh) 电子模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant