JP6357596B1 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JP6357596B1
JP6357596B1 JP2017567506A JP2017567506A JP6357596B1 JP 6357596 B1 JP6357596 B1 JP 6357596B1 JP 2017567506 A JP2017567506 A JP 2017567506A JP 2017567506 A JP2017567506 A JP 2017567506A JP 6357596 B1 JP6357596 B1 JP 6357596B1
Authority
JP
Japan
Prior art keywords
back surface
terminal
exposed
surface exposed
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017567506A
Other languages
English (en)
Other versions
JPWO2018109820A1 (ja
Inventor
悦宏 神山
悦宏 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6357596B1 publication Critical patent/JP6357596B1/ja
Publication of JPWO2018109820A1 publication Critical patent/JPWO2018109820A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電子モジュールは、封止部９０と、前記封止部９０内に設けられた電子素子１５，２５と、裏面が前記封止部９０から露出した裏面露出部１２，２２，３２と、前記裏面露出部１２，２２，３２から延び、前記封止部９０の側面から外方に突出する一方端子部１１，２１，３１とを有する裏面露出導体１０，２０，３０と、前記封止部９０内に封入された非露出部４２，５２と、前記非露出部４２，５２から延び、前記封止部９０の側面から外方に突出する他方端子部４１，５１とを有する裏面非露出導体４０，５０と、を有している。前記電子素子１５，２５が前記裏面露出部１２，２２，３２に載置され、前記他方端子部４１，５１は前記一方端子部１１，２１，３１よりも幅が狭くなっている。

Description

本発明は、電子モジュールに関する。
従来から、自動車等の乗り物に用いられるインバータ回路やリレー回路に使用される電子モジュールが知られている。特許第５０６７６７９号では、電源端子、出力端子及びグランド端子を有する電子モジュールが開示されている。
このような電子モジュールでは電子素子からの放熱効率を高めることが望ましい。このため、端子部と一体になった基端部の裏面全体をモールド樹脂等の封止部から露出させることも考えられる。しかしながら、幅の細い端子部と一体になった基端部では、その裏面の全体を露出させると基端部が封止部から抜けてしまう可能性が高くなる。また、幅の細い基端部は樹脂で封入する際に押さえることが難しく、封止部に起因するバリによって基端部での外観不良が発生する可能性もある。
このような点に鑑み、本発明は、端子部を含む導体が封止部から抜ける可能性を低減でき、また封止部に起因するバリによって導体に外観不良が発生する可能性を低減できる電子モジュールを提供する。
本実施の形態による電子モジュールは、
封止部と、
前記封止部内に設けられた電子素子と、
裏面が前記封止部から露出した裏面露出部と、前記裏面露出部から延び、前記封止部の側面から外方に突出する一方端子部とを有する裏面露出導体と、
前記封止部内に封入された非露出部と、前記非露出部から延び、前記封止部の側面から外方に突出する他方端子部とを有する裏面非露出導体と、
を備え、
前記電子素子が前記裏面露出部に載置され、
前記他方端子部が前記一方端子部よりも幅が狭くなってもよい。
本実施の形態による電子モジュールにおいて、
前記裏面露出導体は、前記裏面露出部と前記一方端子部の間に設けられ、前記封止部内に曲がった内部屈曲部を有してもよい。
本実施の形態による電子モジュールにおいて、
前記裏面露出部は、前記電子素子が載置される第一裏面露出部を有し、
前記一方端子部は、前記第一裏面露出部から延びた第一端子部を有し、
前記第一端子部及び前記他方端子部は、前記封止部における一側面から外方へ突出してもよい。
本実施の形態による電子モジュールにおいて、
前記第一端子部は複数設けられ、
前記他方端子部は第四端子部及び第五端子部を有し、
少なくとも一対の前記第一端子部の間に前記第四端子部及び前記第五端子部が一つずつ設けられてもよい。
本実施の形態による電子モジュールにおいて、
前記第一裏面露出部は複数設けられ、
少なくとも一対の前記第一裏面露出部の間に少なくとも一つの前記非露出部が設けられてもよい。
本実施の形態による電子モジュールにおいて、
前記裏面露出部は、前記電子素子が載置される第二裏面露出部と、前記電子素子が載置されない第三裏面露出部とを有し、
前記一方端子部は、前記第二裏面露出部から延びた第二端子部と、第三裏面露出部から延びた第三端子部とを有し、
前記第二端子部及び前記第三端子部は、前記封止部における他側面から外方へ突出してもよい。
本実施の形態による電子モジュールにおいて、
前記第二端子部及び前記第三端子部は交互に配置されてもよい。
本発明では、電子素子が載置される裏面露出部は裏面が露出していることから放熱効果を期待できる。他方、幅の狭い他方端子部を有する裏面非露出導体は基端側の非露出部が封止部内に封入されているので、裏面非露出導体が封止部から抜け出てしまう可能性を低減できる。また、非露出部は封止部の裏面から露出していないので、封止部のバリが原因となって非露出部に関して外観不良が生じることもない。さらに、他方端子部が封止部内に封入されているのに対して、裏面側が露出した裏面露出部に電子素子が載置されていることから、他方端子部と電子素子との間で厚み方向の距離を離すことができ、電子素子からの発熱で他方端子部を流れる電流に対して悪影響が出るのを防止できる。
図１は、本発明の実施の形態による電子モジュールの斜視図である。 図２は、図１に示した電子モジュールの封止部を除去した斜視図である。 図３は、本発明の実施の形態による電子モジュールの底面図である。 図４は、図３に示した電子モジュールの封止部を除去した底面図である。 図５は、本発明の実施の形態による電子モジュールの封止部を除去した平面図である。 図６は、本発明の実施の形態による電子モジュールの第一端子、第四端子及び第五端子等の関係を説明するための斜視図である。 図７は、本発明の実施の形態による電子モジュールの第二端子及び第三端子等の関係を説明するための斜視図である。 図８は、本発明の実施の形態の変形例による電子モジュールの底面図である。 図９は、図８に示した電子モジュールの封止部を除去した底面図である。 図１０は、本発明の実施の形態の変形例による電子モジュールの封止部を除去した平面図である。 図１１は、本発明の実施の形態による電子モジュールにおける回路図である。 図１２は、本発明の実施の形態による電子モジュールを放熱シート上に載置した態様を示した側方図である。 図１３は、他方端子部の幅と一方端子部の幅とを比較した一例を説明するための底面図である。
実施の形態
《構成》
図３及び図４に示すように、本実施の形態の電子モジュールは、封止部９０（図１参照）と、封止部９０内に設けられた複数の電子素子１５，２５（図５参照）と、裏面露出導体１０，２０，３０と、裏面非露出導体４０，５０とを有している。裏面露出導体１０，２０，３０は、裏面が封止部９０から露出した裏面露出部１２，２２，３２と、裏面露出部１２，２２，３２から延び、封止部９０の側面から外方に突出する一方端子部１１，２１，３１とを有している。裏面非露出導体４０，５０は、封止部９０内に封入された非露出部４２，５２と、非露出部４２，５２から延び、封止部９０の側面から外方に突出する他方端子部４１，５１とを有している。
電子素子１５，２５は裏面露出部１２，２２，３２に載置されてもよい（図５参照）。他方端子部４１，５１は一方端子部１１，２１，３１よりも幅が狭くなっていてもよく、例えば、他方端子部４１，５１の幅Ｗ２は一方端子部１１，２１，３１の幅Ｗ１の１／２〜１／３であってもよい（図１３参照）。
電子素子１５，２５は例えば半導体素子であり、電子モジュールは例えば半導体モジュールである。本実施の形態では、裏面露出部１２，２２，３２と一方端子部１１，２１，３１とが一体になり、非露出部４２，５２と他方端子部４１，５１とが一体になっている態様を用いて説明するが、これに限られることはなく、非露出部４２，５２と他方端子部４１，５１とが別体になり、互いに接着されてもよい。
図５に示すように、電子素子１５，２５は、第一裏面露出部１２に載置された第一電子素子１５と、第二裏面露出部２２に載置された第二電子素子２５とを有してもよい。裏面露出部１２，２２，３２は、第一電子素子１５が載置される第一裏面露出部１２を有してもよい。一方端子部１１，２１，３１は、第一裏面露出部１２と一体になった第一端子部１１を有してもよい。図３に示すように、第一端子部１１及び他方端子部４１，５１は、封止部９０における一側面（図３の下側の面）から外方へ突出してもよい。
第一裏面露出部１２及び第一端子部１１は複数設けられてもよい。他方端子部４１，５１は第四端子部４１及び第五端子部５１を有してもよい。少なくとも一対の第一裏面露出部１２の間に他方端子部４１，５１が設けられてもよく、一対の第一端子部１１の間に第四端子部４１及び第五端子部５１が一つずつ設けられてもよい。図４に示す態様では、一対の第一裏面露出部１２の間に、第四端子部４１と一体になった第一非露出部４２が設けられ、第五端子部５１と一体になった第二非露出部５２が、第一裏面露出部１２の一側面側（図４の下側）に設けられている。他方端子部４１，５１の各々は電子素子１５，２５に接続されてもよい。図５に示す態様では、第五端子部５１は第一電子素子１５に接続子６２で接続されており、第一電子素子１５を制御するために用いられ、第四端子部４１は第二電子素子２５に接続子６２で接続されており、第二電子素子２５を制御するために用いられる。
図５に示すように、裏面露出部１２，２２，３２は、電子素子１５，２５が載置されない第三裏面露出部３２と、第二電子素子２５が載置される第二裏面露出部２２とを有してもよい。一方端子部１１，２１，３１は、第二裏面露出部２２と一体になった第二端子部２１と、第三裏面露出部３２と一体になった第三端子部３１とを有してもよい。図３に示すように、第二端子部２１及び第三端子部３１は、封止部９０における他側面（図３の上側の面）から外方へ突出してもよい。第二端子部２１及び第三端子部３１は交互に配置されてもよい。
裏面露出導体１０，２０，３０は、第一裏面露出部１２及び第一端子部１１を有する第一裏面露出導体１０と、第二裏面露出部２２及び第二端子部２１を有する第二裏面露出導体２０と、第三裏面露出部３２及び第三端子部３１を有する第三裏面露出導体３０を有してもよい（図４参照）。裏面非露出導体４０，５０は、第四端子部４１及び第一非露出部４２を有する第一裏面非露出導体４０と、第五端子部５１及び第二非露出部５２を有する第二裏面非露出導体５０とを有してもよい。
図６及び図７に示すように、裏面露出導体１０，２０，３０は、裏面露出部１２，２２，３２及び一方端子部１１，２１，３１と一体となり、封止部９０内に曲がった（封止部９０内へと曲げられた）内部屈曲部１３，２３，３３を有してもよい。内部屈曲部１３，２３，３３は、第一裏面露出部１２と第一端子部１１の間に設けられた第一内部屈曲部１３と、第二裏面露出部２２と第二端子部２１の間に設けられた第二内部屈曲部２３と、第三裏面露出部３２と第三端子部２１の間に設けられた第三内部屈曲部３３とを有してもよい。
変形例として、図１０に示すように、裏面露出部１２，２２，３２は、一つの第一電子素子１５が載置される第一裏面露出部１２と、複数の第二電子素子２５が載置される第二裏面露出部２２を有してもよい。このように複数の第二電子素子２５が第二裏面露出部２２に載置され、第二裏面露出部２２に複数の第二端子部２１が一体となって形成されている場合には、第二端子部２１は、第一端子部１１及び／又は第三端子部３１よりも狭い幅となってもよい。第二端子部２１は他方端子部４１，５１に対応した幅になってもよい。ここで第二端子部２１が他方端子部４１，５１に対応した幅になるとは、第二端子部２１の幅が他方端子部４１，５１の幅Ｗ２の±５％以内（０．９５×Ｗ２〜１．０５×Ｗ２）になっていることを意味している。このような態様であっても、他方端子部４１，５１の幅が第一端子部１１及び第二端子部１２の幅よりも狭くなっているので、「他方端子部は一方端子部よりも幅が狭くなる」という要件を満たすことになる。
裏面露出導体１０，２０，３０及び裏面非露出導体４０，５０は、例えば、銅、銅合金等からなり、全面又は部分的にスズめっき処理やニッケルめっき処理等が施されていてもよい。封止部９０としてはエポキシ樹脂等を用いてもよい。
電子モジュールとしては、例えばパワー電子モジュールを用いてもよい。第一電子素子１５及び第二電子素子２５としては、例えばＭＯＳＦＥＴを用いてもよい。本実施の形態による電子モジュールの回路図は例えば図１１に示すようになっている。図１１に示す態様では第一電子素子１５及び第二電子素子２５がＭＯＳＦＥＴであり、図５において、第一電子素子１５であるＭＯＳＦＥＴのドレインが第一裏面露出部１２側に位置しソースが第一裏面露出部１２と反対側（おもて面側）に位置し、また、第二電子素子２５であるＭＯＳＦＥＴのドレインが第二裏面露出部２２側に位置しソースが第二裏面露出部２２と反対側（おもて面側）に位置する。
第一裏面露出導体１０、第二裏面露出導体２０及び第三裏面露出導体３０は互いに接続されてもよい。一例としては、第一裏面露出部１２と第二裏面露出部２２が、接続子６２又はワイヤ６１によって接続されてもよい。また、第二裏面露出部２２と第三裏面露出導体３０が、接続子６２又はワイヤ６１によって接続されてもよい。なお、接続子６２としては例えば銅クリップを用いることができ、ワイヤ６１としては例えばアルミワイヤを用いることができる。なお、幅の太い接続子６２を用いることで流れる電流量を上げることができる。また、本実施の形態の接続子６２は、後述する第一接続子６２ａ及び第二接続子６２ｂを有してもよい。
第一裏面露出部１２、第二裏面露出部２２及び第三裏面露出部３２は、図１２に示すように、放熱シート９５、放熱性の接着剤等を介して筐体９６上に載置されてもよい。
図３及び図８に示すように裏面から見たときに、複数の第一裏面露出部１２の各々は同じ形状であってもよい。また、同様に、裏面から見たときに、複数の第二裏面露出部２２の各々は同じ形状であってもよいし、複数の第三裏面露出部３２の各々は同じ形状であってもよい。なお、裏面から見たときに、第一裏面露出部１２、第二裏面露出部２２及び第三裏面露出部３２の各々が同じ形状であってもよい。
図３に示すように裏面側から見たときに、封止部９０から露出している第一裏面露出部１２の面積と、封止部９０から露出している第二裏面露出部２２の面積とは略同一であってもよい。なお、本実施の形態において「面積」が「略同一」とは、全体の面積の±１０％の範囲内にある場合を意味し、例えば第一裏面露出部１２の裏面から露出している部分の面積が「Ａ１」であり、第二裏面露出部２２の裏面から露出している部分の面積が「Ａ２」である場合には、Ａ２×０．９≦Ａ１≦Ａ２×１．１となることを意味する。また、裏面側から見たときに、第一裏面露出部１２の面積と第三裏面露出部３２の面積とは略同一であってもよいし、第二裏面露出部２２の面積と第三裏面露出部３２の面積とは略同一であってもよい。
図１及び図２に示すように、第一端子１１、第二端子２１及び第三端子３１の各々がおもて面側（封止部９０側）に屈曲されてもよい。
本実施の形態の電子モジュールは３相ブリッジ回路となっていてもよい。３つある出力端子のうちのいずれかがＵ相コイルに接続され、別の１つがＶ相コイルに接続され、残りの１つがＷ相コイルに接続されてもよい。
より具体的には、図１１において、第二電子素子２５であるＭＯＳＦＥＴのドレインが電源ライン側に接続され、ソースが第一電子素子１５であるＭＯＳＦＥＴのドレインに接続され、このＭＯＳＦＥＴのソースはグランドに接続されている。そして、第二電子素子２５と第一電子素子１５との接続点は、モータのＵ相コイル、Ｖ相コイル又はＷ相コイルに接続されている。
内部屈曲部１３，２３，３３が設けられている場合には、非露出部４２，５２と電子素子１５，２５とを接続する第二接続子６２ｂと、電子素子１５，２５と裏面露出部１２，２２，３２とを接続する第一接続子６２ａとは、高さ方向の位置が異なることになる。より具体的には、図５に示す態様では、第二接続子６２ｂの第一非露出部４２との接続面の高さ位置は、第一接続子６２ａの第一裏面露出部１２との接続面の高さ位置よりも高くなっている（図２参照）。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果のうち、まだ説明していないものについて説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
本実施の形態において、電子素子１５，２５が載置される裏面露出部１２，２２，３２は裏面が露出している態様を採用した場合には放熱効果を期待できる（図３及び図４参照）。また、他方、非露出部４２，５２が封止部９０内に封入されている態様を採用した場合には、裏面非露出導体４０，５０が封止部９０から抜け出てしまう可能性を低減できる。この場合には、非露出部４２，５２が裏面から露出していないので、封止部９０のバリが原因となって非露出部４２，５２に関して外観不良が生じることもない。一般的には、幅が細い場合には樹脂で封入する際に押さえることが難しく、封止部９０に起因するバリが発生しやすいが、外部に露出しない非露出部４２，５２を採用することはバリが生じない点でも有益である。さらに、この場合には、他方端子部４１，５１が封止部９０内に封入されているのに対して、裏面側が露出した裏面露出部１２，２２，３２（本実施の形態では第一裏面露出部１２）に電子素子１５，２５が載置されていることから、他方端子部４１，５１と電子素子１５，２５（本実施の形態では第一電子素子１５）との間で厚み方向の距離を離すことができ、電子素子１５，２５からの発熱等で他方端子部４１，５１を流れる電流に対して悪影響が出るのを防止できる。
図６及び図７に示すような内部屈曲部１３，２３，３３を有する態様を採用した場合には、図３に示すように、裏面露出導体１０，２０，３０の周縁部が封止部９０に封入されることになるので、裏面露出導体１０，２０，３０が封止部９０から抜け出てしまうことをより確実に防止できる。また、この内部屈曲部１３，２３，３３を採用しつつ封止部９０の裏面が平坦形状となっている態様を採用した場合には、封止部９０の裏面に突出部等を設けることなく封止部９０の裏面の周縁部において導体面が露出することを防止できる。このため、突出部に対応させてヒートシンクや筐体９６等を加工する必要がない点でも有益である。
なお、封止部９０の裏面の周縁部において導体面が露出している場合には、予想外の箇所から電流が漏れ出てしまう可能性がある。これに対して、本実施の形態のような内部屈曲部１３，２３，３３を採用することで、封止部９０の裏面の周縁部において導体面が露出しないようにでき、その結果、予想外の箇所から電流が漏れ出てしまう可能性を低減でき、信頼性を高めることができる点で有益である。また、このような内部屈曲部１３，２３，３３を採用することで、一方端子部１１，２１，３１と他方端子部４１，５１の高さ方向の位置を対応させつつ、裏面露出部１２，２２，３２（本実施の形態では第一裏面露出部１２）と非露出部４２，５２との間の距離を離すことができ、ひいては電子素子１５，２５（本実施の形態では第一電子素子１５）と非露出部４２，５２との間の距離を離すことができ、電子素子１５，２５からの発熱で他方端子部４１，５１を流れる電流に対して悪影響が出るのを防止できる。
また、封止部９０の裏面の周縁部において導体面が露出しないようにすることで、放熱シート９５の大きさを小さくすることができ、製造コストを下げることもできる。
図５及び図１０に示すように、裏面が露出した第一裏面露出部１２に第一電子素子１５が載置される態様を採用した場合には、第一電子素子１５から発生する熱を効率よく放熱することができる。また、同様に、裏面が露出した第二裏面露出部２２に第二電子素子２５が載置される態様を採用した場合には、第二電子素子２５から発生する熱を効率よく放熱することができる。
第一電子素子１５が載置される第一裏面露出部１２と電子素子１５，２５が載置されない非露出部４２，５２が一側面側（短手方向の中心より一側面側）に位置づけられる態様を採用した場合には、裏面の一側面側において、第一電子素子１５から発生する熱を第一裏面露出部１２から効率よく放熱できる点で有益である。
図４及び図９に示すように、第一端子部１１の間に第四端子部４１及び第五端子部５１が設けられている態様を採用した場合には、第一電子素子１５からの発熱の効果を受けやすい第一端子部１１と、電子素子１５，２５からの発熱の効果を受けにくい第四端子部４１及び第五端子部５１とをバランスよく配置することができる。このため、第一電子素子１５から発生する熱を第一端子部１１を介して効率よく放熱できる。
一対の第一裏面露出部１２の間に非露出部４２，５２が設けられている態様を採用した場合には、第一電子素子１５が載置された第一裏面露出部１２と、電子素子１５，２５が配置されていない非露出部４２，５２とをバランスよく配置することができる。このため、第一電子素子１５から発生する熱を第一裏面露出部１２を介して効率よく放熱できる。
一対の第一裏面露出部１２の間に第一非露出部４２が設けられ、第二非露出部５２が第一裏面露出部１２の一側面側に設けられている態様を採用した場合には、第一裏面露出部１２の大きさを極力大きなものとしながら、第一非露出部４２及び第二非露出部５２を設けることができる点で有益である。
図５及び図１０に示すように、第二電子素子２５が載置される第二裏面露出部２２と、電子素子１５，２５が載置されない第三裏面露出部３２が他側面側（短手方向の中心より他側面側）に位置づけられる態様を採用した場合には、裏面の他側面側において、第二電子素子２５から発生する熱を第二裏面露出部２２を介して効率よく放熱できる点で有益である。
図４及び図９に示すように、第二端子部２１と第三端子部３１が交互に配置されている態様を採用した場合には、第二電子素子２５からの発熱の効果を受けやすい第二端子部２１と、電子素子１５，２５からの発熱の効果を受けにくい第三端子部３１とをバランスよく配置することができる。このため、第二電子素子２５から発生する熱を第二端子部２１を介して効率よく放熱できる。
図４に示すように、第二裏面露出部２２と第三裏面露出部３２が交互に配置されている態様を採用した場合には、第二電子素子２５が載置された第二裏面露出部２２と、電子素子１５，２５が配置されていない第三裏面露出部３２とをバランスよく配置することができる。このため、第二電子素子２５から発生する熱を第二裏面露出部２２から効率よく放熱できる。
図９に示すように、第二裏面露出部２２に複数の第二端子部２１が設けられる態様を採用した場合には、第二裏面露出体が封止部９０から抜けにくい構造とすることができる。なお、第二裏面露出部２２ではなく、第一裏面露出部１２に複数の第一端子部１１が設けられる態様を採用することもできるし、第三裏面露出部３２に複数の第三端子部３１が設けられる態様を採用することもできる。
図４に示すように、第一裏面露出部１２、第二裏面露出部２２及び第三露裏面出部の各々が別体になった態様を採用した場合には、他の端子部における高周波等（ノイズ等）の影響を受けにくくすることができる。特に３相ブリッジ回路においては、高周波等（ノイズ等）の影響が問題となることがあるので、３相ブリッジ回路では、第一裏面露出部１２、第二裏面露出部２２及び第三露裏面出部の各々が別体になった態様を採用することは非常に有益である。
図５及び図１０に示すように、複数の電子素子１５，２５を均等に配列することで均一に放熱させることができる。また、このように複数の電子素子１５，２５を均等に配列することで、電子素子１５，２５の実装を迅速に行うことができ、生産性を高めることができる。本実施の形態の「均等」とは、複数の第一電子素子１５の間の距離が同じ値となり、複数の第二電子素子２５の間の距離が同じ値となり、電子モジュールの長手方向（図５及び図１０の左右方向）に延びた中心線よりも一側面側（図５及び図１０の下方側）に複数の第一電子素子１５が配置され他側面側（図５及び図１０の上方側）に複数の第二電子素子２５が配置され、かつ、第一電子素子１５と第二電子素子２５とが入れ子状に配置されていることを意味している。一例としては、電子モジュールの長手方向の中心線よりも図５及び図１０の下側において左右方向で均等な間隔で複数（図５及び図１０の態様では３つ）の第一電子素子１５が配置され、長手方向の中心線よりも図５及び図１０の上側において左右方向で均等な間隔で複数（図５及び図１０の態様では３つ）の第二電子素子２５が配置され、第一電子素子１５と第二電子素子２５とが入れ子状態に配置されてもよい。
また、図１０に示すように、ワイヤ６１を採用した場合には、複数の電子素子１５，２５を均等に配列することで、ワイヤ６１の接続も効率よく行うことができる点で有益である。
クリップ等の接続子６２を用いた場合には、予め接続子６２を準備する必要があるが、複数の電子素子１５，２５を均等に配列することで、準備する接続子６２の種類を減らすことができる。一例として、図５及び図１０に示す態様によれば、第一電子素子１５のおもて面と第三裏面露出部３２とを接続する第一接続子６２ａの長さと、第二電子素子２５のおもて面と第二裏面露出部２２とを接続する第一接続子６２ａの長さとを概ね同じ長さにすることができる。このため、電子素子１５，２５と裏面露出部１２，２２，３２とを接続する第一接続子６２ａを例えば一種類にすることができる点で有益である。また、このように電子素子１５，２５と裏面露出部１２，２２，３２とを接続する第一接続子６２ａを一種類にすることで、各第一接続子６２ａに流れる電流の量を概ね同じ値にすることができる点でも有益である。
また、図５に示すように、一対の第一裏面露出部１２の間に第一非露出部４２を設け、第二非露出部５２を第一裏面露出部１２の一側面側に設ける態様を採用した場合には、第一非露出部４２と第二電子素子２５のおもて面とを接続する第二接続子６２ｂの長さと、第二非露出部５２と第一電子素子１５のおもて面とを第二接続子６２ｂの長さとを概ね同じ長さにすることができる。このため、非露出部４２，５２と電子素子１５，２５とを接続する第二接続子６２ｂを例えば一種類にすることができる点で有益である。また、このように非露出部４２，５２と電子素子１５，２５とを接続する第二接続子６２ｂを一種類にすることで、電子素子１５，２５が同じであれば、同じ電流で当該電子素子１５，２５を制御できる点で有益である。
図３に示すように裏面側から見たときに、複数の第一裏面露出部１２の各々が同じ形状である場合には、各第一裏面露出部１２に流れる電流の量を合致させる等の電気的特性を合わせることができ、また放熱特性を合わせることができる点で有益である。同様に、複数の第二裏面露出部２２の各々が同じ形状である場合には、各第二裏面露出部２２に流れる電流の量を合致させる等の電気的特性を合わせることができ、また放熱特性を合わせることができる点で有益である。また、複数の第三裏面露出部３２の各々が同じ形状である場合には、各第三裏面露出部３２に流れる電流の量を合致させる等の電気的特性を合わせることができ、また放熱特性を合わせることができる点で有益である。
一例として、図５及び図１０に示すように、第二電子素子２５のおもて面を第一裏面露出部１２に接続し、第一電子素子１５のおもて面を第三裏面露出部３２に接続することで、第二端子２１を入力端子として用い、第一端子１１を出力端子とし、第三端子３１をグランド端子として用いることができる。このため、電子モジュールの短手方向の一方側（図５の上側及び図１０の上側）から入力された電流が電子モジュールの短手方向の他方側（図５の下側及び図１０の下側）に流れることができ、特許第５０６７６７９号で開示された構成のように、電流がＵターンしない。このため、配線長を抑えることができ、その結果、インピーダンス及びインダクタンスを低減できる。また、電子モジュールを小型化することもできるし、低コスト化も可能となる。
最後になったが、上述した実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載、変形例の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１０ 第一裏面露出導体
１１ 第一端子（一方端子部）
１２ 第一裏面露出部（裏面露出部）
１３ 第一内部屈曲部（内部屈曲部）
１５ 第一電子素子（電子素子）
２０ 第二裏面露出導体
２１ 第二端子（一方端子部）
２２ 第二裏面露出部（裏面露出部）
２３ 第二内部屈曲部（内部屈曲部）
２５ 第二電子素子（電子素子）
３０ 第三裏面露出導体
３１ 第三端子（一方端子部）
３２ 第三裏面露出部（裏面露出部）
３３ 第三内部屈曲部（内部屈曲部）
４０ 第一裏面非露出導体（裏面非露出導体）
４１ 第四端子部（他方端子部）
４２ 第一非露出部（非露出部）
５０ 第二裏面非露出導体（裏面非露出導体）
５１ 第五端子部（他方端子部）
５２ 第二非露出部（非露出部）
６１ ワイヤ
６２ 接続子
６２ａ 第一接続子
６２ｂ 第二接続子
９０ 封止部

Claims (6)

  1. 封止部と、
    前記封止部内に設けられた電子素子と、
    裏面が前記封止部から露出した裏面露出部と、前記裏面露出部から延び、前記封止部の側面から外方に突出する一方端子部とを有する裏面露出導体と、
    前記封止部内に封入された非露出部と、前記非露出部から延び、前記封止部の側面から外方に突出する他方端子部とを有する裏面非露出導体と、
    を備え、
    前記電子素子が前記裏面露出部に載置され、
    前記他方端子部は前記一方端子部よりも幅が狭くなっており、
    前記裏面非露出導体は前記裏面露出導体と厚み方向に沿って見たときに重複せず、
    前記裏面露出導体は、前記裏面露出部と前記一方端子部の間に設けられ、前記封止部内に曲がった内部屈曲部を有し、
    前記裏面非露出導体は内部屈曲部を有さないことを特徴とする電子モジュール。
  2. 前記裏面露出部は、前記電子素子が載置される第一裏面露出部を有し、
    前記一方端子部は、前記第一裏面露出部から延びた第一端子部を有し、
    前記第一端子部及び前記他方端子部は、前記封止部における一側面から外方へ突出していることを特徴とする請求項１に記載の電子モジュール。
  3. 前記第一端子部は複数設けられ、
    前記他方端子部は第四端子部及び第五端子部を有し、
    少なくとも一対の前記第一端子部の間に前記第四端子部及び前記第五端子部が一つずつ設けられていることを特徴とする請求項２に記載の電子モジュール。
  4. 前記第一裏面露出部は複数設けられ、
    少なくとも一対の前記第一裏面露出部の間に少なくとも一つの前記非露出部が設けられていることを特徴とする請求項２又は３のいずれかに記載の電子モジュール。
  5. 前記裏面露出部は、前記電子素子が載置される第二裏面露出部と、前記電子素子が載置されない第三裏面露出部とを有し、
    前記一方端子部は、前記第二裏面露出部から延びた第二端子部と、第三裏面露出部から延びた第三端子部とを有し、
    前記第二端子部及び前記第三端子部は、前記封止部における他側面から外方へ突出していることを特徴とする請求項１乃至４のいずれか１項に記載の電子モジュール。
  6. 前記第二端子部及び前記第三端子部は交互に配置されていることを特徴とする請求項５に記載の電子モジュール。
JP2017567506A 2016-12-13 2016-12-13 電子モジュール Active JP6357596B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/086997 WO2018109820A1 (ja) 2016-12-13 2016-12-13 電子モジュール

Publications (2)

Publication Number Publication Date
JP6357596B1 true JP6357596B1 (ja) 2018-07-11
JPWO2018109820A1 JPWO2018109820A1 (ja) 2018-12-20

Family

ID=62558177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017567506A Active JP6357596B1 (ja) 2016-12-13 2016-12-13 電子モジュール

Country Status (4)

Country Link
US (1) US10832994B2 (ja)
JP (1) JP6357596B1 (ja)
CN (1) CN108463884B (ja)
WO (1) WO2018109820A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227810B2 (en) * 2017-11-10 2022-01-18 Shindengen Electric Manufacturing Co., Ltd. Electronic module with a groove and press hole on the surface of a conductor
CN111406311A (zh) * 2017-11-10 2020-07-10 新电元工业株式会社 电子模块以及电子模块的制造方法
USD920937S1 (en) * 2019-03-29 2021-06-01 Shindengen Electric Manufacturing Co., Ltd. Power module device containing semiconductor elements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243890A (ja) * 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2014047362A (ja) * 2012-08-29 2014-03-17 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびパワー半導体モジュールの製造方法
JP2014139968A (ja) * 2013-01-21 2014-07-31 Toyota Motor Corp 半導体装置およびその製造方法
JP2016076563A (ja) * 2014-10-06 2016-05-12 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3108856B2 (ja) * 1995-12-28 2000-11-13 ローム株式会社 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板
JP2959521B2 (ja) * 1997-05-21 1999-10-06 日本電気株式会社 半導体装置の製造方法、リードフレーム
JP2008282867A (ja) * 2007-05-08 2008-11-20 Sharp Corp 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
TW200913178A (en) * 2007-07-31 2009-03-16 Yamaha Corp Semiconductor device, pre-mold package, and manufacturing method therefor
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
JP5067679B2 (ja) 2010-05-21 2012-11-07 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
WO2012111254A1 (ja) 2011-02-15 2012-08-23 パナソニック株式会社 半導体装置及びその製造方法
JP5396436B2 (ja) * 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
CN104412383B (zh) * 2012-06-29 2017-09-26 株式会社电装 半导体装置以及半导体装置的连接构造
WO2015046292A1 (ja) * 2013-09-25 2015-04-02 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2017154199A1 (ja) 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243890A (ja) * 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2014047362A (ja) * 2012-08-29 2014-03-17 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびパワー半導体モジュールの製造方法
JP2014139968A (ja) * 2013-01-21 2014-07-31 Toyota Motor Corp 半導体装置およびその製造方法
JP2016076563A (ja) * 2014-10-06 2016-05-12 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置

Also Published As

Publication number Publication date
US10832994B2 (en) 2020-11-10
CN108463884A (zh) 2018-08-28
CN108463884B (zh) 2021-06-22
WO2018109820A1 (ja) 2018-06-21
US20200243425A1 (en) 2020-07-30
JPWO2018109820A1 (ja) 2018-12-20

Similar Documents

Publication Publication Date Title
JP6357596B1 (ja) 電子モジュール
JP6255116B1 (ja) 半導体装置
JP6560819B1 (ja) 電子モジュール及び電子モジュールの製造方法
JP6423127B1 (ja) 電子モジュール
JP6510146B1 (ja) 電子モジュール
NL2020161B1 (en) Electronic module
JP6472931B1 (ja) 電子モジュール
JP2023163504A (ja) 電子モジュール及び組合体
JP2023163499A (ja) 電子モジュール、組合体及び電子モジュールの製造方法
JPWO2018042660A1 (ja) 電子機器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

R150 Certificate of patent or registration of utility model

Ref document number: 6357596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150