JP6472931B1 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JP6472931B1
JP6472931B1 JP2018507662A JP2018507662A JP6472931B1 JP 6472931 B1 JP6472931 B1 JP 6472931B1 JP 2018507662 A JP2018507662 A JP 2018507662A JP 2018507662 A JP2018507662 A JP 2018507662A JP 6472931 B1 JP6472931 B1 JP 6472931B1
Authority
JP
Japan
Prior art keywords
back surface
exposed
surface exposed
connector
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018507662A
Other languages
English (en)
Other versions
JPWO2019092839A1 (ja
Inventor
悦宏 神山
悦宏 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6472931B1 publication Critical patent/JP6472931B1/ja
Publication of JPWO2019092839A1 publication Critical patent/JPWO2019092839A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

電子モジュールは、封止部９０と、裏面露出導体１０，２０，３０と、裏面非露出導体４０，５０と、電子素子１５，２５を前記裏面非露出導体４０，５０に電気的に接続するための第二接続子７０と、を有している。前記裏面非露出導体４０，５０は前記裏面露出部１２，２２，３２よりもおもて面側に位置している。第二接続先端部７２は第二接続基端部７１よりも裏面側に位置している。前記第二接続基端部７１の裏面側端部と前記第二接続先端部７２の裏面側端部との間の厚み方向の距離Ｈは、前記第二接続子７０の第二接続先端部７２の幅Ｗよりも大きくなっている。

Description

本発明は、封止部から裏面が露出した裏面露出部を有する電子モジュールに関する。
従来の電子モジュールでは、ハイサイドとローサイドの電子素子（ＭＯＳＦＥＴ）の制御電極（ゲート電極）とリード端子（リードフレーム）とを、接続子（ゲートクリップ）ではんだ接続している（例えば、特開２００２−１００７１６、特開２００９−２３８８５９参照）。
このような、電子モジュールにおいて、電子素子の制御電極（ゲート電極）は、他の入出力電極（ソース電極、ドレイン電極）と比較して小さいため、制御電極と接続子の接続が困難であり、接続子が横に倒れないようにリード端子の一端と安定して接続する必要がある。
そして、この接続子の接続に不良が発生してしまうと、当該電子素子の制御性が低下して電子モジュールの信頼性が低下することとなる。
このような点に鑑み、本発明は、第二接続子の接続の不良を抑制して、信頼性を向上させることができる電子モジュールを提供する。
［概念１］
本発明による電子モジュールは、
封止部と、
前記封止部の側面から外方に突出する裏面露出側端子部と、裏面が露出する裏面露出部とを有する裏面露出導体と、
前記封止部の側面から外方に突出する裏面非露出側端子部を有し、裏面が露出しない裏面非露出導体と、
前記封止部内に設けられ、前記裏面露出導体のおもて面に設けられた電子素子と、
前記電子素子を前記裏面非露出導体に電気的に接続するための第二接続子と、
を備え、
前記裏面非露出導体が前記裏面露出部よりもおもて面側に位置し、
前記第二接続子が第二接続先端部と第二接続基端部を有し、前記第二接続先端部が前記第二接続基端部よりも裏面側に位置し、
前記第二接続基端部の裏面側端部と前記第二接続先端部の裏面側端部との間の厚み方向の距離Ｈが、前記第二接続子の第二接続先端部の幅Ｗよりも大きくてもよい。
［概念２］
本発明の概念１による電子モジュールにおいて、
前記第二接続基端部の裏面側端部と前記第二接続先端部の裏面側端部との間の厚み方向の距離Ｈは、前記第二接続子の第二接続先端部の幅Ｗよりも大きくなってもよい。
［概念３］
本発明の概念１又は２のいずれかによる電子モジュールにおいて、
前記第二接続子の前記第二接続基端部は第二穴部を有し、
前記第二接続基端部の裏面側端部と前記第二接続先端部の裏面側端部との間の厚み方向の距離Ｈと前記第二穴部の径Ｄとの合計値は、前記第二接続子の第二接続先端部の幅Ｗよりも大きくなってもよい。
［概念４］
本発明の概念１乃至３のいずれか１つによる電子モジュールにおいて、
前記第二接続子の前記第二接続基端部が第二穴部を有し、
前記第二接続基端部の裏面側端部と前記第二接続先端部の裏面側端部との間の厚み方向の距離Ｈは、前記第二穴部の径Ｄよりも大きくなってもよい。
［概念５］
本発明の概念１乃至４のいずれか１つによる電子モジュールにおいて、
前記第二接続子の前記第二接続基端部は第二穴部を有し、
前記第二穴部の径Ｄは、前記第二接続子の第二接続先端部の幅Ｗ以上の大きさであってもよい。
［概念６］
本発明の概念１乃至５のいずれか１つによる電子モジュールにおいて、
前記裏面露出導体は封止部内で曲がった内部屈曲部を有し、
前記裏面非露出導体は内部屈曲部を有さなくなってもよい。
［概念７］
本発明の概念１乃至６のいずれか１つによる電子モジュールにおいて、
前記裏面露出導体は、前記裏面露出部と前記裏面露出側端子部との間に設けられ、裏面が露出しない連結部を有し、
前記連結部の厚みは、前記裏面露出部の厚み及び前記裏面露出側端子部の厚みよりも薄くなってもよい。
［概念８］
本発明の概念１乃至７のいずれか１つによる電子モジュールにおいて、
前記封止部の周縁部に設けられ、締結部材を挿入するための締結部材挿入部をさらに備え、
前記裏面露出導体は、周縁裏面露出導体と、前記周縁裏面露出導体よりも前記締結部材挿入部から離れた位置に設けられた内方裏面露出導体とを有し、
周縁裏面露出導体の裏面露出部の面積は、内方裏面露出導体の裏面露出部の面積よりも小さくなってもよい。
［概念９］
本発明の概念８による電子モジュールにおいて、
一対の締結部材挿入部が設けられ、
前記内方裏面露出導体の前記裏面露出部の面積と比較した、一方側における周縁裏面露出導体の裏面露出部の減少量は、他方側における周縁裏面露出導体の裏面露出部の減少量よりも大きくなってもよい。
本発明では、裏面非露出導体の裏面側端部と先端部の裏面側端部との間の距離Ｈを大きくすることで第二接続子の先端部を導電性接着剤等に対して沈み込ませることができる。このため、距離Ｈが第二接続子の先端部の幅Ｗよりも大きくなる態様を採用した場合には、第二接続子を安定して配置することができる。この結果、本件発明によれば、第二接続子の接続の不良を抑制して、信頼性を向上させることができる。
図１（ａ）は、本発明の第１の実施の形態で用いられうる第二接続子を拡大した平面図であり、図１（ｂ）は、本発明の第１の実施の形態で用いられうる第二接続子を拡大した側方図であって、図２の矢印Ａから見た側方図である。 図２は、本発明の第１の実施の形態による電子モジュールの封止部を示していない平面図である。 図３は、本発明の第１の実施の形態による電子モジュールの平面図である。 図４は、本発明の第１の実施の形態で用いられうる第一接続子及び第二接続子の平面図である。 図５は、本発明の第１の実施の形態で用いられうる第二端子部、第四端子部及び第五端子部等の関係を説明するための斜視図である。 図６は、本発明の第１の実施の形態で用いられうる第一端子部及び第三端子部等の関係を説明するための斜視図である。 図７は、本発明の実施の形態による電子モジュールにおける回路図である。 図８は、本発明の第１の実施の形態による電子モジュールの底面図である。 図９（ａ）は、本発明の第１の実施の形態で用いられうる第一接続子と電子素子及び裏面露出部との関係を示した側方図であり、図９（ｂ）は、本発明の第１の実施の形態で用いられうる第二接続子と非露出部、電子素子及び裏面露出部との関係を示した側方図である。 図１０は、本発明の実施の形態による電子モジュールを放熱シート上に載置した態様を示した側方図である。 図１１（ａ）は、本発明の第１の実施の形態で用いられうる第一接続子の厚みを説明するための側方図であり、図１１（ｂ）は、本発明の第１の実施の形態で用いられうる第二接続子の厚みを説明するための側方図である。 図１２は、本発明の第２の実施の形態による電子モジュールの封止部を示していない平面図である。 図１３は、本発明の第２の実施の形態による電子モジュールの平面図であり、封止部を半透明で示した図である。 図１４（ａ）は、本発明の第３の実施の形態による電子モジュールで用いられうる第一裏面露出導体の側方図であり、図１４（ｂ）は、本発明の第３の実施の形態による電子モジュールで用いられうる第二裏面露出導体の側方図であり、図１４（ｃ）は、本発明の第３の実施の形態による電子モジュールで用いられうる第三裏面露出導体の側方図である。 図１５は、本発明の第４の実施の形態による電子モジュールの封止部を示していない平面図である。 図１６（ａ）は、本発明の実施の形態で用いられうる第二接続子を第二接続先端部側から見た斜視図であり、図１６（ｂ）は、本発明の実施の形態で用いられうる第二接続子を底面側から見た図である。
第１の実施の形態
《構成》
図２に示すように、本実施の形態の電子モジュールは、封止部９０（図３参照）と、封止部９０の側面から外方に突出する裏面露出側端子部１１，２１，３１と、裏面が露出する裏面露出部１２，２２，３２（図８参照）とを有する裏面露出導体１０，２０，３０と、封止部９０の側面から外方に突出する裏面非露出側端子部４１，５１を有し、裏面が露出しない裏面非露出導体４０，５０と、封止部９０内に設けられ、裏面露出導体１０，２０，３０のおもて面にはんだ等の導電性接着剤１９０（図１１参照）を介して設けられた複数の電子素子１５，２５と、第一接続子６０及び第二接続子７０を有する接続子６０，７０と、を有してもよい。本実施の形態において、電子モジュールの封止部９０の裏面側からおもて面側に向かう方向を含む方向を「第一方向」と呼び、第一方向を法線とする平面内の方向（図２の第二方向及び第三方向を含む面内方向）を「面内方向」と呼ぶ。
本実施の形態の第一接続子６０は裏面露出導体１０，２０，３０と電子素子１５，２５とを電気的に接続し、第二接続子７０は裏面非露出導体４０，５０と電子素子１５，２５とを電気的に接続するようになっている。一例として、第一接続子６０は裏面露出導体２０，３０のおもて面と第一電子素子１５又は第二電子素子２５のおもて面に設けられたソース電極等とを導電性接着剤１９０を介して接続し、第二接続子７０は裏面非露出導体４０，５０のおもて面と第一電子素子１５又は第二電子素子２５のおもて面に設けられたゲート電極等とを導電性接着剤１９０を介して接続してもよい。但し、これに限られることはなく、接続子６０，７０は２つの裏面露出導体１０，２０，３０同士又は２つの裏面非露出導体４０，５０同士を接続してもよく、例えば第一接続子６０が２つの裏面露出導体１０，２０，３０同士を接続し、第二接続子７０が２つの裏面非露出導体４０，５０同士を接続してもよい。
図４に示すように、第一接続子６０は、第一接続基端部６１と、電子素子１５，２５に導電性接着剤１９０を介して接続される第一接続先端部６２を有し、第一接続基端部６１及び第一接続先端部６２の各々に第一穴部６６が設けられてもよい。第一接続基端部６１の幅と第一接続先端部６２の幅は略同一となってもよい。本実施の形態において「略同一」とは、両者の差が大きい方の値の５％以内にあることを意味し、例えば、第一接続基端部６１の幅と第一接続先端部６２の幅の内、大きな値をＷ１とし小さな値をＷ０としたときに、Ｗ１−Ｗ０≦０．０５×Ｗ１となることを意味している。
図４に示すように、第二接続子７０は第二接続基端部７１及び第二接続先端部７２を有し、第二接続基端部７１の幅は第二接続先端部７２よりも大きくなってもよい。図１（ａ）に示すように、第二接続子７０は第二接続基端部７１を有し、第二接続基端部７１には第二穴部７６が設けられ、第二接続先端部７２には第二穴部７６が設けられなくてもよい。図１（ｂ）に示すように、第二接続先端部７２は、裏面側に突出した裏面側突出部７２ａを有してもよい（図１６も参照）。
第二接続基端部７１の裏面側端部と第二接続先端部７２の裏面側端部との間の厚み方向の距離Ｈは、第二接続子７０の第二接続先端部７２の幅Ｗよりも大きくてもよい（図１参照）。
第二接続基端部７１の裏面側端部と第二接続先端部７２の裏面側端部との間の厚み方向の距離Ｈは、第二穴部７６の径Ｄ（直径Ｄ）よりも大きくてもよい。
第二穴部７６の径Ｄは、第二接続子７０の第二接続先端部７２の幅Ｗ以上の大きさであってもよい。
図５及び図６に示すように、裏面露出導体１０，２０，３０は封止部９０内で曲がった内部屈曲部１３，２３，３３を有してもよい。他方、裏面非露出導体４０，５０は内部屈曲部を有さなくてもよい。より具体的には、裏面露出導体１０，２０，３０は、裏面露出側端子部１１，２１，３１と裏面露出部１２，２２，３２との間に設けられ、裏面露出部１２，２２，３２から裏面露出側端子部１１，２１，３１側（おもて面側）に曲がった内部屈曲部１３，２３，３３を有してもよい。
裏面非露出導体４０，５０は裏面露出部１２，２２，３２よりもおもて面側に位置してもよい。第二接続基端部７１の裏面側端部と第二接続先端部７２の裏面側端部との間の厚み方向の距離Ｈと第二穴部７６の径Ｄとの合計値は、第二接続子７０の第二接続先端部７２の幅Ｗよりも大きくなってもよい。
裏面非露出導体４０，５０は、封止部９０内に封入された非露出部４２，５２を有してもよい。
電子素子１５，２５は例えばＭＯＳＦＥＴ等の半導体素子であり、電子モジュールは例えば半導体モジュールであってもよい。本実施の形態では、裏面露出部１２，２２，３２と裏面露出側端子部１１，２１，３１とが一体になり、非露出部４２，５２と裏面非露出側端子部４１，５１とが一体になっている態様を用いて説明するが、これに限られることはなく、裏面露出部１２，２２，３２と裏面露出側端子部１１，２１，３１とが別体になり、互いに接着されてもよく、また非露出部４２，５２と裏面非露出側端子部４１，５１とが別体になり、互いに接着されてもよい。
裏面露出導体１０，２０，３０は、第一裏面露出導体１０、第二裏面露出導体２０及び第三裏面露出導体３０を有してもよい。第一裏面露出導体１０は、第一端子部１１及び第一裏面露出部１２と、第一端子部１１及び第一裏面露出部１２の間に設けられた第一内部屈曲部１３とを有してもよい。第二裏面露出導体２０は、第二端子部２１及び第二裏面露出部２２と、第二端子部２１及び第二裏面露出部２２の間に設けられた第二内部屈曲部２３とを有してもよい。第三裏面露出導体３０は、第三端子部３１及び第三裏面露出部３２と、第三端子部３１及び第三裏面露出部３２の間に設けられた第三内部屈曲部３３とを有してもよい。
裏面非露出側端子部４１，５１は、第四裏面非露出導体４０及び第五裏面非露出導体５０を有してもよい。第四裏面非露出導体４０は、第四端子部４１及び第四非露出部４２を有してもよい。第五裏面非露出導体５０は、第五端子部５１及び第五非露出部５２を有してもよい。
図２に示すように、電子素子１５，２５は、第一裏面露出部１２に載置された第一電子素子１５と、第二裏面露出部２２に載置された第二電子素子２５とを有してもよい。図３に示すように、第二端子部２１及び裏面非露出側端子部４１，５１は、封止部９０における一側面（図３の下側の面）から外方へ突出してもよい。
図２に示すように、第二裏面露出導体２０は複数設けられてもよい。少なくとも一対の第二裏面露出部２２の間に裏面非露出側端子部４１，５１が設けられてもよく、一対の第二端子部２１の間に第四端子部４１及び第五端子部５１が一つずつ設けられてもよい。図２に示す態様では、一対の第二裏面露出部２２の間に、第四端子部４１と一体になった第四非露出部４２が設けられ、第五端子部５１と一体になった第五非露出部５２が、第二裏面露出部２２の一側面側（図２の下側）に設けられている。裏面非露出側端子部４１，５１の各々は電子素子１５，２５に接続されてもよい。図２に示す態様では、第五端子部５１は第二電子素子２５に第二接続子７０で接続されており、第二電子素子２５を制御するために用いられ、第四端子部４１は第一電子素子１５に第二接続子７０で接続されており、第一電子素子１５を制御するために用いられる。
図２に示すように、第三裏面露出部３２には、電子素子１５，２５が載置されなくてもよい。図３に示すように、第一端子部１１及び第三端子部３１は、封止部９０における他側面（図３の上側の面）から外方へ突出してもよい。第一端子部１１及び第三端子部３１は交互に配置されてもよい。
裏面露出導体１０，２０，３０及び裏面非露出導体４０，５０は、例えば、銅、銅合金等からなり、全面又は部分的にスズめっき処理やニッケルめっき処理等が施されていてもよい。封止部９０としてはエポキシ樹脂等を用いてもよい。
電子モジュールとしては、例えばパワー電子モジュールを用いてもよい。第一電子素子１５及び第二電子素子２５としては、例えばＭＯＳＦＥＴを用いてもよい。本実施の形態による電子モジュールの回路図は例えば図７に示すようになっている。図７に示す態様では第一電子素子１５及び第二電子素子２５がＭＯＳＦＥＴであり、図２において、第一電子素子１５であるＭＯＳＦＥＴのドレインが第一裏面露出部１２側に位置し、ソースが第一裏面露出部１２と反対側（おもて面側）に位置し、また、第二電子素子２５であるＭＯＳＦＥＴのドレインが第二裏面露出部２２側に位置し、ソースが第二裏面露出部２２と反対側（おもて面側）に位置する。
第一裏面露出導体１０、第二裏面露出導体２０及び第三裏面露出部３０は互いに接続されてもよい。一例としては、第一裏面露出部１２と第二裏面露出部２２が、第一接続子６０又はワイヤ（図示せず）によって接続されてもよい。また、第二裏面露出部２２と第三裏面露出部３０が、第一接続子６０又はワイヤ（図示せず）によって接続されてもよい。なお、接続子６０，７０としては例えば銅クリップを用いることができ、ワイヤとしては例えばアルミワイヤを用いることができる。なお、幅の太い接続子６０，７０を用いることで流れる電流量を上げることができる。
第一裏面露出部１２、第二裏面露出部２２及び第三裏面露出部３２は、図１０に示すように、放熱シート２１０、放熱性の接着剤等を介して筐体２００上に載置されてもよい。
図３に示すように、第一端子部１１、第二端子部２１、第三端子部３１、第四端子部４１及び第五端子部５１の各々がおもて面側に屈曲されてもよい。
本実施の形態の電子モジュールは３相ブリッジ回路となっていてもよい。３つある出力端子のうちのいずれかがＵ相コイルに接続され、別の１つがＶ相コイルに接続され、残りの１つがＷ相コイルに接続されてもよい。
より具体的には、図７において、第一電子素子１５であるＭＯＳＦＥＴのドレインが電源ライン側に接続され、ソースが第二電子素子２５であるＭＯＳＦＥＴのドレインに接続され、このＭＯＳＦＥＴのソースはグランドに接続されてもよい。そして、第一電子素子１５と第二電子素子２５との接続点は、モータのＵ相コイル、Ｖ相コイル又はＷ相コイルに接続されてもよい。
内部屈曲部１３，２３，３３が設けられている場合には、非露出部４２，５２と第二接続子７０との接続面（導電性接着剤１９０を介して接触する態様も含む。）と、裏面露出部１２，２２，３２と第一接続子６０との接続面（導電性接着剤１９０を介して接触する態様も含む。）は、高さ方向の位置が異なることになる。より具体的には、図９に示す態様では、第二接続基端部７１の第四非露出部４２との接続面の高さ位置及び第二接続基端部７１の第五非露出部５２との接続面の高さ位置は、第一接続基端部６１の第二裏面露出部２２との接続面の高さ位置及び第一接続基端部６１の第三裏面露出部３２との接続面の高さ位置よりも高くなっている。
図３及び図８に示すように、封止部９０の周縁部に、電子モジュールをヒートシンクや筐体２００等に固定するためのネジ等の締結部材を挿入するための締結部材挿入部１７０が設けられてもよい。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果のうち、まだ説明していないものについて説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
本実施の形態において、第二接続基端部７１の裏面側端部と第二接続先端部７２の裏面側端部との間の厚み方向の距離Ｈを大きくすることで第二接続子７０の先端部を導電性接着剤１９０に対して沈み込ませることができる。このため、距離Ｈが第二接続子７０の先端部の幅Ｗよりも大きくなる態様を採用することで、第二接続子７０を安定して配置することができる。この結果、第二接続子７０の接続の不良を抑制して、信頼性を向上させることができる。
また、第二穴部７６を設け、第二穴部７６の径Ｄを大きくすることで第二接続基端部７１を導電性接着剤１９０に対して沈み込ませることができる。このため、第二穴部７６を設けるとともに、距離Ｈと第二穴部７６の径Ｄとの合計値が第二接続子７０の先端部の幅Ｗよりも大きくなる態様を採用することで、第二接続子７０をより安定して配置することができる。この結果、第二接続子７０の接続の不良を抑制して、信頼性をより向上させることができる。
第二接続基端部７１の裏面側端部と第二接続先端部７２の裏面側端部との間の厚み方向の距離Ｈが、第二接続子７０の先端部の幅Ｗよりも大きくなる態様を採用した場合には、距離Ｈを大きくし、かつ、第二接続子７０の先端部の幅Ｗを小さくすることで第二接続子７０の先端部を導電性接着剤１９０に対して沈み込ませることができる。このため、第二接続子７０を安定して配置して第二接続子７０の接続の不良を抑制して、信頼性を向上させることができる。
第二接続基端部７１の裏面側端部と第二接続先端部７２の裏面側端部との間の厚み方向の距離Ｈが、第二穴部７６の径Ｄよりも大きくなる態様を採用した場合には、第二穴部７６の径Ｄを大きくする効果よりも距離Ｈを大きくする効果を優先し、第二接続子７０の先端部を導電性接着剤１９０に対して沈み込ませることができる。このため、第二接続子７０を安定して配置して第二接続子７０の接続の不良を抑制して、信頼性を向上させることができる。
第二穴部７６の径Ｄが第二接続子７０の先端部の幅Ｗ以上の大きさとなる態様を採用した場合には、第二穴部７６の径Ｄを大きくすることで第二接続子７０の基端部を導電性接着剤１９０に対して沈み込ませることができる。このため、第二接続子７０を安定して配置して第二接続子７０の接続の不良を抑制して、信頼性を向上させることができる。
本実施の形態において、電子素子１５，２５を裏面露出導体１０，２０，３０に電気的に接続するための第一接続子６０の厚みＴ１が、電子素子１５，２５を裏面非露出導体４０，５０に電気的に接続するための第二接続子７０の厚みＴ２よりも厚くなっている態様を採用した場合には（図１１参照）、封止樹脂を流し込む際に押圧ピン等の押圧部材によって裏面露出部１２，２２，３２が押圧された際に、第一接続子６０によって裏面露出部１２，２２，３２が浮き上がることを防止できる。このため、裏面露出部１２，２２，３２の裏面側に樹脂が回り込むことを防止でき、ひいては、外観不良やバリの発生を防止できる。
第一接続子６０の厚みＴ１が第二接続子７０の厚みＴ２の１．２倍より小さいと、裏面露出部１２，２２，３２に対する第一接続子６０による押圧力が小さくなってしまうことがある。他方、第一接続子６０の厚みＴ１が第二接続子７０の厚みＴ２の１．５倍よりも大きいと、第一接続子６０の重さが重くなりすぎ、第一接続子６０の裏面側に配置されるはんだ等の導電性接着剤１９０の厚みを十分に保てず、結果として、信頼性が下がってしまうことがある。このため、第一接続子６０の厚みＴ１が第二接続子７０の厚みＴ２の１．２倍以上１．５倍以下となっていることは有益である。
裏面露出導体１０，２０，３０及び裏面非露出導体４０，５０の厚みよりも第一接続子６０の厚みＴ１が薄くなっている態様を採用した場合には、第一接続子６０の重さが重くなりすぎることを防止でき、ひいては、第一接続子６０の裏面側に配置されるはんだ等の導電性接着剤１９０の厚みを十分に保つことができる。
第一接続基端部６１及び第一接続先端部６２の各々に第一穴部６６が設けられている態様を採用した場合には、第一接続基端部６１及び第一接続先端部６２の各々の裏面に、はんだ等の導電性接着剤１９０が接着しているかを目視で確認できる点で有益である。
図１（ａ）に示すように、第二接続基端部７１の幅が第二接続先端部７２の幅よりも大きい態様を採用した場合には、第二接続子７０の面内方向における大きさを小さくできる点で有益である。第二接続基端部７１に第二穴部７６が設けられている態様を採用した場合には、第二接続基端部７１の裏面に、はんだ等の導電性接着剤１９０が接着しているかを目視で確認できる点で有益である。他方、第二接続先端部７２の幅が第二接続基端部７１の幅よりも狭い態様を採用した場合は、第二接続先端部７２に第二穴部７６が設けられなくてもよい。第二接続先端部７２の幅が狭い場合には、第二穴部７６を設けなくても第二接続先端部７２にはんだ等の導電性接着剤１９０が接着しているかを目視で確認できるためである。
本実施の形態において、第一接続子６０が各裏面露出部１２，２２，３２に対応して設けられ、かつ、封止樹脂を流し込む際に各裏面露出部１２，２２，３２が押圧ピン等の押圧部材によって押圧される態様を採用した場合には、裏面露出部１２，２２，３２を押圧しつつ、かつ接続子６０，７０によって押圧されていない箇所が浮き上がってしまうことを防止できる。このため、裏面露出部１２，２２，３２の裏面側に樹脂が回り込むことを防止でき、ひいては、外観不良やバリの発生を防止できる。
封止部９０のおもて面には、押圧孔又は押圧痕１１０，１２０，１３０が設けられてもよい（図３参照）。押圧孔は封止部９０におもて面に設けられた孔であり、例えば、裏面露出導体１０，２０，３０を押圧ピンで押圧した後で、その一部が封止部９０で封入されたものである。押圧痕１１０，１２０，１３０は、例えば、裏面露出導体１０，２０，３０を押圧ピンで押圧した後で、その全部が封止樹脂で封止されたものである。このように全部を封止樹脂で封入したとしても、一般には、元々の封止部と後々に埋め込まれた封止樹脂との間に境界線が形成され、当該境界線によって区切られた領域が押圧痕１１０，１２０，１３０になる（図３参照）。このような押圧孔及び押圧痕１１０，１２０，１３０によって、各裏面露出導体１０，２０，３０が押圧ピン等の押圧部材によって押圧されたかどうかを判断できる。図３に示す態様では、第一裏面露出導体１０に対する第一押圧痕１１０、第二裏面露出導体２０に対する第二押圧痕１２０及び第三裏面露出導体３０に対する第三押圧痕１３０が示されている。
本実施の形態において、電子素子１５，２５が載置される裏面露出部１２，２２，３２の裏面が露出している態様を採用した場合には放熱効果を期待できる（図２及び図８参照）。また、他方、非露出部４２，５２が封止部９０内に封入されている態様を採用した場合には、裏面非露出導体４０，５０が封止部９０から抜け出てしまう可能性を低減できる。この場合には、非露出部４２，５２が裏面から露出していないので、封止部９０のバリが原因となって非露出部４２，５２に関して外観不良が生じることもない。一般的には、幅が細い場合には樹脂で封入する際に押さえることが難しく、封止部９０に起因するバリが発生しやすいが、外部に露出しない非露出部４２，５２を採用することはバリが生じない点でも有益である。
図５及び図６に示すような内部屈曲部１３，２３，３３を有する態様を採用した場合には、図８に示すように、裏面露出導体１０，２０，３０の封止部９０における周縁部が封入されることになるので、裏面露出導体１０，２０，３０が封止部９０から抜け出てしまうことをより確実に防止できる。また、この内部屈曲部１３，２３，３３を採用しつつ封止部９０の裏面が平坦形状となっている態様を採用した場合には、封止部９０の裏面に突出部等を設けることなく封止部９０の裏面の周縁部において導体面が露出することを防止できる。このため、突出部に対応させてヒートシンクや筐体２００等を加工する必要がない点でも有益である。
なお、封止部９０の裏面の周縁部において導体面が露出している場合には、予想外の箇所から電流が漏れ出てしまう可能性がある。これに対して、本実施の形態のような内部屈曲部１３，２３，３３を採用することで、封止部９０の裏面の周縁部において導体面が露出しないようにでき、その結果、予想外の箇所から電流が漏れ出てしまう可能性を低減でき、信頼性を高めることができる点で有益である。また、このような内部屈曲部１３，２３，３３を採用することで、裏面露出側端子部１１，２１，３１と裏面非露出側端子部４１，５１の高さ方向の位置を対応させつつ、裏面露出部１２，２２，３２と非露出部４２，５２との間の距離を離すことができ、ひいては電子素子１５，２５と非露出部４２，５２との間の距離を離すことができ、電子素子１５，２５からの発熱で裏面非露出側端子部４１，５１を流れる電流に対して悪影響が出るのを防止できる。
また、封止部９０の裏面の周縁部において導体面が露出しないようにすることで、放熱シート９５（図１０参照）の大きさを小さくすることができ、製造コストを下げることもできる。
図２に示すように、裏面が露出した第一裏面露出部１２に第一電子素子１５が載置される態様を採用した場合には、第一電子素子１５から発生する熱を効率よく放熱することができる。また、同様に、裏面が露出した第二裏面露出部２２に第二電子素子２５が載置される態様を採用した場合には、第二電子素子２５から発生する熱を効率よく放熱することができる。
第二電子素子２５が載置される第二裏面露出部２２と電子素子１５，２５が載置されない非露出部４２，５２が一側面側（短手方向の中心より一側面側、図２の下側）に位置づけられる態様を採用した場合には、裏面の一側面側において、第二電子素子２５から発生する熱を第二裏面露出部２２から効率よく放熱できる点で有益である。
図２に示すように、封止部９０の長手方向において、第二端子部２１の間に第四端子部４１及び第五端子部５１が設けられている態様を採用した場合には、第二電子素子２５からの発熱の効果を受けやすい第二端子部２１と、電子素子１５，２５からの発熱の効果を受けにくい第四端子部４１及び第五端子部５１とをバランスよく配置することができる。このため、第二電子素子２５から発生する熱を第二端子部２１を介して効率よく放熱できる。
封止部９０の長手方向において、一対の第二裏面露出部２２の間に非露出部４２，５２が設けられている態様を採用した場合には、第二電子素子２５が載置された第二裏面露出部２２と、電子素子１５，２５が配置されていない非露出部４２，５２とをバランスよく配置することができる。このため、第二電子素子２５から発生する熱を第一裏面露出部１２を介して効率よく放熱できる。
封止部９０の長手方向において一対の第二裏面露出部２２の間に第四非露出部４２が設けられ、第五非露出部５２が第二裏面露出部２２の一側面側（図２の下側）に設けられている態様を採用した場合には、第二裏面露出部２２の大きさを極力大きなものとしながら、第四非露出部４２及び第五非露出部５２を設けることができる点で有益である。
図２に示すように、第一電子素子１５が載置される第一裏面露出部１２と、電子素子１５，２５が載置されない第三裏面露出部３２が他側面側（短手方向の中心より他側面側、図２の上側）に位置づけられる態様を採用した場合には、裏面の他側面側において、第一電子素子１５から発生する熱を第一裏面露出部１２を介して効率よく放熱できる点で有益である。
第一端子部１１と第三端子部３１が交互に配置されている態様を採用した場合には、第一電子素子１５からの発熱の効果を受けやすい第一端子部１１と、電子素子１５，２５からの発熱の効果を受けにくい第三端子部３１とをバランスよく配置することができる。このため、第一電子素子１５から発生する熱を第一端子部１１を介して効率よく放熱できる。
第一裏面露出部１２と第三裏面露出部３２が交互に配置されている態様を採用した場合には、第一電子素子１５が載置された第一裏面露出部１２と、電子素子１５，２５が配置されていない第三裏面露出部３２とをバランスよく配置することができる。このため、第一電子素子１５から発生する熱を第一裏面露出部１２から効率よく放熱できる。
第一裏面露出部１２、第二裏面露出部２２及び第三裏面露出部の各々が別体になった態様を採用した場合には、他の端子部における高周波等（ノイズ等）の影響を受けにくくすることができる。特に３相ブリッジ回路においては、高周波等（ノイズ等）の影響が問題となることがあるので、３相ブリッジ回路では、第一裏面露出部１２、第二裏面露出部２２及び第三裏面露出部の各々が別体になった態様を採用することは非常に有益である。
図２に示すように、複数の電子素子１５，２５を均等に配列することで均一に放熱させることができる。また、このように複数の電子素子１５，２５を均等に配列することで、電子素子１５，２５の実装を迅速に行うことができ、生産性を高めることができる。本実施の形態の「均等」とは、複数の第一電子素子１５の間の距離が同じ値となり、複数の第二電子素子２５の間の距離が同じ値となり、電子モジュールの長手方向（図２の左右方向）に延びた中心線よりも一側面側（図２の下方側）に複数の第二電子素子２５が配置され他側面側（図２の上方側）に複数の第一電子素子１５が配置され、かつ、第一電子素子１５と第二電子素子２５とが入れ子状に配置されていることを意味している。一例としては、図２に示すように、電子モジュールの長手方向の中心線よりも図２の下側において左右方向で均等な間隔で複数（図２の態様では３つ）の第二電子素子２５が配置され、長手方向の中心線よりも図２の上側において左右方向で均等な間隔で複数（図２の態様では３つ）の第一電子素子１５が配置され、第一電子素子１５と第二電子素子２５とが入れ子状態に配置されている。なお、第一接続子６０及び／又は第二接続子７０の代わりにワイヤを用いることもできる。
クリップ等の接続子６０，７０を用いた場合には、予め接続子６０，７０を準備する必要があるが、複数の電子素子１５，２５を均等に配列することで、準備する接続子６０，７０の種類を減らすことができる。一例として、図２に示す態様によれば、第二電子素子２５のおもて面と第三裏面露出部３２とを接続する第一接続子６０の長さと、第一電子素子１５のおもて面と第二裏面露出部２２とを接続する第一接続子６０の長さとを概ね同じ長さにすることができる。このため、電子素子１５，２５と裏面露出部１２，２２，３２とを接続する第一接続子６０を例えば一種類にすることができる点で有益である。また、このように電子素子１５，２５と裏面露出部１２，２２，３２とを接続する第一接続子６０を一種類にすることで、各第一接続子６０に流れる電流の量を概ね同じ値にすることができる点でも有益である。
また、図２に示すように、一対の第二裏面露出部２２の間に第四非露出部４２を設け、第五非露出部５２を第二裏面露出部２２の一側面側に設ける態様を採用した場合には、第四非露出部４２と第一電子素子１５のおもて面とを接続する第二接続子７０の長さと、第五非露出部５２と第二電子素子２５のおもて面とを第二接続子７０の長さとを概ね同じ長さにすることができる。このため、非露出部４２，５２と電子素子１５，２５とを接続する第二接続子７０を例えば一種類にすることができる点で有益である。また、このように非露出部４２，５２と電子素子１５，２５とを接続する第二接続子７０を一種類にすることで、電子素子１５，２５が同じであれば、同じ電流で当該電子素子１５，２５を制御できる点で有益である。
一例として、図２に示すように、第一電子素子１５のおもて面を第二裏面露出部２２に接続し、第二電子素子２５のおもて面を第三裏面露出部３２に接続することで、第一端子部１１を入力端子として用い、第二端子部２１を出力端子とし、第三端子部３１をグランド端子として用いることができる。このため、電子モジュールの短手方向の一方側（図２の上側）から入力された電流が電子モジュールの短手方向の他方側（図２の下側）に流れることができ、電流がＵターンしない。このため、配線長を抑えることができ、その結果、インピーダンス及びインダクタンスを低減できる。また、電子モジュールを小型化することもできるし、低コスト化も可能となる。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
図１２に示すように、裏面露出導体１０，２０，３０の裏面露出部１２，２２，３２のおもて面には溝１５０が設けられてもよい。溝１５０は図１２に示すように裏面露出導体１０，２０，３０の各々に設けられてもよいし、裏面露出導体１０，２０，３０の一部にだけ設けられてもよい。図１３に示すように、面内方向の封止部９０の長手方向において、押圧孔又は押圧痕１１０，１２０，１３０の中心部が溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられてもよい。本実施の形態の溝１５０は裏面露出部１２，２２，３２を貫通せず、裏面露出部１２，２２，３２に形成された凹部が溝１５０となっている。但し、このような態様に限られることはなく、溝１５０が裏面露出部１２，２２，３２を貫通してもよい。
少なくとも一部の溝１５０に関して、面内方向の封止部９０の長手方向（図１３の第三方向）において、押圧孔又は押圧痕１１０，１２０，１３０の全体が溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられてもよい。また、全ての溝１５０に関して、面内方向の封止部９０の長手方向において、押圧孔又は押圧痕１１０，１２０，１３０の全体が溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられてもよい。
少なくとも一部の溝１５０に関して、面内方向の封止部９０の長手方向（図１３の第三方向）において、押圧孔又は押圧痕１１０，１２０，１３０の一部だけが溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられてもよい。また、全ての溝１５０に関して、面内方向の封止部９０の長手方向において、押圧孔又は押圧痕１１０，１２０，１３０の一部だけが溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられてもよい。
複数種類の溝１５０が混在してもよく、複数の裏面露出導体１０，２０，３０のうちの一部において、面内方向の封止部９０の長手方向において、押圧孔又は押圧痕１１０，１２０，１３０の全体が溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられ、かつ、残部の一部又は全部において、面内方向の封止部９０の長手方向において、押圧孔又は押圧痕１１０，１２０，１３０の一部だけが溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられてもよい。
図１３に示す態様では、第一押圧痕１１０はその一部が、第一裏面露出部１２に設けられた溝１５０に対して第一裏面露出部１２に設けられた第一電子素子１５の反対側に設けられ、第二押圧痕１２０はその全部が、第二裏面露出部２２に設けられた溝１５０に対して第二裏面露出部２２に設けられた第二電子素子２５の反対側に設けられ、第三押圧痕１３０はその一部が、第三裏面露出部３２に設けられた溝１５０に対して第三裏面露出部３２に設けられた第一接続子６０の反対側に設けられる態様となっている。
図１３に示すように、裏面非露出導体４０，５０には溝１５０が設けられなくてもよい。但し、このような態様に限られることはなく、裏面非露出導体４０，５０に溝１５０が設けられてもよい。
面内方向の封止部９０の長手方向において、押圧孔又は押圧痕１１０，１２０，１３０の中心部が溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられている態様を採用した場合には、押圧ピン等の押圧部材によって押圧される箇所を一定程度撓ませることで、押圧部材で押される箇所の溝１５０に対する反対側で裏面露出部１２，２２，３２が浮き上がってしまうことを防止できる。このため、裏面露出部１２，２２，３２の裏面側に樹脂が回り込むことを防止でき、ひいては、外観不良やバリの発生を防止できる。
面内方向の封止部９０の長手方向において、押圧孔又は押圧痕１１０，１２０，１３０の全体が溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられている態様を採用した場合には、押圧ピン等の押圧部材によって押圧される箇所をより確実に撓ませることができ、押圧部材で押される箇所の溝１５０に対する反対側で裏面露出部１２，２２，３２が浮き上がってしまうことをより確実に防止できる。
面内方向の封止部９０の長手方向において、押圧孔又は押圧痕１１０，１２０，１３０の一部だけが溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられる態様を採用した場合でも、押圧ピン等の押圧部材によって押圧される箇所を一定程度撓ませることができ、押圧部材で押される箇所の溝１５０に対する反対側で裏面露出部１２，２２，３２が浮き上がってしまうことを一定程度防止できる。また、このように押圧孔又は押圧痕１１０，１２０，１３０の一部だけが溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられる態様を採用した場合には、押圧ピンで押圧するための面内方向のスペースを大きく設ける必要がないことから、面内方向での大きさが大きくなることを防止できる点で有益である。
面内方向の封止部９０の短手方向（第二方向）において、裏面露出部１２，２２，３２のうち溝１５０と裏面露出側端子部１１，２１，３１との間に押圧孔又は押圧痕１１０，１２０，１３０が位置付けられる態様を採用した場合にも、押圧ピンで押圧するための面内方向のスペースを大きく設けることなく、面内方向での大きさが大きくなることを防止できる点で有益である。
複数種類の溝１５０が混在し、押圧孔又は押圧痕１１０，１２０，１３０の全体が溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられる態様と、押圧孔又は押圧痕１１０，１２０，１３０の一部だけが溝１５０に対して接続子６０，７０又は電子素子１５，２５の反対側に設けられる態様とが混在する場合には、設計態様を適宜変更できる点で有益である。
上記では、第１の実施の形態を前提として記載したが、これに限られることはなく、第１の実施の形態の態様の特徴的な構成を採用せず、本実施の形態の態様の特徴的な構成だけを採用してもよい。例えば、第１の実施の形態とは異なり、裏面非露出導体４０，５０の裏面側端部と先端部の裏面側端部との間の距離Ｈと第二穴部７６の径Ｄとの合計値が、第二接続子７０の先端部の幅Ｗよりも大きくなっていなくてもよい。
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。
本実施の形態では、図１４に示すように、裏面露出導体１０，２０，３０が、裏面露出部１２，２２，３２と裏面露出側端子部１１，２１，３１との間に設けられ、裏面が露出しない連結部１６，２６，３６を有している。より具体的には、内部屈曲部１３，２３，３３と裏面露出部１２，２２，３２との間に、裏面が露出しない連結部１６，２６，３６が設けられている。そして、連結部１６，２６，３６の厚みが、裏面露出部１２，２２，３２の厚み及び裏面露出側端子部１１，２１，３１の厚みよりも薄くなっている態様となっている。一例として、裏面露出部１２，２２，３２の厚み及び裏面露出側端子部１１，２１，３１の厚みが略同一となり、連結部１６，２６，３６の厚みが、裏面露出部１２，２２，３２の厚み及び裏面露出側端子部１１，２１，３１の厚みの０．７〜０．９倍になっている。上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
連結部１６，２６，３６の厚みを裏面露出部１２，２２，３２の厚み及び裏面露出側端子部１１，２１，３１の厚みよりも薄くすることで、裏面露出部１２，２２，３２と裏面露出側端子部１１，２１，３１との間で予定しない露出面が形成されることを防止できる。つまり、本実施の形態のように厚みの薄い連結部１６，２６，３６が設けられず、同じ厚みからなる裏面露出部１２，２２，３２と裏面露出側端子部１１，２１，３１とが連続的に連結される場合には、裏面露出部１２，２２，３２と裏面露出側端子部１１，２１，３１との境界においてボイドのように封止樹脂で封止されない部分が発生することがある。このように封止樹脂で封止されない部分が発生すると、裏面露出部１２，２２，３２と端子部との境界に位置する連結部１６，２６，３６が裏面で露出してしまい、外観不良となり、商品的価値が下がったり商品として受け入れられなかったりすることにもなる。このため、本実施の形態のような連結部１６，２６，３６を設けることで、裏面露出部１２，２２，３２と裏面露出側端子部１１，２１，３１との境界において封止樹脂で封止されない部分が発生することを防止することは有益である。
連結部１６，２６，３６の幅は裏面露出側端子部１１，２１，３１の幅と略同一であってもよい。つまり、連結部１６，２６，３６は、裏面露出側端子部１１，２１，３１と比較して厚みだけが薄くなるが、その幅が裏面露出側端子部１１，２１，３１と略同一となってもよい。このような態様を採用した場合には、おもて面側又は裏面側からの見た目を良くすることができる点で有益である。
上記では、各実施の形態を前提として記載したが、これに限られることはなく、各実施の形態の態様の特徴的な構成を採用せず、本実施の形態の態様の特徴的な構成だけを採用してもよい。
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。
裏面露出導体１０，２０，３０は、周縁裏面露出導体と、周縁裏面露出導体よりも締結部材挿入部１７０から離れた位置に設けられた内方裏面露出導体とを有している。周縁裏面露出導体の裏面露出部の面積は、内方裏面露出導体の裏面露出部の面積よりも小さくなっている。図１５に示す態様では、図１５の左側端部に位置する第二裏面露出導体２０ａ及び第三裏面露出導体３０ａと、図１５の右側端部に位置する第一裏面露出導体１０ａが周縁裏面露出導体となり、これら以外の裏面露出導体１０，２０，３０が内方裏面露出導体１０ｂ，２０ｂ，３０ｂとなる。上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
締結部材挿入部１７０（図３参照）に締結部材が挿入されて締め付けられると、裏面露出導体１０，２０，３０がヒートシンクや筐体２００（図１０参照）等の冷却体に押し付けられることになり、冷却効率が高くなる。締結部材挿入部１７０に近い周縁裏面露出導体では、内方裏面露出導体と比較して冷却体に強く押し付けられることになることから冷却効率がより高くなる。本実施の形態のように、周縁裏面露出導体１０ａ，２０ａ，３０ａの裏面露出部１２ａ，２２ａ，３２ａの面積を内方裏面露出導体１０ｂ，２０ｂ，３０ｂの裏面露出部１２ｂ，２２ｂ，３２ｂの面積よりも小さくすることで、各電子素子１５，２５に対する冷却効率を同程度としたり、面内方向の大きさを小さくしたりすることができる点で有益である。
周縁裏面露出導体１０ａ，２０ａ，３０ａの裏面露出部１２ａ，２２ａ，３２ａは傾斜部１９，２９，３９を有しており、当該傾斜部１９，２９，３９が設けられることで裏面露出部１２，２２，３２の面積が小さくなってもよい。このように傾斜部１９，２９，３９を設ける態様を採用した場合には、裏面露出部１２，２２，３２の面積を小さくするにしても、その加工が容易である点で有益である。
本実施の形態では一対の締結部材挿入部１７０が設けられている。本実施の形態において、内方裏面露出導体１０ｂ，２０ｂ，３０ｂの裏面露出部１２ｂ，２２ｂ，３２ｂの面積と比較した、一方側（図１５では左側）における周縁裏面露出導体１０ａ，３０ａの裏面露出部１２ａ，３２ａの減少量は、他方側（図１５では右側）における周縁裏面露出導体２０ａの裏面露出部２２ａの減少量よりも大きくなってもよい。特に、幅の太い端子、図１５に示す態様では第一端子部１１及び第三端子部３１の両方が設けられている側では幅の細い端子、図１５に示す態様では第四端子部４１及び第五端子部５１が設けられている側と比較して端子による放熱も期待できることから、周縁裏面露出導体２０ａ，３０ａの裏面露出部２２ａ，３２ａの減少量を大きくしてもよい。このような態様を採用することで、面内方向の大きさをより小さくできる点で有益である。
上記では、各実施の形態を前提として記載したが、これに限られることはなく、各実施の形態の態様の特徴的な構成を採用せず、本実施の形態の態様の特徴的な構成だけを採用してもよい。
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した各実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１０ 第一裏面露出導体
１１ 第一端子部（裏面露出側端子部）
１２ 第一裏面露出部（裏面露出部）
１５ 第一電子素子（電子素子）
１６ 連結部
２０ 第二裏面露出導体
２１ 第二端子部（裏面露出側端子部）
２２ 第二裏面露出部（裏面露出部）
２５ 第二電子素子（電子素子）
２６ 連結部
３０ 第三裏面露出導体
３１ 第三端子部（裏面露出側端子部）
３２ 第三裏面露出部（裏面露出部）
３６ 連結部
４０ 第一裏面非露出導体（裏面非露出導体）
５０ 第二裏面非露出導体（裏面非露出導体）
６０ 第一接続子
７０ 第二接続子
７１ 第二接続基端部
７２ 第二接続先端部
７６ 第二穴部
９０ 封止部

Claims (9)

  1. 封止部と、
    前記封止部の側面から外方に突出する裏面露出側端子部と、裏面が露出する裏面露出部とを有する裏面露出導体と、
    前記封止部の側面から外方に突出する裏面非露出側端子部を有し、裏面が露出しない裏面非露出導体と、
    前記封止部内に設けられ、前記裏面露出導体のおもて面に設けられた電子素子と、
    前記電子素子を前記裏面非露出導体に電気的に接続するための第二接続子と、
    を備え、
    前記裏面非露出導体は前記裏面露出部よりもおもて面側に位置し、
    前記第二接続子は第二接続先端部と第二接続基端部を有し、前記第二接続先端部は前記第二接続基端部よりも裏面側に位置し、
    前記第二接続基端部の裏面側端部と前記第二接続先端部の裏面側端部との間の厚み方向の距離Ｈは、前記第二接続子の第二接続先端部の幅Ｗよりも大きいことを特徴とする電子モジュール。
  2. 前記第二接続基端部の裏面側端部と前記第二接続先端部の裏面側端部との間の厚み方向の距離Ｈは、前記第二接続子の第二接続先端部の幅Ｗよりも大きいことを特徴とする請求項１に記載の電子モジュール。
  3. 前記第二接続子の前記第二接続基端部は第二穴部を有し、
    前記第二接続基端部の裏面側端部と前記第二接続先端部の裏面側端部との間の厚み方向の距離Ｈと前記第二穴部の径Ｄとの合計値は、前記第二接続子の第二接続先端部の幅Ｗよりも大きいことを特徴とする請求項１に記載の電子モジュール。
  4. 前記第二接続子の前記第二接続基端部は第二穴部を有し、
    前記第二接続基端部の裏面側端部と前記第二接続先端部の裏面側端部との間の厚み方向の距離Ｈは、前記第二穴部の径Ｄよりも大きいことを特徴とする請求項１に記載の電子モジュール。
  5. 前記第二接続子の前記第二接続基端部は第二穴部を有し、
    前記第二穴部の径Ｄは、前記第二接続子の第二接続先端部の幅Ｗ以上の大きさであることを特徴とする請求項１に記載の電子モジュール。
  6. 前記裏面露出導体は封止部内で曲がった内部屈曲部を有し、
    前記裏面非露出導体は内部屈曲部を有さないことを特徴とする請求項１に記載の電子モジュール。
  7. 前記裏面露出導体は、前記裏面露出部と前記裏面露出側端子部との間に設けられ、裏面が露出しない連結部を有し、
    前記連結部の厚みは、前記裏面露出部の厚み及び前記裏面露出側端子部の厚みよりも薄くなっていることを特徴とする請求項１に記載の電子モジュール。
  8. 前記封止部の周縁部に設けられ、締結部材を挿入するための締結部材挿入部をさらに備え、
    前記裏面露出導体は、周縁裏面露出導体と、前記周縁裏面露出導体よりも前記締結部材挿入部から離れた位置に設けられた内方裏面露出導体とを有し、
    周縁裏面露出導体の裏面露出部の面積は、内方裏面露出導体の裏面露出部の面積よりも小さくなっていることを特徴とする請求項１に記載の電子モジュール。
  9. 一対の締結部材挿入部が設けられ、
    前記内方裏面露出導体の前記裏面露出部の面積と比較した、一方側における周縁裏面露出導体の裏面露出部の減少量は、他方側における周縁裏面露出導体の裏面露出部の減少量よりも大きいことを特徴とする請求項８に記載の電子モジュール。
JP2018507662A 2017-11-10 2017-11-10 電子モジュール Active JP6472931B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/040506 WO2019092839A1 (ja) 2017-11-10 2017-11-10 電子モジュール

Publications (2)

Publication Number Publication Date
JP6472931B1 true JP6472931B1 (ja) 2019-02-20
JPWO2019092839A1 JPWO2019092839A1 (ja) 2019-11-14

Family

ID=65443104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018507662A Active JP6472931B1 (ja) 2017-11-10 2017-11-10 電子モジュール

Country Status (5)

Country Link
US (1) US11145576B2 (ja)
JP (1) JP6472931B1 (ja)
CN (1) CN111295750B (ja)
NL (1) NL2021879B1 (ja)
WO (1) WO2019092839A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335538A (ja) * 2006-06-13 2007-12-27 Sanken Electric Co Ltd 半導体装置の製法
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
JP2017005165A (ja) * 2015-06-12 2017-01-05 富士電機株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4102012B2 (ja) 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
US20070075406A1 (en) 2005-09-30 2007-04-05 Yueh-Se Ho Wafer-level method for metallizing source, gate and drain contact areas of semiconductor die
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
JP4974943B2 (ja) 2008-03-26 2012-07-11 新電元工業株式会社 樹脂封止半導体装置
JP4957815B2 (ja) * 2009-06-24 2012-06-20 株式会社デンソー 半導体モジュール及びそれを用いた電子回路内蔵型モータ
US8796135B2 (en) * 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5267959B2 (ja) * 2011-05-30 2013-08-21 株式会社デンソー 半導体モジュール、及び、それを用いた駆動装置
US20140027890A1 (en) * 2012-07-27 2014-01-30 Integrated Device Technology Inc. Low Stress Package For an Integrated Circuit
JP2015144217A (ja) 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
US20180040487A1 (en) * 2015-07-02 2018-02-08 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335538A (ja) * 2006-06-13 2007-12-27 Sanken Electric Co Ltd 半導体装置の製法
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
JP2017005165A (ja) * 2015-06-12 2017-01-05 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11145576B2 (en) 2021-10-12
US20200243424A1 (en) 2020-07-30
JPWO2019092839A1 (ja) 2019-11-14
NL2021879B1 (en) 2019-09-12
NL2021879A (en) 2019-05-15
CN111295750B (zh) 2023-06-16
WO2019092839A1 (ja) 2019-05-16
CN111295750A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
TWI496262B (zh) 多導線架封裝
JPWO2012108011A1 (ja) パワー半導体モジュール
JP6357596B1 (ja) 電子モジュール
JP6560819B1 (ja) 電子モジュール及び電子モジュールの製造方法
JP6472931B1 (ja) 電子モジュール
JP6423127B1 (ja) 電子モジュール
NL2018505B1 (en) Semiconductor device
JP6510146B1 (ja) 電子モジュール
NL2020161B1 (en) Electronic module
JP2001144242A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190123

R150 Certificate of patent or registration of utility model

Ref document number: 6472931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150