JP2008282867A - 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法 - Google Patents

電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法 Download PDF

Info

Publication number
JP2008282867A
JP2008282867A JP2007123660A JP2007123660A JP2008282867A JP 2008282867 A JP2008282867 A JP 2008282867A JP 2007123660 A JP2007123660 A JP 2007123660A JP 2007123660 A JP2007123660 A JP 2007123660A JP 2008282867 A JP2008282867 A JP 2008282867A
Authority
JP
Japan
Prior art keywords
package
semiconductor device
lead terminal
power semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007123660A
Other languages
English (en)
Inventor
Yasushi Hasegawa
也寸志 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007123660A priority Critical patent/JP2008282867A/ja
Priority to US12/110,739 priority patent/US20080277774A1/en
Priority to CNA2008100887823A priority patent/CN101304011A/zh
Publication of JP2008282867A publication Critical patent/JP2008282867A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】従来のものよりも放熱性を高めることができ、これにより特性の向上を図ることができる構造簡単且つ安価な電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法を提供する。
【解決手段】電力素子１と、電力素子１を樹脂封止するパッケージ６とを備えたソリッドステートリレー等の電力半導体装置１００は、パッケージ６から導出されるリード端子Ｇ，Ｔ１，Ｔ２とは別に設けられると共に電力素子１を搭載する電力素子搭載部５２から導出される電力素子用リード端子Ｔ２に隣接して一体接続された放熱用リード端子１１ａと、放熱用リード端子１１ａに一体接続された放熱部１１ｂとを有する放熱部材１１を備えている。
【選択図】図１

Description

本発明は、トライアック素子やサイリスタ素子等の電力素子を備えたソリッドステートリレー等の電力半導体装置、それを備えた電子機器及びリードフレーム部材並びに電力半導体装置の製造方法に関する。
トライアック素子やサイリスタ素子等の電力素子を備えた従来の電力半導体装置としては、例えば、電気信号を光信号に変換する発光素子と、前記発光素子からの光信号を電気信号に変換する受光素子と、前記受光素子に接続された電力素子と、前記パッケージが前記発光素子及び前記受光素子を光学的に結合するように前記発光素子及び前記受光素子を前記電力素子と共に樹脂封止するパッケージとを備えたソリッドステートリレーを挙げることができる。
このような従来の電力半導体装置では、電力素子への通電に伴う温度上昇によって特性悪化や信頼性低下等の不都合を招く。従って、放熱効果を向上させるために、種々の工夫がなされている。以下、その一例をＤＩＰ（Dual Inline Package）型ソリッドステートリレーを例にとって説明する。
図１４は、従来のＤＩＰ型ソリッドステートリレーの内部構造の一例を示す図であって、図１４（ａ）は、該ソリッドステートリレーを側面から視た概略透視図であり、図１４（ｂ）は、該ソリッドステートリレーを平面から視た概略透視図である。
図１４に示すように、ソリッドステートリレーＡは、入力側のリードフレーム１０ａに発光素子（例えば発光ダイオード）３を配置する一方、受光側のリードフレーム１０ｂに受光素子２を発光素子３に対して光学的に結合するように配置すると共に、電力素子の一例であるトライアック素子１を電力素子搭載部に配置した内部構造を有している。かかる構成を備えたソリッドステートリレーＡでは、発光素子３から受光素子２への光信号のＯＮ／ＯＦＦによって、トライアック素子１に接続されるリード端子Ｔ１ ，Ｔ２ 間の通電が制御されることで、外部のモータ等の負荷を駆動制御するようになっている。
このトライアック素子１に流れる電流は、トライアック素子１を発熱させ、そのジャンクション温度（接合部温度）を上昇させるため、そのまま放置しておくと特性の悪化や信頼性の低下を招くことになる。
そこで、従来のソリッドステートリレーにおいては、図１５に示すように、リレー本体Ｂの外側面に放熱端子Ｅ，Ｆを設け、これらの放熱端子Ｅ，Ｆを介してトライアック素子１の熱を外部に放熱することにより、その温度上昇を抑えるように構成されたものがある。
なお、この場合、放熱端子は、外部リード線によって構成され、リレー本体内の何れかの素子と繋がるため、各々が互いに分離・独立した状態に配置される。また、リードフレームの一部に放熱効果をもたせるために、放熱端子の広さを拡張したソリッドステートリレーや（下記特許文献１参照）、放熱端子をパッケージ上面（又は下面に）露出させることで、放熱効果を上げているソリッドステートリレーもある。
一方、ＳＩＰ（Single Inline Package）型などのソリッドステートリレーでは、パッケージに予め開けてある貫通穴に、放熱板をねじ止めすることによって、放熱効果を向上させている（下記特許文献２乃至４参照）。
特開平６−２３２７２０号公報 実開昭６１−１７４７４８号公報 実開平３−１０９３４６号公報 実開平４−２０２４５号公報
ところで、上記したようなソリッドステートリレーにおいては、一般的に、トライアック素子に流せる実効オン電流が大きければ大きいほど、その利用分野が広がる。そのため、できるだけ大きな実効オン電流を流せるようにすることが望ましい。
一方、この実効オン電流と周囲温度との間には、図１６に示すような関係がある。即ち、トライアック素子の動作温度範囲において流せる実効オン電流Ｉｔ は、リレー本体パッケージの熱抵抗Ｒth(j-a)により、図１６に示すようなディレーティング特性を示す。これによれば、周囲温度Ｔａが、ある一定の温度ｔ１を越えた時に実効オン電流Ｉｔ が低下するため、同図の高温側では大きな実効オン電流を流せないこととなる。
従って、高温側で大きな実効オン電流を流せるようにするには、パッケージの熱抵抗Ｒth(j-a) を小さくすることにより、つまり放熱性を高めることにより、同図において実効オン電流が低下し始める温度を高温側にシフトさせる必要がある。
しかし、上述したような従来のソリッドステートリレーでは、放熱性が十分でない。即ち、さらに放熱性を高めることで特性の向上を図ることが要求されている。
そこで、本発明は、電力素子と、前記電力素子を樹脂封止するパッケージとを備えた電力半導体装置であって、従来のものよりも放熱性を高めることができ、これにより特性の向上を図ることができる構造簡単且つ安価な電力半導体装置及び電子機器を提供することを目的とする。
また、本発明は、従来のものよりも放熱性を高めることができ、これにより特性の向上を図ることができる構造簡単且つ安価な電力半導体装置を得ることができるリードフレーム部材及び電力半導体装置の製造方法を提供することを目的とする。
本発明は、前記課題を解決するために、次の電力半導体装置及びそれを備えた電子機器を提供する。
（１）電力半導体装置
電力素子と、前記電力素子を樹脂封止するパッケージとを備えた電力半導体装置であって、前記パッケージから導出されるリード端子とは別に設けられると共に前記電力素子を搭載する電力素子搭載部から導出される電力素子用リード端子に隣接して一体接続された放熱用リード端子と、前記放熱用リード端子に一体接続された放熱部とを有する放熱部材を備えていることを特徴とする電力半導体装置。
（２）電子機器
前記本発明に係る電力半導体装置を備えていることを特徴とする電子機器。
本発明に係る電力半導体装置及び電子機器によれば、前記パッケージから導出されるリード端子とは別に設けられると共に前記電力素子用リード端子に隣接して一体接続された放熱用リード端子と、前記放熱用リード端子に一体接続された放熱部とを有する放熱部材を備えているので、従来のものよりも放熱性を高めることができ、これにより特性の向上を図ることができ、しかも構造簡単で安価である。
本発明に係る電力半導体装置及び電子機器において、前記パッケージのリード端子構成がＤＩＰ型のものとされており、前記放熱部材は、前記電力素子用リード端子の先端部側が前記パッケージの上面に対して略垂直方向に該パッケージの下面側へ屈曲されることで、該上面に対して略垂直姿勢に配置されたものである態様を例示できる。ここで、前記パッケージの上面及び下面とは、それぞれ、ＤＩＰ型電力半導体装置が水平に配置された基板に設けられた際に上方及び下方を向く面をいう。
この態様では、前記放熱部材として、さらに次の（ａ）及び（ｂ）の態様を例示できる。
（ａ）前記放熱部材は、前記略垂直姿勢に配置された後、さらに、前記パッケージの上面とは反対側に屈曲されたものである態様。この態様では、前記パッケージの高さ方向にスペースの制限がある場合に有効である。
（ｂ）前記放熱部材は、前記略垂直姿勢に配置された後、さらに、前記パッケージの電力素子用リード端子導出側面に隣接する該パッケージの電力素子用リード端子側端面とは反対側に屈曲されたものである態様。この態様では、前記パッケージの電力素子用リード端子導出側面に沿った方向にスペースの制限がある場合に有効である。
本発明に係る電力半導体装置及び電子機器において、前記パッケージのリード端子構成がＤＩＰ型のものとされている場合には、前記パッケージの電力素子用リード端子導出側面からのリード端子の導出位置が前記パッケージの高さ方向において中央位置よりも該パッケージの上面側に位置しており、前記放熱用リード端子の前記電力素子用リード端子との接続部が該パッケージの高さ方向に大きくされていることが好ましい。こうすることで、リード端子の高さを高くすることができると共に、前記接続部も該パッケージの高さ方向に広くすることができ、それだけ放熱性を向上させることができる。
また、本発明に係る電力半導体装置及び電子機器において、前記放熱部材に対して該放熱部材とは別に独立して設けられた外部放熱部材を取り付けてもよい。例えば、前記放熱部の態様として、次の（ｃ）から（ｆ）の態様を挙げることができる。
（ｃ）前記放熱部には、ねじ等の固定部材を挿入するための貫通孔が設けられている態様。この態様では、前記放熱部材に対して前記外部放熱部材を確実に固定することができる。
（ｄ）前記放熱部には、厚み方向に陥没した凹部が設けられている態様。
（ｅ）前記放熱部には、所定方向に沿って延びる断面Ｖ字状のノッチが複数設けられている態様。
前記の（ｄ）及び（ｅ）の態様では、前記放熱部材に対して前記外部放熱部材を放熱用接着剤や放熱用グリス等の熱伝導性材料を介して設ける場合に特に有効である。
（ｆ）前記の（ｃ）から（ｅ）の態様のうち少なくとも２つを組み合わせた態様。
本発明に係る電力半導体装置及び電子機器において、前記放熱部材は、所定方向に沿って延びる折り曲げ線で重なり合うように折り曲げられていてもよい。こうすることで、前記放熱部材のコンパクト化を実現できる。この場合、前記放熱部材には、前記折り曲げ線を基準にして前記放熱用リード端子と相対する位置にリード端子となる部分が設けられていてもよい。
また、前記放熱部材が前記折り曲げ線で重なり合うように折り曲げられている場合、該放熱部材は、該折り曲げ線で重なり合った少なくとも一部が前記外部放熱部材の一部を挟持しつつ保持可能な挟み込み構造を有するクリップ部とされていることが好ましい。こうすることで、前記外部放熱部材を簡単、容易に着脱することが可能となる。
本発明に係る電力半導体装置及び電子機器において、電気信号を光信号に変換する発光素子と、前記発光素子からの光信号を電気信号に変換する受光素子とを備え、前記パッケージが前記発光素子及び前記受光素子を光学的に結合するように前記電力素子と共に樹脂封止したソリッドステートリレーを構成していてもよい。このソリッドステートリレーを構成している電力半導体装置では、放熱性を高めることで実効オン電流の周囲温度に対するディレーティング特性を改善させることができ、これにより、高温側で従来のものよりも大きな実効オン電流を流すことができる。
本発明に係る電子機器としては、例えば、電源機器、家電製品、インバータ制御機器等を挙げることができる。
本発明はまた、前記課題を解決するために、次のリードフレーム部材及び電力半導体装置の製造方法も提供する。
（３）リードフレーム部材
電力素子と、前記電力素子を樹脂封止するパッケージとを備えた電力半導体装置に用いられるリードフレーム部材であって、前記パッケージから導出されるリード端子とは別に設けられると共に前記電力素子を搭載する電力素子搭載部から導出される電力素子用リード端子に隣接して一体接続された放熱用リード端子と、前記放熱用リード端子に一体接続された放熱部とを有する放熱部材を備えていることを特徴とするリードフレーム部材。
（４）電力半導体装置の製造方法
電力素子と、前記電力素子を樹脂封止するパッケージとを備えたＤＩＰ型電力半導体装置の製造方法であって、一次側リードフレーム部材と、前記電力素子を搭載する二次側リードフレーム部材とを準備すると共に、前記二次側リードフレーム部材として、前記パッケージから導出されるリード端子とは別に設けられると共に前記電力素子を搭載する電力素子搭載部から導出される電力素子用リード端子に隣接して一体接続された放熱用リード端子と、前記放熱用リード端子に一体接続された放熱部とを有する放熱部材を備えているリードフレーム部材を採用するリードフレーム部材準備工程と、前記二次側リードフレーム部材に前記電力素子を搭載すると共に、前記一次側及び二次側リードフレーム部材を対向配置するリードフレーム部材配置工程と、前記電力素子を樹脂封止して前記パッケージを成型するパッケージ成型工程と、前記放熱部材が前記パッケージの上面に対して略垂直姿勢に配置されるように、前記電力素子用リード端子の先端部側を前記パッケージの上面に対して略垂直方向に該パッケージの下面側へ屈曲加工するリードフレーム部材加工工程とを含むことを特徴とする電力半導体装置の製造方法。
本発明に係るリードフレーム部材によれば、前記パッケージから導出されるリード端子とは別に設けられると共に前記電力素子用リード端子に隣接して一体接続された放熱用リード端子と、前記放熱用リード端子に一体接続された放熱部とを有する放熱部材を備えているので、前記本発明に係る電力半導体装置を得ることができる。従って、従来のものよりも放熱性を高めることができ、これにより特性の向上を図ることができる構造簡単且つ安価な電力半導体装置を得ることができる。
また、本発明に係る電力半導体装置の製造方法によれば、前記リードフレーム部材準備工程にて前記本発明に係るリードフレーム部材を採用するので、前記本発明に係る電力半導体装置を得ることができる。従って、従来のものよりも放熱性を高めることができ、これにより特性の向上を図ることができる構造簡単且つ安価な電力半導体装置を得ることができる。
本発明に係る電力半導体装置の製造方法において、前記リードフレーム部材準備工程で採用される前記二次側リードフレーム部材において前記放熱部材の前記放熱部が抜き孔に沿った一部で一体接続されており、前記パッケージ成型工程の後で且つ前記リードフレーム部材加工工程の前に、前記抜き孔に沿った一部を切断する切断工程をさらに含んでいてもよい。
以上説明したように、本発明によると、電力素子と、前記電力素子を樹脂封止するパッケージとを備えた電力半導体装置であって、従来のものよりも放熱性を高めることができ、これにより特性の向上を図ることができる構造簡単且つ安価な電力半導体装置及び電子機器を提供することができる。
また、本発明によると、従来のものよりも放熱性を高めることができ、これにより特性の向上を図ることができる構造簡単且つ安価な電力半導体装置を得ることができるリードフレーム部材及び電力半導体装置の製造方法を提供することができる。
以下、本発明の実施形態について添付図面を参照しつつ詳細に説明する。図１は、本発明に係る電力半導体装置の一実施形態であるソリッドステートリレーを示す図であって、図１（ａ）は、該ソリッドステートリレーを側面から視た概略透視図であり、図１（ｂ）は、該ソリッドステートリレーを平面から視た概略透視図である。
図１に示すソリッドステートリレー１００は、電力素子１と、電気信号を光信号に変換する発光素子３と、発光素子３からの光信号を電気信号に変換する受光素子２と、発光素子３及び前記受光素子２を光学的に結合するように電力素子１と共に樹脂封止するパッケージ６とを備えている。
詳しくは、電力素子１は、トライアック素子チップ、サイリスタ素子チップ等の電力制御用半導体素子チップとされている。発光素子３は、発光ダイオードチップ等の発光素子チップとされている。また、受光素子２は、発光素子チップ３からの光信号を受光して電気信号に変換するフォトトライアックチップ等の受光素子チップとされている。
また、ソリッドステートリレー１００は、互いに対向配置される一次側リードフレーム４及び二次側リードフレーム５を備えている。
一次側リードフレーム４は、素子搭載部の一例である載置片４１を備えており、該素子搭載部４１に発光素子チップ３が搭載されている。二次側リードフレーム５は、略同一平面状に配置された複数の素子搭載部の一例である載置片５１，５２を備えており、該素子搭載部５１，５２には、それぞれ、受光素子チップ２、電力制御用半導体素子チップ1が個別に搭載されている。また、前記の各素子チップ１，２，３と、対応するリードフレームとの間は、ワイヤーにて電気的に接続されている。
そして、二次側リードフレーム５は、パッケージ６から導出されるリード端子Ｇ，Ｔ１〜Ｔ６とは別に設けられた放熱用リード端子１１ａと、放熱用リード端子１１ａに一体形成された放熱部（ここでは板状の放熱部）１１ｂとを有する放熱部材１１とを備えている。放熱用リード端子１１ａは、電力制御用半導体素子チップを搭載する電力素子搭載部５２から導出される電力素子用リード端子Ｔ２に隣接しており、該電力素子用リード端子Ｔ２に一体接続されている。放熱用リード端子１１ａには、電力素子用リード端子Ｔ２との接続部１１ｃが設けられている。放熱部１１ｂはパッケージ６の近傍に配置されている。
図１に示すソリッドステートリレー１００によれば、ソリッドステートリレー本体における電力素子用リード端子Ｔ２にリード接続（一体形成）された放熱部材１１を配設するだけなので、構造簡単且つ安価である。さらに、放熱部材１１の放熱用リード端子１１ａとソリッドステートリレー本体の電力素子用リード端子Ｔ２とのリード同士が一体形成されているので、従来のソリッドステートリレーに比べると、その放熱部材１１の分だけ放熱面積が拡張されることになり、これにより、電力素子用リード端子Ｔ２からの放熱効果を向上させることができる。その結果、ソリッドステートリレー全体の放熱性を向上させることができ、それだけ該リレー１００の図示しない基板実装後の放熱効果を従来よりも高くでき、これによりリレー本体の熱抵抗を小さくすることができる。
従って、周囲温度に対して従来では、図２の破線に示すようなディレーティング特性を示していた実効オン電流が、同図の実線に示すようなディレーティング特性を示すこととなって、高温側でも大きな実効オン電流を流すことができるようになる。
このソリッドステートリレー１００についてさらに具体的に説明すると、パッケージ６のリード端子構成はＤＩＰ型のものとされている。即ち、パッケージ６は、両側面において金属からなるリード端子が導出される矩形状のリード端子導出側面６ｃ，６ｃ’を有する略六面体状のものとされている。
ソリッドステートリレー１００の二次側リードフレーム５における電力制御用半導体素子チップ１は、パッケージ６の一方のリード端子導出側面６ｃに沿った一方側の最も端に位置する端子Ｔ２に接続されている。
そして、一方のリード端子導出側面６ｃにおいて、電力素子用リード端子Ｔ２を含む各リード端子Ｇ，Ｔ１，Ｔ２の先端部側Ｇ’，Ｔ１’，Ｔ２’がパッケージ６の上面６ａに対して略垂直になるように、該パッケージ６の下面６ｂ側へ屈曲されている。こうすることで、放熱部材１１は、電力素子用リード端子Ｔ２の屈曲に伴って該上面６ａに対して略垂直姿勢に配置される。これにより、ソリッドステートリレー１００が基板に直接的又はソケット等の取り付け部材を介して間接的に取り付けられる際には、放熱部材１１は、放熱用リード端子１１ａと電力素子用リード端子Ｔ２とで基板又はその取り付け部材に保持されることとなり、放熱用リード端子１１ａと電力素子用リード端子Ｔ２との接続が強固なものとなる。なお、各リード端子Ｇ，Ｔ１，Ｔ２の屈曲位置は、接続部１１ｃのパッケージ６側端位置を通るリード端子導出側面６ｃに沿った仮想直線Ｑ’（後述する図１２（ａ）の鎖線参照）を基準にしてパッケージ６側の何れかの部分とされている。
放熱用リード端子１１ａと電力素子用リード端子Ｔ２とのリード間ピッチは、一般的なリード間ピッチ（例えば、２．５４ｍｍピッチや１．２７ｍｍピッチ）とすることができる。こうすることで、様々な汎用基板に搭載することが可能となる。また、それに限定されるものではなく、専用基板にも使用可能である。
図３は、図１に示すソリッドステートリレー１００における放熱部材１１の変形例を示す概略平面図である。
ソリッドステートリレー１００を配置する際に、パッケージ６の高さ方向にスペースの制約がある場合には、放熱部材１１は、前記略垂直姿勢に配置された後、放熱部材１１の幅方向に沿った折り曲げ線（図１の鎖線α参照）で折り曲げる（例えば略直角に折り曲げる）ことができる。こうすることで、高さ方向へのスペースを確保することができる。しかしながら、ソリッドステートリレー１００は、一次側フレーム４と二次側フレーム５との間に所定の絶縁距離が必要であるため、一次側フレーム４と二次側フレーム５との間の距離ｄ１を確保するという観点から、放熱部材１１は、前記略垂直姿勢に配置された後、図３に示すように、さらに、パッケージ６の電力素子用リード端子導出側面６ｃを基準にして該パッケージ６の上面６ａとは反対側に屈曲されていることが好ましい。
図４は、図１に示すソリッドステートリレー１００における放熱部材１１の他の変形例を示す概略平面図である。
ソリッドステートリレー１００を配置する際に、パッケージ６の電力素子用リード端子導出側面６ｃに沿った方向（ここではパッケージ６の長手方向）にスペースの制限がある場合は、放熱部材１１は、前記略垂直姿勢に配置された後、放熱部材１１（ここでは接続部１１ｃ）のパッケージ高さ方向に沿った折り曲げ線（図１の鎖線β参照）で折り曲げることができる。このときも、一次側フレーム４と二次側フレーム５との間の絶縁距離を確保するという観点から、放熱部材１１は、前記略垂直姿勢に配置された後、図４に示すように、さらに、パッケージ６の電力素子用リード端子導出側面６ｃを基準にして該側面６ｃに隣接する該パッケージ６の短手方向に沿った電力素子用リード端子Ｔ２側端面６ｄとは反対側に屈曲されていることが好ましい。
なお、この場合、放熱部材１１が接続された電力素子用リード端子Ｔ２と、電力素子用リード端子Ｔ２の放熱用リード端子１１ａとは反対側の隣に位置するリード端子Ｔ１との間は、「電気用品安全法」等の法令により確保しなければいけない間隔が決まっているため、折り曲げた放熱部材１１によってリード端子Ｔ２のリード端子Ｔ１との間隔ｄ２が狭くならないよう注意する必要がある。
パッケージ６の高さ方向及び幅方向ともにスペースの制約がある場合、或いはパッケージ６の長手方向及び幅方向ともにスペースの制約がある場合は、放熱部材１１は、図５に示すように、所定方向に沿って延びる折り曲げ線（図５の例では放熱部材１１の幅方向に沿って延びる折り曲げ線α）で重なり合うように折り曲げられていることが好ましい。
図５は、図１に示すソリッドステートリレー１００における放熱部材１１のさらに他の変形例を示す図であって、図５（ａ）は、放熱部材１１が折り曲げられる前の状態を示す該放熱部材部分の概略側面図であり、図５（ｂ）は、放熱部材１１が折り曲げられて重ね合わされた後の状態を示す概略平面図である。
図５（ａ）に示すように、放熱部材１１を所定方向に沿って延びる折り曲げ線（図示例では折り曲げ線α）で重なり合うように折り曲げることで、図５（ｂ）に示すように、コンパクト化を実現することができる。
また、放熱部材１１には、図６に示すように、折り曲げ線αを基準にして放熱用リード端子１１ａと相対する位置にリード端子となる部分１１ａ’が設けられていることが好ましい。
図６は、図１に示すソリッドステートリレー１００の放熱部材１１において、折り曲げ線αを基準にして放熱用リード端子１１ａと相対する位置にリード端子となる部分１１ａ’が設けられている一例を示す概略側面図である。
放熱部材１１において放熱用リード端子１１ａと折り曲げ線αを境にして反対側もリード形状とすることで、基板又はその取り付け部材へリード端子を重ねた状態で安定して挿入することができる。放熱部材１１は、ここでは、折り曲げ線αで重なり合った部分が該折り曲げ線を境に対称形状とされている。
ところで、図１に示すソリッドステートリレー１００の使用用途によっては、放熱部材１１のみでは、放熱効果が足りない場合がある。その場合には、放熱部１１ｂには、図７に示すように、ねじやリベット等の固定部材１３を挿入するための貫通孔１４が設けられていることが好ましい。
図７は、図１に示すソリッドステートリレー１００における放熱部材１１のさらに他の変形例を示す図であって、図７（ａ）は、放熱部材１１における放熱部１１ｂに設けられた貫通孔１２の一例を示す図であり、図７（ｂ）は、図７（ａ）に示す放熱部１１ｂが該放熱部１１ｂの幅方向に沿った折り曲げ線αで折り曲げられた状態を示す図である。
放熱部材１１は、放熱性を高める為、図８に示すように、放熱部１１ｂに設けられた貫通孔１２に、該放熱部材１１とは別に独立して設けられた外部放熱部材（ここでは外部放熱板）１４を固定部材１３で固定することができる。
図８は、図７（ａ）に示すソリッドステートリレー１００において外部放熱部材１４が固定部材１３にて放熱部１１ｂに取り付けられている状態を示す概略平面図である。
固定部材１３は、金属製のものにしたほうが、放熱のための熱容量が稼げるため、望ましい。但し、それに限定されるものではなく、固定部材１３は、電気絶縁性を考慮して樹脂などの絶縁材料で形成されていてもよい。
放熱部材１１は、放熱用接着剤、放熱用グリスなど熱伝導性材料を用いて外部放熱部材１４との熱伝導をよくするようにしてもよい。この場合、放熱部１１ｂには、図９に示すように、所定方向に沿って延びる断面Ｖ字状のノッチ（溝）１５ａが複数設けられていてもよいし、厚み方向に陥没した凹部１５ｂが設けられていてもよい。
図９は、図１に示すソリッドステートリレー１００における放熱部材１１のさらに他の変形例を示す図であって、図９（ａ）は、放熱部材１１における放熱部１１ｂに設けられたノッチ１５ａの一例を示す図であり、図９（ｂ）は、放熱部１１ｂに設けられた凹部１５ｂの一例を示す図である。
図９に示すように、放熱部１１ｂに断面Ｖ字状のノッチ１５ａや、凹部１５ｂが設けられることにより、外部放熱部材１４との接着剤等の熱伝導性接着材料の厚みを確保することができ、接着強度を増すことができる。さらに、放熱部１１ｂに図７に示すような貫通孔１２が設けられ、ねじ止めなどを行う場合には、余分な接着剤等の熱伝導性材料を逃がすことも可能である。
また、図５及び図６に示すように放熱部材１１が折り曲げ線αで折り曲げられて重ね合わされる場合、該放熱部材１１は、図１０に示すように、重なり合った部分が外部放熱部材１４の一部１４ａを挟持しつつ保持可能な挟み込み構造を有するクリップ部１１ｄとされていることが好ましい。
図１０は、図１に示すソリッドステートリレー１００の放熱部材１１に形成された挟み込み構造を有するクリップ部１１ｄの一例を示す概略平面図である。
放熱部材１１は、独立した外部放熱部材１４の一部１４ａを差し込んで固定できるように、折り曲げ部間に隙間を持たせることができる。こうすることで、外部放熱部材１４の接続（着脱）が容易になる。
また、放熱部材１１にクリップ部１１ｄが形成されている場合において、既述のとおり、放熱部１１ｂに、ねじ等の固定部材を挿入するための貫通孔１２が設けられている場合には、固定部材による外部放熱部材１４の放熱部材１１への強固な固定が可能である。
なお、放熱部材１１は、外部放熱部材１４の差し込み側の端部に、外部放熱部材１４の一部１４ａを誘い込むように案内する折り曲げガイド部１１ｄ’が設けられていることが好ましい。こうすることで、外部放熱部材１４取り付け時の素子へのストレスを緩和することができる。
このように、外部放熱部材１４を放熱部材１１に追加配置することで、更なる放熱性の向上を図ることができる。
一方、外部放熱部材１４の取り付けに加えて、或いは、外部放熱部材１４を取り付けるほどでもない場合には、それに代えて、図１１に示すように、パッケージ６の電力素子用リード端子導出側面６ｃからのリード端子Ｇ，Ｔ１，Ｔ２の導出位置（図中破線γ参照）がパッケージ８の高さ方向において中央位置（図中鎖線γ’参照）よりも該パッケージ６の上面６ａ側に位置しており、放熱用リード端子１１ａの電力素子用リード端子Ｔ２との接続部１１ｃが該パッケージ６の高さ方向に大きくされていることが好ましい。
図１１は、図１に示すソリッドステートリレー１００の放熱部材１１において、パッケージ６の高さ方向に大きくされた接続部１１ｃの一例を示す概略側面図である。
パッケージ６のリード端子導出位置として、上下のパッケージ封止用金型の合わせ位置（パーティングラインγ）を例示できる。
このパッケージ６のパーティングラインγをパッケージ６上面６ａ方向にずらして配置することで、リード端子の基板又はその取り付け部材の上面からパーティングラインγまでの距離を長くすることができ、これにより、パッケージ６から導出されるリード端子の長さを長くすることができる。このため、リード端子の面積を広くすることが可能で、且つ、放熱用リード端子１１ａの電力素子用リード端子Ｔ２との接続部１１ｃも高さ方向に大きくすることができる。これにより、放熱性の向上を図ることが可能となる。なお、図１１中符号ａは図１に示す接続部１１ｃの高さ方向の幅を示している。
以上説明したソリッドステートリレー１００は、例えば、電源機器、家電製品、インバータ制御機器等の電子機器に適用することができる。
次に、本発明の実施に係るリードフレーム部材及び本発明の実施に係るＤＩＰ型電力半導体装置の製造方法について説明する。ここでは、図１に示すソリッドステートリレー１００を製造する場合を例にとって説明する。
図１２は、図１に示すソリッドステートリレー１００の製造工程のうち、リードフレーム部材準備工程及びリードフレーム部材配置工程を経た後の製造過程のソリッドステートリレー１００’を示す図であって、図１２（ａ）は、該製造過程のソリッドステートリレー１００’を平面から視た概略透視図であり、図１２（ｂ）は、該製造過程のソリッドステートリレー１００’を側面から視た概略透視図である。
［リードフレーム部材準備工程］
本実施の形態において準備される一次側リードフレーム部材４’及び二次側リードフレーム部材５’は、図１に示すソリッドステートリレー１００の製造前のものである。なおソリッドステートリレー１００の製造過程でのリードフレーム部材に対しても、符号４’，５’で表している。
リードフレーム部材準備工程では、先ず、発光素子チップ３を搭載する一次側リードフレーム部材４’と、受光素子チップ２及び電力制御用半導体素子チップ１を搭載する二次側リードフレーム部材５’とを準備する。なお、一次側及び二次側リードフレーム部材４’，５’は、ここでは、略同一平面上に沿った形状とされている。
そして、二次側リードフレーム部材５’として、パッケージ６から導出されるリード端子Ｇ，Ｔ１，Ｔ２とは別に設けられると共に電力制御用半導体素子チップ１を搭載する電力素子搭載部５２から導出される電力素子用リード端子Ｔ２に隣接して一体接続された放熱用リード端子１１ａと、放熱用リード端子１１ａに一体接続された放熱部１１ｂとを有する放熱部材１１を備えているリードフレーム部材を採用する。
［リードフレーム部材配置工程］
次に、一次側リードフレーム部材４’に発光素子チップ３を搭載すると共に、二次側リードフレーム部材５’に受光素子チップ２及び電力制御用半導体素子チップ１を搭載し、発光素子３と受光素子２とが光学的に結合するように一次側及び二次側リードフレーム部材４’，５’を対向配置する。このとき、一次側及び二次側リードフレーム部材４’，５’は、成型されるパッケージ６の上面６ａ及び下面６ｂと略平行とされる。
［パッケージ成型工程］
その後、発光素子チップ３、受光素子チップ２及び電力制御用半導体素子チップ１を樹脂封止してパッケージ６を成型する。樹脂封止の完了後、パッケージ６の樹脂バリを除去すると共に、一次及び二次側リードフレーム部材４’，５’より個々のリードを切り離し、リード端子を形成する。このとき、電力素子用リード端子Ｔ２と放熱部材１１の電力素子用リード端子Ｔ２との接続部１１ｃは、切り落とさないで残しておく。
［リードフレーム部材加工工程］
放熱部材１１が接続されていない一次側リードフレーム部材４’に対しては、リード端子Ｔ３〜Ｔ６の先端部側Ｔ３’〜Ｔ６’を該先端部側Ｔ３’〜Ｔ６’がパッケージ６の上面６ａに対して略垂直になるように該パッケージ６の下面６ｂ側へ屈曲加工する。
一方、放熱部材１１が接続された二次側リードフレーム部材５’に対しては、放熱部材１１がパッケージ６の上面６ａに対して略垂直姿勢に配置されるように、電力素子用リード端子Ｔ２を含む各リード端子Ｇ，Ｔ１，Ｔ２の先端部側Ｇ’，Ｔ１’，Ｔ２’をパッケージ６の上面６ａに対して略垂直方向に該パッケージ６の下面６ｂ側へ電力素子用リード端子導出側面６ｃに沿った折り曲げ線Ｑ（図１２（ａ）の破線参照）に沿って屈曲加工する。なお、各リード端子Ｇ，Ｔ１，Ｔ２の屈曲位置は、接続部１１ｃのパッケージ６側端位置を通るリード端子導出側面６ｃに沿った仮想直線Ｑ’（図１２（ａ）の鎖線参照）を基準にしてパッケージ６側の何れかの部分とされている。
このようにして、リード端子Ｇ，Ｔ１，Ｔ２を折り曲げる際に、該リード端子Ｇ，Ｔ１，Ｔ２の仮想直線Ｑ’よりパッケージ６側を折り曲げ線Ｑで折り曲げることにより、リード端子Ｔ２に接続された放熱部材１１は、パッケージ６の上面６ａと略平行な姿勢からリード端子Ｔ２の折り曲げに伴い該折り曲げ方向に姿勢が変えられてパッケージ６の上面６ａと垂直方向に起き上がることになる（図１参照）。
本発明の実施に係るＤＩＰ型電力半導体装置の製造方法において、前記リードフレーム部材加工工程では、リード端子Ｇ，Ｔ１，Ｔ２の屈曲加工を行った後、さらに、放熱部材１１をパッケージ６の上面６ａとは反対側に屈曲加工してもよい。この場合には、図３に示すようなソリッドステートリレー１００を得ることができる。
また、前記リードフレーム部材加工工程では、リード端子Ｇ，Ｔ１，Ｔ２の屈曲加工を行った後、さらに、放熱部材１１をパッケージ６の電力素子用リード端子導出側面６ｃに隣接する該パッケージ６の短手方向に沿った電力素子用リード端子Ｔ２側端面６ｄとは反対側に屈曲加工してもよい。この場合には、図４に示すようなソリッドステートリレー１００を得ることができる。
また、前記リードフレーム部材加工工程では、リード端子Ｇ，Ｔ１，Ｔ２の屈曲加工を行った後、さらに、放熱部材１１を所定方向に沿って延びる折り曲げ線（例えば図５（ａ）に示すような折り曲げ線α）で重なり合うように折り曲げてもよい。この場合には、図５（ｂ）に示すようなソリッドステートリレー１００を得ることができる。
ところで、前記パッケージ成型工程において樹脂封止した時に、パッケージ６と放熱部１１ｂとの間に発生し得る樹脂の板厚バリに対して、金型などによってバリ除去を行う必要がある。そうすると、バリ除去時に放熱部１１ｂが変形することがある。
そこで、本発明の実施に係るＤＩＰ型電力半導体装置の製造方法では、図１３に示すように、前記リードフレーム部材準備工程で採用される二次側リードフレーム部材５’において放熱部材１１の放熱部１１ｂが抜き孔１１ｅに沿った一部１１ｆで一体接続されており、前記パッケージ成型工程の後で且つ前記リードフレーム部材加工工程の前に、抜き孔１１ｅに沿った一部１１ｆを切断する切断工程をさらに含むことが好ましい。
図１３は、放熱部材１１の放熱部１１ｂが抜き孔１１ｅに沿った一部１１ｆで一体接続された二次側リードフレーム部材５’の一例を備えた製造過程のソリッドステートリレー１００’を示す概略平面図である。
この場合、二次側リードフレーム部材５’に対し、放熱部材１１の放熱部１１ｂが抜き孔１１ｅに沿った一部１１ｆで一体接続されているので、樹脂バリと共に抜き孔１１ｅに沿った一部１１ｆを除去することで、効率よく樹脂バリ（図中斜線部Ｓ参照）を除去でき、該バリ除去時に放熱部１１ｂが変形することを効果的に防ぐことが可能となる。
本発明の実施に係る二次側リードフレーム部材５’として採用されるリードフレーム部材において、放熱部材１１は、少なくとも一部が所定方向に沿って延びる折り曲げ線を境に対称形状とされていてもよい。この場合、放熱部材１１には、折り曲げ線（例えば図６に示すような折り曲げ線α）を基準にして放熱用リード端子１１ａと相対する位置にリード端子となる部分が設けられていてもよい。このリードフレーム部材を用いる場合には、図６に示すような放熱部材１１を有するソリッドステートリレー１００を得ることができる。
また、二次側リードフレーム部材５’として採用されるリードフレーム部材において、放熱部１１ｂには、ねじ等の固定部材を挿入するための貫通孔１２が設けられていてもよい。このリードフレーム部材を用いる場合には、図７に示すようなソリッドステートリレー１００を得ることができる。
また、二次側リードフレーム部材５’として採用されるリードフレーム部材において、放熱部１１ｂには、所定方向に沿って延びる断面Ｖ字状のノッチ（溝）１５ａが複数設けられていてもよいし、厚み方向に陥没した凹部１５ｂが設けられていてもよい。この場合、リードフレーム部材形成時に、スタンピングなど金型によって加工が可能である為、断面Ｖ字状のノッチ１５ａや凹部１５ｂを精度良く形成することが可能である。このリードフレーム部材を用いる場合には、図９に示すような放熱部材１１を有するソリッドステートリレー１００を得ることができる。
また、二次側リードフレーム部材５’として採用されるリードフレーム部材は、成型されるパッケージ６の電力素子用リード端子導出側面１１ｃからのリード端子の導出位置γが該パッケージ６の高さ方向において中央位置γ’よりも該パッケージ６の上面６ａ側に位置しており、放熱用リード端子１１ａの電力素子用リード端子Ｔ２との接続部１１ｃが該パッケージ６の高さ方向に大きくされていることが好ましい。このリードフレーム部材を用いる場合には、図１１に示すようなソリッドステートリレー１００を得ることができる。
なお、本実施の形態では、ソリッドステートリレーを例にとって説明したが、本発明は、電力素子を少なくとも含む電力半導体装置であれば、いずれのものにも適用することができる。
本発明に係る電力半導体装置の一実施形態であるソリッドステートリレーを示す図であって、図（ａ）は、該ソリッドステートリレーを側面から視た概略透視図であり、図（ｂ）は、該ソリッドステートリレーを平面から視た概略透視図である。 図１に示すソリッドステートリレーにおける実効オン電流の周囲温度に対するディレーティング特性を従来のものと比較して示すグラフである。 図１に示すソリッドステートリレーにおける放熱部材の変形例を示す概略平面図である。 図１に示すソリッドステートリレーにおける放熱部材の他の変形例を示す概略平面図である。 図１に示すソリッドステートリレーにおける放熱部材のさらに他の変形例を示す図であって、図（ａ）は、放熱部材が折り曲げられる前の状態を示す該放熱部材部分の概略側面図であり、図（ｂ）は、放熱部材が折り曲げられて重ね合わされた後の状態を示す概略平面図である。 図１に示すソリッドステートリレーの放熱部材において、折り曲げ線を基準にして放熱用リード端子と相対する位置にリード端子となる部分が設けられている一例を示す概略側面図である。 図１に示すソリッドステートリレーにおける放熱部材のさらに他の変形例を示す図であって、図（ａ）は、放熱部材における放熱部に設けられた貫通孔の一例を示す図であり、図（ｂ）は、図（ａ）に示す放熱部が該放熱部の幅方向に沿った折り曲げ線で折り曲げられた状態を示す図である。 図７（ａ）に示すソリッドステートリレーにおいて外部放熱部材が固定部材にて放熱部に取り付けられている状態を示す概略平面図である。 図１に示すソリッドステートリレーにおける放熱部材のさらに他の変形例を示す図であって、図（ａ）は、放熱部材における放熱部に設けられたノッチの一例を示す図であり、図（ｂ）は、放熱部に設けられた凹部の一例を示す図である。 図１に示すソリッドステートリレーの放熱部材に形成された挟み込み構造を有するクリップ部の一例を示す概略平面図である。 図１に示すソリッドステートリレーの放熱部材において、パッケージの高さ方向に大きくされた接続部の一例を示す概略側面図である。 図１に示すソリッドステートリレーの製造工程のうち、リードフレーム部材準備工程及びリードフレーム部材配置工程を経た後の製造過程のソリッドステートリレーを示す図であって、図（ａ）は、該製造過程のソリッドステートリレーを平面から視た概略透視図であり、図（ｂ）は、該製造過程のソリッドステートリレーを側面から視た概略透視図である。 放熱部材の放熱部が抜き孔に沿った一部で一体接続された二次側リードフレーム部材の一例を備えた製造過程のソリッドステートリレーを示す概略平面図である。 従来のＤＩＰ型ソリッドステートリレーの内部構造の一例を示す図であって、図（ａ）は、該ソリッドステートリレーを側面から視た概略透視図であり、図（ｂ）は、該ソリッドステートリレーを平面から視た概略透視図である。 従来のＤＩＰ型ソリッドステートリレーにおいて外側面に放熱端子を設けた一例を示す図であって、図（ａ）は、該ソリッドステートリレーの概略平面図であり、図（ａ）は、該ソリッドステートリレーの概略側面図である。 従来のソリッドステートリレーにおける実効オン電流の周囲温度に対するディレーティング特性を示すグラフである。
符号の説明
１ 電力素子
４’ 一次側リードフレーム部材
５’ 二次側リードフレーム部材
６ パッケージ
６ａ パッケージの上面
６ｂ パッケージの下面
６ｃ パッケージの電力素子用リード端子導出側面
６ｄ パッケージの電力素子用リード端子側端面
１１ 放熱部材
１１ａ 放熱用リード端子
１１ａ’ リード端子となる部分
１１ｂ 放熱部
１１ｃ 放熱用リード端子の電力素子用リード端子との接続部
１１ｄ クリップ部
１２ 貫通孔
１３ 固定部材
１４ 外部放熱部材
１４ａ 外部放熱部材の一部
１５ａ 断面Ｖ字状のノッチ
１５ｂ 凹部
１００ 電力半導体装置
５２ 電力素子搭載部
Ｇ，Ｔ１，Ｔ２ パッケージから導出されるリード端子
Ｔ２ 電力素子用リード端子
Ｔ２’ 電力素子用リード端子の先端部側
α 折り曲げ線
γ リード端子導出位置
γ’ パッケージの高さ方向の中央位置

Claims (16)

  1. 電力素子と、前記電力素子を樹脂封止するパッケージとを備えた電力半導体装置であって、
    前記パッケージから導出されるリード端子とは別に設けられると共に前記電力素子を搭載する電力素子搭載部から導出される電力素子用リード端子に隣接して一体接続された放熱用リード端子と、前記放熱用リード端子に一体接続された放熱部とを有する放熱部材を備えていることを特徴とする電力半導体装置。
  2. 前記パッケージのリード端子構成がＤＩＰ型のものとされており、前記放熱部材は、前記電力素子用リード端子の先端部側が前記パッケージの上面に対して略垂直方向に該パッケージの下面側へ屈曲されることで、該上面に対して略垂直姿勢に配置されたものであることを特徴とする請求項１に記載の電力半導体装置。
  3. 前記放熱部材は、前記略垂直姿勢に配置された後、さらに、前記パッケージの上面とは反対側に屈曲されたものであることを特徴とする請求項２に記載の電力半導体装置。
  4. 前記放熱部材は、前記略垂直姿勢に配置された後、さらに、前記パッケージの電力素子用リード端子導出側面に隣接する該パッケージの電力素子用リード端子側端面とは反対側に屈曲されたものであることを特徴とする請求項２に記載の電力半導体装置。
  5. 前記パッケージの電力素子用リード端子導出側面からのリード端子の導出位置が前記パッケージの高さ方向において中央位置よりも該パッケージの上面側に位置しており、前記放熱用リード端子の前記電力素子用リード端子との接続部が該パッケージの高さ方向に大きくされていることを特徴とする請求項２から４の何れかに記載の電力半導体装置。
  6. 前記放熱部には、ねじ等の固定部材を挿入するための貫通孔が設けられていることを特徴とする請求項１から５の何れかに記載の電力半導体装置。
  7. 前記放熱部には、厚み方向に陥没した凹部が設けられていることを特徴とする請求項１から６の何れかに記載の電力半導体装置。
  8. 前記放熱部には、所定方向に沿って延びる断面Ｖ字状のノッチが複数設けられていることを特徴とする請求項１から７の何れかに記載の電力半導体装置。
  9. 前記放熱部材は、所定方向に沿って延びる折り曲げ線で重なり合うように折り曲げられていることを特徴とする請求項１から８の何れかに記載の電力半導体装置。
  10. 前記放熱部材には、前記折り曲げ線を基準にして前記放熱用リード端子と相対する位置にリード端子となる部分が設けられていることを特徴とする請求項９に記載の電力半導体装置。
  11. 前記放熱部材は、前記折り曲げ線で重なり合った少なくとも一部が該放熱部材とは別に独立して設けられた外部放熱部材の一部を挟持しつつ保持可能な挟み込み構造を有するクリップ部とされていることを特徴とする請求項９又は１０に記載の電力半導体装置。
  12. 電気信号を光信号に変換する発光素子と、前記発光素子からの光信号を電気信号に変換する受光素子とを備え、前記パッケージが前記発光素子及び前記受光素子を光学的に結合するように前記電力素子と共に樹脂封止したソリッドステートリレーを構成していることを特徴とする請求項１から１１の何れかに記載の電力半導体装置。
  13. 請求項１から１２の何れかに記載の電力半導体装置を備えていることを特徴とする電子機器。
  14. 電力素子と、前記電力素子を樹脂封止するパッケージとを備えた電力半導体装置に用いられるリードフレーム部材であって、
    前記パッケージから導出されるリード端子とは別に設けられると共に前記電力素子を搭載する電力素子搭載部から導出される電力素子用リード端子に隣接して一体接続された放熱用リード端子と、前記放熱用リード端子に一体接続された放熱部とを有する放熱部材を備えていることを特徴とするリードフレーム部材。
  15. 電力素子と、前記電力素子を樹脂封止するパッケージとを備えたＤＩＰ型電力半導体装置の製造方法であって、
    一次側リードフレーム部材と、前記電力素子を搭載する二次側リードフレーム部材とを準備すると共に、前記二次側リードフレーム部材として、前記パッケージから導出されるリード端子とは別に設けられると共に前記電力素子を搭載する電力素子搭載部から導出される電力素子用リード端子に隣接して一体接続された放熱用リード端子と、前記放熱用リード端子に一体接続された放熱部とを有する放熱部材を備えているリードフレーム部材を採用するリードフレーム部材準備工程と、
    前記二次側リードフレーム部材に前記電力素子を搭載すると共に、前記一次側及び二次側リードフレーム部材を対向配置するリードフレーム部材配置工程と、
    前記電力素子を樹脂封止して前記パッケージを成型するパッケージ成型工程と、
    前記放熱部材が前記パッケージの上面に対して略垂直姿勢に配置されるように、前記電力素子用リード端子の先端部側を前記パッケージの上面に対して略垂直方向に該パッケージの下面側へ屈曲加工するリードフレーム部材加工工程と
    を含むことを特徴とする電力半導体装置の製造方法。
  16. 前記リードフレーム部材準備工程で採用される前記二次側リードフレーム部材において前記放熱部材の前記放熱部が抜き孔に沿った一部で一体接続されており、
    前記パッケージ成型工程の後で且つ前記リードフレーム部材加工工程の前に、前記抜き孔に沿った一部を切断する切断工程をさらに含むことを特徴とする請求項１５に記載の電力半導体装置の製造方法。
JP2007123660A 2007-05-08 2007-05-08 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法 Pending JP2008282867A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007123660A JP2008282867A (ja) 2007-05-08 2007-05-08 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
US12/110,739 US20080277774A1 (en) 2007-05-08 2008-04-28 Power semiconductor device, electronic device, lead frame member, and method of making power semiconductor device
CNA2008100887823A CN101304011A (zh) 2007-05-08 2008-05-07 电力半导体装置及其制造方法、电子设备及引线架部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007123660A JP2008282867A (ja) 2007-05-08 2007-05-08 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008282867A true JP2008282867A (ja) 2008-11-20

Family

ID=39968766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123660A Pending JP2008282867A (ja) 2007-05-08 2007-05-08 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20080277774A1 (ja)
JP (1) JP2008282867A (ja)
CN (1) CN101304011A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304589A (zh) * 2014-06-06 2016-02-03 深圳市锐骏半导体有限公司 功率器件
JP6641161B2 (ja) * 2015-11-18 2020-02-05 株式会社 日立パワーデバイス 半導体装置、およびそれを用いたオルタネータ
JP6357596B1 (ja) * 2016-12-13 2018-07-11 新電元工業株式会社 電子モジュール
JP7155052B2 (ja) * 2019-03-14 2022-10-18 株式会社東芝 半導体装置
CN111326460A (zh) * 2020-03-20 2020-06-23 大连泰一半导体设备有限公司 一种功率半导体引线框架自动上片摆片加热一体化设备
CN115602590B (zh) * 2022-12-14 2023-03-24 四川九州光电子技术有限公司 一种to-can组件pin引脚插接装置

Also Published As

Publication number Publication date
CN101304011A (zh) 2008-11-12
US20080277774A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5661183B2 (ja) 半導体装置およびその製造方法
JP4455488B2 (ja) 半導体装置
JP5696780B2 (ja) 半導体装置およびその製造方法
CN106133906B (zh) 半导体装置及其制造方法
JP2014099547A (ja) 電力半導体モジュールおよびその製造方法
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
US20140353766A1 (en) Small Footprint Semiconductor Package
US8253237B2 (en) Semiconductor module arrangement and method
US9099451B2 (en) Power module package and method of manufacturing the same
JP4614107B2 (ja) 半導体装置
JP7304540B2 (ja) 電力変換装置、及び電力変換装置の製造方法
JP5181310B2 (ja) 半導体装置
JP5040418B2 (ja) 半導体装置
US20180233437A1 (en) Semiconductor device
JP4170352B2 (ja) 光結合半導体装置および電子機器
JP2004031483A (ja) 半導体装置及びその製造方法
JP2006310557A (ja) スイッチングユニット
JP5921949B2 (ja) パワー半導体モジュール
JP2016081988A (ja) 半導体遮断器の放熱構造
JPWO2016199306A1 (ja) 端子台付きパワーモジュールおよび端子台付きパワーモジュールの製造方法
JP6071662B2 (ja) パワー半導体モジュール
JP5620773B2 (ja) 樹脂封止型半導体装置
CN115810607A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818