JP5921949B2 - パワー半導体モジュール - Google Patents

Description

本発明は、３相インバータ回路のうちの少なくともＵ相の上アームを構成するパワー半導体モジュールに関する。

特に、本発明は、３相インバータ回路のＵ相の上アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板の反対側に、ＩＧＢＴチップおよびダイオードチップが発生した熱を伝熱して放熱する効率を向上させることができるパワー半導体モジュールに関する。

従来から、３相インバータ回路を構成するパワー半導体モジュールが知られている。この種のパワー半導体モジュールの例としては、例えば特許文献１（特開２００５−２５９７４８号公報）の図１、図２および図３に記載されたものがある。

特許文献１の図１、図２および図３に記載されたパワー半導体モジュールでは、３相インバータ回路のＵ相の上アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板と、３相インバータ回路のＵ相の下アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板と、３相インバータ回路のＶ相の上アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板と、３相インバータ回路のＶ相の下アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板と、３相インバータ回路のＷ相の上アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板と、３相インバータ回路のＷ相の下アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板とが設けられている（特許文献１の図２参照）。

詳細には、特許文献１の図１、図２および図３に記載されたパワー半導体モジュールでは、３相インバータ回路のＵ相の上アームの正極端子に電気的に接続された導体パターンと、Ｕ相の上アームの交流端子に電気的に接続された導体パターンと、Ｕ相の上アームのゲート電極端子に電気的に接続された導体パターンとが、特許文献１の図２の左右方向に並べられてＵ相の上アームの絶縁基板の上面に形成されている（特許文献１の図２参照）。更に、Ｕ相の上アームの正極端子に電気的に接続された導体パターンを隔てて、Ｕ相の上アームの交流端子に電気的に接続された導体パターンの反対側に、Ｕ相の上アームのゲート電極端子に電気的に接続された導体パターンが配置されている（特許文献１の図２参照）。

また、特許文献１の図１、図２および図３に記載されたパワー半導体モジュールでは、３相インバータ回路のＵ相の上アームの正極端子に電気的に接続された導体パターンに対し、ＩＧＢＴチップのコレクタ電極が接続されると共に、ダイオードチップのカソード電極が接続されている（特許文献１の図２参照）。更に、３相インバータ回路のＵ相の上アームの交流端子に電気的に接続された導体パターンに対し、ＩＧＢＴチップのエミッタ電極がワイヤを介して電気的に接続されると共に、ダイオードチップのアノード電極がワイヤを介して電気的に接続されている（特許文献１の図２参照）。また、３相インバータ回路のＵ相の上アームのゲート電極端子に電気的に接続された導体パターンに対し、ＩＧＢＴチップのゲート電極がワイヤを介して電気的に接続されている（特許文献１の図２参照）。

更に、特許文献１の図１、図２および図３に記載されたパワー半導体モジュールでは、３相インバータ回路のＵ相の上アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板の下面が、水冷機能を有する放熱部材の上面に接合されている（特許文献１の図１参照）。そのため、特許文献１の図１、図２および図３に記載されたパワー半導体モジュールでは、３相インバータ回路のＵ相の上アームを構成するＩＧＢＴチップおよびダイオードチップが発生した熱の一部を、それらを搭載した絶縁基板の側に伝熱し、放熱部材を介してパワー半導体モジュールの外部に放熱することができる。

特開２００５−２５９７４８号公報

ところで、特許文献１に記載されたパワー半導体モジュールでは、上述したように、３相インバータ回路のＵ相の上アームを構成するＩＧＢＴチップおよびダイオードチップが発生した熱の一部を絶縁基板の側に伝熱し、放熱部材を介して放熱する経路が設けられているものの、それらのＩＧＢＴチップおよびダイオードチップが発生した熱の一部を絶縁基板の反対側に伝熱して放熱する経路が設けられていない。

そのため、特許文献１に記載されたパワー半導体モジュールでは、３相インバータ回路のＵ相の上アームを構成するＩＧＢＴチップおよびダイオードチップのうち、絶縁基板の反対側の部分（詳細には、ＩＧＢＴチップのエミッタ電極およびゲート電極の付近、ダイオードチップのアノード電極の付近）を十分に冷却できないおそれがある。

前記問題点に鑑み、本発明は、３相インバータ回路のＵ相の上アームを構成するＩＧＢＴチップおよびダイオードチップを搭載した絶縁基板の反対側に、ＩＧＢＴチップおよびダイオードチップが発生した熱を伝熱して放熱する効率を向上させることができるパワー半導体モジュールを提供することを目的とする。

詳細には、本発明は、３相インバータ回路のＵ相の上アームを構成するＩＧＢＴチップおよびダイオードチップが発生した熱を、それらを搭載した絶縁基板の側に効率良く伝熱して放熱することができると共に、絶縁基板の反対側にも効率良く伝熱して放熱することができるパワー半導体モジュールを提供することを目的とする。

請求項１に記載の発明によれば、第１導体パターン（２ＵＵ１）と第２導体パターン（２ＵＵ２）と第３導体パターン（２ＵＵ３）とを第１の方向に並べて第１絶縁基板（２ＵＵ）の上面に形成すると共に、第１導体パターン（２ＵＵ１）を隔てて第２導体パターン（２ＵＵ２）の反対側に第３導体パターン（２ＵＵ３）を配置し、
第１絶縁基板（２ＵＵ）の下面と放熱部材（１）の上面とを接合し、
第１ＩＧＢＴチップ（ＱＵＵａ）が第１ダイオードチップ（ＦＷＤＵＵａ）よりも第３導体パターン（２ＵＵ３）の近くに位置するように、第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）を第１の方向に並べて第１導体パターン（２ＵＵ１）に搭載し、かつ、第１ＩＧＢＴチップ（ＱＵＵａ）のコレクタ電極と第１導体パターン（２ＵＵ１）とを接続すると共に、第１ダイオードチップ（ＦＷＤＵＵａ）のカソード電極と第１導体パターン（２ＵＵ１）とを接続し、
横長矩形の断面形状を有し、かつ、第１の方向に延びている第１ワイヤ（３ＵＵ１ａ）によって、第１ダイオードチップ（ＦＷＤＵＵａ）のアノード電極と第２導体パターン（２ＵＵ２）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第２ワイヤ（３ＵＵ２ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のエミッタ電極と第２導体パターン（２ＵＵ２）とを接続すると共に、第１ワイヤ（３ＵＵ１ａ）より小さい断面積を有し、かつ、第１の方向に延びている第３ワイヤ（３ＵＵ３ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のゲート電極と第３導体パターン（２ＵＵ３）とを接続し、
３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する正極端子（Ｐ１）と第１導体パターン（２ＵＵ１）とを接続すると共に、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１交流端子（ＵＵ）と第２導体パターン（２ＵＵ２）とを接続し、かつ、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１ゲート電極端子（ＧＵＵ）と第３導体パターン（２ＵＵ３）とを接続し、
樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と正極端子（Ｐ１）の一部と第１交流端子（ＵＵ）の一部と第１ゲート電極端子（ＧＵＵ）の一部とを樹脂封止したパワー半導体モジュール（１００）において、
第１ワイヤ（３ＵＵ１ａ）の第２導体パターン（２ＵＵ２）側の端部を隔てて第１ダイオードチップ（ＦＷＤＵＵａ）の反対側に、第２ワイヤ（３ＵＵ２ａ）の第２導体パターン（２ＵＵ２）側の端部を配置すると共に、第１ワイヤ（３ＵＵ１ａ）の上面の少なくとも一部と、第２ワイヤ（３ＵＵ２ａ）の下面の一部とを対向させ、
第２ワイヤ（３ＵＵ２ａ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部あるいは第１交流端子（ＵＵ）の下面の一部とを対向させ、
第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）または第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）または第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱されることを特徴とするパワー半導体モジュール（１００）が提供される。

請求項２に記載の発明によれば、第２ＩＧＢＴチップ（ＱＵＵｂ）が第２ダイオードチップ（ＦＷＤＵＵｂ）よりも第３導体パターン（２ＵＵ３）の近くに位置するように、第２ＩＧＢＴチップ（ＱＵＵｂ）および第２ダイオードチップ（ＦＷＤＵＵｂ）を第１の方向に並べて第１導体パターン（２ＵＵ１）に搭載し、かつ、第１ＩＧＢＴチップ（ＱＵＵａ）および第２ＩＧＢＴチップ（ＱＵＵｂ）を第１の方向に垂直な第２の方向に並べて第１導体パターン（２ＵＵ１）に搭載すると共に、第１ダイオードチップ（ＦＷＤＵＵａ）および第２ダイオードチップ（ＦＷＤＵＵｂ）を第２の方向に並べて第１導体パターン（２ＵＵ１）に搭載し、かつ、第２ＩＧＢＴチップ（ＱＵＵｂ）のコレクタ電極と第１導体パターン（２ＵＵ１）とを接続すると共に、第２ダイオードチップ（ＦＷＤＵＵｂ）のカソード電極と第１導体パターン（２ＵＵ１）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第４ワイヤ（３ＵＵ１ｂ）によって、第２ダイオードチップ（ＦＷＤＵＵｂ）のアノード電極と第２導体パターン（２ＵＵ２）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第５ワイヤ（３ＵＵ２ｂ）によって、第２ＩＧＢＴチップ（ＱＵＵｂ）のエミッタ電極と第２導体パターン（２ＵＵ２）とを接続すると共に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第６ワイヤ（３ＵＵ３ｂ）によって、第２ＩＧＢＴチップ（ＱＵＵｂ）のゲート電極と第３導体パターン（２ＵＵ３）とを接続し、
第２ワイヤ（３ＵＵ２ａ）の上面の少なくとも一部と、第１交流端子（ＵＵ）の下面の一部とを対向させ、
第４ワイヤ（３ＵＵ１ｂ）の第２導体パターン（２ＵＵ２）側の端部を隔てて第２ダイオードチップ（ＦＷＤＵＵｂ）の反対側に、第５ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２ＵＵ２）側の端部を配置すると共に、第４ワイヤ（３ＵＵ１ｂ）の上面の少なくとも一部と、第５ワイヤ（３ＵＵ２ｂ）の下面の一部とを対向させ、
第５ワイヤ（３ＵＵ２ｂ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部とを対向させ、
樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＵｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）と第６ワイヤ（３ＵＵ３ｂ）と正極端子（Ｐ１）の一部と第１交流端子（ＵＵ）の一部と第１ゲート電極端子（ＧＵＵ）の一部とを樹脂封止し、
第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第２ダイオードチップ（ＦＷＤＵＵｂ）が発生した熱の一部が、第４ワイヤ（３ＵＵ１ｂ）に伝熱され、次いで、第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）との間に位置する樹脂（４）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）と正極端子（Ｐ１）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第２ＩＧＢＴチップ（ＱＵＵｂ）が発生した熱の一部が、第５ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）と正極端子（Ｐ１）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）との第２の方向の中間位置で正極端子（Ｐ１）と第１導体パターン（２ＵＵ１）とを接続し、
第２ワイヤ（３ＵＵ２ａ）の第２導体パターン（２ＵＵ２）側の端部と第５ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２ＵＵ２）側の端部との第２の方向の中間位置で第１交流端子（ＵＵ）と第２導体パターン（２ＵＵ２）とを接続したことを特徴とする請求項１に記載のパワー半導体モジュール（１００）が提供される。

請求項３に記載の発明によれば、第４導体パターン（２ＵＬ１）と第５導体パターン（２ＵＬ２）と第６導体パターン（２ＵＬ３）とを第１の方向に並べて第２絶縁基板（２ＵＬ）の下面に形成すると共に、第４導体パターン（２ＵＬ１）を隔てて第５導体パターン（２ＵＬ２）の反対側に第６導体パターン（２ＵＬ３）を配置し、
第２絶縁基板（２ＵＬ）の上面と放熱部材（１）の下面とを接合し、
第３ＩＧＢＴチップ（ＱＵＬａ）が第３ダイオードチップ（ＦＷＤＵＬａ）よりも第６導体パターン（２ＵＬ３）の近くに位置するように、第３ＩＧＢＴチップ（ＱＵＬａ）および第３ダイオードチップ（ＦＷＤＵＬａ）を第１の方向に並べて第４導体パターン（２ＵＬ１）に搭載し、かつ、第３ＩＧＢＴチップ（ＱＵＬａ）のコレクタ電極と第４導体パターン（２ＵＬ１）とを接続すると共に、第３ダイオードチップ（ＦＷＤＵＬａ）のカソード電極と第４導体パターン（２ＵＬ１）とを接続し、
第４ＩＧＢＴチップ（ＱＵＬｂ）が第４ダイオードチップ（ＦＷＤＵＬｂ）よりも第６導体パターン（２ＵＬ３）の近くに位置するように、第４ＩＧＢＴチップ（ＱＵＬｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）を第１の方向に並べて第４導体パターン（２ＵＬ１）に搭載し、かつ、第３ＩＧＢＴチップ（ＱＵＬａ）および第４ＩＧＢＴチップ（ＱＵＬｂ）を第２の方向に並べて第４導体パターン（２ＵＬ１）に搭載すると共に、第３ダイオードチップ（ＦＷＤＵＬａ）および第４ダイオードチップ（ＦＷＤＵＬｂ）を第２の方向に並べて第４導体パターン（２ＵＬ１）に搭載し、かつ、第４ＩＧＢＴチップ（ＱＵＬｂ）のコレクタ電極と第４導体パターン（２ＵＬ１）とを接続すると共に、第４ダイオードチップ（ＦＷＤＵＬｂ）のカソード電極と第４導体パターン（２ＵＵ１）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第７ワイヤ（３ＵＬ１ａ）によって、第３ダイオードチップ（ＦＷＤＵＬａ）のアノード電極と第５導体パターン（２ＵＬ２）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第８ワイヤ（３ＵＬ２ａ）によって、第３ＩＧＢＴチップ（ＱＵＬａ）のエミッタ電極と第５導体パターン（２ＵＬ２）とを接続すると共に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第９ワイヤ（３ＵＬ３ａ）によって、第３ＩＧＢＴチップ（ＱＵＬａ）のゲート電極と第６導体パターン（２ＵＬ３）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１０ワイヤ（３ＵＬ１ｂ）によって、第４ダイオードチップ（ＦＷＤＵＬｂ）のアノード電極と第５導体パターン（２ＵＬ２）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１１ワイヤ（３ＵＬ２ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のエミッタ電極と第５導体パターン（２ＵＬ２）とを接続すると共に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１２ワイヤ（３ＵＬ３ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のゲート電極と第６導体パターン（２ＵＬ３）とを接続し、
３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する負極端子（Ｎ１）と第５導体パターン（２ＵＬ２）とを接続すると共に、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２交流端子（ＵＬ）であって、第１交流端子（ＵＵ）に電気的に接続される第２交流端子（ＵＬ）と第４導体パターン（２ＵＬ１）とを接続し、かつ、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２ゲート電極端子（ＧＵＬ）と第６導体パターン（２ＵＬ３）とを接続し、
第７ワイヤ（３ＵＬ１ａ）の第５導体パターン（２ＵＬ２）側の端部を隔てて第３ダイオードチップ（ＦＷＤＵＬａ）の反対側に、第８ワイヤ（３ＵＬ２ａ）の第５導体パターン（２ＵＬ２）側の端部を配置すると共に、第７ワイヤ（３ＵＬ１ａ）の下面の少なくとも一部と、第８ワイヤ（３ＵＬ２ａ）の上面の一部とを対向させ、
第８ワイヤ（３ＵＬ２ａ）の下面の少なくとも一部と、負極端子（Ｎ１）の上面の一部とを対向させ、
第１０ワイヤ（３ＵＬ１ｂ）の第５導体パターン（２ＵＬ２）側の端部を隔てて第４ダイオードチップ（ＦＷＤＵＬｂ）の反対側に、第１１ワイヤ（３ＵＬ２ｂ）の第５導体パターン（２ＵＬ２）側の端部を配置すると共に、第１０ワイヤ（３ＵＬ１ｂ）の下面の少なくとも一部と、第１１ワイヤ（３ＵＬ２ｂ）の上面の一部とを対向させ、
第１１ワイヤ（３ＵＬ２ｂ）の下面の少なくとも一部と、第２交流端子（ＵＬ）の上面の一部とを対向させ、
樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第２絶縁基板（２ＵＬ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）と第３ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＵｂ）と第３ダイオードチップ（ＦＷＤＵＬａ）と第４ダイオードチップ（ＦＷＤＵＬｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）と第６ワイヤ（３ＵＵ３ｂ）と第７ワイヤ（３ＵＬ１ａ）と第８ワイヤ（３ＵＬ２ａ）と第９ワイヤ（３ＵＬ３ａ）と第１０ワイヤ（３ＵＬ１ｂ）と第１１ワイヤ（３ＵＬ２ｂ）と第１２ワイヤ（３ＵＬ３ｂ）と正極端子（Ｐ１）の一部と負極端子（Ｎ１）の一部と第１交流端子（ＵＵ）の一部と第２交流端子（ＵＬ）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とを樹脂封止し、
第３ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部が、第７ワイヤ（３ＵＬ１ａ）に伝熱され、次いで、第７ワイヤ（３ＵＬ１ａ）と第８ワイヤ（３ＵＬ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）と負極端子（Ｎ１）との間に位置する樹脂（４）に伝熱され、次いで、負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第３ＩＧＢＴチップ（ＱＵＬａ）が発生した熱の一部が、第８ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）と負極端子（Ｎ１）との間に位置する樹脂（４）に伝熱され、次いで、負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱の一部が、第１０ワイヤ（３ＵＬ１ｂ）に伝熱され、次いで、第１０ワイヤ（３ＵＬ１ｂ）と第１１ワイヤ（３ＵＬ２ｂ）との間に位置する樹脂（４）に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）と第２交流端子（ＵＬ）との間に位置する樹脂（４）に伝熱され、次いで、第２交流端子（ＵＬ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第４ＩＧＢＴチップ（ＱＵＬｂ）が発生した熱の一部が、第１１ワイヤ（３ＵＬ２ｂ）
に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）と第２交流端子（ＵＬ）との間に位置する樹脂（４）に伝熱され、次いで、第２交流端子（ＵＬ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第３ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）との第２の方向の中間位置で第２交流端子（ＵＬ）と第４導体パターン（２ＵＬ１）とを接続し、
第８ワイヤ（３ＵＬ２ａ）の第５導体パターン（２ＵＬ２）側の端部と第１１ワイヤ（３ＵＬ２ｂ）の第５導体パターン（２ＵＬ２）側の端部との第２の方向の中間位置で負極端子（Ｎ１）と第５導体パターン（２ＵＬ２）とを接続し、
ねじ穴（Ｐ１ａ１ｃ）が形成された上側水平部分（Ｐ１ａ１）と、その上側水平部分（Ｐ１ａ１）に隣接する鉛直部分（Ｐ１ａ２）と、その鉛直部分（Ｐ１ａ２）に隣接する下側水平部分（Ｐ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｐ１ａ）と、下側が閉じているねじ穴（Ｐ１ｂ１ｃ）を有する袋ナット（Ｐ１ｂ）とを正極端子（Ｐ１）に設け、
ナットとしての機能を有するナット部（Ｐ１ｂ１）と、折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に接合するためにナット部（Ｐ１ｂ１）の上面（Ｐ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｐ１ｂ２）とを、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）に形成し、
ねじ穴（Ｎ１ａ１ｃ）が形成された下側水平部分（Ｎ１ａ１）と、その下側水平部分（Ｎ１ａ１）に隣接する鉛直部分（Ｎ１ａ２）と、その鉛直部分（Ｎ１ａ２）に隣接する上側水平部分（Ｎ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｎ１ａ）と、上側が閉じているねじ穴（Ｎ１ｂ１ｃ）を有する袋ナット（Ｎ１ｂ）とを負極端子（Ｎ１）に設け、
ナットとしての機能を有するナット部（Ｎ１ｂ１）と、折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）に接合するためにナット部（Ｎ１ｂ１）の下面（Ｎ１ｂ１ａ）から下側に延びている概略円筒状の接合部（Ｎ１ｂ２）とを、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）に形成し、
正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）に対して正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）を圧入することによって正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）に対して負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）を圧入することによって負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させた状態で、樹脂封止し、
正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の上面（Ｎ１ｂ１ｂ）との間に、放熱部材（１）を配置することなく、樹脂（４）を配置したことを特徴とする請求項２に記載のパワー半導体モジュール（１００）が提供される。

請求項４に記載の発明によれば、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の厚さ（ＴＰ１ａ１）を正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の長さ（ＬＰ１ｂ２）よりも大きく設定し、
正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の上側部分（Ｐ１ａ１ｃ１ａ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることなく、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の下側部分（Ｐ１ａ１ｃ１ｂ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることによって、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、
負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）の厚さ（ＴＮ１ａ１）を負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の長さ（ＬＮ１ｂ２）よりも大きく設定し、
負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の下側部分（Ｎ１ａ１ｃ１ａ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることなく、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の上側部分（Ｎ１ａ１ｃ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることによって、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させたことを特徴とする請求項３に記載のパワー半導体モジュール（１００）が提供される。

請求項５に記載の発明によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）にテーパ状部（Ｐ１ｂ２ｂ１）と円筒状部（Ｐ１ｂ２ｂ２）とを形成し、
正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）の円筒状部（Ｐ１ｂ２ｂ２）をテーパ状部（Ｐ１ｂ２ｂ１）よりも下側に配置し、
正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の雌ねじ部（Ｐ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｐ１ｂ２ｂ２ａ）を、接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）のテーパ状部（Ｐ１ｂ２ｂ１）に形成せず、円筒状部（Ｐ１ｂ２ｂ２）のみに形成し、
負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）にテーパ状部（Ｎ１ｂ２ｂ１）と円筒状部（Ｎ１ｂ２ｂ２）とを形成し、
負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）の円筒状部（Ｎ１ｂ２ｂ２）をテーパ状部（Ｎ１ｂ２ｂ１）よりも上側に配置し、
負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の雌ねじ部（Ｎ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｎ１ｂ２ｂ２ａ）を、接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）のテーパ状部（Ｎ１ｂ２ｂ１）に形成せず、円筒状部（Ｎ１ｂ２ｂ２）のみに形成したことを特徴とする請求項４に記載のパワー半導体モジュール（１００）が提供される。

請求項６に記載の発明によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の中心軸線（Ｐ１ｂ’）に垂直な断面内における袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の外周面（Ｐ１ｂ１ｄ）の形状を円形に設定し、
負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の中心軸線（Ｎ１ｂ’）に垂直な断面内における袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の外周面（Ｎ１ｂ１ｄ）の形状を円形に設定したことを特徴とする請求項５に記載のパワー半導体モジュール（１００）が提供される。

請求項７に記載の発明によれば、第１導体パターン（２Ｕａ）と第２導体パターン（２Ｕｂ）と第３導体パターン（２Ｕｃ）と第４導体パターン（２Ｕｄ）と第５導体パターン（２Ｕｅ）とを第１の方向に並べて絶縁基板（２Ｕ）の上面に形成し、
第２導体パターン（２Ｕｂ）を隔てて第１導体パターン（２Ｕａ）の反対側に第３導体パターン（２Ｕｃ）を配置し、
第１導体パターン（２Ｕａ）を隔てて第２導体パターン（２Ｕｂ）の反対側に第４導体パターン（２Ｕｄ）を配置し、
第３導体パターン（２Ｕｃ）を隔てて第２導体パターン（２Ｕｂ）の反対側に第５導体パターン（２Ｕｅ）を配置し、
絶縁基板（２Ｕ）の下面と放熱部材（１）の上面とを接合し、
第１ＩＧＢＴチップ（ＱＵＵａ）が第１ダイオードチップ（ＦＷＤＵＵａ）よりも第４導体パターン（２Ｕｄ）の近くに位置するように、第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）を第１の方向に並べて第１導体パターン（２Ｕａ）に搭載し、かつ、第１ＩＧＢＴチップ（ＱＵＵａ）のコレクタ電極と第１導体パターン（２Ｕａ）とを接続すると共に、第１ダイオードチップ（ＦＷＤＵＵａ）のカソード電極と第１導体パターン（２Ｕａ）とを接続し、
第２ＩＧＢＴチップ（ＱＵＬａ）が第２ダイオードチップ（ＦＷＤＵＬａ）よりも第１導体パターン（２Ｕａ）の近くに位置するように、第２ＩＧＢＴチップ（ＱＵＬａ）および第２ダイオードチップ（ＦＷＤＵＬａ）を第１の方向に並べて第２導体パターン（２Ｕｂ）に搭載し、かつ、第２ＩＧＢＴチップ（ＱＵＬａ）のコレクタ電極と第２導体パターン（２Ｕｂ）とを接続すると共に、第２ダイオードチップ（ＦＷＤＵＬａ）のカソード電極と第２導体パターン（２Ｕｂ）とを接続し、
横長矩形の断面形状を有し、かつ、第１の方向に延びている第１ワイヤ（３ＵＵ１ａ）によって、第１ダイオードチップ（ＦＷＤＵＵａ）のアノード電極と第２導体パターン（２Ｕｂ）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第２ワイヤ（３ＵＬ１ａ）によって、第２ダイオードチップ（ＦＷＤＵＬａ）のアノード電極と第３導体パターン（２Ｕｃ）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第３ワイヤ（３ＵＵ２ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のエミッタ電極と第２導体パターン（２Ｕｂ）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第４ワイヤ（３ＵＬ２ａ）によって、第２ＩＧＢＴチップ（ＱＵＬａ）のエミッタ電極と第３導体パターン（２Ｕｃ）とを接続し、
第１ワイヤ（３ＵＵ１ａ）より小さい断面積を有し、かつ、第１の方向に延びている第５ワイヤ（３ＵＵ３ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のゲート電極と第４導体パターン（２Ｕｄ）とを接続し、
第５ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第６ワイヤ（３ＵＬ３ａ）によって、第２ＩＧＢＴチップ（ＱＵＬａ）のゲート電極と第５導体パターン（２Ｕｅ）とを接続し、
３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する正極端子（Ｐ１）と、３相インバータ回路のＵ相（ＰＵ）の一部を構成する交流端子（Ｕ）と、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する負極端子（Ｎ１）と、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１ゲート電極端子（ＧＵＵ）と、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２ゲート電極端子（ＧＵＬ）とを支持する外囲ケース（５）を放熱部材（１）に接合し、
正極端子（Ｐ１）と第１導体パターン（２Ｕａ）とを電気的に接続し、
交流端子（Ｕ）と第２導体パターン（２Ｕｂ）とを電気的に接続し、
負極端子（Ｎ１）と第３導体パターン（２Ｕｃ）とを電気的に接続し、
第１ゲート電極端子（ＧＵＵ）と第４導体パターン（２Ｕｄ）とを電気的に接続し、
第２ゲート電極端子（ＧＵＬ）と第５導体パターン（２Ｕｅ）とを電気的に接続し、
外囲ケース（５）内に充填されたゲル状樹脂によって、放熱部材（１）の一部と絶縁基板（２Ｕ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＬａ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＬａ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＬ１ａ）と第３ワイヤ（３ＵＵ２ａ）と第４ワイヤ（３ＵＬ２ａ）と第５ワイヤ（３ＵＵ３ａ）と第６ワイヤ（３ＵＬ３ａ）と正極端子（Ｐ１）の一部と交流端子（ＵＵ）の一部と負極端子（Ｎ１）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とを封止したパワー半導体モジュール（１００）において、
第１ワイヤ（３ＵＵ１ａ）の第２導体パターン（２Ｕｂ）側の端部を隔てて第１ダイオードチップ（ＦＷＤＵＵａ）の反対側に、第３ワイヤ（３ＵＵ２ａ）の第２導体パターン（２Ｕｂ）側の端部を配置すると共に、第１ワイヤ（３ＵＵ１ａ）の上面の少なくとも一部と、第３ワイヤ（３ＵＵ２ａ）の下面の一部とを対向させ、
第２ワイヤ（３ＵＬ１ａ）の第３導体パターン（２Ｕｃ）側の端部を隔てて第２ダイオードチップ（ＦＷＤＵＬａ）の反対側に、第４ワイヤ（３ＵＬ２ａ）の第３導体パターン（２Ｕｃ）側の端部を配置すると共に、第２ワイヤ（３ＵＬ１ａ）の上面の少なくとも一部と、第４ワイヤ（３ＵＬ２ａ）の下面の一部とを対向させ、
第３ワイヤ（３ＵＵ２ａ）の上面および第４ワイヤ（３ＵＬ２ａ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部あるいは負極端子（Ｎ１）の下面の一部とを対向させ、
第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第３ワイヤ（３ＵＵ２ａ）との間に位置するゲル状樹脂に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第３ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第２ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部が、第２ワイヤ（３ＵＬ１ａ）に伝熱され、次いで、第２ワイヤ（３ＵＬ１ａ）と第４ワイヤ（３ＵＬ２ａ）との間に位置するゲル状樹脂に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第２ＩＧＢＴチップ（ＱＵＬａ）が発生した熱の一部が、第４ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱されることを特徴とするパワー半導体モジュール（１００）が提供される。

請求項８に記載の発明によれば、第３ＩＧＢＴチップ（ＱＵＵｂ）が第３ダイオードチップ（ＦＷＤＵＵｂ）よりも第４導体パターン（２Ｕｄ）の近くに位置するように、第３ＩＧＢＴチップ（ＱＵＵｂ）および第３ダイオードチップ（ＦＷＤＵＵｂ）を第１の方向に並べて第１導体パターン（２Ｕａ）に搭載し、かつ、第１ＩＧＢＴチップ（ＱＵＵａ）および第３ＩＧＢＴチップ（ＱＵＵｂ）を第１の方向に垂直な第２の方向に並べて第１導体パターン（２Ｕａ）に搭載すると共に、第１ダイオードチップ（ＦＷＤＵＵａ）および第３ダイオードチップ（ＦＷＤＵＵｂ）を第２の方向に並べて第１導体パターン（２Ｕａ）に搭載し、かつ、第３ＩＧＢＴチップ（ＱＵＵｂ）のコレクタ電極と第１導体パターン（２Ｕａ）とを接続すると共に、第３ダイオードチップ（ＦＷＤＵＵｂ）のカソード電極と第１導体パターン（２Ｕａ）とを接続し、
第４ＩＧＢＴチップ（ＱＵＬｂ）が第４ダイオードチップ（ＦＷＤＵＬｂ）よりも第１導体パターン（２Ｕａ）の近くに位置するように、第４ＩＧＢＴチップ（ＱＵＬｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）を第１の方向に並べて第２導体パターン（２Ｕｂ）に搭載し、かつ、第２ＩＧＢＴチップ（ＱＵＬａ）および第４ＩＧＢＴチップ（ＱＵＬｂ）を第２の方向に並べて第２導体パターン（２Ｕｂ）に搭載すると共に、第２ダイオードチップ（ＦＷＤＵＬａ）および第４ダイオードチップ（ＦＷＤＵＬｂ）を第２の方向に並べて第２導体パターン（２Ｕｂ）に搭載し、かつ、第４ＩＧＢＴチップ（ＱＵＬｂ）のコレクタ電極と第２導体パターン（２Ｕｂ）とを接続すると共に、第４ダイオードチップ（ＦＷＤＵＬｂ）のカソード電極と第２導体パターン（２Ｕｂ）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第７ワイヤ（３ＵＵ１ｂ）によって、第３ダイオードチップ（ＦＷＤＵＵｂ）のアノード電極と第２導体パターン（２Ｕｂ）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第８ワイヤ（３ＵＬ１ｂ）によって、第４ダイオードチップ（ＦＷＤＵＬｂ）のアノード電極と第３導体パターン（２Ｕｃ）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第９ワイヤ（３ＵＵ２ｂ）によって、第３ＩＧＢＴチップ（ＱＵＵｂ）のエミッタ電極と第２導体パターン（２Ｕｂ）とを接続し、
第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１０ワイヤ（３ＵＬ２ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のエミッタ電極と第３導体パターン（２Ｕｃ）とを接続し、
第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１１ワイヤ（３ＵＵ３ｂ）によって、第３ＩＧＢＴチップ（ＱＵＵｂ）のゲート電極と第４導体パターン（２Ｕｄ）とを接続し、
第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１２ワイヤ（３ＵＬ３ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のゲート電極と第５導体パターン（２Ｕｅ）とを接続し、
外囲ケース（５）内に充填されたゲル状樹脂によって、放熱部材（１）の一部と絶縁基板（２Ｕ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＬａ）と第３ＩＧＢＴチップ（ＱＵＵｂ）と第４ＩＧＢＴチップ（ＱＵＬｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＬａ）と第３ダイオードチップ（ＦＷＤＵＵｂ）と第４ダイオードチップ（ＦＷＤＵＬｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＬ１ａ）と第３ワイヤ（３ＵＵ２ａ）と第４ワイヤ（３ＵＬ２ａ）と第５ワイヤ（３ＵＵ３ａ）と第６ワイヤ（３ＵＬ３ａ）と第７ワイヤ（３ＵＵ１ｂ）と第８ワイヤ（３ＵＬ１ｂ）と第９ワイヤ（３ＵＵ２ｂ）と第１０ワイヤ（３ＵＬ２ｂ）と第１１ワイヤ（３ＵＵ３ｂ）と第１２ワイヤ（３ＵＬ３ｂ）と正極端子（Ｐ１）の一部と交流端子（ＵＵ）の一部と負極端子（Ｎ１）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とを封止し、
第７ワイヤ（３ＵＵ１ｂ）の第２導体パターン（２Ｕｂ）側の端部を隔てて第３ダイオードチップ（ＦＷＤＵＵｂ）の反対側に、第９ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２Ｕｂ）側の端部を配置すると共に、第７ワイヤ（３ＵＵ１ｂ）の上面の少なくとも一部と、第９ワイヤ（３ＵＵ２ｂ）の下面の一部とを対向させ、
第８ワイヤ（３ＵＬ１ｂ）の第３導体パターン（２Ｕｃ）側の端部を隔てて第４ダイオードチップ（ＦＷＤＵＬｂ）の反対側に、第１０ワイヤ（３ＵＬ２ｂ）の第３導体パターン（２Ｕｃ）側の端部を配置すると共に、第８ワイヤ（３ＵＬ１ｂ）の上面の少なくとも一部と、第１０ワイヤ（３ＵＬ２ｂ）の下面の一部とを対向させ、
第９ワイヤ（３ＵＵ２ｂ）の上面および第１０ワイヤ（３ＵＬ２ｂ）の上面の少なくとも一部と、交流端子（Ｕ）の下面の一部とを対向させ、
第３ダイオードチップ（ＦＷＤＵＵｂ）が発生した熱の一部が、第７ワイヤ（３ＵＵ１ｂ）に伝熱され、次いで、第７ワイヤ（３ＵＵ１ｂ）と第９ワイヤ（３ＵＵ２ｂ）との間に位置するゲル状樹脂に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第３ＩＧＢＴチップ（ＱＵＵｂ）が発生した熱の一部が、第９ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱の一部が、第８ワイヤ（３ＵＬ１ｂ）に伝熱され、次いで、第８ワイヤ（３ＵＬ１ｂ）と第１０ワイヤ（３ＵＬ２ｂ）との間に位置するゲル状樹脂に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第４ＩＧＢＴチップ（ＱＵＬｂ）が発生した熱の一部が、第１０ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
第１ＩＧＢＴチップ（ＱＵＵａ）と第３ＩＧＢＴチップ（ＱＵＵｂ）との第２の方向の中間位置で正極端子（Ｐ１）と第１導体パターン（２Ｕａ）とを接続し、
第３ワイヤ（３ＵＵ２ａ）の第２導体パターン（２Ｕｂ）側の端部と第９ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２Ｕｂ）側の端部との第２の方向の中間位置であって、第２ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）との第２の方向の中間位置で交流端子（Ｕ）と第２導体パターン（２Ｕｂ）とを接続し、
第４ワイヤ（３ＵＬ２ａ）の第３導体パターン（２Ｕｃ）側の端部と第１０ワイヤ（３ＵＬ２ｂ）の第３導体パターン（２Ｕｃ）側の端部との第２の方向の中間位置で負極端子（Ｎ１）と第３導体パターン（２Ｕｃ）とを接続したことを特徴とする請求項７に記載のパワー半導体モジュール（１００）が提供される。

請求項９に記載の発明によれば、ねじ穴（Ｐ１ａ１ｃ）が形成された上側水平部分（Ｐ１ａ１）と、その上側水平部分（Ｐ１ａ１）に隣接する鉛直部分（Ｐ１ａ２）と、下側水平部分（Ｐ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｐ１ａ）と、下側が閉じているねじ穴（Ｐ１ｂ１ｃ）を有する袋ナット（Ｐ１ｂ）とを正極端子（Ｐ１）に設け、
ナットとしての機能を有するナット部（Ｐ１ｂ１）と、折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に接合するためにナット部（Ｐ１ｂ１）の上面（Ｐ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｐ１ｂ２）とを、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）に形成し、
ねじ穴（Ｎ１ａ１ｃ）が形成された上側水平部分（Ｎ１ａ１）と、その上側水平部分（Ｎ１ａ１）に隣接する鉛直部分（Ｎ１ａ２）と、下側水平部分（Ｎ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｎ１ａ）と、下側が閉じているねじ穴（Ｎ１ｂ１ｃ）を有する袋ナット（Ｎ１ｂ）とを負極端子（Ｎ１）に設け、
ナットとしての機能を有するナット部（Ｎ１ｂ１）と、折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）に接合するためにナット部（Ｎ１ｂ１）の上面（Ｎ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｎ１ｂ２）とを、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）に形成し、
ねじ穴（Ｕａ１ｃ）が形成された上側水平部分（Ｕａ１）と、その上側水平部分（Ｕａ１）に隣接する鉛直部分（Ｕａ２）と、下側水平部分（Ｕａ３）とを有するように折り曲げられた折り曲げ部（Ｕａ）と、下側が閉じているねじ穴（Ｕｂ１ｃ）を有する袋ナット（Ｕｂ）とを交流端子（Ｕ）に設け、
ナットとしての機能を有するナット部（Ｕｂ１）と、折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）に接合するためにナット部（Ｕｂ１）の上面（Ｕｂ１ａ）から上側に延びている概略円筒状の接合部（Ｕｂ２）とを、交流端子（Ｕ）の袋ナット（Ｕｂ）に形成し、
正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）に対して正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）を圧入することによって正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）に対して負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）を圧入することによって負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させ、かつ、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）に対して負極端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）を圧入することによって交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とを一体化させた状態で、外囲ケース（５）に支持され、
正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と放熱部材（１）の上面との間、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の下面（Ｎ１ｂ１ｂ）と放熱部材（１）の上面との間、および、交流端子（Ｕ）の袋ナット（Ｕｂ）の下面（Ｕｂ１ｂ）と放熱部材（１）の上面との間に、外囲ケース（５）の樹脂を配置したことを特徴とする請求項８に記載のパワー半導体モジュール（１００）が提供される。

請求項１０に記載の発明によれば、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の厚さ（ＴＰ１ａ１）を正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の長さ（ＬＰ１ｂ２）よりも大きく設定し、
正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の上側部分（Ｐ１ａ１ｃ１ａ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることなく、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の下側部分（Ｐ１ａ１ｃ１ｂ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることによって、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、
負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）の厚さ（ＴＮ１ａ１）を負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の長さ（ＬＮ１ｂ２）よりも大きく設定し、
負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の上側部分（Ｎ１ａ１ｃ１ａ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることなく、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の下側部分（Ｎ１ａ１ｃ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることによって、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させ、
交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）の厚さ（ＴＵａ１）を負極端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の長さ（ＬＵｂ２）よりも大きく設定し、
交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）の内周面（Ｕａ１ｃ１）の上側部分（Ｕａ１ｃ１ａ）と交流端子（Ｕ）の袋ナット（Ｕｂ）の接合部（Ｕｂ２）の外周面（Ｕｂ２ｃ）とを嵌合させることなく、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）の内周面（Ｕａ１ｃ１）の下側部分（Ｕａ１ｃ１ｂ）と交流端子（Ｕ）の袋ナット（Ｕｂ）の接合部（Ｕｂ２）の外周面（Ｕｂ２ｃ）とを嵌合させることによって、交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とを一体化させたことを特徴とする請求項９に記載のパワー半導体モジュール（１００）が提供される。

請求項１１に記載の発明によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）にテーパ状部（Ｐ１ｂ２ｂ１）と円筒状部（Ｐ１ｂ２ｂ２）とを形成し、
正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）の円筒状部（Ｐ１ｂ２ｂ２）をテーパ状部（Ｐ１ｂ２ｂ１）よりも下側に配置し、
正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の雌ねじ部（Ｐ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｐ１ｂ２ｂ２ａ）を、接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）のテーパ状部（Ｐ１ｂ２ｂ１）に形成せず、円筒状部（Ｐ１ｂ２ｂ２）のみに形成し、
負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）にテーパ状部（Ｎ１ｂ２ｂ１）と円筒状部（Ｎ１ｂ２ｂ２）とを形成し、
負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）の円筒状部（Ｎ１ｂ２ｂ２）をテーパ状部（Ｎ１ｂ２ｂ１）よりも下側に配置し、
負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の雌ねじ部（Ｎ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｎ１ｂ２ｂ２ａ）を、接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）のテーパ状部（Ｎ１ｂ２ｂ１）に形成せず、円筒状部（Ｎ１ｂ２ｂ２）のみに形成し、
交流端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）にテーパ状部（Ｕｂ２ｂ１）と円筒状部（Ｕｂ２ｂ２）とを形成し、
交流端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）の円筒状部（Ｕｂ２ｂ２）をテーパ状部（Ｕｂ２ｂ１）よりも下側に配置し、
交流端子（Ｕ）の袋ナット（Ｕｂ）のナット部（Ｕｂ１）の雌ねじ部（Ｕｂ１ｃ１ａ）に連続する雌ねじ部（Ｕｂ２ｂ２ａ）を、接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）のテーパ状部（Ｕｂ２ｂ１）に形成せず、円筒状部（Ｕｂ２ｂ２）のみに形成したことを特徴とする請求項１０に記載のパワー半導体モジュール（１００）が提供される。

請求項１２に記載の発明によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の中心軸線（Ｐ１ｂ’）に垂直な断面内における袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の外周面（Ｐ１ｂ１ｄ）の形状を円形に設定し、
負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の中心軸線（Ｎ１ｂ’）に垂直な断面内における袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の外周面（Ｎ１ｂ１ｄ）の形状を円形に設定し、
交流端子（Ｕ）の袋ナット（Ｕｂ）の中心軸線（Ｕｂ’）に垂直な断面内における袋ナット（Ｕｂ）のナット部（Ｕｂ１）の外周面（Ｕｂ１ｄ）の形状を円形に設定したことを特徴とする請求項１１に記載のパワー半導体モジュール（１００）が提供される。

請求項１に記載のパワー半導体モジュール（１００）では、第１導体パターン（２ＵＵ１）と第２導体パターン（２ＵＵ２）と第３導体パターン（２ＵＵ３）とが、第１の方向に並べられて第１絶縁基板（２ＵＵ）の上面に形成されている。更に、第１導体パターン（２ＵＵ１）を隔てて第２導体パターン（２ＵＵ２）の反対側に第３導体パターン（２ＵＵ３）が配置されている。また、第１絶縁基板（２ＵＵ）の下面と放熱部材（１）の上面とが接合されている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第１ＩＧＢＴチップ（ＱＵＵａ）が第１ダイオードチップ（ＦＷＤＵＵａ）よりも第３導体パターン（２ＵＵ３）の近くに位置するように、第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）が、第１の方向に並べられて第１導体パターン（２ＵＵ１）に搭載されている。また、第１ＩＧＢＴチップ（ＱＵＵａ）のコレクタ電極と第１導体パターン（２ＵＵ１）とが接続されている。更に、第１ダイオードチップ（ＦＷＤＵＵａ）のカソード電極と第１導体パターン（２ＵＵ１）とが接続されている。

また、請求項１に記載のパワー半導体モジュール（１００）では、横長矩形の断面形状を有し、かつ、第１の方向に延びている第１ワイヤ（３ＵＵ１ａ）によって、第１ダイオードチップ（ＦＷＤＵＵａ）のアノード電極と第２導体パターン（２ＵＵ２）とが接続されている。更に、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第２ワイヤ（３ＵＵ２ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のエミッタ電極と第２導体パターン（２ＵＵ２）とが接続されている。また、第１ワイヤ（３ＵＵ１ａ）より小さい断面積を有し、かつ、第１の方向に延びている第３ワイヤ（３ＵＵ３ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のゲート電極と第３導体パターン（２ＵＵ３）とが接続されている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する正極端子（Ｐ１）と第１導体パターン（２ＵＵ１）とが接続されている。また、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１交流端子（ＵＵ）と第２導体パターン（２ＵＵ２）とが接続されている。更に、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１ゲート電極端子（ＧＵＵ）と第３導体パターン（２ＵＵ３）とが接続されている。

また、請求項１に記載のパワー半導体モジュール（１００）では、樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と正極端子（Ｐ１）の一部と第１交流端子（ＵＵ）の一部と第１ゲート電極端子（ＧＵＵ）の一部とが樹脂封止されている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、第１絶縁基板（２ＵＵ）に搭載された第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部を、第１絶縁基板（２ＵＵ）側に伝熱し、放熱部材（１）を介してパワー半導体モジュール（１００）の外部に放熱することができる。

詳細には、請求項１に記載のパワー半導体モジュール（１００）では、第１ワイヤ（３ＵＵ１ａ）の第２導体パターン（２ＵＵ２）側の端部を隔てて第１ダイオードチップ（ＦＷＤＵＵａ）の反対側に、第２ワイヤ（３ＵＵ２ａ）の第２導体パターン（２ＵＵ２）側の端部が配置されている。また、第１ワイヤ（３ＵＵ１ａ）の上面の少なくとも一部と、第２ワイヤ（３ＵＵ２ａ）の下面の一部とが対向せしめられている。更に、第２ワイヤ（３ＵＵ２ａ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部あるいは第１交流端子（ＵＵ）の下面の一部とが対向せしめられている。

その結果、請求項１に記載のパワー半導体モジュール（１００）では、第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）または第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）または第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、第１絶縁基板（２ＵＵ）に搭載された第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部を、第１絶縁基板（２ＵＵ）の反対側に伝熱し、正極端子（Ｐ１）または第１交流端子（ＵＵ）を介してパワー半導体モジュール（１００）の外部に放熱することができる。

換言すれば、請求項１に記載のパワー半導体モジュール（１００）によれば、第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱を、第１絶縁基板（２ＵＵ）の反対側に伝熱して放熱する効率を向上させることができる。

請求項２に記載のパワー半導体モジュール（１００）では、第２ＩＧＢＴチップ（ＱＵＵｂ）が第２ダイオードチップ（ＦＷＤＵＵｂ）よりも第３導体パターン（２ＵＵ３）の近くに位置するように、第２ＩＧＢＴチップ（ＱＵＵｂ）および第２ダイオードチップ（ＦＷＤＵＵｂ）が、第１の方向に並べられて第１導体パターン（２ＵＵ１）に搭載されている。また、第１ＩＧＢＴチップ（ＱＵＵａ）および第２ＩＧＢＴチップ（ＱＵＵｂ）が、第１の方向に垂直な第２の方向に並べられて第１導体パターン（２ＵＵ１）に搭載されている。更に、第１ダイオードチップ（ＦＷＤＵＵａ）および第２ダイオードチップ（ＦＷＤＵＵｂ）が、第２の方向に並べられて第１導体パターン（２ＵＵ１）に搭載されている。

また、請求項２に記載のパワー半導体モジュール（１００）では、第２ＩＧＢＴチップ（ＱＵＵｂ）のコレクタ電極と第１導体パターン（２ＵＵ１）とが接続されている。更に、第２ダイオードチップ（ＦＷＤＵＵｂ）のカソード電極と第１導体パターン（２ＵＵ１）とが接続されている。

更に、請求項２に記載のパワー半導体モジュール（１００）では、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第４ワイヤ（３ＵＵ１ｂ）によって、第２ダイオードチップ（ＦＷＤＵＵｂ）のアノード電極と第２導体パターン（２ＵＵ２）とが接続されている。また、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第５ワイヤ（３ＵＵ２ｂ）によって、第２ＩＧＢＴチップ（ＱＵＵｂ）のエミッタ電極と第２導体パターン（２ＵＵ２）とが接続されている。更に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第６ワイヤ（３ＵＵ３ｂ）によって、第２ＩＧＢＴチップ（ＱＵＵｂ）のゲート電極と第３導体パターン（２ＵＵ３）とが接続されている。

また、請求項２に記載のパワー半導体モジュール（１００）では、第２ワイヤ（３ＵＵ２ａ）の上面の少なくとも一部と、第１交流端子（ＵＵ）の下面の一部とが対向せしめられている。

更に、請求項２に記載のパワー半導体モジュール（１００）では、第４ワイヤ（３ＵＵ１ｂ）の第２導体パターン（２ＵＵ２）側の端部を隔てて第２ダイオードチップ（ＦＷＤＵＵｂ）の反対側に、第５ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２ＵＵ２）側の端部が配置されている。また、第４ワイヤ（３ＵＵ１ｂ）の上面の少なくとも一部と、第５ワイヤ（３ＵＵ２ｂ）の下面の一部とが対向せしめられている。更に、第５ワイヤ（３ＵＵ２ｂ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部とが対向せしめられている。

また、請求項２に記載のパワー半導体モジュール（１００）では、樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＵｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）と第６ワイヤ（３ＵＵ３ｂ）と正極端子（Ｐ１）の一部と第１交流端子（ＵＵ）の一部と第１ゲート電極端子（ＧＵＵ）の一部とが、樹脂封止されている。

その結果、請求項２に記載のパワー半導体モジュール（１００）では、第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

更に、請求項２に記載のパワー半導体モジュール（１００）では、第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

また、請求項２に記載のパワー半導体モジュール（１００）では、第２ダイオードチップ（ＦＷＤＵＵｂ）が発生した熱の一部が、第４ワイヤ（３ＵＵ１ｂ）に伝熱され、次いで、第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）との間に位置する樹脂（４）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）と正極端子（Ｐ１）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

更に、請求項２に記載のパワー半導体モジュール（１００）では、第２ＩＧＢＴチップ（ＱＵＵｂ）が発生した熱の一部が、第５ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）と正極端子（Ｐ１）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

そのため、請求項２に記載のパワー半導体モジュール（１００）によれば、第１絶縁基板（２ＵＵ）に搭載された第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部を、第１絶縁基板（２ＵＵ）の反対側に伝熱し、第１交流端子（ＵＵ）を介してパワー半導体モジュール（１００）の外部に放熱すると共に、第１絶縁基板（２ＵＵ）に搭載された第２ＩＧＢＴチップ（ＱＵＵｂ）および第２ダイオードチップ（ＦＷＤＵＵｂ）が発生した熱の一部を、第１絶縁基板（２ＵＵ）の反対側に伝熱し、正極端子（Ｐ１）を介してパワー半導体モジュール（１００）の外部に放熱することができる。

換言すれば、請求項２に記載のパワー半導体モジュール（１００）によれば、第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱を、第１絶縁基板（２ＵＵ）の反対側に伝熱して放熱する効率を向上させると共に、第２ＩＧＢＴチップ（ＱＵＵｂ）および第２ダイオードチップ（ＦＷＤＵＵｂ）が発生した熱を、第１絶縁基板（２ＵＵ）の反対側に伝熱して放熱する効率を向上させることができる。

また、請求項２に記載のパワー半導体モジュール（１００）では、第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）との第２の方向の中間位置で正極端子（Ｐ１）と第１導体パターン（２ＵＵ１）とが接続されている。更に、第２ワイヤ（３ＵＵ２ａ）の第２導体パターン（２ＵＵ２）側の端部と第５ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２ＵＵ２）側の端部との第２の方向の中間位置で第１交流端子（ＵＵ）と第２導体パターン（２ＵＵ２）とが接続されている。

そのため、請求項２に記載のパワー半導体モジュール（１００）によれば、第１ＩＧＢＴチップ（ＱＵＵａ）のスイッチングのタイミングと第２ＩＧＢＴチップ（ＱＵＵｂ）のスイッチングのタイミングとのずれを抑制することができる。

請求項３に記載のパワー半導体モジュール（１００）では、第４導体パターン（２ＵＬ１）と第５導体パターン（２ＵＬ２）と第６導体パターン（２ＵＬ３）とが、第１の方向に並べられて第２絶縁基板（２ＵＬ）の下面に形成されている。また、第４導体パターン（２ＵＬ１）を隔てて第５導体パターン（２ＵＬ２）の反対側に第６導体パターン（２ＵＬ３）が配置されている。更に、第２絶縁基板（２ＵＬ）の上面と放熱部材（１）の下面とが接合されている。

更に、請求項３に記載のパワー半導体モジュール（１００）では、第３ＩＧＢＴチップ（ＱＵＬａ）が第３ダイオードチップ（ＦＷＤＵＬａ）よりも第６導体パターン（２ＵＬ３）の近くに位置するように、第３ＩＧＢＴチップ（ＱＵＬａ）および第３ダイオードチップ（ＦＷＤＵＬａ）が、第１の方向に並べられて第４導体パターン（２ＵＬ１）に搭載されている。また、第３ＩＧＢＴチップ（ＱＵＬａ）のコレクタ電極と第４導体パターン（２ＵＬ１）とが接続されている。更に、第３ダイオードチップ（ＦＷＤＵＬａ）のカソード電極と第４導体パターン（２ＵＬ１）とが接続されている。

また、請求項３に記載のパワー半導体モジュール（１００）では、第４ＩＧＢＴチップ（ＱＵＬｂ）が第４ダイオードチップ（ＦＷＤＵＬｂ）よりも第６導体パターン（２ＵＬ３）の近くに位置するように、第４ＩＧＢＴチップ（ＱＵＬｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）が、第１の方向に並べられて第４導体パターン（２ＵＬ１）に搭載されている。更に、第３ＩＧＢＴチップ（ＱＵＬａ）および第４ＩＧＢＴチップ（ＱＵＬｂ）が、第２の方向に並べられて第４導体パターン（２ＵＬ１）に搭載されている。

更に、請求項３に記載のパワー半導体モジュール（１００）では、第３ダイオードチップ（ＦＷＤＵＬａ）および第４ダイオードチップ（ＦＷＤＵＬｂ）が、第２の方向に並べられて第４導体パターン（２ＵＬ１）に搭載されている。また、第４ＩＧＢＴチップ（ＱＵＬｂ）のコレクタ電極と第４導体パターン（２ＵＬ１）とが接続されている。更に、第４ダイオードチップ（ＦＷＤＵＬｂ）のカソード電極と第４導体パターン（２ＵＵ１）とが接続されている。

また、請求項３に記載のパワー半導体モジュール（１００）では、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第７ワイヤ（３ＵＬ１ａ）によって、第３ダイオードチップ（ＦＷＤＵＬａ）のアノード電極と第５導体パターン（２ＵＬ２）とが接続されている。更に、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第８ワイヤ（３ＵＬ２ａ）によって、第３ＩＧＢＴチップ（ＱＵＬａ）のエミッタ電極と第５導体パターン（２ＵＬ２）とが接続されている。また、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第９ワイヤ（３ＵＬ３ａ）によって、第３ＩＧＢＴチップ（ＱＵＬａ）のゲート電極と第６導体パターン（２ＵＬ３）とが接続されている。

更に、請求項３に記載のパワー半導体モジュール（１００）では、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１０ワイヤ（３ＵＬ１ｂ）によって、第４ダイオードチップ（ＦＷＤＵＬｂ）のアノード電極と第５導体パターン（２ＵＬ２）とが接続されている。また、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１１ワイヤ（３ＵＬ２ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のエミッタ電極と第５導体パターン（２ＵＬ２）とが接続されている。更に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１２ワイヤ（３ＵＬ３ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のゲート電極と第６導体パターン（２ＵＬ３）とが接続されている。

また、請求項３に記載のパワー半導体モジュール（１００）では、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する負極端子（Ｎ１）と第５導体パターン（２ＵＬ２）とが接続されている。更に、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２交流端子（ＵＬ）であって、第１交流端子（ＵＵ）に電気的に接続される第２交流端子（ＵＬ）と第４導体パターン（２ＵＬ１）とが接続されている。また、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２ゲート電極端子（ＧＵＬ）と第６導体パターン（２ＵＬ３）とが接続されている。

更に、請求項３に記載のパワー半導体モジュール（１００）では、第７ワイヤ（３ＵＬ１ａ）の第５導体パターン（２ＵＬ２）側の端部を隔てて第３ダイオードチップ（ＦＷＤＵＬａ）の反対側に、第８ワイヤ（３ＵＬ２ａ）の第５導体パターン（２ＵＬ２）側の端部が配置されている。また、第７ワイヤ（３ＵＬ１ａ）の下面の少なくとも一部と、第８ワイヤ（３ＵＬ２ａ）の上面の一部とが対向せしめられている。更に、第８ワイヤ（３ＵＬ２ａ）の下面の少なくとも一部と、負極端子（Ｎ１）の上面の一部とが対向せしめられている。

また、請求項３に記載のパワー半導体モジュール（１００）では、第１０ワイヤ（３ＵＬ１ｂ）の第５導体パターン（２ＵＬ２）側の端部を隔てて第４ダイオードチップ（ＦＷＤＵＬｂ）の反対側に、第１１ワイヤ（３ＵＬ２ｂ）の第５導体パターン（２ＵＬ２）側の端部が配置されている。更に、第１０ワイヤ（３ＵＬ１ｂ）の下面の少なくとも一部と、第１１ワイヤ（３ＵＬ２ｂ）の上面の一部とが対向せしめられている。また、第１１ワイヤ（３ＵＬ２ｂ）の下面の少なくとも一部と、第２交流端子（ＵＬ）の上面の一部とが対向せしめられている。

更に、請求項３に記載のパワー半導体モジュール（１００）では、樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第２絶縁基板（２ＵＬ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）と第３ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＵｂ）と第３ダイオードチップ（ＦＷＤＵＬａ）と第４ダイオードチップ（ＦＷＤＵＬｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）と第６ワイヤ（３ＵＵ３ｂ）と第７ワイヤ（３ＵＬ１ａ）と第８ワイヤ（３ＵＬ２ａ）と第９ワイヤ（３ＵＬ３ａ）と第１０ワイヤ（３ＵＬ１ｂ）と第１１ワイヤ（３ＵＬ２ｂ）と第１２ワイヤ（３ＵＬ３ｂ）と正極端子（Ｐ１）の一部と負極端子（Ｎ１）の一部と第１交流端子（ＵＵ）の一部と第２交流端子（ＵＬ）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とが樹脂封止されている。

その結果、請求項３に記載のパワー半導体モジュール（１００）では、第３ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部が、第７ワイヤ（３ＵＬ１ａ）に伝熱され、次いで、第７ワイヤ（３ＵＬ１ａ）と第８ワイヤ（３ＵＬ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）と負極端子（Ｎ１）との間に位置する樹脂（４）に伝熱され、次いで、負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

また、請求項３に記載のパワー半導体モジュール（１００）では、第３ＩＧＢＴチップ（ＱＵＬａ）が発生した熱の一部が、第８ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）と負極端子（Ｎ１）との間に位置する樹脂（４）に伝熱され、次いで、負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

更に、請求項３に記載のパワー半導体モジュール（１００）では、第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱の一部が、第１０ワイヤ（３ＵＬ１ｂ）に伝熱され、次いで、第１０ワイヤ（３ＵＬ１ｂ）と第１１ワイヤ（３ＵＬ２ｂ）との間に位置する樹脂（４）に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）と第２交流端子（ＵＬ）との間に位置する樹脂（４）に伝熱され、次いで、第２交流端子（ＵＬ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

また、請求項３に記載のパワー半導体モジュール（１００）では、第４ＩＧＢＴチップ（ＱＵＬｂ）が発生した熱の一部が、第１１ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）と第２交流端子（ＵＬ）との間に位置する樹脂（４）に伝熱され、次いで、第２交流端子（ＵＬ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

そのため、請求項３に記載のパワー半導体モジュール（１００）によれば、第２絶縁基板（２ＵＬ）に搭載された第３ＩＧＢＴチップ（ＱＵＬａ）および第３ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部を、第２絶縁基板（２ＵＬ）の反対側に伝熱し、負極端子（Ｎ１）を介してパワー半導体モジュール（１００）の外部に放熱すると共に、第２絶縁基板（２ＵＬ）に搭載された第４ＩＧＢＴチップ（ＱＵＬｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱の一部を、第２絶縁基板（２ＵＬ）の反対側に伝熱し、第２交流端子（ＵＬ）を介してパワー半導体モジュール（１００）の外部に放熱することができる。

換言すれば、請求項３に記載のパワー半導体モジュール（１００）によれば、第３ＩＧＢＴチップ（ＱＵＬａ）および第３ダイオードチップ（ＦＷＤＵＬａ）が発生した熱を、第２絶縁基板（２ＵＬ）の反対側に伝熱して放熱する効率を向上させると共に、第４ＩＧＢＴチップ（ＱＵＬｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱を、第２絶縁基板（２ＵＬ）の反対側に伝熱して放熱する効率を向上させることができる。

更に、請求項３に記載のパワー半導体モジュール（１００）では、第３ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）との第２の方向の中間位置で第２交流端子（ＵＬ）と第４導体パターン（２ＵＬ１）とが接続されている。また、第８ワイヤ（３ＵＬ２ａ）の第５導体パターン（２ＵＬ２）側の端部と第１１ワイヤ（３ＵＬ２ｂ）の第５導体パターン（２ＵＬ２）側の端部との第２の方向の中間位置で負極端子（Ｎ１）と第５導体パターン（２ＵＬ２）とが接続されている。

そのため、請求項３に記載のパワー半導体モジュール（１００）によれば、第３ＩＧＢＴチップ（ＱＵＬａ）のスイッチングのタイミングと第４ＩＧＢＴチップ（ＱＵＬｂ）のスイッチングのタイミングとのずれを抑制することができる。

また、請求項３に記載のパワー半導体モジュール（１００）では、ねじ穴（Ｐ１ａ１ｃ）が形成された上側水平部分（Ｐ１ａ１）と、その上側水平部分（Ｐ１ａ１）に隣接する鉛直部分（Ｐ１ａ２）と、その鉛直部分（Ｐ１ａ２）に隣接する下側水平部分（Ｐ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｐ１ａ）と、下側が閉じているねじ穴（Ｐ１ｂ１ｃ）を有する袋ナット（Ｐ１ｂ）とが正極端子（Ｐ１）に設けられている。更に、ナットとしての機能を有するナット部（Ｐ１ｂ１）と、折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に接合するためにナット部（Ｐ１ｂ１）の上面（Ｐ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｐ１ｂ２）とが、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）に形成されている。

更に、請求項３に記載のパワー半導体モジュール（１００）では、ねじ穴（Ｎ１ａ１ｃ）が形成された下側水平部分（Ｎ１ａ１）と、その下側水平部分（Ｎ１ａ１）に隣接する鉛直部分（Ｎ１ａ２）と、その鉛直部分（Ｎ１ａ２）に隣接する上側水平部分（Ｎ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｎ１ａ）と、上側が閉じているねじ穴（Ｎ１ｂ１ｃ）を有する袋ナット（Ｎ１ｂ）とが負極端子（Ｎ１）に設けられている。また、ナットとしての機能を有するナット部（Ｎ１ｂ１）と、折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）に接合するためにナット部（Ｎ１ｂ１）の下面（Ｎ１ｂ１ａ）から下側に延びている概略円筒状の接合部（Ｎ１ｂ２）とが、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）に形成されている。

また、請求項３に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）に対して正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）を圧入することによって正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）に対して負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）を圧入することによって負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させた状態で、樹脂封止が行われている。

そのため、請求項３に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とが樹脂封止されると共に、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とが樹脂封止される時に、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを別個に成形用金型に固定し、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを別個に成形用金型に固定する必要がない。

つまり、請求項３に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とが樹脂封止されると共に、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とが樹脂封止される時に、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）が成形用金型に対して固定されると、それに伴って、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）および負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）も成形用金型に対して固定される。

その結果、請求項３に記載のパワー半導体モジュール（１００）によれば、ナットが成形用金型内で移動してしまうことに伴う成形不良のおそれを低減することができる。

更に、請求項３に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の上面（Ｎ１ｂ１ｂ）との間に、放熱部材（１）が配置されていない。

そのため、請求項３に記載のパワー半導体モジュール（１００）によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の上面（Ｎ１ｂ１ｂ）との間に放熱部材（１）が配置されている場合よりも、パワー半導体モジュール（１００）全体の上下方向寸法を小型化することができる。

また、請求項３に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の上面（Ｎ１ｂ１ｂ）との間に、樹脂（４）が配置されている。

そのため、請求項３に記載のパワー半導体モジュール（１００）によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の上面（Ｎ１ｂ１ｂ）との間に空間が残されてしまう場合よりも、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の上面（Ｎ１ｂ１ｂ）との間の絶縁性を向上させることができる。

請求項４に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の厚さ（ＴＰ１ａ１）が、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の長さ（ＬＰ１ｂ２）よりも大きく設定されている。更に、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の上側部分（Ｐ１ａ１ｃ１ａ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることなく、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の下側部分（Ｐ１ａ１ｃ１ｂ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることによって、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とが一体化せしめられている。

また、請求項４に記載のパワー半導体モジュール（１００）では、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）の厚さ（ＴＮ１ａ１）が、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の長さ（ＬＮ１ｂ２）よりも大きく設定されている。更に、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の下側部分（Ｎ１ａ１ｃ１ａ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることなく、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の上側部分（Ｎ１ａ１ｃ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることによって、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とが一体化せしめられている。

そのため、請求項４に記載のパワー半導体モジュール（１００）によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）が正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の上側表面（Ｐ１ａ１ａ）よりも上側に突出するのに伴って、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の上側表面（Ｐ１ａ１ａ）とブスバーの下側表面とを密着させることができなくなったり、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）が負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）の下側表面（Ｎ１ａ１ａ）よりも下側に突出するのに伴って、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）の下側表面（Ｎ１ａ１ａ）とブスバーの上側表面とを密着させることができなくなったりするおそれを回避することができる。

更に、請求項４に記載のパワー半導体モジュール（１００）によれば、一体化せしめられた正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および袋ナット（Ｐ１ｂ）を成形用金型に固定すると共に、一体化せしめられた負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および袋ナット（Ｎ１ｂ）を成形用金型に固定する時に、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の上側部分（Ｐ１ａ１ｃ１ａ）を、成形用金型に対する正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および袋ナット（Ｐ１ｂ）の位置決めなどに利用したり、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の下側部分（Ｎ１ａ１ｃ１ａ）を、成形用金型に対する負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および袋ナット（Ｎ１ｂ）の位置決めなどに利用したりすることができる。

請求項５に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）にテーパ状部（Ｐ１ｂ２ｂ１）と円筒状部（Ｐ１ｂ２ｂ２）とが形成されている。また、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）の円筒状部（Ｐ１ｂ２ｂ２）が、テーパ状部（Ｐ１ｂ２ｂ１）よりも下側に配置されている。更に、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の雌ねじ部（Ｐ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｐ１ｂ２ｂ２ａ）が、円筒状部（Ｐ１ｂ２ｂ２）に形成されている。

そのため、請求項５に記載のパワー半導体モジュール（１００）によれば、雌ねじ部（Ｐ１ｂ２ｂ２ａ）が正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）の円筒状部（Ｐ１ｂ２ｂ２）に形成されていない場合よりも、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に対してブスバーを固定するためのボルトの雄ねじ部のねじ山部と螺合する袋ナット（Ｐ１ｂ）の雌ねじ部（Ｐ１ｂ１ｃ１ａ，Ｐ１ｂ２ｂ２ａ）のねじ山部の数を増加させることができる。

更に、請求項５に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の雌ねじ部（Ｐ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｐ１ｂ２ｂ２ａ）が、接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）のテーパ状部（Ｐ１ｂ２ｂ１）に形成されていない。

そのため、請求項５に記載のパワー半導体モジュール（１００）によれば、一体化せしめられた正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および袋ナット（Ｐ１ｂ）を成形用金型に固定する時に、袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）のテーパ状部（Ｐ１ｂ２ｂ１）を、成形用金型に対する正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および袋ナット（Ｐ１ｂ）の位置決めなどに利用することができる。

また、請求項５に記載のパワー半導体モジュール（１００）では、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）にテーパ状部（Ｎ１ｂ２ｂ１）と円筒状部（Ｎ１ｂ２ｂ２）とが形成されている。更に、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）の円筒状部（Ｎ１ｂ２ｂ２）が、テーパ状部（Ｎ１ｂ２ｂ１）よりも上側に配置されている。また、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の雌ねじ部（Ｎ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｎ１ｂ２ｂ２ａ）が、円筒状部（Ｎ１ｂ２ｂ２）に形成されている。

そのため、請求項５に記載のパワー半導体モジュール（１００）によれば、雌ねじ部（Ｎ１ｂ２ｂ２ａ）が負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）の円筒状部（Ｎ１ｂ２ｂ２）に形成されていない場合よりも、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）に対してブスバーを固定するためのボルトの雄ねじ部のねじ山部と螺合する袋ナット（Ｎ１ｂ）の雌ねじ部（Ｎ１ｂ１ｃ１ａ，Ｎ１ｂ２ｂ２ａ）のねじ山部の数を増加させることができる。

更に、請求項５に記載のパワー半導体モジュール（１００）では、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の雌ねじ部（Ｎ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｎ１ｂ２ｂ２ａ）が、接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）のテーパ状部（Ｎ１ｂ２ｂ１）に形成されていない。

そのため、請求項５に記載のパワー半導体モジュール（１００）によれば、一体化せしめられた負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および袋ナット（Ｎ１ｂ）を成形用金型に固定する時に、袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）のテーパ状部（Ｎ１ｂ２ｂ１）を、成形用金型に対する負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および袋ナット（Ｎ１ｂ）の位置決めなどに利用することができる。

請求項６に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の中心軸線（Ｐ１ｂ’）に垂直な断面内における袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の外周面（Ｐ１ｂ１ｄ）の形状が円形に設定されている。

そのため、請求項６に記載のパワー半導体モジュール（１００）によれば、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に対する袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の周方向の回転位置を管理する必要なく、袋ナット（Ｐ１ｂ）の周りの樹脂（４）の袋ナット（Ｐ１ｂ）の径方向の肉厚を薄くすることによってパワー半導体モジュール（１００）全体を小型化することができる。

更に、請求項６に記載のパワー半導体モジュール（１００）では、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の中心軸線（Ｎ１ｂ’）に垂直な断面内における袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の外周面（Ｎ１ｂ１ｄ）の形状が円形に設定されている。

そのため、請求項６に記載のパワー半導体モジュール（１００）によれば、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）に対する袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の周方向の回転位置を管理する必要なく、袋ナット（Ｎ１ｂ）の周りの樹脂（４）の袋ナット（Ｎ１ｂ）の径方向の肉厚を薄くすることによってパワー半導体モジュール（１００）全体を小型化することができる。

請求項７に記載のパワー半導体モジュール（１００）では、第１導体パターン（２Ｕａ）と第２導体パターン（２Ｕｂ）と第３導体パターン（２Ｕｃ）と第４導体パターン（２Ｕｄ）と第５導体パターン（２Ｕｅ）とが、第１の方向に並べられて絶縁基板（２Ｕ）の上面に形成されている。また、第２導体パターン（２Ｕｂ）を隔てて第１導体パターン（２Ｕａ）の反対側に第３導体パターン（２Ｕｃ）が配置されている。

更に、請求項７に記載のパワー半導体モジュール（１００）では、第１導体パターン（２Ｕａ）を隔てて第２導体パターン（２Ｕｂ）の反対側に第４導体パターン（２Ｕｄ）が配置されている。また、第３導体パターン（２Ｕｃ）を隔てて第２導体パターン（２Ｕｂ）の反対側に第５導体パターン（２Ｕｅ）が配置されている。更に、絶縁基板（２Ｕ）の下面と放熱部材（１）の上面とが接合されている。

また、請求項７に記載のパワー半導体モジュール（１００）では、第１ＩＧＢＴチップ（ＱＵＵａ）が第１ダイオードチップ（ＦＷＤＵＵａ）よりも第４導体パターン（２Ｕｄ）の近くに位置するように、第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）が、第１の方向に並べられて第１導体パターン（２Ｕａ）に搭載されている。更に、第１ＩＧＢＴチップ（ＱＵＵａ）のコレクタ電極と第１導体パターン（２Ｕａ）とが接続されている。また、第１ダイオードチップ（ＦＷＤＵＵａ）のカソード電極と第１導体パターン（２Ｕａ）とが接続されている。

更に、請求項７に記載のパワー半導体モジュール（１００）では、第２ＩＧＢＴチップ（ＱＵＬａ）が第２ダイオードチップ（ＦＷＤＵＬａ）よりも第１導体パターン（２Ｕａ）の近くに位置するように、第２ＩＧＢＴチップ（ＱＵＬａ）および第２ダイオードチップ（ＦＷＤＵＬａ）が、第１の方向に並べられて第２導体パターン（２Ｕｂ）に搭載されている。また、第２ＩＧＢＴチップ（ＱＵＬａ）のコレクタ電極と第２導体パターン（２Ｕｂ）とが接続されている。更に、第２ダイオードチップ（ＦＷＤＵＬａ）のカソード電極と第２導体パターン（２Ｕｂ）とが接続されている。

また、請求項７に記載のパワー半導体モジュール（１００）では、横長矩形の断面形状を有し、かつ、第１の方向に延びている第１ワイヤ（３ＵＵ１ａ）によって、第１ダイオードチップ（ＦＷＤＵＵａ）のアノード電極と第２導体パターン（２Ｕｂ）とが接続されている。更に、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第２ワイヤ（３ＵＬ１ａ）によって、第２ダイオードチップ（ＦＷＤＵＬａ）のアノード電極と第３導体パターン（２Ｕｃ）とが接続されている。また、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第３ワイヤ（３ＵＵ２ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のエミッタ電極と第２導体パターン（２Ｕｂ）とが接続されている。

更に、請求項７に記載のパワー半導体モジュール（１００）では、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第４ワイヤ（３ＵＬ２ａ）によって、第２ＩＧＢＴチップ（ＱＵＬａ）のエミッタ電極と第３導体パターン（２Ｕｃ）とが接続されている。また、第１ワイヤ（３ＵＵ１ａ）より小さい断面積を有し、かつ、第１の方向に延びている第５ワイヤ（３ＵＵ３ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のゲート電極と第４導体パターン（２Ｕｄ）とが接続されている。更に、第５ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第６ワイヤ（３ＵＬ３ａ）によって、第２ＩＧＢＴチップ（ＱＵＬａ）のゲート電極と第５導体パターン（２Ｕｅ）とが接続されている。

また、請求項７に記載のパワー半導体モジュール（１００）では、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する正極端子（Ｐ１）と、３相インバータ回路のＵ相（ＰＵ）の一部を構成する交流端子（Ｕ）と、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する負極端子（Ｎ１）と、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１ゲート電極端子（ＧＵＵ）と、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２ゲート電極端子（ＧＵＬ）とを支持する外囲ケース（５）が、放熱部材（１）に接合されている。

更に、請求項７に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）と第１導体パターン（２Ｕａ）とが電気的に接続されている。また、交流端子（Ｕ）と第２導体パターン（２Ｕｂ）とが電気的に接続されている。更に、負極端子（Ｎ１）と第３導体パターン（２Ｕｃ）とが電気的に接続されている。また、第１ゲート電極端子（ＧＵＵ）と第４導体パターン（２Ｕｄ）とが電気的に接続されている。更に、第２ゲート電極端子（ＧＵＬ）と第５導体パターン（２Ｕｅ）とが電気的に接続されている。

また、請求項７に記載のパワー半導体モジュール（１００）では、外囲ケース（５）内に充填されたゲル状樹脂によって、放熱部材（１）の一部と絶縁基板（２Ｕ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＬａ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＬａ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＬ１ａ）と第３ワイヤ（３ＵＵ２ａ）と第４ワイヤ（３ＵＬ２ａ）と第５ワイヤ（３ＵＵ３ａ）と第６ワイヤ（３ＵＬ３ａ）と正極端子（Ｐ１）の一部と交流端子（ＵＵ）の一部と負極端子（Ｎ１）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とが封止されている。

そのため、請求項７に記載のパワー半導体モジュール（１００）によれば、絶縁基板（２Ｕ）に搭載された第１ＩＧＢＴチップ（ＱＵＵａ）、第２ＩＧＢＴチップ（ＱＵＬａ）、第１ダイオードチップ（ＦＷＤＵＵａ）および第２ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部を、絶縁基板（２Ｕ）側に伝熱し、放熱部材（１）を介してパワー半導体モジュール（１００）の外部に放熱することができる。

詳細には、請求項７に記載のパワー半導体モジュール（１００）では、第１ワイヤ（３ＵＵ１ａ）の第２導体パターン（２Ｕｂ）側の端部を隔てて第１ダイオードチップ（ＦＷＤＵＵａ）の反対側に、第３ワイヤ（３ＵＵ２ａ）の第２導体パターン（２Ｕｂ）側の端部が配置されている。また、第１ワイヤ（３ＵＵ１ａ）の上面の少なくとも一部と、第３ワイヤ（３ＵＵ２ａ）の下面の一部とが対向せしめられている。

更に、請求項７に記載のパワー半導体モジュール（１００）では、第２ワイヤ（３ＵＬ１ａ）の第３導体パターン（２Ｕｃ）側の端部を隔てて第２ダイオードチップ（ＦＷＤＵＬａ）の反対側に、第４ワイヤ（３ＵＬ２ａ）の第３導体パターン（２Ｕｃ）側の端部が配置されている。また、第２ワイヤ（３ＵＬ１ａ）の上面の少なくとも一部と、第４ワイヤ（３ＵＬ２ａ）の下面の一部とが対向せしめられている。更に、第３ワイヤ（３ＵＵ２ａ）の上面および第４ワイヤ（３ＵＬ２ａ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部あるいは負極端子（Ｎ１）の下面の一部とが対向せしめられている。

その結果、請求項７に記載のパワー半導体モジュール（１００）では、第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第３ワイヤ（３ＵＵ２ａ）との間に位置するゲル状樹脂に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

また、請求項７に記載のパワー半導体モジュール（１００）では、第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第３ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

更に、請求項７に記載のパワー半導体モジュール（１００）では、第２ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部が、第２ワイヤ（３ＵＬ１ａ）に伝熱され、次いで、第２ワイヤ（３ＵＬ１ａ）と第４ワイヤ（３ＵＬ２ａ）との間に位置するゲル状樹脂に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

また、請求項７に記載のパワー半導体モジュール（１００）では、第２ＩＧＢＴチップ（ＱＵＬａ）が発生した熱の一部が、第４ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

そのため、請求項７に記載のパワー半導体モジュール（１００）によれば、絶縁基板（２Ｕ）に搭載された第１ＩＧＢＴチップ（ＱＵＵａ）、第２ＩＧＢＴチップ（ＱＵＬａ）、第１ダイオードチップ（ＦＷＤＵＵａ）および第２ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部を、絶縁基板（２Ｕ）の反対側に伝熱し、正極端子（Ｐ１）または負極端子（Ｎ１）を介してパワー半導体モジュール（１００）の外部に放熱することができる。

換言すれば、請求項７に記載のパワー半導体モジュール（１００）によれば、第１ＩＧＢＴチップ（ＱＵＵａ）、第２ＩＧＢＴチップ（ＱＵＬａ）、第１ダイオードチップ（ＦＷＤＵＵａ）および第２ダイオードチップ（ＦＷＤＵＬａ）が発生した熱を、絶縁基板（２Ｕ）の反対側に伝熱して放熱する効率を向上させることができる。

請求項８に記載のパワー半導体モジュール（１００）では、第３ＩＧＢＴチップ（ＱＵＵｂ）が第３ダイオードチップ（ＦＷＤＵＵｂ）よりも第４導体パターン（２Ｕｄ）の近くに位置するように、第３ＩＧＢＴチップ（ＱＵＵｂ）および第３ダイオードチップ（ＦＷＤＵＵｂ）が、第１の方向に並べられて第１導体パターン（２Ｕａ）に搭載されている。また、第１ＩＧＢＴチップ（ＱＵＵａ）および第３ＩＧＢＴチップ（ＱＵＵｂ）が、第１の方向に垂直な第２の方向に並べられて第１導体パターン（２Ｕａ）に搭載されている。

更に、請求項８に記載のパワー半導体モジュール（１００）では、第１ダイオードチップ（ＦＷＤＵＵａ）および第３ダイオードチップ（ＦＷＤＵＵｂ）が、第２の方向に並べられて第１導体パターン（２Ｕａ）に搭載されている。また、第３ＩＧＢＴチップ（ＱＵＵｂ）のコレクタ電極と第１導体パターン（２Ｕａ）とが接続されている。更に、第３ダイオードチップ（ＦＷＤＵＵｂ）のカソード電極と第１導体パターン（２Ｕａ）とが接続されている。

また、請求項８に記載のパワー半導体モジュール（１００）では、第４ＩＧＢＴチップ（ＱＵＬｂ）が第４ダイオードチップ（ＦＷＤＵＬｂ）よりも第１導体パターン（２Ｕａ）の近くに位置するように、第４ＩＧＢＴチップ（ＱＵＬｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）が、第１の方向に並べられて第２導体パターン（２Ｕｂ）に搭載されている。また、第２ＩＧＢＴチップ（ＱＵＬａ）および第４ＩＧＢＴチップ（ＱＵＬｂ）が、第２の方向に並べられて第２導体パターン（２Ｕｂ）に搭載されている。

更に、請求項８に記載のパワー半導体モジュール（１００）では、第２ダイオードチップ（ＦＷＤＵＬａ）および第４ダイオードチップ（ＦＷＤＵＬｂ）が、第２の方向に並べられて第２導体パターン（２Ｕｂ）に搭載されている。また、第４ＩＧＢＴチップ（ＱＵＬｂ）のコレクタ電極と第２導体パターン（２Ｕｂ）とが接続されている。更に、第４ダイオードチップ（ＦＷＤＵＬｂ）のカソード電極と第２導体パターン（２Ｕｂ）とが接続されている。

また、請求項８に記載のパワー半導体モジュール（１００）では、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第７ワイヤ（３ＵＵ１ｂ）によって、第３ダイオードチップ（ＦＷＤＵＵｂ）のアノード電極と第２導体パターン（２Ｕｂ）とが接続されている。更に、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第８ワイヤ（３ＵＬ１ｂ）によって、第４ダイオードチップ（ＦＷＤＵＬｂ）のアノード電極と第３導体パターン（２Ｕｃ）とが接続されている。また、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第９ワイヤ（３ＵＵ２ｂ）によって、第３ＩＧＢＴチップ（ＱＵＵｂ）のエミッタ電極と第２導体パターン（２Ｕｂ）とが接続されている。

更に、請求項８に記載のパワー半導体モジュール（１００）では、第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１０ワイヤ（３ＵＬ２ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のエミッタ電極と第３導体パターン（２Ｕｃ）とが接続されている。また、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１１ワイヤ（３ＵＵ３ｂ）によって、第３ＩＧＢＴチップ（ＱＵＵｂ）のゲート電極と第４導体パターン（２Ｕｄ）とが接続されている。更に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１２ワイヤ（３ＵＬ３ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のゲート電極と第５導体パターン（２Ｕｅ）とが接続されている。

また、請求項８に記載のパワー半導体モジュール（１００）では、外囲ケース（５）内に充填されたゲル状樹脂によって、放熱部材（１）の一部と絶縁基板（２Ｕ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＬａ）と第３ＩＧＢＴチップ（ＱＵＵｂ）と第４ＩＧＢＴチップ（ＱＵＬｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＬａ）と第３ダイオードチップ（ＦＷＤＵＵｂ）と第４ダイオードチップ（ＦＷＤＵＬｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＬ１ａ）と第３ワイヤ（３ＵＵ２ａ）と第４ワイヤ（３ＵＬ２ａ）と第５ワイヤ（３ＵＵ３ａ）と第６ワイヤ（３ＵＬ３ａ）と第７ワイヤ（３ＵＵ１ｂ）と第８ワイヤ（３ＵＬ１ｂ）と第９ワイヤ（３ＵＵ２ｂ）と第１０ワイヤ（３ＵＬ２ｂ）と第１１ワイヤ（３ＵＵ３ｂ）と第１２ワイヤ（３ＵＬ３ｂ）と正極端子（Ｐ１）の一部と交流端子（ＵＵ）の一部と負極端子（Ｎ１）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とが封止されている。

更に、請求項８に記載のパワー半導体モジュール（１００）では、第７ワイヤ（３ＵＵ１ｂ）の第２導体パターン（２Ｕｂ）側の端部を隔てて第３ダイオードチップ（ＦＷＤＵＵｂ）の反対側に、第９ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２Ｕｂ）側の端部が配置されている。また、第７ワイヤ（３ＵＵ１ｂ）の上面の少なくとも一部と、第９ワイヤ（３ＵＵ２ｂ）の下面の一部とが対向せしめられている。

また、請求項８に記載のパワー半導体モジュール（１００）では、第８ワイヤ（３ＵＬ１ｂ）の第３導体パターン（２Ｕｃ）側の端部を隔てて第４ダイオードチップ（ＦＷＤＵＬｂ）の反対側に、第１０ワイヤ（３ＵＬ２ｂ）の第３導体パターン（２Ｕｃ）側の端部が配置されている。更に、第８ワイヤ（３ＵＬ１ｂ）の上面の少なくとも一部と、第１０ワイヤ（３ＵＬ２ｂ）の下面の一部とが対向せしめられている。更に、第９ワイヤ（３ＵＵ２ｂ）の上面および第１０ワイヤ（３ＵＬ２ｂ）の上面の少なくとも一部と、交流端子（Ｕ）の下面の一部とが対向せしめられている。

その結果、請求項８に記載のパワー半導体モジュール（１００）では、第３ダイオードチップ（ＦＷＤＵＵｂ）が発生した熱の一部が、第７ワイヤ（３ＵＵ１ｂ）に伝熱され、次いで、第７ワイヤ（３ＵＵ１ｂ）と第９ワイヤ（３ＵＵ２ｂ）との間に位置するゲル状樹脂に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

更に、請求項８に記載のパワー半導体モジュール（１００）では、第３ＩＧＢＴチップ（ＱＵＵｂ）が発生した熱の一部が、第９ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

また、請求項８に記載のパワー半導体モジュール（１００）では、第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱の一部が、第８ワイヤ（３ＵＬ１ｂ）に伝熱され、次いで、第８ワイヤ（３ＵＬ１ｂ）と第１０ワイヤ（３ＵＬ２ｂ）との間に位置するゲル状樹脂に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

更に、請求項８に記載のパワー半導体モジュール（１００）では、第４ＩＧＢＴチップ（ＱＵＬｂ）が発生した熱の一部が、第１０ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱される。

そのため、請求項８に記載のパワー半導体モジュール（１００）によれば、絶縁基板（２Ｕ）に搭載された第３ＩＧＢＴチップ（ＱＵＵｂ）、第４ＩＧＢＴチップ（ＱＵＬｂ）、第３ダイオードチップ（ＦＷＤＵＵｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱の一部を、絶縁基板（２Ｕ）の反対側に伝熱し、交流端子（Ｕ）を介してパワー半導体モジュール（１００）の外部に放熱することができる。

換言すれば、請求項８に記載のパワー半導体モジュール（１００）によれば、第３ＩＧＢＴチップ（ＱＵＵｂ）、第４ＩＧＢＴチップ（ＱＵＬｂ）、第３ダイオードチップ（ＦＷＤＵＵｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱を、絶縁基板（２Ｕ）の反対側に伝熱して放熱する効率を向上させることができる。

また、請求項８に記載のパワー半導体モジュール（１００）では、第１ＩＧＢＴチップ（ＱＵＵａ）と第３ＩＧＢＴチップ（ＱＵＵｂ）との第２の方向の中間位置で正極端子（Ｐ１）と第１導体パターン（２Ｕａ）とが接続されている。更に、第３ワイヤ（３ＵＵ２ａ）の第２導体パターン（２Ｕｂ）側の端部と第９ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２Ｕｂ）側の端部との第２の方向の中間位置で交流端子（Ｕ）と第２導体パターン（２Ｕｂ）とが接続されている。

そのため、請求項８に記載のパワー半導体モジュール（１００）によれば、第１ＩＧＢＴチップ（ＱＵＵａ）のスイッチングのタイミングと第３ＩＧＢＴチップ（ＱＵＵｂ）のスイッチングのタイミングとのずれを抑制することができる。

更に、請求項８に記載のパワー半導体モジュール（１００）では、第２ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）との第２の方向の中間位置で交流端子（Ｕ）と第２導体パターン（２Ｕｂ）とが接続されている。また、第４ワイヤ（３ＵＬ２ａ）の第３導体パターン（２Ｕｃ）側の端部と第１０ワイヤ（３ＵＬ２ｂ）の第３導体パターン（２Ｕｃ）側の端部との第２の方向の中間位置で負極端子（Ｎ１）と第３導体パターン（２Ｕｃ）とが接続されている。

そのため、請求項８に記載のパワー半導体モジュール（１００）によれば、第２ＩＧＢＴチップ（ＱＵＬａ）のスイッチングのタイミングと第４ＩＧＢＴチップ（ＱＵＬｂ）のスイッチングのタイミングとのずれを抑制することができる。

請求項９に記載のパワー半導体モジュール（１００）では、ねじ穴（Ｐ１ａ１ｃ）が形成された上側水平部分（Ｐ１ａ１）と、その上側水平部分（Ｐ１ａ１）に隣接する鉛直部分（Ｐ１ａ２）と、下側水平部分（Ｐ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｐ１ａ）と、下側が閉じているねじ穴（Ｐ１ｂ１ｃ）を有する袋ナット（Ｐ１ｂ）とが正極端子（Ｐ１）に設けられている。また、ナットとしての機能を有するナット部（Ｐ１ｂ１）と、折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に接合するためにナット部（Ｐ１ｂ１）の上面（Ｐ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｐ１ｂ２）とが、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）に形成されている。

更に、請求項９に記載のパワー半導体モジュール（１００）では、ねじ穴（Ｎ１ａ１ｃ）が形成された上側水平部分（Ｎ１ａ１）と、その上側水平部分（Ｎ１ａ１）に隣接する鉛直部分（Ｎ１ａ２）と、下側水平部分（Ｎ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｎ１ａ）と、下側が閉じているねじ穴（Ｎ１ｂ１ｃ）を有する袋ナット（Ｎ１ｂ）とが負極端子（Ｎ１）に設けられている。また、ナットとしての機能を有するナット部（Ｎ１ｂ１）と、折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）に接合するためにナット部（Ｎ１ｂ１）の上面（Ｎ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｎ１ｂ２）とが、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）に形成されている。

また、請求項９に記載のパワー半導体モジュール（１００）では、ねじ穴（Ｕａ１ｃ）が形成された上側水平部分（Ｕａ１）と、その上側水平部分（Ｕａ１）に隣接する鉛直部分（Ｕａ２）と、下側水平部分（Ｕａ３）とを有するように折り曲げられた折り曲げ部（Ｕａ）と、下側が閉じているねじ穴（Ｕｂ１ｃ）を有する袋ナット（Ｕｂ）とが交流端子（Ｕ）に設けられている。更に、ナットとしての機能を有するナット部（Ｕｂ１）と、折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）に接合するためにナット部（Ｕｂ１）の上面（Ｕｂ１ａ）から上側に延びている概略円筒状の接合部（Ｕｂ２）とが、交流端子（Ｕ）の袋ナット（Ｕｂ）に形成されている。

更に、請求項９に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）に対して正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）を圧入することによって正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）に対して負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）を圧入することによって負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させ、かつ、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）に対して負極端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）を圧入することによって交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とを一体化させた状態で、外囲ケース（５）に支持されている。

そのため、請求項９に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とが樹脂封止され、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とが樹脂封止されると共に、交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とが樹脂封止される時に、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを別個に成形用金型に固定し、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを別個に成形用金型に固定し、かつ、交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とを別個に成形用金型に固定する必要がない。

つまり、請求項９に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とが樹脂封止され、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とが樹脂封止されると共に、交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とが樹脂封止される時に、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および交流端子（Ｕ）の折り曲げ部（Ｕａ）が成形用金型に対して固定されると、それに伴って、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）および交流端子（Ｕ）の袋ナット（Ｕｂ）も成形用金型に対して固定される。

その結果、請求項９に記載のパワー半導体モジュール（１００）によれば、ナットが成形用金型内で移動してしまうことに伴う成形不良のおそれを低減することができる。

また、請求項９に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と放熱部材（１）の上面との間、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の下面（Ｎ１ｂ１ｂ）と放熱部材（１）の上面との間、および、交流端子（Ｕ）の袋ナット（Ｕｂ）の下面（Ｕｂ１ｂ）と放熱部材（１）の上面との間に、外囲ケース（５）の樹脂が配置されている。

そのため、請求項９に記載のパワー半導体モジュール（１００）によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と放熱部材（１）の上面との間、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の下面（Ｎ１ｂ１ｂ）と放熱部材（１）の上面との間、および、交流端子（Ｕ）の袋ナット（Ｕｂ）の下面（Ｕｂ１ｂ）と放熱部材（１）の上面との間に空間が残されてしまう場合よりも、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と放熱部材（１）の上面との間、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の下面（Ｎ１ｂ１ｂ）と放熱部材（１）の上面との間、および、交流端子（Ｕ）の袋ナット（Ｕｂ）の下面（Ｕｂ１ｂ）と放熱部材（１）の上面との間の絶縁性を向上させることができる。

請求項１０に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の厚さ（ＴＰ１ａ１）が、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の長さ（ＬＰ１ｂ２）よりも大きく設定されている。また、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の上側部分（Ｐ１ａ１ｃ１ａ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることなく、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の下側部分（Ｐ１ａ１ｃ１ｂ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることによって、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とが一体化せしめられている。

更に、請求項１０に記載のパワー半導体モジュール（１００）では、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）の厚さ（ＴＮ１ａ１）が、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の長さ（ＬＮ１ｂ２）よりも大きく設定されている。また、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の上側部分（Ｎ１ａ１ｃ１ａ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることなく、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の下側部分（Ｎ１ａ１ｃ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることによって、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とが一体化せしめられている。

また、請求項１０に記載のパワー半導体モジュール（１００）では、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）の厚さ（ＴＵａ１）が、負極端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の長さ（ＬＵｂ２）よりも大きく設定されている。更に、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）の内周面（Ｕａ１ｃ１）の上側部分（Ｕａ１ｃ１ａ）と交流端子（Ｕ）の袋ナット（Ｕｂ）の接合部（Ｕｂ２）の外周面（Ｕｂ２ｃ）とを嵌合させることなく、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）の内周面（Ｕａ１ｃ１）の下側部分（Ｕａ１ｃ１ｂ）と交流端子（Ｕ）の袋ナット（Ｕｂ）の接合部（Ｕｂ２）の外周面（Ｕｂ２ｃ）とを嵌合させることによって、交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とが一体化せしめられている。

そのため、請求項１０に記載のパワー半導体モジュール（１００）によれば、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）が正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の上側表面（Ｐ１ａ１ａ）よりも上側に突出するのに伴って、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の上側表面（Ｐ１ａ１ａ）とブスバーの下側表面とを密着させることができなくなったり、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）が負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）の上側表面（Ｎ１ａ１ａ）よりも上側に突出するのに伴って、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）の上側表面（Ｎ１ａ１ａ）とブスバーの下側表面とを密着させることができなくなったり、交流端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）が交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）の上側表面（Ｕａ１ａ）よりも上側に突出するのに伴って、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）の上側表面（Ｕａ１ａ）とブスバーの下側表面とを密着させることができなくなったりするおそれを回避することができる。

更に、請求項１０に記載のパワー半導体モジュール（１００）によれば、一体化せしめられた正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および袋ナット（Ｐ１ｂ）を成形用金型に固定し、かつ、一体化せしめられた負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および袋ナット（Ｎ１ｂ）を成形用金型に固定すると共に、一体化せしめられた交流端子（Ｕ）の折り曲げ部（Ｕａ）および袋ナット（Ｕｂ）を成形用金型に固定する時に、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の上側部分（Ｐ１ａ１ｃ１ａ）を、成形用金型に対する正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および袋ナット（Ｐ１ｂ）の位置決めなどに利用したり、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の上側部分（Ｎ１ａ１ｃ１ａ）を、成形用金型に対する負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および袋ナット（Ｎ１ｂ）の位置決めなどに利用したり、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）の内周面（Ｕａ１ｃ１）の上側部分（Ｕａ１ｃ１ａ）を、成形用金型に対する交流端子（Ｕ）の折り曲げ部（Ｕａ）および袋ナット（Ｕｂ）の位置決めなどに利用したりすることができる。

請求項１１に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）にテーパ状部（Ｐ１ｂ２ｂ１）と円筒状部（Ｐ１ｂ２ｂ２）とが形成されている。更に、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）の円筒状部（Ｐ１ｂ２ｂ２）が、テーパ状部（Ｐ１ｂ２ｂ１）よりも下側に配置されている。また、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の雌ねじ部（Ｐ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｐ１ｂ２ｂ２ａ）が、円筒状部（Ｐ１ｂ２ｂ２）に形成されている。

そのため、請求項１１に記載のパワー半導体モジュール（１００）によれば、雌ねじ部（Ｐ１ｂ２ｂ２ａ）が正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）の円筒状部（Ｐ１ｂ２ｂ２）に形成されていない場合よりも、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に対してブスバーを固定するためのボルトの雄ねじ部のねじ山部と螺合する袋ナット（Ｐ１ｂ）の雌ねじ部（Ｐ１ｂ１ｃ１ａ，Ｐ１ｂ２ｂ２ａ）のねじ山部の数を増加させることができる。

また、請求項１１に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の雌ねじ部（Ｐ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｐ１ｂ２ｂ２ａ）が、接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）のテーパ状部（Ｐ１ｂ２ｂ１）に形成されていない。

そのため、請求項１１に記載のパワー半導体モジュール（１００）によれば、一体化せしめられた正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および袋ナット（Ｐ１ｂ）を成形用金型に固定する時に、袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）のテーパ状部（Ｐ１ｂ２ｂ１）を、成形用金型に対する正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）および袋ナット（Ｐ１ｂ）の位置決めなどに利用することができる。

更に、請求項１１に記載のパワー半導体モジュール（１００）では、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）にテーパ状部（Ｎ１ｂ２ｂ１）と円筒状部（Ｎ１ｂ２ｂ２）とが形成されている。また、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）の円筒状部（Ｎ１ｂ２ｂ２）が、テーパ状部（Ｎ１ｂ２ｂ１）よりも下側に配置されている。更に、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の雌ねじ部（Ｎ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｎ１ｂ２ｂ２ａ）が、円筒状部（Ｎ１ｂ２ｂ２）に形成されている。

そのため、請求項１１に記載のパワー半導体モジュール（１００）によれば、雌ねじ部（Ｎ１ｂ２ｂ２ａ）が負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）の円筒状部（Ｎ１ｂ２ｂ２）に形成されていない場合よりも、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）に対してブスバーを固定するためのボルトの雄ねじ部のねじ山部と螺合する袋ナット（Ｎ１ｂ）の雌ねじ部（Ｎ１ｂ１ｃ１ａ，Ｎ１ｂ２ｂ２ａ）のねじ山部の数を増加させることができる。

また、請求項１１に記載のパワー半導体モジュール（１００）では、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の雌ねじ部（Ｎ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｎ１ｂ２ｂ２ａ）が、接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）のテーパ状部（Ｎ１ｂ２ｂ１）に形成されていない。

そのため、請求項１１に記載のパワー半導体モジュール（１００）によれば、一体化せしめられた負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および袋ナット（Ｎ１ｂ）を成形用金型に固定する時に、袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）のテーパ状部（Ｎ１ｂ２ｂ１）を、成形用金型に対する負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）および袋ナット（Ｎ１ｂ）の位置決めなどに利用することができる。

更に、請求項１１に記載のパワー半導体モジュール（１００）では、交流端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）にテーパ状部（Ｕｂ２ｂ１）と円筒状部（Ｕｂ２ｂ２）とが形成されている。また、交流端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）の円筒状部（Ｕｂ２ｂ２）が、テーパ状部（Ｕｂ２ｂ１）よりも下側に配置されている。更に、交流端子（Ｕ）の袋ナット（Ｕｂ）のナット部（Ｕｂ１）の雌ねじ部（Ｕｂ１ｃ１ａ）に連続する雌ねじ部（Ｕｂ２ｂ２ａ）が、円筒状部（Ｕｂ２ｂ２）に形成されている。

そのため、請求項１１に記載のパワー半導体モジュール（１００）によれば、雌ねじ部（Ｕｂ２ｂ２ａ）が交流端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）の円筒状部（Ｕｂ２ｂ２）に形成されていない場合よりも、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）に対してブスバーを固定するためのボルトの雄ねじ部のねじ山部と螺合する袋ナット（Ｕｂ）の雌ねじ部（Ｕｂ１ｃ１ａ，Ｕｂ２ｂ２ａ）のねじ山部の数を増加させることができる。

また、請求項１１に記載のパワー半導体モジュール（１００）では、交流端子（Ｕ）の袋ナット（Ｕｂ）のナット部（Ｕｂ１）の雌ねじ部（Ｕｂ１ｃ１ａ）に連続する雌ねじ部（Ｕｂ２ｂ２ａ）が、接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）のテーパ状部（Ｕｂ２ｂ１）に形成されていない。

そのため、請求項１１に記載のパワー半導体モジュール（１００）によれば、一体化せしめられた交流端子（Ｕ）の折り曲げ部（Ｕａ）および袋ナット（Ｕｂ）を成形用金型に固定する時に、袋ナット（Ｕｂ）の接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）のテーパ状部（Ｕｂ２ｂ１）を、成形用金型に対する交流端子（Ｕ）の折り曲げ部（Ｕａ）および袋ナット（Ｕｂ）の位置決めなどに利用することができる。

請求項１２に記載のパワー半導体モジュール（１００）では、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の中心軸線（Ｐ１ｂ’）に垂直な断面内における袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の外周面（Ｐ１ｂ１ｄ）の形状が円形に設定されている。

そのため、請求項１２に記載のパワー半導体モジュール（１００）によれば、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に対する袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の周方向の回転位置を管理する必要なく、袋ナット（Ｐ１ｂ）の周りの外囲ケース（４）の樹脂の袋ナット（Ｐ１ｂ）の径方向の肉厚を薄くすることによってパワー半導体モジュール（１００）全体を小型化することができる。

また、請求項１２に記載のパワー半導体モジュール（１００）では、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の中心軸線（Ｎ１ｂ’）に垂直な断面内における袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の外周面（Ｎ１ｂ１ｄ）の形状が円形に設定されている。

そのため、請求項１２に記載のパワー半導体モジュール（１００）によれば、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）に対する袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の周方向の回転位置を管理する必要なく、袋ナット（Ｎ１ｂ）の周りの外囲ケース（４）の樹脂の袋ナット（Ｎ１ｂ）の径方向の肉厚を薄くすることによってパワー半導体モジュール（１００）全体を小型化することができる。

更に、請求項１２に記載のパワー半導体モジュール（１００）では、交流端子（Ｕ）の袋ナット（Ｕｂ）の中心軸線（Ｕｂ’）に垂直な断面内における袋ナット（Ｕｂ）のナット部（Ｕｂ１）の外周面（Ｕｂ１ｄ）の形状が円形に設定されている。

そのため、請求項１２に記載のパワー半導体モジュール（１００）によれば、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）に対する袋ナット（Ｕｂ）のナット部（Ｕｂ１）の周方向の回転位置を管理する必要なく、袋ナット（Ｕｂ）の周りの外囲ケース（４）の樹脂の袋ナット（Ｕｂ）の径方向の肉厚を薄くすることによってパワー半導体モジュール（１００）全体を小型化することができる。

第１の実施形態のパワー半導体モジュール１００を示した図である。 第１の実施形態のパワー半導体モジュール１００を示した図である。 第１の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２ＵＵ，２ＵＬ，…の組立体を示した図である。 第１の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２ＵＵ，２ＵＬ，…の組立体を示した図である。 図３および図４に示す組立体に対して、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ，…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ，…が搭載された状態を示した図である。 図５に示す組立体に対して、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態を示した図である。 図５に示す組立体に対して、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態を示した図である。 図６および図７に示す組立体に対して、リボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態を示した図である。 図６および図７に示す組立体に対して、リボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態を示した図である。 図８および図９に示す組立体に対して、正極端子Ｐ１、負極端子Ｎ１、交流端子ＵＵ，ＵＬ、ゲート電極端子ＧＵＵ，ＧＵＬなどが接続された状態を示した図である。 図８および図９に示す組立体に対して、正極端子Ｐ１、負極端子Ｎ１、交流端子ＵＵ，ＵＬ、ゲート電極端子ＧＵＵ，ＧＵＬなどが接続された状態を示した図である。 第１の実施形態のパワー半導体モジュール１００の放熱部材１と正極端子Ｐ１と負極端子Ｎ１と樹脂４との関係を概略的に示した鉛直断面図である。 第１の実施形態のパワー半導体モジュール１００の正極端子Ｐ１の拡大部品図である。 第１の実施形態のパワー半導体モジュール１００の負極端子Ｎ１の拡大部品図である。 第１０の実施形態のパワー半導体モジュール１００を示した図である。 第１０の実施形態のパワー半導体モジュール１００を示した図である。 第１０の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２Ｕ，…の組立体を示した図である。 図１７に示す組立体に対して、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ，…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ，…が搭載された状態を示した図である。 図１８に示す組立体に対して、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態を示した図である。 図１８に示す組立体に対して、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態を示した図である。 図１９および図２０に示す組立体に対して、リボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態を示した図である。 図１９および図２０に示す組立体に対して、リボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態を示した図である。 樹脂により正極端子Ｐ１，Ｐ２，Ｐ３、負極端子Ｎ１，Ｎ２，Ｎ３、交流端子Ｕ，Ｖ，Ｗ、ゲート電極端子ＧＵＵ，ＧＵＬ，ＧＶＵ，ＧＶＬ，ＧＷＵ，ＧＷＬなどがインサートされて成形された外囲ケース５の部品図である。 樹脂により正極端子Ｐ１，Ｐ２，Ｐ３、負極端子Ｎ１，Ｎ２，Ｎ３、交流端子Ｕ，Ｖ，Ｗ、ゲート電極端子ＧＵＵ，ＧＵＬ，ＧＶＵ，ＧＶＬ，ＧＷＵ，ＧＷＬなどがインサートされて成形された外囲ケース５の部品図である。 図２１および図２２に示す組立体の放熱部材１に対して、図２３および図２４に示す外囲ケース５を接合した状態を示した図である。 図２１および図２２に示す組立体の放熱部材１に対して、図２３および図２４に示す外囲ケース５を接合した状態を示した図である。 第１０の実施形態のパワー半導体モジュール１００の放熱部材１、正極端子Ｐ１、負極端子Ｎ１および交流端子Ｕの概略的な鉛直断面図である。 第１０の実施形態のパワー半導体モジュール１００の正極端子Ｐ１の拡大部品図である。 第１０の実施形態のパワー半導体モジュール１００の負極端子Ｎ１の拡大部品図である。 第１０の実施形態のパワー半導体モジュール１００の交流端子Ｕの拡大部品図である。

以下、本発明のパワー半導体モジュールの第１の実施形態について説明する。図１および図２は第１の実施形態のパワー半導体モジュール１００を示した図である。詳細には、図１（Ａ）は第１の実施形態のパワー半導体モジュール１００の平面図、図１（Ｂ）は第１の実施形態のパワー半導体モジュール１００の正面図、図１（Ｃ）は第１の実施形態のパワー半導体モジュール１００の底面図である。図２（Ａ）は第１の実施形態のパワー半導体モジュール１００の左側面図、図２（Ｂ）は第１の実施形態のパワー半導体モジュール１００の右側面図、図２（Ｃ）は第１の実施形態のパワー半導体モジュール１００の斜視図、図２（Ｄ）は第１の実施形態のパワー半導体モジュール１００の等価回路図である。

第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）の一部を構成する正極端子Ｐ１（図１（Ａ）、図１（Ｂ）、図２（Ａ）、図２（Ｃ）および図２（Ｄ）参照）が設けられている。また、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）の一部を構成する負極端子Ｎ１（図１（Ｂ）、図１（Ｃ）、図２（Ａ）、図２（Ｃ）および図２（Ｄ）参照）が設けられている。更に、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の一部を構成する交流端子Ｕ（図２（Ｄ）参照）として、交流端子ＵＵ（図１（Ａ）、図２（Ａ）および図２（Ｃ）参照）と、交流端子ＵＬ（図１（Ｃ）および図２（Ａ）参照）とが設けられている。

第１の実施形態のパワー半導体モジュール１００では、交流端子ＵＵ（図１（Ａ）、図２（Ａ）および図２（Ｃ）参照）と、交流端子ＵＬ（図１（Ｃ）および図２（Ａ）参照）とが、ユーザーによって電気的に接続されるが、第２の実施形態のパワー半導体モジュール１００では、代わりに、交流端子ＵＵ（図１（Ａ）、図２（Ａ）および図２（Ｃ）参照）と、交流端子ＵＬ（図１（Ｃ）および図２（Ａ）参照）とを予め電気的に接続しておくことも可能である。

また、第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＵＵ（図１（Ａ）、図１（Ｂ）および図２（Ｄ）参照）が設けられている。更に、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＵＬ（図１（Ｃ）および図２（Ｄ）参照）が設けられている。

更に、第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）の一部を構成する正極端子Ｐ２（図１（Ａ）、図１（Ｂ）、図２（Ｃ）および図２（Ｄ）参照）が設けられている。また、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の下アームＰＶＬ（図２（Ｄ）参照）の一部を構成する負極端子Ｎ２（図１（Ｂ）、図１（Ｃ）、図２（Ｃ）および図２（Ｄ）参照）が設けられている。更に、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の一部を構成する交流端子Ｖ（図２（Ｄ）参照）として、交流端子ＶＵ（図１（Ａ）および図２（Ｃ）参照）と、交流端子ＶＬ（図１（Ｃ）参照）とが設けられている。

第１の実施形態のパワー半導体モジュール１００では、交流端子ＶＵ（図１（Ａ）および図２（Ｃ）参照）と、交流端子ＶＬ（図１（Ｃ）参照）とが、ユーザーによって電気的に接続されるが、第２の実施形態のパワー半導体モジュール１００では、代わりに、交流端子ＶＵ（図１（Ａ）および図２（Ｃ）参照）と、交流端子ＶＬ（図１（Ｃ）参照）とを予め電気的に接続しておくことも可能である。

また、第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＶＵ（図１（Ａ）、図１（Ｂ）および図２（Ｄ）参照）が設けられている。更に、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の下アームＰＶＬ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＶＬ（図１（Ｃ）および図２（Ｄ）参照）が設けられている。

更に、第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）の一部を構成する正極端子Ｐ３（図１（Ａ）、図１（Ｂ）、図２（Ｃ）および図２（Ｄ）参照）が設けられている。また、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の下アームＰＷＬ（図２（Ｄ）参照）の一部を構成する負極端子Ｎ３（図１（Ｂ）、図１（Ｃ）、図２（Ｃ）および図２（Ｄ）参照）が設けられている。更に、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の一部を構成する交流端子Ｗ（図２（Ｄ）参照）として、交流端子ＷＵ（図１（Ａ）、図２（Ｂ）および図２（Ｃ）参照）と、交流端子ＷＬ（図１（Ｃ）および図２（Ｂ）参照）とが設けられている。

第１の実施形態のパワー半導体モジュール１００では、交流端子ＷＵ（図１（Ａ）、図２（Ｂ）および図２（Ｃ）参照）と、交流端子ＷＬ（図１（Ｃ）および図２（Ｂ）参照）とが、ユーザーによって電気的に接続されるが、第２の実施形態のパワー半導体モジュール１００では、代わりに、交流端子ＷＵ（図１（Ａ）、図２（Ｂ）および図２（Ｃ）参照）と、交流端子ＷＬ（図１（Ｃ）および図２（Ｂ）参照）とを予め電気的に接続しておくことも可能である。

また、第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＷＵ（図１（Ａ）、図１（Ｂ）および図２（Ｄ）参照）が設けられている。更に、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の下アームＰＷＬ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＷＬ（図１（Ｃ）および図２（Ｄ）参照）が設けられている。

図３および図４は第１の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２ＵＵ，２ＵＬ，…の組立体を示した図である。詳細には、図３（Ａ）は第１の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２ＵＵ，２ＵＬ，…の組立体の平面図、図３（Ｂ）は第１の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２ＵＵ，２ＵＬ，…の組立体の正面図、図３（Ｃ）は第１の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２ＵＵ，２ＵＬ，…の組立体の底面図である。図４（Ａ）は図３（Ａ）のＡ−Ａ線に沿った鉛直断面図、図４（Ｂ）は第１の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２ＵＵ，２ＵＬ，…の組立体の斜視図である。

第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）および図３参照）の上アームＰＵＵ（図２（Ｄ）、図３（Ａ）および図４（Ｂ）参照）の一部を構成する絶縁基板２ＵＵ（図３（Ａ）、図３（Ｂ）および図４（Ｂ）参照）が設けられている。また、導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）と導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）とが、左右方向（図３（Ａ）の左右方向）に並べられて絶縁基板２ＵＵ（図３（Ａ）、図３（Ｂ）および図４（Ｂ）参照）の上面に形成されている。更に、導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）を隔てて導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）の反対側（図３（Ａ）の左側）に導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）が配置されている。また、絶縁基板２ＵＵ（図３（Ａ）、図３（Ｂ）および図４（Ｂ）参照）の下面と放熱部材１（図３および図４参照）の中央部１ａ（図３および図４参照）の上面とが接合されている。

更に、第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）および図３参照）の下アームＰＵＬ（図２（Ｄ）および図３（Ｃ）参照）の一部を構成する絶縁基板２ＵＬ（図３（Ｂ）および図３（Ｃ）参照）が設けられている。また、導体パターン２ＵＬ１（図３（Ｃ）参照）と導体パターン２ＵＬ２（図３（Ｃ）参照）と導体パターン２ＵＬ３（図３（Ｃ）参照）とが、左右方向（図３（Ｃ）の左右方向）に並べられて絶縁基板２ＵＬ（図３（Ｂ）および図３（Ｃ）参照）の下面に形成されている。更に、導体パターン２ＵＬ１（図３（Ｃ）参照）を隔てて導体パターン２ＵＬ２（図３（Ｃ）参照）の反対側（図３（Ｃ）の右側）に導体パターン２ＵＬ３（図３（Ｃ）参照）が配置されている。また、絶縁基板２ＵＬ（図３（Ｂ）および図３（Ｃ）参照）の上面と放熱部材１（図３および図４参照）の中央部１ａ（図３および図４参照）下面とが接合されている。

また、第１の実施形態のパワー半導体モジュール１００では、Ｕ相ＰＵ（図２（Ｄ）および図３参照）の絶縁基板２ＵＵ，２ＵＬ（図３および図４参照）と同様に構成された絶縁基板がＶ相ＰＶ（図２（Ｄ）および図３参照）およびＷ相ＰＷ（図２（Ｄ）および図３参照）に設けられている。

更に、第１の実施形態のパワー半導体モジュール１００では、放熱部材１（図３および図４参照）に水冷機能が備えられている。具体的には、放熱部材１（図３および図４参照）の中央部１ａ（図３および図４参照）に、狭いピッチで前後方向（図４（Ａ）の上下方向）に配列され、左右方向（図３の左右方向）に延びている複数の冷却水路１ａ１（図４（Ａ）参照）が形成されている。また、放熱部材１（図３および図４参照）の左端部１ｂ（図３および図４参照）に、前後方向（図３（Ａ）の上下方向）に延びている冷却水路１ｂ１（図３（Ｂ）および図４（Ｂ）参照）が形成されている。更に、放熱部材１（図３および図４参照）の右端部１ｃ（図３および図４参照）に、前後方向（図３（Ａ）の上下方向）に延びている冷却水路１ｃ１（図３（Ｂ）および図４（Ｂ）参照）が形成されている。

図５は図３および図４に示す組立体に対して、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ，…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ，…が搭載された状態を示した図である。詳細には、図５（Ａ）はＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ，…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ，…が搭載された状態の組立体の平面図である。図５（Ｂ）はＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ，…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ，…が搭載された状態の組立体の底面図である。

第１の実施形態のパワー半導体モジュール１００の製造時には、図３および図４に示す組立体に対し、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照），…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ（図５（Ａ）参照），…が搭載されると共に、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照），…およびダイオードチップＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ（図５（Ｂ）参照），…が搭載される。また、第１の実施形態のパワー半導体モジュール１００の製造時には、図３および図４に示す組立体に対し、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照），…の温度を検出するためのサーミスタＴＭＵＵ（図５（Ａ）参照），…が搭載されると共に、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照），…の温度を検出するためのサーミスタＴＭＵＬ（図５（Ｂ）参照），…が搭載される。

詳細には、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）がダイオードチップＦＷＤＵＵａ（図５（Ａ）参照）よりも導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）の近くに位置するように、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）およびダイオードチップＦＷＤＵＵａ（図５（Ａ）参照）が、左右方向（図５（Ａ）の左右方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）のコレクタ電極と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、ダイオードチップＦＷＤＵＵａ（図５（Ａ）参照）のカソード電極と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）がダイオードチップＦＷＤＵＵｂ（図５（Ａ）参照）よりも導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）の近くに位置するように、ＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）およびダイオードチップＦＷＤＵＵｂ（図５（Ａ）参照）が、左右方向（図５（Ａ）の左右方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）およびＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）が、前後方向（図５（Ａ）の上下方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。更に、ダイオードチップＦＷＤＵＵａ（図５（Ａ）参照）およびダイオードチップＦＷＤＵＵｂ（図５（Ａ）参照）が、前後方向（図５（Ａ）の上下方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）のコレクタ電極と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、ダイオードチップＦＷＤＵＵｂ（図５（Ａ）参照）のカソード電極と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。

また、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｃ（図５（Ａ）参照）がダイオードチップＦＷＤＵＵｃ（図５（Ａ）参照）よりも導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）の近くに位置するように、ＩＧＢＴチップＱＵＵｃ（図５（Ａ）参照）およびダイオードチップＦＷＤＵＵｃ（図５（Ａ）参照）が、左右方向（図５（Ａ）の左右方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）およびＩＧＢＴチップＱＵＵｃ（図５（Ａ）参照）が、前後方向（図５（Ａ）の上下方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。更に、ダイオードチップＦＷＤＵＵａ（図５（Ａ）参照）およびダイオードチップＦＷＤＵＵｃ（図５（Ａ）参照）が、前後方向（図５（Ａ）の上下方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＵｃ（図５（Ａ）参照）のコレクタ電極と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、ダイオードチップＦＷＤＵＵｃ（図５（Ａ）参照）のカソード電極と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｄ（図５（Ａ）参照）がダイオードチップＦＷＤＵＵｄ（図５（Ａ）参照）よりも導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）の近くに位置するように、ＩＧＢＴチップＱＵＵｄ（図５（Ａ）参照）およびダイオードチップＦＷＤＵＵｄ（図５（Ａ）参照）が、左右方向（図５（Ａ）の左右方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）およびＩＧＢＴチップＱＵＵｄ（図５（Ａ）参照）が、前後方向（図５（Ａ）の上下方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。更に、ダイオードチップＦＷＤＵＵｂ（図５（Ａ）参照）およびダイオードチップＦＷＤＵＵｄ（図５（Ａ）参照）が、前後方向（図５（Ａ）の上下方向）に並べられて導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＵｄ（図５（Ａ）参照）のコレクタ電極と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、ダイオードチップＦＷＤＵＵｄ（図５（Ａ）参照）のカソード電極と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。

つまり、第１の実施形態のパワー半導体モジュール１００では、互いに並列に接続された４個のＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの上アームＰＵＵのＩＧＢＴＱＵＵに対応している。また、互いに並列に接続された４個のダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ（図５（Ａ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの上アームＰＵＵのダイオードＦＷＤＵＵに対応している。

また、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）がダイオードチップＦＷＤＵＬａ（図５（Ｂ）参照）よりも導体パターン２ＵＬ３（図３（Ｃ）参照）の近くに位置するように、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）およびダイオードチップＦＷＤＵＬａ（図５（Ｂ）参照）が、左右方向（図５（Ｂ）の左右方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）のコレクタ電極と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。更に、ダイオードチップＦＷＤＵＬａ（図５（Ｂ）参照）のカソード電極と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）がダイオードチップＦＷＤＵＬｂ（図５（Ｂ）参照）よりも導体パターン２ＵＬ３（図３（Ｃ）参照）の近くに位置するように、ＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）およびダイオードチップＦＷＤＵＬｂ（図５（Ｂ）参照）が、左右方向（図５（Ｂ）の左右方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）およびＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）が、前後方向（図５（Ｂ）の上下方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。更に、ダイオードチップＦＷＤＵＬａ（図５（Ｂ）参照）およびダイオードチップＦＷＤＵＬｂ（図５（Ｂ）参照）が、前後方向（図５（Ｂ）の上下方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）のコレクタ電極と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。更に、ダイオードチップＦＷＤＵＬｂ（図５（Ｂ）参照）のカソード電極と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。

また、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｃ（図５（Ｂ）参照）がダイオードチップＦＷＤＵＬｃ（図５（Ｂ）参照）よりも導体パターン２ＵＬ３（図３（Ｃ）参照）の近くに位置するように、ＩＧＢＴチップＱＵＬｃ（図５（Ｂ）参照）およびダイオードチップＦＷＤＵＬｃ（図５（Ｂ）参照）が、左右方向（図５（Ｂ）の左右方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）およびＩＧＢＴチップＱＵＬｃ（図５（Ｂ）参照）が、前後方向（図５（Ｂ）の上下方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。更に、ダイオードチップＦＷＤＵＬａ（図５（Ｂ）参照）およびダイオードチップＦＷＤＵＬｃ（図５（Ｂ）参照）が、前後方向（図５（Ｂ）の上下方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＬｃ（図５（Ｂ）参照）のコレクタ電極と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。更に、ダイオードチップＦＷＤＵＬｃ（図５（Ｂ）参照）のカソード電極と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｄ（図５（Ｂ）参照）がダイオードチップＦＷＤＵＬｄ（図５（Ｂ）参照）よりも導体パターン２ＵＬ３（図３（Ｃ）参照）の近くに位置するように、ＩＧＢＴチップＱＵＬｄ（図５（Ｂ）参照）およびダイオードチップＦＷＤＵＬｄ（図５（Ｂ）参照）が、左右方向（図５（Ｂ）の左右方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）およびＩＧＢＴチップＱＵＬｄ（図５（Ｂ）参照）が、前後方向（図５（Ｂ）の上下方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。更に、ダイオードチップＦＷＤＵＬｂ（図５（Ｂ）参照）およびダイオードチップＦＷＤＵＬｄ（図５（Ｂ）参照）が、前後方向（図５（Ｂ）の上下方向）に並べられて導体パターン２ＵＬ１（図３（Ｃ）参照）に搭載されている。また、ＩＧＢＴチップＱＵＬｄ（図５（Ｂ）参照）のコレクタ電極と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。更に、ダイオードチップＦＷＤＵＬｄ（図５（Ｂ）参照）のカソード電極と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。

つまり、第１の実施形態のパワー半導体モジュール１００では、互いに並列に接続された４個のＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの下アームＰＵＬのＩＧＢＴＱＵＬに対応している。また、互いに並列に接続された４個のダイオードチップＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ（図５（Ｂ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの下アームＰＵＬのダイオードＦＷＤＵＬに対応している。

第３の実施形態のパワー半導体モジュール１００では、代わりに、Ｕ相ＰＵ（図５（Ａ）参照）の上アームＰＵＵ（図５（Ａ）参照）の２個のＩＧＢＴチップＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照）および２個のダイオードチップＦＷＤＵＵｃ，ＦＷＤＵＵｄ（図５（Ａ）参照）を省略し、Ｕ相ＰＵ（図５（Ｂ）参照）の下アームＰＵＬ（図５（Ｂ）参照）の２個のＩＧＢＴチップＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照）および２個のダイオードチップＦＷＤＵＬｃ，ＦＷＤＵＬｄ（図５（Ｂ）参照）を省略することも可能である。すなわち、第３の実施形態のパワー半導体モジュール１００では、互いに並列に接続された２個のＩＧＢＴチップＱＵＵａ，ＱＵＵｂ（図５（Ａ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの上アームＰＵＵのＩＧＢＴＱＵＵに対応し、互いに並列に接続された２個のダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ（図５（Ａ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの上アームＰＵＵのダイオードＦＷＤＵＵに対応し、互いに並列に接続された２個のＩＧＢＴチップＱＵＬａ，ＱＵＬｂ（図５（Ｂ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの下アームＰＵＬのＩＧＢＴＱＵＬに対応し、互いに並列に接続された２個のダイオードチップＦＷＤＵＬａ，ＦＷＤＵＬｂ（図５（Ｂ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの下アームＰＵＬのダイオードＦＷＤＵＬに対応する。

あるいは、第４の実施形態のパワー半導体モジュール１００では、代わりに、Ｕ相ＰＵ（図５（Ａ）参照）の上アームＰＵＵ（図５（Ａ）参照）の３個のＩＧＢＴチップＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照）および３個のダイオードチップＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ（図５（Ａ）参照）を省略し、Ｕ相ＰＵ（図５（Ｂ）参照）の下アームＰＵＬ（図５（Ｂ）参照）の３個のＩＧＢＴチップＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照）および３個のダイオードチップＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ（図５（Ｂ）参照）を省略することも可能である。すなわち、第４の実施形態のパワー半導体モジュール１００では、１個のＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの上アームＰＵＵのＩＧＢＴＱＵＵに対応し、１個のダイオードチップＦＷＤＵＵａ（図５（Ａ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの上アームＰＵＵのダイオードＦＷＤＵＵに対応し、１個のＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの下アームＰＵＬのＩＧＢＴＱＵＬに対応し、１個のダイオードチップＦＷＤＵＬａ（図５（Ｂ）参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの下アームＰＵＬのダイオードＦＷＤＵＬに対応する。

また、第１の実施形態のパワー半導体モジュール１００の製造時には、図５（Ａ）および図５（Ｂ）に示す段階で、Ｖ相ＰＶ（図５（Ａ）参照）の上アームＰＶＵ（図５（Ａ）参照）およびＷ相ＰＷ（図５（Ａ）参照）の上アームＰＷＵ（図５（Ａ）参照）がＵ相ＰＵ（図５（Ａ）参照）の上アームＰＵＵ（図５（Ａ）参照）と同様に構成され、Ｖ相ＰＶ（図５（Ｂ）参照）の下アームＰＶＬ（図５（Ｂ）参照）およびＷ相ＰＷ（図５（Ｂ）参照）の下アームＰＷＬ（図５（Ｂ）参照）がＵ相ＰＵ（図５（Ｂ）参照）の下アームＰＵＬ（図５（Ｂ）参照）と同様に構成される。

図６および図７は図５に示す組立体に対して、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態を示した図である。詳細には、図６（Ａ）はリボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態の組立体の平面図である。図６（Ｂ）はリボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態の組立体の底面図である。図７はリボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態の組立体の斜視図である。

第１の実施形態のパワー半導体モジュール１００の製造時には、図５に示す組立体に対し、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ（図６（Ａ）および図７参照），…のボンディングが行われると共に、リボンワイヤ３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ（図６（Ｂ）参照），…のボンディングが行われる。

詳細には、第１の実施形態のパワー半導体モジュール１００では、横長矩形の断面形状を有し、かつ、左右方向（図６（Ａ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）によって、ダイオードチップＦＷＤＵＵａ（図５（Ａ）参照）のアノード電極と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図６（Ａ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ１ｂ（図６（Ａ）および図７参照）によって、ダイオードチップＦＷＤＵＵｂ（図５（Ａ）参照）のアノード電極と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図６（Ａ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ１ｃ（図６（Ａ）および図７参照）によって、ダイオードチップＦＷＤＵＵｃ（図５（Ａ）参照）のアノード電極と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図６（Ａ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ１ｄ（図６（Ａ）および図７参照）によって、ダイオードチップＦＷＤＵＵｄ（図５（Ａ）参照）のアノード電極と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。

また、第１の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図６（Ｂ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ１ａ（図６（Ｂ）参照）によって、ダイオードチップＦＷＤＵＬａ（図５（Ｂ）参照）のアノード電極と導体パターン２ＵＬ２（図３（Ｃ）および図６（Ｂ）参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図６（Ｂ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ１ｂ（図６（Ｂ）参照）によって、ダイオードチップＦＷＤＵＬｂ（図５（Ｂ）参照）のアノード電極と導体パターン２ＵＬ２（図３（Ｃ）および図６（Ｂ）参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図６（Ｂ）の左右方向）に延びている帯状の例えば４本のリボンワイヤ３ＵＬ１ｃ（図６（Ｂ）参照）によって、ダイオードチップＦＷＤＵＬｃ（図５（Ｂ）参照）のアノード電極と導体パターン２ＵＬ２（図３（Ｃ）および図６（Ｂ）参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図６（Ｂ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ１ｄ（図６（Ｂ）参照）によって、ダイオードチップＦＷＤＵＬｄ（図５（Ｂ）参照）のアノード電極と導体パターン２ＵＬ２（図３（Ｃ）および図６（Ｂ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００の製造時には、図６（Ａ）および図６（Ｂ）に示す段階で、Ｖ相ＰＶ（図６（Ａ）参照）の上アームＰＶＵ（図６（Ａ）参照）およびＷ相ＰＷ（図６（Ａ）参照）の上アームＰＷＵ（図６（Ａ）参照）がＵ相ＰＵ（図６（Ａ）参照）の上アームＰＵＵ（図６（Ａ）参照）と同様に構成され、Ｖ相ＰＶ（図６（Ｂ）参照）の下アームＰＶＬ（図６（Ｂ）参照）およびＷ相ＰＷ（図６（Ｂ）参照）の下アームＰＷＬ（図６（Ｂ）参照）がＵ相ＰＵ（図６（Ｂ）参照）の下アームＰＵＬ（図６（Ｂ）参照）と同様に構成される。

図８および図９は図６および図７に示す組立体に対して、リボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態を示した図である。詳細には、図８（Ａ）はリボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態の組立体の平面図である。図８（Ｂ）はリボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態の組立体の正面図である。図８（Ｃ）はリボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態の組立体の底面図である。図９はリボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態の組立体の斜視図である。

第１の実施形態のパワー半導体モジュール１００の製造時には、図６および図７に示す組立体に対し、リボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ（図８（Ａ）および図９参照），…のボンディングが行われると共に、リボンワイヤ３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ（図８（Ｃ）参照），…のボンディングが行われる。次いで、第１の実施形態のパワー半導体モジュール１００の製造時には、図６および図７に示す組立体に対し、太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ（図８（Ａ）および図９参照），…のボンディングが行われると共に、太線ワイヤ３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ（図８（Ｃ）参照），…のボンディングが行われる。また、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照）のコレクタ電位を取り出すための太線ワイヤ、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照）のエミッタ電位を取り出すための太線ワイヤ、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照）のコレクタ電位を取り出すための太線ワイヤ、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照）のエミッタ電位を取り出すための太線ワイヤ、サーミスタＴＭＵＵ（図５（Ａ）参照）に電流を供給するための太線ワイヤ、および、サーミスタＴＭＵＬ（図５（Ｂ）参照）に電流を供給するための太線ワイヤのボンディングが行われる。

詳細には、第１の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図８（Ａ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ２ａ（図８（Ａ）および図９参照）によって、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）のエミッタ電極と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図８（Ａ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ２ｂ（図８（Ａ）および図９参照）によって、ＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）のエミッタ電極と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図８（Ａ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ２ｃ（図８（Ａ）および図９参照）によって、ＩＧＢＴチップＱＵＵｃ（図５（Ａ）参照）のエミッタ電極と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図８（Ａ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ２ｄ（図８（Ａ）、図８（Ｂ）および図９参照）によって、ＩＧＢＴチップＱＵＵｄ（図５（Ａ）参照）のエミッタ電極と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図８（Ｃ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）によって、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）のエミッタ電極と導体パターン２ＵＬ２（図３（Ｃ）参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図８（Ｃ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）によって、ＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）のエミッタ電極と導体パターン２ＵＬ２（図３（Ｃ）参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図８（Ｃ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ２ｃ（図８（Ｂ）および図８（Ｃ）参照）によって、ＩＧＢＴチップＱＵＬｃ（図５（Ｂ）参照）のエミッタ電極と導体パターン２ＵＬ２（図３（Ｃ）参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）と同一の断面形状を有し、かつ、左右方向（図８（Ｃ）の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）によって、ＩＧＢＴチップＱＵＬｄ（図５（Ｂ）参照）のエミッタ電極と導体パターン２ＵＬ２（図３（Ｃ）参照）とが接続されている。

また、第１の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）より小さい断面積を有し、かつ、左右方向（図８（Ａ）の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＵ３ａ（図８（Ａ）および図９参照）によって、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）のゲート電極と導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、太線ワイヤ３ＵＵ３ａ（図８（Ａ）および図９参照）と同一の断面形状を有し、かつ、左右方向（図８（Ａ）の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＵ３ｂ（図８（Ａ）および図９参照）によって、ＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）のゲート電極と導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）とが接続されている。また、太線ワイヤ３ＵＵ３ａ（図８（Ａ）および図９参照）と同一の断面形状を有し、かつ、左右方向（図８（Ａ）の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＵ３ｃ（図８（Ａ）および図９参照）によって、ＩＧＢＴチップＱＵＵｃ（図５（Ａ）参照）のゲート電極と導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、太線ワイヤ３ＵＵ３ａ（図８（Ａ）および図９参照）と同一の断面形状を有し、かつ、左右方向（図８（Ａ）の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＵ３ｄ（図８（Ａ）および図９参照）によって、ＩＧＢＴチップＱＵＵｄ（図５（Ａ）参照）のゲート電極と導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００では、太線ワイヤ３ＵＵ３ａ（図８（Ａ）および図９参照）と同一の断面形状を有し、かつ、左右方向（図８（Ｃ）の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＬ３ａ（図８（Ｃ）参照）によって、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）のゲート電極と導体パターン２ＵＬ３（図３（Ｃ）参照）とが接続されている。また、太線ワイヤ３ＵＵ３ａ（図８（Ａ）および図９参照）と同一の断面形状を有し、かつ、左右方向（図８（Ｃ）の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＬ３ｂ（図８（Ｃ）参照）によって、ＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）のゲート電極と導体パターン２ＵＬ３（図３（Ｃ）参照）とが接続されている。更に、太線ワイヤ３ＵＵ３ａ（図８（Ａ）および図９参照）と同一の断面形状を有し、かつ、左右方向（図８（Ｃ）の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＬ３ｃ（図８（Ｃ）参照）によって、ＩＧＢＴチップＱＵＬｃ（図５（Ｂ）参照）のゲート電極と導体パターン２ＵＬ３（図３（Ｃ）参照）とが接続されている。また、太線ワイヤ３ＵＵ３ａ（図８（Ａ）および図９参照）と同一の断面形状を有し、かつ、左右方向（図８（Ｃ）の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＬ３ｄ（図８（Ｃ）参照）によって、ＩＧＢＴチップＱＵＬｄ（図５（Ｂ）参照）のゲート電極と導体パターン２ＵＬ３（図３（Ｃ）参照）とが接続されている。

詳細には、第１の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）の右端部の右側（図６（Ａ）および図８（Ａ）の右側）に、リボンワイヤ３ＵＵ２ａ（図８（Ａ）および図９参照）の右端部が配置されている。また、リボンワイヤ３ＵＵ１ａ（図６（Ａ）および図７参照）の上面と、リボンワイヤ３ＵＵ２ａ（図８（Ａ）および図９参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ１ｂ（図６（Ａ）および図７参照）の右端部の右側（図６（Ａ）および図８（Ａ）の右側）に、リボンワイヤ３ＵＵ２ｂ（図８（Ａ）および図９参照）の右端部が配置されている。また、リボンワイヤ３ＵＵ１ｂ（図６（Ａ）および図７参照）の上面と、リボンワイヤ３ＵＵ２ｂ（図８（Ａ）および図９参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ１ｃ（図６（Ａ）および図７参照）の右端部の右側（図６（Ａ）および図８（Ａ）の右側）に、リボンワイヤ３ＵＵ２ｃ（図８（Ａ）および図９参照）の右端部が配置されている。また、リボンワイヤ３ＵＵ１ｃ（図６（Ａ）および図７参照）の上面と、リボンワイヤ３ＵＵ２ｃ（図８（Ａ）および図９参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ１ｄ（図６（Ａ）および図７参照）の右端部の右側（図６（Ａ）および図８（Ａ）の右側）に、リボンワイヤ３ＵＵ２ｄ（図８（Ａ）および図９参照）の右端部が配置されている。また、リボンワイヤ３ＵＵ１ｄ（図６（Ａ）および図７参照）の上面と、リボンワイヤ３ＵＵ２ｄ（図８（Ａ）および図９参照）の下面の一部とが対向せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＬ１ａ（図６（Ｂ）参照）の左端部の左側（図６（Ｂ）および図８（Ｃ）の左側）に、リボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）の左端部が配置されている。また、リボンワイヤ３ＵＬ１ａ（図６（Ｂ）参照）の下面と、リボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）の上面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ１ｂ（図６（Ｂ）参照）の左端部の左側（図６（Ｂ）および図８（Ｃ）の左側）に、リボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）の左端部が配置されている。また、リボンワイヤ３ＵＬ１ｂ（図６（Ｂ）参照）の下面と、リボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）の上面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ１ｃ（図６（Ｂ）参照）の左端部の左側（図６（Ｂ）および図８（Ｃ）の左側）に、リボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）の左端部が配置されている。また、リボンワイヤ３ＵＬ１ｃ（図６（Ｂ）参照）の下面と、リボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）の上面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ１ｄ（図６（Ｂ）参照）の左端部の左側（図６（Ｂ）および図８（Ｃ）の左側）に、リボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）の左端部が配置されている。また、リボンワイヤ３ＵＬ１ｄ（図６（Ｂ）参照）の下面と、リボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）の上面の一部とが対向せしめられている。

また、第１の実施形態のパワー半導体モジュール１００の製造時には、図８および図９に示す段階で、Ｖ相ＰＶ（図８（Ａ）参照）の上アームＰＶＵ（図８（Ａ）参照）およびＷ相ＰＷ（図８（Ａ）参照）の上アームＰＷＵ（図８（Ａ）参照）がＵ相ＰＵ（図８（Ａ）参照）の上アームＰＵＵ（図８（Ａ）参照）と同様に構成され、Ｖ相ＰＶ（図８（Ｃ）参照）の下アームＰＶＬ（図８（Ｃ）参照）およびＷ相ＰＷ（図８（Ｃ）参照）の下アームＰＷＬ（図８（Ｃ）参照）がＵ相ＰＵ（図８（Ｃ）参照）の下アームＰＵＬ（図８（Ｃ）参照）と同様に構成される。

図１０および図１１は図８および図９に示す組立体に対して、正極端子Ｐ１、負極端子Ｎ１、交流端子ＵＵ，ＵＬ、ゲート電極端子ＧＵＵ，ＧＵＬなどが接続された状態を示した図である。詳細には、図１０（Ａ）は正極端子Ｐ１、負極端子Ｎ１、交流端子ＵＵ，ＵＬ、ゲート電極端子ＧＵＵ，ＧＵＬなどが接続された状態の組立体の平面図、図１０（Ｂ）は正極端子Ｐ１、負極端子Ｎ１、交流端子ＵＵ，ＵＬ、ゲート電極端子ＧＵＵ，ＧＵＬなどが接続された状態の組立体の正面図、図１０（Ｃ）は正極端子Ｐ１、負極端子Ｎ１、交流端子ＵＵ，ＵＬ、ゲート電極端子ＧＵＵ，ＧＵＬなどが接続された状態の組立体の底面図、図１１は正極端子Ｐ１、負極端子Ｎ１、交流端子ＵＵ，ＵＬ、ゲート電極端子ＧＵＵ，ＧＵＬなどが接続された状態の組立体の斜視図である。

第１の実施形態のパワー半導体モジュール１００の製造時には、図８および図９に示す組立体に対し、正極端子Ｐ１（図１０（Ａ）、図１０（Ｂ）および図１１参照）、負極端子Ｎ１（図１０および図１１参照）、交流端子ＵＵ，ＵＬ（図１０（Ａ）、図１０（Ｃ）および図１１参照）、ゲート電極端子ＧＵＵ，ＧＵＬ（図１０および図１１参照）などが、例えば溶接などによって接続される。また、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照）のコレクタ電位を取り出すための端子、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図５（Ａ）参照）のエミッタ電位を取り出すための端子、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照）のコレクタ電位を取り出すための端子、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５（Ｂ）参照）のエミッタ電位を取り出すための端子、サーミスタＴＭＵＵ（図５（Ａ）参照）に電流を供給するための端子、および、サーミスタＴＭＵＬ（図５（Ｂ）参照）に電流を供給するための端子が接続される。

詳細には、第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）、図１０（Ａ）および図１１参照）の上アームＰＵＵ（図２（Ｄ）、図１０（Ａ）および図１１参照）の一部を構成する正極端子Ｐ１（図２（Ｄ）、図１０（Ａ）および図１１参照）と導体パターン２ＵＵ１（図３（Ａ）および図４（Ｂ）参照）とが接続されている。また、３相インバータ回路のＵ相ＰＵの上アームＰＵＵの一部を構成する交流端子ＵＵ（図１０（Ａ）および図１１参照）と導体パターン２ＵＵ２（図３（Ａ）および図４（Ｂ）参照）とが接続されている。更に、３相インバータ回路のＵ相ＰＵの上アームＰＵＵの一部を構成するゲート電極端子ＧＵＵ（図２（Ｄ）、図１０（Ａ）および図１１参照）と導体パターン２ＵＵ３（図３（Ａ）および図４（Ｂ）参照）とが接続されている。

また、第１の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ２ａ（図８（Ａ）および図９参照）の上面と交流端子ＵＵ（図１０（Ａ）および図１１参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ２ｂ（図８（Ａ）および図９参照）の上面と正極端子Ｐ１（図１０（Ａ）および図１１参照）の下面の一部とが対向せしめられている。また、リボンワイヤ３ＵＵ２ｃ（図８（Ａ）および図９参照）の上面と交流端子ＵＵ（図１０（Ａ）および図１１参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ２ｄ（図８（Ａ）および図９参照）の上面と正極端子Ｐ１（図１０（Ａ）および図１１参照）の下面の一部とが対向せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）および図１０（Ｃ）参照）の下アームＰＵＬ（図２（Ｄ）および図１０（Ｃ）参照）の一部を構成する負極端子Ｎ１（図２（Ｄ）、図１０（Ｃ）および図１１参照）と導体パターン２ＵＬ２（図３（Ｃ）参照）とが接続されている。また、３相インバータ回路のＵ相ＰＵの下アームＰＵＬの一部を構成する交流端子ＵＬ（図１０（Ｃ）参照）と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。更に、３相インバータ回路のＵ相ＰＵの下アームＰＵＬの一部を構成するゲート電極端子ＧＵＬ（図２（Ｄ）および図１０（Ｃ）参照）と導体パターン２ＵＬ３（図３（Ｃ）参照）とが接続されている。

また、第１の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）の下面と負極端子Ｎ１（図１０（Ｃ）および図１１参照）の上面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）の下面と交流端子ＵＬ（図１０（Ｃ）参照）の上面の一部とが対向せしめられている。また、リボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）の下面と負極端子Ｎ１（図１０（Ｃ）および図１１参照）の上面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）の下面と交流端子ＵＬ（図１０（Ｃ）参照）の上面の一部とが対向せしめられている。

また、第１の実施形態のパワー半導体モジュール１００の製造時には、図１０および図１１に示す段階で、Ｖ相ＰＶ（図１０（Ａ）および図１１参照）の上アームＰＶＵ（図１０（Ａ）および図１１参照）およびＷ相ＰＷ（図１０（Ａ）および図１１参照）の上アームＰＷＵ（図１０（Ａ）および図１１参照）がＵ相ＰＵ（図１０（Ａ）および図１１参照）の上アームＰＵＵ（図１０（Ａ）および図１１参照）と同様に構成され、Ｖ相ＰＶ（図１０（Ｃ）参照）の下アームＰＶＬ（図１０（Ｃ）参照）およびＷ相ＰＷ（図１０（Ｃ）参照）の下アームＰＷＬ（図１０（Ｃ）参照）がＵ相ＰＵ（図１０（Ｃ）参照）の下アームＰＵＬ（図１０（Ｃ）参照）と同様に構成される。

次いで、第１の実施形態のパワー半導体モジュール１００の製造時には、例えばＰＰＳ樹脂などのような樹脂４（図１および図２（Ｃ）参照）によって、図１０および図１１に示す組立体がインサートされて成形される。その結果、図１および図２に示すような第１の実施形態のパワー半導体モジュール１００が形成される。

詳細には、第１の実施形態のパワー半導体モジュール１００では、放熱部材１（図３および図４参照）の中央部１ａ（図３（Ａ）参照）が樹脂４（図１参照）によって覆われている。また、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の構成要素のうち、絶縁基板２ＵＵ，２ＵＬ（図３参照）、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図５参照）、ダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ（図５参照）、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ（図６および図８参照）および太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ（図８参照）が樹脂４（図１参照）によって覆われている。更に、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の構成要素のうち、正極端子Ｐ１（図１０参照）の一部と、負極端子Ｎ１（図１０参照）の一部と、交流端子ＵＵ，ＵＬ（図１０参照）の一部とゲート電極端子ＧＵＵ，ＧＵＬ（図１０参照）の一部とが、樹脂４（図１参照）によって覆われている。

その結果、第１の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＵａ（図５（Ａ）参照）が発生した熱の一部が、リボンワイヤ３ＵＵ１ａ（図６（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ１ａ（図６（Ａ）参照）とリボンワイヤ３ＵＵ２ａ（図８（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ａ（図８（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ａ（図８（Ａ）参照）と交流端子ＵＵ（図１０（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、交流端子ＵＵ（図１０（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）が発生した熱の一部が、リボンワイヤ３ＵＵ２ａ（図８（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ａ（図８（Ａ）参照）と交流端子ＵＵ（図１０（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、交流端子ＵＵ（図１０（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＵｃ（図５（Ａ）参照）が発生した熱の一部が、リボンワイヤ３ＵＵ１ｃ（図６（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ１ｃ（図６（Ａ）参照）とリボンワイヤ３ＵＵ２ｃ（図８（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｃ（図８（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｃ（図８（Ａ）参照）と交流端子ＵＵ（図１０（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、交流端子ＵＵ（図１０（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｃ（図５（Ａ）参照）が発生した熱の一部が、リボンワイヤ３ＵＵ２ｃ（図８（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｃ（図８（Ａ）参照）と交流端子ＵＵ（図１０（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、交流端子ＵＵ（図１０（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＵｂ（図５（Ａ）参照）が発生した熱の一部が、リボンワイヤ３ＵＵ１ｂ（図６（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ１ｂ（図６（Ａ）参照）とリボンワイヤ３ＵＵ２ｂ（図８（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｂ（図８（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｂ（図８（Ａ）参照）と正極端子Ｐ１（図１０（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、正極端子Ｐ１（図１０（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）が発生した熱の一部が、リボンワイヤ３ＵＵ２ｂ（図８（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｂ（図８（Ａ）参照）と正極端子Ｐ１（図１０（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、正極端子Ｐ１（図１０（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＵｄ（図５（Ａ）参照）が発生した熱の一部が、リボンワイヤ３ＵＵ１ｄ（図６（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ１ｄ（図６（Ａ）参照）とリボンワイヤ３ＵＵ２ｄ（図８（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｄ（図８（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｄ（図８（Ａ）参照）と正極端子Ｐ１（図１０（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、正極端子Ｐ１（図１０（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｄ（図５（Ａ）参照）が発生した熱の一部が、リボンワイヤ３ＵＵ２ｄ（図８（Ａ）参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｄ（図８（Ａ）参照）と正極端子Ｐ１（図１０（Ａ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、正極端子Ｐ１（図１０（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＬａ（図５（Ｂ）参照）が発生した熱の一部が、リボンワイヤ３ＵＬ１ａ（図６（Ｂ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ１ａ（図６（Ｂ）参照）とリボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）と負極端子Ｎ１（図１０（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、負極端子Ｎ１（図１０（Ｃ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）が発生した熱の一部が、リボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）と負極端子Ｎ１（図１０（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、負極端子Ｎ１（図１０（Ｃ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＬｃ（図５（Ｂ）参照）が発生した熱の一部が、リボンワイヤ３ＵＬ１ｃ（図６（Ｂ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ１ｃ（図６（Ｂ）参照）とリボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）と負極端子Ｎ１（図１０（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、負極端子Ｎ１（図１０（Ｃ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｃ（図５（Ｂ）参照）が発生した熱の一部が、リボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）と負極端子Ｎ１（図１０（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、負極端子Ｎ１（図１０（Ｃ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＬｂ（図５（Ｂ）参照）が発生した熱の一部が、リボンワイヤ３ＵＬ１ｂ（図６（Ｂ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ１ｂ（図６（Ｂ）参照）とリボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）と交流端子ＵＬ（図１０（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、交流端子ＵＬ（図１０（Ｃ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）が発生した熱の一部が、リボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）と交流端子ＵＬ（図１０（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、交流端子ＵＬ（図１０（Ｃ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＬｄ（図５（Ｂ）参照）が発生した熱の一部が、リボンワイヤ３ＵＬ１ｄ（図６（Ｂ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ１ｄ（図６（Ｂ）参照）とリボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）と交流端子ＵＬ（図１０（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、交流端子ＵＬ（図１０（Ｃ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｄ（図５（Ｂ）参照）が発生した熱の一部が、リボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）と交流端子ＵＬ（図１０（Ｃ）参照）との間に位置する樹脂４（図１参照）に伝熱され、次いで、交流端子ＵＬ（図１０（Ｃ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

同様に、第１の実施形態のパワー半導体モジュール１００では、上述したＵ相ＰＵ（図２（Ｄ）参照）における伝熱および放熱と同様の伝熱および放熱が、Ｖ相ＰＶ（図２（Ｄ）参照）およびＷ相ＰＷ（図２（Ｄ）参照）においても行われる。

また、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵａ（図５（Ａ）参照）とＩＧＢＴチップＱＵＵｂ（図５（Ａ）参照）との前後方向（図５（Ａ）の上下方向）の中間位置であって、ＩＧＢＴチップＱＵＵｃ（図５（Ａ）参照）とＩＧＢＴチップＱＵＵｄ（図５（Ａ）参照）との前後方向（図５（Ａ）の上下方向）の中間位置で、正極端子Ｐ１（図１０（Ａ）参照）と導体パターン２ＵＵ１（図３（Ａ）参照）とが接続されている。更に、リボンワイヤ３ＵＵ２ａ（図８（Ａ）参照）の右端部とリボンワイヤ３ＵＵ２ｂ（図８（Ａ）参照）の右端部との前後方向（図８（Ａ）の上下方向）の中間位置であって、リボンワイヤ３ＵＵ２ｃ（図８（Ａ）参照）の右端部とリボンワイヤ３ＵＵ２ｄ（図８（Ａ）参照）の右端部との前後方向（図８（Ａ）の上下方向）の中間位置で、交流端子ＵＵ（図１０（Ａ）参照）と導体パターン２ＵＵ２（図３（Ａ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００では、Ｖ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）およびＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）がＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）と同様に構成されている。

また、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬａ（図５（Ｂ）参照）とＩＧＢＴチップＱＵＬｂ（図５（Ｂ）参照）との前後方向（図５（Ｂ）の上下方向）の中間位置であって、ＩＧＢＴチップＱＵＬｃ（図５（Ｂ）参照）とＩＧＢＴチップＱＵＬｄ（図５（Ｂ）参照）との前後方向（図５（Ｂ）の上下方向）の中間位置で、交流端子ＵＬ（図１０（Ｃ）参照）と導体パターン２ＵＬ１（図３（Ｃ）参照）とが接続されている。更に、リボンワイヤ３ＵＬ２ａ（図８（Ｃ）参照）の左端部とリボンワイヤ３ＵＬ２ｂ（図８（Ｃ）参照）の左端部との前後方向（図８（Ｃ）の上下方向）の中間位置であって、リボンワイヤ３ＵＬ２ｃ（図８（Ｃ）参照）の左端部とリボンワイヤ３ＵＬ２ｄ（図８（Ｃ）参照）の左端部との前後方向（図８（Ｃ）の上下方向）の中間位置で、負極端子Ｎ１（図１０（Ｃ）参照）と導体パターン２ＵＬ２（図３（Ｃ）参照）とが接続されている。

更に、第１の実施形態のパワー半導体モジュール１００では、Ｖ相ＰＶ（図２（Ｄ）参照）の下アームＰＶＬ（図２（Ｄ）参照）およびＷ相ＰＷ（図２（Ｄ）参照）の下アームＰＷＬ（図２（Ｄ）参照）がＵ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）と同様に構成されている。

図１２は第１の実施形態のパワー半導体モジュール１００の放熱部材１と正極端子Ｐ１と負極端子Ｎ１と樹脂４との関係を概略的に示した鉛直断面図である。図１３は第１の実施形態のパワー半導体モジュール１００の正極端子Ｐ１の拡大部品図である。詳細には、図１３（Ａ）は正極端子Ｐ１の一部を構成する折り曲げ部Ｐ１ａの鉛直断面図、図１３（Ｂ）は正極端子Ｐ１の一部を構成する袋ナットＰ１ｂの鉛直断面図である。図１４は第１の実施形態のパワー半導体モジュール１００の負極端子Ｎ１の拡大部品図である。詳細には、図１４（Ａ）は負極端子Ｎ１の一部を構成する折り曲げ部Ｎ１ａの鉛直断面図、図１４（Ｂ）は負極端子Ｎ１の一部を構成する袋ナットＮ１ｂの鉛直断面図である。

第１の実施形態のパワー半導体モジュール１００では、ねじ穴Ｐ１ａ１ｃ（図１３（Ａ）参照）が形成された上側水平部分Ｐ１ａ１（図１３（Ａ）参照）と、その上側水平部分Ｐ１ａ１に隣接する鉛直部分Ｐ１ａ２（図１３（Ａ）参照）と、その鉛直部分Ｐ１ａ２に隣接する下側水平部分Ｐ１ａ３（図１３（Ａ）参照）とを有するように折り曲げられた折り曲げ部Ｐ１ａ（図１３（Ａ）参照）と、下側（図１３（Ｂ）の下側）が閉じているねじ穴Ｐ１ｂ１ｃ（図１３（Ｂ）参照）を有する袋ナットＰ１ｂ（図１３（Ｂ）参照）とが正極端子Ｐ１（図１１および図１２参照）に設けられている。更に、ナットとしての機能を有するナット部Ｐ１ｂ１（図１３（Ｂ）参照）と、折り曲げ部Ｐ１ａ（図１３（Ａ）参照）の上側水平部分Ｐ１ａ１（図１３（Ａ）参照）に接合するためにナット部Ｐ１ｂ１（図１３（Ｂ）参照）の上面Ｐ１ｂ１ａ（図１３（Ｂ）参照）から上側（図１３（Ｂ）の上側）に延びている概略円筒状の接合部Ｐ１ｂ２（図１３（Ｂ）参照）とが、正極端子Ｐ１（図１１および図１２参照）の袋ナットＰ１ｂ（図１３（Ｂ）参照）に形成されている。

更に、第１の実施形態のパワー半導体モジュール１００では、ねじ穴Ｎ１ａ１ｃ（図１４（Ａ）参照）が形成された下側水平部分Ｎ１ａ１（図１４（Ａ）参照）と、その下側水平部分Ｎ１ａ１に隣接する鉛直部分Ｎ１ａ２（図１４（Ａ）参照）と、その鉛直部分Ｎ１ａ２に隣接する上側水平部分Ｎ１ａ３（図１４（Ａ）参照）とを有するように折り曲げられた折り曲げ部Ｎ１ａ（図１４（Ａ）参照）と、上側（図１４（Ｂ）の上側）が閉じているねじ穴Ｎ１ｂ１ｃ（図１４（Ｂ）参照）を有する袋ナットＮ１ｂ（図１４（Ｂ）参照）とが負極端子Ｎ１（図１１および図１２参照）に設けられている。また、ナットとしての機能を有するナット部Ｎ１ｂ１（図１４（Ｂ）参照）と、折り曲げ部Ｎ１ａ（図１４（Ａ）参照）の下側水平部分Ｎ１ａ１（図１４（Ａ）参照）に接合するためにナット部Ｎ１ｂ１（図１４（Ｂ）参照）の下面Ｎ１ｂ１ａ（図１４（Ｂ）参照）から下側（図１４（Ｂ）の下側）に延びている概略円筒状の接合部Ｎ１ｂ２（図１４（Ｂ）参照）とが、負極端子Ｎ１（図１１および図１２参照）の袋ナットＮ１ｂ（図１４（Ｂ）参照）に形成されている。

また、第１の実施形態のパワー半導体モジュール１００では、正極端子Ｐ１（図１１および図１２参照）の折り曲げ部Ｐ１ａ（図１３（Ａ）参照）の上側水平部分Ｐ１ａ１（図１３（Ａ）参照）のねじ穴Ｐ１ａ１ｃ（図１３（Ａ）参照）に対して正極端子Ｐ１（図１１および図１２参照）の袋ナットＰ１ｂ（図１３（Ｂ）参照）の概略円筒状の接合部Ｐ１ｂ２（図１３（Ｂ）参照）を圧入することによって正極端子Ｐ１（図１１および図１２参照）の折り曲げ部Ｐ１ａ（図１３（Ａ）参照）と袋ナットＰ１ｂ（図１３（Ｂ）参照）とを一体化させ、かつ、負極端子Ｎ１（図１１および図１２参照）の折り曲げ部Ｎ１ａ（図１４（Ａ）参照）の下側水平部分Ｎ１ａ１（図１４（Ａ）参照）のねじ穴Ｎ１ａ１ｃ（図１４（Ａ）参照）に対して負極端子Ｎ１（図１１および図１２参照）の袋ナットＮ１ｂ（図１４（Ｂ）参照）の概略円筒状の接合部Ｎ１ｂ２（図１４（Ｂ）参照）を圧入することによって負極端子Ｎ１（図１１および図１２参照）の折り曲げ部Ｎ１ａ（図１４（Ａ）参照）と袋ナットＮ１ｂ（図１４（Ｂ）参照）とを一体化させた状態で、樹脂４（図１および図１２参照）によるインサート成形が行われている。

つまり、第１の実施形態のパワー半導体モジュール１００では、正極端子Ｐ１（図１１および図１２参照）の折り曲げ部Ｐ１ａ（図１３（Ａ）参照）と袋ナットＰ１ｂ（図１３（Ｂ）参照）とがインサート成形されると共に、負極端子Ｎ１（図１１および図１２参照）の折り曲げ部Ｎ１ａ（図１４（Ａ）参照）と袋ナットＮ１ｂ（図１４（Ｂ）参照）とがインサート成形される時に、正極端子Ｐ１の折り曲げ部Ｐ１ａおよび負極端子Ｎ１の折り曲げ部Ｎ１ａが成形用金型に対して固定されると、それに伴って、正極端子Ｐ１の袋ナットＰ１ｂおよび負極端子Ｎ１の袋ナットＮ１ｂも成形用金型に対して固定される。

更に、第１の実施形態のパワー半導体モジュール１００では、図１０〜図１２に示すように、正極端子Ｐ１の袋ナットＰ１ｂ（図１３（Ｂ）参照）の下面Ｐ１ｂ１ｂ（図１３（Ｂ）参照）と負極端子Ｎ１の袋ナットＮ１ｂ（図１４（Ｂ）参照）の上面Ｎ１ｂ１ｂ（図１４（Ｂ）参照）との間に、放熱部材１が配置されていない。

また、第１の実施形態のパワー半導体モジュール１００では、図１２に示すように、正極端子Ｐ１の袋ナットＰ１ｂ（図１３（Ｂ）参照）の下面Ｐ１ｂ１ｂ（図１３（Ｂ）参照）と負極端子Ｎ１の袋ナットＮ１ｂ（図１４（Ｂ）参照）の上面Ｎ１ｂ１ｂ（図１４（Ｂ）参照）との間に、樹脂４が配置されている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１３に示すように、正極端子Ｐ１の折り曲げ部Ｐ１ａの上側水平部分Ｐ１ａ１の厚さＴＰ１ａ１が、正極端子Ｐ１の袋ナットＰ１ｂの概略円筒状の接合部Ｐ１ｂ２の長さＬＰ１ｂ２よりも大きく設定されている。更に、図１２および図１３に示すように、正極端子Ｐ１の折り曲げ部Ｐ１ａの上側水平部分Ｐ１ａ１のねじ穴Ｐ１ａ１ｃの内周面Ｐ１ａ１ｃ１の上側部分Ｐ１ａ１ｃ１ａと正極端子Ｐ１の袋ナットＰ１ｂの接合部Ｐ１ｂ２の外周面Ｐ１ｂ２ｃとを嵌合させることなく、正極端子Ｐ１の折り曲げ部Ｐ１ａの上側水平部分Ｐ１ａ１のねじ穴Ｐ１ａ１ｃの内周面Ｐ１ａ１ｃ１の下側部分Ｐ１ａ１ｃ１ｂと正極端子Ｐ１の袋ナットＰ１ｂの接合部Ｐ１ｂ２の外周面Ｐ１ｂ２ｃとを嵌合させることによって、正極端子Ｐ１の折り曲げ部Ｐ１ａと袋ナットＰ１ｂとが一体化せしめられている。

また、第１の実施形態のパワー半導体モジュール１００では、図１４に示すように、負極端子Ｎ１の折り曲げ部Ｎ１ａの下側水平部分Ｎ１ａ１の厚さＴＮ１ａ１が、負極端子Ｎ１の袋ナットＮ１ｂの概略円筒状の接合部Ｎ１ｂ２の長さＬＮ１ｂ２よりも大きく設定されている。更に、図１２および図１４に示すように、負極端子Ｎ１の折り曲げ部Ｎ１ａの下側水平部分Ｎ１ａ１のねじ穴Ｎ１ａ１ｃの内周面Ｎ１ａ１ｃ１の下側部分Ｎ１ａ１ｃ１ａと負極端子Ｎ１の袋ナットＮ１ｂの接合部Ｎ１ｂ２の外周面Ｎ１ｂ２ｃとを嵌合させることなく、負極端子Ｎ１の折り曲げ部Ｎ１ａの下側水平部分Ｎ１ａ１のねじ穴Ｎ１ａ１ｃの内周面Ｎ１ａ１ｃ１の上側部分Ｎ１ａ１ｃ１ｂと負極端子Ｎ１の袋ナットＮ１ｂの接合部Ｎ１ｂ２の外周面Ｎ１ｂ２ｃとを嵌合させることによって、負極端子Ｎ１の折り曲げ部Ｎ１ａと袋ナットＮ１ｂとが一体化せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１３（Ｂ）に示すように、正極端子Ｐ１の袋ナットＰ１ｂの概略円筒状の接合部Ｐ１ｂ２の内周面Ｐ１ｂ２ｂにテーパ状部Ｐ１ｂ２ｂ１と円筒状部Ｐ１ｂ２ｂ２とが形成されている。また、正極端子Ｐ１の袋ナットＰ１ｂの概略円筒状の接合部Ｐ１ｂ２の内周面Ｐ１ｂ２ｂの円筒状部Ｐ１ｂ２ｂ２が、テーパ状部Ｐ１ｂ２ｂ１よりも下側（図１３（Ｂ）の下側）に配置されている。更に、正極端子Ｐ１の袋ナットＰ１ｂのナット部Ｐ１ｂ１の雌ねじ部Ｐ１ｂ１ｃ１ａに連続する雌ねじ部Ｐ１ｂ２ｂ２ａが、円筒状部Ｐ１ｂ２ｂ２に形成されている。

また、第１の実施形態のパワー半導体モジュール１００では、図１３（Ｂ）に示すように、正極端子Ｐ１の袋ナットＰ１ｂのナット部Ｐ１ｂ１の雌ねじ部Ｐ１ｂ１ｃ１ａに連続する雌ねじ部Ｐ１ｂ２ｂ２ａが、接合部Ｐ１ｂ２の内周面Ｐ１ｂ２ｂのテーパ状部Ｐ１ｂ２ｂ１に形成されていない。

同様に、第１の実施形態のパワー半導体モジュール１００では、図１４（Ｂ）に示すように、負極端子Ｎ１の袋ナットＮ１ｂの概略円筒状の接合部Ｎ１ｂ２の内周面Ｎ１ｂ２ｂにテーパ状部Ｎ１ｂ２ｂ１と円筒状部Ｎ１ｂ２ｂ２とが形成されている。更に、負極端子Ｎ１の袋ナットＮ１ｂの概略円筒状の接合部Ｎ１ｂ２の内周面Ｎ１ｂ２ｂの円筒状部Ｎ１ｂ２ｂ２が、テーパ状部Ｎ１ｂ２ｂ１よりも上側（図１４（Ｂ）の上側）に配置されている。また、負極端子Ｎ１の袋ナットＮ１ｂのナット部Ｎ１ｂ１の雌ねじ部Ｎ１ｂ１ｃ１ａに連続する雌ねじ部Ｎ１ｂ２ｂ２ａが、円筒状部Ｎ１ｂ２ｂ２に形成されている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１４（Ｂ）に示すように、負極端子Ｎ１の袋ナットＮ１ｂのナット部Ｎ１ｂ１の雌ねじ部Ｎ１ｂ１ｃ１ａに連続する雌ねじ部Ｎ１ｂ２ｂ２ａが、接合部Ｎ１ｂ２の内周面Ｎ１ｂ２ｂのテーパ状部Ｎ１ｂ２ｂ１に形成されていない。

また、第１の実施形態のパワー半導体モジュール１００では、図１１に示すように、正極端子Ｐ１の袋ナットＰ１ｂ（図１３（Ｂ）参照）の中心軸線Ｐ１ｂ’（図１３（Ｂ）参照）に垂直な水平断面内における袋ナットＰ１ｂ（図１３（Ｂ）参照）のナット部Ｐ１ｂ１（図１３（Ｂ）参照）の外周面Ｐ１ｂ１ｄ（図１３（Ｂ）参照）の形状が円形に設定されている。

同様に、第１の実施形態のパワー半導体モジュール１００では、図１１に示すように、負極端子Ｎ１の袋ナットＮ１ｂ（図１４（Ｂ）参照）の中心軸線Ｎ１ｂ’（図１４（Ｂ）参照）に垂直な水平断面内における袋ナットＮ１ｂ（図１４（Ｂ）参照）のナット部Ｎ１ｂ１（図１４（Ｂ）参照）の外周面Ｎ１ｂ１ｄ（図１４（Ｂ）参照）の形状が円形に設定されている。

第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）とＶ相ＰＶ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）とが設けられているが、第５の実施形態のパワー半導体モジュール１００では、代わりに、Ｖ相ＰＶ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）とを省略し、第５の実施形態のパワー半導体モジュール１００によって３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）のみを構成することも可能である。

第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）および下アームＰＵＬ（図２（Ｄ）参照）とＶ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）および下アームＰＶＬ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）および下アームＰＷＬ（図２（Ｄ）参照）とが設けられているが、第６の実施形態のパワー半導体モジュール１００では、代わりに、Ｕ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）とＶ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）および下アームＰＶＬ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）および下アームＰＷＬ（図２（Ｄ）参照）とを省略し、第６の実施形態のパワー半導体モジュール１００によって３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）のみを構成することも可能である。

第６の実施形態のパワー半導体モジュール１００では、第１の実施形態のパワー半導体モジュール１００と同様に、放熱部材１（図３および図４参照）として水冷タイプのものが用いられるが、第７の実施形態のパワー半導体モジュール１００では、代わりに、放熱部材として、放熱フィンを有する空冷タイプのものを用いることも可能である。

第１の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）とＶ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）とが放熱部材１（図３および図４参照）の上面側に形成され、Ｕ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）とＶ相ＰＶ（図２（Ｄ）参照）の下アームＰＶＬ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）の下アームＰＷＬ（図２（Ｄ）参照）とが放熱部材１（図３および図４参照）の下面側に形成されているが、第８の実施形態のパワー半導体モジュール１００では、代わりに、Ｕ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）とＶ相ＰＶ（図２（Ｄ）参照）の下アームＰＶＬ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）の下アームＰＷＬ（図２（Ｄ）参照）とを省略し、第８の実施形態のパワー半導体モジュール１００によって３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）、Ｖ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）およびＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）のみを構成することも可能である。

第８の実施形態のパワー半導体モジュール１００では、第１の実施形態のパワー半導体モジュール１００と同様に、放熱部材１（図３および図４参照）として水冷タイプのものが用いられるが、第９の実施形態のパワー半導体モジュール１００では、代わりに、放熱部材として、放熱フィンを有する空冷タイプのものを用いることも可能である。

図１５および図１６は第１０の実施形態のパワー半導体モジュール１００を示した図である。詳細には、図１５（Ａ）は第１０の実施形態のパワー半導体モジュール１００の平面図、図１５（Ｂ）は第１０の実施形態のパワー半導体モジュール１００の正面図である。図１６（Ａ）は第１０の実施形態のパワー半導体モジュール１００の左側面図、図１６（Ｂ）は第１の実施形態のパワー半導体モジュール１００の斜視図である。第１０の実施形態のパワー半導体モジュール１００の等価回路図は、図２（Ｄ）に示す第１の実施形態のパワー半導体モジュール１００の等価回路図と同様である。

第１０の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）の一部を構成する正極端子Ｐ１（図２（Ｄ）、図１５（Ａ）、図１６（Ａ）および図１６（Ｂ）参照）が設けられている。また、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）の一部を構成する負極端子Ｎ１（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。更に、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の一部を構成する交流端子Ｕ（図２（Ｄ）、図１５および図１６参照）が設けられている。

また、第１０の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＵＵ（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。更に、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＵＬ（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。

更に、第１０の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）の一部を構成する正極端子Ｐ２（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。また、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の下アームＰＶＬ（図２（Ｄ）参照）の一部を構成する負極端子Ｎ２（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。更に、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の一部を構成する交流端子Ｖ（図２（Ｄ）、図１５（Ａ）、図１５（Ｂ）および図１６（Ｂ）参照）が設けられている。

また、第１０の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の上アームＰＶＵ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＶＵ（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。更に、３相インバータ回路のＶ相ＰＶ（図２（Ｄ）参照）の下アームＰＶＬ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＶＬ（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。

更に、第１０の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）の一部を構成する正極端子Ｐ３（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。また、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の下アームＰＷＬ（図２（Ｄ）参照）の一部を構成する負極端子Ｎ３（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。更に、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の一部を構成する交流端子Ｗ（図２（Ｄ）、図１５（Ａ）、図１５（Ｂ）および図１６（Ｂ）参照）が設けられている。

また、第１０の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の上アームＰＷＵ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＷＵ（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。更に、３相インバータ回路のＷ相ＰＷ（図２（Ｄ）参照）の下アームＰＷＬ（図２（Ｄ）参照）の一部を構成するゲート電極端子ＧＷＬ（図２（Ｄ）、図１５（Ａ）および図１６（Ｂ）参照）が設けられている。

図１７は第１０の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２Ｕ，…の組立体を示した図である。詳細には、図１７は第１０の実施形態のパワー半導体モジュール１００の一部を構成する放熱部材１および絶縁基板２Ｕ，…の組立体の平面図である。

第１０の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の一部を構成する絶縁基板２Ｕ（図１７参照）が設けられている。また、導体パターン２Ｕａ（図１７参照）と導体パターン２Ｕｂ（図１７参照）と導体パターン２Ｕｃ（図１７参照）と導体パターン２Ｕｄ（図１７参照）と導体パターン２Ｕｅ（図１７参照）とが、左右方向（図１７の左右方向）に並べられて絶縁基板２Ｕ（図１７参照）の上面に形成されている。更に、導体パターン２Ｕｂ（図１７参照）を隔てて導体パターン２Ｕａ（図１７参照）の反対側（図１７の左側）に導体パターン２Ｕｃ（図１７参照）が配置されている。また、導体パターン２Ｕａ（図１７参照）を隔てて導体パターン２Ｕｂ（図１７参照）の反対側（図１７の右側）に導体パターン２Ｕｄ（図１７参照）が配置されている。更に、導体パターン２Ｕｃ（図１７参照）を隔てて導体パターン２Ｕｂ（図１７参照）の反対側（図１７の左側）に導体パターン２Ｕｅ（図１７参照）が配置されている。また、絶縁基板２Ｕ（図１７参照）の下面と放熱部材１（図１７参照）の中央部１ａ（図１７参照）の上面とが接合されている。

また、第１０の実施形態のパワー半導体モジュール１００では、Ｕ相ＰＵ（図２（Ｄ）および図１７参照）の絶縁基板２Ｕ（図１７参照）と同様に構成された絶縁基板がＶ相ＰＶ（図２（Ｄ）および図１７参照）およびＷ相ＰＷ（図２（Ｄ）および図１７参照）に設けられている。

更に、第１０の実施形態のパワー半導体モジュール１００では、放熱部材１（図１７参照）に水冷機能が備えられている。具体的には、放熱部材１（図１７参照）の中央部１ａ（図１７参照）に、狭いピッチで左右方向（図１７の左右方向）に配列され、前後方向（図１７の上下方向）に延びている複数の冷却水路が形成されている。また、放熱部材１（図１７参照）の前端部１ｂ（図１７参照）に、左右方向（図１７の左右方向）に延びている冷却水路１ｂ１（図１６（Ａ）参照）が形成されている。更に、放熱部材１（図１７参照）の後端部１ｃ（図１７参照）に、左右方向（図１７の左右方向）に延びている冷却水路１ｃ１（図１６（Ｂ）参照）が形成されている。

図１８は図１７に示す組立体に対して、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ，…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ，…が搭載された状態を示した図である。詳細には、図１７はＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ，…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ，…が搭載された状態の組立体の平面図である。

第１０の実施形態のパワー半導体モジュール１００の製造時には、図１７に示す組立体に対し、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照），…およびダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ（図１８参照），…が搭載されると共に、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照），…およびダイオードチップＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ（図１８参照），…が搭載される。また、第１０の実施形態のパワー半導体モジュール１００の製造時には、図１７に示す組立体に対し、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照），…の温度を検出するためのサーミスタＴＭＵ（図１８参照），…が搭載される。

詳細には、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵａ（図１８参照）がダイオードチップＦＷＤＵＵａ（図１８参照）よりも導体パターン２Ｕｄ（図１７参照）の近くに位置するように、ＩＧＢＴチップＱＵＵａ（図１８参照）およびダイオードチップＦＷＤＵＵａ（図１８参照）が、左右方向（図１８の左右方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＵａ（図１８参照）のコレクタ電極と導体パターン２Ｕａ（図１７参照）とが接続されている。更に、ダイオードチップＦＷＤＵＵａ（図１８参照）のカソード電極と導体パターン２Ｕａ（図１７参照）とが接続されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｂ（図１８参照）がダイオードチップＦＷＤＵＵｂ（図１８参照）よりも導体パターン２Ｕｄ（図１７参照）の近くに位置するように、ＩＧＢＴチップＱＵＵｂ（図１８参照）およびダイオードチップＦＷＤＵＵｂ（図１８参照）が、左右方向（図１８の左右方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＵａ（図１８参照）およびＩＧＢＴチップＱＵＵｂ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。更に、ダイオードチップＦＷＤＵＵａ（図１８参照）およびダイオードチップＦＷＤＵＵｂ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＵｂ（図１８参照）のコレクタ電極と導体パターン２Ｕａ（図１７参照）とが接続されている。更に、ダイオードチップＦＷＤＵＵｂ（図１８参照）のカソード電極と導体パターン２Ｕａ（図１７参照）とが接続されている。

また、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｃ（図１８参照）がダイオードチップＦＷＤＵＵｃ（図１８参照）よりも導体パターン２Ｕｄ（図１７参照）の近くに位置するように、ＩＧＢＴチップＱＵＵｃ（図１８参照）およびダイオードチップＦＷＤＵＵｃ（図１８参照）が、左右方向（図１８の左右方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＵａ（図１８参照）およびＩＧＢＴチップＱＵＵｃ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。更に、ダイオードチップＦＷＤＵＵａ（図１８参照）およびダイオードチップＦＷＤＵＵｃ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＵｃ（図１８参照）のコレクタ電極と導体パターン２Ｕａ（図１７参照）とが接続されている。更に、ダイオードチップＦＷＤＵＵｃ（図１８参照）のカソード電極と導体パターン２Ｕａ（図１７参照）とが接続されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｄ（図１８参照）がダイオードチップＦＷＤＵＵｄ（図１８参照）よりも導体パターン２Ｕｄ（図１７参照）の近くに位置するように、ＩＧＢＴチップＱＵＵｄ（図１８参照）およびダイオードチップＦＷＤＵＵｄ（図１８参照）が、左右方向（図１８の左右方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＵｂ（図１８参照）およびＩＧＢＴチップＱＵＵｄ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。更に、ダイオードチップＦＷＤＵＵｂ（図１８参照）およびダイオードチップＦＷＤＵＵｄ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕａ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＵｄ（図１８参照）のコレクタ電極と導体パターン２Ｕａ（図１７参照）とが接続されている。更に、ダイオードチップＦＷＤＵＵｄ（図１８参照）のカソード電極と導体パターン２Ｕａ（図１７参照）とが接続されている。

つまり、第１０の実施形態のパワー半導体モジュール１００では、互いに並列に接続された４個のＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの上アームＰＵＵのＩＧＢＴＱＵＵに対応している。また、互いに並列に接続された４個のダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ（図１８参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの上アームＰＵＵのダイオードＦＷＤＵＵに対応している。

また、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬａ（図１８参照）がダイオードチップＦＷＤＵＬａ（図１８参照）よりも導体パターン２Ｕａ（図１７参照）の近くに位置するように、ＩＧＢＴチップＱＵＬａ（図１８参照）およびダイオードチップＦＷＤＵＬａ（図１８参照）が、左右方向（図１８の左右方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＬａ（図１８参照）のコレクタ電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。更に、ダイオードチップＦＷＤＵＬａ（図１８参照）のカソード電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｂ（図１８参照）がダイオードチップＦＷＤＵＬｂ（図１８参照）よりも導体パターン２Ｕａ（図１７参照）の近くに位置するように、ＩＧＢＴチップＱＵＬｂ（図１８参照）およびダイオードチップＦＷＤＵＬｂ（図１８参照）が、左右方向（図１８の左右方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＬａ（図１８参照）およびＩＧＢＴチップＱＵＬｂ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。更に、ダイオードチップＦＷＤＵＬａ（図１８参照）およびダイオードチップＦＷＤＵＬｂ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＬｂ（図１８参照）のコレクタ電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。更に、ダイオードチップＦＷＤＵＬｂ（図１８参照）のカソード電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。

また、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｃ（図１８参照）がダイオードチップＦＷＤＵＬｃ（図１８参照）よりも導体パターン２Ｕａ（図１７参照）の近くに位置するように、ＩＧＢＴチップＱＵＬｃ（図１８参照）およびダイオードチップＦＷＤＵＬｃ（図１８参照）が、左右方向（図１８の左右方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＬａ（図１８参照）およびＩＧＢＴチップＱＵＬｃ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。更に、ダイオードチップＦＷＤＵＬａ（図１８参照）およびダイオードチップＦＷＤＵＬｃ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＬｃ（図１８参照）のコレクタ電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。更に、ダイオードチップＦＷＤＵＬｃ（図１８参照）のカソード電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｄ（図１８参照）がダイオードチップＦＷＤＵＬｄ（図１８参照）よりも導体パターン２Ｕａ（図１７参照）の近くに位置するように、ＩＧＢＴチップＱＵＬｄ（図１８参照）およびダイオードチップＦＷＤＵＬｄ（図１８参照）が、左右方向（図１８の左右方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＬｂ（図１８参照）およびＩＧＢＴチップＱＵＬｄ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。更に、ダイオードチップＦＷＤＵＬｂ（図１８参照）およびダイオードチップＦＷＤＵＬｄ（図１８参照）が、前後方向（図１８の上下方向）に並べられて導体パターン２Ｕｂ（図１７参照）に搭載されている。また、ＩＧＢＴチップＱＵＬｄ（図１８参照）のコレクタ電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。更に、ダイオードチップＦＷＤＵＬｄ（図１８参照）のカソード電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。

つまり、第１０の実施形態のパワー半導体モジュール１００では、互いに並列に接続された４個のＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの下アームＰＵＬのＩＧＢＴＱＵＬに対応している。また、互いに並列に接続された４個のダイオードチップＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ（図１８参照）が、図２（Ｄ）に示す等価回路図中のＵ相ＰＵの下アームＰＵＬのダイオードＦＷＤＵＬに対応している。

また、第１０の実施形態のパワー半導体モジュール１００の製造時には、図１８に示す段階で、Ｖ相ＰＶ（図１８参照）の上アームＰＶＵ（図１８参照）およびＷ相ＰＷ（図１８参照）の上アームＰＷＵ（図１８参照）がＵ相ＰＵ（図１８参照）の上アームＰＵＵ（図１８参照）と同様に構成され、Ｖ相ＰＶ（図１８参照）の下アームＰＶＬ（図１８参照）およびＷ相ＰＷ（図１８参照）の下アームＰＷＬ（図１８参照）がＵ相ＰＵ（図１８参照）の下アームＰＵＬ（図１８参照）と同様に構成される。

図１９および図２０は図１８に示す組立体に対して、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態を示した図である。詳細には、図１９はリボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態の組立体の平面図である。図２０はリボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，…のボンディングが行われた状態の組立体の斜視図である。

第１０の実施形態のパワー半導体モジュール１００の製造時には、図１８に示す組立体に対し、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ（図１９および図２０参照），…のボンディングが行われると共に、リボンワイヤ３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ（図１９および図２０参照），…のボンディングが行われる。

詳細には、第１０の実施形態のパワー半導体モジュール１００では、横長矩形の断面形状を有し、かつ、左右方向（図１９の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ１ａ（図１９および図２０参照）によって、ダイオードチップＦＷＤＵＵａ（図１８参照）のアノード電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図１９の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ１ｂ（図１９および図２０参照）によって、ダイオードチップＦＷＤＵＵｂ（図１８参照）のアノード電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図１９および２０参照）と同一の断面形状を有し、かつ、左右方向（図１９の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ１ｃ（図１９および図２０参照）によって、ダイオードチップＦＷＤＵＵｃ（図１８参照）のアノード電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図１９の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ１ｄ（図１９および図２０参照）によって、ダイオードチップＦＷＤＵＵｄ（図１８参照）のアノード電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。

また、第１０の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図１９の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ１ａ（図１９および図２０参照）によって、ダイオードチップＦＷＤＵＬａ（図１８参照）のアノード電極と導体パターン２Ｕｃ（図１７参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図１９の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ１ｂ（図１９および図２０参照）によって、ダイオードチップＦＷＤＵＬｂ（図１８参照）のアノード電極と導体パターン２Ｕｃ（図１７参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図１９の左右方向）に延びている帯状の例えば４本のリボンワイヤ３ＵＬ１ｃ（図１９および図２０参照）によって、ダイオードチップＦＷＤＵＬｃ（図１８参照）のアノード電極と導体パターン２Ｕｃ（図１７参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図１９の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ１ｄ（図１９および図２０参照）によって、ダイオードチップＦＷＤＵＬｄ（図１８参照）のアノード電極と導体パターン２Ｕｃ（図１７参照）とが接続されている。

更に、第１０の実施形態のパワー半導体モジュール１００の製造時には、図１９および図２０に示す段階で、Ｖ相ＰＶ（図１９参照）の上アームＰＶＵ（図１９参照）およびＷ相ＰＷ（図１９参照）の上アームＰＷＵ（図１９参照）がＵ相ＰＵ（図１９参照）の上アームＰＵＵ（図１９参照）と同様に構成され、Ｖ相ＰＶ（図１９参照）の下アームＰＶＬ（図１９参照）およびＷ相ＰＷ（図１９参照）の下アームＰＷＬ（図１９参照）がＵ相ＰＵ（図１９参照）の下アームＰＵＬ（図１９参照）と同様に構成される。

図２１および図２２は図１９および図２０に示す組立体に対して、リボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態を示した図である。詳細には、図２１はリボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態の組立体の平面図である。図２２はリボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ，…のボンディングおよび太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ，…のボンディングが行われた状態の組立体の斜視図である。

第１０の実施形態のパワー半導体モジュール１００の製造時には、図１９および図２０に示す組立体に対し、リボンワイヤ３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ（図２１および図２２参照），…のボンディングが行われると共に、リボンワイヤ３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ（図２１および図２２参照），…のボンディングが行われる。次いで、第１０の実施形態のパワー半導体モジュール１００の製造時には、図１９および図２０に示す組立体に対し、太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ（図２１および図２２参照），…のボンディングが行われると共に、太線ワイヤ３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ（図２１および図２２参照），…のボンディングが行われる。また、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）のコレクタ電位を取り出すための太線ワイヤ、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）のエミッタ電位を取り出すための太線ワイヤ、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）のコレクタ電位を取り出すための太線ワイヤ、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）のエミッタ電位を取り出すための太線ワイヤ、サーミスタＴＭＵ（図１８参照）に電流を供給するための太線ワイヤのボンディングが行われる。

詳細には、第１０の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ２ａ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＵａ（図１８参照）のエミッタ電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ２ｂ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＵｂ（図１８参照）のエミッタ電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ２ｃ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＵｃ（図１８参照）のエミッタ電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＵ２ｄ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＵｄ（図１８参照）のエミッタ電極と導体パターン２Ｕｂ（図１７参照）とが接続されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ２ａ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＬａ（図１８参照）のエミッタ電極と導体パターン２Ｕｃ（図１７参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ２ｂ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＬｂ（図１８参照）のエミッタ電極と導体パターン２Ｕｃ（図１７参照）とが接続されている。更に、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ２ｃ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＬｃ（図１８参照）のエミッタ電極と導体パターン２Ｕｃ（図１７参照）とが接続されている。また、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば４本の帯状のリボンワイヤ３ＵＬ２ｄ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＬｄ（図１８参照）のエミッタ電極と導体パターン２Ｕｃ（図１７参照）とが接続されている。

また、第１０の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）より小さい断面積を有し、かつ、左右方向（図２１の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＵ３ａ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＵａ（図１８参照）のゲート電極と導体パターン２Ｕｄ（図１７参照）とが接続されている。更に、太線ワイヤ３ＵＵ３ａ（図２１および図２２参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＵ３ｂ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＵｂ（図１８参照）のゲート電極と導体パターン２Ｕｄ（図１７参照）とが接続されている。また、太線ワイヤ３ＵＵ３ａ（図２１および図２２参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＵ３ｃ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＵｃ（図１８参照）のゲート電極と導体パターン２Ｕｄ（図１７参照）とが接続されている。更に、太線ワイヤ３ＵＵ３ａ（図２１および図２２参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＵ３ｄ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＵｄ（図１８参照）のゲート電極と導体パターン２Ｕｄ（図１７参照）とが接続されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、太線ワイヤ３ＵＵ３ａ（図２１および図２２参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＬ３ａ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＬａ（図１８参照）のゲート電極と導体パターン２Ｕｅ（図１７参照）とが接続されている。また、太線ワイヤ３ＵＵ３ａ（図２１および図２２参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＬ３ｂ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＬｂ（図１８参照）のゲート電極と導体パターン２Ｕｅ（図１７参照）とが接続されている。更に、太線ワイヤ３ＵＵ３ａ（図２１および図２２参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＬ３ｃ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＬｃ（図１８参照）のゲート電極と導体パターン２Ｕｅ（図１７参照）とが接続されている。また、太線ワイヤ３ＵＵ３ａ（図２１および図２２参照）と同一の断面形状を有し、かつ、左右方向（図２１の左右方向）に延びている例えば１本の線状の太線ワイヤ３ＵＬ３ｄ（図２１および図２２参照）によって、ＩＧＢＴチップＱＵＬｄ（図１８参照）のゲート電極と導体パターン２Ｕｅ（図１７参照）とが接続されている。

詳細には、第１０の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）の左端部の左側（図１９および図２１の左側）に、リボンワイヤ３ＵＵ２ａ（図２１および図２２参照）の左端部が配置されている。また、リボンワイヤ３ＵＵ１ａ（図１９および図２０参照）の上面と、リボンワイヤ３ＵＵ２ａ（図２１および図２２参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ１ｂ（図１９および図２０参照）の左端部の左側（図１９および図２１の左側）に、リボンワイヤ３ＵＵ２ｂ（図２１および図２２参照）の左端部が配置されている。また、リボンワイヤ３ＵＵ１ｂ（図１９および図２０参照）の上面と、リボンワイヤ３ＵＵ２ｂ（図２１および図２２参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ１ｃ（図１９および図２０参照）の左端部の左側（図１９および図２１の左側）に、リボンワイヤ３ＵＵ２ｃ（図２１および図２２参照）の左端部が配置されている。また、リボンワイヤ３ＵＵ１ｃ（図１９および図２０参照）の上面と、リボンワイヤ３ＵＵ２ｃ（図２１および図２２参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ１ｄ（図１９および図２０参照）の左端部の左側（図１９および図２１の左側）に、リボンワイヤ３ＵＵ２ｄ（図２１および図２２参照）の左端部が配置されている。また、リボンワイヤ３ＵＵ１ｄ（図１９および図２０参照）の上面と、リボンワイヤ３ＵＵ２ｄ（図２１および図２２参照）の下面の一部とが対向せしめられている。

更に、第１０の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＬ１ａ（図１９および図２０参照）の左端部の左側（図１９および図２１の左側）に、リボンワイヤ３ＵＬ２ａ（図２１および図２２参照）の左端部が配置されている。また、リボンワイヤ３ＵＬ１ａ（図１９および図２０参照）の上面と、リボンワイヤ３ＵＬ２ａ（図２１および図２２参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ１ｂ（図１９および図２０参照）の左端部の左側（図１９および図２１の左側）に、リボンワイヤ３ＵＬ２ｂ（図２１および図２２参照）の左端部が配置されている。また、リボンワイヤ３ＵＬ１ｂ（図１９および図２０参照）の上面と、リボンワイヤ３ＵＬ２ｂ（図２１および図２２参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ１ｃ（図１９および図２０参照）の左端部の左側（図１９および図２１の左側）に、リボンワイヤ３ＵＬ２ｃ（図２１および図２２参照）の左端部が配置されている。また、リボンワイヤ３ＵＬ１ｃ（図１９および図２０参照）の上面と、リボンワイヤ３ＵＬ２ｃ（図２１および図２２参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ１ｄ（図１９および図２０参照）の左端部の左側（図１９および図２１の左側）に、リボンワイヤ３ＵＬ２ｄ（図２１および図２２参照）の左端部が配置されている。また、リボンワイヤ３ＵＬ１ｄ（図１９および図２０参照）の上面と、リボンワイヤ３ＵＬ２ｄ（図２１および図２２参照）の下面の一部とが対向せしめられている。

また、第１０の実施形態のパワー半導体モジュール１００の製造時には、図２１および図２２に示す段階で、Ｖ相ＰＶ（図２１参照）の上アームＰＶＵ（図２１参照）およびＷ相ＰＷ（図２１参照）の上アームＰＷＵ（図２１参照）がＵ相ＰＵ（図２１参照）の上アームＰＵＵ（図２１参照）と同様に構成され、Ｖ相ＰＶ（図２１参照）の下アームＰＶＬ（図２１参照）およびＷ相ＰＷ（図２１参照）の下アームＰＷＬ（図２１参照）がＵ相ＰＵ（図２１参照）の下アームＰＵＬ（図２１参照）と同様に構成される。

図２３および図２４は樹脂により正極端子Ｐ１，Ｐ２，Ｐ３、負極端子Ｎ１，Ｎ２，Ｎ３、交流端子Ｕ，Ｖ，Ｗ、ゲート電極端子ＧＵＵ，ＧＵＬ，ＧＶＵ，ＧＶＬ，ＧＷＵ，ＧＷＬなどがインサートされて成形された外囲ケース５の部品図である。詳細には、図２３（Ａ）は外囲ケース５の平面図、図２３（Ｂ）は外囲ケース５の正面図、図２３（Ｃ）は外囲ケース５の底面図、図２３（Ｄ）は外囲ケース５の後側面図である。図２４（Ａ）は右前側かつ上側から見た外囲ケース５の斜視図、図２４（Ｂ）は右後側かつ下側から見た外囲ケース５の斜視図である。第１０の実施形態のパワー半導体モジュール１００では、正極端子Ｐ１，Ｐ２，Ｐ３（図２３および図２４参照）、負極端子Ｎ１，Ｎ２，Ｎ３（図２３および図２４参照）、交流端子Ｕ，Ｖ，Ｗ（図２３および図２４参照）、ゲート電極端子ＧＵＵ，ＧＵＬ，ＧＶＵ，ＧＶＬ，ＧＷＵ，ＧＷＬ（図２３および図２４参照）の他に、例えばＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）のコレクタ電位を取り出すための端子、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）のエミッタ電位を取り出すための端子、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）のコレクタ電位を取り出すための端子、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）のエミッタ電位を取り出すための端子、サーミスタＴＭＵ（図１８参照）に電流を供給するための端子などがインサートされて外囲ケース５が成形されている。

図２５および図２６は図２１および図２２に示す組立体の放熱部材１に対して、図２３および図２４に示す外囲ケース５を接合した状態を示した図である。詳細には、図２５（Ａ）は図２１および図２２に示す組立体の放熱部材１に対して外囲ケース５が接合された状態の組立体の平面図、図２５（Ｂ）は図２１および図２２に示す組立体の放熱部材１に対して外囲ケース５が接合された状態の組立体の正面図、図２５（Ｃ）は図２１および図２２に示す組立体の放熱部材１に対して外囲ケース５が接合された状態の組立体の左側面図、図２６は図２１および図２２に示す組立体の放熱部材１に対して外囲ケース５が接合された状態の組立体の斜視図である。

第１０の実施形態のパワー半導体モジュール１００の製造時には、図２１および図２２に示す組立体の放熱部材１に対して、図２３および図２４に示す外囲ケース５が接合され、その結果、図２５および図２６に示す状態になる。

第１０の実施形態のパワー半導体モジュール１００の製造時には、図２５および図２６に示す段階で、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の上アームＰＵＵ（図２（Ｄ）参照）の一部を構成する正極端子Ｐ１（図２（Ｄ）、図２５（Ａ）、図２５（Ｃ）および図２６参照）と導体パターン２Ｕａ（図１７参照）とが電気的に接続される。また、３相インバータ回路のＵ相ＰＵの一部を構成する交流端子Ｕ（図２（Ｄ）、図２５および図２６参照）と導体パターン２Ｕｂ（図１７参照）とが電気的に接続される。更に、３相インバータ回路のＵ相ＰＵの上アームＰＵＵの一部を構成するゲート電極端子ＧＵＵ（図２（Ｄ）、図２５（Ａ）、図２５（Ｃ）および図２６参照）と導体パターン２Ｕｄ（図１７参照）とが電気的に接続される。また、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の下アームＰＵＬ（図２（Ｄ）参照）の一部を構成する負極端子Ｎ１（図２（Ｄ）、図２５（Ａ）および図２６参照）と導体パターン２Ｕｃ（図１７参照）とが電気的に接続される。更に、３相インバータ回路のＵ相ＰＵの下アームＰＵＬの一部を構成するゲート電極端子ＧＵＬ（図２（Ｄ）、図２５（Ａ）、図２５（Ｃ）および図２６参照）と導体パターン２Ｕｅ（図１７参照）とが電気的に接続される。また、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）のコレクタ電位を取り出すために外囲ケース５にインサートされた端子とＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）のコレクタ電極とが導体パターンおよび太線ワイヤを介して電気的に接続される。更に、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）のエミッタ電位を取り出すために外囲ケース５にインサートされた端子とＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ（図１８参照）のエミッタ電極とが導体パターンおよび太線ワイヤを介して電気的に接続される。また、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）のコレクタ電位を取り出すために外囲ケース５にインサートされた端子とＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）のコレクタ電極とが導体パターンおよび太線ワイヤを介して電気的に接続される。更に、ＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）のエミッタ電位を取り出すために外囲ケース５にインサートされた端子とＩＧＢＴチップＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）のエミッタ電極とが導体パターンおよび太線ワイヤを介して電気的に接続される。また、サーミスタＴＭＵ（図１８参照）に電流を供給するために外囲ケース５にインサートされた端子とサーミスタＴＭＵ（図１８参照）とが導体パターンおよび太線ワイヤを介して電気的に接続される。

詳細には、第１０の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＵ２ａ（図２１および図２２参照）の上面の一部と正極端子Ｐ１（図２５（Ａ）および図２６参照）の中間水平部分Ｐ１ａ４（図２３（Ｃ）および図２４（Ｂ）参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ２ｂ（図２１および図２２参照）の上面の一部と交流端子Ｕ（図２５（Ａ）および図２６参照）の中間水平部分Ｕａ４（図２３（Ａ）、図２３（Ｃ）、図２４および図２５（Ａ）参照）の下面の一部とが対向せしめられている。また、リボンワイヤ３ＵＵ２ｃ（図２１および図２２参照）の上面の一部と正極端子Ｐ１（図２５（Ａ）および図２６参照）の中間水平部分Ｐ１ａ４（図２３（Ｃ）および図２４（Ｂ）参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＵ２ｄ（図２１および図２２参照）の上面の一部と交流端子Ｕ（図２５（Ａ）および図２６参照）の中間水平部分Ｕａ４（図２３（Ａ）、図２３（Ｃ）、図２４および図２５（Ａ）参照）の下面の一部とが対向せしめられている。

更に、第１０の実施形態のパワー半導体モジュール１００では、リボンワイヤ３ＵＬ２ａ（図２１および図２２参照）の上面の一部と正極端子Ｐ１（図２５（Ａ）および図２６参照）の中間水平部分Ｐ１ａ４（図２３（Ｃ）および図２４（Ｂ）参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ２ｂ（図２１および図２２参照）の上面の一部と交流端子Ｕ（図２５（Ａ）および図２６参照）の中間水平部分Ｕａ４（図２３（Ａ）、図２３（Ｃ）、図２４および図２５（Ａ）参照）の下面の一部とが対向せしめられている。また、リボンワイヤ３ＵＬ２ｃ（図２１および図２２参照）の上面の一部と正極端子Ｐ１（図２５（Ａ）および図２６参照）の中間水平部分Ｐ１ａ４（図２３（Ｃ）および図２４（Ｂ）参照）の下面の一部とが対向せしめられている。更に、リボンワイヤ３ＵＬ２ｄ（図２１および図２２参照）の上面の一部と交流端子Ｕ（図２５（Ａ）および図２６参照）の中間水平部分Ｕａ４（図２３（Ａ）、図２３（Ｃ）、図２４および図２５（Ａ）参照）の下面の一部とが対向せしめられている。

また、第１０の実施形態のパワー半導体モジュール１００の製造時には、図２５および図２６に示す段階で、Ｖ相ＰＶ（図２（Ｄ）参照）およびＷ相ＰＷ（図２（Ｄ）参照）がＵ相ＰＵ（図２（Ｄ）参照）と同様に構成される。

次いで、第１０の実施形態のパワー半導体モジュール１００の製造時には、例えばシリコーンゲルなどのようなゲル状樹脂（図示せず）が外囲ケース５（図２５（Ａ）および図２６参照）内に充填される。

その結果、第１０の実施形態のパワー半導体モジュール１００では、放熱部材１（図１７参照）の中央部１ａ（図１７参照）がゲル状樹脂によって封止されている。また、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の構成要素のうち、絶縁基板２ＵＵ（図１７参照）、ＩＧＢＴチップＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ，ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ（図１８参照）、ダイオードチップＦＷＤＵＵａ，ＦＷＤＵＵｂ，ＦＷＤＵＵｃ，ＦＷＤＵＵｄ，ＦＷＤＵＬａ，ＦＷＤＵＬｂ，ＦＷＤＵＬｃ，ＦＷＤＵＬｄ（図１８参照）、リボンワイヤ３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ，３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ，３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ，３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ（図１９および図２１参照）および太線ワイヤ３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ，３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ（図２１参照）がゲル状樹脂によって封止されている。更に、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）の構成要素のうち、正極端子Ｐ１（図２５（Ａ）参照）の一部と、負極端子Ｎ１（図２５（Ａ）参照）の一部と、交流端子Ｕ（図２５（Ａ）参照）の一部とゲート電極端子ＧＵＵ，ＧＵＬ（図２５（Ａ）参照）の一部とが、ゲル状樹脂によって封止されている。また、Ｖ相ＰＶ（図２（Ｄ）参照）およびＷ相ＰＷ（図２（Ｄ）参照）がＵ相ＰＵ（図２（Ｄ）参照）と同様に構成されている。

次いで、第１０の実施形態のパワー半導体モジュール１００の製造時には、カバー６ａ，６ｂ，６ｃ（図１５（Ａ）および図１６（Ｂ）参照）によって、外囲ケース５（図２５（Ａ）および図２６参照）の内部が覆われる。その結果、図１５および図１６に示すような第１０の実施形態のパワー半導体モジュール１００が形成される。

詳細には、第１０の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＵａ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＵ１ａ（図１９参照）に伝熱され、次いで、リボンワイヤ３ＵＵ１ａ（図１９参照）とリボンワイヤ３ＵＵ２ａ（図２１参照）との間に位置するゲル状樹脂に伝熱され、次いで、リボンワイヤ３ＵＵ２ａ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ａ（図２１参照）と正極端子Ｐ１（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子Ｐ１（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵａ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＵ２ａ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ａ（図２１参照）と正極端子Ｐ１（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子Ｐ１（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１０の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＵｃ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＵ１ｃ（図１９参照）に伝熱され、次いで、リボンワイヤ３ＵＵ１ｃ（図１９参照）とリボンワイヤ３ＵＵ２ｃ（図２１参照）との間に位置するゲル状樹脂に伝熱され、次いで、リボンワイヤ３ＵＵ２ｃ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｃ（図２１参照）と正極端子Ｐ１（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子Ｐ１（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｃ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＵ２ｃ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｃ（図２１参照）と正極端子Ｐ１（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子Ｐ１（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１０の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＵｂ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＵ１ｂ（図１９参照）に伝熱され、次いで、リボンワイヤ３ＵＵ１ｂ（図１９参照）とリボンワイヤ３ＵＵ２ｂ（図２１参照）との間に位置するゲル状樹脂に伝熱され、次いで、リボンワイヤ３ＵＵ２ｂ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｂ（図２１参照）と交流端子Ｕ（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子Ｕ（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｂ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＵ２ｂ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｂ（図２１参照）と交流端子Ｕ（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子Ｕ（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１０の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＵｄ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＵ１ｄ（図１９参照）に伝熱され、次いで、リボンワイヤ３ＵＵ１ｄ（図１９参照）とリボンワイヤ３ＵＵ２ｄ（図２１参照）との間に位置するゲル状樹脂に伝熱され、次いで、リボンワイヤ３ＵＵ２ｄ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｄ（図２１参照）と交流端子Ｕ（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子Ｕ（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵｄ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＵ２ｄ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＵ２ｄ（図２１参照）と交流端子Ｕ（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子Ｕ（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１０の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＬａ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＬ１ａ（図１９参照）に伝熱され、次いで、リボンワイヤ３ＵＬ１ａ（図１９参照）とリボンワイヤ３ＵＬ２ａ（図２１参照）との間に位置するゲル状樹脂に伝熱され、次いで、リボンワイヤ３ＵＬ２ａ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ａ（図２１参照）と正極端子Ｐ１（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子Ｐ１（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬａ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＬ２ａ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ａ（図２１参照）と正極端子Ｐ１（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子Ｐ１（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１０の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＬｃ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＬ１ｃ（図１９参照）に伝熱され、次いで、リボンワイヤ３ＵＬ１ｃ（図１９参照）とリボンワイヤ３ＵＬ２ｃ（図２１参照）との間に位置するゲル状樹脂に伝熱され、次いで、リボンワイヤ３ＵＬ２ｃ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｃ（図２１参照）と正極端子Ｐ１（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子Ｐ１（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｃ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＬ２ｃ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｃ（図２１参照）と正極端子Ｐ１（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子Ｐ１（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１０の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＬｂ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＬ１ｂ（図１９参照）に伝熱され、次いで、リボンワイヤ３ＵＬ１ｂ（図１９参照）とリボンワイヤ３ＵＬ２ｂ（図２１参照）との間に位置するゲル状樹脂に伝熱され、次いで、リボンワイヤ３ＵＬ２ｂ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｂ（図２１参照）と交流端子Ｕ（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子Ｕ（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｂ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＬ２ｂ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｂ（図２１参照）と交流端子Ｕ（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子Ｕ（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

また、第１０の実施形態のパワー半導体モジュール１００では、ダイオードチップＦＷＤＵＬｄ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＬ１ｄ（図１９参照）に伝熱され、次いで、リボンワイヤ３ＵＬ１ｄ（図１９参照）とリボンワイヤ３ＵＬ２ｄ（図２１参照）との間に位置するゲル状樹脂に伝熱され、次いで、リボンワイヤ３ＵＬ２ｄ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｄ（図２１参照）と交流端子Ｕ（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子Ｕ（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

更に、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＬｄ（図１８参照）が発生した熱の一部が、リボンワイヤ３ＵＬ２ｄ（図２１参照）に伝熱され、次いで、リボンワイヤ３ＵＬ２ｄ（図２１参照）と交流端子Ｕ（図２５（Ａ）参照）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子Ｕ（図２５（Ａ）参照）に伝熱されてパワー半導体モジュール１００の外部に放熱される。

同様に、第１０の実施形態のパワー半導体モジュール１００では、上述したＵ相ＰＵ（図２（Ｄ）参照）における伝熱および放熱と同様の伝熱および放熱が、Ｖ相ＰＶ（図２（Ｄ）参照）およびＷ相ＰＷ（図２（Ｄ）参照）においても行われる。

また、第１０の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱＵＵａ（図１８参照）とＩＧＢＴチップＱＵＵｂ（図１８参照）との前後方向（図１８の上下方向）の中間位置であって、ＩＧＢＴチップＱＵＵｃ（図１８参照）とＩＧＢＴチップＱＵＵｄ（図１８参照）との前後方向（図１８の上下方向）の中間位置で、正極端子Ｐ１（図２５（Ａ）参照）と導体パターン２Ｕａ（図１７参照）とが接続されている。更に、リボンワイヤ３ＵＵ２ａ（図２１参照）の左端部とリボンワイヤ３ＵＵ２ｂ（図２１参照）の左端部との前後方向（図２１の上下方向）の中間位置であって、リボンワイヤ３ＵＵ２ｃ（図２１参照）の左端部とリボンワイヤ３ＵＵ２ｄ（図２１参照）の左端部との前後方向（図２１の上下方向）の中間位置であって、ＩＧＢＴチップＱＵＬａ（図１８参照）とＩＧＢＴチップＱＵＬｂ（図１８参照）との前後方向（図１８の上下方向）の中間位置であって、ＩＧＢＴチップＱＵＬｃ（図１８参照）とＩＧＢＴチップＱＵＬｄ（図１８参照）との前後方向（図１８の上下方向）の中間位置で、交流端子Ｕ（図２５（Ａ）参照）と導体パターン２Ｕｂ（図１７参照）とが接続されている。また、リボンワイヤ３ＵＬ２ａ（図２１参照）の左端部とリボンワイヤ３ＵＬ２ｂ（図２１参照）の左端部との前後方向（図２１の上下方向）の中間位置であって、リボンワイヤ３ＵＬ２ｃ（図２１参照）の左端部とリボンワイヤ３ＵＬ２ｄ（図２１参照）の左端部との前後方向（図２１の上下方向）の中間位置で負極端子Ｎ１（図２５（Ａ）参照）と導体パターン２Ｕｃ（図１７参照）とが接続されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、Ｖ相ＰＶ（図２（Ｄ）参照）およびＷ相ＰＷ（図２（Ｄ）参照）がＵ相ＰＵ（図２（Ｄ）参照）と同様に構成されている。

図２７は第１０の実施形態のパワー半導体モジュール１００の放熱部材１、正極端子Ｐ１、負極端子Ｎ１および交流端子Ｕの概略的な鉛直断面図である。詳細には、図２７（Ａ）は第１０の実施形態のパワー半導体モジュール１００の放熱部材１および正極端子Ｐ１の概略的な鉛直断面図、図２７（Ｂ）は第１０の実施形態のパワー半導体モジュール１００の放熱部材１および負極端子Ｎ１の概略的な鉛直断面図、図２７（Ｃ）は第１０の実施形態のパワー半導体モジュール１００の放熱部材１および交流端子Ｕの概略的な鉛直断面図である。図２８は第１０の実施形態のパワー半導体モジュール１００の正極端子Ｐ１の拡大部品図である。詳細には、図２８（Ａ）は正極端子Ｐ１の一部を構成する折り曲げ部Ｐ１ａの鉛直断面図、図２８（Ｂ）は正極端子Ｐ１の一部を構成する袋ナットＰ１ｂの鉛直断面図である。図２９は第１０の実施形態のパワー半導体モジュール１００の負極端子Ｎ１の拡大部品図である。詳細には、図２９（Ａ）は負極端子Ｎ１の一部を構成する折り曲げ部Ｎ１ａの鉛直断面図、図２９（Ｂ）は負極端子Ｎ１の一部を構成する袋ナットＮ１ｂの鉛直断面図である。図３０は第１０の実施形態のパワー半導体モジュール１００の交流端子Ｕの拡大部品図である。詳細には、図３０（Ａ）は交流端子Ｕの一部を構成する折り曲げ部Ｕａの鉛直断面図、図３０（Ｂ）は交流端子Ｕの一部を構成する袋ナットＵｂの鉛直断面図である。

第１０の実施形態のパワー半導体モジュール１００では、ねじ穴Ｐ１ａ１ｃ（図２８（Ａ）参照）が形成された上側水平部分Ｐ１ａ１（図２８（Ａ）参照）と、その上側水平部分Ｐ１ａ１に隣接する鉛直部分Ｐ１ａ２（図２８（Ａ）参照）と、その鉛直部分Ｐ１ａ２に隣接する中間水平部分Ｐ１ａ４（図２８（Ａ）参照）と、その中間水平部分Ｐ１ａ４に隣接する鉛直部分Ｐ１ａ２’（図２８（Ａ）参照）と、その鉛直部分Ｐ１ａ２’に隣接する下側水平部分Ｐ１ａ３（図２８（Ａ）参照）とを有するように折り曲げられた折り曲げ部Ｐ１ａ（図２８（Ａ）参照）と、下側（図２８（Ｂ）の下側）が閉じているねじ穴Ｐ１ｂ１ｃ（図２８（Ｂ）参照）を有する袋ナットＰ１ｂ（図２８（Ｂ）参照）とが正極端子Ｐ１（図２３（Ａ）、図２４および図２７（Ａ）参照）に設けられている。更に、ナットとしての機能を有するナット部Ｐ１ｂ１（図２８（Ｂ）参照）と、折り曲げ部Ｐ１ａ（図２８（Ａ）参照）の上側水平部分Ｐ１ａ１（図２８（Ａ）参照）に接合するためにナット部Ｐ１ｂ１（図２８（Ｂ）参照）の上面Ｐ１ｂ１ａ（図２８（Ｂ）参照）から上側（図２８（Ｂ）の上側）に延びている概略円筒状の接合部Ｐ１ｂ２（図２８（Ｂ）参照）とが、正極端子Ｐ１（図２３（Ａ）、図２４および図２７（Ａ）参照）の袋ナットＰ１ｂ（図２８（Ｂ）参照）に形成されている。

また、第１０の実施形態のパワー半導体モジュール１００では、ねじ穴Ｎ１ａ１ｃ（図２９（Ａ）参照）が形成された上側水平部分Ｎ１ａ１（図２９（Ａ）参照）と、その上側水平部分Ｎ１ａ１に隣接する鉛直部分Ｎ１ａ２（図２９（Ａ）参照）と、その鉛直部分Ｎ１ａ２に隣接する中間水平部分Ｎ１ａ４（図２９（Ａ）参照）と、その中間水平部分Ｎ１ａ４に隣接する鉛直部分Ｎ１ａ２’（図２９（Ａ）参照）と、その鉛直部分Ｎ１ａ２’に隣接する下側水平部分Ｎ１ａ３（図２９（Ａ）参照）とを有するように折り曲げられた折り曲げ部Ｎ１ａ（図２９（Ａ）参照）と、下側（図２９（Ｂ）の下側）が閉じているねじ穴Ｎ１ｂ１ｃ（図２９（Ｂ）参照）を有する袋ナットＮ１ｂ（図２９（Ｂ）参照）とが負極端子Ｎ１（図２３（Ａ）、図２４（Ａ）および図２７（Ｂ）参照）に設けられている。更に、ナットとしての機能を有するナット部Ｎ１ｂ１（図２９（Ｂ）参照）と、折り曲げ部Ｎ１ａ（図２９（Ａ）参照）の上側水平部分Ｎ１ａ１（図２９（Ａ）参照）に接合するためにナット部Ｎ１ｂ１（図２９（Ｂ）参照）の上面Ｎ１ｂ１ａ（図２９（Ｂ）参照）から上側（図２９（Ｂ）の上側）に延びている概略円筒状の接合部Ｎ１ｂ２（図２９（Ｂ）参照）とが、負極端子Ｎ１（図２３（Ａ）、図２４（Ａ）および図２７（Ｂ）参照）の袋ナットＮ１ｂ（図２９（Ｂ）参照）に形成されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、ねじ穴Ｕａ１ｃ（図３０（Ａ）参照）が形成された上側水平部分Ｕａ１（図３０（Ａ）参照）と、その上側水平部分Ｕａ１に隣接する鉛直部分Ｕａ２（図３０（Ａ）参照）と、その鉛直部分Ｕａ２に隣接する中間水平部分Ｕａ４（図３０（Ａ）参照）と、その中間水平部分Ｕａ４に隣接する鉛直部分Ｕａ２’（図３０（Ａ）参照）と、その鉛直部分Ｕａ２’に隣接する下側水平部分Ｕａ３（図３０（Ａ）参照）とを有するように折り曲げられた折り曲げ部Ｕａ（図３０（Ａ）参照）と、下側（図３０（Ｂ）の下側）が閉じているねじ穴Ｕｂ１ｃ（図３０（Ｂ）参照）を有する袋ナットＵｂ（図３０（Ｂ）参照）とが交流端子Ｕ（図２３（Ａ）、図２４および図２７（Ｃ）参照）に設けられている。更に、ナットとしての機能を有するナット部Ｕｂ１（図３０（Ｂ）参照）と、折り曲げ部Ｕａ（図３０（Ａ）参照）の上側水平部分Ｕａ１（図３０（Ａ）参照）に接合するためにナット部Ｕｂ１（図３０（Ｂ）参照）の上面Ｕｂ１ａ（図３０（Ｂ）参照）から上側（図３０（Ｂ）の上側）に延びている概略円筒状の接合部Ｕｂ２（図３０（Ｂ）参照）とが、交流端子Ｕ（図２３（Ａ）、図２４および図２７（Ｃ）参照）の袋ナットＵｂ（図３０（Ｂ）参照）に形成されている。

また、第１０の実施形態のパワー半導体モジュール１００では、正極端子Ｐ１（図２３（Ａ）、図２４および図２７（Ａ）参照）の折り曲げ部Ｐ１ａ（図２８（Ａ）参照）の上側水平部分Ｐ１ａ１（図２８（Ａ）参照）のねじ穴Ｐ１ａ１ｃ（図２８（Ａ）参照）に対して正極端子Ｐ１の袋ナットＰ１ｂ（図２８（Ｂ）参照）の概略円筒状の接合部Ｐ１ｂ２（図２８（Ｂ）参照）を圧入することによって正極端子Ｐ１の折り曲げ部Ｐ１ａと袋ナットＰ１ｂとを一体化させ、かつ、負極端子Ｎ１（図２３（Ａ）、図２４（Ａ）および図２７（Ｂ）参照）の折り曲げ部Ｎ１ａ（図２９（Ａ）参照）の上側水平部分Ｎ１ａ１（図２９（Ａ）参照）のねじ穴Ｎ１ａ１ｃ（図２９（Ａ）参照）に対して負極端子Ｎ１の袋ナットＮ１ｂ（図２９（Ｂ）参照）の概略円筒状の接合部Ｎ１ｂ２（図２９（Ｂ）参照）を圧入することによって負極端子Ｎ１の折り曲げ部Ｎ１ａと袋ナットＮ１ｂとを一体化させ、かつ、交流端子Ｕ（図２３（Ａ）、図２４および図２７（Ｃ）参照）の折り曲げ部Ｕａ（図３０（Ａ）参照）の上側水平部分Ｕａ１（図３０（Ａ）参照）のねじ穴Ｕａ１ｃ（図３０（Ａ）参照）に対して負極端子Ｕの袋ナットＵｂ（図３０（Ｂ）参照）の概略円筒状の接合部Ｕｂ２（図３０（Ｂ）参照）を圧入することによって交流端子Ｕの折り曲げ部Ｕａと袋ナットＵｂとを一体化させた状態で、外囲ケース５（図２３、図２４および図２７参照）のインサート成形が行われている。

つまり、第１０の実施形態のパワー半導体モジュール１００では、正極端子Ｐ１（図２３（Ａ）、図２４および図２７（Ａ）参照）の折り曲げ部Ｐ１ａ（図２８（Ａ）参照）と袋ナットＰ１ｂ（図２８（Ｂ）参照）とがインサート成形され、かつ、負極端子Ｎ１（図２３（Ａ）、図２４（Ａ）および図２７（Ｂ）参照）の折り曲げ部Ｎ１ａ（図２９（Ａ）参照）と袋ナットＮ１ｂ（図２９（Ｂ）参照）とがインサート成形されると共に、交流端子Ｕ（図２３（Ａ）、図２４および図２７（Ｃ）参照）の折り曲げ部Ｕａ（図３０（Ａ）参照）と袋ナットＵｂ（図３０（Ｂ）参照）とがインサート成形される時に、正極端子Ｐ１の折り曲げ部Ｐ１ａ、負極端子Ｎ１の折り曲げ部Ｎ１ａおよび交流端子Ｕの折り曲げ部Ｕａが成形用金型に対して固定されると、それに伴って、正極端子Ｐ１の袋ナットＰ１ｂ、負極端子Ｎ１の袋ナットＮ１ｂおよび交流端子Ｕの袋ナットＵｂも成形用金型に対して固定される。

また、第１０の実施形態のパワー半導体モジュール１００では、図２７に示すように、正極端子Ｐ１の袋ナットＰ１ｂ（図２８（Ｂ）参照）の下面Ｐ１ｂ１ｂ（図２８（Ｂ）参照）と放熱部材１の上面との間、負極端子Ｎ１の袋ナットＮ１ｂ（図２９（Ｂ）参照）の下面Ｎ１ｂ１ｂ（図２９（Ｂ）参照）と放熱部材１の上面との間、および、交流端子Ｕの袋ナットＵｂ（図３０（Ｂ）参照）の下面Ｕｂ１ｂ（図３０（Ｂ）参照）と放熱部材１の上面との間に、外囲ケース５の樹脂が配置されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、図２８に示すように、正極端子Ｐ１の折り曲げ部Ｐ１ａの上側水平部分Ｐ１ａ１の厚さＴＰ１ａ１が、正極端子Ｐ１の袋ナットＰ１ｂの概略円筒状の接合部Ｐ１ｂ２の長さＬＰ１ｂ２よりも大きく設定されている。更に、図２７（Ａ）および図２８に示すように、正極端子Ｐ１の折り曲げ部Ｐ１ａの上側水平部分Ｐ１ａ１のねじ穴Ｐ１ａ１ｃの内周面Ｐ１ａ１ｃ１の上側部分Ｐ１ａ１ｃ１ａと正極端子Ｐ１の袋ナットＰ１ｂの接合部Ｐ１ｂ２の外周面Ｐ１ｂ２ｃとを嵌合させることなく、正極端子Ｐ１の折り曲げ部Ｐ１ａの上側水平部分Ｐ１ａ１のねじ穴Ｐ１ａ１ｃの内周面Ｐ１ａ１ｃ１の下側部分Ｐ１ａ１ｃ１ｂと正極端子Ｐ１の袋ナットＰ１ｂの接合部Ｐ１ｂ２の外周面Ｐ１ｂ２ｃとを嵌合させることによって、正極端子Ｐ１の折り曲げ部Ｐ１ａと袋ナットＰ１ｂとが一体化せしめられている。

また、第１０の実施形態のパワー半導体モジュール１００では、図２９に示すように、負極端子Ｎ１の折り曲げ部Ｎ１ａの上側水平部分Ｎ１ａ１の厚さＴＮ１ａ１が、負極端子Ｎ１の袋ナットＮ１ｂの概略円筒状の接合部Ｎ１ｂ２の長さＬＮ１ｂ２よりも大きく設定されている。更に、図２７（Ｂ）および図２９に示すように、負極端子Ｎ１の折り曲げ部Ｎ１ａの上側水平部分Ｎ１ａ１のねじ穴Ｎ１ａ１ｃの内周面Ｎ１ａ１ｃ１の上側部分Ｎ１ａ１ｃ１ａと負極端子Ｎ１の袋ナットＮ１ｂの接合部Ｎ１ｂ２の外周面Ｎ１ｂ２ｃとを嵌合させることなく、負極端子Ｎ１の折り曲げ部Ｎ１ａの上側水平部分Ｎ１ａ１のねじ穴Ｎ１ａ１ｃの内周面Ｎ１ａ１ｃ１の下側部分Ｎ１ａ１ｃ１ｂと負極端子Ｎ１の袋ナットＮ１ｂの接合部Ｎ１ｂ２の外周面Ｎ１ｂ２ｃとを嵌合させることによって、負極端子Ｎ１の折り曲げ部Ｎ１ａと袋ナットＮ１ｂとが一体化せしめられている。

同様に、第１０の実施形態のパワー半導体モジュール１００では、図３０に示すように、交流端子Ｕの折り曲げ部Ｕａの上側水平部分Ｕａ１の厚さＴＵａ１が、交流端子Ｕの袋ナットＵｂの概略円筒状の接合部Ｕｂ２の長さＬＵｂ２よりも大きく設定されている。更に、図２７（Ｃ）および図３０に示すように、交流端子Ｕの折り曲げ部Ｕａの上側水平部分Ｕａ１のねじ穴Ｕａ１ｃの内周面Ｕａ１ｃ１の上側部分Ｕａ１ｃ１ａと交流端子Ｕの袋ナットＵｂの接合部Ｕｂ２の外周面Ｕｂ２ｃとを嵌合させることなく、交流端子Ｕの折り曲げ部Ｕａの上側水平部分Ｕａ１のねじ穴Ｕａ１ｃの内周面Ｕａ１ｃ１の下側部分Ｕａ１ｃ１ｂと交流端子Ｕの袋ナットＵｂの接合部Ｕｂ２の外周面Ｕｂ２ｃとを嵌合させることによって、交流端子Ｕの折り曲げ部Ｕａと袋ナットＵｂとが一体化せしめられている。

更に、第１０の実施形態のパワー半導体モジュール１００では、図２８（Ｂ）に示すように、正極端子Ｐ１の袋ナットＰ１ｂの概略円筒状の接合部Ｐ１ｂ２の内周面Ｐ１ｂ２ｂにテーパ状部Ｐ１ｂ２ｂ１と円筒状部Ｐ１ｂ２ｂ２とが形成されている。また、正極端子Ｐ１の袋ナットＰ１ｂの概略円筒状の接合部Ｐ１ｂ２の内周面Ｐ１ｂ２ｂの円筒状部Ｐ１ｂ２ｂ２が、テーパ状部Ｐ１ｂ２ｂ１よりも下側（図２８（Ｂ）の下側）に配置されている。更に、正極端子Ｐ１の袋ナットＰ１ｂのナット部Ｐ１ｂ１の雌ねじ部Ｐ１ｂ１ｃ１ａに連続する雌ねじ部Ｐ１ｂ２ｂ２ａが、円筒状部Ｐ１ｂ２ｂ２に形成されている。

また、第１０の実施形態のパワー半導体モジュール１００では、図２８（Ｂ）に示すように、正極端子Ｐ１の袋ナットＰ１ｂのナット部Ｐ１ｂ１の雌ねじ部Ｐ１ｂ１ｃ１ａに連続する雌ねじ部Ｐ１ｂ２ｂ２ａが、接合部Ｐ１ｂ２の内周面Ｐ１ｂ２ｂのテーパ状部Ｐ１ｂ２ｂ１に形成されていない。

更に、第１０の実施形態のパワー半導体モジュール１００では、図２９（Ｂ）に示すように、負極端子Ｎ１の袋ナットＮ１ｂの概略円筒状の接合部Ｎ１ｂ２の内周面Ｎ１ｂ２ｂにテーパ状部Ｎ１ｂ２ｂ１と円筒状部Ｎ１ｂ２ｂ２とが形成されている。また、負極端子Ｎ１の袋ナットＮ１ｂの概略円筒状の接合部Ｎ１ｂ２の内周面Ｎ１ｂ２ｂの円筒状部Ｎ１ｂ２ｂ２が、テーパ状部Ｎ１ｂ２ｂ１よりも下側（図２９（Ｂ）の下側）に配置されている。更に、負極端子Ｎ１の袋ナットＮ１ｂのナット部Ｎ１ｂ１の雌ねじ部Ｎ１ｂ１ｃ１ａに連続する雌ねじ部Ｎ１ｂ２ｂ２ａが、円筒状部Ｎ１ｂ２ｂ２に形成されている。

また、第１０の実施形態のパワー半導体モジュール１００では、図２９（Ｂ）に示すように、負極端子Ｎ１の袋ナットＮ１ｂのナット部Ｎ１ｂ１の雌ねじ部Ｎ１ｂ１ｃ１ａに連続する雌ねじ部Ｎ１ｂ２ｂ２ａが、接合部Ｎ１ｂ２の内周面Ｎ１ｂ２ｂのテーパ状部Ｎ１ｂ２ｂ１に形成されていない。

更に、第１０の実施形態のパワー半導体モジュール１００では、図３０（Ｂ）に示すように、交流端子Ｕの袋ナットＵｂの概略円筒状の接合部Ｕｂ２の内周面Ｕｂ２ｂにテーパ状部Ｕｂ２ｂ１と円筒状部Ｕｂ２ｂ２とが形成されている。また、交流端子Ｕの袋ナットＵｂの概略円筒状の接合部Ｕｂ２の内周面Ｕｂ２ｂの円筒状部Ｕｂ２ｂ２が、テーパ状部Ｕｂ２ｂ１よりも下側（図３０（Ｂ）の下側）に配置されている。更に、交流端子Ｕの袋ナットＵｂのナット部Ｕｂ１の雌ねじ部Ｕｂ１ｃ１ａに連続する雌ねじ部Ｕｂ２ｂ２ａが、円筒状部Ｕｂ２ｂ２に形成されている。

また、第１０の実施形態のパワー半導体モジュール１００では、図３０（Ｂ）に示すように、交流端子Ｕの袋ナットＵｂのナット部Ｕｂ１の雌ねじ部Ｕｂ１ｃ１ａに連続する雌ねじ部Ｕｂ２ｂ２ａが、接合部Ｕｂ２の内周面Ｕｂ２ｂのテーパ状部Ｕｂ２ｂ１に形成されていない。

更に、第１０の実施形態のパワー半導体モジュール１００では、正極端子Ｐ１（図２３（Ａ）、図２４および図２７（Ａ）参照）の袋ナットＰ１ｂ（図２８（Ｂ）参照）の中心軸線Ｐ１ｂ’（図２８（Ｂ）参照）に垂直な水平断面内における袋ナットＰ１ｂ（図２８（Ｂ）参照）のナット部Ｐ１ｂ１（図２８（Ｂ）参照）の外周面Ｐ１ｂ１ｄ（図２８（Ｂ）参照）の形状が円形に設定されている。

また、第１０の実施形態のパワー半導体モジュール１００では、負極端子Ｎ１（図２３（Ａ）、図２４（Ａ）および図２７（Ｂ）参照）の袋ナットＮ１ｂ（図２９（Ｂ）参照）の中心軸線Ｎ１ｂ’（図２９（Ｂ）参照）に垂直な水平断面内における袋ナットＮ１ｂ（図２９（Ｂ）参照）のナット部Ｎ１ｂ１（図２９（Ｂ）参照）の外周面Ｎ１ｂ１ｄ（図２９（Ｂ）参照）の形状が円形に設定されている。

更に、第１０の実施形態のパワー半導体モジュール１００では、交流端子Ｕ（図２３（Ａ）、図２４および図２７（Ｃ）参照）の袋ナットＵｂ（図３０（Ｂ）参照）の中心軸線Ｕｂ’（図３０（Ｂ）参照）に垂直な水平断面内における袋ナットＵｂ（図３０（Ｂ）参照）のナット部Ｕｂ１（図３０（Ｂ）参照）の外周面Ｕｂ１ｄ（図３０（Ｂ）参照）の形状が円形に設定されている。

第１０の実施形態のパワー半導体モジュール１００では、３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）とＶ相ＰＶ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）とが設けられているが、第１１の実施形態のパワー半導体モジュール１００では、代わりに、Ｖ相ＰＶ（図２（Ｄ）参照）とＷ相ＰＷ（図２（Ｄ）参照）とを省略し、第１１の実施形態のパワー半導体モジュール１００によって３相インバータ回路のＵ相ＰＵ（図２（Ｄ）参照）のみを構成することも可能である。

第１０の実施形態のパワー半導体モジュール１００では、放熱部材１（図１５（Ｂ）および図１７参照）として水冷タイプのものが用いられるが、第１２の実施形態のパワー半導体モジュール１００では、代わりに、放熱部材として、放熱フィンを有する空冷タイプのものを用いることも可能である。

第１３の実施形態では、上述した第１から第１２の実施形態を適宜組み合わせることも可能である。

本発明のパワー半導体モジュールは、例えば電気自動車、ハイブリッドカーなどに用いられる車載用パワー半導体モジュールに適用可能である。

１ 放熱部材
１ａ 中央部
１ａ１ 冷却水路
１ｂ，１ｃ 端部
１ｂ１，１ｃ１ 冷却水路
２ＵＵ，２ＵＬ，２Ｕ 絶縁基板
２ＵＵ１，２ＵＵ２，２ＵＵ３ 導体パターン
２ＵＬ１，２ＵＬ２，２ＵＬ３ 導体パターン
２Ｕａ，２Ｕｂ，２Ｕｃ，２Ｕｄ，２Ｕｅ 導体パターン
ＱＵＵａ，ＱＵＵｂ，ＱＵＵｃ，ＱＵＵｄ ＩＧＢＴチップ
ＱＵＬａ，ＱＵＬｂ，ＱＵＬｃ，ＱＵＬｄ ＩＧＢＴチップ
ＦＷＤＵＵａ，ＦＷＤＵＵｂ ダイオードチップ
ＦＷＤＵＵｃ，ＦＷＤＵＵｄ ダイオードチップ
ＦＷＤＵＬａ，ＦＷＤＵＬｂ ダイオードチップ
ＦＷＤＵＬｃ，ＦＷＤＵＬｄ ダイオードチップ
ＴＭＵＵ，ＴＭＵＬ，ＴＭＵ サーミスタ
３ＵＵ１ａ，３ＵＵ１ｂ，３ＵＵ１ｃ，３ＵＵ１ｄ ワイヤ
３ＵＬ１ａ，３ＵＬ１ｂ，３ＵＬ１ｃ，３ＵＬ１ｄ ワイヤ
３ＵＵ２ａ，３ＵＵ２ｂ，３ＵＵ２ｃ，３ＵＵ２ｄ ワイヤ
３ＵＬ２ａ，３ＵＬ２ｂ，３ＵＬ２ｃ，３ＵＬ２ｄ ワイヤ
３ＵＵ３ａ，３ＵＵ３ｂ，３ＵＵ３ｃ，３ＵＵ３ｄ ワイヤ
３ＵＬ３ａ，３ＵＬ３ｂ，３ＵＬ３ｃ，３ＵＬ３ｄ ワイヤ
Ｐ１，Ｐ２，Ｐ３，Ｎ１，Ｎ２，Ｎ３ 端子
Ｐ１ａ，Ｎ１ａ 折り曲げ部
Ｐ１ａ１，Ｐ１ａ２，Ｐ１ａ２’，Ｐ１ａ３ 部分
Ｐ１ａ４ 部分
Ｐ１ａ１ａ，Ｐ１ａ１ｂ 表面
Ｐ１ａ１ｃ ねじ穴
Ｐ１ａ１ｃ’ 中心軸線
Ｐ１ａ１ｃ１ 内周面
Ｐ１ａ１ｃ１ａ，Ｐ１ａ１ｃ１ｂ 部分
Ｐ１ｂ 袋ナット
Ｐ１ｂ’ 中心軸線
Ｐ１ｂ１ ナット部
Ｐ１ｂ１ａ，Ｐ１ｂ１ｂ 面
Ｐ１ｂ１ｃ ねじ穴
Ｐ１ｂ１ｃ１ 内側表面
Ｐ１ｂ１ｃ１ａ 雌ねじ部
Ｐ１ｂ１ｄ 外周面
Ｐ１ｂ２ 接合部
Ｐ１ｂ２ｂ 内周面
Ｐ１ｂ２ｂ１ テーパ状部
Ｐ１ｂ２ｂ２ 円筒状部
Ｐ１ｂ２ｂ２ａ 雌ねじ部
Ｐ１ｂ２ｃ 外周面
Ｎ１ａ１，Ｎ１ａ２，Ｎ１ａ２’，Ｎ１ａ３ 部分
Ｎ１ａ４ 部分
Ｎ１ａ１ａ，Ｎ１ａ１ｂ 表面
Ｎ１ａ１ｃ ねじ穴
Ｎ１ａ１ｃ’ 中心軸線
Ｎ１ａ１ｃ１ 内周面
Ｎ１ａ１ｃ１ａ，Ｎ１ａ１ｃ１ｂ 部分
Ｎ１ｂ 袋ナット
Ｎ１ｂ’ 中心軸線
Ｎ１ｂ１ ナット部
Ｎ１ｂ１ａ，Ｐ１ｂ１ｂ 面
Ｎ１ｂ１ｃ ねじ穴
Ｎ１ｂ１ｃ１ 内側表面
Ｎ１ｂ１ｃ１ａ 雌ねじ部
Ｎ１ｂ１ｄ 外周面
Ｎ１ｂ２ 接合部
Ｎ１ｂ２ｂ 内周面
Ｎ１ｂ２ｂ１ テーパ状部
Ｎ１ｂ２ｂ２ 円筒状部
Ｎ１ｂ２ｂ２ａ 雌ねじ部
Ｎ１ｂ２ｃ 外周面
ＵＵ，ＶＵ，ＷＵ，ＵＬ，ＶＬ，ＷＬ 端子
Ｕ，Ｖ，Ｗ 端子
Ｕａ 折り曲げ部
Ｕａ１，Ｕａ２，Ｕａ２’，Ｕａ３ 部分
Ｕａ４ 部分
Ｕａ１ａ，Ｕａ１ｂ 表面
Ｕａ１ｃ ねじ穴
Ｕａ１ｃ’ 中心軸線
Ｕａ１ｃ１ 内周面
Ｕａ１ｃ１ａ，Ｕａ１ｃ１ｂ 部分
Ｕｂ 袋ナット
Ｕｂ’ 中心軸線
Ｕｂ１ ナット部
Ｕｂ１ａ，Ｕｂ１ｂ 面
Ｕｂ１ｃ ねじ穴
Ｕｂ１ｃ１ 内側表面
Ｕｂ１ｃ１ａ 雌ねじ部
Ｕｂ１ｄ 外周面
Ｕｂ２ 接合部
Ｕｂ２ｂ 内周面
Ｕｂ２ｂ１ テーパ状部
Ｕｂ２ｂ２ 円筒状部
Ｕｂ２ｂ２ａ 雌ねじ部
Ｕｂ２ｃ 外周面
ＧＵＵ，ＧＶＵ，ＧＷＵ 端子
ＧＵＬ，ＧＶＬ，ＧＷＬ 端子
４ 樹脂
５ 外囲ケース
６ａ，６ｂ，６ｃ カバー
１００ パワー半導体モジュール
ＰＵ Ｕ相
ＰＶ Ｖ相
ＰＷ Ｗ相
ＰＵＵ，ＰＶＵ，ＰＷＵ 上アーム
ＰＵＬ，ＰＶＬ，ＰＷＬ 下アーム
ＱＵＵ，ＱＶＵ，ＱＷＵ ＩＧＢＴ
ＱＵＬ，ＱＶＬ，ＱＷＬ ＩＧＢＴ
ＦＷＤＵＵ，ＦＷＤＶＵ，ＦＷＤＷＵ ダイオード
ＦＷＤＵＬ，ＦＷＤＶＬ，ＦＷＤＷＬ ダイオード

Claims (12)

1. 第１導体パターン（２ＵＵ１）と第２導体パターン（２ＵＵ２）と第３導体パターン（２ＵＵ３）とを第１の方向に並べて第１絶縁基板（２ＵＵ）の上面に形成すると共に、第１導体パターン（２ＵＵ１）を隔てて第２導体パターン（２ＵＵ２）の反対側に第３導体パターン（２ＵＵ３）を配置し、
   第１絶縁基板（２ＵＵ）の下面と放熱部材（１）の上面とを接合し、
   第１ＩＧＢＴチップ（ＱＵＵａ）が第１ダイオードチップ（ＦＷＤＵＵａ）よりも第３導体パターン（２ＵＵ３）の近くに位置するように、第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）を第１の方向に並べて第１導体パターン（２ＵＵ１）に搭載し、かつ、第１ＩＧＢＴチップ（ＱＵＵａ）のコレクタ電極と第１導体パターン（２ＵＵ１）とを接続すると共に、第１ダイオードチップ（ＦＷＤＵＵａ）のカソード電極と第１導体パターン（２ＵＵ１）とを接続し、
   横長矩形の断面形状を有し、かつ、第１の方向に延びている第１ワイヤ（３ＵＵ１ａ）によって、第１ダイオードチップ（ＦＷＤＵＵａ）のアノード電極と第２導体パターン（２ＵＵ２）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第２ワイヤ（３ＵＵ２ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のエミッタ電極と第２導体パターン（２ＵＵ２）とを接続すると共に、第１ワイヤ（３ＵＵ１ａ）より小さい断面積を有し、かつ、第１の方向に延びている第３ワイヤ（３ＵＵ３ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のゲート電極と第３導体パターン（２ＵＵ３）とを接続し、
   ３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する正極端子（Ｐ１）と第１導体パターン（２ＵＵ１）とを接続すると共に、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１交流端子（ＵＵ）と第２導体パターン（２ＵＵ２）とを接続し、かつ、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１ゲート電極端子（ＧＵＵ）と第３導体パターン（２ＵＵ３）とを接続し、
   樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と正極端子（Ｐ１）の一部と第１交流端子（ＵＵ）の一部と第１ゲート電極端子（ＧＵＵ）の一部とを樹脂封止したパワー半導体モジュール（１００）において、
   第１ワイヤ（３ＵＵ１ａ）の第２導体パターン（２ＵＵ２）側の端部を隔てて第１ダイオードチップ（ＦＷＤＵＵａ）の反対側に、第２ワイヤ（３ＵＵ２ａ）の第２導体パターン（２ＵＵ２）側の端部を配置すると共に、第１ワイヤ（３ＵＵ１ａ）の上面の少なくとも一部と、第２ワイヤ（３ＵＵ２ａ）の下面の一部とを対向させ、
   第２ワイヤ（３ＵＵ２ａ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部あるいは第１交流端子（ＵＵ）の下面の一部とを対向させ、
   第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）または第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）または第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱されることを特徴とするパワー半導体モジュール（１００）。
2. 第２ＩＧＢＴチップ（ＱＵＵｂ）が第２ダイオードチップ（ＦＷＤＵＵｂ）よりも第３導体パターン（２ＵＵ３）の近くに位置するように、第２ＩＧＢＴチップ（ＱＵＵｂ）および第２ダイオードチップ（ＦＷＤＵＵｂ）を第１の方向に並べて第１導体パターン（２ＵＵ１）に搭載し、かつ、第１ＩＧＢＴチップ（ＱＵＵａ）および第２ＩＧＢＴチップ（ＱＵＵｂ）を第１の方向に垂直な第２の方向に並べて第１導体パターン（２ＵＵ１）に搭載すると共に、第１ダイオードチップ（ＦＷＤＵＵａ）および第２ダイオードチップ（ＦＷＤＵＵｂ）を第２の方向に並べて第１導体パターン（２ＵＵ１）に搭載し、かつ、第２ＩＧＢＴチップ（ＱＵＵｂ）のコレクタ電極と第１導体パターン（２ＵＵ１）とを接続すると共に、第２ダイオードチップ（ＦＷＤＵＵｂ）のカソード電極と第１導体パターン（２ＵＵ１）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第４ワイヤ（３ＵＵ１ｂ）によって、第２ダイオードチップ（ＦＷＤＵＵｂ）のアノード電極と第２導体パターン（２ＵＵ２）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第５ワイヤ（３ＵＵ２ｂ）によって、第２ＩＧＢＴチップ（ＱＵＵｂ）のエミッタ電極と第２導体パターン（２ＵＵ２）とを接続すると共に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第６ワイヤ（３ＵＵ３ｂ）によって、第２ＩＧＢＴチップ（ＱＵＵｂ）のゲート電極と第３導体パターン（２ＵＵ３）とを接続し、
   第２ワイヤ（３ＵＵ２ａ）の上面の少なくとも一部と、第１交流端子（ＵＵ）の下面の一部とを対向させ、
   第４ワイヤ（３ＵＵ１ｂ）の第２導体パターン（２ＵＵ２）側の端部を隔てて第２ダイオードチップ（ＦＷＤＵＵｂ）の反対側に、第５ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２ＵＵ２）側の端部を配置すると共に、第４ワイヤ（３ＵＵ１ｂ）の上面の少なくとも一部と、第５ワイヤ（３ＵＵ２ｂ）の下面の一部とを対向させ、
   第５ワイヤ（３ＵＵ２ｂ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部とを対向させ、
   樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＵｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）と第６ワイヤ（３ＵＵ３ｂ）と正極端子（Ｐ１）の一部と第１交流端子（ＵＵ）の一部と第１ゲート電極端子（ＧＵＵ）の一部とを樹脂封止し、
   第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第２ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第２ワイヤ（３ＵＵ２ａ）と第１交流端子（ＵＵ）との間に位置する樹脂（４）に伝熱され、次いで、第１交流端子（ＵＵ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第２ダイオードチップ（ＦＷＤＵＵｂ）が発生した熱の一部が、第４ワイヤ（３ＵＵ１ｂ）に伝熱され、次いで、第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）との間に位置する樹脂（４）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）と正極端子（Ｐ１）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第２ＩＧＢＴチップ（ＱＵＵｂ）が発生した熱の一部が、第５ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第５ワイヤ（３ＵＵ２ｂ）と正極端子（Ｐ１）との間に位置する樹脂（４）に伝熱され、次いで、正極端子（Ｐ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）との第２の方向の中間位置で正極端子（Ｐ１）と第１導体パターン（２ＵＵ１）とを接続し、
   第２ワイヤ（３ＵＵ２ａ）の第２導体パターン（２ＵＵ２）側の端部と第５ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２ＵＵ２）側の端部との第２の方向の中間位置で第１交流端子（ＵＵ）と第２導体パターン（２ＵＵ２）とを接続したことを特徴とする請求項１に記載のパワー半導体モジュール（１００）。
3. 第４導体パターン（２ＵＬ１）と第５導体パターン（２ＵＬ２）と第６導体パターン（２ＵＬ３）とを第１の方向に並べて第２絶縁基板（２ＵＬ）の下面に形成すると共に、第４導体パターン（２ＵＬ１）を隔てて第５導体パターン（２ＵＬ２）の反対側に第６導体パターン（２ＵＬ３）を配置し、
   第２絶縁基板（２ＵＬ）の上面と放熱部材（１）の下面とを接合し、
   第３ＩＧＢＴチップ（ＱＵＬａ）が第３ダイオードチップ（ＦＷＤＵＬａ）よりも第６導体パターン（２ＵＬ３）の近くに位置するように、第３ＩＧＢＴチップ（ＱＵＬａ）および第３ダイオードチップ（ＦＷＤＵＬａ）を第１の方向に並べて第４導体パターン（２ＵＬ１）に搭載し、かつ、第３ＩＧＢＴチップ（ＱＵＬａ）のコレクタ電極と第４導体パターン（２ＵＬ１）とを接続すると共に、第３ダイオードチップ（ＦＷＤＵＬａ）のカソード電極と第４導体パターン（２ＵＬ１）とを接続し、
   第４ＩＧＢＴチップ（ＱＵＬｂ）が第４ダイオードチップ（ＦＷＤＵＬｂ）よりも第６導体パターン（２ＵＬ３）の近くに位置するように、第４ＩＧＢＴチップ（ＱＵＬｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）を第１の方向に並べて第４導体パターン（２ＵＬ１）に搭載し、かつ、第３ＩＧＢＴチップ（ＱＵＬａ）および第４ＩＧＢＴチップ（ＱＵＬｂ）を第２の方向に並べて第４導体パターン（２ＵＬ１）に搭載すると共に、第３ダイオードチップ（ＦＷＤＵＬａ）および第４ダイオードチップ（ＦＷＤＵＬｂ）を第２の方向に並べて第４導体パターン（２ＵＬ１）に搭載し、かつ、第４ＩＧＢＴチップ（ＱＵＬｂ）のコレクタ電極と第４導体パターン（２ＵＬ１）とを接続すると共に、第４ダイオードチップ（ＦＷＤＵＬｂ）のカソード電極と第４導体パターン（２ＵＵ１）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第７ワイヤ（３ＵＬ１ａ）によって、第３ダイオードチップ（ＦＷＤＵＬａ）のアノード電極と第５導体パターン（２ＵＬ２）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第８ワイヤ（３ＵＬ２ａ）によって、第３ＩＧＢＴチップ（ＱＵＬａ）のエミッタ電極と第５導体パターン（２ＵＬ２）とを接続すると共に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第９ワイヤ（３ＵＬ３ａ）によって、第３ＩＧＢＴチップ（ＱＵＬａ）のゲート電極と第６導体パターン（２ＵＬ３）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１０ワイヤ（３ＵＬ１ｂ）によって、第４ダイオードチップ（ＦＷＤＵＬｂ）のアノード電極と第５導体パターン（２ＵＬ２）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１１ワイヤ（３ＵＬ２ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のエミッタ電極と第５導体パターン（２ＵＬ２）とを接続すると共に、第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１２ワイヤ（３ＵＬ３ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のゲート電極と第６導体パターン（２ＵＬ３）とを接続し、
   ３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する負極端子（Ｎ１）と第５導体パターン（２ＵＬ２）とを接続すると共に、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２交流端子（ＵＬ）であって、第１交流端子（ＵＵ）に電気的に接続される第２交流端子（ＵＬ）と第４導体パターン（２ＵＬ１）とを接続し、かつ、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２ゲート電極端子（ＧＵＬ）と第６導体パターン（２ＵＬ３）とを接続し、
   第７ワイヤ（３ＵＬ１ａ）の第５導体パターン（２ＵＬ２）側の端部を隔てて第３ダイオードチップ（ＦＷＤＵＬａ）の反対側に、第８ワイヤ（３ＵＬ２ａ）の第５導体パターン（２ＵＬ２）側の端部を配置すると共に、第７ワイヤ（３ＵＬ１ａ）の下面の少なくとも一部と、第８ワイヤ（３ＵＬ２ａ）の上面の一部とを対向させ、
   第８ワイヤ（３ＵＬ２ａ）の下面の少なくとも一部と、負極端子（Ｎ１）の上面の一部とを対向させ、
   第１０ワイヤ（３ＵＬ１ｂ）の第５導体パターン（２ＵＬ２）側の端部を隔てて第４ダイオードチップ（ＦＷＤＵＬｂ）の反対側に、第１１ワイヤ（３ＵＬ２ｂ）の第５導体パターン（２ＵＬ２）側の端部を配置すると共に、第１０ワイヤ（３ＵＬ１ｂ）の下面の少なくとも一部と、第１１ワイヤ（３ＵＬ２ｂ）の上面の一部とを対向させ、
   第１１ワイヤ（３ＵＬ２ｂ）の下面の少なくとも一部と、第２交流端子（ＵＬ）の上面の一部とを対向させ、
   樹脂（４）により、放熱部材（１）の一部と第１絶縁基板（２ＵＵ）と第２絶縁基板（２ＵＬ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＵｂ）と第３ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＵｂ）と第３ダイオードチップ（ＦＷＤＵＬａ）と第４ダイオードチップ（ＦＷＤＵＬｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＵ２ａ）と第３ワイヤ（３ＵＵ３ａ）と第４ワイヤ（３ＵＵ１ｂ）と第５ワイヤ（３ＵＵ２ｂ）と第６ワイヤ（３ＵＵ３ｂ）と第７ワイヤ（３ＵＬ１ａ）と第８ワイヤ（３ＵＬ２ａ）と第９ワイヤ（３ＵＬ３ａ）と第１０ワイヤ（３ＵＬ１ｂ）と第１１ワイヤ（３ＵＬ２ｂ）と第１２ワイヤ（３ＵＬ３ｂ）と正極端子（Ｐ１）の一部と負極端子（Ｎ１）の一部と第１交流端子（ＵＵ）の一部と第２交流端子（ＵＬ）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とを樹脂封止し、
   第３ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部が、第７ワイヤ（３ＵＬ１ａ）に伝熱され、次いで、第７ワイヤ（３ＵＬ１ａ）と第８ワイヤ（３ＵＬ２ａ）との間に位置する樹脂（４）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）と負極端子（Ｎ１）との間に位置する樹脂（４）に伝熱され、次いで、負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第３ＩＧＢＴチップ（ＱＵＬａ）が発生した熱の一部が、第８ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第８ワイヤ（３ＵＬ２ａ）と負極端子（Ｎ１）との間に位置する樹脂（４）に伝熱され、次いで、負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱の一部が、第１０ワイヤ（３ＵＬ１ｂ）に伝熱され、次いで、第１０ワイヤ（３ＵＬ１ｂ）と第１１ワイヤ（３ＵＬ２ｂ）との間に位置する樹脂（４）に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）と第２交流端子（ＵＬ）との間に位置する樹脂（４）に伝熱され、次いで、第２交流端子（ＵＬ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第４ＩＧＢＴチップ（ＱＵＬｂ）が発生した熱の一部が、第１１ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１１ワイヤ（３ＵＬ２ｂ）と第２交流端子（ＵＬ）との間に位置する樹脂（４）に伝熱され、次いで、第２交流端子（ＵＬ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第３ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）との第２の方向の中間位置で第２交流端子（ＵＬ）と第４導体パターン（２ＵＬ１）とを接続し、
   第８ワイヤ（３ＵＬ２ａ）の第５導体パターン（２ＵＬ２）側の端部と第１１ワイヤ（３ＵＬ２ｂ）の第５導体パターン（２ＵＬ２）側の端部との第２の方向の中間位置で負極端子（Ｎ１）と第５導体パターン（２ＵＬ２）とを接続し、
   ねじ穴（Ｐ１ａ１ｃ）が形成された上側水平部分（Ｐ１ａ１）と、その上側水平部分（Ｐ１ａ１）に隣接する鉛直部分（Ｐ１ａ２）と、その鉛直部分（Ｐ１ａ２）に隣接する下側水平部分（Ｐ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｐ１ａ）と、下側が閉じているねじ穴（Ｐ１ｂ１ｃ）を有する袋ナット（Ｐ１ｂ）とを正極端子（Ｐ１）に設け、
   ナットとしての機能を有するナット部（Ｐ１ｂ１）と、折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に接合するためにナット部（Ｐ１ｂ１）の上面（Ｐ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｐ１ｂ２）とを、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）に形成し、
   ねじ穴（Ｎ１ａ１ｃ）が形成された下側水平部分（Ｎ１ａ１）と、その下側水平部分（Ｎ１ａ１）に隣接する鉛直部分（Ｎ１ａ２）と、その鉛直部分（Ｎ１ａ２）に隣接する上側水平部分（Ｎ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｎ１ａ）と、上側が閉じているねじ穴（Ｎ１ｂ１ｃ）を有する袋ナット（Ｎ１ｂ）とを負極端子（Ｎ１）に設け、
   ナットとしての機能を有するナット部（Ｎ１ｂ１）と、折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）に接合するためにナット部（Ｎ１ｂ１）の下面（Ｎ１ｂ１ａ）から下側に延びている概略円筒状の接合部（Ｎ１ｂ２）とを、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）に形成し、
   正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）に対して正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）を圧入することによって正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）に対して負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）を圧入することによって負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させた状態で、樹脂封止し、
   正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の上面（Ｎ１ｂ１ｂ）との間に、放熱部材（１）を配置することなく、樹脂（４）を配置したことを特徴とする請求項２に記載のパワー半導体モジュール（１００）。
4. 正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の厚さ（ＴＰ１ａ１）を正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の長さ（ＬＰ１ｂ２）よりも大きく設定し、
   正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の上側部分（Ｐ１ａ１ｃ１ａ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることなく、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の下側部分（Ｐ１ａ１ｃ１ｂ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることによって、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、
   負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）の厚さ（ＴＮ１ａ１）を負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の長さ（ＬＮ１ｂ２）よりも大きく設定し、
   負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の下側部分（Ｎ１ａ１ｃ１ａ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることなく、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の下側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の上側部分（Ｎ１ａ１ｃ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることによって、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させたことを特徴とする請求項３に記載のパワー半導体モジュール（１００）。
5. 正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）にテーパ状部（Ｐ１ｂ２ｂ１）と円筒状部（Ｐ１ｂ２ｂ２）とを形成し、
   正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）の円筒状部（Ｐ１ｂ２ｂ２）をテーパ状部（Ｐ１ｂ２ｂ１）よりも下側に配置し、
   正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の雌ねじ部（Ｐ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｐ１ｂ２ｂ２ａ）を、接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）のテーパ状部（Ｐ１ｂ２ｂ１）に形成せず、円筒状部（Ｐ１ｂ２ｂ２）のみに形成し、
   負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）にテーパ状部（Ｎ１ｂ２ｂ１）と円筒状部（Ｎ１ｂ２ｂ２）とを形成し、
   負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）の円筒状部（Ｎ１ｂ２ｂ２）をテーパ状部（Ｎ１ｂ２ｂ１）よりも上側に配置し、
   負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の雌ねじ部（Ｎ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｎ１ｂ２ｂ２ａ）を、接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）のテーパ状部（Ｎ１ｂ２ｂ１）に形成せず、円筒状部（Ｎ１ｂ２ｂ２）のみに形成したことを特徴とする請求項４に記載のパワー半導体モジュール（１００）。
6. 正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の中心軸線（Ｐ１ｂ’）に垂直な断面内における袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の外周面（Ｐ１ｂ１ｄ）の形状を円形に設定し、
   負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の中心軸線（Ｎ１ｂ’）に垂直な断面内における袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の外周面（Ｎ１ｂ１ｄ）の形状を円形に設定したことを特徴とする請求項５に記載のパワー半導体モジュール（１００）。
7. 第１導体パターン（２Ｕａ）と第２導体パターン（２Ｕｂ）と第３導体パターン（２Ｕｃ）と第４導体パターン（２Ｕｄ）と第５導体パターン（２Ｕｅ）とを第１の方向に並べて絶縁基板（２Ｕ）の上面に形成し、
   第２導体パターン（２Ｕｂ）を隔てて第１導体パターン（２Ｕａ）の反対側に第３導体パターン（２Ｕｃ）を配置し、
   第１導体パターン（２Ｕａ）を隔てて第２導体パターン（２Ｕｂ）の反対側に第４導体パターン（２Ｕｄ）を配置し、
   第３導体パターン（２Ｕｃ）を隔てて第２導体パターン（２Ｕｂ）の反対側に第５導体パターン（２Ｕｅ）を配置し、
   絶縁基板（２Ｕ）の下面と放熱部材（１）の上面とを接合し、
   第１ＩＧＢＴチップ（ＱＵＵａ）が第１ダイオードチップ（ＦＷＤＵＵａ）よりも第４導体パターン（２Ｕｄ）の近くに位置するように、第１ＩＧＢＴチップ（ＱＵＵａ）および第１ダイオードチップ（ＦＷＤＵＵａ）を第１の方向に並べて第１導体パターン（２Ｕａ）に搭載し、かつ、第１ＩＧＢＴチップ（ＱＵＵａ）のコレクタ電極と第１導体パターン（２Ｕａ）とを接続すると共に、第１ダイオードチップ（ＦＷＤＵＵａ）のカソード電極と第１導体パターン（２Ｕａ）とを接続し、
   第２ＩＧＢＴチップ（ＱＵＬａ）が第２ダイオードチップ（ＦＷＤＵＬａ）よりも第１導体パターン（２Ｕａ）の近くに位置するように、第２ＩＧＢＴチップ（ＱＵＬａ）および第２ダイオードチップ（ＦＷＤＵＬａ）を第１の方向に並べて第２導体パターン（２Ｕｂ）に搭載し、かつ、第２ＩＧＢＴチップ（ＱＵＬａ）のコレクタ電極と第２導体パターン（２Ｕｂ）とを接続すると共に、第２ダイオードチップ（ＦＷＤＵＬａ）のカソード電極と第２導体パターン（２Ｕｂ）とを接続し、
   横長矩形の断面形状を有し、かつ、第１の方向に延びている第１ワイヤ（３ＵＵ１ａ）によって、第１ダイオードチップ（ＦＷＤＵＵａ）のアノード電極と第２導体パターン（２Ｕｂ）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第２ワイヤ（３ＵＬ１ａ）によって、第２ダイオードチップ（ＦＷＤＵＬａ）のアノード電極と第３導体パターン（２Ｕｃ）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第３ワイヤ（３ＵＵ２ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のエミッタ電極と第２導体パターン（２Ｕｂ）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第４ワイヤ（３ＵＬ２ａ）によって、第２ＩＧＢＴチップ（ＱＵＬａ）のエミッタ電極と第３導体パターン（２Ｕｃ）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）より小さい断面積を有し、かつ、第１の方向に延びている第５ワイヤ（３ＵＵ３ａ）によって、第１ＩＧＢＴチップ（ＱＵＵａ）のゲート電極と第４導体パターン（２Ｕｄ）とを接続し、
   第５ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第６ワイヤ（３ＵＬ３ａ）によって、第２ＩＧＢＴチップ（ＱＵＬａ）のゲート電極と第５導体パターン（２Ｕｅ）とを接続し、
   ３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する正極端子（Ｐ１）と、３相インバータ回路のＵ相（ＰＵ）の一部を構成する交流端子（Ｕ）と、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する負極端子（Ｎ１）と、３相インバータ回路のＵ相（ＰＵ）の上アーム（ＰＵＵ）の一部を構成する第１ゲート電極端子（ＧＵＵ）と、３相インバータ回路のＵ相（ＰＵ）の下アーム（ＰＵＬ）の一部を構成する第２ゲート電極端子（ＧＵＬ）とを支持する外囲ケース（５）を放熱部材（１）に接合し、
   正極端子（Ｐ１）と第１導体パターン（２Ｕａ）とを電気的に接続し、
   交流端子（Ｕ）と第２導体パターン（２Ｕｂ）とを電気的に接続し、
   負極端子（Ｎ１）と第３導体パターン（２Ｕｃ）とを電気的に接続し、
   第１ゲート電極端子（ＧＵＵ）と第４導体パターン（２Ｕｄ）とを電気的に接続し、
   第２ゲート電極端子（ＧＵＬ）と第５導体パターン（２Ｕｅ）とを電気的に接続し、
   外囲ケース（５）内に充填されたゲル状樹脂によって、放熱部材（１）の一部と絶縁基板（２Ｕ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＬａ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＬａ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＬ１ａ）と第３ワイヤ（３ＵＵ２ａ）と第４ワイヤ（３ＵＬ２ａ）と第５ワイヤ（３ＵＵ３ａ）と第６ワイヤ（３ＵＬ３ａ）と正極端子（Ｐ１）の一部と交流端子（ＵＵ）の一部と負極端子（Ｎ１）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とを封止したパワー半導体モジュール（１００）において、
   第１ワイヤ（３ＵＵ１ａ）の第２導体パターン（２Ｕｂ）側の端部を隔てて第１ダイオードチップ（ＦＷＤＵＵａ）の反対側に、第３ワイヤ（３ＵＵ２ａ）の第２導体パターン（２Ｕｂ）側の端部を配置すると共に、第１ワイヤ（３ＵＵ１ａ）の上面の少なくとも一部と、第３ワイヤ（３ＵＵ２ａ）の下面の一部とを対向させ、
   第２ワイヤ（３ＵＬ１ａ）の第３導体パターン（２Ｕｃ）側の端部を隔てて第２ダイオードチップ（ＦＷＤＵＬａ）の反対側に、第４ワイヤ（３ＵＬ２ａ）の第３導体パターン（２Ｕｃ）側の端部を配置すると共に、第２ワイヤ（３ＵＬ１ａ）の上面の少なくとも一部と、第４ワイヤ（３ＵＬ２ａ）の下面の一部とを対向させ、
   第３ワイヤ（３ＵＵ２ａ）の上面および第４ワイヤ（３ＵＬ２ａ）の上面の少なくとも一部と、正極端子（Ｐ１）の下面の一部あるいは負極端子（Ｎ１）の下面の一部とを対向させ、
   第１ダイオードチップ（ＦＷＤＵＵａ）が発生した熱の一部が、第１ワイヤ（３ＵＵ１ａ）に伝熱され、次いで、第１ワイヤ（３ＵＵ１ａ）と第３ワイヤ（３ＵＵ２ａ）との間に位置するゲル状樹脂に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第１ＩＧＢＴチップ（ＱＵＵａ）が発生した熱の一部が、第３ワイヤ（３ＵＵ２ａ）に伝熱され、次いで、第３ワイヤ（３ＵＵ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第２ダイオードチップ（ＦＷＤＵＬａ）が発生した熱の一部が、第２ワイヤ（３ＵＬ１ａ）に伝熱され、次いで、第２ワイヤ（３ＵＬ１ａ）と第４ワイヤ（３ＵＬ２ａ）との間に位置するゲル状樹脂に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第２ＩＧＢＴチップ（ＱＵＬａ）が発生した熱の一部が、第４ワイヤ（３ＵＬ２ａ）に伝熱され、次いで、第４ワイヤ（３ＵＬ２ａ）と正極端子（Ｐ１）または負極端子（Ｎ１）との間に位置するゲル状樹脂に伝熱され、次いで、正極端子（Ｐ１）または負極端子（Ｎ１）に伝熱されてパワー半導体モジュール（１００）の外部に放熱されることを特徴とするパワー半導体モジュール（１００）。
8. 第３ＩＧＢＴチップ（ＱＵＵｂ）が第３ダイオードチップ（ＦＷＤＵＵｂ）よりも第４導体パターン（２Ｕｄ）の近くに位置するように、第３ＩＧＢＴチップ（ＱＵＵｂ）および第３ダイオードチップ（ＦＷＤＵＵｂ）を第１の方向に並べて第１導体パターン（２Ｕａ）に搭載し、かつ、第１ＩＧＢＴチップ（ＱＵＵａ）および第３ＩＧＢＴチップ（ＱＵＵｂ）を第１の方向に垂直な第２の方向に並べて第１導体パターン（２Ｕａ）に搭載すると共に、第１ダイオードチップ（ＦＷＤＵＵａ）および第３ダイオードチップ（ＦＷＤＵＵｂ）を第２の方向に並べて第１導体パターン（２Ｕａ）に搭載し、かつ、第３ＩＧＢＴチップ（ＱＵＵｂ）のコレクタ電極と第１導体パターン（２Ｕａ）とを接続すると共に、第３ダイオードチップ（ＦＷＤＵＵｂ）のカソード電極と第１導体パターン（２Ｕａ）とを接続し、
   第４ＩＧＢＴチップ（ＱＵＬｂ）が第４ダイオードチップ（ＦＷＤＵＬｂ）よりも第１導体パターン（２Ｕａ）の近くに位置するように、第４ＩＧＢＴチップ（ＱＵＬｂ）および第４ダイオードチップ（ＦＷＤＵＬｂ）を第１の方向に並べて第２導体パターン（２Ｕｂ）に搭載し、かつ、第２ＩＧＢＴチップ（ＱＵＬａ）および第４ＩＧＢＴチップ（ＱＵＬｂ）を第２の方向に並べて第２導体パターン（２Ｕｂ）に搭載すると共に、第２ダイオードチップ（ＦＷＤＵＬａ）および第４ダイオードチップ（ＦＷＤＵＬｂ）を第２の方向に並べて第２導体パターン（２Ｕｂ）に搭載し、かつ、第４ＩＧＢＴチップ（ＱＵＬｂ）のコレクタ電極と第２導体パターン（２Ｕｂ）とを接続すると共に、第４ダイオードチップ（ＦＷＤＵＬｂ）のカソード電極と第２導体パターン（２Ｕｂ）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第７ワイヤ（３ＵＵ１ｂ）によって、第３ダイオードチップ（ＦＷＤＵＵｂ）のアノード電極と第２導体パターン（２Ｕｂ）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第８ワイヤ（３ＵＬ１ｂ）によって、第４ダイオードチップ（ＦＷＤＵＬｂ）のアノード電極と第３導体パターン（２Ｕｃ）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第９ワイヤ（３ＵＵ２ｂ）によって、第３ＩＧＢＴチップ（ＱＵＵｂ）のエミッタ電極と第２導体パターン（２Ｕｂ）とを接続し、
   第１ワイヤ（３ＵＵ１ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１０ワイヤ（３ＵＬ２ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のエミッタ電極と第３導体パターン（２Ｕｃ）とを接続し、
   第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１１ワイヤ（３ＵＵ３ｂ）によって、第３ＩＧＢＴチップ（ＱＵＵｂ）のゲート電極と第４導体パターン（２Ｕｄ）とを接続し、
   第３ワイヤ（３ＵＵ３ａ）と同一の断面形状を有し、かつ、第１の方向に延びている第１２ワイヤ（３ＵＬ３ｂ）によって、第４ＩＧＢＴチップ（ＱＵＬｂ）のゲート電極と第５導体パターン（２Ｕｅ）とを接続し、
   外囲ケース（５）内に充填されたゲル状樹脂によって、放熱部材（１）の一部と絶縁基板（２Ｕ）と第１ＩＧＢＴチップ（ＱＵＵａ）と第２ＩＧＢＴチップ（ＱＵＬａ）と第３ＩＧＢＴチップ（ＱＵＵｂ）と第４ＩＧＢＴチップ（ＱＵＬｂ）と第１ダイオードチップ（ＦＷＤＵＵａ）と第２ダイオードチップ（ＦＷＤＵＬａ）と第３ダイオードチップ（ＦＷＤＵＵｂ）と第４ダイオードチップ（ＦＷＤＵＬｂ）と第１ワイヤ（３ＵＵ１ａ）と第２ワイヤ（３ＵＬ１ａ）と第３ワイヤ（３ＵＵ２ａ）と第４ワイヤ（３ＵＬ２ａ）と第５ワイヤ（３ＵＵ３ａ）と第６ワイヤ（３ＵＬ３ａ）と第７ワイヤ（３ＵＵ１ｂ）と第８ワイヤ（３ＵＬ１ｂ）と第９ワイヤ（３ＵＵ２ｂ）と第１０ワイヤ（３ＵＬ２ｂ）と第１１ワイヤ（３ＵＵ３ｂ）と第１２ワイヤ（３ＵＬ３ｂ）と正極端子（Ｐ１）の一部と交流端子（ＵＵ）の一部と負極端子（Ｎ１）の一部と第１ゲート電極端子（ＧＵＵ）の一部と第２ゲート電極端子（ＧＵＬ）の一部とを封止し、
   第７ワイヤ（３ＵＵ１ｂ）の第２導体パターン（２Ｕｂ）側の端部を隔てて第３ダイオードチップ（ＦＷＤＵＵｂ）の反対側に、第９ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２Ｕｂ）側の端部を配置すると共に、第７ワイヤ（３ＵＵ１ｂ）の上面の少なくとも一部と、第９ワイヤ（３ＵＵ２ｂ）の下面の一部とを対向させ、
   第８ワイヤ（３ＵＬ１ｂ）の第３導体パターン（２Ｕｃ）側の端部を隔てて第４ダイオードチップ（ＦＷＤＵＬｂ）の反対側に、第１０ワイヤ（３ＵＬ２ｂ）の第３導体パターン（２Ｕｃ）側の端部を配置すると共に、第８ワイヤ（３ＵＬ１ｂ）の上面の少なくとも一部と、第１０ワイヤ（３ＵＬ２ｂ）の下面の一部とを対向させ、
   第９ワイヤ（３ＵＵ２ｂ）の上面および第１０ワイヤ（３ＵＬ２ｂ）の上面の少なくとも一部と、交流端子（Ｕ）の下面の一部とを対向させ、
   第３ダイオードチップ（ＦＷＤＵＵｂ）が発生した熱の一部が、第７ワイヤ（３ＵＵ１ｂ）に伝熱され、次いで、第７ワイヤ（３ＵＵ１ｂ）と第９ワイヤ（３ＵＵ２ｂ）との間に位置するゲル状樹脂に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第３ＩＧＢＴチップ（ＱＵＵｂ）が発生した熱の一部が、第９ワイヤ（３ＵＵ２ｂ）に伝熱され、次いで、第９ワイヤ（３ＵＵ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第４ダイオードチップ（ＦＷＤＵＬｂ）が発生した熱の一部が、第８ワイヤ（３ＵＬ１ｂ）に伝熱され、次いで、第８ワイヤ（３ＵＬ１ｂ）と第１０ワイヤ（３ＵＬ２ｂ）との間に位置するゲル状樹脂に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第４ＩＧＢＴチップ（ＱＵＬｂ）が発生した熱の一部が、第１０ワイヤ（３ＵＬ２ｂ）
   に伝熱され、次いで、第１０ワイヤ（３ＵＬ２ｂ）と交流端子（Ｕ）との間に位置するゲル状樹脂に伝熱され、次いで、交流端子（Ｕ）に伝熱されてパワー半導体モジュール（１００）の外部に放熱され、
   第１ＩＧＢＴチップ（ＱＵＵａ）と第３ＩＧＢＴチップ（ＱＵＵｂ）との第２の方向の中間位置で正極端子（Ｐ１）と第１導体パターン（２Ｕａ）とを接続し、
   第３ワイヤ（３ＵＵ２ａ）の第２導体パターン（２Ｕｂ）側の端部と第９ワイヤ（３ＵＵ２ｂ）の第２導体パターン（２Ｕｂ）側の端部との第２の方向の中間位置であって、第２ＩＧＢＴチップ（ＱＵＬａ）と第４ＩＧＢＴチップ（ＱＵＬｂ）との第２の方向の中間位置で交流端子（Ｕ）と第２導体パターン（２Ｕｂ）とを接続し、
   第４ワイヤ（３ＵＬ２ａ）の第３導体パターン（２Ｕｃ）側の端部と第１０ワイヤ（３ＵＬ２ｂ）の第３導体パターン（２Ｕｃ）側の端部との第２の方向の中間位置で負極端子（Ｎ１）と第３導体パターン（２Ｕｃ）とを接続したことを特徴とする請求項７に記載のパワー半導体モジュール（１００）。
9. ねじ穴（Ｐ１ａ１ｃ）が形成された上側水平部分（Ｐ１ａ１）と、その上側水平部分（Ｐ１ａ１）に隣接する鉛直部分（Ｐ１ａ２）と、下側水平部分（Ｐ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｐ１ａ）と、下側が閉じているねじ穴（Ｐ１ｂ１ｃ）を有する袋ナット（Ｐ１ｂ）とを正極端子（Ｐ１）に設け、
   ナットとしての機能を有するナット部（Ｐ１ｂ１）と、折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）に接合するためにナット部（Ｐ１ｂ１）の上面（Ｐ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｐ１ｂ２）とを、正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）に形成し、
   ねじ穴（Ｎ１ａ１ｃ）が形成された上側水平部分（Ｎ１ａ１）と、その上側水平部分（Ｎ１ａ１）に隣接する鉛直部分（Ｎ１ａ２）と、下側水平部分（Ｎ１ａ３）とを有するように折り曲げられた折り曲げ部（Ｎ１ａ）と、下側が閉じているねじ穴（Ｎ１ｂ１ｃ）を有する袋ナット（Ｎ１ｂ）とを負極端子（Ｎ１）に設け、
   ナットとしての機能を有するナット部（Ｎ１ｂ１）と、折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）に接合するためにナット部（Ｎ１ｂ１）の上面（Ｎ１ｂ１ａ）から上側に延びている概略円筒状の接合部（Ｎ１ｂ２）とを、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）に形成し、
   ねじ穴（Ｕａ１ｃ）が形成された上側水平部分（Ｕａ１）と、その上側水平部分（Ｕａ１）に隣接する鉛直部分（Ｕａ２）と、下側水平部分（Ｕａ３）とを有するように折り曲げられた折り曲げ部（Ｕａ）と、下側が閉じているねじ穴（Ｕｂ１ｃ）を有する袋ナット（Ｕｂ）とを交流端子（Ｕ）に設け、
   ナットとしての機能を有するナット部（Ｕｂ１）と、折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）に接合するためにナット部（Ｕｂ１）の上面（Ｕｂ１ａ）から上側に延びている概略円筒状の接合部（Ｕｂ２）とを、交流端子（Ｕ）の袋ナット（Ｕｂ）に形成し、
   正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）に対して正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）を圧入することによって正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、かつ、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）に対して負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）を圧入することによって負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させ、かつ、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）に対して負極端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）を圧入することによって交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とを一体化させた状態で、外囲ケース（５）に支持され、
   正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の下面（Ｐ１ｂ１ｂ）と放熱部材（１）の上面との間、負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の下面（Ｎ１ｂ１ｂ）と放熱部材（１）
   の上面との間、および、交流端子（Ｕ）の袋ナット（Ｕｂ）の下面（Ｕｂ１ｂ）と放熱部材（１）の上面との間に、外囲ケース（５）の樹脂を配置したことを特徴とする請求項８に記載のパワー半導体モジュール（１００）。
10. 正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）の厚さ（ＴＰ１ａ１）を正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の長さ（ＬＰ１ｂ２）よりも大きく設定し、
    正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の上側部分（Ｐ１ａ１ｃ１ａ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることなく、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）の上側水平部分（Ｐ１ａ１）のねじ穴（Ｐ１ａ１ｃ）の内周面（Ｐ１ａ１ｃ１）の下側部分（Ｐ１ａ１ｃ１ｂ）と正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の接合部（Ｐ１ｂ２）の外周面（Ｐ１ｂ２ｃ）とを嵌合させることによって、正極端子（Ｐ１）の折り曲げ部（Ｐ１ａ）と袋ナット（Ｐ１ｂ）とを一体化させ、
    負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）の厚さ（ＴＮ１ａ１）を負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の長さ（ＬＮ１ｂ２）よりも大きく設定し、
    負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の上側部分（Ｎ１ａ１ｃ１ａ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることなく、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）の上側水平部分（Ｎ１ａ１）のねじ穴（Ｎ１ａ１ｃ）の内周面（Ｎ１ａ１ｃ１）の下側部分（Ｎ１ａ１ｃ１ｂ）と負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の接合部（Ｎ１ｂ２）の外周面（Ｎ１ｂ２ｃ）とを嵌合させることによって、負極端子（Ｎ１）の折り曲げ部（Ｎ１ａ）と袋ナット（Ｎ１ｂ）とを一体化させ、
    交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）の厚さ（ＴＵａ１）を負極端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の長さ（ＬＵｂ２）よりも大きく設定し、
    交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）の内周面（Ｕａ１ｃ１）の上側部分（Ｕａ１ｃ１ａ）と交流端子（Ｕ）の袋ナット（Ｕｂ）の接合部（Ｕｂ２）の外周面（Ｕｂ２ｃ）とを嵌合させることなく、交流端子（Ｕ）の折り曲げ部（Ｕａ）の上側水平部分（Ｕａ１）のねじ穴（Ｕａ１ｃ）の内周面（Ｕａ１ｃ１）の下側部分（Ｕａ１ｃ１ｂ）と交流端子（Ｕ）の袋ナット（Ｕｂ）の接合部（Ｕｂ２）の外周面（Ｕｂ２ｃ）とを嵌合させることによって、交流端子（Ｕ）の折り曲げ部（Ｕａ）と袋ナット（Ｕｂ）とを一体化させたことを特徴とする請求項９に記載のパワー半導体モジュール（１００）。
11. 正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）にテーパ状部（Ｐ１ｂ２ｂ１）と円筒状部（Ｐ１ｂ２ｂ２）とを形成し、
    正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の概略円筒状の接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）の円筒状部（Ｐ１ｂ２ｂ２）をテーパ状部（Ｐ１ｂ２ｂ１）よりも下側に配置し、
    正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の雌ねじ部（Ｐ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｐ１ｂ２ｂ２ａ）を、接合部（Ｐ１ｂ２）の内周面（Ｐ１ｂ２ｂ）のテーパ状部（Ｐ１ｂ２ｂ１）に形成せず、円筒状部（Ｐ１ｂ２ｂ２）のみに形成し、
    負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）にテーパ状部（Ｎ１ｂ２ｂ１）と円筒状部（Ｎ１ｂ２ｂ２）とを形成し、
    負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の概略円筒状の接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）の円筒状部（Ｎ１ｂ２ｂ２）をテーパ状部（Ｎ１ｂ２ｂ１）よりも下側に配置し、
    負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の雌ねじ部（Ｎ１ｂ１ｃ１ａ）に連続する雌ねじ部（Ｎ１ｂ２ｂ２ａ）を、接合部（Ｎ１ｂ２）の内周面（Ｎ１ｂ２ｂ）のテーパ状部（Ｎ１ｂ２ｂ１）に形成せず、円筒状部（Ｎ１ｂ２ｂ２）のみに形成し、
    交流端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）にテーパ状部（Ｕｂ２ｂ１）と円筒状部（Ｕｂ２ｂ２）とを形成し、
    交流端子（Ｕ）の袋ナット（Ｕｂ）の概略円筒状の接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）の円筒状部（Ｕｂ２ｂ２）をテーパ状部（Ｕｂ２ｂ１）よりも下側に配置し、
    交流端子（Ｕ）の袋ナット（Ｕｂ）のナット部（Ｕｂ１）の雌ねじ部（Ｕｂ１ｃ１ａ）に連続する雌ねじ部（Ｕｂ２ｂ２ａ）を、接合部（Ｕｂ２）の内周面（Ｕｂ２ｂ）のテーパ状部（Ｕｂ２ｂ１）に形成せず、円筒状部（Ｕｂ２ｂ２）のみに形成したことを特徴とする請求項１０に記載のパワー半導体モジュール（１００）。
12. 正極端子（Ｐ１）の袋ナット（Ｐ１ｂ）の中心軸線（Ｐ１ｂ’）に垂直な断面内における袋ナット（Ｐ１ｂ）のナット部（Ｐ１ｂ１）の外周面（Ｐ１ｂ１ｄ）の形状を円形に設定し、
    負極端子（Ｎ１）の袋ナット（Ｎ１ｂ）の中心軸線（Ｎ１ｂ’）に垂直な断面内における袋ナット（Ｎ１ｂ）のナット部（Ｎ１ｂ１）の外周面（Ｎ１ｂ１ｄ）の形状を円形に設定し、
    交流端子（Ｕ）の袋ナット（Ｕｂ）の中心軸線（Ｕｂ’）に垂直な断面内における袋ナット（Ｕｂ）のナット部（Ｕｂ１）の外周面（Ｕｂ１ｄ）の形状を円形に設定したことを特徴とする請求項１１に記載のパワー半導体モジュール（１００）。

Images