JP5831626B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5831626B2
JP5831626B2 JP2014507389A JP2014507389A JP5831626B2 JP 5831626 B2 JP5831626 B2 JP 5831626B2 JP 2014507389 A JP2014507389 A JP 2014507389A JP 2014507389 A JP2014507389 A JP 2014507389A JP 5831626 B2 JP5831626 B2 JP 5831626B2
Authority
JP
Japan
Prior art keywords
module
semiconductor
semiconductor modules
semiconductor device
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014507389A
Other languages
English (en)
Other versions
JPWO2013145619A1 (ja
Inventor
秀世 仲村
秀世 仲村
真史 堀尾
真史 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014507389A priority Critical patent/JP5831626B2/ja
Application granted granted Critical
Publication of JP5831626B2 publication Critical patent/JP5831626B2/ja
Publication of JPWO2013145619A1 publication Critical patent/JPWO2013145619A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、パワーデバイスなどを備えた複数の半導体モジュールによって構成された半導体装置及び半導体装置の製造方法に関する。
電力変換用インバータ装置は、電力変換装置のひとつとして広く用いられている。例えば、電気自動車やハイブリッド車などの駆動源には通常電動モータが用いられるが、インバータ装置はこの種のモータを制御するうえで多く利用されている。
このような電力変換装置には、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＦＷＤ（フリーホイーリングダイオード）などのパワーデバイスをモールド樹脂材料で所定形状に封止した半導体モジュールが用いられている。
そして、複数の半導体モジュールを組み合わせて電力変換装置を構成するようにしている。
従来、電気装置を囲繞する２つのモールドケースのようなモジュール型ブロックを並設して組み付ける際に、２つのモールドケースをヒンジ式に結合し、且つケースの一方を旋回させて他方のケースに当接させたときに、一方のケースに設けた舌状部の突出端が他方のケースの外面に係合して２つのモールドケースが相互に結合される相互結合手段を設けるようにしたモジュール型電気装置付ブロックが提案されている（例えば、特許文献１参照）。
また、他の組付方法として、インバータ装置の１つのアームを構成するモジュール化された主スイッチング素子を６個用意し、これらを２個ずつ３組に並べた状態で、各組の主スイッチング素子をＵ相主回路基板、Ｖ相主回路基板及びＷ相主回路基板で連結するようにしたインバータ装置が提案されている（例えば、特許文献２参照）。
さらに、他の組付方法としては、ヒートシンクの上面に３つの半導体モジュールを載置し、これらの半導体モジュールの上面に各半導体モジュールを横切って配置された板状バネを介して補強梁を配置し、ねじを補強梁の上から板状バネ及び半導体モジュールを挿通してヒートシンクに螺合させることにより、ヒートシンク上に３つの半導体モジュールを固定するようにした半導体装置が提案されている（例えば、特許文献３参照）。
また、半導体チップを樹脂封止した半導体装置ユニットを冷却体上に２つずつ３列に配置し、これらの行方向の両端にボルト締めユニットを配置し、各半導体装置ユニット及びボルト締めユニットの上面に配線基板を配置し、配線基板の上側からボルトをボルト締めユニットを介して冷却体に螺合させることにより、半導体装置ユニットを冷却体上に固定するようにした半導体装置が提案されている（例えば、特許文献４参照）。
特開昭６２−８６９００号公報 特許第３４３０１９２号公報 特許第４１２９０２７号公報 国際公開第２０１１／０８３７３７号パンフレット
ところで、電流容量や回路構成など種々の要請に対応するため、半導体モジュールを複数組み合わせて配置し、所望の電流容量や回路構成に対応する場合がある。
このような要請に対しては、上記特許文献１に記載された従来例にあっては、電気装置を内蔵した２つのモールドケースを結合する場合に、ヒンジ部と舌状部とで構成された相互結合手段によって結合するようにしているが、両モールドケースの電気的接続については全く考慮されておらず、電力変換装置用の半導体装置としては全く適用できないという未解決の課題がある。
また、特許文献２に記載された従来例にあっては、インバータ装置を構成する３つの上アーム用主素子と３つの下アーム用主素子とが個別に放熱フィンにねじ止めされ、その後に、対応する上アーム用主素子及び下アーム用主素子の上面に個別の主回路基板を載置して端子部同士をねじ止めして固定するようにしている。このため、インバータ装置を構成する場合に、主素子の放熱フィンへのねじ止めと、各上アーム用主素子と下アーム用主素子との上面に主回路基板をねじ止めする２つのねじ止め工程を必要とし、組付作業に時間を要するという未解決の課題がある。
さらに、特許文献３に記載された従来例にあっては、ヒートシンク上に３つの半導体モジュールと押え用板バネと補強梁とを配置し、補強梁、押え用板バネ及び半導体モジュールをボルトでヒートシンクに共締めするようにしている。このため、複数の半導体モジュールとヒートシンクとの密着性を得るために押え用板状バネや補強梁を必要とするとともに、ボルト締めする際に、半導体モジュール、押え用板状バネ、補強梁とヒートシンクの雌ねじとの位置合わせが困難である。しかも、これらの組付け作業をユーザーが行う必要があるため、組付け性が劣るという未解決の課題がある。また、複数の半導体モジュールとヒートシンクを組付けた状態で供給すると、汎用性のない半導体モジュールとなってしまい、いわば、特定ユーザー向けの専用モジュールとなってしまうという未解決の課題がある。
また、特許文献４に記載された従来例にあっては、６個の半導体装置用ユニットをボルト締めユニットで挟み、これら半導体装置用ユニットとボルト締めユニットとを弾性体を介して配線基板で覆い、配線基板の４隅の上からボルト締めユニットを通じてボルトを冷却体に螺合させることにより、半導体装置用ユニットを冷却体に固定するようにしている。このため、ボルト締めの際の応力がボルト締めユニットにのみ作用し、半導体装置用ユニットには作用しない利点があるが、６つの半導体装置用ユニット自体は冷却体に固定されていないので、冷却体との確実な接触を確保することができないという未解決の課題がある。
また、上記の各文献には、電流容量や回路構成に柔軟に対応することや、大容量化にあたり、１つの半導体モジュール内に多数の半導体チップを実装することについては具体的な記載がない。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、複数の半導体モジュールと被取付体との確実な接触を確保することができるとともに、組付作業を容易に行うことができる半導体装置及び半導体装置の製造方法を提供することを目的としている。
上記目的を達成するために、本発明に係る半導体装置の第１の態様は、少なくとも一つ以上の半導体チップが実装された回路基板を内部に備えるとともに、取付孔を貫通形成し、前記取付孔の一方の端部側に放熱部が露出するように形成され、さらに接続端子が突出形成された複数の半導体モジュールと、前記複数の半導体モジュールの個別の接続端子間を個別に接続し、前記半導体モジュール内の半導体回路を相互に接続する導電路を構成する主端子板と、前記主端子板によって互いに接続された複数の前記半導体モジュールを、前記主端子板と一体に開口部から挿通し、当該半導体モジュールの取付け時の位置調整を可能に格納保持するとともに、前記主端子板の一部を外部に主端子セグメントとして引き出す挿通孔を有し、さらに前記各半導体モジュールの各取付孔に対向する取付用挿通孔を有するモジュール格納ケースとを備えている。そして、前記モジュール格納ケースは、前記複数の半導体モジュールを並列状態で格納するモジュール格納領域と、該モジュール格納領域と連接して前記主端子板を格納する端子板格納領域とが形成されている。また、前記モジュール格納領域は、前記半導体モジュールの側面を案内するとともに、複数の半導体モジュールを個々に格納する個別格納領域を画成する案内突起を備えている。
また、本発明に係る半導体装置の第２の態様は、前記案内突起の先端に前記半導体モジュールの側面に形成した係合溝に係合する係合凸部が形成されている。
また、本発明に係る半導体装置の第３の態様は、前記モジュール格納ケースが可撓性を有し、前記モジュール格納領域に前記半導体モジュールに形成した係止凹部に係止される係止突起が形成されている。
また、本発明に係る半導体装置の第４の態様は、前記端子板格納領域が、前記主端子板間を絶縁する絶縁隔壁を備えている。
また、本発明に係る半導体装置の第５の態様は、前記モジュール格納ケースが、前記複数の半導体モジュールを、前記放熱部を前記開口部側として格納し、前記放熱部を冷却体に接触させた状態で、前記各取付用挿通孔を通じて当該取付用挿通孔に対向する前記半導体モジュールの取付孔に固定具を挿通して格納された前記複数の半導体モジュールを個別に当該冷却体に固定している。
また、本発明に係る半導体装置の第６の態様は、前記モジュール格納ケースが、前記取付用挿通孔を、前記半導体モジュールの取付孔に係合して前記固定具の絶縁距離を確保する筒状部の内周面に形成している。
また、本発明に係る半導体装置の第７の態様は、前記主端子板が、前記複数の半導体モジュールを横切って延長し、前記取付孔と平行な板面を有する端子板本体を有し、該端子板本体の長手方向と直交する端面の一方に前記主端子セグメントとなる折曲用板部が形成され、前記端面の他方に前記複数の半導体モジュールの接続端子を挿通する挿通孔を有する接続端子保持部が突出形成されている。
また、本発明に係る半導体装置の第８の態様は、前記接続端子保持部が、前記複数の半導体モジュールの前記接続端子に対応する位置に個別に突出形成され、且つ可撓性を有する複数の接続片で構成されている。
また、本発明に係る半導体装置の第９の態様は、前記折曲用板部が、前記モジュール格納ケースから突出された状態で、前記端子板格納領域の外表面に形成されたナット収納凹部に収納されているナットに対向するように折曲げられて主端子セグメントを構成し、ナットの雌ねじに対向して、当該雌ねじの内径より大きい挿通孔が形成されている。
また、本発明に係る半導体装置の製造方法の第１の態様は、回路基板に少なくとも一つ以上の半導体チップを内部に備え、取付孔を有する複数の半導体モジュールをモジュール格納ケースに整列保持するようにした半導体装置の製造方法である。そして、前記複数の半導体モジュールを並列に配置した状態で、各半導体モジュールから突出する主接続端子を、当該半導体モジュールを横切る主端子板に形成した接続端子保持部の挿通孔内に挿通してから主接続端子と接続端子保持部とを固着してモジュール集合体を形成し、形成した前記モジュール集合体を前記モジュール格納ケースに主端子板の折曲用板部を当該モジュール格納ケースの挿通孔を通じて外部に突出させ且つ当該半導体モジュールの取付け時の位置調整を可能に格納保持して半導体装置を構成する。次いで、モジュール格納ケースを冷却体上に載置して、前記複数の半導体モジュールの各取付孔へこれらに対向して形成されたモジュール格納ケースの取付用挿通孔を通じて固定具を挿通して複数の半導体モジュールを冷却体に固定する。
また、本発明に係る半導体装置の製造方法の第２の態様は、前記主端子板の折曲用板部が、前記半導体装置を構成する際及び当該半導体装置を前記冷却体に装着した後の何れかの時点で、前記モジュール格納ケースの主端子板格納領域の外表面に形成したナット挿入凹部にナットを挿入した状態で、当該ナットを覆うように折り曲げられる。
本発明によれば、半導体チップを内蔵する複数の半導体モジュールを主端子板で接続した状態で、モジュール格納ケース内に半導体モジュールの取付け時の位置調整を可能に格納保持している。このため、複数の半導体モジュールをあたかも１つの半導体モジュールであるかのように扱うことができる。個々の半導体モジュールの被取付体としての例えば冷却体との接触を確実に行うことができる。
本発明の第１の実施の形態に係る半導体装置の平面側を示す斜視図である。 図１の半導体装置の底面側を示す斜視図である。 半導体装置の分解斜視図である。 半導体装置の平面図である。 図４のＡ−Ａ線上の断面図である。 図４のＢ−Ｂ線上の断面図である。 パワー半導体モジュールの平面側を示す斜視図である。 パワー半導体モジュールの底面側を示す斜視図である。 パワー半導体モジュールの内部構成の一例を示す断面図である。 パワー半導体モジュールの等価回路を示す回路図である。 パワー半導体モジュールを主端子板で結合したモジュール集合体とモジュール格納ケースとを示す斜視図である。 モジュール格納ケースの底面側を示す斜視図である。 半導体装置の等価回路を示す回路図である。 半導体装置を冷却体に連結した状態を示す斜視図である。 半導体装置を冷却体に連結した状態を示す断面図である。 半導体装置の搭載チップ数ごとの良品率を示す概念図である。 本発明の他の実施形態を示す半導体装置の分解斜視図である。 図１７の等価回路を示す回路図である。 主端子板の変形例を示す斜視図である。 パワー半導体モジュールの変形例を示す斜視図である。 図２０の複数のパワー半導体モジュールに主端子板を接続した状態を示す断面図である。
以下、図面を参照してこの発明の実施の形態について説明する。
図１及び図２は、本発明の一実施形態を示す半導体装置の平面側斜視図及び底面側斜視図である。図３は半導体装置の分解斜視図、図４は半導体装置の平面図、図５及び図６は図３のＡ−Ａ線上及びＢ−Ｂ線上の断面図である。
半導体装置１は、図３に示すように、複数例えば４個のパワー半導体モジュール２Ａ〜２Ｄと、これらパワー半導体モジュール２Ａ〜２Ｄの接続端子間を個別に接続する３枚の主端子板３Ａ〜３Ｃと、パワー半導体モジュール２Ａ〜２Ｄと主端子板３Ａ〜３Ｃとを格納するモジュール格納ケース４とを備えている。
パワー半導体モジュール２Ａ〜２Ｄのそれぞれの一例は、図７〜図９で特に明らかなように、絶縁基板１１Ａ，１１Ｂ上にそれぞれ半導体チップ１２Ａ、１２Ｂを実装して構成される２組の半導体回路１３Ａ、１３Ｂと、これら半導体回路１３Ａ、１３Ｂの上方で共通の配線回路を構成する配線基板１４とを備えている。
これらの半導体回路１３Ａ、１３Ｂは、それぞれ半導体チップ１２Ａ、１２Ｂが絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor，ＩＧＢＴ）またはパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やフリー・ホイーリング・ダイオード（Free Wheeling Diode，ＦＷＤ）など のパワーデバイスにより構成されている。
なお、図示をわかりやすくするために、図９においては、一つの絶縁基板１１Ａ、１１Ｂ上に一つの半導体チップ１２Ａ、１２Ｂのみを表示している。実際は、一つの絶縁基板１１Ａ、１１Ｂのおもて面側の導体層上に、ＩＧＢＴなどのスイッチングデバイスとＦＷＤを配置して、図１０の等価回路に示すように接続している。
また、これらの半導体チップ１２Ａ，１２Ｂは、上記のような各種パワーデバイスであるが、シリコン基板上に形成したものでもよいし、ＳｉＣ基板上に形成したものでもよい。
絶縁基板１１Ａ、１１Ｂは、伝熱性の良いアルミナ等のセラミックスで構成され、その表裏面には導体層を構成する銅箔１５ａ、１５ｂが貼り付けられている。絶縁基板１１Ａのおもて面側の導体層（銅箔１５ａ）には、導体層上に配置された複数のパワーデバイスの間を接続するための所定の回路パターンが形成されている。そして、絶縁基板１１Ａのおもて面側の銅箔１５ａには、銅ブロック１６Ａを介して半導体チップ１２Ａが配置されている。同様に、絶縁基板１１Ｂのおもて面側の銅箔１５ａにも、導体層上に配置された複数のパワーデバイスの間を接続するための所定の回路パターンが形成されている。そして、絶縁基板１１Ｂの表面側の銅箔１５ａには、銅ブロック１６Ｂを介して半導体チップ１２Ｂが配置されている。
図１０に示す等価回路図から分かるように、絶縁基板１１Ａ、１１Ｂの銅箔１５ａ、１５ｂには、スイッチングデバイス（以下、単にトランジスタという）Ｑ１とＦＷＤ（以下、ダイオードという）Ｄ１の逆並列回路と、トランジスタＱ２とダイオードＤ２との逆並列回路とが、直列に接続されている。
ここで、一つの絶縁基板１１Ａ、１１Ｂ上に配置される半導体チップ（パワーデバイス）は、図１０に示すトランジスタとダイオードの逆並列回路を等価的に構成すればよいので、トランジスタとダイオードは、どちらかあるいは双方が同定格の複数個の半導体チップを搭載するようにしてもよい。
図９では、絶縁基板１１Ａの銅箔１５ａ上で、トランジスタＱ１を構成する半導体チップ１２Ａと、その背後にダイオードＤ１を構成する半導体チップ（図示せず）とが前後方向に配置された状態を示している。同様に、絶縁基板１１Ｂの銅箔１５ａ上では、トランジスタＱ２を構成する半導体チップ１２Ｂと、その背後にダイオードＤ２を構成する半導体チップ（図示せず）とが、前後方向に配置されている。すなわち、トランジスタＱ１とダイオードＤ１、トランジスタＱ２とダイオードＤ２は、絶縁基板１１Ａ、１１Ｂ上の銅箔１５ａ，１５ａと配線基板１４とによって、それぞれ逆並列に接続されている。そして、一対のトランジスタＱ１、Ｑ２とダイオードＤ１、Ｄ２とからなる２組の逆並列回路は、さらに上面に配置された配線基板１４とポスト状の電極用部材１７Ａ、１７Ｂを介して直列に接続される。
なお、図９のように２つの半導体チップ１２Ａを絶縁基板１１Ａの銅箔１５ａ上で前後方向に配置せずに、左右方向に並べて配置することもできる。また、半導体チップ１２Ｂについても、同様に左右方向に並べて配置することもできる。
ここでは、一方の半導体チップ１２Ａの下面にはトランジスタＱ１のコレクタ電極が形成され、銅ブロック１６Ａを介してピン状導電体（ピン端子）１８に接続されている。ピン状導電体１８は、パワー半導体モジュール２Ａ〜２Ｄの主端子（コレクタ端子Ｃ１）である。他方の半導体チップ１２Ｂの裏面に形成されたトランジスタＱ２のコレクタ電極も、銅ブロック１６Ｂを介してピン状導電体（ピン端子）１９に接続されている。ピン状導電体１９は、パワー半導体モジュール２Ａ〜２Ｄの主端子（コレクタ兼エミッタ端子Ｃ２／Ｅ１）である。また、半導体チップ１２Ａ、１２Ｂのおもて面には、トランジスタＱ１，Ｑ２のエミッタ電極及びゲート電極が形成され、それぞれ電極用部材１７Ａ、１７Ｂを介して配線基板１４に接続される。このうちトランジスタＱ１のエミッタ電極は、配線基板１４を介してピン状導電体（ピン端子）１９と接続され、トランジスタＱ２のエミッタ電極は配線基板１４を介してピン状導電体（ピン端子）２０に接続されている。ピン状導電体２０は、パワー半導体モジュール２Ａ〜２Ｄの主端子（エミッタ端子Ｅ２）である。ピン状導電体１８，１９，２０はいずれも後述する帯状の端子板本体に接続するための接続端子である。
これらのピン状導電体１８〜２０は、図７に示すように、パワー半導体モジュール２Ａ〜２Ｄの幅方向の中心線に対して対称の位置に２本ずつ形成されている。また、パワー半導体モジュール２Ａ〜２Ｄはピン状導電体１９の長手方向外側に片側２本ずつ計４本の補助端子用のピン状導電体（ピン端子）２１ａ，２１ｂ及び２２ａ，２２ｂをさらに有している。これらのピン状導電体２１ａ，２１ｂは配線基板１４に接続されて、ハーフブリッジ回路のトランジスタＱ１、Ｑ２のゲート電極にゲート制御信号を供給するゲート端子Ｇ１、Ｇ２を構成している。また、残りの２本のピン状導電体２２ａ，２２ｂは制御（補助）端子であって、トランジスタＱ１、Ｑ２のコレクタ―エミッタ間に流れる電流をセンシングするトランジスタＱ１のコレクタ及びトランジスタＱ２のエミッタに接続されてセンス信号を出力するセンスコレクタ端子ＳＣ１及びセンスエミッタ端子ＳＥ２を構成している。
主端子用のピン状導電体１８〜２０及び補助端子用のピン状導電体２１ａ，２１ｂ及び２２ａ，２２ｂのそれぞれは、図７に示すように、平坦な上面を有する円錐台形状の絶縁台座２４ｂから上方に突出されている。
また、絶縁基板１１Ａ、１１Ｂの裏面側の銅箔１５ｂには、図８及び図９に示すように、放熱部材となる方形板状の銅ブロック２３Ａ、２３Ｂが連結され、これら銅ブロック２３Ａ、２３Ｂの下面がパワー半導体モジュール２Ａ〜２Ｄの底面と面一か底面より僅かに突出している。
パワー半導体モジュール２Ａ〜２Ｄの各構成要素は、例えば熱硬化性樹脂のエポキシ樹脂材料によってモールド成型され、内部に備えたスイッチングデバイスやＦＷＤなどの要素が保護される。その結果、パワー半導体モジュール２Ａ〜２Ｄの外形は、全体として図７及び図８に示すように平面視で矩形形状をなす直方体状のモールド成型体２４として形成されている。
そして、モールド成型体２４には、その長手方向の両端部側に、図６及び図７に示すように、絶縁用壁部２５Ａ、２５Ｂが形成されている。これら絶縁用壁部２５Ａ、２５Ｂは、モールド成型体２４の長手方向端面より内方側に形成されて表面から突出する比較的大径の半円筒突出部２５ａと、この半円筒突出部２５ａの両端面から接線方向にモールド成型体２４の端面に延長する側壁部２５ｂとからなるＵ字状突出部２５ｃを有する。また、絶縁用壁部２５Ａ、２５Ｂは、Ｕ字状突出部２５ｃの内周面に連接してモールド成型体２４の約半分の厚みまで掘り込まれて端面側を開放した凹部２６とで形成されている。
これら絶縁用壁部２５Ａ、２５Ｂを構成する凹部２６の底部に、例えば半円筒突出部２５ａの中心軸を中心とする取付孔２７がモールド成型体２４の底面に貫通して形成されている。ここで、絶縁用壁部２５Ａ、２５Ｂの半円筒突出部２５ａの内径は、取付孔２７に挿通される取付ボルト、取付ねじ等の固定具の頭部より大きな径に設定され、且つ隣接するピン状導電体１８、１９，２１ａ，２１ｂ，２２ａ，２２ｂと固定具の頭部との間に必要とする沿面距離を十分確保可能な壁面高さに設定されている。
ここで、絶縁用壁部２５Ａ，２５Ｂは、上記の例では、半円筒突出部２５ａの両端面から接線方向にモールド成型体２４の端面に延長する側壁部２５ｂとからなるＵ字状突出部２５ｃによって構成したが、この形状に限るものではない。例えば、半円筒突出部２５ａを、半円ではなく多角形状としてもよい。取付孔２７に挿通される取付ボルト、取付ねじ等の固定具の頭部より大きな径に設定され、且つ隣接するピン状導電体１８、１９，２１ａ，２１ｂ，２２ａ，２２ｂと固定具の頭部との間に必要とする沿面距離を十分確保可能な壁面高さに設定すればよい。
また、モールド成型体２４には、絶縁用壁部２５Ａ、２５Ｂに対向する側面に上下方向に延長する係合溝２８が４個所形成されているとともに、絶縁用壁部２５Ａ、２５Ｂの凹部２６の開放端面の下方側にスナップフィット用係合凹部２９が形成されている。
主端子板３Ａ、３Ｂ及び３Ｃは、図３及び図１１に示すように、４つのパワー半導体モジュール２Ａ〜２Ｄを、ピン状導電体１８〜２２ｂを上方に向け、且つ左右側面を僅かな距離を隔てて並列配置した状態で、ピン状導電体１９、２０及び１８を個別に接続するように構成されている。すなわち、主端子板３Ａ〜３Ｃのそれぞれは、帯状の端子板本体３１と、折曲用板部３２Ａ〜３２Ｃと接続端子保持部３３とで構成されている。
端子板本体３１は、並列配置したパワー半導体モジュール２Ａ〜２Ｄを横切る方向に延長し、板面がパワー半導体モジュール２Ａ〜２Ｄの取付孔２７の中心軸、ピン状導電体１８〜２０、２１ａ，２１ｂ、２２ａ，２２ｂの延長方向と平行となる帯状板に形成されている。
折曲用板部３２Ａ〜３２Ｃは、端子板本体３１の上面側から上方に突出し、後述するモジュール格納ケース４から突出する部分を折り曲げたときに主端子セグメントとなる。これら折曲用板部３２Ａ〜３２Ｃには、ボルト挿通孔３２ａが形成されている。
接続端子保持部３３は、端子板本体３１の下面から左右方向の一方に突出して各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１９、２０及び１８を挿通保持する。この接続端子保持部３３は、端子板本体３１の各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１９、２０及び１８に対応して下面から折り曲げ延長された接続片３４で構成され、この接続片３４にピン状導電体１８〜２０を挿通する挿通孔３４ａが上下方向に貫通形成されている。
接続端子保持部３３は、図３に示すように、ピン状導電体１８，２０，１９に対応して接続片３４をそれぞれ設けてもよいし、図１９に示すように、端子板本体３１の一端を折り曲げて、連続した接続片３４としてもよい。
接続片３４をピン状導電体１８，２０，１９に対応してそれぞれ設けると、可撓性を得ることができるとともに、ピン状導電体１８，２０，１９を電気的に接続するためのレーザ溶接を行う場合の熱拡散を抑制することができる。
そして、パワー半導体モジュール２Ａ〜２Ｄを、図１１に示すように、並列配置した状態で、主端子板３Ａの接続片３４に形成された挿通孔３４ａ内にピン状導電体１８を挿通させて接続片３４の底面を絶縁台座２４ｂの上面に当接させて位置決めする。そして、主端子板３Ａの挿通孔３４ａとピン状導電体１８とを電気的に接続する。同様に、主端子板３Ｂの接続片３４に形成された挿通孔３４ａ内にピン状導電体２０を挿通させて接続片３４の底面を絶縁台座２４ｂの上面に当接させて位置決めする。そして、主端子板３Ｂの挿通孔３４ａとピン状導電体２０とを電気的に接続する。さらに、主端子板３Ｃの接続片３４に形成された挿通孔３４ａ内にピン状導電体１９を挿通させて接続片３４の底面を絶縁台座２４ｂの上面に当接させて位置決めする。そして、主端子板３Ｃの挿通孔３４ａとピン状導電体１９とを電気的に接続する。これによって、各パワー半導体モジュール２Ａ〜２Ｄが主端子板３Ａ〜３Ｃを介して連結されてモジュール集合体４０を形成する。
これら主端子板３Ａ、３Ｂ及び３Ｃと各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１８、２０及び１９との接合に際しては、例えば錫（Ｓｎ）を含む鉛（Ｐｂ）フリーはんだを用いる場合、図１１に示す形状に組み立てた後、ピン状導電体１８、２０及び１９にペーストはんだを塗布し、加熱して接合することができる。このような接合では、通常のフローはんだを用いて行ってもよいが、以下の方法によれば強固に接着することができる。
すなわち、ピン状導電体１８、２０及び１９の材質は、導電性に優れた銅（Ｃｕ）、あるいはアルミニウム（Ａｌ）系のものであることが望ましい。しかし、はんだ接合の容易さを考慮するとき、ピン状導電体１８、２０及び１９にはニッケル（Ｎｉ）あるいは錫系の表面処理を施して、はんだ接合の濡れ性を改善することによって、実装効率を高めることが可能である。
また、パワー半導体モジュール２Ａ〜２Ｄの個別のピン状導電体１８、２０及び１９に励起されたレーザ光をスポット照射して局部加熱を行うことで、主端子板３Ａ〜３Ｃを接合してもよい。この場合は、導電性に優れた銅、あるいはアルミニウム系の母材構成に加えて、銀（Ａｇ）、金（Ａｕ）系の合金材料等を用いることができる。銅、アルミニウム、銀を用いた場合は、局部的な同種拡散接合の形態となるが、短時間での受熱安定性を考慮すると、伝導性に優れた銀が最適である。さらに、金を用いる場合はピン端子の表面に錫系の被膜構成を施すことで、錫−金系の接合が低融点の構成となって、銅、アルミニウム、銀の構成と比較して接合パワーが少なくて済むメリットが生じる。しかも、凝固後には錫−金の共晶成分が接合部を形成するために、一般的なはんだ接合より高耐熱性が期待できる。
また、各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１８、２０及び１９と主端子板３Ａ〜３Ｃとを連結する際に、各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体２１及び２２を図３及び図１１に示すプリント基板４１に形成したスルーホール４２内に挿通し、例えば半田付けによってスルーホール４２とピン状導電体２１及び２２とを電気的に接続する。
このプリント基板４１には、図示しないが、半導体チップ１２Ａ及び１２Ｂに形成されたＩＧＢＴのゲートにゲート信号を供給する導電パターンが形成されているとともに、センスエミッタ電流を外部に出力する導電パターンが形成されている。
そして、プリント基板４１には、表面側にピン状の外部接続端子４３ａ，４３ｂ及び４４ａ，４４ｂが突出形成されている。これら外部接続端子４３ａ，４３ｂ及び４４ａ，４４ｂはプリント基板４１に形成された導電パターンに接続されて、各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体２１ａ，２１ｂ及び２２ａ，２２ｂに電気的に接続されている。
なお、ピン状の外部接続端子４３ａ，４３ｂ及び４４ａ，４４ｂと各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体２１ａ，２１ｂ及び２２ａ，２２ｂとの電気的接続はプリント基板４１を適用する場合に限らず、ワイヤーハーネス配線等の電気的接続手段で接続するようにしてもよい。
また、複数４個のパワー半導体モジュール２Ａ〜２Ｄが主端子板３Ａ〜３Ｃによって一体化されたモジュール集合体４０がモジュール格納ケース４内に格納される。このモジュール格納ケース４は、図４〜図６及び図１２に示すように、熱可塑性樹脂を射出成形して比較的肉薄の可撓性を有する側面からみて凸形状を有し、下端を開口部５１とした箱型に形成されている。このモジュール格納ケース４は、内面側にパワー半導体モジュール２Ａ〜２Ｄを下端の開口部５１から挿入して保持する直方体状のモジュール格納領域５２と、このモジュール格納領域５２の前後方向中央部から上方に突出して主端子板３Ａ〜３Ｃを格納する主端子板格納領域５３とを備えている。
モジュール格納領域５２には、図１２に示すように、前後側面板５２ａ及び５２ｂの内面に、パワー半導体モジュール２Ａ〜２Ｄをパワー半導体モジュール２Ａ〜２Ｄの取付け時の位置調整を可能な所定の取付自由度を持って個別に格納する個別格納領域５４Ａ〜５４Ｄを画成する案内突起５５が内方に突出形成されている。この案内突起５５は、パワー半導体モジュール２Ａ〜２Ｄの４隅のＣ面取り部２４ａに対向する三角柱状基部５５ａと、この三角柱状基部５５ａの先端から内方に延長し、先端にパワー半導体モジュール２Ａ〜２Ｄの係合溝２８に係合して案内する突出係合部５５ｂを形成したＴ字状隔壁５５ｃとを備えている。
また、個別格納領域５４Ａ〜５４Ｄには、上面板５２ｃから下方に突出し各パワー半導体モジュール２Ａ〜２Ｄの絶縁用壁部２５Ａ及び２５Ｂの内周面に係合する円筒状部５６と、この円筒状部５６の外周側に形成された絶縁用壁部２５Ａ及び２５ＢのＵ字状突出部２５ｃの外周面に係合するＵ字状突出部５７とが形成されている。
さらに、個別格納領域５４Ａ〜５４Ｄには、前後側面板５２ａ及び５２ｂの開口部５１近傍における円筒状部５６の中心軸と対向する位置にスナップフィット用係合突起５８が形成されている。
さらにまた、個別格納領域５４Ａ〜５４Ｄには、上面板５２ｃの円筒状部５６の内周面に対応する位置に円筒状部５６に連通する取付用挿通孔５９が形成されている。また、モジュール格納領域５２の上面板５２ｃにおけるモジュール集合体４０のプリント基板４１に形成された外部接続端子４３ａ，４３ｂ及び４４ａ，４４ｂに対向する位置にこれら外部接続端子４３ａ，４３ｂ及び４４ａ，４４ｂを外部に突出させるピン挿通孔６０が形成されている。
ここで、個別格納領域５４Ａ〜５４Ｄの広さは、後述するようにパワー半導体モジュール２Ａ〜２Ｄを個別に格納した状態で、パワー半導体モジュール２Ａ〜２Ｄを嵌合保持するのではなく、パワー半導体モジュール２Ａ〜２Ｄの取付け時の位置調整を可能に僅かな隙間（例えば５０〜２００μｍ程度）を確保することにより所定の取付自由度を持って格納保持するように設定されている。
また、主端子板格納領域５３には、図５に示すように、上面板６１ａから下方に突出し、主端子板３Ａ及び３Ｂ間に挿入される絶縁隔壁６２と、前側面板６１ｂから下方に突出し、各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１９とピン状導電体２１ａ，２１ｂとの間に挿入される絶縁隔壁６３と、後側面板６１ｃから下方に突出し、主端子板３Ｃの後方側を絶縁する絶縁隔壁６４とが形成されている。
また、主端子板格納領域５３には、上面板６１ａにおける絶縁隔壁６２及び６４間に左右方向に主端子板３Ａ〜３Ｃの折曲用板部３２と対応する位置に形成されたナット６５を収納するナット収納凹部６６と、このナット収納凹部６６の底面に連接してボルト先端を挿通するボルト挿通凹部６７と、上面板６１ａから下方に突出し、ナット収納凹部６６及びボルト挿通凹部６７の外周面に沿って下方に延長してピン状導電体１８及び２０間を絶縁する絶縁隔壁６８とが形成されている。
さらに、主端子板格納領域５３には、その上面板６１ａに各主端子板３Ａ、３Ｂ及び３Ｃの折曲用板部３２を外部に突出させる挿通孔６９ａ、６９ｂ及び６９ｃが形成されている。
そして、上記構成を有するモジュール格納ケース４に、図１１に示すように、モジュール集合体４０を開口部５１側から挿入して保持する。すなわち、図１１に示すように、モジュール集合体４０を載置台（図示せず）の平坦面に載置した状態とする。この状態で、モジュール格納ケース４を上方から下降させて、主端子板３Ａ、３Ｂ及び３Ｃの折曲用板部３２Ａ、３２Ｂ及び３２Ｃをモジュール格納ケース４の主端子板格納領域５３における挿通孔６９ａ、６９ｂ及び６９ｃに挿通させる。これと同時に、プリント基板４１の外部接続端子４３ａ，４３ｂ及び４４ａ，４４ｂをモジュール格納ケース４のモジュール格納領域５２におけるピン挿通孔６０に挿通する。さらに、各パワー半導体モジュール２Ａ〜２Ｄの係合溝２８内に案内突起５５の突出係合部５５ｂを係合させる。この状態で、モジュール格納ケース４をさらに下降させる。
そして、モジュール格納ケース４の各個別格納領域５４Ａ〜５４Ｄに形成されたスナップフィット用係合突起５８がパワー半導体モジュール２Ａ〜２Ｄの絶縁用壁部２５Ａ及び２５Ｂを構成する凹部２６の底部に到達するとパワー半導体モジュール２Ａ〜２Ｄの前後端面に接触する状態となる。
その後、モジュール格納ケース４は前後側面板５２ａ及び５２ｂを外側に撓ませながら下降することになる。そして、モジュール格納ケース４の下端面がパワー半導体モジュール２Ａ〜２Ｄの下端に到達することにより、スナップフィット用係合突起５８が各パワー半導体モジュール２Ａ〜２Ｄの下面に形成されたスナップフィット用係合凹部２９に達する。この状態となると、スナップフィット用係合突起５８が前後側面板５２ａ及び５２ｂの弾性によって撓んでスナップフィット用係合凹部２９に係合する。
このため、モジュール格納ケース４の各個別格納領域５４Ａ〜５４Ｄ内にパワー半導体モジュール２Ａ〜２Ｄが互いに側面が密着することなくパワー半導体モジュール２Ａ〜２Ｄの取付け時の位置調整を可能な所定の取付自由度を持って保持され、モジュール格納ケース４を載置台から持ち上げたときに各パワー半導体モジュール２Ａ〜２Ｄが脱落することなく保持される。
この状態で、モジュール格納ケース４のナット収納凹部６６内にナット６５を収納してからモジュール格納ケース４の上面板６１ａから突出している主端子板３Ａ、３Ｂ及び３Ｃの折曲用板部３２Ａ，３２Ｂ及び３２Ｃを図１、図４及び図５に示すように折り曲げてナット収納凹部６６を覆ってナット６５の抜け出しを防止することができる。このとき、主端子板３Ａ、３Ｂ及び３Ｃは各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１９、２０及び１８と半田付け等によって固定されているので、パワー半導体モジュール２Ａ〜２Ｄのモジュール格納ケース４からの抜け出しも防止することができる。
しかも、モジュール格納ケース４の個別格納領域５４Ａ〜５４Ｄを画成する案内突起５５を構成するＴ字状隔壁５５ｃの先端に形成された突出係合部５５ｂがパワー半導体モジュール２Ａ〜２Ｄの係合溝２８に係合している。このため、モジュール格納ケース４を薄肉の可撓性を有し靱性が小さい熱可塑性樹脂で形成した場合でもモジュール格納ケース４の前後側面板５２ａ及び５２ｂが外側に撓むことを確実に防止することができる。このため、パワー半導体モジュール２Ａ〜２Ｄがモジュール格納ケース４から離脱することを確実に防止することができる。
なお、主端子板３Ａ〜３Ｃの折曲用板部３２Ａ〜３２Ｃは、モジュール格納ケース４の挿通孔６９ａ〜６９ｃから突出させた状態で突出部を折り曲げる際に、図５及び図６に示すように、モジュール格納ケース４の主端子板格納領域５３の上面板６１ａに対して例えば０．５ｍｍ以上でナット６５の抜け出しを防止可能な所定の隙間を形成することが好ましい。このように、折曲用板部３２Ａ〜３２Ｃとモジュール格納ケース４の主端子板格納領域５３の上面板６１ａとの間に隙間を設けることにより、この分モジュール集合体４０の上下方向の移動が可能となる。このため、パワー半導体モジュール２Ａ〜２Ｄの上下方向の取付自由度を確保することができる。
このモジュール集合体４０へのモジュール格納ケース４の装着状態では、図４に示すように、平面視で、モジュール格納ケース４の取付用挿通孔５９とパワー半導体モジュール２Ａ〜２Ｄの取付孔２７とが連通する状態となっている。
このようにして、モジュール格納ケース４内にモジュール集合体４０が格納保持されて半導体装置１が構成される。
この半導体装置１は図１０の等価回路構成を有する４つのパワー半導体モジュール２Ａ〜２Ｄが主端子板３Ａ〜３Ｃで接続されているので、全体の等価回路は、図１３で表されるように、図１０に示す等価回路を４組並列に接続された構成となる。
すなわち、各パワー半導体モジュール２Ａ〜２Ｄのコレクタ端子Ｃ１となるピン状導電体１８が主端子板３Ａで電気的に接続して直流電源の正極端子Ｐに接続されている。また、各パワー半導体モジュール２Ａ〜２Ｄのエミッタ端子Ｅ２となるピン状導電体２０を主端子板３Ｂで電気的に接続して直流電源の負極端子Ｎに接続されている。さらに、各パワー半導体モジュール２Ａ〜２Ｄの外部出力端子Ｕ（Ｃ２／Ｅ１）となるピン状導電体１９が主端子板３Ｃで電気的に接続して外部出力端子Ｕ（Ｃ２／Ｅ１）に接続されている。
また、各パワー半導体モジュール２Ａ〜２ＤのＩＧＢＴＱ１及びＱ２のゲート端子となるピン状導電体２１ａ，２１ｂがプリント基板４１の導電パターンで互いに接続されて外部接続端子４３ａ，４３ｂからゲート端子Ｇ１，Ｇ２に接続されている。さらに、ＩＧＢＴＱ１及びＱ２のセンスコレクタ端子及びセンスエミッタ端子となるピン状導電体２２ａ及び２２ｂがプリント基板４１の導電パターンで互いに接続されて外部接続端子４４ａ，４４ｂからセンスコレクタ端子ＳＣ１及びセンスエミッタ端子ＳＥ２に接続されている。
したがって、半導体装置１で例えば電力変換装置としてのインバータ装置の１相分を構成することができる。ここで、モジュール格納ケース４内に格納するパワー半導体モジュール２Ａ〜２Ｄの数は構成するインバータ装置で扱う電流量に応じて設定することができる。すなわち、フル装備の４つのパワー半導体モジュール２Ａ〜２Ｄを使用したフル装備の電流量に比較して半分の電流量である場合には、２つのパワー半導体モジュール２Ａ，２Ｂを主端子板３Ａ〜３Ｃで接続してモジュール集合体４０としてモジュール格納ケース４に装着保持させればよい。同様に、フル装備の電流量の１／４であるときには１つのパワー半導体モジュール２Ａのみに主端子板３Ａ〜３Ｃを接続してモジュール格納ケース４に格納保持すればよく、フル装備の３／４の電流量でよい場合には、３つのパワー半導体モジュール２Ａ〜２Ｃに主端子板３Ａ〜３Ｃを接続してモジュール格納ケース４に格納保持すればよい。
このような半導体装置１では、主端子板３Ａ〜３Ｃに高電圧が印加されるとともに、大電流が流れることになる。このため、主端子板３Ａ〜３Ｃの絶縁が問題となるが、本実施形態では、主端子板３Ａ〜３Ｃを格納する主端子板格納領域５３に各主端子板３Ａ〜３Ｃを互いに隔離し、固定具となる取付ねじ７４とも隔離する絶縁隔壁６２〜６４及び６８が形成されている。
そして、これら絶縁隔壁６２〜６４及び６８が、図５に示すように、パワー半導体モジュール２Ａ〜２Ｄの上面近傍まで延長されている。また、パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１８〜２０がパワー半導体モジュール２Ａ〜２Ｄのモールド成型体上面から突出された絶縁台座２４ｂ上から突出されている。このため、主端子板３Ａ〜３Ｃ及びピン状導電体１８〜２０間の絶縁を確実に行うことができるとともに、主端子板３Ａ〜３Ｃと後述する固定具としての取付ねじ７４との絶縁も確実に行うことができる。
上記構成を有する半導体装置１は、複数のパワー半導体モジュール２Ａ〜２Ｄをモジュール格納ケース４内に格納しているので、パワー半導体モジュール２Ａ〜２Ｄを構成するＩＧＢＴやＦＷＤを含む半導体チップ１２Ａ及び１２Ｂで発熱する。この発熱を放熱するために、熱伝導率の高い銅ブロック１６Ａ，１６Ｂ及び２３Ａ，２３Ｂが設けられている。半導体チップ１２Ａ及び１２Ｂの発熱は銅ブロック１６Ａ，１６Ｂ及び２３Ａ．２３Ｂを通じてパワー半導体モジュール２Ａ〜２Ｄの下面に伝達される。
ここで、パワー半導体モジュール２Ａ〜２Ｄの下面に配置された銅ブロック２３Ａ及び２３Ｂは、図２に示すように、モジュール格納ケース４の開口部５１から露出している。このため、図１４に示すようにパワー半導体モジュール２Ａ〜２Ｄの下面から露出する銅ブロック２３Ａ及び２３Ｂをヒートシンク等の冷却体７０に接触させることにより、発熱する半導体チップ１２Ａ及び１２Ｂを効率良く冷却することができる。
この冷却体７０は、例えばアルミニウム、アルミニウム合金、銅等の熱伝導率の高い金属材料で形成されている。この冷却体７０は、図１５に示すように、上面に半導体装置１を装着する装着面７１が形成され、この装着面に半導体装置１の各パワー半導体モジュール２Ａ〜２Ｄの取付孔２７に対向する位置に雌ねじ部７２が形成されている。また、冷却体７０の下面側には所定間隔で下方に延長する冷却フィン７３が形成されている。
そして、図１５に示すように、冷却体７０の装着面７１に半導体装置１を装着して固定する。この半導体装置１の固定は、モジュール格納ケース４の各取付用挿通孔５９を通じ、さらにパワー半導体モジュール２Ａ〜２Ｄの取付孔２７を通じて固定具としての取付ねじ７４を挿通し、その雄ねじ部を冷却体７０の装着面７１に形成された雌ねじ部７２に螺合させて締め付けることにより行う。
このとき、各パワー半導体モジュール２Ａ〜２Ｄは、モジュール格納ケース４のモジュール格納領域５２における個別格納領域５４Ａ〜５４Ｄに対してパワー半導体モジュール２Ａ〜２Ｄの取付け時の位置調整を可能な取付自由度を持って格納されており、各パワー半導体モジュール２Ａ〜２Ｄが直接取付ねじ７４で冷却体７０の装着面７１に固定される。したがって、パワー半導体モジュール２Ａ〜２Ｄのモジュール格納ケース４の開口部５１から露出されている銅ブロック２３Ａ及び２３Ｂは冷却体７０の装着面７１に確実に密着させて固定される。
しかも、パワー半導体モジュール２Ａ〜２Ｄの上下方向については、パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１８、２０及び１９が接続される主端子板３Ａ、３Ｂ及び３Ｃの接続片３４が可撓性を有するので、パワー半導体モジュール２Ａ〜２Ｄの上下方向の取付自由度を確保することができる。さらに、主端子板３Ａ〜３Ｃの折曲用板部３２Ａ〜３２Ｃを折り曲げたときの底面とモジュール格納ケース４の主端子板格納領域５３の上面板６１ａとの間に隙間を設けることにより、パワー半導体モジュール２Ａ〜２Ｄの上下方向の取付自由度をより確保することができる。
したがって、パワー半導体モジュール２Ａ〜２Ｄの銅ブロック２３Ａ及び２３Ｂを冷却体７０の装着面７１に確実に密着させることができる。このため、各パワー半導体モジュール２Ａ〜２Ｄの発熱体となる半導体チップ１２Ａ及び１２Ｂの発熱を銅ブロック１６Ａ及び１６Ｂ、絶縁基板１１Ａ及び１１Ｂの導体パターン及び銅ブロック２３Ａ及び２３Ｂを通じて冷却体７０に確実に放熱することができ、半導体チップ１２Ａ及び１２Ｂの過熱を防止することができる。
この場合、モジュール格納ケース４自体は冷却体７０に直接固定されていないが、冷却体７０に間接的に固定されており、冷却体７０からモジュール格納ケース４が離脱することはない。すなわち、各パワー半導体モジュール２Ａ〜２Ｄがモジュール格納ケース４にスナップフィットされている。このため、パワー半導体モジュール２Ａ〜２Ｄを冷却体７０に固定することにより、モジュール格納ケース４も固定されることになる。しかも、パワー半導体モジュール２Ａ〜２Ｄのピン状導電体１８、２０及び１９に例えば半田付けされた主端子板３Ａ、３Ｂ及び３Ｃの折曲用板部３２Ａ、３２Ｂ及び３２Ｃが挿通孔６９ａ、６９ｂ及び６９ｃを通じてモジュール格納ケース４の上方に突出されて折曲られて主端子セグメントとされている。この点でもモジュール格納ケース４の離脱防止が行われる。
また、パワー半導体モジュール２Ａ〜２Ｄを冷却体７０に固定する際に、パワー半導体モジュール２Ａ〜２Ｄの長手方向の両端部の取付孔２７に取付ねじ７４を挿通して固定するが、取付孔２７は凹部２６及びＵ字状突出部２５ｃで囲まれている。また、モジュール格納ケース４に形成された円筒状部５６が凹部２６内に係合され、且つＵ字状突出部５７がＵ字状突出部２５ｃの外周側に係合している。したがって、取付ねじ７４とピン状導電体１８，１９及び主端子板３Ａ，３Ｃとの絶縁を確実に行うことができる。
以上説明したように、上記実施形態によると、複数のパワー半導体モジュール２Ａ〜２Ｄをモジュール集合体４０として一体化できる。これによって、１つの基本容量のパワー半導体モジュールを作っておけば、それを組み合わせて様々な容量のモジュールに展開可能であるため、従来のように容量ごとに個別モジュールを１からつくる必要がなく、生産を効率化できる。
また、複数のパワー半導体モジュール２Ａ〜２Ｄがモジュール格納ケース４のモジュール格納領域５２における個別格納領域５４Ａ〜５４Ｄにパワー半導体モジュールの２Ａ〜２Ｄの取付け時の位置調整を可能な所定の取付自由度を持って個別に保持されている。さらに、半導体装置１の冷却体７０への取り付けは、個々のパワー半導体モジュール２Ａ〜２Ｄの取付孔を利用することになる。このために、モジュール集合体４０は、その構成部材の変形によって、各パワー半導体モジュール２Ａ〜２Ｄから露出する絶縁基板裏面の銅ブロック２３Ａ，２３Ｂの冷却面が冷却体７０の装着面７１に倣うことになり、個別に小型モジュールを取り付ける場合と同等の状態となる。すなわち、半導体回路の電流容量が大きくなって、冷却体７０にマウントされるモジュール集合体４０のサイズが大型化した場合でも、小型モジュールと同等の冷却性能が得られ、信頼性の観点でも優れた特性が期待できる。
因みに、従来の半導体装置では、モジュールが大容量になって大型化するほど、絶縁基板を接合した放熱ベース板の取り付け面の平坦度が出にくくなる。この結果、冷却体へとの熱的な接続をするために、取り付け面にサーマルコンパウンドを厚く塗る必要があった。このため熱抵抗が増大することに加え、運転時のパワー半導体モジュール（放熱体側も含めて）の熱変形も大きくなるため、冷却面（ベース板）とフィンとの密着性を高めて、放熱効率を確保することが容易ではなかった。
しかしながら、本実施形態では、上述したように、モジュール格納ケース４内に格納した複数のパワー半導体モジュール２Ａ〜２Ｄの銅ブロック２３Ａ，２３Ｂの冷却面を個別に冷却体７０の装着面７１に密着させて装着できるので、サーマルコンパウンドを厚く塗布することなく冷却性能を向上させることができる。
ところで、最近注目されるＳｉＣなどのワイドバンドギャップ素子は、高効率ではあるものの、基板の結晶欠陥による歩留まりの関係からＳｉ素子ほど大型化が困難であるため、大容量化に当たっては、複数チップを並列接続して用いる。また、Ｓｉ素子であっても、定格の大きい大型チップを使うより、生産数の多い小型チップを複数並列接続して用いる方がコスト的に有利な場合もある。本発明の構造は、このような場合、更に有効である。
例えば、１半導体チップ当たりの組み立て中に不良になる確率αとモジュール組み立て良品率βとの関係式は、搭載チップ数をｎとしたときに、β＝（１−α）ｎで表される。
この１半導体チップ当たりの組み立て不良率αとモジュール組み立て良品率βとの関係をチップ数１０、２０、４０及び８０をパラメータとして表すと図１６に示すようになる。
この図１６から明らかなように、全組立工程を通して半導体チップ１個当たりの不良率が０．１％である場合にはモジュール組立て良品率βは搭載チップ数にかかわらず９０％以上となるが、半導体チップ１個あたりの不良率が１％となると、半導体チップ数が８０の場合にはモジュール組立て良品率βが５０％に低下する一方、半導体チップ数が１０の場合には、モジュール組立て良品率βが９０％を維持する。
従って、本実施形態のように、パワー半導体モジュール内の半導体チップ数は、極力少なくし、良品となったパワー半導体モジュールを複数個組み合わせて大容量化する方が、コスト的に有利である。すなわち、パワー半導体モジュール内の半導体チップ数を多くした場合には、そのうちの一部の半導体チップが不良になってもパワー半導体モジュール自体が不良品となるため、パワー半導体モジュール内の半導体チップ数が増えれば増えるほど歩留りが低下することになる。
なお、上記実施形態においては、モジュール集合体４０をモジュール格納ケース４に格納して主端子板３Ａ〜３Ｃの折曲用板部３２Ａ〜３２Ｃを折り曲げた状態でパワー半導体モジュール２Ａ〜２Ｄを冷却体７０に固定する場合について説明した。しかしながら、本発明は、上記組付順序に限定されるものではなく、半導体装置１を冷却体７０に固定する場合に、主端子板３Ａ〜３Ｃの折曲用板部３２Ａ〜３２Ｃを折り曲げない状態で、パワー半導体モジュール２Ａ〜２Ｄを冷却体７０に固定してから折曲用板部３２Ａ〜３２Ｃを折り曲げるようにしてもよい。
また、上記実施形態では、モジュール格納ケース４のモジュール格納領域５２における個別格納領域５４Ａ〜５４Ｄを画成する案内突起５５が先端に突出係合部５５ｂを有するＴ字状隔壁５５ｃを備えている場合について説明した。しかしながら、本発明は、上記構成に限定されるものではなく、Ｔ字状隔壁５５ｃの先端形状は三角形状、半円形状等の任意形状に形成することができ、要はパワー半導体モジュール２Ａ〜２Ｄの係合溝２８に係合して案内するとともに、前後方向外側への抜け出しを防止することができる構成であればよい。
同様に、パワー半導体モジュール２Ａ〜２Ｄの係合溝２８の断面形状も任意形状とすることができる。
また、上記実施形態では、モジュール格納ケース４に４個のパワー半導体モジュール２Ａ〜２Ｄを密に格納する場合について説明したが、これに限定されるものではなく、最大搭載数や搭載間隔は、製品ごとに適宜決められる。更に、最大搭載数以下のパワー半導体モジュールを任意の個数ずつ間隔を開けて（間引いて）格納するようにしてもよい。パワー半導体モジュール間に空間を設けるほどモジュール集合体としてのサイズは大きくなるが、発熱部が分散されることで、放熱効果を高めることができる。
また、上記実施形態では、各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体２１ａ，２１ｂ及び２２ａ，２２ｂをプリント基板４１に形成した導電パターンを介して外部接続端子４３ａ，４３ｂ及び４４ａ，４４ｂに接続した場合について説明した。本発明は上記構成に限定されるものではなく、各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体２１ａ，２１ｂ及び２２ａ，２２ｂを個別にモジュール格納ケース４から突出させるようにしてもよい。さらには、各パワー半導体モジュール２Ａ〜２Ｄのピン状導電体２１ａ，２１ｂ及び２２ａ，２２ｂをプリント基板４１に代えて接続線や他の端子板等で接続するようにしてもよい。
また、上記実施形態においては、モジュール格納ケース４に複数のパワー半導体モジュールを格納してインバータ装置の一相分を構成する場合について説明した。しかしながら、本発明は、上記構成に限定されるものではなく、図１７に示すように、３つのパワー半導体モジュール２Ａ〜２Ｃを使用し、各パワー半導体モジュール２Ａ〜２Ｃのピン状導電体１９に個別の主端子板３Ｕ、３Ｖ及び３Ｗを半田付け、溶接、ロウ付け等の固定手段で固定するようにしてもよい。これに対応してモジュール格納ケース４に、図１７に示すように、主端子板３Ｕ、３Ｖ及び３Ｗを挿通する挿通孔６９ｕ、６９ｖ及び６９ｗを形成し、これら挿通孔６９ｕ、６９ｖ及び６９ｗから折曲用板部３２Ｕ、３２Ｖ及び３２Ｗを突出させることにより、３相インバータ装置を構成することもできる。さらに、プリント基板４１を省略し、これに代えて各パワー半導体モジュール２Ａ〜２Ｃのピン状導電体２１ａ，２１ｂ及び２２ａ，２２ｂの長さを長くしてモジュール格納ケース４の上面板５２ｃに形成した貫通孔８１から直接モジュール格納ケース４の上方に突出させる。
この場合の、等価回路構成は、図１８に示すように、前述した図１０の等価回路構成を並列に接続して、例えばパワー半導体モジュール２ＡがＵ相用アームを構成し、パワー半導体モジュール２ＢがＶ相用アームを構成し、パワー半導体モジュール２ＣがＷ相用アームを構成する。そして、各パワー半導体モジュール２Ａ、２Ｂ及び２Ｃの主端子板３Ｕ、３Ｖ及び３ＷがＵ相出力端子Ｕ、Ｖ相出力端子Ｖ及びＷ相出力端子Ｗとして引出されている。また、各パワー半導体モジュール２Ａ〜２Ｃのピン状導電体２１ａ，２１ｂに接続するゲート端子Ｇ１，Ｇ２も個別に引き出され、ピン状導電体２２ａ，２２ｂに接続するセンスコレクタ端子ＳＣ１、センスエミッタ端子ＳＥ２も個別に引き出されている。
また、上記の実施形態によれば、電流容量ごとにパワー半導体モジュールを系列化して用意することができる。すなわち、モジュール格納ケースに複数のパワー半導体モジュールを格納し、これを並列接続して用いれば、その並列数を変更することで、容易に電流容量を自在に変更することができる。これにより、電流容量別にパッケージを用意して系列化する場合のように、コスト増となってしまう問題がなく、容易に電流容量を自在に変更することができ、しかも、共通のモジュール格納ケースを用いれば、外観や端子位置を共通化することができる。
また、上記の実施形態によれば、大容量化を、１つのパッケージに多数のチップを実装するのではなく、一単位となるパワー半導体モジュールを組み合わせて用いるため、一単位となるパワー半導体モジュールへ実装する半導体チップ数を抑制できる。このため、実装後に半導体チップの不良が判明してパワー半導体モジュールが不良となっても、不良となったパワー半導体モジュールに組付けられた良品の半導体チップの数を少なくすることができる。このため、歩留まりが低下することがない。
また、上記の実施形態によれば、半導体チップを内蔵する複数の半導体モジュールを主端子板で接続した状態で、モジュール格納ケース内にパワー半導体モジュールの取付け時の位置調整を可能な所定の取付自由度を持って格納している。このため、複数のパワー半導体モジュールをあたかも１つのパワー半導体モジュールであるかのように扱うことができるだけでなく、個々のパワー半導体モジュールの冷却体との接触を確実に行うことができる。例えば、図１３や図１８のような回路を構成するすべての半導体素子を１つの放熱ベース板に搭載するような大型のパワー半導体モジュールでは、放熱ベース板の平坦度が悪くなる。そのため、外部の放熱フィン等への密着性も劣り冷却性能が悪化する。これに対して、上記の実施形態では、モジュール格納ケースに格納しているパワー半導体モジュールを個々に冷却体に締結しているため、個々のパワー半導体モジュールの冷却体との接触を確実に行うことができる。
また、上記実施形態においては、主端子板３Ａ〜３Ｃとパワー半導体モジュール２Ａ〜２Ｄとの位置決めを各々の接続片３４の底面を絶縁台座２４ｂの上面に当接させることにより行う場合について説明した。しかしながら、本発明は、上記構成に限定されるものではなく、主端子板３Ａ〜３Ｃを図１９に示すように端子板本体３１の一端を折り曲げて、連続した接続片３４として構成する場合には、図２０に示すように、位置決め部を変更することができる。
すなわち、図２０では、モールド成型体２４の上面における主端子となる一対のピン状導電体１８、２０及び１９間に上面を平坦面とした位置決め用台座８０ａ、８０ｂ及び８０ｃを突出形成している。この場合には、図２１に示すように、主端子板３Ａ、３Ｂ及び３Ｃの接続片３４に形成した挿通孔３４ａ内にピン状導電体１８、２０及び１９を挿通した状態で、接続片３４の底面を位置決め用台座８０ａ、８０ｂ及び８０ｃの上面に当接させることにより、位置決めを行うことができる。このように、位置決め用台座８０ａ〜８０ｃを形成することにより、ピン状導電体１８、２０及び１９を突出させる絶縁台座２４ｂのピン状導電体１８、２０及び１９が突出する上面に位置決め用の平坦面を形成する必要がなくなる。このため、絶縁台座２４ｂの成型を高精度に行う必要がなくなり、モールド成型体２４の成型容易性を向上させることができる。
また、上記実施形態では、パワー半導体モジュール２Ａ〜２Ｄの長手方向の両端に取付孔２７を形成した場合について説明したが、これに限定されるものではなく、取付孔の設置位置や設置個数については任意に設定することができる。これに応じて、モジュール格納ケース４の取付用挿通孔５９の設置位置及び設置個数を変更すればよい。
また、本発明は、パワー半導体モジュールの端子接続の組み合わせだけで所望する回路構成が得られることから、本発明は上述した電力変換用インバータ装置に限定されるものではなく、パワー半導体モジュールを使用する他の電力変換装置や高周波用途のスイッチングＩＣ等の他の半導体装置に本発明を適用することができる。
本発明によれば、半導体チップを内蔵する複数の半導体モジュールを主端子板で接続した状態で、モジュール格納ケース内に半導体モジュールの取付け時の位置調整を可能に格納保持することにより、複数の半導体モジュールと被取付体との確実な接触を確保することができるとともに、組付作業を容易に行うことができる半導体装置を提供できる。
１…半導体装置、２Ａ〜２Ｄ…パワー半導体モジュール、３Ａ〜３Ｃ…主端子板、４…モジュール格納ケース、１１Ａ，１１Ｂ…絶縁基板、１２Ａ，１２Ｂ…半導体チップ、１３Ａ，１３Ｂ…半導体回路、１４…配線基板、１６Ａ，１６Ｂ…銅ブロック、１８〜２０、２１ａ，２１ｂ，２２ａ，２２ｂ…ピン状導電体、２３Ａ，２３Ｂ…銅ブロック、２４…モールド成型体、２４ｂ…絶縁台座、２５Ａ，２５Ｂ…絶縁用壁部、２５ｃ…Ｕ字状突出部、２６…凹部、２７…取付孔、２８…係合溝、２９…スナップフィット用係合凹部、３１…端子板本体、３２Ａ〜３２Ｃ…折曲用板部、３Ｕ〜３Ｗ…主端子板、３２Ｕ〜３２Ｗ…折曲用板部、３３…接続端子保持部、３４…接続片、４０…モジュール集合体、４１…プリント基板、４３ａ，４３ｂ，４４ａ，４４ｂ…外部接続端子、５１…開口部、５２…モジュール格納領域、５３…主端子板格納領域、５５…案内突起、５５ａ…三角柱状基部、５５ｂ…突出係合部、５５ｃ…Ｔ字状隔壁、５６…円筒状部、５７…Ｕ字状突出部、５８…スナップフィット用係合突起、５９…取付用挿通孔、６２〜６４，６８…絶縁隔壁、６５…ナット、６９ａ〜６９ｃ…挿通孔、７０…冷却体、７１…装着面、７２…雌ねじ部、７３…冷却フィン、７４…取付ねじ

Claims (11)

  1. 少なくとも一つ以上の半導体チップが実装された回路基板を内部に備えるとともに、取付孔を貫通形成し、前記取付孔の一方の端部側に放熱部が露出するように形成され、さらに接続端子が突出形成された複数の半導体モジュールと、
    前記複数の半導体モジュールの個別の接続端子間を個別に接続し、前記半導体モジュール内の半導体回路を相互に接続する導電路を構成する主端子板と、
    前記主端子板によって互いに接続された複数の前記半導体モジュールを、前記主端子板と一体に開口部から挿通し、当該半導体モジュールの取付け時の位置調整を可能に格納保持するとともに、前記主端子板の一部を外部に主端子セグメントとして引き出す挿通孔を有し、さらに前記各半導体モジュールの各取付孔に対向する取付用挿通孔を有するモジュール格納ケースとを備え、
    前記モジュール格納ケースは、前記複数の半導体モジュールを並列状態で格納するモジュール格納領域と、該モジュール格納領域と連接して前記主端子板を格納する端子板格納領域とが形成され、
    前記モジュール格納領域は、前記半導体モジュールの側面を案内するとともに、複数の半導体モジュールを個々に格納する個別格納領域を画成する案内突起を備えている
    ことを特徴とする半導体装置。
  2. 前記案内突起は、先端に前記半導体モジュールの側面に形成した係合溝に係合する係合凸部が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記モジュール格納ケースは可撓性を有し、前記モジュール格納領域に前記半導体モジュールに形成した係止凹部に係止される係止突起が形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記端子板格納領域には、前記主端子板間を絶縁する絶縁隔壁を備えていることを特徴とする請求項１に記載の半導体装置。
  5. 前記モジュール格納ケースは、前記複数の半導体モジュールを、前記放熱部を前記開口部側として格納し、前記放熱部を冷却体に接触させた状態で、前記各取付用挿通孔を通じて当該取付用挿通孔に対向する前記半導体モジュールの取付孔に固定具を挿通して格納された前記複数の半導体モジュールを個別に当該冷却体に固定することを特徴とする請求項１に記載の半導体装置。
  6. 前記モジュール格納ケースは、前記取付用挿通孔を、前記半導体モジュールの取付孔に係合して前記固定具の絶縁距離を確保する筒状部の内周面に形成したことを特徴とする請求項５に記載の半導体装置。
  7. 前記主端子板は、前記複数の半導体モジュールを横切って延長し、前記取付孔と平行な板面を有する端子板本体を有し、該端子板本体の長手方向と直交する端面の一方に前記主端子セグメントとなる折曲用板部が形成され、前記端面の他方に前記複数の半導体モジュールの接続端子を挿通する挿通孔を有する接続端子保持部が突出形成されていることを特徴とする請求項１乃至６の何れか１項に記載の半導体装置。
  8. 前記接続端子保持部は、前記複数の半導体モジュールの前記接続端子に対応する位置に個別に突出形成され、且つ可撓性を有する複数の接続片で構成されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記折曲用板部は、前記モジュール格納ケースから突出された状態で、前記端子板格納領域の外表面に形成されたナット収納凹部に収納されているナットに対向するように折曲げられて主端子セグメントを構成し、ナットの雌ねじに対向して、当該雌ねじの内径より大きい挿通孔が形成されていることを特徴とする請求項７に記載の半導体装置。
  10. 回路基板に少なくとも一つ以上の半導体チップを内部に備え、取付孔を有する複数の半導体モジュールをモジュール格納ケースに整列保持するようにした半導体装置の製造方法において、
    前記複数の半導体モジュールを並列に配置した状態で、各半導体モジュールから突出する主接続端子を、当該半導体モジュールを横切る主端子板に形成した接続端子保持部の挿通孔内に挿通してから主接続端子と接続端子保持部とを固着してモジュール集合体を形成し、
    形成した前記モジュール集合体を前記モジュール格納ケースに主端子板の折曲用板部を当該モジュール格納ケースの挿通孔を通じて外部に突出させ且つ当該半導体モジュールの取付け時の位置調整を可能に格納保持して半導体装置を構成し、
    次いで、モジュール格納ケースを冷却体上に載置して、前記複数の半導体モジュールの各取付孔へこれらに対向して形成されたモジュール格納ケースの取付用挿通孔を通じて固定具を挿通して、格納された複数の半導体モジュールそれぞれを冷却体に固定する
    ことを特徴とする半導体装置の製造方法。
  11. 前記主端子板の折曲用板部は、前記半導体装置を構成する際及び当該半導体装置を前記冷却体に装着した後の何れかの時点で、前記モジュール格納ケースの主端子板格納領域の外表面に形成したナット挿入凹部にナットを挿入した状態で、当該ナットを覆うように折り曲げることを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2014507389A 2012-03-28 2013-03-15 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5831626B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014507389A JP5831626B2 (ja) 2012-03-28 2013-03-15 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012072673 2012-03-28
JP2012072673 2012-03-28
JP2012182614 2012-08-21
JP2012182614 2012-08-21
PCT/JP2013/001804 WO2013145619A1 (ja) 2012-03-28 2013-03-15 半導体装置及び半導体装置の製造方法
JP2014507389A JP5831626B2 (ja) 2012-03-28 2013-03-15 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5831626B2 true JP5831626B2 (ja) 2015-12-09
JPWO2013145619A1 JPWO2013145619A1 (ja) 2015-12-10

Family

ID=49258933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014507389A Expired - Fee Related JP5831626B2 (ja) 2012-03-28 2013-03-15 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9385061B2 (ja)
EP (1) EP2833404A4 (ja)
JP (1) JP5831626B2 (ja)
CN (1) CN104160504B (ja)
WO (1) WO2013145619A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103858228B (zh) * 2011-09-30 2016-11-09 富士电机株式会社 半导体装置及其制造方法
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6573890B2 (ja) * 2014-01-30 2019-09-11 クリー ファイエットヴィル インコーポレイテッド 薄型で高度に構成可能な電流共有並列化広バンドギャップ電力デバイス電力モジュール
US9426883B2 (en) 2014-01-30 2016-08-23 Cree Fayetteville, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module
DE112015000156T5 (de) 2014-04-14 2016-06-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6160780B2 (ja) * 2014-08-26 2017-07-12 富士電機株式会社 ３レベル電力変換装置
WO2016047212A1 (ja) * 2014-09-25 2016-03-31 日立オートモティブシステムズ株式会社 電力変換装置
CN107155372B (zh) 2014-11-28 2019-10-01 日产自动车株式会社 半桥功率半导体模块及其制造方法
EP3240026A4 (en) * 2014-12-24 2018-09-05 NSK Ltd. Power semiconductor module and electric power steering device employing same
WO2016129097A1 (ja) * 2015-02-13 2016-08-18 株式会社日産アーク ハーフブリッジパワー半導体モジュール及びその製造方法
JP6578795B2 (ja) * 2015-08-04 2019-09-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102015216047A1 (de) * 2015-08-21 2017-02-23 Continental Automotive Gmbh Schaltungsträger, Leistungselektronikanordnung mit einem Schaltungsträger
JP6485283B2 (ja) * 2015-08-21 2019-03-20 株式会社デンソー 電力変換装置
CN208093538U (zh) * 2015-08-25 2018-11-13 英飞凌科技有限两合公司 具有构成盆体的压力板的功率半导体组件模块
JP2017050488A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージ
JP6468155B2 (ja) * 2015-10-09 2019-02-13 株式会社デンソー 電力変換装置
WO2017098689A1 (ja) 2015-12-09 2017-06-15 パナソニック株式会社 半導体発光装置
JP6604184B2 (ja) * 2015-12-17 2019-11-13 富士電機株式会社 半導体モジュール
JP6516024B2 (ja) * 2016-01-12 2019-05-22 富士電機株式会社 半導体装置
JP6011737B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 降圧チョッパ回路
JP6011736B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 昇圧チョッパ回路
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构
JP6103122B1 (ja) * 2016-08-17 2017-03-29 富士電機株式会社 パワー半導体モジュール用信号中継基板
FR3060243B1 (fr) * 2016-12-12 2019-08-23 Institut Vedecom Module de commutation de puissance, convertisseur integrant celui-ci et procede de fabrication
JP6108026B1 (ja) 2016-12-16 2017-04-05 富士電機株式会社 圧接型半導体モジュール
USD954667S1 (en) 2017-01-13 2022-06-14 Wolfspeed, Inc. Power module
JP6946698B2 (ja) 2017-03-31 2021-10-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6884624B2 (ja) * 2017-04-05 2021-06-09 富士電機株式会社 半導体装置、半導体装置の製造方法及びインターフェースユニット
CN109300884B (zh) * 2017-07-25 2023-12-19 国网上海电力设计有限公司 并联式电力模块、电力装置及电力系统
TWI644482B (zh) * 2017-08-01 2018-12-11 上海騏宏電驅動科技有限公司 Parallel power module, power device and power system
EP3462822A1 (de) * 2017-09-29 2019-04-03 Siemens Aktiengesellschaft Elektrischer umrichter
CN110476237B (zh) * 2017-10-19 2023-06-02 富士电机株式会社 半导体装置及半导体装置的制造方法
FR3076175B1 (fr) * 2017-12-22 2020-01-10 Valeo Siemens Eautomotive France Sas Equipement electrique a paroi deportee
FR3076095B1 (fr) * 2017-12-22 2021-01-01 Valeo Siemens Eautomotive France Sas Element de boitier pour equipement electrique
JP7067103B2 (ja) * 2018-02-14 2022-05-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6892006B2 (ja) 2018-03-07 2021-06-18 富士電機株式会社 半導体装置
JP7067255B2 (ja) * 2018-05-16 2022-05-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7183594B2 (ja) 2018-07-04 2022-12-06 富士電機株式会社 半導体装置
JP7275493B2 (ja) * 2018-08-07 2023-05-18 富士電機株式会社 半導体装置
USD903590S1 (en) 2018-09-12 2020-12-01 Cree Fayetteville, Inc. Power module
JP7029645B2 (ja) * 2018-10-02 2022-03-04 株式会社オートネットワーク技術研究所 フレキシブルプリント基板、配線部材、蓄電モジュールおよび接続モジュール
CN112997593B (zh) * 2018-10-31 2022-11-08 赫思曼自动化控制有限公司 用于铁路使用的交换器
JP7334485B2 (ja) * 2019-06-07 2023-08-29 富士電機株式会社 半導体モジュールの外部接続部、半導体モジュールの外部接続部の製造方法、半導体モジュール、車両、及び外部接続部とバスバーとの接続方法
JP7392308B2 (ja) 2019-07-19 2023-12-06 富士電機株式会社 半導体装置
JP7512706B2 (ja) 2020-06-25 2024-07-09 富士電機株式会社 半導体装置
EP4052881B1 (en) * 2020-06-29 2024-08-21 Fuji Electric Co., Ltd. Semiconductor module case and method for producing semiconductor module case
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
EP4095900B1 (en) * 2021-05-28 2024-01-31 Hitachi Energy Ltd Clamping element and method for producing a power semiconductor device
US20230361049A1 (en) 2022-05-06 2023-11-09 Ge Aviation Systems Llc Modular power overlay device and method
WO2024057752A1 (ja) * 2022-09-16 2024-03-21 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588438B1 (fr) 1985-10-09 1989-05-05 Telemecanique Electrique Dispositif d'assemblage de blocs modulaires d'appareillage electrique
US5202578A (en) 1989-09-11 1993-04-13 Kabushiki Kaisha Toshiba Module-type semiconductor device of high power capacity
JP2505921B2 (ja) 1990-09-25 1996-06-12 株式会社日立製作所 半導体装置及びそれ用はんだ合金
JP2692449B2 (ja) * 1991-10-01 1997-12-17 三菱電機株式会社 パワーモジュール
JP2850623B2 (ja) 1992-02-06 1999-01-27 富士電機株式会社 半導体装置
JP2993278B2 (ja) 1992-06-26 1999-12-20 富士電機株式会社 半導体装置
US5408128A (en) * 1993-09-15 1995-04-18 International Rectifier Corporation High power semiconductor device module with low thermal resistance and simplified manufacturing
JP3160442B2 (ja) 1993-10-29 2001-04-25 東芝エフエーシステムエンジニアリング株式会社 インバータ装置
JPH1093016A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd パワー半導体装置
JP3430192B2 (ja) 1996-11-12 2003-07-28 株式会社日立産機システム インバータ装置
US5927504A (en) * 1998-06-23 1999-07-27 Samsung Electronics Co., Ltd. Apparatus for carrying plural printed circuit boards for semiconductor module
JP2001036005A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
JP4557507B2 (ja) 2002-06-13 2010-10-06 パナソニック株式会社 半導体デバイス及びその製造方法
WO2003107422A1 (ja) 2002-06-13 2003-12-24 松下電器産業株式会社 半導体デバイス及びその製造方法
JP3852698B2 (ja) * 2003-04-10 2006-12-06 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP2005065414A (ja) 2003-08-13 2005-03-10 Fuji Electric Fa Components & Systems Co Ltd インバータ装置
JP2005142189A (ja) 2003-11-04 2005-06-02 Toyota Industries Corp 半導体装置
JP4313273B2 (ja) 2004-09-09 2009-08-12 株式会社ケーヒン パワードライブユニット
JP4313272B2 (ja) 2004-09-09 2009-08-12 株式会社ケーヒン パワードライブユニット
JP2006332291A (ja) 2005-05-25 2006-12-07 Keihin Corp パワードライブユニット
JP4765101B2 (ja) 2006-01-20 2011-09-07 富士電機株式会社 半導体装置
JP2007209184A (ja) 2006-02-06 2007-08-16 Mitsubishi Electric Corp 電力変換装置
US7577068B2 (en) 2006-04-18 2009-08-18 Mediatek Inc. Dynamic write strategy modification method and apparatus
JP4129027B2 (ja) 2006-06-06 2008-07-30 三菱電機株式会社 半導体装置
JP2008193779A (ja) 2007-02-02 2008-08-21 Fuji Electric Systems Co Ltd 半導体モジュール
JP5240863B2 (ja) * 2007-05-18 2013-07-17 株式会社三社電機製作所 電力用半導体モジュール及びアーク放電装置
WO2008142758A1 (ja) 2007-05-18 2008-11-27 Sansha Electric Manufacturing Co., Ltd. 電力用半導体モジュール
JP5061717B2 (ja) * 2007-05-18 2012-10-31 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP5120605B2 (ja) 2007-05-22 2013-01-16 アイシン・エィ・ダブリュ株式会社 半導体モジュール及びインバータ装置
JP5098951B2 (ja) 2008-10-22 2012-12-12 富士電機株式会社 半導体装置
JP5256994B2 (ja) 2008-10-24 2013-08-07 富士電機株式会社 半導体装置
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP2010147116A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 半導体装置
JP5260347B2 (ja) 2009-02-06 2013-08-14 日立オートモティブシステムズ株式会社 電力変換装置
JP5100694B2 (ja) 2009-04-01 2012-12-19 三菱電機株式会社 半導体装置
US9147666B2 (en) 2009-05-14 2015-09-29 Rohm Co., Ltd. Semiconductor device
DE102009037257B4 (de) 2009-08-12 2014-07-31 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Schaltungsträger und Lastanschlusselement sowie Herstellungsverfahren hierzu
JP5527330B2 (ja) 2010-01-05 2014-06-18 富士電機株式会社 半導体装置用ユニットおよび半導体装置
DE102010005048A1 (de) 2010-01-20 2011-07-21 SEMIKRON Elektronik GmbH & Co. KG, 90431 Anordnung mit mindestens einem Leistungshalbleitermodul und mit einer Transportverpackung
JP5557585B2 (ja) * 2010-04-26 2014-07-23 日立オートモティブシステムズ株式会社 パワーモジュール
JP5211364B2 (ja) 2010-05-07 2013-06-12 三菱電機株式会社 半導体装置
CN103081098B (zh) 2010-09-02 2015-08-05 丰田自动车株式会社 半导体模块
JP5994785B2 (ja) 2011-09-28 2016-09-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP2833404A1 (en) 2015-02-04
JPWO2013145619A1 (ja) 2015-12-10
CN104160504A (zh) 2014-11-19
CN104160504B (zh) 2017-05-17
EP2833404A4 (en) 2016-01-20
WO2013145619A1 (ja) 2013-10-03
US9385061B2 (en) 2016-07-05
US20140346659A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
JP5831626B2 (ja) 半導体装置及び半導体装置の製造方法
JP5835466B2 (ja) 半導体装置
JP6065995B2 (ja) 半導体装置及び半導体装置の製造方法
JP4434181B2 (ja) 電力変換装置
US8610263B2 (en) Semiconductor device module
WO2014061211A1 (ja) 半導体装置
US11538794B2 (en) Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member
JP2010130015A (ja) セグメント化された基板を有するパワー半導体モジュール
CN109995246B (zh) 开关电源装置
CN113557603B (zh) 半导体装置
JP6891904B2 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
JP6321883B2 (ja) 電子部品ユニット及び熱伝導載置部材
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
WO2023189266A1 (ja) 金属配線板
WO2023058381A1 (ja) 電力変換装置
WO2023189265A1 (ja) 半導体モジュール
WO2024171691A1 (ja) 電力変換装置
US20240297100A1 (en) Semiconductor module, semiconductor device, and vehicle
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
JP2022162304A (ja) 半導体モジュール及び半導体装置
JP2013239501A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151012

R150 Certificate of patent or registration of utility model

Ref document number: 5831626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees