JP5994785B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5994785B2
JP5994785B2 JP2013536111A JP2013536111A JP5994785B2 JP 5994785 B2 JP5994785 B2 JP 5994785B2 JP 2013536111 A JP2013536111 A JP 2013536111A JP 2013536111 A JP2013536111 A JP 2013536111A JP 5994785 B2 JP5994785 B2 JP 5994785B2
Authority
JP
Japan
Prior art keywords
control terminal
case
hole
lid
penetrating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013536111A
Other languages
English (en)
Other versions
JPWO2013047101A1 (ja
Inventor
喜和 高宮
喜和 高宮
悦宏 小平
悦宏 小平
一永 大西
一永 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2013047101A1 publication Critical patent/JPWO2013047101A1/ja
Application granted granted Critical
Publication of JP5994785B2 publication Critical patent/JP5994785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、半導体装置に関する。
近年、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）などの複数の半導体チップを同一パッケージに収納したモジュール型半導体装置において、半導体チップの高集積化が進んでいる。このため、モジュール型半導体装置では、パッケージ内の配線基板に接合される外部端子の接合強度や信頼性に加えて、外部端子の寸法精度も求められている。
図１３は、従来のモジュール型半導体装置について模式的に示す平面図である。また、図１４は、図１３の切断線ＡＡ−ＡＡ’における断面図である。図１５は、図１３の切断線ＢＢ−ＢＢ’における断面図である。図１３〜１５に示すように、従来の半導体装置１００は、半導体チップ１０１と、配線基板１０２と、アルミワイヤ１０３と、主端子１０４と、制御端子１０５と、金属ベース１０６と、樹脂ケース１２０と、を備えている。樹脂ケース１２０は、蓋１２１と側壁１２２とが一体成形されてなる。
配線基板１０２は、絶縁基板の表面に回路パターン１０２ａ，１０２ｂを形成した基板である。半導体チップ１０１の裏面は、図示省略した接合材を介して配線基板１０２の回路パターン１０２ａと接合している。半導体チップ１０１の表面に設けられた図示省略した電極と、配線基板１０２の回路パターン１０２ｂとはアルミワイヤ１０３によって電気的に接続されている。また、配線基板１０２の回路パターン１０２ｂには、接合材１１１を介して、外部端子である主端子１０４および制御端子１０５のそれぞれ一端が接合されている。
配線基板１０２の裏面には金属膜１０２ｃが設けられており、この金属膜１０２ｃが図示を省略した接合材を介して金属ベース１０６と接合している。金属ベース１０６は、良熱伝導体の材質で作られており、半導体チップ１０１で発生し配線基板１０２を介して伝わる熱を半導体装置１００の外部へ伝導する。金属ベース１０６の周縁には樹脂ケース１２０が接着されている。主端子１０４の他端および制御端子１０５の他端は、それぞれ樹脂ケース１２０の蓋１２１を貫通して樹脂ケース１２０の外側に露出している。
蓋１２１には、制御端子１０５が貫通する貫通孔１２１ａが設けられている。貫通孔１２１ａは、１枚の板状部材から成形される制御端子１０５の幅および厚さに対応した寸法を有する略矩形状の平面形状を有する。貫通孔１２１ａの長手方向の幅ｗ１０１は、制御端子１０５の蓋１２１を貫通する部分（以下、貫通部とする）１０５ａの幅ｗ１１１と、後述する貫通部１０５ａの突起部１０５ｄの幅ｗ１１２とを加算した寸法となっている。貫通孔１２１ａの長手方向の側部は、蓋１２１に固定された主端子１０４の並列方向に平行になっている。
貫通孔１２１ａの短手方向の側部には、蓋１２１の、樹脂ケース１２０の外側に露出する面（以下、おもて面とする）側にＬ字状の段差１２１ｂが設けられている。蓋１２１の、樹脂ケース１２０の内側に露出する面（以下、裏面とする）には、貫通孔１２１ａの、段差１２１ｂが設けられた側部に対向する側部に連なって、配線基板１０２側に突出する凸部１２１ｃが設けられている。制御端子１０５は、段差１２１ｂおよび凸部１２１ｃにそれぞれ接触し係止（固定）される。
具体的には、制御端子１０５は、蓋１２１の貫通孔１２１ａを貫通する貫通部１０５ａと、配線基板１０２の回路パターン１０２ｂに接合された接続部１０５ｃと、貫通部１０５ａと接続部１０５ｃとを連結する連結部１０５ｂとからなる。貫通部１０５ａ、連結部１０５ｂおよび接続部１０５ｃは板状部材からなる。接続部１０５ｃの、連結部１０５ｂに連結された端部（以下、上端部とする）に対して反対側の他端（以下、下端部とする）は、接合材１１１を介して配線基板１０２の回路パターン１０２ｂと接合している。
接続部１０５ｃの平坦面は、配線基板１０２のおもて面とほぼ垂直になっている。連結部１０５ｂは、接続部１０５ｃの蓋１２１側（上端部）で接続部１０５ｃに連結され、接続部１０５ｃとＬ字形状をなす。連結部１０５ｂの平坦面は、接続部１０５ｃの平坦面とほぼ直角で、かつ配線基板１０２のおもて面にほぼ平行になっている。さらに、連結部１０５ｂは、貫通部１０５ａの配線基板１０２側の端部（以下、下端部とする）に連結され、貫通部１０５ａとＬ字形状をなす。
連結部１０５ｂの平坦面は、貫通部１０５ａの平坦面とほぼ直角になっている。貫通部１０５ａの平坦面は、配線基板１０２のおもて面とほぼ垂直になっている。貫通部１０５ａの下端部に対して反対側の端部（以下、上端部とする）は、蓋１２１に設けられた貫通孔１２１ａから樹脂ケース１２０の外側に露出されている。貫通部１０５ａの、貫通孔１２１ａの側部に設けられた段差１２１ｂに対向する側面には、突起部１０５ｄが設けられている。
突起部１０５ｄは、貫通部１０５ａの上端部側が狭く下端部側に向って広がった形状をなす。突起部１０５ｄの下端部は、段差１２１ｂの底面に接触する。突起部１０５ｄは、制御端子１０５の配線基板１０２側への移動を阻止する。また、連結部１０５ｂの蓋１２１側の面は、蓋１２１の裏面に設けられた凸部１２１ｃに近接する。連結部１０５ｂは、制御端子１０５の配線基板１０２から離れる方向への移動を阻止する。
つぎに、蓋１２１に制御端子１０５を係止する方法について説明する。図１６は、従来の組み立て途中の半導体装置の要部を示す説明図である。図１６（ａ）〜１６（ｃ）には、図１４に示す半導体装置１００の制御端子近傍１３０を示す。図１６（ａ）には、貫通孔１２１ａに差し込まれる前の制御端子１０５を示す。図１６（ｂ）には、貫通孔１２１ａに差し込まれたときの制御端子１０５を示す。図１６（ｃ）には、蓋１２１に係止された制御端子１０５を示す。
図１６（ａ）〜１６（ｃ）に示す製造途中の半導体装置１００は、樹脂ケース１２０を金属ベース（不図示）に接着する処理である。図１６（ａ）〜１６（ｃ）では図示を省略するが、制御端子１０５の接続部１０５ｃの下端部は、配線基板１０２の回路パターン１０２ｂと接合している。まず、図１６（ａ）に示すように、蓋１２１の裏面側から貫通孔１２１ａに制御端子１０５の貫通部１０５ａを差し込む。
そして、図１６（ｂ）に示すように、貫通部１０５ａの突起部１０５ｄ部分が蓋１２１のおもて面側に露出するように、さらに、貫通孔１２１ａに貫通部１０５ａを差し込む。貫通孔１２１ａの長手方向の幅ｗ１０１は貫通部１０５ａの幅ｗ１１１と突起部１０５ｄの幅ｗ１１２とを加算した寸法（ｗ１０１＝ｗ１１１＋ｗ１１２）となっているので、貫通部１０５ａの突起部１０５ｄが設けられた部分も貫通孔１２１ａを通過する。
つぎに、貫通部１０５ａの下端部に連結された連結部１０５ｂの蓋１２１側の面が蓋１２１の裏面に設けられた凸部１２１ｃに接触するまで、貫通部１０５ａを貫通孔１２１ａに差し込む。連結部１０５ｂの蓋１２１側の面が凸部１２１ｃに接触したとき、貫通部１０５ａの上端部が樹脂ケース１２０の外側に露出され、貫通部１０５ａに設けられた突起部１０５ｄは、段差１２１ｂ内に露出される。
その後、制御端子１０５を蓋１２１のおもて面に平行な方向に移動し、図１６（ｃ）に示すように、突起部１０５ｄの下端部を段差１２１ｂの底面に接触させる。これにより、突起部１０５ｄおよび連結部１０５ｂによって制御端子１０５の移動が阻止され、制御端子１０５は蓋１２１に係止される。
このように制御端子と樹脂ケースとが分離されたアウトサート構造のモジュール型半導体装置として、次の装置が提案されている。蓋体は３つのブロックを備え、各ブロックの上面略中央部には、それぞれナット収納溝が形成されている。各ブロックは、連結部により互いに連結され、各ブロック間には、空隙部がそれぞれ形成されている。この空隙部は、後に封止樹脂の充填により閉塞される。ブロックの側面には、一対の張出部が設けられ、この張出部に信号端子が挿入・仮固定される４個の角孔が形成されている。信号端子は、板材により略Ｌ字状に形成され、起立部の中央よりやや上端寄りに膨出部が形成され、また、中央よりやや下端寄りには、係止部が形成されている。膨出部が角孔の内壁と接触し、さらに強制的に係止部の位置まで挿入することにより、信号端子が下方に落下しないように係止される（例えば、下記特許文献１参照。）。
また、別の装置として、次の装置が提案されている。樹脂ケースの側壁が内部に向かって伸び中央に開放部を有する挾持部と、挾持部に囲まれ外壁に設けられた溝と、挾持部の下部に設けられ内部に向かって伸びる支持台とにより構成されている。さらに外部引き出し端子が挾持部の開放部より小さい幅の切欠部と、側壁側に向かって突出する突部と、切欠部の下部に設けられ内部に向かって伸びる折り曲げ部とにより構成されている。樹脂ケースの外壁の挾持部の開放部に外部引き出し端子の切欠部を通し、外部引き出し端子を下げると、支持台に外部引き出し端子の折り曲げ部が支持されるとともに、外部引き出し端子のつめが樹脂ケースの溝に係合される（例えば、下記特許文献２参照。）。
さらに、別の装置として、次の装置が提案されている。絶縁ケース自体に外部導出端子を半田固着する際の位置決め用の係止部を備え、また、前記絶縁ケースの下端面に放熱板と該絶縁ケースを接着する接着剤溜り用の傾斜溝部を形成する。絶縁ケースの外部導出端子挿入孔はその一部が相対的に口の広い幅広の角穴となっており、小径の角穴との連通部に形成される段部に外部導出端子の係止部を係止させることで、該導出端子の仮止めができるようにしてある。下方の角穴側から外部導出端子を挿入し、係止部の位置では外側に広がろうとするばね力に抗してさらに挿入することにより、角穴を通過した段階で該係止部が幅広の角穴内で広がり、段部と幅広の角穴の内壁により規制されて仮止めがなされる（例えば、下記特許文献３参照。）。
実開平５−１５４４４号公報 特開平７−１５３９０６号公報 特開平１０−６５０９８号公報
しかしながら、本発明者らが鋭意研究を重ねた結果、次のような問題が生じることが新たに判明した。図１１は、従来の半導体装置の制御端子近傍を示す説明図である。図１１には、図１３〜１５に示す半導体装置１００の制御端子近傍１３０の状態を示す。図１１に示すように、貫通孔１２１ａの長手方向の幅ｗ１０１は、貫通部１０５ａの幅ｗ１１１と突起部１０５ｄの幅ｗ１１２（図１６（ｂ）参照）とを加算した寸法とする必要があるため、突起部１０５ｄの幅ｗ１１２の分だけ貫通部１０５ａの幅ｗ１１１よりも広くなっている。
このため、突起部１０５ｄが段差１２１ｂに接触している状態では、貫通部１０５ａと、貫通孔１２１ａの段差１２１ｂが設けられた側部に対向する側部との間に隙間ｗ１１３が生じる。このように隙間ｗ１１３が生じていることにより、例えば、貫通部１０５ａの突起部１０５ｄが設けられた側面の斜め上方（例えば白抜き左下向矢印で示す方向）１３１から貫通部１０５ａに圧縮荷重がかかった場合、制御端子１０５がずれて突起部１０５ｄが段差１２１ｂから外れてしまう。
突起部１０５ｄが段差１２１ｂから外れた場合、制御端子１０５が樹脂ケース１２０内に埋没する虞がある。このため、制御端子１０５に接合された回路パターン１０２ｂに制御端子１０５を介して圧縮荷重がかかり、配線基板１０２が割れたり、配線基板１０２の回路パターン１０２ａ，１０２ｂが破損するという問題がある。
さらに、突起部１０５ｄが段差１２１ｂから外れた場合、制御端子１０５にかかる圧縮荷重を突起部１０５ｄと樹脂ケース１２０とで受けることができないので、制御端子１０５が長い場合に制御端子１０５が変形しやすいという不都合がある。制御端子１０５が変形することで、制御端子１０５の寸法精度が低下したり、制御端子１０５や蓋１２１の接合位置がずれる虞がある。また、隙間ｗ１１３が生じていることにより制御端子１０５の位置の寸法精度が悪くなることもある。
また、上記特許文献１〜３に示す半導体装置では、次のような問題が生じることが発明者によって確認された。図１２は、従来の半導体装置の制御端子近傍の別の一例を示す説明図である。図１２に示す制御端子１４５は、図１３〜１５に示す制御端子１０５と同様に、貫通部１４５ａ、連結部１４５ｂおよび接続部１４５ｃが連結されてなる。図１２（ａ）は、貫通部１４５ａの平坦面側から図示した平面図である。図１２（ｂ）は、貫通部１４５ａの端部側から図示した平面図である。制御端子１４５には、貫通部１４５ａの平坦面の一部が切り出され、かつ貫通部１４５ａにつながった上端１４５ｄ−１が曲げられることで貫通部１４５ａの平坦面から外側に張り出した張り出し部１４５ｄが設けられている。
このような張り出し部１４５ｄは、プレス加工によって一枚の金属板から制御端子１４５を成形するときに、張り出し部１４５ｄとなる部分を貫通部１４５ａから切り出す処理と、切り出した張り出し部１４５ｄを曲げる処理とを同時に行う切り曲げ加工によって形成される。貫通部１４５ａには、張り出し部１４５ｄを切り出したことによって、張り出し部１４５ｄとほぼ等しい形状の穴１４５ｄ−３が形成される。
しかし、このように形成された張り出し部１４５ｄには、例えば張り出し部１４５ｄの下端部１４５ｄ−２などにバリが発生する。このため、張り出し部１４５ｄを穴１４５ｄ−３に戻す方向（白抜き右向矢印で示す方向）１４０から圧力がかかったとしても、張り出し部１４５ｄは穴１４５ｄ−３内に完全に収納されない。したがって、制御端子１４５の厚さｔ１１０は、貫通部１４５ａの厚さｔ１０１と、張り出し部１４５ｄが貫通部１４５ａの平坦面から張り出している厚さｔ１０２との和になり、貫通孔の短手方向の幅を貫通部１４５ａの厚さｔ１０１よりも広くする必要がある。これにより、貫通部１４５ａと貫通孔の側部との間に隙間（不図示）が生じ、半導体装置１００と同様の問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、機械的強度の高い半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、寸法精度の高い半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、半導体チップが接合された絶縁基板と、前記絶縁基板の前記半導体チップが接合された面を覆うケースと、一方の端部が前記半導体チップに電気的に接続され、他方の端部が前記ケースを貫通して前記ケースの外側に露出する制御端子と、を備える。前記制御端子の前記ケースの外側に露出された部分に、当該露出された部分の一部が切り抜かれてなる切り抜き部と、前記切り抜き部に囲まれ前記制御端子に残る部分を折り曲げることで成形され、前記ケースの外側から前記ケースに接触して前記制御端子の移動を阻止する阻止部と、が形成されている。前記ケースは、前記制御端子が貫通する貫通孔と、前記貫通孔の側部に前記ケースの外側から設けられ、前記制御端子から張り出した前記阻止部が底面に接触する段差と、を有する。前記段差の側部と底面とのなす角度は鋭角であることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記阻止部は、Ｕ字状の前記切り抜き部に囲まれ前記制御端子に残る部分からなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記阻止部は、前記切り抜き部側に押される方向に圧力がかかったときに、前記切り抜き部内に収納される構成を有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記阻止部は、前記切り抜き部側に押される方向に圧力がかかったときに、前記阻止部を構成する材料のもつ弾力性により前記切り抜き部内に収納される構成を有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記制御端子は、前記ケースの外側に一方の端部が露出され、前記ケースの外側に露出する部分に前記阻止部が設けられた貫通部と、前記貫通部の他方の端部に連結して前記貫通部と直交し、前記絶縁基板に平行な平坦面を有する連結部と、を備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ケースは、前記絶縁基板の前記半導体チップが接合された面の上方に配置される蓋と、前記蓋に設けられた前記貫通孔と、前記貫通孔の側部に設けられた前記段差と、前記蓋の、前記絶縁基板側の面に設けられ、前記連結部の平坦面に接触する凸部と、を備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記貫通孔の開口幅は、前記貫通孔を貫通する前記制御端子の、前記貫通孔の側部に対向する側面の幅とほぼ同じ寸法であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記制御端子と前記ケースとは個別部品として設けられ、前記制御端子を前記ケースに差し込むことで組み立てられる構造を有することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、金属ベース上に、半導体チップおよび制御端子が固定された半導体装置の製造方法であって、次の特徴を有する。前記金属ベースの前記半導体チップおよび前記制御端子が固定された面をケースで覆い、前記制御端子を前記ケースに貫通させ、前記ケースの外側に、前記制御端子の一部が切り抜かれてなる切り抜き部に囲まれ前記制御端子に残る部分を折り曲げることで成形された阻止部を露出させる第１工程を行う。そして、前記ケースの外側から前記阻止部を前記ケースに接触させて前記制御端子を前記ケースに係止する第２工程を行う。前記ケースは、前記制御端子が貫通する貫通孔と、前記貫通孔の側部に前記ケースの外側から設けられた段差と、を有し、前記段差の側部と底面とのなす角度は鋭角であり、前記第２工程では、前記制御端子から張り出した前記阻止部を前記段差の底面に接触させる。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記貫通孔の開口幅は、前記貫通孔を貫通する前記制御端子の、前記貫通孔の側部に対向する側面の幅とほぼ同じ寸法であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、半導体チップが接合された絶縁基板と、前記絶縁基板の前記半導体チップが接合された面を覆うケースと、一方の端部が前記半導体チップに電気的に接続され、他方の端部が前記ケースを貫通して前記ケースの外側に露出する制御端子と、を備える。前記制御端子は、前記ケースの外側に一方の端部が露出された貫通部と、前記貫通部の、前記ケースの外側に露出された部分の一部が切り抜かれてなる切り抜き部と、前記切り抜き部に囲まれ前記貫通部に残る部分を折り曲げることで成形され、前記ケースの外側から前記ケースに接触して前記制御端子の移動を阻止する阻止部と、前記貫通部の他方の端部に一方の端部が連結して前記貫通部と直交し、前記貫通部に対し前記阻止部と反対方向へ張り出し、かつ前記絶縁基板に平行な平坦面を有する連結部と、前記連結部の他方の端部に一方の端部が連結して前記連結部と直交し、他方の端部が前記絶縁基板に接合された接続部と、を有する。前記ケースは、前記絶縁基板の前記半導体チップが接合された面の上方に配置される蓋と、前記蓋に設けられ、前記制御端子が貫通する貫通孔と、前記貫通孔の側部に前記蓋の前記ケースの外側に露出する面側から設けられ、前記阻止部が接触する段差と、前記蓋の、前記絶縁基板側の面に設けられ、前記貫通孔に対し前記段差と反対側に配置され、かつ前記連結部の平坦面に接触する凸部と、を有することを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、前記貫通孔の幅は、前記貫通部の厚さに等しいことを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、異なる前記貫通孔を貫通し隣り合って配置され、前記連結部の張り出し方向を同じ方向に向けた２つの前記制御端子を１組とする。前記１組の前記制御端子のうち、一方の前記制御端子の前記阻止部が接触する前記段差と、他方の前記制御端子の前記連結部が接触する前記凸部と、が前記蓋の厚さ方向に対向することを特徴とする。
上述した発明によれば、ケースの蓋に設けられた貫通孔に制御端子が差し込まれたとき、制御端子に設けられた阻止部は、阻止部を構成する材料の弾力性により切り抜き部内に収納される。このため、貫通孔を通過するときの制御端子の厚さを、阻止部を設けてない場合の厚さと等しくすることができる。これにより、貫通孔の開口幅を制御端子の幅および厚さに対応した寸法とすることができる。したがって、阻止部の自由端がケースの蓋のおもて面に接触し制御端子がケースに係止されたときに、制御端子と貫通孔の側部との間に生じる隙間を従来よりも少なくすることができる。このため、制御端子がケースに係止された後、阻止部の自由端がケースの蓋のおもて面から外れることはない。
また、上述した発明によれば、制御端子がケースの蓋に設けられた貫通孔を通過し終えた後、制御端子に設けられた阻止部は、阻止部を構成する材料の弾力性により制御端子の平坦面から張り出した状態に戻る（スプリングバック）。これにより、阻止部の自由端が蓋のおもて面に接触し、制御端子がケースに係止される。したがって、阻止部によってケースに係止された制御端子に圧縮荷重がかかったとしても、阻止部がケースの蓋のおもて面から外れることはない。
このように、制御端子がケースに係止された後、阻止部の自由端がケースの蓋のおもて面から外れないため、制御端子がケース内に埋没することを防止することができる。したがって、制御端子を介して配線基板や回路パターンに圧縮荷重がかかることで配線基板が割れたり、配線基板の回路パターンが破損することを防止することができる。
また、上述した発明によれば、阻止部がケースの蓋のおもて面に設けられた段差から外れることはないので、制御端子を介して阻止部とケースとに圧縮荷重がかかり、制御端子にかかる圧縮荷重が軽減される。このため、制御端子が変形することを軽減することができる。また、上述した発明によれば、貫通孔の開口幅を貫通部の幅および厚さに対応した寸法とすることができるので、組み立て後の半導体装置において、例えば制御端子に斜め上方から圧力がかかったときの制御端子の移動可能範囲を狭くすることができる。
本発明にかかる半導体装置によれば、機械的強度を向上した半導体装置を提供することができるという効果を奏する。また、本発明にかかる半導体装置によれば、寸法精度の高い半導体装置を提供することができるという効果を奏する。
図１は、実施の形態にかかるモジュール型半導体装置について示す平面図である。 図２は、図１の切断線Ａ−Ａ’における断面図である。 図３は、図１の切断線Ｂ−Ｂ’における断面図である。 図４は、実施の形態にかかるモジュール型半導体装置の要部について示す説明図である。 図５は、実施の形態にかかる半導体装置について示す平面図である。 図６は、実施の形態にかかる組み立て途中の半導体装置の要部を示す説明図である。 図７は、実施の形態にかかる組み立て途中の半導体装置を示す説明図である。 図８は、実施の形態にかかる組み立て途中の半導体装置を示す説明図である。 図９は、実施の形態にかかる組み立て途中の半導体装置を示す説明図である。 図１０は、実施の形態にかかる半導体装置の耐荷重試験の一例について示す断面図である。 図１１は、従来の半導体装置の制御端子近傍を示す説明図である。 図１２は、従来の半導体装置の制御端子近傍の別の一例を示す説明図である。 図１３は、従来のモジュール型半導体装置について模式的に示す平面図である。 図１４は、図１３の切断線ＡＡ−ＡＡ’における断面図である。 図１５は、図１３の切断線ＢＢ−ＢＢ’における断面図である。 図１６は、従来の組み立て途中の半導体装置の要部を示す説明図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
図１は、実施の形態にかかるモジュール型半導体装置について示す平面図である。また、図２は、図１の切断線Ａ−Ａ’における断面図である。図３は、図１の切断線Ｂ−Ｂ’における断面図である。図１〜３に示すように、実施の形態にかかる半導体装置１０は、半導体チップ１と、配線基板２と、ワイヤ配線３と、主端子４と、制御端子５と、金属ベース６と、樹脂ケース２０と、を備えている。樹脂ケース２０は、蓋２１と側壁２２とが一体成形されてなる。
配線基板２は、絶縁基板の表面に回路パターン２ａ，２ｂを形成した基板である。半導体チップ１の裏面は、図示省略した接合材を介して配線基板２の回路パターン２ａと接合している。回路パターン２ａには、例えばＩＧＢＴやＦＷＤなどの複数の半導体チップ１が接合されている。半導体チップ１のおもて面に設けられた図示省略した電極（以下、おもて面電極とする）と、他の半導体チップ１のおもて面電極とはワイヤ配線３によって電気的に接続されている。例えばＩＧＢＴやＦＷＤなどの半導体チップ１は、回路パターン２ａとワイヤ配線３等により逆並列に接続され、アームを構成するようにしてもよい。ワイヤ配線３は例えばアルミワイヤである。
半導体チップ１のおもて面電極と配線基板２の回路パターン２ｂとはワイヤ配線３によって電気的に接続されている。また、配線基板２の回路パターン２ｂには、接合材１１を介して主端子４の一端および制御端子５の一端がそれぞれ接合されている。主端子４は、配線基板２との電気的な接続に供される外部端子である。制御端子５は、図示しない装置との電気的な接続に供される外部端子である。
配線基板２の裏面には金属膜２ｃが設けられており、この金属膜２ｃが図示を省略した接合材を介して金属ベース６と接合している。金属ベース６は、良熱伝導体の材質で作られており、半導体チップ１で発生し配線基板２を介して伝わる熱を半導体装置１０の外部へ伝導する。金属ベース６の周縁には樹脂ケース２０が接着されている。主端子４の他端および制御端子５の他端は、それぞれ樹脂ケース２０の蓋２１を貫通して樹脂ケース２０の外側に露出している。
蓋２１には、制御端子５が貫通する貫通孔２１ａが設けられている。貫通孔２１ａは、例えば一枚の板状部材から成形される制御端子５の幅および厚さに対応した寸法を有する略矩形状の断面形状を有する。制御端子５の厚さは、制御端子５の成形に用いる板状部材の厚さである。具体的には、貫通孔２１ａの長手方向の幅ｗ１は、制御端子５の、蓋２１を貫通する部分（貫通部）５ａの幅ｗ１１よりも若干大きい寸法となっている。貫通孔２１ａの短手方向の幅ｗ２は、貫通部５ａの厚さｔ１よりも若干大きい寸法となっている。貫通部５ａの厚さｔ１を例えば０．５ｍｍとしたときに、貫通孔２１ａの短手方向の幅ｗ２は例えば０．６ｍｍであってもよい。
貫通部５ａの寸法よりも若干大きい寸法とは、制御端子５の貫通部５ａを通過させることができ、かつ、例えば貫通部５ａに斜め上方から圧力がかかったときの貫通部５ａの移動可能範囲が狭く、貫通部５ａの平坦面を配線基板２にほぼ垂直に維持することができる寸法である。貫通孔２１ａの長手方向の側部は、蓋２１に固定された主端子４の並列方向にほぼ平行になっている。
貫通孔２１ａの長手方向の側部には、蓋２１の、樹脂ケース２０の外側に露出する面（おもて面）側にＬ字状の段差２１ｂが設けられている。貫通孔２１ａと段差２１ｂとはつながっている。段差２１ｂは、蓋２１を貫通しない深さで設けられている。段差２１ｂの底面は、蓋２１のおもて面にほぼ垂直に設けられた段差２１ｂの側部とのなす角度が鋭角となるように斜度を有していてもよい。
蓋２１の、樹脂ケース２０の内側に露出する面（裏面）には、貫通孔２１ａの、段差２１ｂが設けられた側部に対向する側部に連なって、配線基板２側に突出する凸部２１ｃが設けられている。組み立てられた半導体装置１０において、凸部２１ｃは、制御端子５の、貫通部５ａとほぼ直角をなす部分（以下、連結部とする）５ｂに接触する。このように、制御端子５は、蓋２１のおもて面および裏面にそれぞれ設けられた段差２１ｂおよび凸部２１ｃにそれぞれ接触あるいは近接し、係止（固定）される。
つぎに、制御端子５について詳細に説明する。図４は、実施の形態にかかるモジュール型半導体装置の要部について示す説明図である。図４（ａ），４（ｂ）には、それぞれ図２，３に示す制御端子５の断面構成を示す。図４に示すように、制御端子５は、蓋２１の貫通孔２１ａを貫通する貫通部５ａと、配線基板２の回路パターン２ｂに接合され配線基板２との電気的な接続に供される接続部５ｃと、貫通部５ａと接続部５ｃとを連結する連結部５ｂとからなる。制御端子５は、貫通部５ａ、連結部５ｂおよび接続部５ｃが連続した１つの部品として、１枚の金属平板から切り出される。
接続部５ｃの、連結部５ｂに連結された端部（上端部）に対して反対側の他端（下端部）は、接合材１１を介して配線基板２の回路パターン２ｂと接合している。接続部５ｃの平坦面は、配線基板２のおもて面とほぼ垂直になっている。連結部５ｂは、接続部５ｃの蓋２１側（上端部）で接続部５ｃに連結され、接続部５ｃとＬ字形状をなす。連結部５ｂの平坦面は、接続部５ｃの平坦面とほぼ直角で、かつ配線基板２のおもて面にほぼ平行になっている。
さらに、連結部５ｂは、貫通部５ａの配線基板２側の端部（下端部）に連結され、貫通部５ａとＬ字形状をなす。連結部５ｂの平坦面は、貫通部５ａの平坦面とほぼ直角になっている。貫通部５ａの平坦面は、配線基板２のおもて面とほぼ垂直になっている。貫通部５ａの下端部に対して反対側の端部（上端部）は、蓋２１に設けられた貫通孔２１ａから樹脂ケース２０の外側に露出される。
このように連結部５ｂと貫通部５ａとを直角にすることで、貫通部５ａにかかる圧縮荷重によって連結部５ｂが撓む（ばね効果）。これにより、貫通部５ａにかかる圧縮荷重を連結部５ｂで吸収することができるので、貫通部５ａにかかる圧縮荷重による接合材１１へのダメージを小さくすることができる。また、連結部５ｂを曲げ加工により形成するとともに、接続部５ｃを面形状としたので、貫通孔２１ａに制御端子５を差し込むときの荷重による制御端子５の変形を低減することができる。
貫通部５ａの、貫通孔２１ａの側部に設けられた段差２１ｂに対向する側面には、制御端子５の移動を阻止する阻止部（フック）５ｄが設けられている。阻止部５ｄは、貫通部５ａが樹脂ケース２０の外側に露出されたとき、樹脂ケース２０の段差２１ｂに露出される。そして、阻止部５ｄは、貫通孔２１ａの側部に設けられた段差２１ｂの底面に接触して、制御端子５の移動を阻止する。具体的には、制御端子５の上方側から制御端子５にかかる圧縮荷重は阻止部５ｄが受けるため、配線基板２の回路パターン２ｂに制御端子５が押し付けられることが阻止される。
阻止部５ｄは、例えばコの字状あるいはＵ字状の穴を貫通部５ａから切り抜いて形成される短冊形状の部分を、貫通部５ａにつながるその端部（以下、基点端とする）５ｄ−１を基点に折り曲げ、飛び出し加工することにより成形されている。短冊形状の部分の外形は阻止部５ｄの輪郭と一致する。具体的には、阻止部５ｄは、貫通部５ａにつながっている基点端５ｄ−１を基点にして、基点端５ｄ−１に対して反対側の貫通部５ａから離れている端部（以下、自由端）５ｄ−２側が阻止部５ｄの平坦面内から離れた位置となるように折り曲げられている。
より具体的には、阻止部５ｄの輪郭は例えば略矩形状であり、矩形状の一辺である基点端５ｄ−１が貫通部５ａにつながっている。阻止部５ｄの基点端５ｄ−１以外の一辺にあたる端部は、貫通部５ａから離れている。阻止部５ｄの基点端５ｄ−１に対向する一辺である自由端５ｄ−２は、貫通部５ａに連結された連結部５ｂとは反対の方向に張り出している。このように阻止部５ｄおよび連結部５ｂが貫通部５ａに対し相互に反対の方向へ張り出しているので、制御端子５の先端側から圧縮荷重がかかった場合でも、制御端子５がその厚み方向に傾くことを防止することができる。樹脂ケース２０に制御端子５を貫通させたとき、樹脂ケース２０の段差２１ｂの底面には、阻止部５ｄの自由端５ｄ−２が接触する。
貫通部５ａの阻止部５ｄの周囲には、阻止部５ｄの輪郭を囲むように、貫通部５ａの樹脂ケース２０の外側に露出された部分の一部が切り抜かれてなる切り抜き部５ｅが設けられている。切り抜き部５ｅは、貫通部５ａに阻止部５ｄとなる部分を形成する際に切り抜いた阻止部５ｄの輪郭を囲むコの字状（またはＵ字状）の穴と、飛び出し加工により阻止部５ｄを形成する際に形成された阻止部５ｄと同形状の穴とがつながってなる。すなわち、切り抜き部５ｅは、阻止部５ｄが切り抜き部５ｅに収納されたときに、阻止部５ｄの、貫通部５ａにつながっている部分を除く側面が切り抜き部５ｅの側部に接触しない大きさで貫通部５ａに設けられた穴である。
阻止部５ｄおよび切り抜き部５ｅは、例えば、次のように形成される。まず、貫通部５ａの樹脂ケース２０の外側に露出された部分に、阻止部５ｄとなる部分を残して、阻止部５ｄとなる部分の輪郭を囲むコの字状あるいはＵ字状の穴を形成する。これにより、貫通部５ａに切り抜き部５ｅが形成されたとき、阻止部５ｄとなる部分は基点端５ｄ−１が貫通部５ａにつながった状態で残る。阻止部５ｄとなる部分は、例えば基点端５ｄ−１が貫通部５ａにつながった状態の略矩形状に形成される。貫通部５ａを切り抜いて形成したコの字状（またはＵ字状）の穴は、阻止部５ｄが完成した後に切り抜き部５ｅとなる。
つぎに、阻止部５ｄとなる部分を貫通部５ａにつながった端部（基点端５ｄ−１）を基点として折り曲げ、貫通部５ａにつながった端部に対向する端部（自由端５ｄ−２）を貫通部５ａの平坦面内から張り出させる（飛び出し加工）。これにより、貫通部５ａの側面に対して斜度を有する阻止部５ｄが形成される。また、阻止部５ｄが形成されたことにより、阻止部５ｄの外形よりも大きな例えば略矩形状を有する切り抜き部５ｅが形成される。阻止部５ｄおよび切り抜き部５ｅの形状は、矩形状に限らず種々変更可能である。
貫通部５ａの厚さｔ１を例えば０．５ｍｍとしたときに、阻止部５ｄの貫通部５ａにつながった一辺に向かい合う一辺から貫通部５ａの側面までの、配線基板２に平行な方向の距離（以下、阻止部５ｄの張り出し距離とする）ｔ２は、例えば０．２ｍｍ以上１．５ｍｍ以下であってもよい。阻止部５ｄの張り出し距離ｔ２は、貫通部５ａを構成する材料、すなわち制御端子５を構成する材料の弾力性で決まる。
阻止部５ｄを構成する材料は、制御端子５にかかる圧縮荷重によって阻止部５ｄが破壊されない強度を有するのが望ましい。制御端子５を構成する材料は、例えば、銅系材料、鉄系材料であってもよい。阻止部５ｄの、貫通部５ａにつながっている一辺の長さ（以下、阻止部５ｄの幅とする）ｗ１２は、例えば、０．５ｍｍ以上２．０ｍｍ以下であってもよい。阻止部５ｄの、貫通部５ａにつながっていない一辺の長さ（以下、阻止部５ｄの高さとする）ｈは、例えば、２．０ｍｍ以上８．０ｍｍ以下であってもよい。また、コの字状あるいはＵ字状の穴の幅は、例えば、０．１ｍｍ以上１．５ｍｍ以下であってもよい。
このように貫通部５ａを切り抜いてコの字状またはＵ字状の穴を形成することで、阻止部５ｄの形状よりも大きい寸法を有する略矩形状の切り抜き部５ｅが形成される。このため、阻止部５ｄが切り抜き部５ｅに収納されたときに、阻止部５ｄの基点端５ｄ−１以外の端部（自由端５ｄ−２や自由端５ｄ−２に直交する端部）にバリが生じていたとしても、阻止部５ｄの基点端５ｄ−１以外の端部と切り抜き部５ｅの側部とが接触しない。これにより、樹脂ケース２０の蓋２１に設けられた貫通孔２１ａに制御端子５が差し込まれたときに、貫通孔２１ａの側部から受ける圧力３１によって阻止部５ｄは切り抜き部５ｅ内に収納され、阻止部５ｄの張り出し距離ｔ２＝０とすることができる。
また、連結部５ｂの蓋２１側の面は、蓋２１の裏面に設けられた凸部２１ｃに接触する。連結部５ｂは、制御端子５が配線基板２から離れる方向にかかる引張荷重を受け、制御端子５が配線基板２から離れる方向に移動することを阻止する。このため、阻止部５ｄの自由端５ｄ−２を支点とする回転方向の力が制御端子５に作用しない。このように、阻止部５ｄおよび連結部５ｂが、蓋２１のおもて面および裏面にそれぞれ設けられた段差２１ｂおよび凸部２１ｃにそれぞれ接触し、制御端子５が樹脂ケース２０の蓋２１に係止される。
図５は、実施の形態にかかる半導体装置について示す平面図である。図５には、配線基板２の回路パターン２ａに接合材を介して接合された半導体チップ１、および配線基板２の回路パターン２ｂに接合材を介して接合された制御端子５の一例を示す。図５に示すように、配線基板２の回路パターン２ａ上に複数の半導体チップ１が集積される。半導体チップ１は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）チップ、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）チップなどであってもよい。また、配線基板２の各回路パターン２ｂ上には、上述した構成を有する制御端子５がそれぞれ接合される。
つぎに、蓋２１に制御端子５を係止する方法について説明する。図６は、実施の形態にかかる組み立て途中の半導体装置の要部を示す説明図である。図６（ａ）〜６（ｃ）には、図２に示す半導体装置１０の制御端子近傍３０を示す。図６（ａ）には、貫通孔２１ａに差し込まれる前の制御端子５を示す。図６（ｂ）には、貫通孔２１ａに差し込まれたときの制御端子５を示す。図６（ｃ）には、蓋２１に係止された制御端子５を示す。
図６（ａ）〜６（ｃ）に示す製造途中の半導体装置１０は、樹脂ケース２０を金属ベース（不図示）に接着する処理である。図６（ａ）〜６（ｃ）では図示を省略するが、制御端子５の接続部５ｃは配線基板２の回路パターン２ｂと接合している。まず、図６（ａ）に示すように、蓋２１の裏面側から貫通孔２１ａに制御端子５の貫通部５ａを差し込む。
そして、図６（ｂ）に示すように、さらに、貫通孔２１ａに貫通部５ａを差し込む。貫通孔２１ａの短手方向の幅ｗ２は、貫通部５ａの厚さｔ１に対応した寸法となっている。このため、貫通部５ａが貫通孔２１ａを通過するときに、貫通部５ａに設けられた阻止部５ｄの自由端５ｄ−２は、貫通孔２１ａの側部によって切り抜き部５ｅ側に押され、貫通部５ａおよび阻止部５ｄを構成する材料の弾力性によって切り抜き部５ｅ内に収納される（スプリングバック）。
したがって、貫通孔２１ａの短手方向の幅ｗ２が貫通部５ａの厚さｔ１に対応した寸法であっても、貫通部５ａの阻止部５ｄが設けられた部分は貫通孔２１ａを通過することができる。つぎに、貫通部５ａの下端部に連結された連結部５ｂの蓋２１側の面が蓋２１の裏面に設けられた凸部２１ｃに接触するまで、貫通部５ａを貫通孔２１ａに差し込む。
連結部５ｂの蓋２１側の面が凸部２１ｃに接触したとき、阻止部５ｄの自由端５ｄ−２は段差２１ｂ内に露出し、阻止部５ｄの自由端５ｄ−２は圧力を受けなくなる。阻止部５ｄの自由端５ｄ−２にかかっていた圧力がなくなるため、阻止部５ｄは、阻止部５ｄを構成する材料の弾力性により（スプリングバック）、再度、貫通部５ａの平坦面内から張り出した状態に戻る。これにより、図６（ｃ）に示すように、阻止部５ｄの下端部が段差２１ｂの底部２１ｂ−１に接触し、制御端子５が蓋２１に係止される。
つぎに、半導体装置１０の製造方法について説明する。図７〜９は、実施の形態にかかる組み立て途中の半導体装置を示す説明図である。半導体装置１０は、制御端子５と樹脂ケース２０とが分離されたアウトサート構造のモジュール型半導体装置であり、制御端子５と樹脂ケース２０とは互いに独立した個別の部品である。まず、図７に示すように、金属ベース６のおもて面に配線基板２の金属膜２ｃを、配線基板２の回路パターン２ａに半導体チップ１の裏面を、それぞれ例えばはんだ４１、４２を介して接合し、半導体チップ１と配線基板２の回路パターン（不図示）とをワイヤ配線３によって電気的に接続する。
図７では図示省略するが金属ベース６上には、図５に示すように複数の配線基板２が接合される。そして、各配線基板２上には回路パターン２ａ，２ｂが設けられており、各回路パターン２ａにそれぞれ半導体チップ１が接合される。また、図８に示すように、配線基板２の回路パターン（不図示）に、例えばはんだなどの接合材を介して主端子４および制御端子５を接合する。つぎに、図９に示すように、主端子４側から樹脂ケース２０を被せ、樹脂ケース２０の蓋２１に形成された貫通孔の側部に沿って、蓋２１の裏面側から貫通孔２１ａに制御端子５の貫通部５ａを挿入し、樹脂ケース２０を金属ベース６に接着する。
このとき、制御端子５の連結部（不図示）が、蓋２１の裏面に形成された凸部（不図示）に支持されるとともに、制御端子５の阻止部の下端部が蓋２１の段差に係合し、制御端子５が樹脂ケース２０に係止される。その後、図示省略する付随樹脂ケースを樹脂ケース２０に取り付けて主端子４の上端部を固定することで、半導体装置１０が完成する。
図１０は、実施の形態にかかる半導体装置の耐荷重試験の一例について示す断面図である。実施の形態に従い半導体装置１０を作製した。そして、図１０に示すように、制御端子５の、樹脂ケース２０の外側に露出する端部に荷重治具５０を取り付けて、制御端子５の貫通部５ａに平行な方向に圧縮荷重がかかるように制御端子５を固定した。そして、荷重治具５０によって半導体装置１０が破壊されるまで制御端子５に圧縮荷重をかけつづけ、制御端子５の最大圧縮荷重を測定した。
比較として、従来の半導体装置１００を作製し、半導体装置１０と同様の方法で半導体装置１００の最大圧縮荷重を測定した。圧縮荷重とは、制御端子５を配線基板２側に押し付ける方向にかかる荷重である。半導体装置１０が破壊されるとは、製品として使用できない状態である。具体的には、半導体装置１０が破壊されるとは、制御端子５が変形や破断等したり、制御端子５に設けられた阻止部５ｄが段差に引っかからない状態になったり、樹脂ケース２０が壊れることをいう。
その結果、実施の形態にかかる半導体装置１０の最大圧縮荷重は従来の半導体装置１００の２倍以上の強度であることが確認された。このように、実施の形態にかかる半導体装置１０は、従来の半導体装置１００に比べて機械的強度が向上していることが確認された。
以上、説明したように、実施の形態にかかる半導体装置１０および半導体装置１０の製造方法によれば、樹脂ケース２０の蓋２１に設けられた貫通孔２１ａに制御端子５が差し込まれたとき、制御端子５の貫通部５ａに設けられた阻止部５ｄは、阻止部５ｄを構成する材料の弾力性により切り抜き部５ｅ内に完全に収納される。このため、貫通孔２１ａを通過するときの貫通部５ａの厚さｔ１を、阻止部５ｄを設けてない場合の厚さと等しくすることができる。これにより、貫通孔２１ａの開口幅を貫通部５ａの幅ｗ１１および厚さｔ１に対応した寸法とすることができる。したがって、阻止部５ｄの自由端５ｄ−２が段差２１ｂの底部２１ｂ−１に接触し制御端子５が樹脂ケース２０に係止されたときに、制御端子５と貫通孔２１ａの側部との間に生じる隙間を従来よりも少なくすることができる。このため、制御端子５が樹脂ケース２０に係止された後、阻止部５ｄの自由端５ｄ−２が段差２１ｂの底部２１ｂ−１から外れることはない。
また、実施の形態にかかる半導体装置１０および半導体装置１０の製造方法によれば、貫通部５ａが貫通孔２１ａを通過し終えた後、阻止部５ｄは、阻止部５ｄを構成する材料の弾力性により貫通部５ａの平坦面から張り出した状態に戻る（スプリングバック）。これにより、阻止部５ｄの自由端５ｄ−２が段差２１ｂの底部２１ｂ−１に接触し、制御端子５が樹脂ケース２０に係止される。したがって、阻止部５ｄによって樹脂ケース２０に係止された制御端子５に圧縮荷重がかかったとしても、阻止部５ｄの自由端５ｄ−２が段差２１ｂの底部２１ｂ−１から外れることはない。
このように、制御端子５が樹脂ケース２０に係止された後、阻止部５ｄの自由端５ｄ−２が段差２１ｂの底部２１ｂ−１から外れないため、制御端子５が樹脂ケース２０内に埋没することを防止することができる。したがって、制御端子５を介して配線基板２や回路パターン２ｂに圧縮荷重がかかることで配線基板２が割れたり、配線基板２の回路パターン２ｂが破損することを防止することができる。したがって、機械的強度を向上した半導体装置１０を提供することができる。
また、実施の形態にかかる半導体装置１０および半導体装置１０の製造方法によれば、阻止部の自由端５ｄ−２が段差２１ｂの底部２１ｂ−１から外れることはないので、制御端子５を介して阻止部５ｄと樹脂ケース２０とに圧縮荷重がかかり、制御端子５にかかる圧縮荷重が軽減される。このため、制御端子５が変形することを軽減することができる。これにより、機械的強度を向上した半導体装置１０を提供することができる。また、実施の形態にかかる半導体装置１０および半導体装置１０の製造方法によれば、貫通孔２１ａの開口幅を貫通部５ａの幅ｗ１１および厚さｔ１に対応した寸法とすることができるので、組み立て後の半導体装置１０において、例えば制御端子５に斜め上方から圧力がかかったときの制御端子５の移動可能範囲を狭くすることができる。このため、寸法精度の高い半導体装置１０を提供することができる。
以上において本発明では、ＩＧＢＴチップおよびＦＷＤチップなどの複数の半導体チップが絶縁基板の回路パターンにはんだを介して接合されたパワーモジュールを例に説明しているが、上述した実施の形態に限らず、さまざまな構成のモジュールのパッケージに適用することが可能である。また、上述した実施の形態では、貫通部と連結部とがＬ字形状をなす制御端子を例に説明しているが、これに限らず、制御端子は、ケースの蓋の裏面側に設けられた凸部に接触し、制御端子を係止することができる構成であればよい。具体的には、例えば、制御端子は、貫通部と連結部とがＴ字形状であってもよいし、貫通部と連結部とのなす角度が鋭角となるように連結された構成であってもよい。
また上述した実施の形態では、制御端子の阻止部がケースの蓋に設けられた段差の底面に接触する構成としているが、これに限らず、制御端子の阻止部がケースに接触するにより制御端子が係止されればよい。具体的には、例えば、制御端子の阻止部がケースの蓋のおもて面の平坦な部分に接触する構成であってもよい。
以上のように、本発明にかかる半導体装置は、複数の半導体チップが同一パッケージ内に収納されたパワー半導体モジュールなどの半導体装置に有用である。
１ 半導体チップ
２ 配線基板
３ ワイヤ配線
４ 主端子
５ 制御端子
６ 金属ベース
５ａ 制御端子の貫通部
５ｂ 制御端子の連結部
５ｃ 制御端子の接続部
５ｄ 制御端子の阻止部
５ｅ 制御端子の切り抜き部
１０ 半導体装置
２０ 樹脂ケース
２１ 樹脂ケースの蓋
２２ 樹脂ケースの側壁
２１ａ 樹脂ケースの貫通孔
２１ｂ 樹脂ケースの段差
２１ｃ 樹脂ケースの凸部
ｗ１ 貫通孔の長手方向の幅
ｗ１１ 貫通部の幅
ｗ１２ 阻止部の幅
ｈ 阻止部の高さ

Claims (2)

  1. 半導体チップが接合された絶縁基板と、
    前記絶縁基板の前記半導体チップが接合された面を覆うケースと、
    一方の端部が前記半導体チップに電気的に接続され、他方の端部が前記ケースを貫通して前記ケースの外側に露出する制御端子と、を備え、
    前記制御端子は、
    前記ケースの外側に一方の端部が露出された貫通部と、
    前記貫通部の、前記ケースの外側に露出された部分の一部が切り抜かれてなる切り抜き部と、
    前記切り抜き部に囲まれ前記貫通部に残る部分を折り曲げることで成形され、前記ケースの外側から前記ケースに接触して前記制御端子の移動を阻止する阻止部と、
    前記貫通部の他方の端部に一方の端部が連結して前記貫通部と直交し、前記貫通部に対し前記阻止部と反対方向へ張り出し、かつ前記絶縁基板に平行な平坦面を有する連結部と、
    前記連結部の他方の端部に一方の端部が連結して前記連結部と直交し、他方の端部が前記絶縁基板に接合された接続部と、を有し、
    前記ケースは、
    前記絶縁基板の前記半導体チップが接合された面の上方に配置される蓋と、
    前記蓋に設けられ、前記制御端子が貫通する貫通孔と、
    前記貫通孔の側部に前記蓋の前記ケースの外側に露出する面側から設けられ、前記阻止部が接触する段差と、
    前記蓋の、前記絶縁基板側の面に設けられ、前記貫通孔に対し前記段差と反対側に配置され、かつ前記連結部の平坦面に接触する凸部と、を有し、
    異なる前記貫通孔を貫通し隣り合って配置され、前記連結部の張り出し方向を同じ方向に向けた２つの前記制御端子を１組とし、
    前記１組の前記制御端子のうち、一方の前記制御端子の前記阻止部が接触する前記段差と、他方の前記制御端子の前記連結部が接触する前記凸部と、が前記蓋の厚さ方向に対向することを特徴とする半導体装置。
  2. 前記貫通孔の幅は、前記貫通部の厚さに対応することを特徴とする請求項１に記載の半
    導体装置。
JP2013536111A 2011-09-28 2012-09-03 半導体装置 Active JP5994785B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011213574 2011-09-28
JP2011213574 2011-09-28
PCT/JP2012/072396 WO2013047101A1 (ja) 2011-09-28 2012-09-03 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013047101A1 JPWO2013047101A1 (ja) 2015-03-26
JP5994785B2 true JP5994785B2 (ja) 2016-09-21

Family

ID=47995148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013536111A Active JP5994785B2 (ja) 2011-09-28 2012-09-03 半導体装置

Country Status (5)

Country Link
US (1) US9171768B2 (ja)
EP (1) EP2725610B1 (ja)
JP (1) JP5994785B2 (ja)
CN (1) CN103733333B (ja)
WO (1) WO2013047101A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146212A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5835466B2 (ja) * 2012-03-28 2015-12-24 富士電機株式会社 半導体装置
CN104160504B (zh) 2012-03-28 2017-05-17 富士电机株式会社 半导体装置和半导体装置的制造方法
JP6044321B2 (ja) * 2012-12-19 2016-12-14 富士電機株式会社 半導体モジュール
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6303522B2 (ja) * 2014-01-17 2018-04-04 株式会社豊田自動織機 半導体装置
CN105518851B (zh) * 2014-03-19 2018-07-03 富士电机株式会社 半导体装置及其制造方法
JP6193507B2 (ja) * 2014-09-30 2017-09-06 株式会社三社電機製作所 半導体モジュール
CN105529307A (zh) * 2014-10-24 2016-04-27 西安永电电气有限责任公司 Igbt模块封装用外壳
WO2016084622A1 (ja) * 2014-11-28 2016-06-02 富士電機株式会社 半導体装置
DE102015103068B4 (de) 2015-03-03 2019-05-02 Infineon Technologies Bipolar Gmbh & Co. Kg Leistungshalbleitermodul mit verbesserter mechanischer Abstützung des Steueranschlusselements und zugehörigers Montageverfahren
JP6300751B2 (ja) * 2015-03-25 2018-03-28 三菱電機株式会社 半導体装置
CN107851630B (zh) * 2016-01-15 2020-08-04 富士电机株式会社 半导体装置
JP7070661B2 (ja) 2018-03-20 2022-05-18 富士電機株式会社 半導体装置
JP7451905B2 (ja) * 2019-09-03 2024-03-19 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111346A (ja) 1990-08-30 1992-04-13 Mitsubishi Electric Corp 半導体装置
GB2249869B (en) * 1990-09-17 1994-10-12 Fuji Electric Co Ltd Semiconductor device
DE59100737D1 (de) * 1991-05-15 1994-01-27 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls.
JP2574605Y2 (ja) 1991-08-05 1998-06-18 日本インター株式会社 複合半導体装置
JPH0719966U (ja) * 1993-09-22 1995-04-07 株式会社白山製作所 電気コネクタ
JP2720008B2 (ja) 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
JPH08162582A (ja) * 1994-12-02 1996-06-21 Mitsubishi Electric Corp 半導体装置
JP3835710B2 (ja) 1996-08-13 2006-10-18 日本インター株式会社 複合半導体装置の製造方法
JP2000274576A (ja) * 1999-03-24 2000-10-03 Toyoda Gosei Co Ltd ホース接続構造体及びホース
JP4504786B2 (ja) * 2004-11-04 2010-07-14 ホシザキ電機株式会社 電子部品ユニットの操作パネルに対する取付け構造
DE102007010883A1 (de) * 2007-03-06 2008-09-18 Infineon Technologies Ag Leistungshalbleiteranordnung und Verfahren zu dessen Herstellung
JP2010073428A (ja) * 2008-09-17 2010-04-02 Ichikoh Ind Ltd 車両用灯具
CN103210489B (zh) * 2010-11-16 2016-06-15 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN103733333B (zh) 2017-04-12
EP2725610A1 (en) 2014-04-30
JPWO2013047101A1 (ja) 2015-03-26
US20140210067A1 (en) 2014-07-31
EP2725610A4 (en) 2015-02-25
CN103733333A (zh) 2014-04-16
US9171768B2 (en) 2015-10-27
WO2013047101A1 (ja) 2013-04-04
EP2725610B1 (en) 2020-06-03

Similar Documents

Publication Publication Date Title
JP5994785B2 (ja) 半導体装置
JP5972172B2 (ja) 半導体装置
US6424031B1 (en) Stackable package with heat sink
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP5252819B2 (ja) 半導体装置およびその製造方法
JP6107362B2 (ja) 半導体装置の製造方法及び半導体装置
JP5626472B2 (ja) 半導体装置および半導体装置の製造方法
US10842015B2 (en) Conductive member, circuit assembly, and method for manufacturing conductive member
JP5861711B2 (ja) 半導体装置および半導体装置の製造方法
JP6044412B2 (ja) リード端子と回路基板との接続構造、回路構成体及び電気接続箱
JP6165025B2 (ja) 半導体モジュール
JP5245880B2 (ja) 電力用半導体モジュールとその製造方法
US20120025359A1 (en) Semiconductor device and method of manufacturing the same
JP2018157070A (ja) 半導体装置
JP2005191147A (ja) 混成集積回路装置の製造方法
US7364947B2 (en) Method for cutting lead terminal of package type electronic component
JP2005191146A (ja) 混成集積回路装置の製造方法
JP5256518B2 (ja) 半導体装置
JP4279039B2 (ja) 電気部品用ソケット
WO2021192409A1 (ja) 半導体装置
WO2022004574A1 (ja) 電子素子収納用パッケージ、電子装置及び電子モジュール
JP5772306B2 (ja) モールドパッケージの製造方法
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP2022061719A (ja) 半導体装置
JP2019220655A (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160615

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160808

R150 Certificate of patent or registration of utility model

Ref document number: 5994785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250