JP5972172B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5972172B2
JP5972172B2 JP2012544134A JP2012544134A JP5972172B2 JP 5972172 B2 JP5972172 B2 JP 5972172B2 JP 2012544134 A JP2012544134 A JP 2012544134A JP 2012544134 A JP2012544134 A JP 2012544134A JP 5972172 B2 JP5972172 B2 JP 5972172B2
Authority
JP
Japan
Prior art keywords
control terminal
insulating substrate
penetrating
shaped member
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012544134A
Other languages
English (en)
Other versions
JPWO2012066833A1 (ja
Inventor
喜和 高宮
喜和 高宮
一永 大西
一永 大西
悦宏 小平
悦宏 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2012066833A1 publication Critical patent/JPWO2012066833A1/ja
Application granted granted Critical
Publication of JP5972172B2 publication Critical patent/JP5972172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、複数の半導体チップが同一パッケージ内に収納されたパワー半導体モジュール（以下、単にパワーモジュールとする）などの半導体装置に関する。
図１４は、従来のパワーモジュールについて模式的に示す断面図である。図１４に示すように、パワーモジュール５００のパッケージ５０１は、金属ベース５１と、絶縁基板５２と、絶縁基板５２の回路パターン５２ａに接合された主端子５５および制御端子５６と、樹脂ケース５７とで構成される。パワーモジュール５００は、パッケージ５０１の絶縁基板５２上に、半導体素子を有する半導体チップ５４が接合されてなる。
絶縁基板５２は、絶縁層５２ｂのおもて面側に回路パターン５２ａが設けられ、裏面側に裏銅箔５２ｃが設けられている。金属ベース５１のおもて面は、はんだ（不図示）を介して絶縁基板５２の裏銅箔５２ｃと接合している。半導体チップ５４の裏面、主端子５５の一端および制御端子５６の一端は、それぞれはんだ（不図示）を介して絶縁基板５２の回路パターン５２ａと接合している。
半導体チップ５４のおもて面に設けられた図示省略した半導体素子の電極と回路パターン５２ａ、および回路パターン５２ａ同士はボンディングワイヤ６０によって電気的に接続されている。金属ベース５１の周縁には、金属ベース５１のおもて面側を覆うように樹脂ケース５７が接着されている。樹脂ケース５７は、側壁５８と蓋５９とが一体成形されてなる。主端子５５および制御端子５６の他端は、それぞれ樹脂ケース５７の蓋５９を貫通して樹脂ケース５７の外側に露出している。
つぎに、パワーモジュール５００の制御端子５６近傍Ｍの構成について詳細に説明する。図１５は、図１４に示すパワーモジュールの制御端子近傍の要部について示す断面図である。図１５では、回路パターン５２ａ、絶縁層５２ｂおよび裏銅箔５２ｃからなる絶縁基板５２を簡略化して図示する。制御端子５６は、制御端子ブロック６１に一体成形により形成されている。制御端子ブロック６１は、樹脂ケース５７に嵌合されている。
制御端子５６は、制御端子５６と一体化された制御端子ブロック６１よりも絶縁基板５２側の部分に屈曲部Ｔを有する。制御端子５６は、屈曲部Ｔでの弾性によりばねとして作用し、絶縁基板５２を押え付けることで絶縁基板５２の回路パターン５２ａとの導通状態を確保する。制御端子５６の、樹脂ケース５７の外側に露出した端部は、図示しないコネクタを介して外部配線に接続される。
コネクタの脱着時には、絶縁基板５２側に対する方向または絶縁基板５２から離れる方向に制御端子５６に応力がかかる。このため、コネクタの装着時、制御端子５６には絶縁基板５２側に対する方向に応力がかかるが、制御端子５６は制御端子ブロック６１によって樹脂ケース５７に嵌合されているため、制御端子５６にかかる応力が制御端子５６を介して絶縁基板５２に伝達されることが阻止される。したがって、絶縁基板５２に応力が加わることはない。
このように、制御端子と制御端子ブロックとが一体成形され樹脂ケースに嵌合されたパワーモジュールとして、次の装置が提案されている。信号用端子のリードピンは信号端子ブロックに保持され、この信号端子ブロックは外囲ケースに保持されている。リードピンは、これが保持されている部分からパッケージ内の先端部までの間に屈曲部を有している。外囲ケースが金属ベース板に実装されると、実装前では自由長が圧縮長よりも長く設定されたリードピンは圧縮され、回路基板に対して常時加圧するようになる（例えば、下記特許文献１参照。）。
図１６は、従来のパワーモジュールの別の一例の要部について示す断面図である。図１６に示すパワーモジュール６００が図１４に示すパワーモジュール５００と異なるのは、制御端子５６近傍Ｍの構成である。図１６（ａ）には、パワーモジュール６００の制御端子５６近傍Ｍの要部断面図を示す。図１６（ｂ）には、図１６（ａ）に示す制御端子５６近傍Ｍを樹脂ケース５７の側壁５８側（白抜き左向矢印Ｎで示す方向）から見た要部断面図を示す。
図１６に示すように、金属ベース５１のおもて面は、はんだ５３を介して絶縁基板５２の裏銅箔５２ｃと接合している。制御端子５６は、樹脂ケース５７の蓋５９の貫通孔５９ａを貫通する貫通部５６ａと、貫通部５６ａの端部に連結され当該貫通部５６ａとＬ字状の断面形状を形成するＬ字加工部５６ｂと、Ｌ字加工部５６ｂに一端が連結され、他端が絶縁基板５２に溶接で固着された接続部５６ｃとからなる。接続部５６ｃの他端は直角に曲げられ、この直角に曲げられた接続部５６ｃの端部がはんだ６２を介して絶縁基板５２と接合している。
貫通部５６ａのＬ字加工部５６ｂに連結された端部に対して反対側の端部は樹脂ケース５７の外側に露出している。貫通部５６ａの樹脂ケース５７を貫通する部分には、パワーモジュール６００の組み立て完了後に樹脂ケース５７の蓋５９の裏面５９ｃに接触する突起部６３が設けられている。この突起部６３が樹脂ケース５７の蓋５９の裏面５９ｃに接触することで、制御端子５６が樹脂ケース５７から外側（図１６（ｂ）に白抜き上向矢印Ｐで示す方向）に抜けないようになっている。
制御端子５６の貫通部５６ａの、樹脂ケース５７の外側に露出した端部には、コネクタ６４を介して外部配線が接続される。図１６（ａ），１６（ｂ）では図示を省略するが、制御端子５６の貫通部５６ａは、コネクタ６４のソケット６４ａに差し込まれる。コネクタ６４を制御端子５６の貫通部５６ａから取りはずす場合、制御端子５６には絶縁基板５２から離れる方向（白抜き上向矢印）Ｐに応力が加わる。
絶縁基板５２から離れる方向Ｐに制御端子５６に加わる応力は、制御端子５６に形成された突起部６３が樹脂ケース５７の蓋５９の裏面５９ｃに接触していることで阻止される。そのため、コネクタ６４を制御端子５６の貫通部５６ａから取りはずすときに制御端子５６に加わる応力が制御端子５６を介して絶縁基板５２に伝達されることはない。
このように、コネクタを制御端子から取りはずすときに絶縁基板に応力が加わらない構成のパワーモジュールとして、次の装置が提案されている。制御端子の絶縁基板側の端部にばねを設け、このばねを圧縮して絶縁基板に接触させる。または、制御端子の絶縁基板側の端部にばねとほぼ同様の動作を行う部材を設け、絶縁基板に接触させる。また、制御端子にフックを設け、制御端子が絶縁基板から離れる方向に移動することを阻止する。一方、コネクタを制御端子に装着するときに制御端子を介して絶縁基板に加圧力が加わらない構成のパワーモジュールとして、制御端子の樹脂ケースの外側に露出した部分を折り曲げて樹脂ケースの表面に接触させる装置が提案されている（例えば、下記特許文献２参照。）。
特開２０００−２０８６８６号公報 米国特許出願公開第２００８／０２１７７５６号明細書
しかしながら、上述した特許文献１に示すパワーモジュールや図１４，１５に示すパワーモジュール５００では、制御端子５６を制御端子ブロック６１に一体成形する工程およびこの制御端子ブロック６１を樹脂ケース５７に嵌合する工程が必要となり製造コストが増大する。
また、図１６（ａ），１６（ｂ）に示すパワーモジュール６００では、コネクタ６４の装着時、制御端子５６に絶縁基板５２に対する方向（白抜き下向矢印）Ｑに応力が加わる。このため、コネクタ６４の装着時、制御端子５６に加わる応力が制御端子５６を介して絶縁基板５２に伝達され、絶縁基板５２に加圧力が加わる。このため、絶縁基板５２の制御端子５６に対応する部分Ｒで、絶縁基板５２が割れて絶縁耐量が低下したり、絶縁基板５２が沈み込んで制御端子５６が変位し制御端子５６と絶縁基板５２とを接合するはんだ６２が損傷したりすることで、パワーモジュール６００の信頼性が低下する虞がある。
また、上述した特許文献２に示すパワーモジュールには、コネクタを制御端子に装着するときに、制御端子を介して絶縁基板に加わる加圧力を制御端子に設けた突起部で阻止することについては記載されていない。このため、コネクタを制御端子に装着するときに絶縁基板に加わる加圧力を抑制することができない。
この発明は、上述した従来技術による問題点を解消するため、絶縁強度が高い半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、信頼性の高い半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。絶縁基板と、前記絶縁基板に接合され、当該絶縁基板に接合された半導体チップと電気的に接続された制御端子と、前記制御端子が貫通するケースと、前記絶縁基板に対する方向への前記制御端子の移動を阻止する第１阻止部と、前記絶縁基板から離れる方向への前記制御端子の移動を阻止する第２阻止部と、を備える。
また、この発明にかかる半導体装置は、上述した発明において、前記制御端子は、前記ケースの蓋を貫通する貫通部と、前記貫通部に対しほぼ直角に連結され、当該貫通部とＬ字形状を形成し、前記ケースの前記蓋の裏面に接触するＬ字部材と、からなる。そして、前記貫通部に設けられ、前記ケースの前記蓋のおもて面に接触する突起部を有する。前記第１阻止部は前記突起部である。前記第２阻止部は前記Ｌ字部材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記突起部は、前記ケースの前記蓋のおもて面で構成される突起受け部に接触して前記第１阻止部を構成する。前記Ｌ字部材は、前記ケースの前記蓋の裏面に形成された凸部に接触し前記第２阻止部を構成することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記制御端子は、前記Ｌ字部材の底面部に一端が連結され、かつ前記絶縁基板に他端が接合された接続部をさらに有する。そして、前記Ｌ字部材の側面が前記貫通部の側面に対してほぼ直角である。前記接続部の側面が前記Ｌ字部材の側面に対してほぼ直角であり、かつ、前記貫通部の側面とほぼ平行である。そして、前記突起部は、前記貫通部の側面に形成されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記制御端子の前記貫通部、前記Ｌ字部材および前記接続部が１枚の金属平板から切り出された連続する部材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記制御端子は、前記ケースの蓋を貫通する貫通部からなる。そして、前記貫通部に設けられ、前記ケースの前記蓋のおもて面に接触する第１突起部を有する。前記貫通部に前記第１突起部と離れて設けられ、前記ケースの前記蓋の裏面に接触する第２突起部を有する。前記第１阻止部は前記第１突起部である。前記第２阻止部は前記第２突起部であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記制御端子は、前記ケースの蓋を貫通する貫通部からなる。そして、前記貫通部に設けられ、前記ケースの前記蓋を挟みこみ、前記ケースの前記蓋のおもて面および裏面に接触する切り欠き部を有する。前記第１阻止部は、前記ケースの前記蓋のおもて面に接触する前記切り欠き部の側壁である。前記第２阻止部は、前記ケースの前記蓋の裏面に接触する前記切り欠き部の側壁であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記制御端子は、前記貫通部に対しほぼ直角に連結され、当該貫通部とＬ字形状を形成するＬ字部材と、前記Ｌ字部材の底面部に一端が連結され、かつ前記絶縁基板に他端が接合された接続部と、をさらに有することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。絶縁基板と、前記絶縁基板を覆うケースと、前記絶縁基板に接合され、かつ前記ケースを貫通する制御端子と、前記制御端子の前記ケースの外側に露出する部分に設けられ、当該ケースの外側から当該ケースに接触する第１阻止部と、前記制御端子の前記ケースの内側の部分に設けられ、当該ケースの内側から当該ケースに接触する第２阻止部と、を備える。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。金属部材と、前記金属部材のおもて面に接合された絶縁基板と、前記絶縁基板の回路パターンに接合された半導体チップおよび主端子と、前記金属部材に接着され、当該金属部材のおもて面側を覆うケースと、前記ケースに設けられた貫通孔と、前記回路パターンに接合された接続部、前記貫通孔に支持される貫通部、当該貫通部に形成された第１阻止部、および、当該貫通部に形成された第２阻止部を有する制御端子と、前記貫通孔の側壁と前記ケースのおもて面とで構成され前記第１阻止部と接触し、当該第１阻止部を係止する第１係止部と、前記貫通孔の側壁と前記ケースの裏面とで構成され前記第２阻止部と接触し、当該第２阻止部を係止する第２係止部と、を備える。
上述した発明によれば、制御端子の突起部およびＬ字部材を備えることで、制御端子の突起部およびＬ字部材がそれぞれケースの蓋のおもて面および裏面と接触し、制御端子が固定される。このため、コネクタの脱着時に制御端子にかかる応力は制御端子を介して絶縁基板に伝達されない。これにより、コネクタの脱着時に、絶縁基板が割れて絶縁耐量が低下したり、絶縁基板が沈み込んで制御端子が変位し、制御端子と絶縁基板とを接合するはんだが損傷したりすることを防止することができる。
また、上述した発明によれば、制御端子のケースを貫通する部分に樹脂ケースの蓋を挟み込む２つの突起部を設けることで、２つの突起部がそれぞれケースの蓋のおもて面および裏面と接触し、制御端子が固定される。このため、コネクタの脱着時に制御端子にかかる応力は制御端子を介して絶縁基板に伝達されない。これにより、コネクタの脱着時に、絶縁基板が割れて絶縁耐量が低下したり、絶縁基板が沈み込んで制御端子が変位し、制御端子と絶縁基板とを接合するはんだが損傷したりすることを防止することができる。
また、上述した発明によれば、制御端子のケースを貫通する部分に切り欠き部を設けることで、切り欠き部の上部側壁および下部側壁がそれぞれケースの蓋のおもて面および裏面と接触し、制御端子が固定される。このため、コネクタの脱着時に制御端子にかかる応力は制御端子を介して絶縁基板に伝達されない。これにより、コネクタの脱着時に、絶縁基板が割れて絶縁耐量が低下したり、絶縁基板が沈み込んで制御端子が変位し、制御端子と絶縁基板とを接合するはんだが損傷したりすることを防止することができる。
本発明にかかる半導体装置によれば、絶縁強度が高い半導体装置を提供することができるという効果を奏する。また、本発明にかかる半導体装置によれば、信頼性の高い半導体装置を提供することができるという効果を奏する。
図１は、この発明の実施の形態１にかかる半導体装置について示す説明図である。 図２は、図１に示す半導体装置の要部について示す断面図である。 図３は、図１に示す半導体装置の要部について示す説明図である。 図４は、この発明の実施の形態１にかかる半導体装置について示す平面図である。 図５は、実施の形態１にかかる製造途中の半導体装置の要部を示す断面図である。 図６は、実施の形態１にかかる半導体装置の要部について示す斜視図である。 図７は、実施の形態１にかかる半導体装置の要部の別の一例について示す斜視図である。 図８は、図７に示す組み立て途中の半導体装置の要部を示す斜視図である。 図９は、図１に示す半導体装置のコネクタ着脱時にかかる力の方向を示す断面図である。 図１０は、この発明の実施の形態２にかかる半導体装置の要部について示す断面図である。 図１１は、図１０に示す半導体装置の要部について示す断面図である。 図１２は、この発明の実施の形態３にかかる半導体装置の要部について示す断面図である。 図１３は、この発明の実施の形態４にかかる半導体装置の要部について示す断面図である。 図１４は、従来のパワーモジュールについて模式的に示す断面図である。 図１５は、図１４に示すパワーモジュールの制御端子近傍の要部について示す断面図である。 図１６は、従来のパワーモジュールの別の一例の要部について示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、この発明の実施の形態１にかかる半導体装置について示す説明図である。図１（ａ）には、パワーモジュール１００のパッケージ１０１の要部平面図を示す。図１（ｂ）には、図１（ａ）の切断線Ｘ−Ｘ’における断面図を示す。図１（ｃ）には、図１（ａ）の切断線Ｙ−Ｙ’における断面図を示す。図１（ｂ），１（ｃ）には、図１（ａ）の各切断線近傍に示す白抜き矢印の方向から見たパワーモジュール１００を示す。図１（ｄ）には、図１（ｂ）の絶縁基板２近傍Ａを拡大して示す。
また、図２は、図１に示す半導体装置の要部について示す断面図である。また、図３は、図１に示す半導体装置の要部について示す説明図である。図２には、図１に示すパワーモジュール１００の制御端子６近傍Ｂを拡大して示す。図３には、制御端子６の構成を詳細に示す。図３（ａ）は、図２に示す制御端子６を樹脂ケース７の蓋側（白抜き下向矢印Ｃで示す方向）から見た平面図である。図３（ｂ）は、図３（ａ）に示す制御端子６を突起部１０が設けられていない側面側（白抜き上向矢印Ｄで示す方向）から見た断面図である。図３（ｃ）は、図３（ａ）に示す制御端子６を突起部１０が設けられた側面側（白抜き左向矢印Ｅで示す方向）から見た断面図である。
図４は、この発明の実施の形態１にかかる半導体装置について示す平面図である。図４には、絶縁基板２の回路パターン２ａにはんだ３を介して複数の半導体チップ４および制御端子６を接合したパワーモジュール１００を示す。半導体チップ４は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）チップ、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）チップなどである。図１〜４に示すような、複数の半導体チップ４が同一パッケージ１０１に集積されたパワーモジュール１００を実施の形態１にかかる半導体装置の一例として、実施の形態１にかかる半導体装置の構成について説明する。
パワーモジュール１００のパッケージ１０１は、金属ベース（金属部材）１と、金属ベース１に接合された絶縁基板２と、絶縁基板２の回路パターン２ａに接合された主端子５および制御端子６と、金属ベース１の周縁に接着された樹脂ケース７と、で構成される。パワーモジュール１００は、パッケージ１０１の絶縁基板２の回路パターン２ａに、ＩＧＢＴやＦＷＤなどの複数の半導体チップ４が接合されてなる。
絶縁基板２は、絶縁層２ｂのおもて面側に回路パターン２ａが設けられ、裏面側に裏銅箔２ｃが設けられている。金属ベース１のおもて面は、はんだ（不図示）を介して絶縁基板２の裏銅箔２ｃと接合している。半導体チップ４の裏面、主端子５の一端および制御端子６の端部は、それぞれはんだ３を介して絶縁基板２の回路パターン２ａと接合している。
半導体チップ４のおもて面に設けられた図示省略した半導体素子の電極と回路パターン２ａの間、および回路パターン２ａ同士はアルミワイヤなどのボンディングワイヤ１３によって電気的に接続されている。金属ベース１の周縁には、樹脂ケース７が接着されている。樹脂ケース７は、側壁８と蓋９とが一体成形された構成となっており、樹脂ケース７の側壁８の端部が金属ベース１の周縁に接着されている。主端子５および制御端子６の回路パターン２ａに接合された端部に対して反対側の端部は、それぞれ樹脂ケース７の蓋９を貫通して樹脂ケース７の外側に露出している。
つぎに、パワーモジュール１００の制御端子６近傍Ｂの構成について詳細に説明する。制御端子６は、樹脂ケース７の蓋９を貫通する貫通部６ａと、貫通部６ａに連結され貫通部６ａに対しほぼ直角に設けられ、貫通部６ａとＬ字形状を形成するＬ字加工部（Ｌ字部材）６ｂと、Ｌ字加工部６ｂの底面部に一端が連結され、かつ他端がはんだ３を介して絶縁基板２に接着された接続部６ｃとからなる。接続部６ｃの他端は直角に曲げられ、この直角に曲げられた接続部６ｃの端部がはんだ３を介して絶縁基板２と接合している。
Ｌ字加工部６ｂのＬ字状の断面形状は、貫通部６ａからなる突出部と、底面部とで形成される。このため、Ｌ字加工部６ｂの底面部の側面６ｂｂは、貫通部６ａの側面６ａａに対してほぼ直角になっている。接続部６ｃの側面６ｃｃは、Ｌ字加工部６ｂの底面部の、貫通部６ａが連結された側の側面６ｂｂに対して反対側の側面６ｂｂにＬ字加工部６ｂの底面部とほぼ直角に、かつ貫通部６ａの側面６ａａとほぼ平行になっている。貫通部６ａの側面６ａａは、突起部１０が設けられた部分を除いて平坦な面となっている。Ｌ字加工部６ｂの底面部および接続部６ｃの側面６ｂｂ，６ｃｃは、それぞれ平坦な面となっている。
樹脂ケース７の蓋９には制御端子６が貫通する貫通孔９ａが設けられている。そして、制御端子６には、貫通孔９ａを貫通する部分に突起部（フック）１０が設けられている。具体的には、パワーモジュール１００の組み立て完了後に、制御端子６の貫通部６ａの、樹脂ケース７の外側に露出する部分に、突起部１０が設けられている。突起部１０は、樹脂ケース７の蓋９のおもて面に接触するように例えば、貫通部６ａの、樹脂ケース７の側壁８と対向する側面に設けられる。
制御端子６の突起部１０は、制御端子６が絶縁基板２に対する方向に移動することを阻止する第１阻止部１１である。具体的には、突起部１０は、樹脂ケース７の蓋９のおもて面に接触することで、例えば制御端子６の貫通部６ａにコネクタを装着したときに、制御端子６が絶縁基板２に押し付けられる方向に移動することを阻止する。制御端子６のＬ字加工部６ｂの底面部は、制御端子６が絶縁基板２から離れる方向に移動することを阻止する第２阻止部１２である。具体的には、Ｌ字加工部６ｂの底面部は、樹脂ケース７の蓋９の裏面に接触することで、例えば制御端子６の貫通部６ａにコネクタを装着したときに、制御端子６が樹脂ケース７から外側へ抜け出ることを阻止する。
つぎに、制御端子６の突起部１０および制御端子６のＬ字加工部６ｂの底面部が接触する樹脂ケース７の蓋９の構成について詳細に説明する。樹脂ケース７の蓋９のおもて面側には、制御端子６の突起部１０と接触する突起受け部９ｂが設けられている。具体的には、突起受け部９ｂは、樹脂ケース７の貫通孔９ａの側壁と蓋９のおもて面とを含む部材で構成され、貫通孔９ａの側壁で貫通部６ａの側面６ａａと接触し、蓋９のおもて面で突起部１０と接触する。
突起受け部９ｂは、貫通孔９ａの側壁と、金属ベース１に対して反対側を向く面を備え、金属ベース１に対して反対側を向く面に第１阻止部１１を係止（固定）する第１係止部である。具体的には、突起受け部９ｂは、樹脂ケース７の蓋９に貫通孔９ａが設けられることにより樹脂ケース７の側壁８側に残る蓋９によって構成される。そして、突起受け部９ｂの上面、すなわち樹脂ケース７の蓋９のおもて面に突起部１０が接触することにより、制御端子６が係止される。
樹脂ケース７の蓋９の裏面側には、制御端子６のＬ字加工部６ｂの底面部と接触する凸部９ｃが設けられている。凸部９ｃは、蓋９の裏から絶縁基板２側に突出している。そして、凸部９ｃの絶縁基板２に対向する面とＬ字加工部６ｂの底面部の側面６ｂｂとが接触していることにより、制御端子６が係止される。
凸部９ｃは、貫通孔９ａの、突起受け部９ｂを構成する側壁に対向する側壁と、金属ベース１側を向く面とを備え、金属ベース１側を向く面によって第２阻止部１２を係止する第２係止部である。具体的には、凸部９ｃは、樹脂ケース７の蓋９の裏面の、Ｌ字加工部６ｂの底面部の側面６ｂｂに対応する位置に、Ｌ字加工部６ｂの底面部に接触する高さで金属ベース１側に突出するように設けられている。そして、凸部９ｃの金属ベース１に対抗する面にＬ字加工部６ｂの底面部が接触することにより、制御端子６が係止される。
制御端子６と樹脂ケース７とは互いに独立した個別の部品である。図５は、実施の形態１にかかる製造途中の半導体装置の要部を示す断面図である。図５には、製造途中の制御端子６を示す。図５に示すように、制御端子６は、貫通部６ａ、Ｌ字加工部６ｂおよび接続部６ｃが連続した１つの部品として、１枚の金属平板１４から切り出される。
Ｌ字加工部６ｂの底面部の側面６ｂｂとなる部分は、貫通部６ａの側面６ａａに対してほぼ直角に金属平板１４を折り曲げることによって形成される。接続部６ｃの側面６ｃｃとなる部分は、Ｌ字加工部６ｂの底面部の側面６ｂｂに対して貫通部６ａと反対側にほぼ直角に金属平板１４を折り曲げ、かつ貫通部６ａの側面６ａａとほぼ平行にすることによって形成される。そして、貫通部６ａの樹脂ケース７の蓋９を貫通する位置には突起部１０が形成される。このような断面形状を有する制御端子６を形成することで、貫通部６ａに加わる応力によってＬ字加工部６ｂが撓むようになる（ばね効果）。このため、貫通部６ａに応力が加わったときにＬ字加工部６ｂが撓むので、はんだ３へのダメージを小さくすることができる。
つぎに、制御端子６の突起部１０について詳細に説明する。図６は、実施の形態１にかかる半導体装置の要部について示す斜視図である。図６には、パワーモジュール１００の制御端子６の貫通部６ａに設けられた突起部１０の立体形状を示す。制御端子６に形成される突起部１０の断面形状は、制御端子６の上方側が狭く下方側に向って広がる三角形状である。突起部１０の下端面１０ａと制御端子６の長手方向１５との角度θは６０°〜９０°程度にする。突起部１０の下端面１０ａと制御端子６の長手方向１５との角度θが鋭角になると、樹脂ケース７に突き刺さる状態となるので、突起部１０の下端面１０ａと突起受け部９ｂとの接触性が向上する。
上述した制御端子６および樹脂ケース７を備えるパワーモジュール１００は、次のように組み立てられる。まず、公知の方法によって、金属ベース１のおもて面に、絶縁基板２、半導体チップ４、制御端子６などを接合する。つぎに、蓋９に形成された貫通孔９ａの側壁に沿って、蓋９の裏面側から貫通孔９ａに制御端子６の貫通部６ａを挿入する。このとき、貫通部６ａに設けられた突起部１０が貫通孔９ａを通過するまで貫通部６ａを挿入する。
そして、突起部１０の下端面１０ａを蓋９のおもて面、すなわち突起受け部９ｂの上面に接触させて制御端子６を配置し、制御端子６のＬ字加工部６ｂの底面部の側面（上面）６ｂｂを蓋９の裏面側に形成した凸部９ｃに接触させる。その後、金属ベース１の周縁と樹脂ケース７の下端との位置合わせを行い、金属ベース１の周縁と樹脂ケース７の下端とを接着剤で接着する。これにより、パワーモジュール１００が完成する。
図７は、実施の形態１にかかる半導体装置の要部の別の一例について示す斜視図である。図７に示すように、突起部２０の断面形状は四角形状であってもよい。すなわち、突起部２０は、四角柱状であってもよい。図７に示す制御端子６の突起部２０以外の構成は、図６に示す制御端子６と同様である。このような制御端子６を用いる場合、パワーモジュール１００は、次のように組み立てられる。図８は、図７に示す組み立て途中の半導体装置の要部を示す斜視図である。図８には、制御端子６の突起部２０部分が貫通孔９ａを通過している状態を示す。
まず、図８に示すように、制御端子６の突起部２０が設けられた側面に対して反対側の側面２１を貫通孔９ａの凸部９ｃ側の側壁２２に押しあてて、制御端子６に樹脂ケース７を被せるように、蓋９の裏面側からおもて面側へ向う方向（白抜き上向矢印）Ｆで制御端子６を貫通孔９ａに挿入する。突起部２０が貫通孔９ａを通過した後、突起受け部９ｂに突起部２０の下端面２３が接触するように、蓋９のおもて面に水平な方向（白抜き左向矢印）Ｇに樹脂ケース７を移動させる。その後、金属ベース１の周縁と樹脂ケース７の下端との位置合わせを行い、金属ベース１の周縁と樹脂ケース７の下端とを接着剤で接着する。これにより、パワーモジュール１００が完成する。
また、図７に示す四角柱状の突起部２０を有する制御端子６を用いる場合、パワーモジュール１００は、次のように組み立てられてもよい。まず、制御端子６のばね効果を利用して、制御端子６の突起部２０が設けられた側面に対して反対側の側面２１を貫通孔９ａの凸部９ｃ側の側壁２２に押しあてて、蓋９の裏面側からおもて面側へ向う方向Ｆで制御端子６を貫通孔９ａに挿入する。そして、突起部２０が貫通孔９ａを通過した時点で貫通孔９ａの凸部９ｃ側の側壁２２への押しあてを止め、制御端子６のＬ字加工部６ｂへの負荷を解除することでバネ効果を解除し、突起部２０を突起受け部９ｂに接触させる。
つぎに、コネクタ１６を制御端子６に脱着させたときの力の方向について説明する。図９は、図１に示す半導体装置のコネクタ着脱時にかかる力の方向を示す断面図である。図９では、コネクタ１６の移動方向をコネクタ１６の左側に図示した白抜き矢印で示す。コネクタ１６の左側に図示した白抜き下向矢印は、コネクタ１６を制御端子６に装着するときのコネクタ１６の移動方向である。また、コネクタ１６の左側に図示した白抜き上向矢印は、コネクタ１６を制御端子６から取りはずすときのコネクタ１６の移動方向である。
まず、コネクタ１６を制御端子６に装着する場合、制御端子６には制御端子６を絶縁基板２側に移動させようとする応力が加わる。すなわち、制御端子６には、絶縁基板２に圧縮応力が加わる方向（白抜き下向矢印）Ｈに応力が加わる。このとき、制御端子６の突起部１０が蓋９の突起受け部９ｂに接触していることより、制御端子６の移動は阻止される。一方、コネクタ１６を制御端子６から取りはずす場合、制御端子６には制御端子６を絶縁基板２から離れる方向（白抜き上向矢印）Ｊに移動させようとする応力が加わる。このとき、制御端子６のＬ字加工部６ｂの底面部が蓋９の裏面の凸部９ｃに接触していることより、制御端子６の移動は阻止される。したがって、制御端子６は、突起部１０が蓋９の突起受け部９ｂに引っかかり、かつＬ字加工部６ｂの底面部が蓋９の凸部９ｃに引っかかることで係止される。
このように、コネクタ１６の脱着時、突起受け部９ｂと凸部９ｃとが制御端子６にかかる応力を受け止めるので、制御端子６は移動しない。このため、制御端子６に加わる応力ははんだ３を介して絶縁基板２に伝達されない。したがって、コネクタ１６の脱着時に絶縁基板２に加わる応力は抑制されて、絶縁基板２の割れや制御端子６の沈み（変位）が発生しなくなる。その結果、絶縁基板２の絶縁強度の低下やはんだ３へのダメージの導入が防止され、信頼性の高いパワーモジュール１００を提供することができる。
さらに、貫通孔９ａの突起受け部９ｂ側の側壁は、貫通部６ａに接触し貫通部６ａを支持する形状を有するのが好ましい。貫通部６ａに接触し支持する形状とは、例えば突起受け部９ｂよりも絶縁基板２に近い位置で貫通部６ａを支持する形状などである。貫通孔９ａの突起受け部９ｂ側の側壁が貫通部６ａに接触し支持する形状になっていることで、突起受け部９ｂを支点とする回転方向の力が制御端子６に作用しないため、より信頼性の高いパワーモジュール１００を提供することができる。
以上、説明したように、実施の形態１にかかる半導体装置によれば、制御端子６の突起部１０およびＬ字部材６ｂを備えることで、制御端子６の突起部１０およびＬ字部材６ｂがそれぞれ蓋９の突起受け部９ｂおよび凸部９ｃと接触し、制御端子６が固定される。このため、コネクタ１６の脱着時に制御端子６にかかる応力は制御端子６を介して絶縁基板２に伝達されない。これにより、コネクタ１６の脱着時に、絶縁基板２が割れて絶縁耐量が低下したり、絶縁基板２が沈み込んで制御端子６が変位し、制御端子６と絶縁基板２とを接合するはんだ３が損傷したりすることを防止することができる。したがって、絶縁強度が高く、かつ信頼性の高い半導体装置を提供することができる。
（実施の形態２）
図１０は、この発明の実施の形態２にかかる半導体装置の要部について示す断面図である。また、図１１は、図１０に示す半導体装置の要部について示す断面図である。図１０には、パワーモジュール２００を構成する制御端子６を樹脂ケース７に挿入したときの要部断面図を示す。図１１（ａ）は、図１０のパワーモジュール２００のパッケージ１０１を構成する制御端子６を突起部１０が設けられていない側面側から見た断面図である。図１１（ｂ）は、図１１（ａ）に示す制御端子６を突起部１０が設けられた側面側（白抜き左向矢印Ｋで示す方向）から見た断面図である。
実施の形態２にかかるパワーモジュール２００が実施の形態１と異なるのは、制御端子６の貫通部６ａ、Ｌ字加工部６ｂの底面部および接続部６ｃのそれぞれの側面６ａａ，６ｂｂ，６ｃｃが同一平面内にあることである。実施の形態２にかかるパワーモジュール２００の制御端子６の連結位置以外の構成は、実施の形態１にかかるパワーモジュールと同様である。この場合、Ｌ字加工部６ｂの底面部の側面６ｂｂと貫通部６ａの側面６ａａとが同一平面上にあり、折り曲げられていないので、Ｌ字加工部６ｂの撓み（ばね効果）が少なく実施の形態１に比べると、はんだ３へダメージが導入されやすくなる。
しかし、実施の形態１にかかるパワーモジュールと同様に、コネクタ（不図示）を脱着するときに制御端子６の突起部１０と制御端子６のＬ字加工部６ｂの底面部とがそれぞれ蓋９の突起受け部９ｂと凸部９ｃとに接触する。このため、パワーモジュール２００においても、制御端子６に加わる応力は絶縁基板２に伝達されない。したがって、パワーモジュール２００においても、突起部１０は第１阻止部１１であり、Ｌ字加工部６ｂの底面部は第２阻止部１２である。
以上、説明したように、実施の形態２によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
（実施の形態３）
図１２は、この発明の実施の形態３にかかる半導体装置の要部について示す断面図である。図１２には、パワーモジュール３００を構成する制御端子６を樹脂ケース７に挿入したときの要部断面図を示す。
実施の形態３にかかるパワーモジュール３００が実施の形態１と異なるのは、制御端子６の貫通部６ａに蓋９を挟むように２つの突起部（以下、第１，２突起部とする）１０，３０を設けたことである。第１突起部１０は、実施の形態１にかかるパワーモジュールの制御端子６の貫通部６ａに設けられた突起部と同様の構成を有する。第２突起部３０は、制御端子６の第１突起部１０が設けられた側面に設けられる。
また、第２突起部３０は、例えば、第１突起部１０と対称的に、制御端子６の下方側が狭く上方側に向って広がる逆三角形状の断面形状を有する。そして、突起受け部９ｂは、金属ベース１に対抗する面を備え、この突起受け部９ｂの金属ベース１に対抗する面に第２突起部３０が接触する。具体的には、突起受け部９ｂは四角柱状であり、突起受け部９ｂの下端面に第２突起部３０が接触する。このように第２突起部３０を設けることにより、コネクタを制御端子６から取りはずすときに、制御端子６が金属ベース１から離れる方向に移動することを阻止することができる。
このように、パワーモジュール３００においては、２つの第１，２突起部１０，３０を設けることで、コネクタ（不図示）の脱着時に、制御端子６の移動が阻止され、制御端子６を介して絶縁基板２に応力が伝達されるのを防止することができる。実施の形態３にかかるパワーモジュール３００の突起部３０以外の構成は、実施の形態１にかかるパワーモジュールと同様である。
したがって、パワーモジュール３００おいては、２つの第１，２突起部１０，３０のうち蓋９のおもて面側に形成された第１突起部１０が第１阻止部１１であり、蓋９の裏面側に形成された突起部３０が第２阻止部１２である。また、蓋９の金属ベース１側を向く面に対して反対側を向く面（おもて面）が第１係止部であり、蓋９の金属ベース１側を向く面、すなわち金属ベース１のおもて面に対抗する面（裏面）が第２係止部である。また、パワーモジュール３００においては、制御端子６のＬ字加工部６ｂは設けなくてもよい。このため、実施の形態２にかかるパワーモジュールと同様に、制御端子６の貫通部６ａと接続部６ｃとを直線上に並ぶように連結してもよい。
以上、説明したように、実施の形態３にかかる半導体装置によれば、制御端子６の貫通部６ａに樹脂ケース７の蓋９を挟み込む２つの第１突起部１０，３０を設けることで、２つの第１，２突起部１０，３０がそれぞれ樹脂ケース７の蓋９のおもて面および裏面と接触し、制御端子６が固定される。これにより、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
（実施の形態４）
図１３は、この発明の実施の形態４にかかる半導体装置の要部について示す断面図である。図１３には、パワーモジュール４００を構成する制御端子６を樹脂ケース７に挿入したときの要部断面図を示す。
実施の形態４にかかるパワーモジュール４００が実施の形態３と異なるのは、実施の形態３にかかるパワーモジュールの第１，２突起部に代えて、第１，２突起部で挟まれた箇所に切り欠き部４１を設けたことである。この切り欠き部４１には、蓋９に形成した貫通孔９ａの側壁４２が嵌合される。具体的には、蓋９の貫通孔９ａの側壁４２が、切り欠き部４１の、貫通部６ａの側面６ａａに平行な底面と接触する。そして、蓋９のおもて面および裏面が、切り欠き部４１の上部側壁４３および下部側壁４４にそれぞれ接触する。切り欠き部４１の上部側壁４３は、切り欠き部４１の底面にほぼ垂直な面である。切り欠き部４１の下部側壁４４は、切り欠き部４１の底面にほぼ垂直な面であり、かつ切り欠き部４１の上部側壁４３に対向する面である。このように切り欠き部４１を設けることで、コネクタ（不図示）の脱着時に、制御端子６の移動が阻止され、制御端子６を介して絶縁基板２に応力が伝達されるのを防止することができる。
パワーモジュール４００においては、切り欠き部４１の上部側壁４３が第１阻止部１１であり、切り欠き部４１の下部側壁４４が第２阻止部１２である。また、蓋９の金属ベース１側を向く面に対して反対側を向く面（おもて面）が第１係止部である。蓋９の金属ベース１側を向く面、すなわち金属ベース１のおもて面に対抗する面（裏面）が第２係止部である。また、パワーモジュール４００においては、制御端子６のＬ字加工部６ｂは設けなくてもよい。このため、実施の形態２にかかるパワーモジュールと同様に制御端子６の貫通部６ａと接続部６ｃとを直線上に並ぶように連結してもよい。
以上、説明したように、実施の形態４にかかる半導体装置によれば、制御端子６の貫通部６ａに切り欠き部４１を設けることで、切り欠き部４１の上部側壁４３および下部側壁４４がそれぞれ樹脂ケース７の蓋９のおもて面および裏面と接触し、制御端子６が固定される。これにより、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
以上において本発明では、ＩＧＢＴチップおよびＦＷＤチップなどの複数の半導体チップが絶縁基板の回路パターンにはんだを介して接合されたパワーモジュールを例に説明しているが、上述した実施の形態に限らず、さまざまな構成のモジュールのパッケージに適用することが可能である。また、上述した実施の形態では、貫通部とＬ字形状を形成するＬ字加工部を有する制御端子を例に説明しているが、これに限らず、制御端子は、ケースの蓋の裏面側に設けられた凸部に接触し、制御端子を係止することができる構成であればよい。具体的には、例えば、制御端子は、Ｌ字加工部に代えて、貫通部とＴ字形状を形成するＴ字加工部や、貫通部とのなす角度が鋭角となる加工部を有する構成であってもよい。
以上のように、本発明にかかる半導体装置は、複数の半導体チップが同一パッケージ内に収納されたパワー半導体モジュールなどの半導体装置に有用である。
１ 金属ベース
２ 絶縁基板
３ はんだ
４ 半導体チップ
５ 主端子
６ 制御端子
６ａ 制御端子の貫通部
６ｂ 制御端子のＬ字加工部
６ｃ 制御端子の接続部
６ａａ，６ｂｂ，６ｃｃ，２１ 制御端子の側面
７ 樹脂ケース
８ 樹脂ケースの側壁
９ 樹脂ケースの蓋
９ａ 樹脂ケースの貫通孔
９ｂ 樹脂ケースの突起受け部
９ｃ 樹脂ケースの凸部
１０，２０，３０ 突起部
１０ａ，２３ 突起部の下端面
１１ 第１阻止部
１２ 第２阻止部
１３ ボンディングワイヤ
１４ 金属平板
１５ 制御端子の長手方向
１６ コネクタ
２２ 貫通孔の側壁
４１ 切り欠き部
４２ 貫通孔の側壁
４３ 切り欠きの上部側壁
４４ 切り欠きの下部側壁
１００，２００，３００，４００ パワーモジュール
１０１ パッケージ

Claims (3)

  1. 絶縁基板と、
    前記絶縁基板に接合され、当該絶縁基板に接合された半導体チップと電気的に接続された制御端子と、
    前記制御端子が貫通するケースと、
    前記絶縁基板に対する方向への前記制御端子の移動を阻止する第１阻止部と、
    前記絶縁基板から離れる方向への前記制御端子の移動を阻止する第２阻止部と、
    を備え、
    前記制御端子は、前記ケースの蓋を貫通する貫通部と、
    前記貫通部に対しほぼ直角に連結され、当該貫通部とＬ字形状を形成するＬ字部材と、
    前記Ｌ字部材の底面部に一端が連結され、かつ前記絶縁基板に他端が接合された接続部と、を備え、さらに、
    前記貫通部に設けられ、前記ケースの前記蓋のおもて面に接触する第１突起部を有し、
    前記貫通部に前記第１突起部と離れて設けられ、前記ケースの前記蓋の裏面に接触する第２突起部を有し、
    前記第１阻止部は前記第１突起部であり、
    前記第２阻止部は前記第２突起部であり、
    前記制御端子の前記貫通部、前記Ｌ字部材および前記接続部が、当該貫通部の先端と当該接続部の先端が反対方向となるように、当該貫通部の長手方向と当該Ｌ字部材の長手方向および当該Ｌ字部材の長手方向と当該接続部の長手方向が直交して連続する平板部材であり、
    前記Ｌ字部材の底面部の側面となる部分が前記貫通部の側面に対してほぼ直角に、前記Ｌ字部材の長手方向の端部に沿って、前記平板部材を折り曲げることによって形成され、
    前記接続部の側面となる部分が前記Ｌ字部材の底面部の側面に対して前記貫通部と反対側にほぼ直角に、前記Ｌ字部材の長手方向の端部に沿って、前記平板部材を折り曲げ、かつ、前記貫通部の側面とほぼ平行にすることによって形成され、
    前記第１突起部および前記第２突起部は、前記貫通部の側面に形成されることを特徴とする半導体装置。
  2. 絶縁基板と、
    前記絶縁基板に接合され、当該絶縁基板に接合された半導体チップと電気的に接続された制御端子と、
    前記制御端子が貫通するケースと、
    前記絶縁基板に対する方向への前記制御端子の移動を阻止する第１阻止部と、
    前記絶縁基板から離れる方向への前記制御端子の移動を阻止する第２阻止部と、
    を備え、
    前記制御端子は、前記ケースの蓋を貫通する貫通部と、
    前記貫通部に対しほぼ直角に連結され、当該貫通部とＬ字形状を形成するＬ字部材と、
    前記Ｌ字部材の底面部に一端が連結され、かつ前記絶縁基板に他端が接合された接続部と、を備え、さらに、
    前記貫通部に設けられ、前記ケースの前記蓋を挟みこみ、前記ケースの前記蓋のおもて面および裏面に接触する切り欠き部を有し、
    前記第１阻止部は、前記ケースの前記蓋のおもて面に接触する前記切り欠き部の側壁であり、
    前記第２阻止部は、前記ケースの前記蓋の裏面に接触する前記切り欠き部の側壁であり、
    前記制御端子の前記貫通部、前記Ｌ字部材および前記接続部が、当該貫通部の先端と当該接続部の先端が反対方向となるように、当該貫通部の長手方向と当該Ｌ字部材の長手方向および当該Ｌ字部材の長手方向と当該接続部の長手方向が直交して連続する平板部材であり、
    前記Ｌ字部材の底面部の側面となる部分が前記貫通部の側面に対してほぼ直角に、前記Ｌ字部材の長手方向の端部に沿って、前記平板部材を折り曲げることによって形成され、
    前記接続部の側面となる部分が前記Ｌ字部材の底面部の側面に対して前記貫通部と反対側にほぼ直角に、前記Ｌ字部材の長手方向の端部に沿って、前記平板部材を折り曲げ、かつ、前記貫通部の側面とほぼ平行にすることによって形成され、
    前記切り欠き部は、前記貫通部の側面に形成されることを特徴とする半導体装置。
  3. 前記平板部材が、１枚の金属平板から切り出された連続する部材であることを特徴とする請求項１または２に記載の半導体装置。
JP2012544134A 2010-11-16 2011-08-19 半導体装置 Active JP5972172B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010255762 2010-11-16
JP2010255762 2010-11-16
PCT/JP2011/068804 WO2012066833A1 (ja) 2010-11-16 2011-08-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012066833A1 JPWO2012066833A1 (ja) 2014-05-12
JP5972172B2 true JP5972172B2 (ja) 2016-08-17

Family

ID=46083777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544134A Active JP5972172B2 (ja) 2010-11-16 2011-08-19 半導体装置

Country Status (5)

Country Link
US (1) US9167699B2 (ja)
EP (1) EP2642517B1 (ja)
JP (1) JP5972172B2 (ja)
CN (1) CN103210489B (ja)
WO (1) WO2012066833A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171768B2 (en) 2011-09-28 2015-10-27 Fuji Electric Co., Ltd. Semiconductor device
CN105074919B (zh) 2013-02-26 2018-03-30 三菱电机株式会社 电力用半导体装置
JP6057016B2 (ja) * 2014-03-19 2017-01-11 富士電機株式会社 半導体装置及びその製造方法
JP6233528B2 (ja) * 2014-10-14 2017-11-22 富士電機株式会社 半導体装置
CN105529307A (zh) * 2014-10-24 2016-04-27 西安永电电气有限责任公司 Igbt模块封装用外壳
JP6578795B2 (ja) * 2015-08-04 2019-09-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN107851633B (zh) 2016-01-12 2021-05-18 富士电机株式会社 半导体装置
JP6350765B2 (ja) 2016-01-15 2018-07-04 富士電機株式会社 半導体装置
CN108010892B (zh) * 2016-11-02 2020-06-26 株洲中车时代电气股份有限公司 一种功率半导体模块焊接装置
JP6806024B2 (ja) * 2017-10-03 2020-12-23 三菱電機株式会社 半導体装置
JP7451905B2 (ja) * 2019-09-03 2024-03-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP1669329S (ja) * 2020-03-13 2020-10-05
JP7337027B2 (ja) 2020-05-20 2023-09-01 三菱電機株式会社 半導体装置
USD949808S1 (en) * 2020-11-27 2022-04-26 Sansha Electric Manufacturing Co., Ltd. Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325963A (ja) * 1989-06-23 1991-02-04 Fuji Electric Co Ltd 半導体装置
JPH04354362A (ja) * 1991-05-31 1992-12-08 Nippondenso Co Ltd 電気溶接に適したリード及び端子の構造
JPH08148623A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JPH08162582A (ja) * 1994-12-02 1996-06-21 Mitsubishi Electric Corp 半導体装置
JPH09283682A (ja) * 1996-04-18 1997-10-31 Nippon Inter Electronics Corp 複合半導体装置
JP2007311749A (ja) * 2006-04-19 2007-11-29 Nichia Chem Ind Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850606B2 (ja) * 1991-11-25 1999-01-27 富士電機株式会社 トランジスタモジュール
JPH0629459A (ja) * 1992-07-08 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE69329501T2 (de) * 1992-07-17 2001-05-03 Vlt Corp Verpackung für elektronische Komponenten
JP3835710B2 (ja) * 1996-08-13 2006-10-18 日本インター株式会社 複合半導体装置の製造方法
JP3519300B2 (ja) 1999-01-11 2004-04-12 富士電機デバイステクノロジー株式会社 パワーモジュールのパッケージ構造
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
DE102007010883A1 (de) 2007-03-06 2008-09-18 Infineon Technologies Ag Leistungshalbleiteranordnung und Verfahren zu dessen Herstellung
JP4894784B2 (ja) * 2008-02-27 2012-03-14 三菱電機株式会社 半導体装置とその製造方法
CN101742862B (zh) * 2008-11-14 2011-11-09 英业达股份有限公司 电源模块及其安装方法
TW201021668A (en) * 2008-11-24 2010-06-01 Acbel Polytech Inc Power supplier assembly structure for lighting apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325963A (ja) * 1989-06-23 1991-02-04 Fuji Electric Co Ltd 半導体装置
JPH04354362A (ja) * 1991-05-31 1992-12-08 Nippondenso Co Ltd 電気溶接に適したリード及び端子の構造
JPH08148623A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JPH08162582A (ja) * 1994-12-02 1996-06-21 Mitsubishi Electric Corp 半導体装置
JPH09283682A (ja) * 1996-04-18 1997-10-31 Nippon Inter Electronics Corp 複合半導体装置
JP2007311749A (ja) * 2006-04-19 2007-11-29 Nichia Chem Ind Ltd 半導体装置

Also Published As

Publication number Publication date
CN103210489B (zh) 2016-06-15
CN103210489A (zh) 2013-07-17
WO2012066833A1 (ja) 2012-05-24
JPWO2012066833A1 (ja) 2014-05-12
EP2642517A1 (en) 2013-09-25
US20130250535A1 (en) 2013-09-26
EP2642517A4 (en) 2014-07-02
EP2642517B1 (en) 2021-12-29
US9167699B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
JP5972172B2 (ja) 半導体装置
JP5994785B2 (ja) 半導体装置
US20130285232A1 (en) Semiconductor package module
KR20080020983A (ko) 소켓 기능을 구비한 반도체 패키지, 반도체 모듈, 전자회로모듈, 및 소켓 달린 회로기판
TWI765049B (zh) 半導體裝置及半導體裝置的製造方法
JP4570092B2 (ja) 半導体モジュール
JP5861711B2 (ja) 半導体装置および半導体装置の製造方法
JP2015056638A (ja) 半導体装置およびその製造方法
JP2012079468A (ja) 電子回路ユニットおよびその取付構造
JP6834815B2 (ja) 半導体モジュール
TWI519009B (zh) 配線端子連結裝置
JP6753364B2 (ja) 半導体装置
US10211135B2 (en) Semiconductor device
JP7172338B2 (ja) 半導体装置及び半導体装置の製造方法
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JP2009088536A (ja) ソケット機能を備えた半導体パッケージ、半導体モジュール
JP2017098292A (ja) 半導体モジュール
KR20110056768A (ko) 반도체 패키지
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
KR101311539B1 (ko) 다이오드 패키지
JP5821806B2 (ja) 電子装置
JP2021150606A (ja) 半導体装置
JP2014011396A (ja) 半導体装置の実装構造および半導体装置の実装方法
JP2019220655A (ja) 半導体装置、及び、半導体装置の製造方法
JP2020202292A (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150529

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160712

R150 Certificate of patent or registration of utility model

Ref document number: 5972172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250