CN107851633B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107851633B
CN107851633B CN201680039319.2A CN201680039319A CN107851633B CN 107851633 B CN107851633 B CN 107851633B CN 201680039319 A CN201680039319 A CN 201680039319A CN 107851633 B CN107851633 B CN 107851633B
Authority
CN
China
Prior art keywords
terminal
main
main surface
protrusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680039319.2A
Other languages
English (en)
Other versions
CN107851633A (zh
Inventor
小平悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107851633A publication Critical patent/CN107851633A/zh
Application granted granted Critical
Publication of CN107851633B publication Critical patent/CN107851633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Photovoltaic Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

本发明提供一种半导体装置，其高精度地规定半导体装置中的主端子的位置。所述半导体装置具备：在主表面部具有贯通孔的端子部、和在与贯通孔对置的位置具有凹部的壳体部，壳体部具有与端子部的端面对置的端面对置部，在端面与端面对置部中的至少一方设置有端面突起部。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，公知有在收纳半导体芯片等的半导体装置中，具有固定于外部的母线等的主端子的结构(例如，参照专利文献1)。主端子在树脂壳体的表面被配置在预定的位置。
现有技术文献
专利文献
专利文献1：日本实开平5-15445号公报
发明内容
技术问题
为了容易组装半导体装置，在树脂壳体与主端子之间设置有间隙。因此，在组装半导体装置时等，在主端子相对于树脂壳体的相对位置会产生偏差。
技术方案
在本发明的第一方式中，提供一种半导体装置，所述半导体装置具有在主表面部具有贯通孔的端子部、及在与贯通孔对置的位置具有凹部的壳体部。壳体部可以具有与端子部的端面对置的端面对置部。可以在端面与端面对置部中的至少一方设置端面突起部。
壳体部可以具有底部，所述底部载置有半导体芯片，并且固定有端子部。壳体部可以具有盖部，所述盖部覆盖底部的至少一部分，并且设置有使端子部的主表面部露出的开口。壳体部可以具有插入部，所述插入部在盖部的开口处，插入到端子部的主表面部与底部之间，并在与端子部的贯通孔对置的位置具有凹部。在插入部的插入方向上与端子部的端面对置的盖部的设置有端面对置部。端面突起部可以具有锥形部，所述锥形部的厚度随着离底部越远而逐渐增加。
插入部可以具有与端子部的主表面部对置的主表面对置部。可以在主表面部与主表面对置部中的至少一方设置主表面突起部。可以针对每个端子部设置至少三个主表面突起部。
端子部可以具有侧面部，所述侧面部与主表面部连结，并被夹在插入部的侧壁与盖部的内壁之间。可以在端子部的侧面部与插入部的侧壁中的至少一方设置侧面突起部。侧面突起部具有锥形部，所述锥形部在插入方向上厚度随着离盖部的端面对置部越远而逐渐增加。
端子部可以还具有腿部，所述腿部与侧面部连结，并且固定于壳体部的底部。壳体部可以具有按压部，所述按压部将腿部朝向壳体部的底部按压。主表面突起部可以设置在插入部的主表面对置部，并将端子部的主表面部向离开壳体部的底部的方向按压。
侧面突起部可以在与端子部的侧面部平行的面内，被配置在三角形的内部，所述三角形由靠近侧面部而设置的两个主表面突起部、和按压部与腿部的连接点包围而成。
可以沿插入方向排列有多个端子部。可以与各端子部对应地设置侧面突起部。针对在插入方向上设置于最近前侧的端子部，可以在端子部的侧面部与插入部的侧壁中的一方设置与侧面突起部嵌合的侧面沟槽部。
腿部可以具有：沿插入方向延伸的延伸部；及固定部，其从延伸部的插入方向上的任一端部朝向壳体部的底部延伸而设置，并且固定于底部。至少一个端子部可以在延伸部的靠近端面突起部一侧的端部设置有固定部。至少一个端子部可以在延伸部的远离端面突起部一侧的端部设置有固定部。在各端子部，主表面突起部的位置可以根据固定部的位置的不同而不同。
需要说明的是，上述发明的概要并未列举本发明的全部特征。另外，这些特征组的子组合也成为发明。
附图说明
图1是表示本发明的第一实施方式的半导体装置100的概要的立体图。
图2是表示壳体部10的底部16、主端子60的概要的立体图。
图3是表示盖部24的概要的立体图。
图4是表示插入部50的概要的立体图。
图5是放大了主端子60及端面对置部27的侧视图。
图6是表示端面对置部27及端面61在ZY面上的位置的示意图。
图7是放大了主表面对置部55及主端子60的主表面部30的侧视图。
图8是表示YZ面上的插入部50及主端子60的截面的示意图。
图9是表示侧面突起部83在XY面及XZ面上的形状的图。
图10是表示YZ面上的主端子60及按压部26的图。
图11是说明侧面突起部83的位置的图。
图12是表示侧面部35的结构的一个例子的图。
图13是表示设置侧面突起部83的位置的变形例的图。
图14是表示第二实施方式的半导体装置200的概要的立体图。
图15是表示半导体装置200中的主端子60的概要的立体图。
图16是表示端面突起部81的形状的一个例子的侧视图。
图17是表示包含收纳于半导体装置100的电子电路的电路300的例子的图。
符号说明
10壳体部、12主端子配置部、13控制端子配置部、14贯通孔、16底部、18贯通孔、20基板、22电子电路、24盖部、25开口、26按压部、27端面对置部、28连结部、29终端部、30主表面部、31贯通孔、32腿部、33延伸部、34固定部、35侧面部、36前端、40控制端子、50插入部、51锁止部、52凹部、53正面、54侧壁、55主表面对置部、60主端子、61端面、81端面突起部、82主表面突起部、83侧面突起部、84锥形部、85锥形部、90三角形、92侧面沟槽部、94端面对置部、95端面、97狭缝、100半导体装置、152上半桥臂、154下半桥臂、200半导体装置、202晶体管、204二极管、208感测部、210电源、220负载、300电路
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但是以下的实施方式不限定涉及权利要求的发明。另外，在实施方式中说明的特征的全部组合未必是发明的解决手段所必须的。
图1是表示本发明的第一实施方式的半导体装置100的概要的立体图。半导体装置100在内部收纳有半导体芯片等电子电路。本例的半导体装置100具有壳体部10、多个主端子60及多个控制端子40。主端子60是端子部的一个例子。
壳体部10在内部收纳有半导体芯片等电子电路。作为一个例子，壳体部10具有：具有载置电子电路的基板的底部；盖部24；和插入部50。盖部24通过粘接等固定于底部，覆盖底部的至少一部分。在被盖部24覆盖的底部，载置电子电路。盖部24由树脂等绝缘材料形成。在盖部24的角部设置有用于将半导体装置100固定于外部的螺纹孔等贯通孔14。
需要说明的是，在本说明书中，将与壳体部10的正面平行的面作为XY面。另外，将壳体部10的正面的长度方向作为X方向，将壳体部10的正面的宽度方向作为Y方向。其中，也可以是宽度方向为X方向，长度方向为Y方向。另外，将与XY面垂直的方向作为Z方向。在本说明书中，有时将Z方向称为高度方向。另外，有时将从壳体部10的底部朝向盖部24的正面的方向称为上，将从盖部24的正面朝向底部的方向称为下。其中，上下方向不一定与重力方向一致。另外，在各图所示的XYZ坐标轴中，将标注箭头的一侧作为正侧，将相反侧作为负侧。
主端子60与被盖部24所覆盖的电子电路电连接。主端子60由导电材料形成。例如各主端子60成为流向IGBT等功率器件的大电流的电流路径。主端子60的主表面部30的至少一部分在壳体部10的正面露出。本例的主端子60具有板形状。
主端子60的主表面部30在盖部24的正面露出，并且具有与该正面大致平行的面。在主端子60的主表面部30形成有贯通孔31。通过将螺钉等插入贯通孔31，半导体装置100被固定于外部的母线等。
主端子60还具有从主表面部30朝向壳体部10的底部延伸的侧面部。该侧面部与设置于壳体部10的底部的电子电路电连接。
在盖部24设置有用于使主端子60的一部分露出的开口。在本例中，该开口是在盖部24的正面沿X方向延伸的狭缝，使主端子60的主表面部30露出。该开口设置在盖部24的正面的、Y方向上的中央。
插入部50被设置为插入该开口而与主端子60的主表面部30对置。在本例中，插入部50配置在主表面部30的下侧。在插入部50，在与主表面部30的贯通孔31对置的位置设置有凹部。通过在该凹部设置螺母等，能够将通过贯通孔31的螺钉等紧固于该凹部。
盖部24在正面具有主端子配置部12。主端子配置部12在盖部24的正面，向上方突出地设置。主端子60的主表面部30在主端子配置部12的正面露出。其中，在主端子配置部12也设置有用于供插入部50插入的开口。
控制端子40具有宽度小于主端子60的线形状。控制端子40的一个端部在盖部24的正面露出。控制端子40的另一个端部与载置于壳体部10的底部的电子电路电连接。盖部24具有包围控制端子40的除前端以外的部分的控制端子配置部13。
图2是表示壳体部10的底部16、主端子60的概要的立体图。底部16具有基板20及电子电路22。基板20具有铜板等金属板、和覆盖金属板的正面的绝缘层。也可以在绝缘层的金属板侧还具有金属层。电子电路22设置在该绝缘层上。电子电路22可以具有与主端子60、控制端子40连接的焊盘。在基板20的角部设置有用于将半导体装置100固定于外部的贯通孔18。贯通孔18可以被配置为与壳体部10的贯通孔14大致同轴。
半导体装置100可以具有多个主端子60。在图2的例子中，三个主端子60沿插入部50的插入方向(在本例中为X方向)排列。各主端子60具有主表面部30、侧面部35及腿部32。主表面部30与XY面平行地配置。
侧面部35从主表面部30的Y方向上的两端朝向底部16延伸而设置。各侧面部35与XZ面平行地配置。腿部32与侧面部35的底部16侧的端边连结，并与底部16连接。
腿部32具有弹性，以使得能够根据被施加的力而使主端子60倾斜。例如，腿部32以使主端子60能够在XZ面内倾斜的方式支撑主端子60。另外，腿部32也可以以使主端子60还能够在YZ面内倾斜的方式支撑主端子60。
本例的腿部32具有延伸部33及固定部34。延伸部33与侧面部35的底部16侧的端边的一部分连结，沿X方向延伸而设置。作为一个例子，延伸部33设置于各侧面部35的外侧，并从侧面部35的底部16侧的端边的X方向上的一端朝向该端边的X方向上的另一端延伸。延伸部33具有与XY面平行的板形状。
固定部34设置在延伸部33的端部中的、与和侧面部35连接的端部相反侧的端部。固定部34从延伸部33的该端部朝向底部16延伸而设置。固定部34的下端通过焊料等固定于电子电路22。
通过这样的结构，主端子60能够根据被施加的力而在XZ面内倾斜。在夹在各主端子60对置的两个侧面部35之间的空间，插入有插入部50。通过使主端子60根据插入部50的插入位置等的偏差而倾斜，能够容易地将插入部50插入。可以在各侧面部35设置腿部32。
图3是表示盖部24的概要的立体图。盖部24在图1所示的结构的基础上，在正面具有开口25。开口25从盖部24的正面的X方向的一端朝向另一端延伸而形成。
在盖部24的正面，在开口25的Y方向上的两侧设置有主端子配置部12。主端子配置部12设置在与各主端子60对应的位置。主端子60在对应的主端子配置部12的开口露出。盖部24以从Z方向上的上侧覆盖在底部16上的方式进行组装。此时，各主端子60沿主端子配置部12的开口的侧壁插入到该开口。另外，控制端子40也沿控制端子配置部13的开口的侧壁插入到该开口。
各主端子配置部12具有与XY面平行的顶部。另外，盖部24具有从该顶部朝向底部16延伸的按压部26。按压部26在主端子60被插入到主端子配置部12的开口的情况下，被配置为沿着主端子60的侧面部35。按压部26可以配置在侧面部35的X方向上的中心。
按压部26的下端与主端子60的腿部32的延伸部33的正面抵接。由此，将延伸部33向底部16的基板20侧按压，能够规定延伸部33的上下方向的位置。
另外，在X方向上邻接的主端子配置部12之间，设置有连结部28。连结部28在Z方向上的厚度大于主端子配置部12的顶部的厚度。连结部28具有在开口25露出的端面对置部27。端面对置部27具有与主端子60的端面对置的面。在本例中，主端子60的端面是指板形状的端子的沿着厚度方向的面。图3所示的端面对置部27与主端子60的侧面部35的端面对置。在本例中，端面对置部27及主端子60的端面与YZ面平行。端面对置部27在Z方向上具有长度。
需要说明的是，在X方向上配置在最里侧的主端子配置部12，代替连结部28而设置有终端部29。终端部29也与连结部28相同地具有在开口25露出的端面对置部27。
在各端面对置部27设置有端面突起部81。端面突起部81在X方向上具有预定的厚度。端面突起部81可以利用与盖部24相同的材料与盖部24成形为一体。通过设置端面突起部81，能够高精度地规定主端子60相对于端面对置部27的X方向上的位置。
图4是表示插入部50的概要的立体图。插入部50与设置于盖部24的正面的开口25在Y方向上具有相同的宽度，并且在X方向上具有相同的长度。插入部50沿X方向插入到开口25。插入部50插入到主端子60的主表面部30与底部16之间。
插入部50具有与各主端子60的主表面部30对置的主表面对置部55。各主表面对置部55在插入部50的正面，在Z方向突出。在各主表面对置部55的正面53设置有凹部52及多个主表面突起部82。
凹部52设置在与主端子60的贯通孔31对置的位置。作为一个例子，凹部52设置在主表面对置部55的正面53的中央。凹部52可以具有大于贯通孔31的直径。在凹部52的内部配置螺母等。通过贯通孔31的螺钉等紧固于凹部52的内部的螺母等。
通过将螺钉等紧固，主端子60的主表面部30被按压于主表面对置部55。另一方面，主表面突起部82从下方按压主表面部30。通过这样的结构，能够高精度地规定主表面部30在Z方向上的位置。
主表面突起部82在正面53设置在凹部52的周围。主表面突起部82可以针对每个主端子60设置至少三个。主表面突起部82在Z方向上具有厚度。主表面突起部82可以利用与插入部50相同的材料，与插入部50成形为一体。在主表面对置部55的正面53可以设置有多个主表面突起部82。在主表面对置部55的正面53为多边形的形状的情况下，可以在正面53的各角与凹部52之间设置主表面突起部82。
另外，插入部50与至少一个主端子60对应地具有侧面突起部83。在图4的例子中，针对所有的主端子60设置有侧面突起部83。另外，针对各主端子60的每个侧面部35设置侧面突起部83。侧面突起部83在Y方向上具有厚度。侧面突起部83可以利用与插入部50相同的材料，与插入部50成形为一体。
侧面突起部83在平行于XZ面的插入部50的侧壁54，设置在与主端子60的侧面部35对置的位置。侧面突起部83可以设置在插入部50的两侧的两个侧壁54。主端子60的侧面部35夹在侧面突起部83与图3所示的按压部26的内壁之间。通过设置侧面突起部83，能够高精度地规定主端子60的侧面部35在Y方向上的位置。
侧面突起部83的X方向上的宽度大于按压部26的X方向上的宽度。例如，侧面突起部83的宽度为按压部26的宽度的2倍以上。
另外，插入部50可以具有锁止部51，所述锁止部51通过与盖部24嵌合而将插入部50固定于盖部24。锁止部51可以设置在例如插入部50的、最后插入到开口25一侧的端部。本例的锁止部51在Y方向突出。锁止部51与设置于盖部24的凹部嵌合。插入部50可以在插入到开口25的状态下，利用粘接剂等固定于盖部24。
图5是放大了主端子60及端面对置部27的侧视图。图5示出XZ面。如在图3中所说明，在与主端子60的端面61对置的端面对置部27，设置有端面突起部81。端面对置部27具有平行于YZ面的面中的、朝向与插入部50的插入方向相反侧(即，X轴负向)的面。也就是说，端面对置部27及主端子60的端面61在插入部50的插入方向上对置。需要说明的是，在图5中，将主端子60的端面61与端面突起部81分离地示出，但是在将盖部24固定于底部16后，端面61与端面突起部81接触。
端面突起部81具有锥形部84，所述锥形部84的厚度随着离底部16越远而逐渐增加。锥形部84形成在端面突起部81的底部16侧的端部。由此，在从底部16的上方覆盖盖部24的情况下，能够使主端子60沿锥形部84顺畅地插入到开口25。在端面突起部81中的除锥形部84以外的区域，厚度可以是一定的。也就是说，端面突起部81具有与YZ面平行的面。
端面突起部81可以形成在比主端子60的侧面部35的Z方向上的中央更靠上侧的位置。端面突起部81也可以形成在与侧面部35的上端对置的位置。本例的主端子60在固定部34的前端36固定于底部16。因为延伸部33等具有弹性，所以主端子60的上端在X方向上移动最大。通过将端面突起部81与主端子60的上半部分侧对置而配置，能够高精度地规定主端子60的X方向的位置。
在本例中，表示了在端面对置部27设置端面突起部81的例子，但是端面突起部81也可以设置在主端子60的端面61。端面突起部81只要设置在端面61及端面对置部27中的至少一方即可。在端面61及端面对置部27双方设置端面突起部81的情况下，可以设置为两个端面突起部81对置。在该情况下，设置于端面对置部27的端面突起部81的Z方向的宽度可以大于设置于端面61的端面突起部81的Z方向的宽度。
图6是表示端面对置部27及端面61在ZY面上的位置的示意图。在图6中，示意地表示端面对置部27等，与图1至图5所示的端面对置部27等的相对大小不一致。另外，在图6中，用虚线表示端面61的外形。
端面突起部81被设置为与主端子60的侧面部35的端面61在YZ面上重叠。端面突起部81的Y方向上的宽度大于端面61的宽度。例如，端面突起部81在Y方向上具有端面61的2倍以上的宽度。由此，即使在端面61的位置在Y方向上偏移的情况下，也能够使端面突起部81与端面61接触。
图7是放大了主表面对置部55及主端子60的主表面部30的侧视图。图7示出XZ面。其中，在图7中，省略主端子60的侧面部35。如在图4中所说明的那样，在与主端子60的主表面部30对置的主表面对置部55的正面53，设置有主表面突起部82。主表面突起部82可以在Z方向上具有均匀的厚度。需要说明的是，在图7中，将主端子60的主表面部30与主表面突起部82分离地示出，但是在将螺钉等插入到凹部52及贯通孔31而进行紧固后，主表面部30与主表面突起部82接触。
在本例中，表示了在主表面对置部55设置主表面突起部82的例子，但是主表面突起部82也可以设置在主端子60的主表面部30的下表面。主表面突起部82只要设置在主表面部30及主表面对置部55中的至少一方即可。在主表面部30及主表面对置部55双方设置主表面突起部82的情况下，可以设置为两个主表面突起部82对置。在该情况下，设置于主表面对置部55的主表面突起部82可以大于设置于主表面部30的主表面突起部82。
图8是表示YZ面上的插入部50及主端子60的截面的示意图。在图8中，省略贯通孔31及凹部52。主表面部30的中央部分被螺钉等按压向插入部50的正面53侧。另一方面，主表面部30的边缘部被多个主表面突起部82向上侧按压。由此，能够高精度地规定主表面部30在Z方向上的位置。
主端子60的侧面部35与主表面部30连结。侧面部35夹在插入部50的侧壁54与盖部24的内壁(在图3所示的例子中为按压部26)之间。侧面部35被侧面突起部83按压于盖部24的内壁。由此，能够高精度地规定侧面部35在Y方向上的位置。
需要说明的是，各主端子60通过与侧面突起部83之间的摩擦，响应于插入部50被插入而被向插入部50的插入方向(在本例中为X轴正向)按压。也就是说，如图5所示，主端子60的端面61被按压向端面对置部27侧。因此，即使在主端子60的X方向的位置产生偏差，也通过将插入部50插入，从而将主端子60按压于端面突起部81，而移动到预定的位置。
并且，即使将插入部50插入完毕，也维持侧面突起部83将主端子60的侧面部35按压在盖部24的内壁的状态。因此，将插入部50固定，维持主端子60被按压于端面对置部27的状态。由此，能够高精度地规定X方向上的主端子60的位置。
图9是表示侧面突起部83在XY面及XZ面上的形状的图。如图9所示，侧面突起部83具有锥形部85，所述锥形部85在插入部50的插入方向上Y方向的厚度随着离盖部24的端面对置部27越远而逐渐增加。侧面突起部83的除锥形部85以外的区域的厚度可以是一定的。在将侧面突起部83设置于插入部50的情况下，锥形部85设置在侧面突起部83的端面对置部27侧(在本例中为X轴正向侧、即插入部50的插入方向上的里侧)的端部。
需要说明的是，主表面突起部82也可以同样具有锥形部。在插入部50设置有主表面突起部82的情况下，该锥形部设置在主表面突起部82的端面对置部27侧的端部。
图10是表示YZ面上的主端子60及按压部26的图。如上所述，按压部26从盖部24的顶部部分向下方延伸而设置。按压部26的下端与主端子60的延伸部33抵接。
由此，按压部26向靠近底部16的方向按压主端子60的腿部32。另外，主表面突起部82向远离底部16的方向按压主端子60的主表面部30的端部。因此，侧面部35的腿部32侧被向下方拉伸，主表面部30侧被向上方拉伸。在该状态下，侧面突起部83向按压部26的端面按压侧面部35。由此，能够高精度地规定侧面部35的Z方向及Y方向上的位置。
图11是说明侧面突起部83的位置的图。图11示出XZ面上的主端子60的侧面部35。另外，与主端子60的主表面部30对置地设置有靠近侧面部35的两个主表面突起部82。在图11中，省略插入部50，并与侧面部35重叠地表示主表面突起部82。在此，靠近侧面部35的两个主表面突起部82是指与主表面部30对置地设置的多个主表面突起部82中的、距离该侧面部35最近的两个主表面突起部82。
侧面突起部83在与侧面部35平行的XZ面内，被配置在三角形90的内部，所述三角形90由靠近侧面部35而设置的两个主表面突起部82、和按压部26与延伸部33的连接点包围而成。与两个主表面突起部82对应的三角形90的两个顶点是XZ面上的主表面突起部82的中心。
侧面突起部83可以将XZ面上的中心配置在三角形90的内侧。侧面突起部83也可以将一部分配置在三角形90的外侧。例如，可以将Y方向的厚度为一定的区域全部配置在三角形90的内部，并将锥形部85的一部分配置在三角形90的外侧。另外，也可以将整个侧面突起部83配置在三角形90的内部。
由三角形90包围的区域被按压部26及两个主表面突起部82沿上下方向拉伸。因此，该区域中的侧面部35的变形变小。通过在该区域设置侧面突起部83，从而能够更高精度地规定侧面部35在Y方向上的位置。
图12是表示侧面部35的结构的一个例子的图。图12示出在插入方向上配置在最靠近前侧(即，X方向上的最靠负侧)的主端子60的侧面部35。
侧面部35在与侧面突起部83对置的位置具有侧面沟槽部92。侧面沟槽部92具有与侧面突起部83大致相同的形状。其中，侧面沟槽部92的深度小于侧面突起部83的厚度。
由此，在将插入部50插入到开口25的状态下，侧面突起部83与侧面沟槽部92嵌合。由此，能够防止插入部50从开口25脱落。需要说明的是，在将侧面突起部83设置于侧面部35的情况下，侧面沟槽部92被设置于插入部50的侧壁54。
图13是表示设置侧面突起部83的位置的变形例的图。在图13中，省略插入部50，将设置于插入部50的侧面突起部83及主表面突起部82与侧面部35重叠地表示。
如图2所示，至少一个主端子60可以相对于其他主端子60，颠倒X方向上的朝向而设置。也就是说，至少一个主端子60-1在插入方向近前侧(X方向负侧)的、延伸部33的端部设置有固定部34。另外，至少一个主端子60-2在插入方向里侧(X方向正侧)的、延伸部33的端部设置有固定部34。
主端子60根据来自主表面突起部82的按压力，以固定部34为轴进行旋转。在本例中，可以使主表面部30处的主表面突起部82的位置根据固定部34的位置的不同而不同。例如，在各主端子60，可以将主表面突起部82设置在比主表面部30的X方向的中央更远离固定部34的一侧。不在比主表面部30的X方向的中央更靠固定部34的一侧设置主表面突起部82。也就是说，对于固定部34设置在插入方向里侧的主端子60，主表面突起部82设置在插入方向前侧。另外，对于固定部34设置在插入方向前侧的主端子60，主表面突起部82设置在插入方向里侧。
通过将主表面突起部82设置在离开固定部34的位置，从而能够规定主端子60中的移动最大的部分的位置。因此，能够高精度地规定主端子60的位置。
另外，在各主端子60，可以在比主表面部30的X方向的中央更靠固定部34的一侧设置主表面突起部82。在该情况下，能够利用厚度小的主表面突起部82规定主端子60的位置。
另外，在各主端子60，侧面部35处的侧面突起部83的位置可以根据固定部34的位置的不同而不同。例如，侧面突起部83可以设置在比侧面部35的X方向的中央更靠固定部34的一侧，也可以设置在比侧面部35的X方向的中央更远离固定部34的一侧。
根据以上说明的半导体装置100，在X、Y、Z方向上，能够将主端子60按压于壳体部10，能够高精度地规定主端子60的位置。另外，即使向主端子60施加外力，也能够维持主端子60的位置。因此，能够减小从主端子60向底部16施加的力，能够提高抵抗外力的强度。例如，能够提高抵抗在利用螺钉等将主端子60的主表面部30紧固于主表面对置部55的情况下产生的压缩及拉伸应力的强度。另外，半导体装置100具有端面突起部81、主表面突起部82及侧面突起部83，但是在其他例子中，可以仅具有端面突起部81、主表面突起部82及侧面突起部83中的任意一种或两种。
图14是表示第二实施方式的半导体装置200的概要的立体图。半导体装置200相对于半导体装置100的结构，不同点在于不具有开口25及插入部50。其他结构可以与半导体装置100相同。
图15是表示半导体装置200中的主端子60的概要的立体图。本例的主端子60通过一个腿部固定于底部16。另外，主端子60具有一个侧面部。主表面部30从侧面部延伸而设置。
在主端子配置部12设置有供主端子60通过的狭缝97。在主端子60，侧面部及主表面部30形成在同一平面上，主表面部30在狭缝97的上方露出。
通过将盖部24覆盖于底部16，主端子60通过狭缝97。通过将在狭缝97的上方露出的主表面部30朝向主端子配置部12弯折，从而使主端子配置部12与主表面部30对置。
另外，在主端子配置部12的正面，在与弯折的主表面部30的端面95对置的位置，设置有端面对置部94。在端面对置部94和端面95中的至少一方设置端面突起部81。利用这样的结构，也能够高精度地规定主端子60的位置。
图16是表示端面突起部81的形状的一个例子的侧视图。端面突起部81在上侧的端部具有锥形部84。锥形部84越向上侧而厚度越小。由此，将主表面部30弯折，而能够容易地使端面突起部81与主表面部30的端面95接触。
图17是表示包含收纳于半导体装置100的电子电路的电路300的例子的图。本例的电路300是设置在电源210与负载220之间的三相逆变电路。负载220是例如三相马达。电路300将从电源210供给来的电力转换为三相信号(交流电压)而提供给负载220。
电路300具有与三相信号对应的三个桥臂。各桥臂在正侧布线与负侧布线之间，具有串联设置的上半桥臂152及下半桥臂154。各半桥臂设置有IGBT等晶体管202、FWD等二极管204。从上半桥臂152及下半桥臂154的连接点输出各相信号。
另外，电路300具有两个感测部208。一个感测部208检测上半桥臂152和下半桥臂154的连接点处的电流。另一个感测部208检测下半桥臂154与基准电位的连接点处的电流。
在本例中，一个桥臂中的上半桥臂152、下半桥臂154及感测部208收纳在一个半导体装置100中。可以将三个主端子60分别与电源210及负载220连接。可以将一对控制端子40分别与感测部208及栅极驱动部连接。在其他例子中，可以将一个半桥臂收纳在一个半导体装置100中，也可以将整个电路300收纳在一个半导体装置100中。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。本领域技术人员可知，能够对上述实施方式进行各种变更或改良。从权利要求的记载可知，进行了这样的变更或改良的方式也包含在本发明的技术范围内。
应注意，在权利要求书、说明书及附图中所示的装置、系统、程序及方法中的动作、顺序、步骤、及工序等各处理的执行顺序，只要没有特别地明确表示“更早”、“之前”等，或者在之后的处理中使用之前的处理的输出，就能够以任意顺序来实现。对于权利要求书、说明书及附图中的动作流程而言，即使为了方便而使用“首先”、“接着”等进行说明，也不意味着必须以该顺序来实施。

Claims (12)

1.一种半导体装置，其特征在于，具备：
端子部，其在主表面部具有贯通孔；以及
壳体部，其在与所述贯通孔对置的位置具有凹部，
所述壳体部具有与所述端子部的端面对置的端面对置部、以及载置有半导体芯片并固定有所述端子部的底部，
在所述端面对置部设置有端面突起部，
所述端面突起部整体配置在比所述端子部的上端更靠所述底部侧的位置，并且与所述端子部的垂直于所述主表面部的端面接触，
所述端子部的端面在与所述端面突起部对置的范围内垂直于所述主表面部。
2.如权利要求1所述的半导体装置，其特征在于，
所述壳体部具有：
盖部，其覆盖所述底部的至少一部分，并且设置有使所述端子部的主表面部露出的开口；以及
插入部，其在所述盖部的所述开口处，插入到所述端子部的主表面部与所述底部之间，并且在与所述端子部的所述贯通孔对置的位置具有所述凹部，
在所述插入部的插入方向上，在与所述端子部的所述端面对置的所述盖部设置有所述端面对置部。
3.如权利要求2所述的半导体装置，其特征在于，
所述端面突起部具有锥形部，所述锥形部的厚度随着远离所述底部而逐渐增加。
4.如权利要求2所述的半导体装置，其特征在于，
所述插入部具有与所述端子部的所述主表面部对置的主表面对置部，
在所述主表面部与所述主表面对置部中的至少一方设置有主表面突起部。
5.如权利要求4所述的半导体装置，其特征在于，
针对每个所述端子部设置至少三个所述主表面突起部。
6.如权利要求4或5所述的半导体装置，其特征在于，
所述端子部具有侧面部，所述侧面部与所述主表面部连结，并被夹在所述插入部的侧壁与所述盖部的内壁之间，
在所述端子部的所述侧面部与所述插入部的所述侧壁中的至少一方设置有侧面突起部。
7.如权利要求6所述的半导体装置，其特征在于，
所述侧面突起部具有锥形部，所述锥形部在所述插入方向上厚度随着离所述盖部的所述端面对置部越远而逐渐增加。
8.如权利要求6所述的半导体装置，其特征在于，
所述端子部还具有腿部，所述腿部与所述侧面部连结，并且固定于所述壳体部的所述底部，
所述壳体部具有按压部，所述按压部将所述腿部朝向所述壳体部的所述底部按压，
所述主表面突起部设置在所述插入部的所述主表面对置部，并将所述端子部的所述主表面部向离开所述壳体部的所述底部的方向按压。
9.如权利要求8所述的半导体装置，其特征在于，
所述侧面突起部在与所述端子部的所述侧面部平行的面内，被配置在三角形的内部，所述三角形由靠近所述侧面部而设置的两个所述主表面突起部、以及所述按压部与所述腿部连接的连接点包围而成。
10.如权利要求8所述的半导体装置，其特征在于，
沿所述插入方向排列有多个所述端子部，
与各所述端子部对应地设置有所述侧面突起部。
11.如权利要求10所述的半导体装置，其特征在于，
与在所述插入方向上设置于最近前侧的所述端子部对应地，在所述端子部的所述侧面部与所述插入部的所述侧壁中的一方，设置有与所述侧面突起部嵌合的侧面沟槽部。
12.如权利要求10所述的半导体装置，其特征在于，
所述腿部具有：
延伸部，其沿所述插入方向延伸；以及
固定部，其从所述延伸部的所述插入方向上的任一端部朝向所述壳体部的所述底部延伸而设置，并且固定于所述底部，
至少一个所述端子部在所述延伸部的靠近所述端面突起部的一侧的端部设置有所述固定部，
至少一个所述端子部在所述延伸部的远离所述端面突起部的一侧的端部设置有所述固定部，
在各所述端子部，所述主表面突起部的位置根据所述固定部的位置的不同而不同。
CN201680039319.2A 2016-01-12 2016-12-08 半导体装置 Active CN107851633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016003699 2016-01-12
JP2016-003699 2016-01-12
PCT/JP2016/086642 WO2017122473A1 (ja) 2016-01-12 2016-12-08 半導体装置

Publications (2)

Publication Number Publication Date
CN107851633A CN107851633A (zh) 2018-03-27
CN107851633B true CN107851633B (zh) 2021-05-18

Family

ID=59311280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680039319.2A Active CN107851633B (zh) 2016-01-12 2016-12-08 半导体装置

Country Status (4)

Country Link
US (1) US10522434B2 (zh)
JP (1) JP6516024B2 (zh)
CN (1) CN107851633B (zh)
WO (1) WO2017122473A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204408B4 (de) 2018-03-22 2022-05-05 Danfoss Silicon Power Gmbh Stromschiene, verfahren zum herstellen derselben und leistungsmodul, welches eine solche aufweist
JP7275493B2 (ja) 2018-08-07 2023-05-18 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103210489A (zh) * 2010-11-16 2013-07-17 富士电机株式会社 半导体装置
CN103430306A (zh) * 2011-03-16 2013-12-04 富士电机株式会社 半导体模块及其制造方法
WO2015141325A1 (ja) * 2014-03-19 2015-09-24 富士電機株式会社 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560909Y2 (ja) 1991-08-05 1998-01-26 日本インター株式会社 複合半導体装置
JPH11126842A (ja) * 1997-10-22 1999-05-11 Toshiba Corp 半導体装置
EP1169736B1 (de) 1999-03-17 2006-07-12 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
WO2013145619A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9472488B2 (en) * 2012-04-16 2016-10-18 Fuji Electric Co., Ltd. Semiconductor device and cooler thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103210489A (zh) * 2010-11-16 2013-07-17 富士电机株式会社 半导体装置
CN103430306A (zh) * 2011-03-16 2013-12-04 富士电机株式会社 半导体模块及其制造方法
WO2015141325A1 (ja) * 2014-03-19 2015-09-24 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2017122473A1 (ja) 2018-04-19
US20180122715A1 (en) 2018-05-03
US10522434B2 (en) 2019-12-31
WO2017122473A1 (ja) 2017-07-20
JP6516024B2 (ja) 2019-05-22
CN107851633A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
CN107851630B (zh) 半导体装置
US20100133681A1 (en) Power semiconductor device
US10777473B2 (en) Semiconductor device
US10637168B2 (en) Semiconductor device and semiconductor device manufacturing method
JPWO2012124209A1 (ja) 半導体モジュールおよびその製造方法
CN107851633B (zh) 半导体装置
CN107251670B (zh) 基板单元
US10699978B2 (en) SMD package with top side cooling
JP2016100943A (ja) 電力変換装置
CN109888523B (zh) 连接机构、功率电子设备和制造功率电子设备的方法
CN107211533B (zh) 电路结构体
US20180374817A1 (en) Semiconductor apparatus
US11293949B2 (en) Current detection apparatus and power conversion apparatus
KR101020363B1 (ko) 기판 모듈 및 기판의 위치 고정 방법
US20180286779A1 (en) Semiconductor device and manufacturing method of semiconductor device
EP4336551A1 (en) Power module comprising a semiconductor module component and an alignment part, and method for forming the power module
US11343925B2 (en) Housing frame for a control unit, which housing frame is suitable for externally electrically contacting a circuit carrier of the control unit
US20240170868A1 (en) Electrical Connector with Meander and Opening
CN110709711B (zh) 电流检测装置及功率转换装置
CN117795674A (zh) 半导体模块、半导体装置以及半导体装置的制造方法
JP2023085776A (ja) 半導体モジュール
US20120146208A1 (en) Semiconductor module and manufacturing method thereof
US20200203327A1 (en) Semiconductor module
CN115763466A (zh) 半导体装置和半导体装置的制造方法
CN116802778A (zh) 电力电子模块、具有这种模块的电气系统、相应的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant