CN107851630B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107851630B
CN107851630B CN201680038126.5A CN201680038126A CN107851630B CN 107851630 B CN107851630 B CN 107851630B CN 201680038126 A CN201680038126 A CN 201680038126A CN 107851630 B CN107851630 B CN 107851630B
Authority
CN
China
Prior art keywords
plate
terminal
semiconductor device
pad
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680038126.5A
Other languages
English (en)
Other versions
CN107851630A (zh
Inventor
小平悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107851630A publication Critical patent/CN107851630A/zh
Application granted granted Critical
Publication of CN107851630B publication Critical patent/CN107851630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Abstract

提供一种半导体装置，具备：底部，具有由导电材料形成的焊垫；盖部，覆盖底部的至少一部分；以及第一端子部以及第二端子部，其固定于盖部，并分别与对应的焊垫接触，且所述第一端子部与所述第二端子部并列地设置，在第一端子部设置有第一板状部，在第二端子部设置有第二板状部，第一板状部以及第二板状部分别在与焊垫对置的方向具有主面，且在朝向焊垫的方向具有弹性。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，在收纳半导体芯片等的半导体装置中，已知有具备贯通设置于树脂壳的开口的控制端子的结构(例如，参照专利文献1)。控制端子设置于载置有半导体芯片等的基板。在将树脂壳覆盖基板时，使控制端子贯通于树脂壳的开口而组装半导体装置。
专利文献1：国际公开第2012/66833号公报
发明内容
技术问题
为了使半导体装置的组装容易，在开口与控制端子之间设置预定的间隙。因此，由于组装夹具的偏差或者外力等，控制端子在开口内的相对的位置会产生偏差。
技术方案
在本发明的一个方式中，提供一种半导体装置，其具备：底部，其具有由导电材料形成的焊垫；盖部，其覆盖底部的至少一部分；以及第一端子部以及第二端子部，其固定于盖部，并分别与对应的焊垫接触，且所述第一端子部与所述第二端子部并列地设置。可以在第一端子部设置有第一板状部，在第二端子部设置有第二板状部。第一板状部以及第二板状部可以分别在与焊垫对置的方向具有主面，且在朝向焊垫的方向具有弹性。
第一板状部与第二板状部可以相互平行地设置。在第一板状部以及第二板状部的主面可以分别设置有从端部朝向内侧的凹部。
第一板状部可以具有与相邻的第二板状部对置的第一内侧端部和与第一内侧端部相反一侧的第一外侧端部。第二板状部可以具有与相邻的第一板状部对置的第二内侧端部和与第二内侧端部相反一侧的第二外侧端部。在第一板状部，设置于第一内侧端部的凹部的量可以多于设置于第一外侧端部的上述凹部的量。在第二板状部，设置于第二内侧端部的凹部的量可以多于设置于第二外侧端部的凹部的量。
第一端子部可以具有：第一固定部，其从第一板状部的一端延伸地设置，且固定于盖部；和第一接触部，其从第一板状部的另一端延伸地设置，且与焊垫接触。第二端子部可以具有：第二固定部，其从第二板状部的一端延伸地设置，且固定于盖部；和第二接触部，其从第二板状部的另一端延伸地设置，且与焊垫接触。
第一接触部与第二接触部之间的距离可以大于第一固定部与第二固定部之间的距离。在第一板状部，第一固定部侧的区域可以与第一接触部侧的区域相比凹部的密度高。在第二板状部，第二固定部侧的区域可以与第二接触部侧的区域相比凹部的密度高。
第一固定部以及第二固定部可以为板状。第一固定部的主面的法线方向可以与第一板状部的延伸方向平行。第二固定部的主面的法线方向可以与第二板状部的延伸方向平行。在第二板状部，可以在比第一板状部广的范围形成有凹部。
应予说明，上述的发明内容没有列举出本发明的全部特征。另外，这些特征组的子组合也可成为发明。
附图说明
图1是表示本发明的实施方式的半导体装置100的概要的立体图。
图2是表示壳部10的底部16与主端子60的概要的立体图。
图3是表示盖部24的概要的立体图。
图4是表示插入部50的概要的立体图。
图5是表示第一实施例的控制端子40的立体图。
图6是表示第二实施例的控制端子40的立体图。
图7是表示第二实施例的控制端子40的俯视图。
图8是表示第三实施例的控制端子40的俯视图。
图9是表示第四实施例的控制端子40的俯视图。
图10是表示第五实施例的控制端子40的俯视图。
图11是表示第六实施例的控制端子40的立体图。
图12是表示包括收纳于半导体装置100的电子电路的电路300的例子的图。
符号说明
10：壳部，12：主端子配置部，13：控制端子配置部，14：贯通孔，16：底部，18：贯通孔，20：基板，21：焊垫，22：电子电路，24：盖部，25：开口，26：按压部，28：连结部，30：主面部，31：贯通孔，32：脚部，33：延伸部，34：固定部，35：侧面部，40：控制端子，41：板状部，42：接触部，43：固定部，44：定位部，45：固定区，46：凹部，47：内侧端部，48：外侧端部，50：插入部，51：锁定部，52：凹处，53：表面，54：侧壁，55：主面对置部，60：主端子，100：半导体装置，152：上侧臂，154：下侧臂，202：晶体管，204：二极管，208：传感部，210：电源，220：负载，300：电路
具体实施方式
以下，通过发明的实施方式对本发明进行说明，以下的实施方式不限定专利权利要求的发明。另外，在实施方式中所说明的特征的全部组合未必都是本发明的解决方案所必须的。
图1是表示本发明的实施方式的半导体装置100的概要的立体图。半导体装置100将半导体芯片等电子电路收纳于内部。本例的半导体装置100具备壳部10、多个主端子60以及多个控制端子40。控制端子40是端子部的一个例子。
壳部10将半导体芯片等电子电路收纳于内部。作为一个例子，壳部10具有底部、盖部24、以及插入部50，所述底部具有载置电子电路的基板。盖部24通过粘合等固定于底部，覆盖底部的至少一部分。在由盖部24覆盖的底部，载置有电子电路。盖部24由树脂等绝缘材料形成。在盖部24的角部，设置有用于将半导体装置100固定于外部的螺钉孔等贯通孔14。
应予说明，在本说明书中，将与壳部10的表面平行的面设为XY面。另外，将壳部10的表面的长边方向设为X方向，将短边方向设为Y方向。但是，短边方向也可以为X方向，长边方向也可以为Y方向。另外，将与XY面垂直的方向设为Z方向。在本说明书中，存在将Z方向称为高度方向的情况。另外，有时将从壳部10的底部朝向盖部24的表面的方向称为上，将从盖部24的表面朝向底部的方向称为下。然而，上下的方向不一定与重力方向一致。
主端子60与被盖部24覆盖的电子电路电连接。主端子60由导电材料形成。例如各主端子60成为在IGBT等功率器件中流通的大电流的电流路径。主端子60的主面部30的至少一部分在壳部10的表面露出。本例的主端子60具有板状。
主端子60的主面部30在盖部24的表面露出，且具有与该表面几乎平行的面。在主端子60的主面部30，形成有贯通孔31。通过在贯通孔31插入螺钉等，从而半导体装置100固定于外部的母线等。
主端子60还具有从主面部30朝向壳部10的底部延伸的侧面部。该侧面部与设置于壳部10的底部的电子电路电连接。
在盖部24，设置有用于使主端子60的一部分露出的开口。在本例中该开口是在盖部24的表面沿着X方向延伸的缝隙，使主端子60的主面部30露出。该开口设置于盖部24的表面的Y方向上的中央。
插入部50设置成被插入到该开口而与主端子60的主面部30对置。在本例中插入部50配置于主面部30的下侧。在插入部50，在与主面部30的贯通孔31对置的位置设置有凹处。通过在该凹处设置螺母等，能够将穿过贯通孔31的螺钉等紧固到该凹处。
盖部24在表面具有主端子配置部12。主端子配置部12在盖部24的表面，向上方向突出地设置。主端子60的主面部30在主端子配置部12的表面露出。其中，在主端子配置部12，还设置有用于插入插入部50的开口。
控制端子40由导电材料形成，且具有宽度比主端子60小的板状。控制端子40固定于盖部24。例如盖部24通过在预定的模具框注入树脂而形成。通过在将控制端子40配置在该模具框的预定的位置的状态下注入树脂，能够进行与控制端子40一体化的盖部24的成型。控制端子40也可以被嵌件成型且固定于盖部24。另外，控制端子40也可以利用粘合剂等固定于盖部24。
控制端子40的一个端部在盖部24的表面露出。控制端子40的另一个端部与载置于壳部10的底部的电子电路电连接。盖部24具有包围控制端子40的前端以外的部分的控制端子配置部13。
图2是表示壳部10的底部16和主端子60的概要的立体图。底部16具有基板20以及电子电路22。在电子电路22，包括半导体芯片、布线、焊垫等。本例的电子电路22具有与控制端子40的端部电连接的、由导电材料形成的焊垫21。电子电路22也可以具有与主端子60电连接的焊垫。基板20具有铜板等金属板和覆盖金属板的表面的绝缘层。在绝缘层的金属板侧还可以进一步具有金属层。电子电路22设置于该绝缘层上。在基板20的角部，设置有用于将半导体装置100固定于外部的贯通孔18。贯通孔18可以配置成与壳部10的贯通孔14大致同轴。
半导体装置100可以具备多个主端子60。在图2的例子中，三个主端子60沿着插入部50的插入方向(本例中为X方向)排列。各主端子60具有主面部30、侧面部35以及脚部32。主面部30配置成与XY面平行。
侧面部35以从主面部30的Y方向上的两端朝向底部16延伸的方式设置。各侧面部35配置成与XZ面平行。脚部32连结到侧面部35的底部16侧的端边，并与底部16连接。
脚部32具有弹性以便能够根据被施加的力而使主端子60倾斜。例如脚部32以使主端子60在XZ面内能够倾斜的方式支撑主端子60。另外，脚部32也可以以使主端子60进一步在YZ面内能够倾斜的方式支撑主端子60。
本例的脚部32具有延伸部33以及固定部34。延伸部33连结到侧面部35的底部16侧的端边的一部分，并沿着X方向延伸地设置。作为一个例子，延伸部33设置于各侧面部35的外侧，且从侧面部35的底部16侧的端边的X方向上的一端朝向该端边的X方向上的另一端延伸。延伸部33具有与XY面平行的板状。
固定部34设置在延伸部33的端部中的和与侧面部35连接的端部相反一侧的端部。固定部34以从延伸部33的该端部朝向底部16延伸的方式设置。固定部34的下端通过焊料等固定于电子电路22。
通过这样的构成，主端子60根据被施加的力，能够在XZ面内倾斜。在各主端子60的夹在对置的两个侧面部35之间的空间，供插入部50插入。通过主端子60根据插入部50的插入位置等的偏差而倾斜，能够容易地将插入部50插入。应予说明，可以在各侧面部35设置脚部32。
图3是表示盖部24的概要的立体图。除了图1所示的构成以外，盖部24还在表面具有开口25。开口25以从盖部24的表面的X方向的一端朝向另一端延伸的方式形成。
在盖部24的表面，在开口25的Y方向上的两侧，设置有主端子配置部12。主端子配置部12设置于与各主端子60对应的位置。主端子60在对应的主端子配置部12的开口露出。盖部24以从Z方向上的上侧覆盖底部16的方式组装。此时，各主端子60沿着主端子配置部12的开口的侧壁，插入到该开口。另外，控制端子40的下侧的端部与焊垫21接触。
各主端子配置部12具有与XY面平行的顶板部。另外，盖部24具有从该顶板部朝向底部16延伸的按压部26。按压部26在主端子60插入到了主端子配置部12的开口的情况下，以沿着主端子60的侧面部35的方式配置。按压部26可以配置在侧面部35的X方向上的中心。
按压部26的下端与主端子60的脚部32中的延伸部33的表面抵接。由此，能够将延伸部33向底部16的基板20侧按压而规定延伸部33的上下方向的位置。另外，在X方向上相邻的主端子配置部12之间，设置有连结部28。连结部28在Z方向上的厚度大于主端子配置部12的顶板部的厚度。
图4是表示插入部50的概要的立体图。插入部50与设置于盖部24的表面的开口25在Y方向上具有相同的宽度，在X方向上具有相同的长度。插入部50沿着X方向插入到开口25。插入部50插入到主端子60的主面部30与底部16之间。
插入部50具有与各主端子60的主面部30对置的主面对置部55。各主面对置部55在插入部50的表面，向Z方向突出。在各主面对置部55的表面53，设置有凹处52。
凹处52设置于与主端子60的贯通孔31对置的位置。作为一个例子，凹处52设置于主面对置部55的表面53的中央。凹处52可以具有比贯通孔31大的直径。在凹处52的内部配置螺母等。穿过贯通孔31的螺钉等紧固于凹处52的内部的螺母等。
另外，插入部50可以具有通过与盖部24嵌合而将插入部50固定于盖部24的锁定部51。锁定部51设置于例如插入部50中的最后插入到开口25的一侧的端部的侧壁54。本例的锁定部51向Y方向突出。锁定部51与设置于盖部24的凹处嵌合。插入部50也可以在插入到了开口25的状态下利用粘合剂等固定于盖部24。
(第一实施例)
图5是表示第一实施例的控制端子40的立体图。在图5中示出了并列地设置的第一控制端子40-1以及第二控制端子40-2。两个控制端子40固定于盖部24，并分别与对应的焊垫21接触。
各控制端子40具有板状部41、接触部42以及固定部43。板状部41由板状的导电材料形成。板状部41朝向主面与焊垫21对置的方向配置。板状部41的主面可以与基板20的主面平行，也可以相对于基板20的主面具有30度左右以内的倾斜度。板状部41的主面是指板状的各面中的面积最大的面以及与该面平行的面。板状部41在朝向焊垫21的方向(本例中为Z方向)具有弹性。本例的板状部41以与焊垫21平行的方式延伸。
固定部43从板状部41的X方向上的一端向Z方向上侧延伸设置，并固定于盖部24。固定部43可以具有主面的法线方向(本例中为Y方向)与板状部41的主面的法线方向(本例中为Z方向)以及板状部41的延伸方向(本例中为X方向)正交的板状。换言之，在相邻的两个控制端子40，可以配置成各固定部43的主面对置。
在固定部43的Z方向上的中间部分，设置有固定于盖部24的固定区45。固定区45可以与盖部24的树脂紧贴，另外，也可以通过粘合剂粘合到盖部24。
另外，固定部43还可以具有定位部44。定位部44规定例如控制端子40在进行盖部24的成型的模具框内的位置。本例的定位部44是设置于固定部43的凹部。
接触部42从板状部41的与固定部43相反一侧的另一端延伸设置，并与焊垫21接触。但是，接触部42不固定于焊垫21。通过盖部24与底部16被组装，接触部42与焊垫21接触。
接触部42可以具有在朝向焊垫21延伸的区域，主面的法线方向(本例中为Y方向)与板状部41的主面的法线方向(本例中为Z方向)以及板状部41的延伸方向(本例中为X方向)正交的板状。换言之，在相邻的两个控制端子40，可以配置成接触部42的朝向焊垫21延伸的区域的主面对置。
另外，在盖部24与底部16被组装的状态下，板状部41将接触部42按压向焊垫21的方向。换言之，通过盖部24与底部16被组装，接触部42被焊垫21向Z方向上侧上推，在板状部41产生弯曲。板状部41通过对抗该弯曲的恢复力，按压接触部42。
本例的板状部41设置有从主面的端部(长边)朝向主面的内侧的凹部46。本例的凹部46从板状部41的端部(长边)向与板状部41的延伸方向正交的方向(本例中为Y方向)延伸设置。
凹部46可以分别设置于板状部41的主面中对置的两个端部(两个长边)。凹部46可以在板状部41的延伸方向，交替地设置于该两个端部。凹部46的Y方向上的长度可以为板状部41的Y方向上的宽度的一半以上。这样，通过在板状部41设置沿Y方向延伸的凹部46，能够提高板状部41的Z方向上的弹性。
在半导体装置100，控制端子40固定于盖部24。因此，在控制端子40相对于盖部24的XY面内的位置不产生偏差。另外，能够防止在组装盖部24与底部16时，由于与盖部24的摩擦而导致控制端子40向Z方向下方下沉。因此，能够将控制端子40精度良好地连接到外部装置等。另外，由于控制端子40在Z方向具有弹性，所以能够将固定于盖部24的控制端子40朝向设置于底部16的焊垫21按压。由此，还能够提高控制端子40与焊垫21之间的电连接的可靠性。
另外，板状部41设置成主面与焊垫21对置。因此，板状部41以及接触部42沿Z方向移动，但在XY面内的移动受到抑制。因此，能够防止相邻的两个控制端子40彼此之间接触。应予说明，相邻的两个控制端子40中的各板状部41相互平行地延伸设置。应予说明，在本说明书中“平行”除了严格意义上的平行，还包括具有20度以内左右的倾斜的情况。
(第二实施例)
图6是表示第二实施例的控制端子40的立体图。在本例的控制端子40中，相邻的两个控制端子40中的接触部42的距离D2大于固定部43的距离D1。距离D1以及D2是指各部件的最短距离。通过这样的结构，能够抑制在XY面内的移动量容易变得比较大的接触部42彼此接触。
图7是表示第二实施例的控制端子40的俯视图。图7表示从Z方向上侧观察的控制端子40。将各板状部41的沿着延伸方向的端部(长边)中的与相邻的板状部41对置的一侧设为内侧端部47，将与内侧端部47相反一侧设为外侧端部48。
固定部43连接到板状部41的内侧端部47，接触部42连接到板状部41的外侧端部48。通过这样的配置，能够使板状部41具有Z方向的弹性，并增大相邻的接触部42的距离。
另外，在板状部41的内侧端部47以及外侧端部48，分别设置有凹部46。在本例中，设置于内侧端部47的凹部46的距离P1与设置于外侧端部48的凹部46的距离P2相等。另外，设置于内侧端部47的凹部46与设置于外侧端部48的凹部46为相同的形状以及大小。
(第三实施例)
图8是表示第三实施例的控制端子40的俯视图。在本例中，在各板状部41，设置于内侧端部47的凹部46的量多于设置于外侧端部48的凹部46的量。这里，凹部的量是指俯视图中的凹部的总面积。
在图8所示的例子中，在内侧端部47以及外侧端部48，设置有相同形状以及相同的大小的凹部46。但是，设置于内侧端部47的凹部46的数量多于设置于外侧端部48的凹部46的数量。因此，设置于内侧端部47的凹部46的量比设置于外侧端部48的凹部46的量多。
这样通过控制凹部46的量，即使板状部41在XY面内弯曲，板状部41也向各接触部42相互分离的方向弯曲。因此，能够抑制各接触部42相互接触。
应予说明，在内侧端部47以及外侧端部48，可以使每个凹部46的大小不同。换言之，通过在内侧端部47以及外侧端部48，使凹部46的数量、以及每个凹部46的大小的至少一方不同，能够使内侧端部47的凹部46的量多于外侧端部48的凹部46的量。
(第四实施例)
图9是表示第四实施例的控制端子40的俯视图。在本例中，在各板状部41，固定部43侧的区域与接触部42侧的区域相比凹部46的密度高。这里，凹部46的密度是指板状部41的单位长度的凹部46的量。
在图9所示的例子中，在整个板状部41，设置有相同形状以及相同大小的凹部46。但是，固定部43侧的区域中的凹部46的间隔P3小于接触部42侧的区域中的凹部46的间隔P4。因此，设置于固定部43侧的凹部46的密度高于设置于接触部42侧的凹部46的密度。通过这样控制凹部46的密度，能够使板状部41的固定部43侧的区域沿Y方向易于弯曲，拓宽接触部42沿Y方向能够移动的范围。作为一个例子，优选接触部42沿Y方向能够移动300μm左右。
另外，在各板状部41，固定部43侧的区域的凹部46的密度也可以低于接触部42侧的区域的凹部46的密度。在该情况下，板状部41的固定部43侧的区域在XY面不易弯曲，能够抑制接触部42彼此接触。
(第五实施例)
图10是表示第五实施例的控制端子40的俯视图。在本例中，在第二控制端子40-2中的板状部41，在比第一控制端子40-1中的板状部41更广的范围设置有凹部46。换言之，在第二控制端子40-2设置有凹部46的区域的X方向上的长度的绝对值大于在第一控制端子40-1设置有凹部46的区域的X方向上的长度的绝对值。通过这样的构成，能够使第二控制部40-2的接触部42的Y方向上的可动范围比第一控制部40-1的接触部42的Y方向上的可动范围广。
在本例中，第二控制端子40-2中的板状部41比第一控制端子40-1中的板状部41长。因此，第二控制端子40-2与设置于基板20的更内侧的位置的焊垫21接触。另一方面，越靠近基板20的内侧，由温度变化等导致的基板20的翘曲量变得越大。根据本例的构成，也能够容易地追随由基板20的翘曲等产生的焊垫21的Y方向上的位置变动。
(第六实施例)
图11是表示第六实施例的控制端子40的立体图。在本例中，固定部43的主面的法线方向(即X方向)与板状部41的延伸方向平行。在本例中，设置成与板状部41相同的宽度的固定部43在板状部41的端部沿Z方向折弯。
通过这样的构成，板状部41容易进一步沿Z方向弯曲。另外，能够拓宽可形成凹部46的区域。
另外，与固定部43同样地，接触部42的朝向焊垫21延伸的区域也可以设置成主面的法线方向与板状部41的延伸方向(X方向)平行。通过这样的构成，板状部41容易进一步沿Z方向弯曲。另外，能够进一步拓宽可形成凹部46的区域。
图12是表示包括收纳到半导体装置100的电子电路的电路300的例子的图。本例的电路300是设置于电源210以及负载220之间的三相变流器电路。负载220例如为三相马达。电路300将从电源210提供的电力变换成三相的信号(交流电压)而提供给负载220。
电路300具有对应于三相的信号的三个电桥。各电桥在正侧布线与负侧布线之间，具有串联地设置的上侧臂152以及下侧臂154。各臂设置有IGBT等晶体管202和FWD等二极管204。从上侧臂152以及下侧臂154的连接点，输出各相的信号。
另外，电路300具有两个传感部208。一个传感部208用于检测上侧臂152与下侧臂154的连接点处的电流。另一个传感部208用于检测下侧臂154与基准电位的连接点处的电流。
在本例中，一个电桥的上侧臂152、下侧臂154以及传感部208收纳到一个半导体装置100。三个主端子60可以分别连接到电源210以及负载220。一对控制端子40可以分别连接到传感部208以及栅驱动部。在另一个例子中，一个臂可以收纳到一个半导体装置100，也可以整个电路300收纳到一个半导体装置100。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。本领域技术人员知晓在上述实施方式中可追加各种变更或改良。从专利权利要求的记载可知，追加了该各种变更或改良的方式也包含在本发明的技术范围中。

Claims (11)

1.一种半导体装置，具备：
底部，其具有由导电材料形成的焊垫；
盖部，其覆盖所述底部的至少一部分；
第一端子部和第二端子部，其一体地固定于所述盖部，并分别与对应的所述焊垫接触，所述第一端子部与所述第二端子部并列地设置；
多个主端子，其成为在功率器件中流通的大电流的电流路径；以及
多个控制端子，其是宽度比所述多个主端子的宽度小的板状，
所述多个控制端子是所述第一端子部以及所述第二端子部，
在所述第一端子部设置有第一板状部，在所述第二端子部设置有第二板状部，
所述第一板状部以及所述第二板状部分别在与所述焊垫对置的方向具有主面，
所述第一板状部以及所述第二板状部在所述盖部与所述底部被组装完成的状态下产生朝向所述焊垫的方向的弯曲。
2.一种半导体装置，具备：
底部，其具有由导电材料形成的焊垫；
盖部，其覆盖所述底部的至少一部分；
第一端子部和第二端子部，其一体地固定于所述盖部，并分别与对应的所述焊垫接触，所述第一端子部与所述第二端子部并列地设置；
多个主端子，其成为在功率器件中流通的大电流的电流路径；以及
多个控制端子，其是宽度比所述多个主端子的宽度小的板状，
所述多个控制端子是所述第一端子部以及所述第二端子部，
在所述第一端子部设置有第一板状部，在所述第二端子部设置有第二板状部，
所述第一板状部以及所述第二板状部分别在与所述焊垫对置的方向具有主面，且在所述盖部与所述底部被组装完成的状态下产生朝向所述焊垫的方向的弯曲，
所述第一端子部和所述第二端子部以不固定于所述焊垫的方式分别与对应的所述焊垫接触。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述第一板状部与所述第二板状部相互平行地设置。
4.根据权利要求3所述的半导体装置，其特征在于，在所述第一板状部的主面以及所述第二板状部的主面分别设置有从端部朝向内侧的凹部。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第一板状部具有与相邻的所述第二板状部对置的第一内侧端部和与所述第一内侧端部相反一侧的第一外侧端部，
所述第二板状部具有与相邻的所述第一板状部对置的第二内侧端部和与所述第二内侧端部相反一侧的第二外侧端部，
在所述第一板状部，设置于所述第一内侧端部的所述凹部的量多于设置于所述第一外侧端部的所述凹部的量，
在所述第二板状部，设置于所述第二内侧端部的所述凹部的量多于设置于所述第二外侧端部的所述凹部的量。
6.根据权利要求4所述的半导体装置，其特征在于，
所述第一端子部具有：
第一固定部，其从所述第一板状部的一端延伸地设置，并固定于所述盖部；以及
第一接触部，其从所述第一板状部的另一端延伸地设置，并与所述焊垫接触，
所述第二端子部具有：
第二固定部，其从所述第二板状部的一端延伸地设置，并固定于所述盖部；以及
第二接触部，其从所述第二板状部的另一端延伸地设置，并与所述焊垫接触。
7.根据权利要求6所述的半导体装置，其特征在于，所述第一接触部与所述第二接触部之间的距离大于所述第一固定部与所述第二固定部之间的距离。
8.根据权利要求6所述的半导体装置，其特征在于，
在所述第一板状部，所述第一固定部侧的区域的所述凹部的密度比所述第一接触部侧的区域的所述凹部的密度高，
在所述第二板状部，所述第二固定部侧的区域的所述凹部的密度比所述第二接触部侧的区域的所述凹部的密度高。
9.根据权利要求6所述的半导体装置，其特征在于，所述第一固定部以及所述第二固定部为板状。
10.根据权利要求9所述的半导体装置，其特征在于，
所述第一固定部的主面的法线方向与所述第一板状部的延伸方向平行，
所述第二固定部的主面的法线方向与所述第二板状部的延伸方向平行。
11.根据权利要求4～10中任一项所述的半导体装置，其特征在于，在所述第二板状部，在比所述第一板状部广的范围形成有所述凹部。
CN201680038126.5A 2016-01-15 2016-12-08 半导体装置 Active CN107851630B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-006451 2016-01-15
JP2016006451 2016-01-15
PCT/JP2016/086610 WO2017122471A1 (ja) 2016-01-15 2016-12-08 半導体装置

Publications (2)

Publication Number Publication Date
CN107851630A CN107851630A (zh) 2018-03-27
CN107851630B true CN107851630B (zh) 2020-08-04

Family

ID=59311623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680038126.5A Active CN107851630B (zh) 2016-01-15 2016-12-08 半导体装置

Country Status (4)

Country Link
US (1) US10297533B2 (zh)
JP (1) JP6350765B2 (zh)
CN (1) CN107851630B (zh)
WO (1) WO2017122471A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
JP7244339B2 (ja) * 2019-04-19 2023-03-22 株式会社三社電機製作所 半導体モジュール用外部端子
JP1669329S (zh) * 2020-03-13 2020-10-05
USD949808S1 (en) * 2020-11-27 2022-04-26 Sansha Electric Manufacturing Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150102A1 (en) * 2006-10-16 2008-06-26 Fuji Electric Device Technology Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN101399242A (zh) * 2007-09-27 2009-04-01 三菱电机株式会社 电力半导体模块
CN103733333A (zh) * 2011-09-28 2014-04-16 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103794604A (zh) * 2012-10-31 2014-05-14 三星电机株式会社 一体式功率半导体模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560909Y2 (ja) 1991-08-05 1998-01-26 日本インター株式会社 複合半導体装置
JP3519300B2 (ja) * 1999-01-11 2004-04-12 富士電機デバイステクノロジー株式会社 パワーモジュールのパッケージ構造
DE50013161D1 (de) 1999-03-17 2006-08-24 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP4329961B2 (ja) 1999-11-15 2009-09-09 日本インター株式会社 複合半導体装置
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
EP2642517B1 (en) * 2010-11-16 2021-12-29 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150102A1 (en) * 2006-10-16 2008-06-26 Fuji Electric Device Technology Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN101399242A (zh) * 2007-09-27 2009-04-01 三菱电机株式会社 电力半导体模块
CN103733333A (zh) * 2011-09-28 2014-04-16 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103794604A (zh) * 2012-10-31 2014-05-14 三星电机株式会社 一体式功率半导体模块

Also Published As

Publication number Publication date
JP6350765B2 (ja) 2018-07-04
US10297533B2 (en) 2019-05-21
CN107851630A (zh) 2018-03-27
US20180122723A1 (en) 2018-05-03
JPWO2017122471A1 (ja) 2018-04-19
WO2017122471A1 (ja) 2017-07-20

Similar Documents

Publication Publication Date Title
CN107851630B (zh) 半导体装置
US10969410B2 (en) Current sensor device
US8829534B2 (en) Power semiconductor device
US7706146B2 (en) Power system module and method of fabricating the same
JP5850348B2 (ja) 電流センサ
KR101444550B1 (ko) 반도체 모듈
JP5672370B2 (ja) 半導体モジュールおよびその製造方法
US20160014916A1 (en) Power Semiconductor Module With Current Sensor
US6885097B2 (en) Semiconductor device
JP6277292B1 (ja) 半導体装置及びリードフレーム
CN107851633B (zh) 半导体装置
KR20190120209A (ko) 전자 모듈 및 전자 모듈의 제조 방법
JP2019009183A (ja) 半導体装置
CN104272454A (zh) 半导体模块以及半导体装置
CN105609474B (zh) 具有导热构件的电子装置
JP2013183104A (ja) 半導体装置
JP7367882B2 (ja) 半導体モジュール
JP2023085776A (ja) 半導体モジュール
US20210057577A1 (en) Power Semiconductor Module and Method for Fabricating a Power Semiconductor Module
US11874303B2 (en) Power semiconductor module with current sensor rotation bar
JP2023080456A (ja) 電流センサ及びそれを用いた電力変換装置
CN117438403A (zh) 半导体封装和制造用于直立安装的半导体封装的方法
WO2019053942A1 (ja) 半導体モジュール
JP2016129213A (ja) 電子機器及びその製造方法
JP2002359344A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant