JP6350765B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6350765B2 JP6350765B2 JP2017561547A JP2017561547A JP6350765B2 JP 6350765 B2 JP6350765 B2 JP 6350765B2 JP 2017561547 A JP2017561547 A JP 2017561547A JP 2017561547 A JP2017561547 A JP 2017561547A JP 6350765 B2 JP6350765 B2 JP 6350765B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- terminal
- semiconductor device
- lid
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
- H10W70/22—Conductive package substrates serving as an interconnection, e.g. metal plates having an heterogeneous or anisotropic structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/02—Manufacture or treatment of conductive package substrates serving as an interconnection, e.g. of metal plates
- H10W70/023—Connecting or disconnecting interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/658—Shapes or dispositions of interconnections for devices provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W78/00—Detachable holders for supporting packaged chips in operation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
Landscapes
- Inverter Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Connecting Device With Holders (AREA)
Description
特許文献1 国際公開第2012/66833号パンフレット
図5は、第1実施例に係る制御端子40を示す斜視図である。図5では、並行して設けられた第1の制御端子40−1および第2の制御端子40−2を示している。2つの制御端子40は、蓋部24に固定され、それぞれ対応するパッド21と接触する。
図6は、第2実施例に係る制御端子40を示す斜視図である。本例の制御端子40においては、隣接する2つの制御端子40における接触部42の距離D2は、固定部43の距離D1よりも大きい。距離D1およびD2は、それぞれの部材の最短距離を指す。このような構造により、XY面内での移動量が比較的に大きくなりやすい接触部42どうしが、接触してしまうことを抑制できる。
図8は、第3実施例に係る制御端子40を示す上面図である。本例では、それぞれの板状部41において、内側端部47に設けられた凹部46の量が、外側端部48に設けられた凹部46の量よりも多い。ここで、凹部の量とは、上面図における凹部の総面積を指す。
図9は、第4実施例に係る制御端子40を示す上面図である。本例では、それぞれの板状部41において、固定部43側の領域は、接触部42側の領域よりも凹部46の密度が高い。ここで、凹部46の密度とは、板状部41の単位長さ当たりの凹部46の量を指す。
図10は、第5実施例に係る制御端子40を示す上面図である。本例では、第2の制御端子40−2における板状部41には、第1の制御端子40−1における板状部41よりも広い範囲に凹部46が設けられている。つまり、第2の制御端子40−2において凹部46が設けられている領域のX方向における長さの絶対値が、第1の制御端子40−1において凹部46が設けられている領域のX方向における長さの絶対値が大きい。このような構成により、第2の制御部40−2の接触部42のY方向における可動範囲を、第1の制御部40−1の接触部42のY方向における可動範囲よりも広くすることができる。
図11は、第6実施例に係る制御端子40を示す斜視図である。本例では、固定部43の主面の法線方向(すなわちX方向)は、板状部41の延伸方向と平行である。本例では、板状部41と同一の幅の固定部43が、板状部41の端部においてZ方向に折れ曲がるように設けられている。
Claims (10)
- 導電材料で形成されたパッドを有する底部と、
前記底部の少なくとも一部を覆う蓋部と、
前記蓋部に固定され、それぞれ対応する前記パッドと接触する、並行して設けられた第1端子部及び第2端子部と、
パワーデバイスに流れる大電流の電流経路となる複数の主端子と、
前記複数の主端子よりも幅が小さい板形状である複数の制御端子と
を備え、
前記複数の制御端子は、前記第1端子部および前記第2端子部であり、
前記第1端子部には第1板状部が設けられており、前記第2端子部には第2板状部が設けられており、
前記第1板状部及び第2板状部はそれぞれ、前記パッドと対向する方向に主面を有し、且つ、前記パッドに向かう方向に弾性を有する
半導体装置。 - 前記第1板状部及び第2板状部は、互いに平行に設けられる
請求項1に記載の半導体装置。 - 前記第1板状部及び第2板状部の主面にはそれぞれ、端部から内側に向かう凹部が設けられている
請求項2に記載の半導体装置。 - 前記第1板状部は、隣接する前記第2板状部と対向する第1内側端部と、前記第1内側端部とは逆側の第1外側端部とを有し、
前記第2板状部は、隣接する前記第1板状部と対向する第2内側端部と、前記第2内側端部とは逆側の第2外側端部とを有し、
前記第1板状部において、前記第1内側端部に設けられた前記凹部の量が、前記第1外側端部に設けられた前記凹部の量よりも多く、
前記第2板状部において、前記第2内側端部に設けられた前記凹部の量が、前記第2外側端部に設けられた前記凹部の量よりも多い
請求項3に記載の半導体装置。 - 前記第1端子部は、
前記第1板状部の一端から延伸して設けられ、前記蓋部に固定される第1固定部と、
前記第1板状部の他端から延伸して設けられ、前記パッドと接触する第1接触部と
を有し、
前記第2端子部は、
前記第2板状部の一端から延伸して設けられ、前記蓋部に固定される第2固定部と、
前記第2板状部の他端から延伸して設けられ、前記パッドと接触する第2接触部と
を有する請求項3に記載の半導体装置。 - 前記第1接触部と前記第2接触部の間の距離は、前記第1固定部と前記第2固定部の間の距離よりも大きい
請求項5に記載の半導体装置。 - 前記第1板状部において、前記第1固定部側の領域は、前記第1接触部側の領域よりも前記凹部の密度が高く、
前記第2板状部において、前記第2固定部側の領域は、前記第2接触部側の領域よりも前記凹部の密度が高い
請求項5に記載の半導体装置。 - 前記第1固定部及び第2固定部は板形状である
請求項5に記載の半導体装置。 - 前記第1固定部の主面の法線方向は、前記第1板状部の延伸方向と平行であり、
前記第2固定部の主面の法線方向は、前記第2板状部の延伸方向と平行である
請求項8に記載の半導体装置。 - 前記第2板状部には、前記第1板状部よりも広い範囲に前記凹部が形成されている
請求項3から9のいずれか一項に記載の半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016006451 | 2016-01-15 | ||
| JP2016006451 | 2016-01-15 | ||
| PCT/JP2016/086610 WO2017122471A1 (ja) | 2016-01-15 | 2016-12-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017122471A1 JPWO2017122471A1 (ja) | 2018-04-19 |
| JP6350765B2 true JP6350765B2 (ja) | 2018-07-04 |
Family
ID=59311623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017561547A Active JP6350765B2 (ja) | 2016-01-15 | 2016-12-08 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10297533B2 (ja) |
| JP (1) | JP6350765B2 (ja) |
| CN (1) | CN107851630B (ja) |
| WO (1) | WO2017122471A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7106981B2 (ja) * | 2018-05-18 | 2022-07-27 | 富士電機株式会社 | 逆導通型半導体装置 |
| WO2019229829A1 (ja) * | 2018-05-29 | 2019-12-05 | 新電元工業株式会社 | 半導体モジュール |
| JP6921794B2 (ja) * | 2018-09-14 | 2021-08-18 | 株式会社東芝 | 半導体装置 |
| JP7244339B2 (ja) * | 2019-04-19 | 2023-03-22 | 株式会社三社電機製作所 | 半導体モジュール用外部端子 |
| JP1669329S (ja) * | 2020-03-13 | 2020-10-05 | ||
| USD949808S1 (en) * | 2020-11-27 | 2022-04-26 | Sansha Electric Manufacturing Co., Ltd. | Semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560909Y2 (ja) | 1991-08-05 | 1998-01-26 | 日本インター株式会社 | 複合半導体装置 |
| JP3519300B2 (ja) * | 1999-01-11 | 2004-04-12 | 富士電機デバイステクノロジー株式会社 | パワーモジュールのパッケージ構造 |
| WO2000055917A1 (de) | 1999-03-17 | 2000-09-21 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Leistungshalbleitermodul |
| JP4329961B2 (ja) | 1999-11-15 | 2009-09-09 | 日本インター株式会社 | 複合半導体装置 |
| JP5076440B2 (ja) * | 2006-10-16 | 2012-11-21 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4900165B2 (ja) * | 2007-09-27 | 2012-03-21 | 三菱電機株式会社 | 電力半導体モジュール |
| JP5418668B2 (ja) * | 2010-03-16 | 2014-02-19 | 富士電機株式会社 | 半導体装置 |
| EP2642517B1 (en) | 2010-11-16 | 2021-12-29 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN103733333B (zh) * | 2011-09-28 | 2017-04-12 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| KR101443972B1 (ko) * | 2012-10-31 | 2014-09-23 | 삼성전기주식회사 | 일체형 전력 반도체 모듈 |
-
2016
- 2016-12-08 JP JP2017561547A patent/JP6350765B2/ja active Active
- 2016-12-08 WO PCT/JP2016/086610 patent/WO2017122471A1/ja not_active Ceased
- 2016-12-08 CN CN201680038126.5A patent/CN107851630B/zh active Active
-
2017
- 2017-12-27 US US15/854,814 patent/US10297533B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10297533B2 (en) | 2019-05-21 |
| JPWO2017122471A1 (ja) | 2018-04-19 |
| US20180122723A1 (en) | 2018-05-03 |
| CN107851630A (zh) | 2018-03-27 |
| WO2017122471A1 (ja) | 2017-07-20 |
| CN107851630B (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6350765B2 (ja) | 半導体装置 | |
| US10969410B2 (en) | Current sensor device | |
| JP5211364B2 (ja) | 半導体装置 | |
| JP5253455B2 (ja) | パワー半導体装置 | |
| JP6044321B2 (ja) | 半導体モジュール | |
| CN102244053B (zh) | 半导体器件以及电力半导体器件 | |
| JP4858336B2 (ja) | 電力用半導体装置 | |
| US9941254B2 (en) | Semiconductor device | |
| CN104425399A (zh) | 半导体模块 | |
| JP6915890B2 (ja) | 駆動回路装置 | |
| JP6233528B2 (ja) | 半導体装置 | |
| JP2016219778A (ja) | 電力用半導体装置 | |
| JP6516024B2 (ja) | 半導体装置 | |
| US20130134569A1 (en) | Semiconductor package | |
| JP2013102242A (ja) | パワー半導体装置 | |
| JPWO2017154232A1 (ja) | 半導体装置及びリードフレーム | |
| CN209764935U (zh) | 电流传感器 | |
| JP6516474B2 (ja) | 電子機器及びその製造方法 | |
| JP2024120308A (ja) | 半導体モジュール | |
| CN116259581A (zh) | 半导体模块 | |
| CN120497236A (zh) | 电子模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20171226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180521 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6350765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |