JPWO2017122471A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2017122471A1
JPWO2017122471A1 JP2017561547A JP2017561547A JPWO2017122471A1 JP WO2017122471 A1 JPWO2017122471 A1 JP WO2017122471A1 JP 2017561547 A JP2017561547 A JP 2017561547A JP 2017561547 A JP2017561547 A JP 2017561547A JP WO2017122471 A1 JPWO2017122471 A1 JP WO2017122471A1
Authority
JP
Japan
Prior art keywords
plate
terminal
semiconductor device
lid
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017561547A
Other languages
English (en)
Other versions
JP6350765B2 (ja
Inventor
悦宏 小平
悦宏 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017122471A1 publication Critical patent/JPWO2017122471A1/ja
Application granted granted Critical
Publication of JP6350765B2 publication Critical patent/JP6350765B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Connecting Device With Holders (AREA)

Abstract

導電材料で形成されたパッドを有する底部と、底部の少なくとも一部を覆う蓋部と、蓋部に固定され、それぞれ対応するパッドと接触する、並行して設けられた第１端子部及び第２端子部とを備え、第１端子部には第１板状部が設けられており、第２端子部には第２板状部が設けられており、第１板状部及び第２板状部はそれぞれ、パッドと対向する方向に主面を有し、且つ、パッドに向かう方向に弾性を有する半導体装置を提供する。

Description

本発明は、半導体装置に関する。
従来、半導体チップ等を収容する半導体装置において、樹脂ケースに設けられた開口を貫通する制御端子を備える構造が知られている（例えば、特許文献１参照）。制御端子は、半導体チップ等を載置した基板に設けられる。樹脂ケースを基板に被せるときに、樹脂ケースの開口に制御端子を貫通させて、半導体装置を組み立てる。
特許文献１ 国際公開第２０１２／６６８３３号パンフレット
 解決しようとする課題
半導体装置の組み立てを容易にするべく、開口と制御端子との間には所定のクリアランスが設けられる。このため、組み立て治具のバラツキまたは外力等によって、開口内における制御端子の相対的な位置にはバラツキが生じてしまう。
一般的開示
本発明の一つの態様においては、導電材料で形成されたパッドを有する底部と、底部の少なくとも一部を覆う蓋部と、蓋部に固定され、それぞれ対応するパッドと接触する、並行して設けられた第１端子部及び第２端子部とを備える半導体装置を提供する。第１端子部には第１板状部が設けられており、第２端子部には第２板状部が設けられてよい。第１板状部及び第２板状部はそれぞれ、パッドと対向する方向に主面を有し、且つ、パッドに向かう方向に弾性を有してよい。
第１板状部及び第２板状部は、互いに平行に設けられてよい。第１板状部及び第２板状部の主面にはそれぞれ、端部から内側に向かう凹部が設けられていてよい。
第１板状部は、隣接する第２板状部と対向する第１内側端部と、第１内側端部とは逆側の第１外側端部とを有してよい。第２板状部は、隣接する第１板状部と対向する第２内側端部と、第２内側端部とは逆側の第２外側端部とを有してよい。第１板状部において、第１内側端部に設けられた凹部の量が、第１外側端部に設けられた前記凹部の量よりも多くてよい。第２板状部において、第２内側端部に設けられた凹部の量が、第２外側端部に設けられた凹部の量よりも多くてよい。
第１端子部は、第１板状部の一端から延伸して設けられ、蓋部に固定される第１固定部と、第１板状部の他端から延伸して設けられ、パッドと接触する第１接触部とを有してよい。第２端子部は、第２板状部の一端から延伸して設けられ、蓋部に固定される第２固定部と、第２板状部の他端から延伸して設けられ、パッドと接触する第２接触部とを有してよい。
第１接触部と第２接触部の間の距離は、第１固定部と第２固定部の間の距離よりも大きくてよい。第１板状部において、第１固定部側の領域は、第１接触部側の領域よりも凹部の密度が高くてよい。第２板状部において、第２固定部側の領域は、第２接触部側の領域よりも凹部の密度が高くてよい。
第１固定部及び第２固定部は板形状であってよい。第１固定部の主面の法線方向は、第１板状部の延伸方向と平行であってよい。第２固定部の主面の法線方向は、第２板状部の延伸方向と平行であってよい。第２板状部には、第１板状部よりも広い範囲に凹部が形成されていてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の実施形態に係る半導体装置１００の概要を示す斜視図である。 ケース部１０の底部１６と、主端子６０との概要を示す斜視図である。 蓋部２４の概要を示す斜視図である。 挿入部５０の概要を示す斜視図である。 第１実施例に係る制御端子４０を示す斜視図である。 第２実施例に係る制御端子４０を示す斜視図である。 第２実施例に係る制御端子４０を示す上面図である。 第３実施例に係る制御端子４０を示す上面図である。 第４実施例に係る制御端子４０を示す上面図である。 第５実施例に係る制御端子４０を示す上面図である。 第６実施例に係る制御端子４０を示す斜視図である。 半導体装置１００に収容された電子回路を含む回路３００の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の実施形態に係る半導体装置１００の概要を示す斜視図である。半導体装置１００は、半導体チップ等の電子回路を内部に収容する。本例の半導体装置１００は、ケース部１０、複数の主端子６０および複数の制御端子４０を備える。制御端子４０は、端子部の一例である。
ケース部１０は、半導体チップ等の電子回路を内部に収容する。一例としてケース部１０は、電子回路が載置される基板を有する底部と、蓋部２４と、挿入部５０とを有する。蓋部２４は、接着等により底部に固定され、底部の少なくとも一部を覆う。蓋部２４により覆われる底部には、電子回路が載置される。蓋部２４は、樹脂等の絶縁材料で形成される。蓋部２４の角部には、外部に半導体装置１００を固定するためのねじ穴等の貫通孔１４が設けられる。
なお、本明細書においてはケース部１０のおもて面と平行な面をＸＹ面とする。また、ケース部１０のおもて面の長手方向をＸ方向、短手方向をＹ方向とする。ただし、短手方向がＸ方向であり、長手方向がＹ方向であってもよい。また、ＸＹ面と垂直な方向をＺ方向とする。本明細書では、Ｚ方向を高さ方向と称する場合がある。また、ケース部１０の底部から、蓋部２４のおもて面に向かう方向を上、蓋部２４のおもて面から底部に向かう方向を下と称する場合がある。ただし上下の方向は重力方向とは必ずしも一致しない。
主端子６０は、蓋部２４に覆われた電子回路と電気的に接続される。主端子６０は、導電材料で形成される。例えばそれぞれの主端子６０は、ＩＧＢＴ等のパワーデバイスに流れる大電流の電流経路となる。主端子６０の主面部３０の少なくとも一部は、ケース部１０のおもて面に露出する。本例の主端子６０は、板形状を有する。
主端子６０の主面部３０は、蓋部２４のおもて面において露出しており、且つ、当該おもて面とほぼ平行な面を有する。主端子６０の主面部３０には、貫通孔３１が形成される。貫通孔３１にねじ等が挿入されることで、半導体装置１００は、外部のバスバー等に固定される。
主端子６０は、主面部３０からケース部１０の底部に向かって延伸する側面部を更に有する。当該側面部は、ケース部１０の底部に設けられた電子回路と電気的に接続される。
蓋部２４には、主端子６０の一部を露出させるための開口が設けられる。本例において当該開口は、蓋部２４のおもて面においてＸ方向に延伸するスリットであり、主端子６０の主面部３０を露出させる。当該開口は、蓋部２４のおもて面の、Ｙ方向における中央に設けられる。
挿入部５０は、当該開口に挿入されて、主端子６０の主面部３０と対向するように設けられる。本例において挿入部５０は、主面部３０の下側に配置される。挿入部５０において、主面部３０の貫通孔３１と対向する位置には窪みが設けられる。当該窪みにナット等を設けることで、貫通孔３１を通過したねじ等を当該窪みに締結できる。
蓋部２４は、おもて面において主端子配置部１２を有する。主端子配置部１２は、蓋部２４のおもて面において、上方向に突出して設けられる。主端子６０の主面部３０は、主端子配置部１２のおもて面に露出する。ただし、主端子配置部１２にも、挿入部５０を挿入するための開口が設けられる。
制御端子４０は、導電材料で形成され、主端子６０よりも幅の小さい板形状を有する。制御端子４０は、蓋部２４に固定される。例えば蓋部２４は、所定の型枠に樹脂を注入して形成される。制御端子４０を、当該型枠の所定の位置に配置した状態で樹脂を注入することで、制御端子４０と一体化した蓋部２４を成形できる。制御端子４０は蓋部２４にインサート成形され、固定されてもよい。また、制御端子４０は、蓋部２４に接着剤等で固定されていてもよい。
制御端子４０の一つの端部は、蓋部２４のおもて面において露出する。制御端子４０の他方の端部は、ケース部１０の底部に載置された電子回路に電気的に接続される。蓋部２４は、制御端子４０の先端以外を囲む制御端子配置部１３を有する。
図２は、ケース部１０の底部１６と、主端子６０の概要を示す斜視図である。底部１６は、基板２０および電子回路２２を有する。電子回路２２には、半導体チップ、配線、パッド等が含まれる。本例の電子回路２２は、制御端子４０の端部と電気的に接続される、導電材料で形成されたパッド２１を有する。電子回路２２は、主端子６０と電気的に接続するパッドも有してよい。基板２０は、銅板等の金属板と、金属板のおもて面を覆う絶縁層とを有する。絶縁層の金属板側にさらに金属層を有してもよい。電子回路２２は、当該絶縁層上に設けられる。基板２０の角部には、半導体装置１００を外部に固定するための貫通孔１８が設けられる。貫通孔１８はケース部１０の貫通孔１４と略同軸となるよう配置されてよい。
半導体装置１００は、複数の主端子６０を備えてよい。図２の例では、３個の主端子６０が、挿入部５０の挿入方向（本例ではＸ方向）に沿って配列されている。それぞれの主端子６０は、主面部３０、側面部３５および足部３２を有する。主面部３０は、ＸＹ面と平行に配置される。
側面部３５は、主面部３０のＹ方向における両端から、底部１６に向かって延伸して設けられる。それぞれの側面部３５は、ＸＺ面と平行に配置される。足部３２は、側面部３５の底部１６側の端辺に連結され、底部１６と接続される。
足部３２は、印加される力に応じて主端子６０を傾かせることができるように、弾性を有する。例えば足部３２は、主端子６０を、ＸＺ面内で傾かせることができるように支持する。また足部３２は、主端子６０を、更にＹＺ面内で傾かせることができるように支持してもよい。
本例の足部３２は、延伸部３３および固定部３４を有する。延伸部３３は、側面部３５の底部１６側の端辺の一部に連結され、Ｘ方向に沿って延伸して設けられる。一例として延伸部３３は、それぞれの側面部３５の外側に設けられ、側面部３５の底部１６側の端辺のＸ方向における一端から、当該端辺のＸ方向における他端に向けて延伸する。延伸部３３は、ＸＹ面と平行な板形状を有する。
固定部３４は、延伸部３３の端部のうち、側面部３５と接続される端部とは逆側の端部に設けられる。固定部３４は、延伸部３３の当該端部から底部１６に向かって延伸して設けられる。固定部３４の下端は、半田等により電子回路２２に固定される。
このような構成により、主端子６０は、印加される力に応じて、ＸＺ面内で傾くことができる。それぞれの主端子６０において対向する２つの側面部３５に挟まれる空間には、挿入部５０が挿入される。主端子６０が、挿入部５０の挿入位置等のばらつきに応じて傾くことで、挿入部５０を容易に挿入することができる。なお、それぞれの側面部３５に足部３２が設けられてよい。
図３は、蓋部２４の概要を示す斜視図である。蓋部２４は、図１に示した構成に加えて、おもて面に開口２５を有する。開口２５は、蓋部２４のおもて面のＸ方向の一端から、他端に向けて延伸して形成される。
蓋部２４のおもて面には、開口２５のＹ方向における両側に、主端子配置部１２が設けられる。主端子配置部１２は、それぞれの主端子６０と対応する位置に設けられる。主端子６０は、対応する主端子配置部１２の開口において露出する。蓋部２４は、Ｚ方向における上側から、底部１６に被せるように組み立てられる。このとき、それぞれの主端子６０は、主端子配置部１２の開口の側壁に沿って、当該開口に挿入される。また、制御端子４０の下側の端部は、パッド２１に接触する。
それぞれの主端子配置部１２は、ＸＹ面と平行な天井部を有する。また、蓋部２４は、当該天井部から底部１６に向かって延伸する押圧部２６を有する。押圧部２６は、主端子配置部１２の開口に主端子６０が挿入された場合に、主端子６０の側面部３５に沿うように配置される。押圧部２６は、側面部３５のＸ方向における中心に配置されてよい。
押圧部２６の下端は、主端子６０の足部３２における延伸部３３のおもて面と当接する。これにより、延伸部３３を底部１６の基板２０側に押圧して、延伸部３３の上下方向の位置を規定することができる。また、Ｘ方向において隣接する主端子配置部１２の間には、連結部２８が設けられる。連結部２８は、Ｚ方向における厚みが、主端子配置部１２の天井部の厚みよりも大きい。
図４は、挿入部５０の概要を示す斜視図である。挿入部５０は、蓋部２４のおもて面に設けた開口２５と、Ｙ方向において同一の幅を有し、Ｘ方向において同一の長さを有する。挿入部５０は、Ｘ方向に沿って開口２５に挿入される。挿入部５０は、主端子６０の主面部３０と、底部１６の間に挿入される。
挿入部５０は、それぞれの主端子６０の主面部３０と対向する主面対向部５５を有する。それぞれの主面対向部５５は、挿入部５０のおもて面において、Ｚ方向に突出する。それぞれの主面対向部５５のおもて面５３には、窪み５２が設けられる。
窪み５２は、主端子６０の貫通孔３１と対向する位置に設けられる。一例として窪み５２は、主面対向部５５のおもて面５３の中央に設けられる。窪み５２は、貫通孔３１よりも大きい直径を有してよい。窪み５２の内部にはナット等が配置される。貫通孔３１を通過したねじ等が、窪み５２の内部のナット等に締結する。
また、挿入部５０は、蓋部２４と嵌合することで、挿入部５０を蓋部２４に固定するロック部５１を有してよい。ロック部５１は、例えば挿入部５０のうち、最後に開口２５に挿入される側の端部の側壁５４に設けられる。本例のロック部５１はＹ方向に突出している。ロック部５１は、蓋部２４に設けられる窪みと嵌合する。挿入部５０は、開口２５に挿入された状態で、接着剤等で蓋部２４に固定されてもよい。
（第１実施例）
図５は、第１実施例に係る制御端子４０を示す斜視図である。図５では、並行して設けられた第１の制御端子４０−１および第２の制御端子４０−２を示している。２つの制御端子４０は、蓋部２４に固定され、それぞれ対応するパッド２１と接触する。
それぞれの制御端子４０は、板状部４１、接触部４２および固定部４３を有する。板状部４１は、板状の導電材料で形成される。板状部４１は、主面がパッド２１と対向する方向を向いて配置される。板状部４１の主面は、基板２０の主面と平行であってよく、基板２０の主面に対して３０度程度以内の傾きを有していてもよい。板状部４１の主面とは、板形状の各面のうち、面積が最大の面および当該面と平行な面を指す。板状部４１は、パッド２１に向かう方向（本例ではＺ方向）に弾性を有する。本例の板状部４１は、パッド２１と平行に延伸する。
固定部４３は、板状部４１のＸ方向における一端からＺ方向上側に延伸して設けられ、蓋部２４に固定される。固定部４３は、主面の法線方向（本例ではＹ方向）が、板状部４１の主面の法線方向（本例ではＺ方向）および板状部４１の延伸方向（本例ではＸ方向）と直交する板形状を有してよい。つまり、隣接する２つの制御端子４０において、それぞれの固定部４３の主面が対向するように配置されてよい。
固定部４３のＺ方向における中間部分には、蓋部２４に固定される固定領域４５が設けられる。固定領域４５は蓋部２４の樹脂に密着していてよく、また、接着剤により蓋部２４に接着されていてもよい。
また、固定部４３は、位置決め部４４を有してもよい。位置決め部４４は、例えば蓋部２４を成形する型枠内における制御端子４０の位置を規定する。本例の位置決め部４４は、固定部４３に設けられた凹部である。
接触部４２は、固定部４３とは逆側の板状部４１の他端から延伸して設けられ、パッド２１と接触する。ただし、接触部４２はパッド２１には固定されない。接触部４２は、蓋部２４と底部１６とが組み立てられることで、パッド２１に接触する。
接触部４２は、パッド２１に向かって延伸する領域において、主面の法線方向（本例ではＹ方向）が、板状部４１の主面の法線方向（本例ではＺ方向）および板状部４１の延伸方向（本例ではＸ方向）と直交する板形状を有してよい。つまり、隣接する２つの制御端子４０において、接触部４２のパッド２１に向かって延伸する領域の主面が対向するように配置されてよい。
また、板状部４１は、蓋部２４と底部１６とが組み立てられた状態で、接触部４２をパッド２１の方向に押圧する。つまり、蓋部２４と底部１６とが組み立てられることで、接触部４２がパッド２１によりＺ方向上側に押し上げられ、板状部４１に反りが生じる。板状部４１は、当該反りに対する復元力により、接触部４２を押下する。
本例の板状部４１は、主面における端部（長辺）から、主面の内側に向かう凹部４６が設けられている。本例の凹部４６は、板状部４１の端部（長辺）から、板状部４１の延伸方向と直交する方向（本例ではＹ方向）に延伸して設けられる。
凹部４６は、板状部４１の主面において対向する２つの端部（２つの長辺）のそれぞれに設けられてよい。凹部４６は、板状部４１の延伸方向において、当該２つの端部に交互に設けられてよい。凹部４６のＹ方向における長さは、板状部４１のＹ方向における幅の半分以上であってよい。このように、板状部４１にＹ方向に延伸する凹部４６を設けることで、板状部４１のＺ方向における弾性を向上させることができる。
半導体装置１００においては、制御端子４０が蓋部２４に固定される。このため、蓋部２４に対する制御端子４０のＸＹ面内における位置にバラツキが生じない。また、蓋部２４および底部１６を組み立てるときに、蓋部２４との摩擦によって制御端子４０がＺ方向下方に沈み込むことを防げる。このため、制御端子４０を外部装置等に精度よく接続できる。また、制御端子４０がＺ方向に弾性を有するので、蓋部２４に固定した制御端子４０を、底部１６に設けたパッド２１に向けて押圧することができる。これにより、制御端子４０とパッド２１との電気的な接続の信頼性も高めることができる。
また、板状部４１は、主面がパッド２１と対向するように設けられる。このため、板状部４１および接触部４２は、Ｚ方向には移動するが、ＸＹ面内での移動は抑制される。従って、隣接する２つの制御端子４０どうしが接触してしまうことを防ぐことができる。なお、隣接する２つの制御端子４０におけるそれぞれの板状部４１は、互いに平行に延伸して設けられる。なお、本明細書において「平行」とは、厳密に平行であるものに加え、２０度以内程度の傾きを有するものも含む。
（第２実施例）
図６は、第２実施例に係る制御端子４０を示す斜視図である。本例の制御端子４０においては、隣接する２つの制御端子４０における接触部４２の距離Ｄ２は、固定部４３の距離Ｄ１よりも大きい。距離Ｄ１およびＤ２は、それぞれの部材の最短距離を指す。このような構造により、ＸＹ面内での移動量が比較的に大きくなりやすい接触部４２どうしが、接触してしまうことを抑制できる。
図７は、第２実施例に係る制御端子４０を示す上面図である。図７は、Ｚ方向上側から見た制御端子４０を示す。それぞれの板状部４１の延伸方向に沿った端部（長辺）のうち、隣接する板状部４１と対向する側を内側端部４７とし、内側端部４７とは逆側を外側端部４８とする。
固定部４３は、板状部４１の内側端部４７に接続され、接触部４２は、板状部４１の外側端部４８に接続される。このような配置により、板状部４１にＺ方向の弾性を持たせつつ、隣接する接触部４２の距離を大きくすることができる。
また、板状部４１の内側端部４７および外側端部４８には、それぞれ凹部４６が設けられる。本例では、内側端部４７に設けた凹部４６の距離Ｐ１と、外側端部４８に設けた凹部４６の距離Ｐ２とが等しい。また、内側端部４７に設けた凹部４６と、外側端部４８に設けた凹部４６とは、同一の形状および大きさである。
（第３実施例）
図８は、第３実施例に係る制御端子４０を示す上面図である。本例では、それぞれの板状部４１において、内側端部４７に設けられた凹部４６の量が、外側端部４８に設けられた凹部４６の量よりも多い。ここで、凹部の量とは、上面図における凹部の総面積を指す。
図８に示した例では、内側端部４７および外側端部４８には、同一形状および同一の大きさの凹部４６が設けられている。ただし、内側端部４７に設けられる凹部４６の数は、外側端部４８に設けられる凹部４６の数よりも多い。このため、内側端部４７に設けられる凹部４６の量は、外側端部４８に設けられる凹部４６の量よりも多くなる。
このように凹部４６の量を制御することで、板状部４１がＸＹ面内において湾曲したとしても、それぞれの接触部４２が互いに離れる方向に板状部４１が湾曲する。このため、それぞれの接触部４２が互いに接触してしまうことを抑制できる。
なお、内側端部４７および外側端部４８において、凹部４６一つ当たりの大きさを異ならせてもよい。つまり、内側端部４７および外側端部４８において、凹部４６の数、および、凹部４６一つ当たりの大きさの少なくとも一方を異ならせることで、内側端部４７の凹部４６の量を、外側端部４８の凹部４６の量より多くできる。
（第４実施例）
図９は、第４実施例に係る制御端子４０を示す上面図である。本例では、それぞれの板状部４１において、固定部４３側の領域は、接触部４２側の領域よりも凹部４６の密度が高い。ここで、凹部４６の密度とは、板状部４１の単位長さ当たりの凹部４６の量を指す。
図９に示した例では、板状部４１の全体において、同一形状および同一の大きさの凹部４６が設けられている。ただし、固定部４３側の領域における凹部４６の間隔Ｐ３は、接触部４２側の領域における凹部４６の間隔Ｐ４よりも小さい。このため、固定部４３側に設けられる凹部４６の密度は、接触部４２側に設けられる凹部４６の密度よりも高くなる。このように凹部４６の密度を制御することで、板状部４１の固定部４３側の領域がＹ方向に湾曲しやすくなり、接触部４２がＹ方向に移動できる範囲を広げることができる。一例として、接触部４２はＹ方向に３００μｍ程度移動できることが好ましい。
また、それぞれの板状部４１において、固定部４３側の領域は、接触部４２側の領域よりも凹部４６の密度が低くてもよい。この場合、板状部４１の固定部４３側の領域がＸＹ面において湾曲しにくくなり、接触部４２どうしが接触してしまうことを抑制できる。
（第５実施例）
図１０は、第５実施例に係る制御端子４０を示す上面図である。本例では、第２の制御端子４０−２における板状部４１には、第１の制御端子４０−１における板状部４１よりも広い範囲に凹部４６が設けられている。つまり、第２の制御端子４０−２において凹部４６が設けられている領域のＸ方向における長さの絶対値が、第１の制御端子４０−１において凹部４６が設けられている領域のＸ方向における長さの絶対値が大きい。このような構成により、第２の制御部４０−２の接触部４２のＹ方向における可動範囲を、第１の制御部４０−１の接触部４２のＹ方向における可動範囲よりも広くすることができる。
本例では、第２の制御端子４０−２における板状部４１は、第１の制御端子４０−１における板状部４１よりも長い。このため、第２の制御端子４０−２は、基板２０のより内側に設けられたパッド２１と接触する。一方で、基板２０の内側ほど、温度変化等による基板２０の反り量が大きくなる。本例の構成によれば、基板２０の反り等によって生じるパッド２１のＹ方向における位置変動にも、容易に追従することができる。
（第６実施例）
図１１は、第６実施例に係る制御端子４０を示す斜視図である。本例では、固定部４３の主面の法線方向（すなわちＸ方向）は、板状部４１の延伸方向と平行である。本例では、板状部４１と同一の幅の固定部４３が、板状部４１の端部においてＺ方向に折れ曲がるように設けられている。
このような構成により、板状部４１がＺ方向により湾曲しやすくなる。また、凹部４６を形成できる領域を広くできる。
また、固定部４３と同様に、接触部４２のパッド２１に向けて延伸する領域も、主面の法線方向が、板状部４１の延伸方向（Ｘ方向）と平行となるように設けられてよい。このような構成により、板状部４１がＺ方向により湾曲しやすくなる。また、凹部４６を形成できる領域を更に広くできる。
図１２は、半導体装置１００に収容された電子回路を含む回路３００の例を示す図である。本例の回路３００は、電源２１０および負荷２２０の間に設けられた３相インバータ回路である。負荷２２０は例えば３相モーターである。回路３００は、電源２１０から供給される電力を、３相の信号（交流電圧）に変換して負荷２２０に供給する。
回路３００は、３相の信号に対応する３つのブリッジを有する。それぞれのブリッジは、正側配線と負側配線との間に、直列に設けられた上側アーム１５２および下側アーム１５４を有する。それぞれのアームは、ＩＧＢＴ等のトランジスタ２０２と、ＦＷＤ等のダイオード２０４が設けられる。上側アーム１５２および下側アーム１５４の接続点から、各相の信号が出力される。
また、回路３００は、２つのセンス部２０８を有する。一方のセンス部２０８は、上側アーム１５２および下側アーム１５４の接続点における電流を検出する。他方のセンス部２０８は、下側アーム１５４と基準電位の接続点における電流を検出する。
本例では、一つのブリッジにおける上側アーム１５２、下側アーム１５４およびセンス部２０８が、一つの半導体装置１００に収容される。３つの主端子６０がそれぞれ電源２１０および負荷２２０に接続されてよい。一対の制御端子４０がそれぞれセンス部２０８およびゲート駆動部に接続されてよい。他の例では、一つのアームが一つの半導体装置１００に収容されてよく、回路３００全体が一つの半導体装置１００に収容されてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・ケース部、１２・・・主端子配置部、１３・・・制御端子配置部、１４・・・貫通孔、１６・・・底部、１８・・・貫通孔、２０・・・基板、２１・・・パッド、２２・・・電子回路、２４・・・蓋部、２５・・・開口、２６・・・押圧部、２８・・・連結部、３０・・・主面部、３１・・・貫通孔、３２・・・足部、３３・・・延伸部、３４・・・固定部、３５・・・側面部、４０・・・制御端子、４１・・・板状部、４２・・・接触部、４３・・・固定部、４４・・・位置決め部、４５・・・固定領域、４６・・・凹部、４７・・・内側端部、４８・・・外側端部、５０・・・挿入部、５１・・・ロック部、５２・・・窪み、５３・・・おもて面、５４・・・側壁、５５・・・主面対向部、６０・・・主端子、１００・・・半導体装置、１５２・・・上側アーム、１５４・・・下側アーム、２０２・・・トランジスタ、２０４・・・ダイオード、２０８・・・センス部、２１０・・・電源、２２０・・・負荷、３００・・・回路

Claims (10)

  1. 導電材料で形成されたパッドを有する底部と、
    前記底部の少なくとも一部を覆う蓋部と、
    前記蓋部に固定され、それぞれ対応する前記パッドと接触する、並行して設けられた第１端子部及び第２端子部と
    を備え、
    第１端子部には第１板状部が設けられており、第２端子部には第２板状部が設けられており、
    前記第１板状部及び第２板状部はそれぞれ、前記パッドと対向する方向に主面を有し、且つ、前記パッドに向かう方向に弾性を有する
    半導体装置。
  2. 前記第１板状部及び第２板状部は、互いに平行に設けられる
    請求項１に記載の半導体装置。
  3. 前記第１板状部及び第２板状部の主面にはそれぞれ、端部から内側に向かう凹部が設けられている
    請求項２に記載の半導体装置。
  4. 前記第１板状部は、隣接する前記第２板状部と対向する第１内側端部と、前記第１内側端部とは逆側の第１外側端部とを有し、
    前記第２板状部は、隣接する前記第１板状部と対向する第２内側端部と、前記第２内側端部とは逆側の第２外側端部とを有し、
    前記第１板状部において、前記第１内側端部に設けられた前記凹部の量が、前記第１外側端部に設けられた前記凹部の量よりも多く、
    前記第２板状部において、前記第２内側端部に設けられた前記凹部の量が、前記第２外側端部に設けられた前記凹部の量よりも多い
    請求項３に記載の半導体装置。
  5. 前記第１端子部は、
    前記第１板状部の一端から延伸して設けられ、前記蓋部に固定される第１固定部と、
    前記第１板状部の他端から延伸して設けられ、前記パッドと接触する第１接触部と
    を有し、
    前記第２端子部は、
    前記第２板状部の一端から延伸して設けられ、前記蓋部に固定される第２固定部と、
    前記第２板状部の他端から延伸して設けられ、前記パッドと接触する第２接触部と
    を有する請求項３に記載の半導体装置。
  6. 前記第１接触部と前記第２接触部の間の距離は、前記第１固定部と前記第２固定部の間の距離よりも大きい
    請求項５に記載の半導体装置。
  7. 前記第１板状部において、前記第１固定部側の領域は、前記第１接触部側の領域よりも前記凹部の密度が高く、
    前記第２板状部において、前記第２固定部側の領域は、前記第２接触部側の領域よりも前記凹部の密度が高い
    請求項５に記載の半導体装置。
  8. 前記第１固定部及び第２固定部は板形状である
    請求項５に記載の半導体装置。
  9. 前記第１固定部の主面の法線方向は、前記第１板状部の延伸方向と平行であり、
    前記第２固定部の主面の法線方向は、前記第２板状部の延伸方向と平行である
    請求項８に記載の半導体装置。
  10. 前記第２板状部には、前記第１板状部よりも広い範囲に前記凹部が形成されている
    請求項３から９のいずれか一項に記載の半導体装置。
JP2017561547A 2016-01-15 2016-12-08 半導体装置 Active JP6350765B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016006451 2016-01-15
JP2016006451 2016-01-15
PCT/JP2016/086610 WO2017122471A1 (ja) 2016-01-15 2016-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017122471A1 true JPWO2017122471A1 (ja) 2018-04-19
JP6350765B2 JP6350765B2 (ja) 2018-07-04

Family

ID=59311623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017561547A Active JP6350765B2 (ja) 2016-01-15 2016-12-08 半導体装置

Country Status (4)

Country Link
US (1) US10297533B2 (ja)
JP (1) JP6350765B2 (ja)
CN (1) CN107851630B (ja)
WO (1) WO2017122471A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
JP6437700B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
JP7244339B2 (ja) * 2019-04-19 2023-03-22 株式会社三社電機製作所 半導体モジュール用外部端子
JP1669329S (ja) * 2020-03-13 2020-10-05
USD949808S1 (en) * 2020-11-27 2022-04-26 Sansha Electric Manufacturing Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208686A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd パワ―モジュ―ルのパッケ―ジ構造
JP2008098585A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
WO2012066833A1 (ja) * 2010-11-16 2012-05-24 富士電機株式会社 半導体装置
US20140118956A1 (en) * 2012-10-31 2014-05-01 Samsung Electro-Mechanics Co., Ltd. All-in-one power semiconductor module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560909Y2 (ja) 1991-08-05 1998-01-26 日本インター株式会社 複合半導体装置
WO2000055917A1 (de) 1999-03-17 2000-09-21 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
JP4329961B2 (ja) 1999-11-15 2009-09-09 日本インター株式会社 複合半導体装置
JP4900165B2 (ja) * 2007-09-27 2012-03-21 三菱電機株式会社 電力半導体モジュール
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
WO2013047101A1 (ja) * 2011-09-28 2013-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208686A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd パワ―モジュ―ルのパッケ―ジ構造
JP2008098585A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
WO2012066833A1 (ja) * 2010-11-16 2012-05-24 富士電機株式会社 半導体装置
US20140118956A1 (en) * 2012-10-31 2014-05-01 Samsung Electro-Mechanics Co., Ltd. All-in-one power semiconductor module

Also Published As

Publication number Publication date
CN107851630A (zh) 2018-03-27
US10297533B2 (en) 2019-05-21
CN107851630B (zh) 2020-08-04
US20180122723A1 (en) 2018-05-03
JP6350765B2 (ja) 2018-07-04
WO2017122471A1 (ja) 2017-07-20

Similar Documents

Publication Publication Date Title
JP6350765B2 (ja) 半導体装置
US10969410B2 (en) Current sensor device
JP5211364B2 (ja) 半導体装置
JP5253455B2 (ja) パワー半導体装置
JP6300751B2 (ja) 半導体装置
JP6044321B2 (ja) 半導体モジュール
JP4858336B2 (ja) 電力用半導体装置
JP2004200677A (ja) パワー半導体モジュールのためのケーシング
US9941254B2 (en) Semiconductor device
CN107251670B (zh) 基板单元
US6885097B2 (en) Semiconductor device
JP7027929B2 (ja) 半導体装置
JP2001237572A (ja) プリント基板補強構造
JP6233528B2 (ja) 半導体装置
JP2016219778A (ja) 電力用半導体装置
JP6516024B2 (ja) 半導体装置
JPWO2017154232A1 (ja) 半導体装置及びリードフレーム
JP2019009183A (ja) 半導体装置
US20130134569A1 (en) Semiconductor package
JP2013102242A (ja) パワー半導体装置
WO2024176504A1 (ja) 半導体モジュール
JP2023085776A (ja) 半導体モジュール
JP2020150178A (ja) 駆動回路装置
JPH1195809A (ja) プログラマブルコントローラの端子台装置
JP2016129213A (ja) 電子機器及びその製造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20171226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6350765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250