JP2023085776A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2023085776A
JP2023085776A JP2021199992A JP2021199992A JP2023085776A JP 2023085776 A JP2023085776 A JP 2023085776A JP 2021199992 A JP2021199992 A JP 2021199992A JP 2021199992 A JP2021199992 A JP 2021199992A JP 2023085776 A JP2023085776 A JP 2023085776A
Authority
JP
Japan
Prior art keywords
control terminal
semiconductor module
guide block
case
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021199992A
Other languages
English (en)
Inventor
佳典 小田
Yoshinori Oda
亜紀良 磯
Akiyoshi Iso
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021199992A priority Critical patent/JP2023085776A/ja
Priority to CN202211303220.2A priority patent/CN116259581A/zh
Priority to US17/976,006 priority patent/US20230187320A1/en
Publication of JP2023085776A publication Critical patent/JP2023085776A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Abstract

【課題】実装の容易な半導体モジュールを提供する。【解決手段】半導体モジュールは、半導体素子と、半導体素子を収容するケースと、複数の制御端子ユニットと、を備える。制御端子ユニットは、半導体素子に電気的に接続される少なくとも１つの制御端子と、ケースと別部品で構成され、少なくとも１つの制御端子に一体的に固定されるガイドブロックと、を有する。少なくとも１つの制御端子のそれぞれは、ケースの外壁面から突出する端子ピン部を有する。ガイドブロックは、ケースの外壁面から端子ピン部と同一方向に突出するガイドピン部を有する。複数の制御端子ユニットのガイドブロックは、互いに別部品で構成される。【選択図】図２

Description

本開示は、半導体モジュールに関する。
パワー半導体モジュールに代表される半導体モジュールでは、一般に、半導体素子と、半導体素子を搭載する配線基板を含む積層板と、半導体素子を収容するケースと、半導体素子に電気的に接続される複数の制御端子と、を備える。例えば、特許文献１に開示されるように、ケースには、当該ケースを貫通する複数の端子孔が設けられる。各制御端子は、当該複数の端子孔のうちのいずれかに挿入され、ケースの外壁面に突出する部分を有する。
特許文献１では、当該突出する部分に沿って突出するガイドピンがケースに設けられる。当該ガイドピンは、半導体モジュールを実装する基板との位置決めに用いられる。
国際公開第２０１６／１６３２３７号
特許文献１では、制御端子がベースに固定されるのに対して、ガイドピンがケースに固定される。したがって、これらの固定時の組立公差が制御端子およびガイドピンの互いの位置公差に影響を与える。このため、特許文献１に記載の半導体モジュールでは、制御端子およびガイドピンの互いの位置公差を高めることが難しく、半導体モジュールを基板に実装し難い場合がある。
以上の事情を考慮して、本開示のひとつの態様は、基板に実装しやすい半導体モジュールを提供することを目的とする。
以上の課題を解決するために、本開示の好適な態様に係る半導体モジュールは、半導体素子と、前記半導体素子を収容するケースと、前記半導体素子に電気的に接続される少なくとも１つの制御端子と、前記ケースと別部品で構成され、前記少なくとも１つの制御端子に一体的に固定されるガイドブロックと、を有する複数の制御端子ユニットと、を備え、前記少なくとも１つの制御端子のそれぞれは、前記ケースの外壁面から突出する端子ピン部を有し、前記ガイドブロックは、前記ケースの外壁面から前記端子ピン部と同一方向に突出するガイドピン部を有し、前記複数の制御端子ユニットの前記ガイドブロックは、互いに別部品で構成される。
第１実施形態に係る半導体モジュールの平面図である。 図１中のＡ－Ａ線断面図である。 半導体モジュールの回路図である。 ケースを外した半導体モジュールの平面図である。 制御端子の側面図である。 ガイドブロックの斜視図である。 制御端子およびガイドブロックの嵌合を説明するための図である。 第１実施形態に係る半導体モジュールの部分拡大断面図である。 図８中のＢ－Ｂ線断面図である。 第２実施形態に係る半導体モジュールの部分拡大断面図である。 図１０中のＢ－Ｂ線断面図である。 半導体モジュールの応用例を示す断面図である。 半導体モジュールと複数のバスバーと基板とヒートシンクとの配置を説明するための平面図である。
以下、添付図面を参照しながら本開示に係る好適な実施形態を説明する。なお、図面において各部の寸法および縮尺は実際と適宜に異なり、理解を容易にするために模式的に示している部分もある。また、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られない。
１．第１実施形態
１－１．半導体モジュールの全体構成
図１は、第１実施形態に係る半導体モジュール１０の平面図である。図２は、図１中のＡ－Ａ線断面図である。図３は、半導体モジュール１０の回路図である。半導体モジュール１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュール等のパワーモジュールである。半導体モジュール１０は、例えば、鉄道車両、自動車または家庭用電気機械等の機器に搭載されるインバーターまたは整流器等の装置での電力制御に用いられる。
図１および図２に示すように、半導体モジュール１０は、複数の半導体素子３０と配線基板２０とベース４０とケース５０とナットケース６０と主端子７０＿１、７０＿２、７０＿３と制御端子８０＿１、８０＿２、８０＿３、８０＿４と２つのガイドブロック９０とを備える。
ここで、配線基板２０は、ベース４０とともに積層板１１を構成する。積層板１１は、少なくとも配線基板２０を有する板状の積層体である。本実施形態では、積層板１１は、配線基板２０のほか、ベース４０を有する。また、制御端子８０＿１、８０＿２は、２つのガイドブロック９０のうちの一方のガイドブロック９０とともに制御端子ユニット１２を構成する。同様に、制御端子８０＿３、８０＿４は、２つのガイドブロック９０のうちの他方のガイドブロック９０とともに制御端子ユニット１２を構成する。制御端子ユニット１２は、制御端子８０＿１、８０＿２または制御端子８０＿３、８０＿４とガイドブロック９０とを一体化した構造体である。
なお、以下では、主端子７０＿１、７０＿２、７０＿３のそれぞれを主端子７０という場合がある。制御端子８０＿１、８０＿２、８０＿３、８０＿４のそれぞれを制御端子８０という場合がある。
以下、まず、図１から図３に基づいて、半導体モジュール１０の各部の概略を順次説明する。なお、以下の説明は、便宜上、互いに直交するＸ軸、Ｙ軸およびＺ軸を適宜に用いて行う。Ｚ軸は、半導体モジュール１０の厚さ方向に平行な軸である。以下では、Ｘ軸に沿う一方向がＸ１方向であり、Ｘ１方向とは反対の方向がＸ２方向である。Ｙ軸に沿う一方向がＹ１方向であり、Ｙ１方向とは反対の方向がＹ２方向である。Ｚ軸に沿う一方向がＺ１方向であり、Ｚ１方向とは反対の方向がＺ２方向である。これらの方向と鉛直方向との関係は、特に限定されず、任意である。また、以下では、Ｚ軸に沿う方向にみることを「平面視」という場合がある。
図２に示す配線基板２０は、ケース５０内に収容され、複数の半導体素子３０を搭載する基板であり、当該複数の半導体素子３０とともに回路を構成する。例えば、配線基板２０は、ＤＣＢ（Direct Copper Bonding）基板またはＤＢＡ（Direct Bonded Aluminum）基板等の基板である。
図示しないが、配線基板２０は、絶縁基板と、当該絶縁基板の両面にそれぞれ設けられる２つの導体層と、を有する。当該絶縁基板は、例えば、窒化アルミニウム、酸化アルミニウムまたは窒化ケイ素等のセラミックスで構成される。当該２つの導体層のそれぞれは、例えば、銅またはアルミニウム等の金属で構成される。当該２つの導体層のうちの一方の導体層は、複数の半導体素子３０とともに回路を構成する導体パターンである。当該一方の導体層には、複数の半導体素子３０が半田等により接合される。ここで、図示しないが、当該一方の導体層には、ボンディングワイヤー等の配線が適宜に接続される。また、当該２つの導体層のうちの他方の導体層には、ベース４０に半田等により接合される。
なお、当該他方の導体層は、ベース４０に半田以外の方法で接合されてもよい。また、当該他方の導体層は、放熱用基板として機能するように構成されてもよい。この場合、ベース４０が省略されてもよい。また、図１に示す例は、ベース４０上に積層される配線基板２０の数が２つであるが、当該数は、図１に示す例に限定されず、１つでもよいし、３つ以上でもよい。
図２に示す例では、配線基板２０の厚さ方向がＺ軸に沿う方向である。配線基板２０のＺ１方向を向く面には、複数の半導体素子３０のそれぞれが半田等の導電性接合材により接合される。一方、配線基板２０のＺ２方向を向く面には、ベース４０が半田等の導電性接合材により接合される。
配線基板２０に搭載される複数の半導体素子３０のうちの少なくとも１つの素子は、ＩＧＢＴ等のパワー半導体チップである。ここで、配線基板２０には、半導体素子３０として、パワー半導体チップのほか、パワー半導体チップの動作を制御するための制御用チップが搭載されてもよいし、負荷電流を転流させるためのＦＷＤ（Free Wheeling Diode）等の素子が搭載されてもよい。
具体的には、配線基板２０に搭載される複数の半導体素子３０は、例えば、図３に示すように、ＩＧＢＴである２つの半導体素子３０＿１と、ＦＷＤである２つの半導体素子３０＿２と、を含む。
図３に示す例では、２つの半導体素子３０＿２は、２つの半導体素子３０＿１にそれぞれ対応する。そして、半導体素子３０＿２のカソードは、対応する半導体素子３０＿１のコレクタに電気的に接続され、一方、半導体素子３０＿２のアノードは、対応する半導体素子３０＿１のエミッタに電気的に接続される。図３中の上側の半導体素子３０＿１および半導体素子３０＿２のそれぞれが高電位側の素子であり、図３中の下側の半導体素子３０＿１および半導体素子３０＿２のそれぞれが高電位側の素子である。高電位側の半導体素子３０＿１のエミッタと低電位側の半導体素子３０＿１のコレクタとが、主端子７０＿１および制御端子８０＿３に電気的に接続される。高電位側の半導体素子３０＿１のコレクタが主端子７０＿３に電気的に接続される。高電位側の半導体素子３０＿１のゲートが制御端子８０＿４に電気的に接続される。低電位側の半導体素子３０＿１のエミッタが主端子７０＿２および制御端子８０＿２に電気的に接続される。低電位側の半導体素子３０＿１のゲートが制御端子８０＿１に電気的に接続される。
図２に示すベース４０は、放熱用の板状部材である。例えば、ベース４０は、銅、銅合金、アルミニウムまたはアルミニウム合金で構成される金属板である。ベース４０は、熱伝導性を有しており、半導体素子３０からの熱を放熱する。また、ベース４０は、導電性を有しており、例えば、接地電位等の基準電位に電気的に接続される。
図２に示す例では、ベース４０の厚さ方向がＺ軸に沿う方向である。ベース４０は、Ｚ軸に沿う方向にみて、Ｘ軸に沿う方向に延びる１対の長辺とＹ軸に沿う方向に延びる１対の短辺とを有する形状をなす。ベース４０には、各短辺の近傍に、取付孔４１が設けられる。取付孔４１は、例えば、図示しない放熱フィン等の放熱用部材をベース４０に対してねじ留めするのに用いられる貫通孔である。なお、ベース４０の平面視形状は、図１に示す例に限定されず、任意である。また、取付孔４１は、必要に応じて設けられ、省略されてもよい。
ケース５０は、配線基板２０に搭載される複数の半導体素子３０を収容する箱状部材である。ケース５０は、実質的な絶縁体であり、例えば、ＰＰＳ（Polyphenylene Sulfide）またはＰＢＴ（Polybutylene terephthalate）等の樹脂材料で構成されており、射出成形等により得られる。なお、当該樹脂材料には、ケース５０の機械的強度または熱伝導性の向上等の観点から、ガラス繊維等の無機繊維が含有されてもよいし、アルミナまたはシリカ等の無機フィラーが含有されてもよい。
ケース５０は、孔５１と２つの孔５２と２つの取付孔５３とを有する。これらの孔のそれぞれは、ケース５０をＺ軸に沿う方向に貫通する孔である。ここで、孔５１は、ナットケース６０を配置するとともに３つの主端子７０を挿入するための孔である。各孔５２は、制御端子ユニット１２を挿入するための孔である。各取付孔５３は、図示しない放熱フィン等の放熱用部材をベース４０に対してねじ留めするのに前述の取付孔４１とともに用いられる貫通孔である。
図１および図２に示す例では、ケース５０の厚さ方向がＺ軸に沿う方向である。そして、ケース５０は、Ｚ軸に沿う方向にみて、Ｘ軸に沿う方向に延びる１対の長辺とＹ軸に沿う方向に延びる１対の短辺とを有する外形をなす。２つの取付孔５３は、平面視で、ケース５０の各短辺近傍に、前述の２つの取付孔４１に重なるように位置する。そして、孔５１は、平面視で、２つの取付孔５３の間に位置しており、Ｘ軸に沿う方向に延びる形状をなす。２つの孔５２は、平面視で、ケース５０の一方の短辺の両端近傍に、２つの取付孔５３のうちの一方の取付孔５３を挟むように位置する。
ナットケース６０は、前述の孔５１に配置され、図示しないバスバーに対して主端子７０＿１、７０＿２、７０＿３をねじ留めするための構造体である。ナットケース６０には、複数のナット６１が固定される。ナットケース６０は、例えば、ケース５０と同様、ＰＰＳ（Polyphenylene Sulfide）またはＰＢＴ（Polybutylene terephthalate）等の樹脂材料で構成されており、射出成形等により得られる。ここで、複数のナット６１をインサート品とするインサート成形によりナットケース６０が形成されてもよい。
３つの主端子７０のそれぞれは、図示しないバスバーと半導体素子３０とを互いに電気的に接続するための端子である。ここで、３つの主端子７０のそれぞれは、前述のように、図３に示す半導体素子３０＿１のコレクタまたはエミッタに電気的に接続される。各主端子７０は、例えば、銅、銅合金、アルミニウム、アルミニウム合金または鉄合金等の金属で構成されており、金属板の折り曲げ加工等により得られる。
図１および図２に示す例では、主端子７０は、電極部７１と２つのフレーム部７２とを有する。電極部７１は、前述の孔５１を介してケース５０の外側に露出する主端子７０の部分であり、Ｚ軸に沿う方向を厚さ方向とする板状をなす。電極部７１には、孔７３が設けられる。孔７３には、ナットケース６０に締結される図示しないネジが挿入される。電極部７１は、フレーム部７２を介して配線基板２０に支持される。２つのフレーム部７２は、電極部７１を支持する主端子７０の部分であり、電極部７１のＹ１方向およびＹ２方向での両端から配線基板２０に向けて延びる。各フレーム部７２は、配線基板２０に半田等により接合される。
４つの制御端子８０のそれぞれは、半導体モジュール１０の動作を制御するための回路を有する図示しない基板（以下、「実装基板」ともいう）と半導体素子３０とを互いに電気的に接続するための端子である。ここで、４つの制御端子８０のそれぞれは、前述のように、図３に示す半導体素子３０＿１のゲートまたは半導体素子３０＿２のアノードに電気的に接続される。複数の制御端子８０は、例えば、銅、銅合金、アルミニウム、アルミニウム合金または鉄合金等の金属で構成されており、金属板の折り曲げ加工等により得られる。
図１および図２に示す例では、制御端子８０は、端子ピン部８１とフレーム部８２とを有する。端子ピン部８１は、前述の孔５２を介してケース５０の外壁面から突出する制御端子８０の棒状部分であり、Ｚ軸に沿う方向に延びる。端子ピン部８１は、フレーム部８２を介して配線基板２０に支持される。フレーム部８２は、端子ピン部８１を支持する制御端子８０の部分であり、端子ピン部８１のＺ２方向での端から配線基板２０に向けて延びる。フレーム部８２は、配線基板２０に半田等により接合される。なお、制御端子８０の詳細については、後に図５等に基づいて説明する。
２つのガイドブロック９０のそれぞれは、ケース５０と別部品で構成され、図示しない実装基板に制御端子８０を接続する際に、当該実装基板と制御端子８０とを位置決めするための部材である。ここで、２つのガイドブロック９０は、互いに別部品で構成される。２つのガイドブロック９０のうち、一方のガイドブロック９０が制御端子８０＿１、８０＿２に一体的に固定され、他方のガイドブロック９０が制御端子８０＿３、８０＿４に一体的に固定される。ガイドブロック９０は、例えば、ケース５０と同様、ＰＰＳ（Polyphenylene Sulfide）またはＰＢＴ（Polybutylene terephthalate）等の樹脂材料で構成されており、射出成形等により得られる。
なお、「一体的に固定」とは、例えば、嵌合、インサート成形、接着等により実質的に一体物とみなすことのできる状態で互いに位置および姿勢の関係が固定されることをいう。本実施形態では、制御端子８０およびガイドブロック９０を嵌合により一体的に固定した構成が例示される。
図１および図２に示す例では、ガイドブロック９０は、ガイドピン部９１と支持部９２とを有する。ガイドピン部９１は、前述の孔５２を介してケース５０の外壁面から突出するガイドブロック９０の棒状部分であり、Ｚ軸に沿う方向に延びる。支持部９２は、ガイドピン部９１を支持するガイドブロック９０の部分であり、ガイドピン部９１のＺ２方向での端から積層板１１に向けて延びる。支持部９２は、ケース５０と積層板１１との間に挟まれることによりＺ軸に沿う方向での移動が規制される。なお、ガイドブロック９０の詳細については、後に図６等に基づいて説明する。
以上の概略の半導体モジュール１０では、制御端子８０がガイドブロック９０に一体的に固定されるので、制御端子８０に固定されないガイドピンを用いる構成に比べて、端子ピン部８１およびガイドピン部９１の互いの位置公差を小さくすることができる。このため、図示しない実装基板に実装しやすい半導体モジュール１０を提供することができる。以下、制御端子ユニット１２について詳述する。
１－２．制御端子ユニット
図４は、ケース５０を外した半導体モジュール１０の平面図である。図４に示すように、２つの制御端子ユニット１２は、平面視で、２つの取付孔４１のうちの一方の取付孔４１を挟むように、Ｙ軸に沿う方向に並ぶ。すなわち、取付孔４１は、積層板１１の厚さ方向にみて互いに隣り合う２つの制御端子ユニット１２の間に位置する。
ここで、２つの制御端子ユニット１２のうち、一方の制御端子ユニット１２が制御端子８０＿１、８０＿２およびガイドブロック９０で構成され、他方の制御端子ユニット１２が制御端子８０＿３、８０＿４およびガイドブロック９０で構成される。
制御端子８０＿１、８０＿２、８０＿３、８０＿４のそれぞれは、平面視で、Ｘ軸に沿う方向に延びており、配線基板２０に重なる位置から配線基板２０に重ならずにベース４０に重なる位置にわたって配置される。ガイドブロック９０は、平面視で、配線基板２０に重ならずにベース４０に重なる位置に配置される。
図４に示す例では、２つの制御端子ユニット１２は、互いに同一構成である。ここで、制御端子８０＿１および制御端子８０＿３が互いに同一構成である。制御端子８０＿２および制御端子８０＿４が互いに同一構成である。また、制御端子８０＿１、８０＿３と制御端子８０＿２、８０＿４とは、フレーム部８２の長さが互いに異なること以外は、互いに同一構成である。なお、２つの制御端子ユニット１２は、互いに異なる構成でもよい。また、制御端子８０＿１および制御端子８０＿２が互いに同一構成であってもよいし、制御端子８０＿３および制御端子８０＿４が互いに同一構成であってもよい。
ここで、各制御端子ユニット１２では、２つの制御端子８０の端子ピン部８１のうちの一方の端子ピン部８１とガイドピン部９１との間の距離Ｄ１は、他方の端子ピン部８１とガイドピン部９１との間の距離Ｄ２に等しい。すなわち、各制御端子ユニット１２では、２つの制御端子８０の端子ピン部８１は、ガイドピン部９１の中心軸に沿う方向にみて、当該中心軸を中心とする同一円周上に配置される。なお、「距離Ｄ１および距離Ｄ２が互いに等しい」とは、厳密に等しい場合のほか、製造誤差等の実質的に等しいとみなすことのできる差を有する場合も含む。
図５は、制御端子８０の側面図である。図５に示すように、制御端子８０のフレーム部８２は、第１部分８２ａと第２部分８２ｂと第３部分８２ｃとを有する。
第１部分８２ａは、配線基板２０からＺ１方向に延びるフレーム部８２の部分である。第１部分８２ａのＺ２方向での端には、配線基板２０に接合される接合部８２ａ１が設けられる。図５に示す例では、第１部分８２ａの接合部８２ａ１を除く部分は、Ｘ軸に沿う方向を厚さ方向とする板状をなす。接合部８２ａ１は、Ｚ軸に沿う方向を厚さ方向とする板状をなす。このような形状の第１部分８２ａは、Ｘ軸に沿う方向に他の方向に比べて撓み変形しやすい。
第２部分８２ｂは、第１部分８２ａのＺ１方向での端からＸ１方向に延びるフレーム部８２の部分である。第２部分８２ｂは、ガイドブロック９０の後述のスリット９２ｅに嵌合する部分８２ｂ１を有する。部分８２ｂ１は、「第１形状部」の一例である。図５に示す例では、第２部分８２ｂは、Ｚ軸に沿う方向を厚さ方向とする板状をなす。このため、第２部分８２ｂは、Ｚ軸に沿う方向に他の方向に比べて撓み変形しやすい。
第３部分８２ｃは、第２部分８２ｂのＸ１方向での端からＺ１方向に延びるフレーム部８２の部分である。第３部分８２ｃは、ガイドブロック９０の後述のスリット９２ｄに嵌合する部分８２ｃ３を有する。部分８２ｃ３は、「第１形状部」の一例である。部分８２ｃ３は、Ｘ２方向に突出する突出部８２ｃ１と、Ｙ２方向に突出する突出部８２ｃ２と、を有する。図５に示す例では、第３部分８２ｃは、Ｙ軸に沿う方向を厚さ方向とする板状をなす。このため、第３部分８２ｃは、Ｙ軸に沿う方向に他の方向に比べて撓み変形しやすい。
図６は、ガイドブロック９０の斜視図である。図６に示すように、ガイドブロック９０の支持部９２は、Ｚ軸に沿う方向に延びる柱状をなす。詳細に説明すると、支持部９２は、柱部９２ａと幅広部９２ｂと接続部９２ｃとを有する。柱部９２ａ、幅広部９２ｂおよび接続部９２ｃは、この順でＺ１方向に並ぶ。
柱部９２ａは、Ｚ軸に沿う方向に延びる支持部９２の部分である。図６に示す例では、柱部９２ａは、概略的に四角柱状をなす。ここで、柱部９２ａは、平面視で、Ｘ軸に沿う１対の短辺とＹ軸に沿う１対の長辺とを有する外形をなす。柱部９２ａのＹ１方向を向く面とＹ２方向を向く面とのそれぞれには、Ｘ１方向およびＸ２方向のそれぞれに開放するスリット９２ｅが設けられる。スリット９２ｅは、「第２形状部」の一例であり、前述の第２部分８２ｂの部分８２ｂ１に嵌合する。これらのスリット９２ｅは、Ｚ軸に沿う方向で互いに異なる位置に設けられる。また、各スリット９２ｅは、Ｚ軸に直交する方向に広がる形状をなす。なお、柱部９２ａの形状は、図６に示す例に限定されず、例えば、円柱状でもよい。
幅広部９２ｂは、柱部９２ａに対してＺ１方向に位置し、柱部９２ａに比べてＸ軸に沿う方向での幅の広い支持部９２の部分である。幅広部９２ｂは、柱部９２ａのＸ１方向を向く面から突出する部分を有する。図６に示す例では、幅広部９２ｂは、平面視で、概略的に、Ｘ軸に沿う１対の辺とＹ軸に沿う１対の辺とを有する外形をなす。幅広部９２ｂのＸ１方向を向く面には、Ｚ１方向およびＺ２方向のそれぞれに開放する２つのスリット９２ｄが設けられる。各スリット９２ｄは、「第２形状部」の一例であり、前述の第３部分８２ｃの部分８２ｃ３に嵌合する。これらのスリット９２ｄは、Ｚ軸に沿う方向で互いに同じ位置に設けられる。また、各スリット９２ｄは、Ｙ軸に直交する方向に広がる形状をなす。また、幅広部９２ｂのＺ１方向を向く面には、Ｘ軸に沿う２つの辺のそれぞれに沿って段差部９２ｆが設けられる。なお、幅広部９２ｂの形状は、図６に示す例に限定されず、例えば、段差部９２ｆを省略した形状でもよい。
接続部９２ｃは、幅広部９２ｂのＺ１方向を向く面から突出し、ガイドピン部９１のＺ２方向での端に接続される支持部９２の部分である。図６に示す例では、接続部９２ｃは、平面視で円形をなす。また、接続部９２ｃの幅は、Ｚ１方向に向けて漸次減少しており、Ｚ１方向での端でガイドピン部９１の幅に一致する。なお、接続部９２ｃの形状は、図６に示す例に限定されず、例えば、一定幅の形状でもよいし、ガイドピン部９１との間に段差を形成する形状でもよい。また、接続部９２ｃは、必要に応じて設けられ、省略されてもよい。
ガイドピン部９１は、支持部９２からＺ１方向に突出する柱状をなす。図６に示す例では、ガイドピン部９１は、軸部９１ａとテーパー部９１ｂとを有する。
軸部９１ａは、支持部９２から一定幅でＺ１方向に延びるガイドピン部９１の部分である。図６に示す例では、軸部９１ａは、円柱状をなす。テーパー部９１ｂは、軸部９１ａのＺ１方向での端から先端に向けて幅の漸次減少するガイドピン部９１の部分である。図６に示す例では、テーパー部９１ｂは、円すい台状をなす。
図７は、制御端子８０およびガイドブロック９０の嵌合を説明するための図である。図７に示すように、ガイドブロック９０のスリット９２ｄには、制御端子８０の部分８２ｃ３が嵌合する。図７に示す例では、スリット９２ｄには、突出部８２ｃ１に対応する形状の凹部９２ｄ１が設けられる。このため、ガイドブロック９０に対する制御端子８０のＺ軸に沿う方向での移動が規制される。
また、ガイドブロック９０のスリット９２ｅには、制御端子８０の部分８２ｂ１が嵌合する。このため、この点でも、ガイドブロック９０に対する制御端子８０のＺ軸に沿う方向での移動が規制される。また、ガイドブロック９０に対して制御端子８０を２箇所で嵌合させることにより、ガイドブロック９０に対する制御端子８０の姿勢変化を低減することもできる。
ここで、軸部９１ａとテーパー部９１ｂとの境界ＢＤは、Ｚ軸に沿う方向において、制御端子８０の端子ピン部８１の先端とほぼ一致する位置またはそれよりもＺ１方向の位置にある。このため、図示しない実装基板に半導体モジュール１０を実装する際に、ガイドピン部９１による当該実装基板と半導体モジュール１０との位置決めが完了した状態で、端子ピン部８１を当該実装基板の端子ピン部８１用の孔に挿入することができる。
図８は、第１実施形態に係る半導体モジュール１０の部分拡大断面図である。図９は、図８中のＢ－Ｂ線断面図である。図８および図９に示すように、ガイドブロック９０は、２つの制御端子８０ごとケース５０の孔５２に挿入される。
ガイドブロック９０は、ベース４０およびケース５０のそれぞれに接合されていない。このため、前述のようなベース４０およびケース５０に対するガイドブロック９０の位置および姿勢の変化が許容される。
ここで、図８に示すように、孔５２の内周面とガイドブロック９０の外周面との間には、Ｘ軸に沿う方向の若干の隙間ｄ１が設けられる。この隙間ｄ１の大きさは、特に限定されないが、後述の隙間ｄ２以下であることが好ましい。これに対し、隙間ｄ１が大きすぎると、ガイドブロック９０の位置または姿勢の変化に伴って制御端子８０と配線基板２０との接合部に過大な応力が生じる場合がある。一方、隙間ｄ１が小さすぎると、制御端子ユニット１２を孔５２に挿入し難くなる。
また、図９に示すように、孔５２の内周面とガイドブロック９０の外周面との間には、Ｙ軸に沿う方向の若干の隙間ｄ２が設けられる。この隙間ｄ２の大きさは、特に限定されないが、半導体モジュール１０を実装する実装基板にガイドピン部９１用に設けられる孔の位置公差程度であり、例えば、０．１ｍｍ以上１ｍｍ以下である。このため、ケース５０に対するガイドブロック９０のＹ軸に沿う方向での移動が隙間ｄ２の範囲内で許容される。これに対し、隙間ｄ２が大きすぎると、ガイドブロック９０の位置または姿勢の変化に伴って制御端子８０と配線基板２０との接合部に過大な応力が生じる場合がある。一方、隙間ｄ２が小さすぎると、ガイドブロック９０をケース５０と一体に構成したのと同様、半導体モジュール１０を実装する実装基板にガイドピン部９１用に設けられる孔の位置公差によっては、当該実装基板に半導体モジュール１０を実装し難くなる傾向がある。
また、ガイドブロック９０の支持部９２の段差部９２ｆが孔５２のＺ２方向での端に接触する。このため、支持部９２は、ケース５０とベース４０との間に挟まれる。また、ケース５０は、図９に示すように、支持部９２のＹ１方向を向く面に対向する面５４と、支持部９２のＹ２方向を向く面に対向する面５５と、を有する。これらの面５４、５５により、ケース５０に対するガイドブロック９０のＸ軸まわりの姿勢変化が規制される。ここで、これらの面と支持部９２との間には、前述の隙間ｄ２と同程度の隙間が設けられる。なお、段差部９２ｆは、必要に応じて設けられ、省略されてもよい。
以上の半導体モジュール１０は、前述のように、半導体素子３０とケース５０と複数の制御端子ユニット１２とを備える。ここで、ケース５０は、半導体素子３０を収容する。制御端子ユニット１２は、少なくとも１つの制御端子８０とガイドブロック９０とを有する。制御端子８０は、ケース５０の外壁面から突出する端子ピン部８１を有し、半導体素子３０に電気的に接続される。ガイドブロック９０は、ケース５０の外壁面から端子ピン部８１と同一方向に突出するガイドピン部９１を有し、ケース５０と別部品で構成され、当該少なくとも１つの制御端子８０に一体的に固定される。また、複数の制御端子ユニット１２のガイドブロック９０は、互いに別部品で構成される。
以上の半導体モジュール１０では、制御端子８０がガイドブロック９０に一体的に固定されるので、制御端子８０に固定されないガイドピンを用いる構成に比べて、端子ピン部８１およびガイドピン部９１の互いの位置公差を小さくすることができる。
ここで、ガイドブロック９０がケース５０と別部品であるため、積層板１１にケース５０を固定する前に、制御端子８０を半導体素子３０に電気的に容易に接続することができる。
また、複数の制御端子ユニット１２のガイドブロック９０が互いに別部品で構成されるため、ケース５０に対するガイドブロック９０の位置または姿勢の変化を許容する構成を採用することができる。このため、２つのガイドピン部９１を挿入するための２つの孔を有する実装基板に半導体モジュール１０を実装する場合、当該２つの孔の間の距離が当該２つのガイドピン部９１の間の距離と多少異なっても、端子ピン部８１およびガイドピン部９１の互いの位置公差を維持したまま、半導体モジュール１０を当該実装基板に容易に実装することができる。
そのうえ、複数の制御端子ユニット１２のガイドブロック９０が互いに別部品で構成されることにより、２つのガイドピン部９１の間の距離が異なる別の半導体モジュール１０においても、ガイドブロック９０または制御端子ユニット１２を流用することができる。このため、半導体モジュール１０の低コスト化を図ることができる。また、複数の制御端子ユニット１２間で同一構成のガイドブロック９０を用いることができる。このため、複数の制御端子ユニット１２間で異なる構成のガイドブロック９０を用いる場合に比べて、半導体モジュール１０の低コスト化を図ることもできる。
また、前述のように、当該少なくとも１つの制御端子８０のそれぞれは、「第１形状部」の一例である板状の部分８２ｂ１、８２ｃ３を有する。一方、ガイドブロック９０は、「第２形状部」の一例であるスリット９２ｄ、９２ｅ（スリット状の部分）を有する。スリット９２ｄは、部分８２ｃ３に嵌合する。スリット９２ｅは、部分８２ｂ１に嵌合する。このため、接着剤を用いずに制御端子８０およびガイドブロック９０を互いに一体的に固定することができる。また、インサート成形のような高額な金型が不要であるため、インサート成形を用いる構成に比べて、半導体モジュール１０の低コスト化を図ることができる。さらに、互いに異なる種類の複数の制御端子８０からガイドブロック９０に用いる制御端子８０をガイドブロック９０の成形後に適宜に選択可能であるため、複数種の半導体モジュール１０同士でガイドブロック９０を共通化することができる。このため、この点でも、半導体モジュール１０の低コスト化を図ることができる。
さらに、前述のように、半導体モジュール１０は、積層板１１をさらに備える。積層板１１は、半導体素子３０を搭載し、ケース５０に収容される配線基板２０を含む。また、当該少なくとも１つの制御端子８０のそれぞれは、フレーム部８２をさらに有する。そして、端子ピン部８１は、フレーム部８２を介して配線基板２０に支持される。このため、積層板１１に対する制御端子ユニット１２の位置および姿勢を所定範囲内に規制しつつ、制御端子８０を半導体素子３０に電気的に接続することができる。このような制御端子８０を用いる構成では、積層板１１に対するケース５０との固定の前に、制御端子８０を配線基板２０に接続する必要がある。したがって、前述のように制御端子８０と一体化されたガイドブロック９０をケース５０と別部品とすることは、半導体モジュール１０の組み立てのうえでも有用である。
ここで、前述のように、フレーム部８２は、第１部分８２ａと第２部分８２ｂと第３部分８２ｃとを有する。第１部分８２ａは、配線基板２０に接合され、配線基板２０から離れる方向に沿って延びる。第２部分８２ｂは、第１部分８２ａから配線基板２０の厚さ方向と交差する方向に沿って延びる。第３部分８２ｃは、第２部分８２ｂから配線基板２０の厚さ方向に沿って延びる。そして、第３部分８２ｃには、ガイドブロック９０が一体的に固定される。このため、配線基板２０とガイドピン部９１との間の距離が大きくても、ガイドピン部９１の近傍に端子ピン部８１を配置することができる。
また、前述のように、第２部分８２ｂは、配線基板２０の厚さ方向に沿う方向を厚さ方向とする板状をなす。また、第３部分８２ｃは、複数の制御端子ユニット１２が並ぶ方向に沿う方向を厚さ方向とする板状をなす。このため、端子ピン部８１およびガイドピン部９１の位置および姿勢の変化を許容することができる。
さらに、前述のように、ガイドブロック９０は、当該少なくとも１つの制御端子８０の第３部分８２ｃに一体的に固定される支持部９２をさらに有する。そして、ガイドピン部９１は、支持部９２から突出する。このため、支持部９２を有しない構成に比べて、ケース５０に対してガイドブロック９０を容易に位置決めすることができる。
また、前述のように、第３部分８２ｃは、第３部分８２ｃの延びる方向と交差する方向に突出する突出部８２ｃ１を有する。一方、支持部９２は、突出部８２ｃ１に嵌合する凹部９２ｄ１を有する。このため、第２部分８２ｂの厚さ方向での変形を許容しつつ、ガイドブロック９０に対して制御端子８０を容易に嵌合させることができる。
さらに、前述のように、支持部９２は、第２部分８２ｂに嵌合するスリット９２ｅを有する。このため、制御端子８０が第２部分８２ｂおよび第３部分８２ｃの２か所でガイドブロック９０に嵌合するので、端子ピン部８１およびガイドピン部９１の互いに位置および姿勢の変動を防止することができる。
また、前述のように、支持部９２は、柱状をなす。このため、ガイドブロック９０全体が柱状をなすので、ガイドブロック９０の設置スペースを低減することができる。この結果、半導体モジュール１０の大型化を防止することができる。
さらに、前述のように、支持部９２は、ケース５０と積層板１１との間に挟まれる。このため、ガイドピン部９１の中心軸に沿う方向での移動を規制することができる。また、特許文献１に記載の樹脂ケースに対する樹脂ブロックの嵌め合わせのような構成が不要であるため、半導体モジュール１０の構成を簡素化することができる。
また、前述のように、積層板１１は、ヒートシンク１３０の取り付けに用いる取付孔４１を有する。また、ケース５０は、ヒートシンク１３０の取り付けに用いる取付孔５３を有する。取付孔４１、５３は、積層板１１の厚さ方向にみて互いに隣り合う２つの制御端子ユニット１２の間に位置する。このため、半導体モジュール１０の小型化を図りつつ、半導体モジュール１０をバスバー１１０に接続した状態でもアクセス可能な位置に取付孔４１、５３を配置することができる。
さらに、前述のように、ケース５０は、ガイドブロック９０ごとに設けられる複数の孔５２を有する。複数の孔５２のそれぞれには、ガイドブロック９０が挿入される。そのうえで、複数の孔５２のそれぞれの内周面とガイドブロック９０の外周面との間には、隙間ｄ１、ｄ２が設けられる。このため、ケース５０に対するガイドピン部９１の位置および姿勢の変化を許容することができる。
また、前述のように、１つのガイドブロック９０には、２つの制御端子８０が一体的に固定される。そして、当該２つの制御端子８０の端子ピン部８１は、ガイドピン部９１の中心軸に沿う方向にみて、当該中心軸を中心とする同一円周上に配置される。このため、１つのガイドブロック９０に一体化される制御端子の数が１つである構成に比べて、ガイドブロック９０の数を少なくすることができる。この結果、半導体モジュール１０の低コスト化を図ることができる。また、２つの制御端子８０の端子ピン部８１がガイドピン部９１の中心軸に沿う方向にみて当該中心軸を中心とする同一円周上に配置されることにより、２つの端子ピン部８１のそれぞれの位置公差の差を低減しやすいという利点がある。
２．第２実施形態
以下、本開示の第２実施形態について説明する。以下に例示する形態において作用および機能が前述の実施形態と同様である要素については、前述の実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
図１０は、第２実施形態に係る半導体モジュール１０Ａの部分拡大断面図である。図１１は、図１０中のＢ－Ｂ線断面図である。半導体モジュール１０Ａは、制御端子ユニット１２に代えて制御端子ユニット１２Ａを備えること以外は、前述の第１実施形態の半導体モジュール１０と同様に構成される。制御端子ユニット１２Ａは、ガイドブロック９０に代えてガイドブロック９０Ａを備えること以外は、制御端子ユニット１２と同様に構成される。ガイドブロック９０Ａは、制御端子８０をインサート品とするインサート成形により制御端子８０と一体成形品としたこと以外は、ガイドブロック９０と同様に構成される。
ここで、ガイドブロック９０Ａは、支持部９２に代えて支持部９２Ａを有すること以外は、ガイドブロック９０と同様に構成される。支持部９２Ａは、２つのスリット９２ｄおよび２つのスリット９２ｅに代えて、２つの接合部９２ｇおよび２つの接合部９２ｈを有すること以外は、支持部９２と同様に構成される。
図１０および図１１に示すように、２つの接合部９２ｇのそれぞれは、制御端子８０の第３部分８２ｃの一部にインサート成形により接合される。２つの接合部９２ｈのそれぞれは、制御端子８０の第２部分８２ｂの一部にインサート成形により接合される。図１０および図１１に示す例では、第３部分８２ｃは、ガイドブロック９０Ａから露出する部分を有する。なお、ガイドブロック９０Ａの形状は、図１０および図１１に示す例に限定されず、例えば、第３部分８２ｃの全体を覆う形状でもよい。
以上の第２実施形態によっても、半導体モジュール１０Ａを実装基板に容易に実装することができる。本実施形態では、前述のように、少なくとも１つの制御端子８０およびガイドブロック９０Ａは、一体成形品である。このため、接着剤を用いずに制御端子８０およびガイドブロック９０Ａを互いに一体的に固定することができる。また、嵌合または接着等を用いる構成に比べて、端子ピン部８１およびガイドピン部９１の位置公差を小さくすることができる。
３．応用例
図１２は、半導体モジュール１０の応用例を示す断面図である。図１２では、複数のバスバー１１０と基板１２０とに実装するとともにヒートシンク１３０を取り付けた状態の半導体モジュール１０が示される。なお、以下に述べる事項は、半導体モジュール１０に代えて半導体モジュール１０Ａを用いた場合も同様である。
複数のバスバー１１０のそれぞれは、大電流を伝送するための棒状の導体であり、例えば、銅またはアルミニウム等の金属で構成される。図１２に示す例では、各バスバー１１０は、Ｙ軸に沿う方向に延びる。複数のバスバー１１０は、主端子７０＿１、７０＿２、７０＿３に対応するように、Ｘ軸に沿う方向に並んで互いに平行に配置される。そして、主端子７０＿１、７０＿２、７０＿３のそれぞれには、対応するバスバー１１０が接続される。ここで、各バスバー１１０は、ネジＳＣ１を用いてナットケース６０にねじ留めされる。
基板１２０は、半導体モジュール１０の動作を制御するための回路を有する実装基板である。基板１２０には、４つの孔１２１および２つの孔１２２が設けられる。各孔１２１には、端子ピン部８１が挿入される。また、各孔１２２には、ガイドピン部９１が挿入される。
ヒートシンク１３０は、半導体モジュール１０を放熱するための部材である。ヒートシンク１３０は、例えば、銅、アルミニウムまたはこれらのいずれかの合金で構成される。図１２に示す例では、ヒートシンク１３０は、複数のフィンを有する形状をなす。ヒートシンク１３０には、２つの取付孔４１または２つの取付孔５３に対応する２つのネジ孔１３１が設けられる。そして、ヒートシンク１３０は、取付孔４１、５３に挿入されるネジＳＣ２をネジ孔１３１に締結することにより、半導体モジュール１０に取り付けられる。
図１３は、半導体モジュール１０と複数のバスバー１１０および基板１２０とヒートシンク１３０との配置を説明するための平面図である。図１３では、便宜上、バスバー１１０および基板１２０が二点鎖線で示される。図１３に示すように、取付孔４１、５３は、平面視でバスバー１１０に重ならない。このため、半導体モジュール１０をバスバー１１０に接続した後であっても、半導体モジュール１０にヒートシンク１３０を取り付けることができる。
４．変形例
本開示は前述の各実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各実施形態および各変形例を適宜組み合わせてもよい。
４－１．変形例１
前述の各形態では、ガイドブロック９０またはガイドブロック９０Ａに対して各制御端子８０を２箇所で固定する構成が例示されるが、この固定箇所の数は、当該構成に限定されず、１箇所でもよいし、３箇所以上でもよい。また、１つのガイドブロック９０またはガイドブロック９０Ａに一体化される制御端子８０の数は、２つに限定されず、１つでもよいし、３つ以上でもよい。
４－２．変形例２
前述の第１実施形態では、制御端子８０およびガイドブロック９０が互いに嵌合することにより一体化されればよく、その嵌合の態様は、前述の態様に限定されず、例えば、スナップフィットのような態様でもよい。
４－３．変形例３
前述の各形態では、支持部９２または支持部９２Ａがベース４０とケース５０との間に挟まれる構成が例示されるが、当該構成に限定されず、例えば、支持部９２または支持部９２Ａがベース４０に非接触であってもよい。この場合、例えば、支持部９２または支持部９２ＡのＺ軸に沿う方向での移動を規制するための構成がケース５０に設けてもよい。また、支持部９２または支持部９２Ａは、必要に応じて設けられ、省略されてもよい。
４－４．変形例４
制御端子８０の形状は、前述の形状に限定されず、例えば、フレーム部８２の一部がミアンダ形状であってもよし、幅の異なる複数の部分を有する形状でもよいし、分岐した複数の部分を有する形状でもよい。また、第１部分８２ａと第２部分８２ｂと第３部分８２ｃとのそれぞれの延びる方向は、前述の方向に限定されず、例えば、前述の方向に対して傾斜した方向でもよい。
前述の各形態では、半導体素子としてＩＧＢＴを例示したが、半導体素子の種類または構成は以上の例示に限定されない。例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が半導体素子として利用されてもよい。半導体素子がＭＯＳＦＥＴである形態において、コレクタはソース電極およびドレイン電極の一方であり、エミッタはソース電極およびドレイン電極の他方である。また、ＩＢＧＴとＦＷＤ（Free Wheeling Diode）とを含むＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）が半導体素子として利用されてもよい。
１０…半導体モジュール、１０Ａ…半導体モジュール、１１…積層板、１２…制御端子ユニット、１２Ａ…制御端子ユニット、２０…配線基板、３０…半導体素子、３０＿１…半導体素子、３０＿２…半導体素子、４０…ベース、４１…取付孔、５０…ケース、５１…孔、５２…孔、５３…取付孔、５４…面、５５…面、６０…ナットケース、６１…ナット、７０…主端子、７０＿１…主端子、７０＿２…主端子、７０＿３…主端子、７１…電極部、７２…フレーム部、７３…孔、８０…制御端子、８０＿１…制御端子、８０＿２…制御端子、８０＿３…制御端子、８０＿４…制御端子、８１…端子ピン部、８２…フレーム部、８２ａ…第１部分、８２ａ１…接合部、８２ｂ…第２部分、８２ｂ１…部分（第１形状部）、８２ｃ…第３部分、８２ｃ１…突出部、８２ｃ２…突出部、８２ｃ３…部分（第１形状部）、９０…ガイドブロック、９０Ａ…ガイドブロック、９１…ガイドピン部、９１ａ…軸部、９１ｂ…テーパー部、９２…支持部、９２Ａ…支持部、９２ａ…柱部、９２ｂ…幅広部、９２ｃ…接続部、９２ｄ…スリット（第２形状部）、９２ｄ１…凹部、９２ｅ…スリット（第２形状部）、９２ｆ…段差部、９２ｇ…接合部、９２ｈ…接合部、１１０…バスバー、１２０…基板、１２１…孔、１２２…孔、１３０…ヒートシンク、１３１…ネジ孔、ＢＤ…境界、Ｄ１…距離、Ｄ２…距離、ＳＣ１…ネジ、ＳＣ２…ネジ、ｄ１…隙間、ｄ２…隙間。

Claims (15)

  1. 半導体素子と、
    前記半導体素子を収容するケースと、
    前記半導体素子に電気的に接続される少なくとも１つの制御端子と、前記ケースと別部品で構成され、前記少なくとも１つの制御端子に一体的に固定されるガイドブロックと、を有する複数の制御端子ユニットと、を備え、
    前記少なくとも１つの制御端子のそれぞれは、前記ケースの外壁面から突出する端子ピン部を有し、
    前記ガイドブロックは、前記ケースの外壁面から前記端子ピン部と同一方向に突出するガイドピン部を有し、
    前記複数の制御端子ユニットの前記ガイドブロックは、互いに別部品で構成される、
    半導体モジュール。
  2. 前記少なくとも１つの制御端子のそれぞれは、第１形状部を有し、
    前記ガイドブロックは、前記第１形状部に嵌合する第２形状部を有する、
    請求項１に記載の半導体モジュール。
  3. 前記第１形状部は、板状をなし、
    前記第２形状部は、前記第１形状部を厚さ方向で挟むスリット状をなす、
    請求項２に記載の半導体モジュール。
  4. 前記半導体素子を搭載し、前記ケースに収容される配線基板を含む積層板をさらに備え、
    前記少なくとも１つの制御端子のそれぞれは、フレーム部をさらに有し、
    前記端子ピン部は、前記フレーム部を介して前記配線基板に支持される、
    請求項１から３のいずれか１項に記載の半導体モジュール。
  5. 前記フレーム部は、
    前記配線基板に接合され、前記配線基板から離れる方向に沿って延びる第１部分と、
    前記第１部分から前記配線基板の厚さ方向と交差する方向に沿って延びる第２部分と、
    前記第２部分から前記配線基板の厚さ方向に沿って延びる第３部分と、を有し、
    前記第３部分には、前記ガイドブロックが一体的に固定される、
    請求項４に記載の半導体モジュール。
  6. 前記第２部分は、前記配線基板の厚さ方向に沿う方向を厚さ方向とする板状をなし、
    前記第３部分は、前記複数の制御端子ユニットが並ぶ方向に沿う方向を厚さ方向とする板状をなす、
    請求項５に記載の半導体モジュール。
  7. 前記ガイドブロックは、前記少なくとも１つの制御端子の前記第３部分に一体的に固定される支持部をさらに有し、
    前記ガイドピン部は、前記支持部から突出する、
    請求項５または６に記載の半導体モジュール。
  8. 前記第３部分は、前記第３部分の延びる方向と交差する方向に突出する突出部を有し、
    前記支持部は、前記突出部に嵌合する凹部を有する、
    請求項７に記載の半導体モジュール。
  9. 前記支持部は、前記第２部分に嵌合する凹部を有する、
    請求項７または８に記載の半導体モジュール。
  10. 前記支持部は、柱状をなす、
    請求項７から９のいずれか１項に記載の半導体モジュール。
  11. 前記支持部は、前記ケースと前記積層板との間に挟まれる、
    請求項７から１０のいずれか１項に記載の半導体モジュール。
  12. 前記積層板または前記ケースは、ヒートシンクの取り付けに用いる取付孔を有し、
    前記取付孔は、前記積層板の厚さ方向にみて前記複数の制御端子ユニットのうちの互いに隣り合う２つの制御端子ユニットの間に位置する、
    請求項４から１１のいずれか１項に記載の半導体モジュール。
  13. 前記ケースは、前記ガイドブロックごとに設けられる複数の孔を有し、
    前記複数の孔のそれぞれには、前記ガイドブロックが挿入されており、
    前記複数の孔のそれぞれの内周面と前記ガイドブロックの外周面との間には、隙間が設けられる、
    請求項１から１２のいずれか１項に記載の半導体モジュール。
  14. 前記少なくとも１つの制御端子は、前記ガイドブロックに一体的に固定される２つの制御端子であり、
    前記２つの制御端子の前記端子ピン部は、前記ガイドピン部の中心軸に沿う方向にみて、前記中心軸を中心とする同一円周上に配置される、
    請求項１から１３のいずれか１項に記載の半導体モジュール。
  15. 前記少なくとも１つの制御端子および前記ガイドブロックは、一体成形品である、
    請求項１に記載の半導体モジュール。
JP2021199992A 2021-12-09 2021-12-09 半導体モジュール Pending JP2023085776A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021199992A JP2023085776A (ja) 2021-12-09 2021-12-09 半導体モジュール
CN202211303220.2A CN116259581A (zh) 2021-12-09 2022-10-24 半导体模块
US17/976,006 US20230187320A1 (en) 2021-12-09 2022-10-28 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021199992A JP2023085776A (ja) 2021-12-09 2021-12-09 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2023085776A true JP2023085776A (ja) 2023-06-21

Family

ID=86683221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021199992A Pending JP2023085776A (ja) 2021-12-09 2021-12-09 半導体モジュール

Country Status (3)

Country Link
US (1) US20230187320A1 (ja)
JP (1) JP2023085776A (ja)
CN (1) CN116259581A (ja)

Also Published As

Publication number Publication date
CN116259581A (zh) 2023-06-13
US20230187320A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
JP5835466B2 (ja) 半導体装置
US8829534B2 (en) Power semiconductor device
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5831626B2 (ja) 半導体装置及び半導体装置の製造方法
KR100566046B1 (ko) 파워 반도체장치
KR101444550B1 (ko) 반도체 모듈
US10297533B2 (en) Semiconductor device
KR101614669B1 (ko) 전력용 반도체 장치
CN109995246B (zh) 开关电源装置
US20110024896A1 (en) Power semiconductor device
JPWO2015025447A1 (ja) 半導体装置
EP1378938B1 (en) Semiconductor module and power conversion device
US20230146272A1 (en) Semiconductor apparatus
JP2023085776A (ja) 半導体モジュール
JP3741002B2 (ja) 半導体装置の実装構造
US20240030211A1 (en) Semiconductor module
WO2024095597A1 (ja) 半導体モジュール
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
WO2022202638A1 (ja) 回路装置
WO2023008344A1 (ja) パワー半導体モジュール、半導体装置
KR102248521B1 (ko) 전력 모듈 및 그 제조 방법
JP2023031941A (ja) 半導体装置、及び半導体装置の製造方法
US20180218959A1 (en) Semiconductor device
JP2017046374A (ja) 電力変換装置
JP2022162304A (ja) 半導体モジュール及び半導体装置