JP6516024B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6516024B2
JP6516024B2 JP2017561548A JP2017561548A JP6516024B2 JP 6516024 B2 JP6516024 B2 JP 6516024B2 JP 2017561548 A JP2017561548 A JP 2017561548A JP 2017561548 A JP2017561548 A JP 2017561548A JP 6516024 B2 JP6516024 B2 JP 6516024B2
Authority
JP
Japan
Prior art keywords
terminal
main surface
facing
main
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017561548A
Other languages
English (en)
Other versions
JPWO2017122473A1 (ja
Inventor
悦宏 小平
悦宏 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017122473A1 publication Critical patent/JPWO2017122473A1/ja
Application granted granted Critical
Publication of JP6516024B2 publication Critical patent/JP6516024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Photovoltaic Devices (AREA)
  • Connecting Device With Holders (AREA)

Description

本発明は、半導体装置に関する。
従来、半導体チップ等を収容する半導体装置において、外部のバスバー等に固定される主端子を備える構造が知られている（例えば、特許文献１参照）。主端子は、樹脂ケースの表面において所定の位置に配置される。
特許文献１ 実開平５−１５４４５号公報
 解決しようとする課題
半導体装置の組み立てを容易にするために、樹脂ケースと主端子との間には、クリアランスが設けられる。このため、半導体装置の組み立て時等において、樹脂ケースに対する主端子の相対的な位置にはバラツキが生じてしまう。
一般的開示
本発明の第１の態様においては、主面部に貫通孔を有する端子部と、貫通孔と対向する位置に窪みを有するケース部とを備える半導体装置を提供する。ケース部は、端子部の端面と対向する端面対向部を有してよい。ケース部は、半導体チップが載置され、端子部が固定される底部を有してよい。端面対向部に端面突起部を設けてよい。端面突起部は、全体が端子部の上端よりも底部側に配置されており、且つ、端子部の主面部と垂直な端面と接触してよい。端子部の端面は、端面突起部と対向する範囲において主面部と垂直であってよい。
ケース部は、半導体チップが載置され、端子部が固定される底部を有してよい。ケース部は、底部の少なくとも一部を覆い、且つ、端子部の主面部を露出させる開口が設けられた蓋部を有してよい。ケース部は、蓋部の開口において、端子部の主面部と底部との間に挿入され、端子部の貫通孔と対向する位置に窪みを有する挿入部を有してよい。挿入部の挿入方向において、端子部の端面と対向する蓋部に端面対向部が設けられてよい。端面突起部は、底部から離れるほど徐々に厚みが増加するテーパー部を有してよい。
挿入部は、端子部の主面部と対向する主面対向部を有してよい。主面部と主面対向部の少なくとも一方に主面突起部を設けてよい。主面突起部を、端子部毎に少なくとも３つ設けてよい。
端子部は、主面部と連結され、挿入部の側壁および蓋部の内壁に挟まれる側面部を有してよい。端子部の側面部と、挿入部の側壁の少なくとも一方に側面突起部を設けてよい。側面突起部は、挿入方向において、蓋部の端面対向部から離れるほど徐々に厚みが増加するテーパー部を有してよい。
端子部は、側面部と連結され、且つ、ケース部の底部に固定される足部を更に備えてよい。ケース部は、足部をケース部の底部に向けて押圧する押圧部を有してよい。主面突起部は、挿入部の主面対向部に設けられ、端子部の主面部をケース部の底部から離れる方向に押圧してよい。
側面突起部は、端子部の側面部と平行な面内において、側面部と近接して設けられた２つの主面突起部と、押圧部および足部の接続点とで囲まれる三角形の内部に配置されてよい。
挿入方向に沿って複数の端子部が配列されてよい。それぞれの端子部に対応して、側面突起部が設けられてよい。挿入方向において最も手前に設けられた端子部に対応して、端子部の側面部と、挿入部の側壁の一方に、側面突起部と嵌合する側面溝部が設けられていてよい。
足部は、挿入方向に延伸する延伸部と、延伸部の挿入方向におけるいずれかの端部から、ケース部の底部に向かって延伸して設けられ、底部に固定される固定部とを有してよい。少なくとも一つの端子部は、端面突起部に近い側の延伸部の端部に固定部が設けられてよい。少なくとも一つの端子部は、端面突起部から遠い側の延伸部の端部に固定部が設けられてよい。それぞれの端子部において、固定部の位置に応じて主面突起部の位置が異なっていてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第１の実施形態に係る半導体装置１００の概要を示す斜視図である。 ケース部１０の底部１６と、主端子６０の概要を示す斜視図である。 蓋部２４の概要を示す斜視図である。 挿入部５０の概要を示す斜視図である。 主端子６０および端面対向部２７を拡大した側面図である。 端面対向部２７および端面６１のＺＹ面における位置を示す模式図である。 主面対向部５５および主端子６０の主面部３０を拡大した側面図である。 ＹＺ面における挿入部５０および主端子６０の断面を示す模式図である。 側面突起部８３のＸＹ面およびＸＺ面における形状を示す図である。 ＹＺ面における主端子６０および押圧部２６を示す図である。 側面突起部８３の位置を説明する図である。 側面部３５の構造の一例を示す図である。 側面突起部８３を設ける位置の変形例を示す図である。 第２の実施形態に係る半導体装置２００の概要を示す斜視図である。 半導体装置２００における、主端子６０の概要を示す斜視図である。 端面突起部８１の形状の一例を示す側面図である。 半導体装置１００に収容された電子回路を含む回路３００の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の第１の実施形態に係る半導体装置１００の概要を示す斜視図である。半導体装置１００は、半導体チップ等の電子回路を内部に収容する。本例の半導体装置１００は、ケース部１０、複数の主端子６０および複数の制御端子４０を備える。主端子６０は、端子部の一例である。
ケース部１０は、半導体チップ等の電子回路を内部に収容する。一例としてケース部１０は、電子回路が載置される基板を有する底部と、蓋部２４と、挿入部５０とを有する。蓋部２４は、接着等により底部に固定され、底部の少なくとも一部を覆う。蓋部２４により覆われる底部には、電子回路が載置される。蓋部２４は、樹脂等の絶縁材料で形成される。蓋部２４の角部には、外部に半導体装置１００を固定するためのねじ穴等の貫通孔１４が設けられる。
なお、本明細書においてはケース部１０のおもて面と平行な面をＸＹ面とする。また、ケース部１０のおもて面の長手方向をＸ方向、短手方向をＹ方向とする。ただし、短手方向がＸ方向であり、長手方向がＹ方向であってもよい。また、ＸＹ面と垂直な方向をＺ方向とする。本明細書では、Ｚ方向を高さ方向と称する場合がある。また、ケース部１０の底部から、蓋部２４のおもて面に向かう方向を上、蓋部２４のおもて面から底部に向かう方向を下と称する場合がある。ただし上下の方向は重力方向とは必ずしも一致しない。また、各図に示したＸＹＺ座標軸において、矢印を付した側をプラス側、逆側をマイナス側とする。
主端子６０は、蓋部２４に覆われた電子回路と電気的に接続される。主端子６０は、導電材料で形成される。例えばそれぞれの主端子６０は、ＩＧＢＴ等のパワーデバイスに流れる大電流の電流経路となる。主端子６０の主面部３０の少なくとも一部は、ケース部１０のおもて面に露出する。本例の主端子６０は、板形状を有する。
主端子６０の主面部３０は、蓋部２４のおもて面において露出しており、且つ、当該おもて面とほぼ平行な面を有する。主端子６０の主面部３０には、貫通孔３１が形成される。貫通孔３１にねじ等が挿入されることで、半導体装置１００は、外部のバスバー等に固定される。
主端子６０は、主面部３０からケース部１０の底部に向かって延伸する側面部を更に有する。当該側面部は、ケース部１０の底部に設けられた電子回路と電気的に接続される。
蓋部２４には、主端子６０の一部を露出させるための開口が設けられる。本例において当該開口は、蓋部２４のおもて面においてＸ方向に延伸するスリットであり、主端子６０の主面部３０を露出させる。当該開口は、蓋部２４のおもて面の、Ｙ方向における中央に設けられる。
挿入部５０は、当該開口に挿入されて、主端子６０の主面部３０と対向するように設けられる。本例において挿入部５０は、主面部３０の下側に配置される。挿入部５０において、主面部３０の貫通孔３１と対向する位置には窪みが設けられる。当該窪みにナット等を設けることで、貫通孔３１を通過したねじ等を当該窪みに締結できる。
蓋部２４は、おもて面において主端子配置部１２を有する。主端子配置部１２は、蓋部２４のおもて面において、上方向に突出して設けられる。主端子６０の主面部３０は、主端子配置部１２のおもて面に露出する。ただし、主端子配置部１２にも、挿入部５０を挿入するための開口が設けられる。
制御端子４０は、主端子６０よりも幅の小さい線形状を有する。制御端子４０の一つの端部は、蓋部２４のおもて面において露出する。制御端子４０の他方の端部は、ケース部１０の底部に載置された電子回路に電気的に接続される。蓋部２４は、制御端子４０の先端以外を囲む制御端子配置部１３を有する。
図２は、ケース部１０の底部１６と、主端子６０の概要を示す斜視図である。底部１６は、基板２０および電子回路２２を有する。基板２０は、銅板等の金属板と、金属板のおもて面を覆う絶縁層とを有する。絶縁層の金属板側にさらに金属層を有してもよい。電子回路２２は、当該絶縁層上に設けられる。電子回路２２は、主端子６０および制御端子４０と接続するパッドを有してよい。基板２０の角部には、半導体装置１００を外部に固定するための貫通孔１８が設けられる。貫通孔１８はケース部１０の貫通孔１４と略同軸となるよう配置されてよい。
半導体装置１００は、複数の主端子６０を備えてよい。図２の例では、３個の主端子６０が、挿入部５０の挿入方向（本例ではＸ方向）に沿って配列されている。それぞれの主端子６０は、主面部３０、側面部３５および足部３２を有する。主面部３０は、ＸＹ面と平行に配置される。
側面部３５は、主面部３０のＹ方向における両端から、底部１６に向かって延伸して設けられる。それぞれの側面部３５は、ＸＺ面と平行に配置される。足部３２は、側面部３５の底部１６側の端辺に連結され、底部１６と接続される。
足部３２は、印加される力に応じて主端子６０を傾かせることができるように、弾性を有する。例えば足部３２は、主端子６０を、ＸＺ面内で傾かせることができるように支持する。また足部３２は、主端子６０を、更にＹＺ面内で傾かせることができるように支持してもよい。
本例の足部３２は、延伸部３３および固定部３４を有する。延伸部３３は、側面部３５の底部１６側の端辺の一部に連結され、Ｘ方向に沿って延伸して設けられる。一例として延伸部３３は、それぞれの側面部３５の外側に設けられ、側面部３５の底部１６側の端辺のＸ方向における一端から、当該端辺のＸ方向における他端に向けて延伸する。延伸部３３は、ＸＹ面と平行な板形状を有する。
固定部３４は、延伸部３３の端部のうち、側面部３５と接続される端部とは逆側の端部に設けられる。固定部３４は、延伸部３３の当該端部から底部１６に向かって延伸して設けられる。固定部３４の下端は、半田等により電子回路２２に固定される。
このような構成により、主端子６０は、印加される力に応じて、ＸＺ面内で傾くことができる。それぞれの主端子６０において対向する２つの側面部３５に挟まれる空間には、挿入部５０が挿入される。主端子６０が、挿入部５０の挿入位置等のばらつきに応じて傾くことで、挿入部５０を容易に挿入することができる。それぞれの側面部３５に足部３２が設けられてよい。
図３は、蓋部２４の概要を示す斜視図である。蓋部２４は、図１に示した構成に加えて、おもて面に開口２５を有する。開口２５は、蓋部２４のおもて面のＸ方向の一端から、他端に向けて延伸して形成される。
蓋部２４のおもて面には、開口２５のＹ方向における両側に、主端子配置部１２が設けられる。主端子配置部１２は、それぞれの主端子６０と対応する位置に設けられる。主端子６０は、対応する主端子配置部１２の開口において露出する。蓋部２４は、Ｚ方向における上側から、底部１６に被せるように組み立てられる。このとき、それぞれの主端子６０は、主端子配置部１２の開口の側壁に沿って、当該開口に挿入される。また、制御端子４０も、制御端子配置部１３の開口の側壁に沿って、当該開口に挿入される。
それぞれの主端子配置部１２は、ＸＹ面と平行な天井部を有する。また、蓋部２４は、当該天井部から底部１６に向かって延伸する押圧部２６を有する。押圧部２６は、主端子配置部１２の開口に主端子６０が挿入された場合に、主端子６０の側面部３５に沿うように配置される。押圧部２６は、側面部３５のＸ方向における中心に配置されてよい。
押圧部２６の下端は、主端子６０の足部３２における延伸部３３のおもて面と当接する。これにより、延伸部３３を底部１６の基板２０側に押圧して、延伸部３３の上下方向の位置を規定することができる。
また、Ｘ方向において隣接する主端子配置部１２の間には、連結部２８が設けられる。連結部２８は、Ｚ方向における厚みが、主端子配置部１２の天井部の厚みよりも大きい。連結部２８は、開口２５に露出する端面対向部２７を有する。端面対向部２７は、主端子６０の端面と対向する面を有する。本例において主端子６０の端面とは、板形状の端子の厚み方向に沿った面を指す。図３に示す端面対向部２７は、主端子６０の側面部３５における端面と対向する。本例において端面対向部２７および主端子６０の端面は、ＹＺ面と平行である。端面対向部２７は、Ｚ方向に長手を有する。
なお、Ｘ方向において最も奥側に配置される主端子配置部１２には、連結部２８に代えて終端部２９が設けられる。終端部２９も、連結部２８と同様に、開口２５に露出する端面対向部２７を有する。
それぞれの端面対向部２７には、端面突起部８１が設けられる。端面突起部８１は、Ｘ方向において所定の厚みを有する。端面突起部８１は、蓋部２４と同一の材料で、蓋部２４と一体に成形されてよい。端面突起部８１を設けることで、端面対向部２７に対する主端子６０のＸ方向における位置を精度よく規定できる。
図４は、挿入部５０の概要を示す斜視図である。挿入部５０は、蓋部２４のおもて面に設けた開口２５と、Ｙ方向において同一の幅を有し、Ｘ方向において同一の長さを有する。挿入部５０は、Ｘ方向に沿って開口２５に挿入される。挿入部５０は、主端子６０の主面部３０と、底部１６の間に挿入される。
挿入部５０は、それぞれの主端子６０の主面部３０と対向する主面対向部５５を有する。それぞれの主面対向部５５は、挿入部５０のおもて面において、Ｚ方向に突出する。それぞれの主面対向部５５のおもて面５３には、窪み５２および複数の主面突起部８２が設けられる。
窪み５２は、主端子６０の貫通孔３１と対向する位置に設けられる。一例として窪み５２は、主面対向部５５のおもて面５３の中央に設けられる。窪み５２は、貫通孔３１よりも大きい直径を有してよい。窪み５２の内部にはナット等が配置される。貫通孔３１を通過したねじ等が、窪み５２の内部のナット等に締結する。
ねじ等を締結することで、主端子６０の主面部３０は、主面対向部５５に押し付けられる。一方で、主面突起部８２は、主面部３０を下方から押圧する。このような構成により、主面部３０のＺ方向における位置を精度よく規定できる。
主面突起部８２は、おもて面５３において窪み５２の周囲に設けられる。主面突起部８２は、主端子６０毎に少なくとも３つ設けてよい。主面突起部８２は、Ｚ方向に厚みを有する。主面突起部８２は、挿入部５０と同一の材料で、挿入部５０と一体に成形されてよい。主面対向部５５のおもて面５３には、複数の主面突起部８２が設けられてよい。主面対向部５５のおもて面５３が多角形形状の場合、おもて面５３のそれぞれの角と、窪み５２との間に主面突起部８２が設けられてよい。
また、挿入部５０は、少なくとも一つの主端子６０に対応して、側面突起部８３を有する。図４の例では、全ての主端子６０に対して側面突起部８３が設けられている。また、それぞれの主端子６０において、側面部３５毎に側面突起部８３が設けられる。側面突起部８３は、Ｙ方向に厚みを有する。側面突起部８３は、挿入部５０と同一の材料で、挿入部５０と一体に成形されてよい。
側面突起部８３は、ＸＺ面に平行な挿入部５０の側壁５４において、主端子６０の側面部３５と対向する位置に設けられる。側面突起部８３は、挿入部５０の両側の２つの側壁５４に設けられてよい。主端子６０の側面部３５は、側面突起部８３および図３に示した押圧部２６の内壁に挟まれる。側面突起部８３を設けることで、主端子６０の側面部３５のＹ方向における位置を精度よく規定することができる。
側面突起部８３のＸ方向における幅は、押圧部２６のＸ方向における幅よりも大きい。例えば側面突起部８３の幅は、押圧部２６の幅の２倍以上である。
また、挿入部５０は、蓋部２４と嵌合することで、挿入部５０を蓋部２４に固定するロック部５１を有してよい。ロック部５１は、例えば挿入部５０のうち、最後に開口２５に挿入される側の端部に設けられてよい。本例のロック部５１はＹ方向に突出している。ロック部５１は、蓋部２４に設けられる窪みと嵌合する。挿入部５０は、開口２５に挿入された状態で、接着剤等で蓋部２４に固定されてもよい。
図５は、主端子６０および端面対向部２７を拡大した側面図である。図５はＸＺ面を示している。図３において説明したように、主端子６０の端面６１と対向する端面対向部２７には、端面突起部８１が設けられる。端面対向部２７は、ＹＺ面に平行な面のうち、挿入部５０の挿入方向とは逆側（すなわち、Ｘ軸マイナス方向）を向く面を有する。つまり、端面対向部２７および主端子６０の端面６１は、挿入部５０の挿入方向において対向する。なお、図５においては主端子６０の端面６１と、端面突起部８１とを離して示しているが、蓋部２４を底部１６に固定した後は、端面６１と端面突起部８１は接している。
端面突起部８１は、底部１６から離れるほど徐々に厚みが増加するテーパー部８４を有する。テーパー部８４は、端面突起部８１の底部１６側の端部に形成される。これにより、蓋部２４を底部１６の上方から被せる場合に、主端子６０をテーパー部８４に沿って開口２５にスムーズに挿入できる。端面突起部８１においてテーパー部８４以外の領域は、厚みが一定であってよい。つまり、端面突起部８１は、ＹＺ面と平行な面を有する。
端面突起部８１は、主端子６０の側面部３５のＺ方向における中央よりも上側に形成されてよい。端面突起部８１は、側面部３５の上端と対向する位置に形成されてもよい。本例の主端子６０は、固定部３４の先端３６において底部１６に固定される。延伸部３３等が弾性を有するので、主端子６０の上端がＸ方向において最も大きく動く。端面突起部８１を主端子６０の上半分側に対向して配置することで、主端子６０のＸ方向の位置を精度よく規定することができる。
本例では、端面対向部２７に端面突起部８１を設ける例を示したが、端面突起部８１は、主端子６０の端面６１に設けてもよい。端面突起部８１は、端面６１および端面対向部２７の少なくとも一方に設ければよい。端面６１および端面対向部２７の両方に端面突起部８１を設ける場合、２つの端面突起部８１が対向するように設けてもよい。この場合、端面対向部２７に設ける端面突起部８１は、端面６１に設ける端面突起部８１よりもＺ方向の幅が大きくてよい。
図６は、端面対向部２７および端面６１のＺＹ面における位置を示す模式図である。図６では、端面対向部２７等を模式的に示しており、図１から図５に示した端面対向部２７等とは相対的な大きさは一致していない。また、図６では端面６１の外形を破線で示している。
端面突起部８１は、主端子６０の側面部３５における端面６１と、ＹＺ面において重なるように設けられる。端面突起部８１は、Ｙ方向における幅が端面６１の幅よりも大きい。例えば端面突起部８１は、Ｙ方向において端面６１の２倍以上の幅を有する。これにより、端面６１の位置がＹ方向においてずれた場合でも、端面突起部８１と端面６１とを接触させることができる。
図７は、主面対向部５５および主端子６０の主面部３０を拡大した側面図である。図７はＸＺ面を示している。ただし図７においては、主端子６０の側面部３５を省略している。図４において説明したように、主端子６０の主面部３０と対向する主面対向部５５のおもて面５３には、主面突起部８２が設けられる。主面突起部８２は、Ｚ方向において均一な厚みを有してよい。なお、図７においては主端子６０の主面部３０と、主面突起部８２とを離して示しているが、窪み５２および貫通孔３１にねじ等を挿入して締結した後は、主面部３０と主面突起部８２とは接している。
本例では、主面対向部５５に主面突起部８２を設ける例を示したが、主面突起部８２は、主端子６０の主面部３０の下面に設けてもよい。主面突起部８２は、主面部３０および主面対向部５５の少なくとも一方に設ければよい。主面部３０および主面対向部５５の両方に主面突起部８２を設ける場合、２つの主面突起部８２が対向するように設けてもよい。この場合、主面対向部５５に設ける主面突起部８２は、主面部３０に設ける主面突起部８２よりも大きくてよい。
図８は、ＹＺ面における挿入部５０および主端子６０の断面を示す模式図である。図８においては、貫通孔３１および窪み５２を省略している。主面部３０の中央部分は、ねじ等により挿入部５０のおもて面５３側に押圧される。一方で、主面部３０の縁部は、複数の主面突起部８２により上側に押圧される。これにより、主面部３０のＺ方向における位置を精度よく規定できる。
主端子６０の側面部３５は、主面部３０と連結される。側面部３５は、挿入部５０の側壁５４および蓋部２４の内壁（図３に示した例では、押圧部２６）に挟まれる。側面部３５は、側面突起部８３により、蓋部２４の内壁に押し付けられる。これにより、側面部３５のＹ方向における位置を精度よく規定できる。
なお、それぞれの主端子６０は、側面突起部８３との摩擦により、挿入部５０が挿入されるのに応じて挿入部５０の挿入方向（本例ではＸ軸プラス方向）に押圧される。つまり、図５に示したように主端子６０の端面６１が、端面対向部２７側に押圧される。このため、主端子６０のＸ方向の位置にばらつきが生じていても、挿入部５０を挿入することで、主端子６０が端面突起部８１に押し付けられて、所定の位置に移動する。
そして、挿入部５０を挿入し終わっても、側面突起部８３が主端子６０の側面部３５を蓋部２４の内壁に押し付ける状態が維持される。このため、挿入部５０が固定されて、主端子６０が端面対向部２７に押し付けられる状態が維持される。これにより、Ｘ方向における主端子６０の位置を、精度よく規定することができる。
図９は、側面突起部８３のＸＹ面およびＸＺ面における形状を示す図である。図９に示すように、側面突起部８３は、挿入部５０の挿入方向において、蓋部２４の端面対向部２７から離れるほど徐々にＹ方向の厚みが増加するテーパー部８５を有する。側面突起部８３のテーパー部８５以外の領域の厚みは一定であってよい。側面突起部８３が挿入部５０に設けられる場合、テーパー部８５は、側面突起部８３における端面対向部２７側（本例ではＸ軸プラス方向側、すなわち挿入部５０の挿入方向における奥側）の端部に設けられる。
なお、主面突起部８２も、同様にテーパー部を有してもよい。挿入部５０に主面突起部８２が設けられる場合、当該テーパー部は、主面突起部８２における端面対向部２７側の端部に設けられる。
図１０は、ＹＺ面における主端子６０および押圧部２６を示す図である。上述したように、押圧部２６は、蓋部２４の天井部分から下方に延伸して設けられる。押圧部２６の下端は、主端子６０の延伸部３３に当接する。
これにより、押圧部２６は主端子６０の足部３２を、底部１６に近づく方向に押圧する。また、主面突起部８２は、主端子６０の主面部３０の端部を、底部１６から離れる方向に押圧する。このため、側面部３５は、足部３２側が下方に引っ張られ、主面部３０側が上方に引っ張られる。この状態で、側面突起部８３が側面部３５を押圧部２６の端面に押し付ける。これにより、側面部３５のＺ方向およびＹ方向における位置を、精度よく規定することができる。
図１１は、側面突起部８３の位置を説明する図である。図１１は、ＸＺ面における主端子６０の側面部３５を示している。また、主端子６０の主面部３０と対向して、側面部３５に近接する２つの主面突起部８２が設けられている。図１１では挿入部５０を省略して、主面突起部８２を側面部３５に重ねて示している。ここで側面部３５に近接する２つの主面突起部８２とは、主面部３０に対向して設けられた複数の主面突起部８２のうち、当該側面部３５に最も近い２つの主面突起部８２を指す。
側面突起部８３は、側面部３５と平行なＸＺ面内において、側面部３５と近接して設けられた２つの主面突起部８２と、押圧部２６および延伸部３３の接続点とで囲まれる三角形９０の内部に配置される。２つの主面突起部８２に対応する三角形９０の２つの頂点は、ＸＺ面における主面突起部８２の中心である。
側面突起部８３は、ＸＺ面における中心が三角形９０の内側に配置されてよい。側面突起部８３は、一部が三角形９０の外側に配置されてよい。例えば、Ｙ方向の厚みが一定の領域が全て三角形９０の内部に配置され、テーパー部８５の一部が三角形９０の外側に配置されてよい。また、側面突起部８３の全体が三角形９０の内部に配置されてもよい。
三角形９０で囲まれる領域は、押圧部２６および２つの主面突起部８２により上下方向に引っ張られる。このため、当該領域における側面部３５は歪が小さくなる。当該領域に側面突起部８３を設けることで、側面部３５のＹ方向における位置をより精度よく規定できる。
図１２は、側面部３５の構造の一例を示す図である。図１２は、挿入方向において最も手前側（すなわち、Ｘ方向において最もマイナス側）に配置された主端子６０の側面部３５を示している。
側面部３５は、側面突起部８３と対向する位置に側面溝部９２を有する。側面溝部９２は、側面突起部８３とほぼ同一の形状を有する。ただし、側面溝部９２の深さは、側面突起部８３の厚みよりも小さい。
これにより、挿入部５０を開口２５に挿入した状態で、側面突起部８３が側面溝部９２に嵌合する。これにより、挿入部５０が開口２５から脱落することを防止できる。なお、側面突起部８３が側面部３５に設けられている場合、側面溝部９２は、挿入部５０の側壁５４に設けられる。
図１３は、側面突起部８３を設ける位置の変形例を示す図である。図１３においては、挿入部５０は省略しており、挿入部５０に設けられる側面突起部８３および主面突起部８２を側面部３５に重ねて示している。
図２に示すように、少なくとも一つの主端子６０は、他の主端子６０とはＸ方向における向きが反転して設けられてよい。つまり、少なくとも一つの主端子６０−１は、挿入方向手前側（Ｘ方向マイナス側）の延伸部３３の端部に固定部３４が設けられる。また、少なくとも一つの主端子６０−２は、挿入方向奥側（Ｘ方向プラス側）の延伸部３３の端部に固定部３４が設けられる。
主端子６０は、主面突起部８２からの押圧力に応じて、固定部３４を軸として回転する。本例では、主面部３０における主面突起部８２の位置を、固定部３４の位置に応じて異ならせてよい。例えば、それぞれの主端子６０において、主面部３０のＸ方向の中央よりも、固定部３４から離れる側に主面突起部８２を設けてよい。主面部３０のＸ方向の中央よりも固定部３４側には、主面突起部８２が設けられない。つまり、固定部３４が挿入方向奥側に設けられる主端子６０に対しては、主面突起部８２が挿入方向手前側に設けられる。また、固定部３４が挿入方向手前側に設けられる主端子６０に対しては、主面突起部８２が挿入方向奥側に設けられる。
主面突起部８２を、固定部３４から離れた位置に設けることで、主端子６０のうち、最も大きく動く部分の位置を規定することができる。このため、主端子６０の位置を精度よく規定することができる。
また、それぞれの主端子６０において、主面部３０のＸ方向の中央よりも、固定部３４側だけに主面突起部８２を設けてもよい。この場合、厚みの小さい主面突起部８２で、主端子６０の位置を規定することができる。
また、それぞれの主端子６０において、側面部３５における側面突起部８３の位置が、固定部３４の位置に応じて異なってよい。例えば、側面突起部８３は、側面部３５のＸ方向の中央よりも固定部３４側に設けられてよく、固定部３４から離れた側に設けられてもよい。
以上説明した半導体装置１００によれば、Ｘ、Ｙ、Ｚ方向において、主端子６０をケース部１０に押し当てることができ、主端子６０の位置を高精度に規定できる。また、主端子６０に外力が印加されても、主端子６０の位置を維持することができる。このため、主端子６０から底部１６に印加される力を低減でき、外力に対する強度を向上させることができる。例えば、主端子６０の主面部３０をねじ等によって主面対向部５５に締結する場合に生じる圧縮および引張応力に対する強度を向上させることができる。また、半導体装置１００は、端面突起部８１、主面突起部８２および側面突起部８３を備えていたが、他の例では、端面突起部８１、主面突起部８２および側面突起部８３のうちのいずれか１種または２種だけを備えていてもよい。
図１４は、第２の実施形態に係る半導体装置２００の概要を示す斜視図である。半導体装置２００は、半導体装置１００の構成に対して、開口２５および挿入部５０を備えない点で相違する。他の構成は、半導体装置１００と同一であってよい。
図１５は、半導体装置２００における、主端子６０の概要を示す斜視図である。本例の主端子６０は、一つの足部によって底部１６に固定される。また、主端子６０は、一つの側面部を有する。主面部３０は、側面部から延伸して設けられる。
主端子配置部１２には、主端子６０が通過するスリット９７が設けられる。主端子６０において側面部および主面部３０は同一の平面上に形成されており、スリット９７の上方に主面部３０が露出する。
蓋部２４を底部１６に被せることで、主端子６０がスリット９７を通過する。スリット９７の上方に露出した主面部３０を、主端子配置部１２に向けて折り曲げることで、主端子配置部１２と主面部３０とを対向させる。
また、主端子配置部１２のおもて面には、折り曲げられた主面部３０の端面９５と対向する位置に、端面対向部９４が設けられる。端面対向部９４と端面９５の少なくとも一方には、端面突起部８１が設けられる。このような構造によっても、主端子６０の位置を精度よく規定することができる。
図１６は、端面突起部８１の形状の一例を示す側面図である。端面突起部８１は、上側の端部にテーパー部８４を有する。テーパー部８４は、上側ほど厚みが減少している。これにより、主面部３０を折り曲げて、端面突起部８１と主面部３０の端面９５とを容易に接触させることができる。
図１７は、半導体装置１００に収容された電子回路を含む回路３００の例を示す図である。本例の回路３００は、電源２１０および負荷２２０の間に設けられた３相インバータ回路である。負荷２２０は例えば３相モーターである。回路３００は、電源２１０から供給される電力を、３相の信号（交流電圧）に変換して負荷２２０に供給する。
回路３００は、３相の信号に対応する３つのブリッジを有する。それぞれのブリッジは、正側配線と負側配線との間に、直列に設けられた上側アーム１５２および下側アーム１５４を有する。それぞれのアームは、ＩＧＢＴ等のトランジスタ２０２と、ＦＷＤ等のダイオード２０４が設けられる。上側アーム１５２および下側アーム１５４の接続点から、各相の信号が出力される。
また、回路３００は、２つのセンス部２０８を有する。一方のセンス部２０８は、上側アーム１５２および下側アーム１５４の接続点における電流を検出する。他方のセンス部２０８は、下側アーム１５４と基準電位の接続点における電流を検出する。
本例では、一つのブリッジにおける上側アーム１５２、下側アーム１５４およびセンス部２０８が、一つの半導体装置１００に収容される。３つの主端子６０がそれぞれ電源２１０および負荷２２０に接続されてよい。一対の制御端子４０がそれぞれセンス部２０８およびゲート駆動部に接続されてよい。他の例では、一つのアームが一つの半導体装置１００に収容されてよく、回路３００全体が一つの半導体装置１００に収容されてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・ケース部、１２・・・主端子配置部、１３・・・制御端子配置部、１４・・・貫通孔、１６・・・底部、１８・・・貫通孔、２０・・・基板、２２・・・電子回路、２４・・・蓋部、２５・・・開口、２６・・・押圧部、２７・・・端面対向部、２８・・・連結部、２９・・・終端部、３０・・・主面部、３１・・・貫通孔、３２・・・足部、３３・・・延伸部、３４・・・固定部、３５・・・側面部、３６・・・先端、４０・・・制御端子、５０・・・挿入部、５１・・・ロック部、５２・・・窪み、５３・・・おもて面、５４・・・側壁、５５・・・主面対向部、６０・・・主端子、６１・・・端面、８１・・・端面突起部、８２・・・主面突起部、８３・・・側面突起部、８４・・・テーパー部、８５・・・テーパー部、９０・・・三角形、９２・・・側面溝部、９４・・・端面対向部、９５・・・端面、９７・・・スリット、１００・・・半導体装置、１５２・・・上側アーム、１５４・・・下側アーム、２００・・・半導体装置、２０２・・・トランジスタ、２０４・・・ダイオード、２０８・・・センス部、２１０・・・電源、２２０・・・負荷、３００・・・回路

Claims (15)

  1. 主面部に貫通孔を有する端子部と、
    前記貫通孔と対向する位置に窪みを有するケース部と
    を備え、
    前記ケース部は、
    前記端子部の端面と対向する端面対向部と、
    半導体チップが載置され、前記端子部が固定される底部と
    を有し、
    前記端面対向部に端面突起部を設け、
    前記端面突起部は、全体が前記端子部の上端よりも前記底部側に配置されており、且つ、前記端子部の前記主面部と垂直な端面と接触し、
    前記端子部の端面は、前記端面突起部と対向する範囲において前記主面部と垂直である
    半導体装置。
  2. 前記ケース部は、
    前記底部の少なくとも一部を覆い、且つ、前記端子部の主面部を露出させる開口が設けられた蓋部と、
    前記蓋部の前記開口において、前記端子部の主面部と前記底部との間に挿入され、前記端子部の前記貫通孔と対向する位置に前記窪みを有する挿入部と
    を有し、
    前記挿入部の挿入方向において、前記端子部の前記端面と対向する前記蓋部に前記端面対向部が設けられる
    請求項１に記載の半導体装置。
  3. 前記端面突起部は、前記底部から離れるほど徐々に厚みが増加するテーパー部を有する
    請求項２に記載の半導体装置。
  4. 前記挿入部は、前記端子部の前記主面部と対向する主面対向部を有し、
    前記主面部と前記主面対向部の少なくとも一方に主面突起部を設けた
    請求項２に記載の半導体装置。
  5. 前記主面突起部を、前記端子部毎に少なくとも３つ設けた
    請求項４に記載の半導体装置。
  6. 前記端子部は、前記主面部と連結され、前記挿入部の側壁および前記蓋部の内壁に挟まれる側面部を有し、
    前記端子部の前記側面部と、前記挿入部の前記側壁の少なくとも一方に側面突起部を設けた
    請求項４または５に記載の半導体装置。
  7. 前記端子部の前記主面部と平行な方向において、前記端面突起部の幅が、前記端子部の前記端面の幅よりも大きい
    請求項１から６の何れか一項に記載の半導体装置。
  8. 主面部に貫通孔を有する端子部と、
    前記貫通孔と対向する位置に窪みを有するケース部と
    を備え、
    前記ケース部は、前記端子部の端面と対向する端面対向部を有し、
    前記端面と前記端面対向部の少なくとも一方に端面突起部を設け、
    前記ケース部は、
    半導体チップが載置され、前記端子部が固定される底部と、
    前記底部の少なくとも一部を覆い、且つ、前記端子部の主面部を露出させる開口が設けられた蓋部と、
    前記蓋部の前記開口において、前記端子部の主面部と前記底部との間に挿入され、前記端子部の前記貫通孔と対向する位置に前記窪みを有する挿入部と
    を有し、
    前記挿入部の挿入方向において、前記端子部の前記端面と対向する前記蓋部に前記端面対向部が設けられ、
    前記挿入部は、前記端子部の前記主面部と対向する主面対向部を有し、
    前記主面部と前記主面対向部の少なくとも一方に主面突起部を設け、
    前記端子部は、前記主面部と連結され、前記挿入部の側壁および前記蓋部の内壁に挟まれる側面部を有し、
    前記端子部の前記側面部と、前記挿入部の前記側壁の少なくとも一方に側面突起部を設け、
    前記側面突起部は、前記挿入方向において、前記蓋部の前記端面対向部から離れるほど徐々に厚みが増加するテーパー部を有する
    半導体装置。
  9. 主面部に貫通孔を有する端子部と、
    前記貫通孔と対向する位置に窪みを有するケース部と
    を備え、
    前記ケース部は、前記端子部の端面と対向する端面対向部を有し、
    前記端面と前記端面対向部の少なくとも一方に端面突起部を設け、
    前記ケース部は、
    半導体チップが載置され、前記端子部が固定される底部と、
    前記底部の少なくとも一部を覆い、且つ、前記端子部の主面部を露出させる開口が設けられた蓋部と、
    前記蓋部の前記開口において、前記端子部の主面部と前記底部との間に挿入され、前記端子部の前記貫通孔と対向する位置に前記窪みを有する挿入部と
    を有し、
    前記挿入部の挿入方向において、前記端子部の前記端面と対向する前記蓋部に前記端面対向部が設けられ、
    前記挿入部は、前記端子部の前記主面部と対向する主面対向部を有し、
    前記主面部と前記主面対向部の少なくとも一方に主面突起部を設け、
    前記端子部は、前記主面部と連結され、前記挿入部の側壁および前記蓋部の内壁に挟まれる側面部を有し、
    前記端子部の前記側面部と、前記挿入部の前記側壁の少なくとも一方に側面突起部を設け、
    前記端子部は、前記側面部と連結され、且つ、前記ケース部の前記底部に固定される足部を更に備え、
    前記ケース部は、前記足部を前記ケース部の前記底部に向けて押圧する押圧部を有し、
    前記主面突起部は、前記挿入部の前記主面対向部に設けられ、前記端子部の前記主面部を前記ケース部の前記底部から離れる方向に押圧する
    半導体装置。
  10. 前記側面突起部は、前記端子部の前記側面部と平行な面内において、前記側面部と近接して設けられた２つの前記主面突起部と、前記押圧部および前記足部の接続点とで囲まれる三角形の内部に配置される
    請求項９に記載の半導体装置。
  11. 前記挿入方向に沿って複数の前記端子部が配列され、
    それぞれの前記端子部に対応して、前記側面突起部が設けられる
    請求項９に記載の半導体装置。
  12. 前記挿入方向において最も手前に設けられた前記端子部に対応して、前記端子部の前記側面部と、前記挿入部の前記側壁の一方に、前記側面突起部と嵌合する側面溝部が設けられている
    請求項１１に記載の半導体装置。
  13. 前記足部は、
    前記挿入方向に延伸する延伸部と、
    前記延伸部の前記挿入方向におけるいずれかの端部から、前記ケース部の前記底部に向かって延伸して設けられ、前記底部に固定される固定部と
    を有し、
    少なくとも一つの前記端子部は、前記端面突起部に近い側の前記延伸部の端部に前記固定部が設けられ、
    少なくとも一つの前記端子部は、前記端面突起部から遠い側の前記延伸部の端部に前記固定部が設けられ、
    それぞれの前記端子部において、前記固定部の位置に応じて前記主面突起部の位置が異なる
    請求項１１に記載の半導体装置。
  14. 前記端面突起部は、前記底部から離れるほど徐々に厚みが増加するテーパー部を有する
    請求項８から１３のいずれか一項に記載の半導体装置。
  15. 前記主面突起部を、前記端子部毎に少なくとも３つ設けた
    請求項８から１４のいずれか一項に記載の半導体装置。
JP2017561548A 2016-01-12 2016-12-08 半導体装置 Active JP6516024B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016003699 2016-01-12
JP2016003699 2016-01-12
PCT/JP2016/086642 WO2017122473A1 (ja) 2016-01-12 2016-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017122473A1 JPWO2017122473A1 (ja) 2018-04-19
JP6516024B2 true JP6516024B2 (ja) 2019-05-22

Family

ID=59311280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017561548A Active JP6516024B2 (ja) 2016-01-12 2016-12-08 半導体装置

Country Status (4)

Country Link
US (1) US10522434B2 (ja)
JP (1) JP6516024B2 (ja)
CN (1) CN107851633B (ja)
WO (1) WO2017122473A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204408B4 (de) * 2018-03-22 2022-05-05 Danfoss Silicon Power Gmbh Stromschiene, verfahren zum herstellen derselben und leistungsmodul, welches eine solche aufweist
JP7275493B2 (ja) 2018-08-07 2023-05-18 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560909Y2 (ja) 1991-08-05 1998-01-26 日本インター株式会社 複合半導体装置
JPH11126842A (ja) * 1997-10-22 1999-05-11 Toshiba Corp 半導体装置
DE50013161D1 (de) 1999-03-17 2006-08-24 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP5972172B2 (ja) * 2010-11-16 2016-08-17 富士電機株式会社 半導体装置
JP5672370B2 (ja) * 2011-03-16 2015-02-18 富士電機株式会社 半導体モジュールおよびその製造方法
EP2833404A4 (en) * 2012-03-28 2016-01-20 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
WO2013157467A1 (ja) * 2012-04-16 2013-10-24 富士電機株式会社 半導体装置および半導体装置用冷却器
CN105518851B (zh) 2014-03-19 2018-07-03 富士电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN107851633A (zh) 2018-03-27
WO2017122473A1 (ja) 2017-07-20
US20180122715A1 (en) 2018-05-03
JPWO2017122473A1 (ja) 2018-04-19
US10522434B2 (en) 2019-12-31
CN107851633B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
JP6350765B2 (ja) 半導体装置
JP5211364B2 (ja) 半導体装置
EP2747137B1 (en) Semiconductor module
KR101444550B1 (ko) 반도체 모듈
US10777473B2 (en) Semiconductor device
JP4858336B2 (ja) 電力用半導体装置
US8254126B2 (en) Electronic circuit device
JP6516024B2 (ja) 半導体装置
JP2020522897A (ja) パワー半導体モジュール
KR20160058083A (ko) 리드 프레임， 리드 프레임을 사용한 전자 제어 장치 및 리드 프레임 탑재 방법
CN107251670B (zh) 基板单元
JP4524229B2 (ja) 電装モジュール及び電装ユニット
JP2019009183A (ja) 半導体装置
JP2009295706A (ja) 電子制御装置
JP4736850B2 (ja) 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP2016115871A (ja) 電子機器
US20080135996A1 (en) Lead frame
EP2651203A2 (en) Power supply module
KR101020363B1 (ko) 기판 모듈 및 기판의 위치 고정 방법
JP2023080456A (ja) 電流センサ及びそれを用いた電力変換装置
JP5045111B2 (ja) 半導体モジュール及びその製造方法
JP2023085776A (ja) 半導体モジュール
EP3079169A1 (en) Mounting unit
JP2014067824A (ja) 電気部品の取付構造
JP6516474B2 (ja) 電子機器及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6516024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250