JP6516024B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6516024B2
JP6516024B2 JP2017561548A JP2017561548A JP6516024B2 JP 6516024 B2 JP6516024 B2 JP 6516024B2 JP 2017561548 A JP2017561548 A JP 2017561548A JP 2017561548 A JP2017561548 A JP 2017561548A JP 6516024 B2 JP6516024 B2 JP 6516024B2
Authority
JP
Japan
Prior art keywords
terminal
main surface
facing
main
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017561548A
Other languages
English (en)
Other versions
JPWO2017122473A1 (ja
Inventor
悦宏 小平
悦宏 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017122473A1 publication Critical patent/JPWO2017122473A1/ja
Application granted granted Critical
Publication of JP6516024B2 publication Critical patent/JP6516024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • H01L23/49844Geometry or layout for devices being provided for in H01L29/00
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Photovoltaic Devices (AREA)
  • Connecting Device With Holders (AREA)

Description

本発明は、半導体装置に関する。
従来、半導体チップ等を収容する半導体装置において、外部のバスバー等に固定される主端子を備える構造が知られている(例えば、特許文献1参照)。主端子は、樹脂ケースの表面において所定の位置に配置される。
特許文献1 実開平5−15445号公報
解決しようとする課題
半導体装置の組み立てを容易にするために、樹脂ケースと主端子との間には、クリアランスが設けられる。このため、半導体装置の組み立て時等において、樹脂ケースに対する主端子の相対的な位置にはバラツキが生じてしまう。
一般的開示
本発明の第1の態様においては、主面部に貫通孔を有する端子部と、貫通孔と対向する位置に窪みを有するケース部とを備える半導体装置を提供する。ケース部は、端子部の端面と対向する端面対向部を有してよい。ケース部は、半導体チップが載置され、端子部が固定される底部を有してよい。端面対向部に端面突起部を設けてよい。端面突起部は、全体が端子部の上端よりも底部側に配置されており、且つ、端子部の主面部と垂直な端面と接触してよい。端子部の端面は、端面突起部と対向する範囲において主面部と垂直であってよい。
ケース部は、半導体チップが載置され、端子部が固定される底部を有してよい。ケース部は、底部の少なくとも一部を覆い、且つ、端子部の主面部を露出させる開口が設けられた蓋部を有してよい。ケース部は、蓋部の開口において、端子部の主面部と底部との間に挿入され、端子部の貫通孔と対向する位置に窪みを有する挿入部を有してよい。挿入部の挿入方向において、端子部の端面と対向する蓋部に端面対向部が設けられてよい。端面突起部は、底部から離れるほど徐々に厚みが増加するテーパー部を有してよい。
挿入部は、端子部の主面部と対向する主面対向部を有してよい。主面部と主面対向部の少なくとも一方に主面突起部を設けてよい。主面突起部を、端子部毎に少なくとも3つ設けてよい。
端子部は、主面部と連結され、挿入部の側壁および蓋部の内壁に挟まれる側面部を有してよい。端子部の側面部と、挿入部の側壁の少なくとも一方に側面突起部を設けてよい。側面突起部は、挿入方向において、蓋部の端面対向部から離れるほど徐々に厚みが増加するテーパー部を有してよい。
端子部は、側面部と連結され、且つ、ケース部の底部に固定される足部を更に備えてよい。ケース部は、足部をケース部の底部に向けて押圧する押圧部を有してよい。主面突起部は、挿入部の主面対向部に設けられ、端子部の主面部をケース部の底部から離れる方向に押圧してよい。
側面突起部は、端子部の側面部と平行な面内において、側面部と近接して設けられた2つの主面突起部と、押圧部および足部の接続点とで囲まれる三角形の内部に配置されてよい。
挿入方向に沿って複数の端子部が配列されてよい。それぞれの端子部に対応して、側面突起部が設けられてよい。挿入方向において最も手前に設けられた端子部に対応して、端子部の側面部と、挿入部の側壁の一方に、側面突起部と嵌合する側面溝部が設けられていてよい。
足部は、挿入方向に延伸する延伸部と、延伸部の挿入方向におけるいずれかの端部から、ケース部の底部に向かって延伸して設けられ、底部に固定される固定部とを有してよい。少なくとも一つの端子部は、端面突起部に近い側の延伸部の端部に固定部が設けられてよい。少なくとも一つの端子部は、端面突起部から遠い側の延伸部の端部に固定部が設けられてよい。それぞれの端子部において、固定部の位置に応じて主面突起部の位置が異なっていてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第1の実施形態に係る半導体装置100の概要を示す斜視図である。 ケース部10の底部16と、主端子60の概要を示す斜視図である。 蓋部24の概要を示す斜視図である。 挿入部50の概要を示す斜視図である。 主端子60および端面対向部27を拡大した側面図である。 端面対向部27および端面61のZY面における位置を示す模式図である。 主面対向部55および主端子60の主面部30を拡大した側面図である。 YZ面における挿入部50および主端子60の断面を示す模式図である。 側面突起部83のXY面およびXZ面における形状を示す図である。 YZ面における主端子60および押圧部26を示す図である。 側面突起部83の位置を説明する図である。 側面部35の構造の一例を示す図である。 側面突起部83を設ける位置の変形例を示す図である。 第2の実施形態に係る半導体装置200の概要を示す斜視図である。 半導体装置200における、主端子60の概要を示す斜視図である。 端面突起部81の形状の一例を示す側面図である。 半導体装置100に収容された電子回路を含む回路300の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の第1の実施形態に係る半導体装置100の概要を示す斜視図である。半導体装置100は、半導体チップ等の電子回路を内部に収容する。本例の半導体装置100は、ケース部10、複数の主端子60および複数の制御端子40を備える。主端子60は、端子部の一例である。
ケース部10は、半導体チップ等の電子回路を内部に収容する。一例としてケース部10は、電子回路が載置される基板を有する底部と、蓋部24と、挿入部50とを有する。蓋部24は、接着等により底部に固定され、底部の少なくとも一部を覆う。蓋部24により覆われる底部には、電子回路が載置される。蓋部24は、樹脂等の絶縁材料で形成される。蓋部24の角部には、外部に半導体装置100を固定するためのねじ穴等の貫通孔14が設けられる。
なお、本明細書においてはケース部10のおもて面と平行な面をXY面とする。また、ケース部10のおもて面の長手方向をX方向、短手方向をY方向とする。ただし、短手方向がX方向であり、長手方向がY方向であってもよい。また、XY面と垂直な方向をZ方向とする。本明細書では、Z方向を高さ方向と称する場合がある。また、ケース部10の底部から、蓋部24のおもて面に向かう方向を上、蓋部24のおもて面から底部に向かう方向を下と称する場合がある。ただし上下の方向は重力方向とは必ずしも一致しない。また、各図に示したXYZ座標軸において、矢印を付した側をプラス側、逆側をマイナス側とする。
主端子60は、蓋部24に覆われた電子回路と電気的に接続される。主端子60は、導電材料で形成される。例えばそれぞれの主端子60は、IGBT等のパワーデバイスに流れる大電流の電流経路となる。主端子60の主面部30の少なくとも一部は、ケース部10のおもて面に露出する。本例の主端子60は、板形状を有する。
主端子60の主面部30は、蓋部24のおもて面において露出しており、且つ、当該おもて面とほぼ平行な面を有する。主端子60の主面部30には、貫通孔31が形成される。貫通孔31にねじ等が挿入されることで、半導体装置100は、外部のバスバー等に固定される。
主端子60は、主面部30からケース部10の底部に向かって延伸する側面部を更に有する。当該側面部は、ケース部10の底部に設けられた電子回路と電気的に接続される。
蓋部24には、主端子60の一部を露出させるための開口が設けられる。本例において当該開口は、蓋部24のおもて面においてX方向に延伸するスリットであり、主端子60の主面部30を露出させる。当該開口は、蓋部24のおもて面の、Y方向における中央に設けられる。
挿入部50は、当該開口に挿入されて、主端子60の主面部30と対向するように設けられる。本例において挿入部50は、主面部30の下側に配置される。挿入部50において、主面部30の貫通孔31と対向する位置には窪みが設けられる。当該窪みにナット等を設けることで、貫通孔31を通過したねじ等を当該窪みに締結できる。
蓋部24は、おもて面において主端子配置部12を有する。主端子配置部12は、蓋部24のおもて面において、上方向に突出して設けられる。主端子60の主面部30は、主端子配置部12のおもて面に露出する。ただし、主端子配置部12にも、挿入部50を挿入するための開口が設けられる。
制御端子40は、主端子60よりも幅の小さい線形状を有する。制御端子40の一つの端部は、蓋部24のおもて面において露出する。制御端子40の他方の端部は、ケース部10の底部に載置された電子回路に電気的に接続される。蓋部24は、制御端子40の先端以外を囲む制御端子配置部13を有する。
図2は、ケース部10の底部16と、主端子60の概要を示す斜視図である。底部16は、基板20および電子回路22を有する。基板20は、銅板等の金属板と、金属板のおもて面を覆う絶縁層とを有する。絶縁層の金属板側にさらに金属層を有してもよい。電子回路22は、当該絶縁層上に設けられる。電子回路22は、主端子60および制御端子40と接続するパッドを有してよい。基板20の角部には、半導体装置100を外部に固定するための貫通孔18が設けられる。貫通孔18はケース部10の貫通孔14と略同軸となるよう配置されてよい。
半導体装置100は、複数の主端子60を備えてよい。図2の例では、3個の主端子60が、挿入部50の挿入方向(本例ではX方向)に沿って配列されている。それぞれの主端子60は、主面部30、側面部35および足部32を有する。主面部30は、XY面と平行に配置される。
側面部35は、主面部30のY方向における両端から、底部16に向かって延伸して設けられる。それぞれの側面部35は、XZ面と平行に配置される。足部32は、側面部35の底部16側の端辺に連結され、底部16と接続される。
足部32は、印加される力に応じて主端子60を傾かせることができるように、弾性を有する。例えば足部32は、主端子60を、XZ面内で傾かせることができるように支持する。また足部32は、主端子60を、更にYZ面内で傾かせることができるように支持してもよい。
本例の足部32は、延伸部33および固定部34を有する。延伸部33は、側面部35の底部16側の端辺の一部に連結され、X方向に沿って延伸して設けられる。一例として延伸部33は、それぞれの側面部35の外側に設けられ、側面部35の底部16側の端辺のX方向における一端から、当該端辺のX方向における他端に向けて延伸する。延伸部33は、XY面と平行な板形状を有する。
固定部34は、延伸部33の端部のうち、側面部35と接続される端部とは逆側の端部に設けられる。固定部34は、延伸部33の当該端部から底部16に向かって延伸して設けられる。固定部34の下端は、半田等により電子回路22に固定される。
このような構成により、主端子60は、印加される力に応じて、XZ面内で傾くことができる。それぞれの主端子60において対向する2つの側面部35に挟まれる空間には、挿入部50が挿入される。主端子60が、挿入部50の挿入位置等のばらつきに応じて傾くことで、挿入部50を容易に挿入することができる。それぞれの側面部35に足部32が設けられてよい。
図3は、蓋部24の概要を示す斜視図である。蓋部24は、図1に示した構成に加えて、おもて面に開口25を有する。開口25は、蓋部24のおもて面のX方向の一端から、他端に向けて延伸して形成される。
蓋部24のおもて面には、開口25のY方向における両側に、主端子配置部12が設けられる。主端子配置部12は、それぞれの主端子60と対応する位置に設けられる。主端子60は、対応する主端子配置部12の開口において露出する。蓋部24は、Z方向における上側から、底部16に被せるように組み立てられる。このとき、それぞれの主端子60は、主端子配置部12の開口の側壁に沿って、当該開口に挿入される。また、制御端子40も、制御端子配置部13の開口の側壁に沿って、当該開口に挿入される。
それぞれの主端子配置部12は、XY面と平行な天井部を有する。また、蓋部24は、当該天井部から底部16に向かって延伸する押圧部26を有する。押圧部26は、主端子配置部12の開口に主端子60が挿入された場合に、主端子60の側面部35に沿うように配置される。押圧部26は、側面部35のX方向における中心に配置されてよい。
押圧部26の下端は、主端子60の足部32における延伸部33のおもて面と当接する。これにより、延伸部33を底部16の基板20側に押圧して、延伸部33の上下方向の位置を規定することができる。
また、X方向において隣接する主端子配置部12の間には、連結部28が設けられる。連結部28は、Z方向における厚みが、主端子配置部12の天井部の厚みよりも大きい。連結部28は、開口25に露出する端面対向部27を有する。端面対向部27は、主端子60の端面と対向する面を有する。本例において主端子60の端面とは、板形状の端子の厚み方向に沿った面を指す。図3に示す端面対向部27は、主端子60の側面部35における端面と対向する。本例において端面対向部27および主端子60の端面は、YZ面と平行である。端面対向部27は、Z方向に長手を有する。
なお、X方向において最も奥側に配置される主端子配置部12には、連結部28に代えて終端部29が設けられる。終端部29も、連結部28と同様に、開口25に露出する端面対向部27を有する。
それぞれの端面対向部27には、端面突起部81が設けられる。端面突起部81は、X方向において所定の厚みを有する。端面突起部81は、蓋部24と同一の材料で、蓋部24と一体に成形されてよい。端面突起部81を設けることで、端面対向部27に対する主端子60のX方向における位置を精度よく規定できる。
図4は、挿入部50の概要を示す斜視図である。挿入部50は、蓋部24のおもて面に設けた開口25と、Y方向において同一の幅を有し、X方向において同一の長さを有する。挿入部50は、X方向に沿って開口25に挿入される。挿入部50は、主端子60の主面部30と、底部16の間に挿入される。
挿入部50は、それぞれの主端子60の主面部30と対向する主面対向部55を有する。それぞれの主面対向部55は、挿入部50のおもて面において、Z方向に突出する。それぞれの主面対向部55のおもて面53には、窪み52および複数の主面突起部82が設けられる。
窪み52は、主端子60の貫通孔31と対向する位置に設けられる。一例として窪み52は、主面対向部55のおもて面53の中央に設けられる。窪み52は、貫通孔31よりも大きい直径を有してよい。窪み52の内部にはナット等が配置される。貫通孔31を通過したねじ等が、窪み52の内部のナット等に締結する。
ねじ等を締結することで、主端子60の主面部30は、主面対向部55に押し付けられる。一方で、主面突起部82は、主面部30を下方から押圧する。このような構成により、主面部30のZ方向における位置を精度よく規定できる。
主面突起部82は、おもて面53において窪み52の周囲に設けられる。主面突起部82は、主端子60毎に少なくとも3つ設けてよい。主面突起部82は、Z方向に厚みを有する。主面突起部82は、挿入部50と同一の材料で、挿入部50と一体に成形されてよい。主面対向部55のおもて面53には、複数の主面突起部82が設けられてよい。主面対向部55のおもて面53が多角形形状の場合、おもて面53のそれぞれの角と、窪み52との間に主面突起部82が設けられてよい。
また、挿入部50は、少なくとも一つの主端子60に対応して、側面突起部83を有する。図4の例では、全ての主端子60に対して側面突起部83が設けられている。また、それぞれの主端子60において、側面部35毎に側面突起部83が設けられる。側面突起部83は、Y方向に厚みを有する。側面突起部83は、挿入部50と同一の材料で、挿入部50と一体に成形されてよい。
側面突起部83は、XZ面に平行な挿入部50の側壁54において、主端子60の側面部35と対向する位置に設けられる。側面突起部83は、挿入部50の両側の2つの側壁54に設けられてよい。主端子60の側面部35は、側面突起部83および図3に示した押圧部26の内壁に挟まれる。側面突起部83を設けることで、主端子60の側面部35のY方向における位置を精度よく規定することができる。
側面突起部83のX方向における幅は、押圧部26のX方向における幅よりも大きい。例えば側面突起部83の幅は、押圧部26の幅の2倍以上である。
また、挿入部50は、蓋部24と嵌合することで、挿入部50を蓋部24に固定するロック部51を有してよい。ロック部51は、例えば挿入部50のうち、最後に開口25に挿入される側の端部に設けられてよい。本例のロック部51はY方向に突出している。ロック部51は、蓋部24に設けられる窪みと嵌合する。挿入部50は、開口25に挿入された状態で、接着剤等で蓋部24に固定されてもよい。
図5は、主端子60および端面対向部27を拡大した側面図である。図5はXZ面を示している。図3において説明したように、主端子60の端面61と対向する端面対向部27には、端面突起部81が設けられる。端面対向部27は、YZ面に平行な面のうち、挿入部50の挿入方向とは逆側(すなわち、X軸マイナス方向)を向く面を有する。つまり、端面対向部27および主端子60の端面61は、挿入部50の挿入方向において対向する。なお、図5においては主端子60の端面61と、端面突起部81とを離して示しているが、蓋部24を底部16に固定した後は、端面61と端面突起部81は接している。
端面突起部81は、底部16から離れるほど徐々に厚みが増加するテーパー部84を有する。テーパー部84は、端面突起部81の底部16側の端部に形成される。これにより、蓋部24を底部16の上方から被せる場合に、主端子60をテーパー部84に沿って開口25にスムーズに挿入できる。端面突起部81においてテーパー部84以外の領域は、厚みが一定であってよい。つまり、端面突起部81は、YZ面と平行な面を有する。
端面突起部81は、主端子60の側面部35のZ方向における中央よりも上側に形成されてよい。端面突起部81は、側面部35の上端と対向する位置に形成されてもよい。本例の主端子60は、固定部34の先端36において底部16に固定される。延伸部33等が弾性を有するので、主端子60の上端がX方向において最も大きく動く。端面突起部81を主端子60の上半分側に対向して配置することで、主端子60のX方向の位置を精度よく規定することができる。
本例では、端面対向部27に端面突起部81を設ける例を示したが、端面突起部81は、主端子60の端面61に設けてもよい。端面突起部81は、端面61および端面対向部27の少なくとも一方に設ければよい。端面61および端面対向部27の両方に端面突起部81を設ける場合、2つの端面突起部81が対向するように設けてもよい。この場合、端面対向部27に設ける端面突起部81は、端面61に設ける端面突起部81よりもZ方向の幅が大きくてよい。
図6は、端面対向部27および端面61のZY面における位置を示す模式図である。図6では、端面対向部27等を模式的に示しており、図1から図5に示した端面対向部27等とは相対的な大きさは一致していない。また、図6では端面61の外形を破線で示している。
端面突起部81は、主端子60の側面部35における端面61と、YZ面において重なるように設けられる。端面突起部81は、Y方向における幅が端面61の幅よりも大きい。例えば端面突起部81は、Y方向において端面61の2倍以上の幅を有する。これにより、端面61の位置がY方向においてずれた場合でも、端面突起部81と端面61とを接触させることができる。
図7は、主面対向部55および主端子60の主面部30を拡大した側面図である。図7はXZ面を示している。ただし図7においては、主端子60の側面部35を省略している。図4において説明したように、主端子60の主面部30と対向する主面対向部55のおもて面53には、主面突起部82が設けられる。主面突起部82は、Z方向において均一な厚みを有してよい。なお、図7においては主端子60の主面部30と、主面突起部82とを離して示しているが、窪み52および貫通孔31にねじ等を挿入して締結した後は、主面部30と主面突起部82とは接している。
本例では、主面対向部55に主面突起部82を設ける例を示したが、主面突起部82は、主端子60の主面部30の下面に設けてもよい。主面突起部82は、主面部30および主面対向部55の少なくとも一方に設ければよい。主面部30および主面対向部55の両方に主面突起部82を設ける場合、2つの主面突起部82が対向するように設けてもよい。この場合、主面対向部55に設ける主面突起部82は、主面部30に設ける主面突起部82よりも大きくてよい。
図8は、YZ面における挿入部50および主端子60の断面を示す模式図である。図8においては、貫通孔31および窪み52を省略している。主面部30の中央部分は、ねじ等により挿入部50のおもて面53側に押圧される。一方で、主面部30の縁部は、複数の主面突起部82により上側に押圧される。これにより、主面部30のZ方向における位置を精度よく規定できる。
主端子60の側面部35は、主面部30と連結される。側面部35は、挿入部50の側壁54および蓋部24の内壁(図3に示した例では、押圧部26)に挟まれる。側面部35は、側面突起部83により、蓋部24の内壁に押し付けられる。これにより、側面部35のY方向における位置を精度よく規定できる。
なお、それぞれの主端子60は、側面突起部83との摩擦により、挿入部50が挿入されるのに応じて挿入部50の挿入方向(本例ではX軸プラス方向)に押圧される。つまり、図5に示したように主端子60の端面61が、端面対向部27側に押圧される。このため、主端子60のX方向の位置にばらつきが生じていても、挿入部50を挿入することで、主端子60が端面突起部81に押し付けられて、所定の位置に移動する。
そして、挿入部50を挿入し終わっても、側面突起部83が主端子60の側面部35を蓋部24の内壁に押し付ける状態が維持される。このため、挿入部50が固定されて、主端子60が端面対向部27に押し付けられる状態が維持される。これにより、X方向における主端子60の位置を、精度よく規定することができる。
図9は、側面突起部83のXY面およびXZ面における形状を示す図である。図9に示すように、側面突起部83は、挿入部50の挿入方向において、蓋部24の端面対向部27から離れるほど徐々にY方向の厚みが増加するテーパー部85を有する。側面突起部83のテーパー部85以外の領域の厚みは一定であってよい。側面突起部83が挿入部50に設けられる場合、テーパー部85は、側面突起部83における端面対向部27側(本例ではX軸プラス方向側、すなわち挿入部50の挿入方向における奥側)の端部に設けられる。
なお、主面突起部82も、同様にテーパー部を有してもよい。挿入部50に主面突起部82が設けられる場合、当該テーパー部は、主面突起部82における端面対向部27側の端部に設けられる。
図10は、YZ面における主端子60および押圧部26を示す図である。上述したように、押圧部26は、蓋部24の天井部分から下方に延伸して設けられる。押圧部26の下端は、主端子60の延伸部33に当接する。
これにより、押圧部26は主端子60の足部32を、底部16に近づく方向に押圧する。また、主面突起部82は、主端子60の主面部30の端部を、底部16から離れる方向に押圧する。このため、側面部35は、足部32側が下方に引っ張られ、主面部30側が上方に引っ張られる。この状態で、側面突起部83が側面部35を押圧部26の端面に押し付ける。これにより、側面部35のZ方向およびY方向における位置を、精度よく規定することができる。
図11は、側面突起部83の位置を説明する図である。図11は、XZ面における主端子60の側面部35を示している。また、主端子60の主面部30と対向して、側面部35に近接する2つの主面突起部82が設けられている。図11では挿入部50を省略して、主面突起部82を側面部35に重ねて示している。ここで側面部35に近接する2つの主面突起部82とは、主面部30に対向して設けられた複数の主面突起部82のうち、当該側面部35に最も近い2つの主面突起部82を指す。
側面突起部83は、側面部35と平行なXZ面内において、側面部35と近接して設けられた2つの主面突起部82と、押圧部26および延伸部33の接続点とで囲まれる三角形90の内部に配置される。2つの主面突起部82に対応する三角形90の2つの頂点は、XZ面における主面突起部82の中心である。
側面突起部83は、XZ面における中心が三角形90の内側に配置されてよい。側面突起部83は、一部が三角形90の外側に配置されてよい。例えば、Y方向の厚みが一定の領域が全て三角形90の内部に配置され、テーパー部85の一部が三角形90の外側に配置されてよい。また、側面突起部83の全体が三角形90の内部に配置されてもよい。
三角形90で囲まれる領域は、押圧部26および2つの主面突起部82により上下方向に引っ張られる。このため、当該領域における側面部35は歪が小さくなる。当該領域に側面突起部83を設けることで、側面部35のY方向における位置をより精度よく規定できる。
図12は、側面部35の構造の一例を示す図である。図12は、挿入方向において最も手前側(すなわち、X方向において最もマイナス側)に配置された主端子60の側面部35を示している。
側面部35は、側面突起部83と対向する位置に側面溝部92を有する。側面溝部92は、側面突起部83とほぼ同一の形状を有する。ただし、側面溝部92の深さは、側面突起部83の厚みよりも小さい。
これにより、挿入部50を開口25に挿入した状態で、側面突起部83が側面溝部92に嵌合する。これにより、挿入部50が開口25から脱落することを防止できる。なお、側面突起部83が側面部35に設けられている場合、側面溝部92は、挿入部50の側壁54に設けられる。
図13は、側面突起部83を設ける位置の変形例を示す図である。図13においては、挿入部50は省略しており、挿入部50に設けられる側面突起部83および主面突起部82を側面部35に重ねて示している。
図2に示すように、少なくとも一つの主端子60は、他の主端子60とはX方向における向きが反転して設けられてよい。つまり、少なくとも一つの主端子60−1は、挿入方向手前側(X方向マイナス側)の延伸部33の端部に固定部34が設けられる。また、少なくとも一つの主端子60−2は、挿入方向奥側(X方向プラス側)の延伸部33の端部に固定部34が設けられる。
主端子60は、主面突起部82からの押圧力に応じて、固定部34を軸として回転する。本例では、主面部30における主面突起部82の位置を、固定部34の位置に応じて異ならせてよい。例えば、それぞれの主端子60において、主面部30のX方向の中央よりも、固定部34から離れる側に主面突起部82を設けてよい。主面部30のX方向の中央よりも固定部34側には、主面突起部82が設けられない。つまり、固定部34が挿入方向奥側に設けられる主端子60に対しては、主面突起部82が挿入方向手前側に設けられる。また、固定部34が挿入方向手前側に設けられる主端子60に対しては、主面突起部82が挿入方向奥側に設けられる。
主面突起部82を、固定部34から離れた位置に設けることで、主端子60のうち、最も大きく動く部分の位置を規定することができる。このため、主端子60の位置を精度よく規定することができる。
また、それぞれの主端子60において、主面部30のX方向の中央よりも、固定部34側だけに主面突起部82を設けてもよい。この場合、厚みの小さい主面突起部82で、主端子60の位置を規定することができる。
また、それぞれの主端子60において、側面部35における側面突起部83の位置が、固定部34の位置に応じて異なってよい。例えば、側面突起部83は、側面部35のX方向の中央よりも固定部34側に設けられてよく、固定部34から離れた側に設けられてもよい。
以上説明した半導体装置100によれば、X、Y、Z方向において、主端子60をケース部10に押し当てることができ、主端子60の位置を高精度に規定できる。また、主端子60に外力が印加されても、主端子60の位置を維持することができる。このため、主端子60から底部16に印加される力を低減でき、外力に対する強度を向上させることができる。例えば、主端子60の主面部30をねじ等によって主面対向部55に締結する場合に生じる圧縮および引張応力に対する強度を向上させることができる。また、半導体装置100は、端面突起部81、主面突起部82および側面突起部83を備えていたが、他の例では、端面突起部81、主面突起部82および側面突起部83のうちのいずれか1種または2種だけを備えていてもよい。
図14は、第2の実施形態に係る半導体装置200の概要を示す斜視図である。半導体装置200は、半導体装置100の構成に対して、開口25および挿入部50を備えない点で相違する。他の構成は、半導体装置100と同一であってよい。
図15は、半導体装置200における、主端子60の概要を示す斜視図である。本例の主端子60は、一つの足部によって底部16に固定される。また、主端子60は、一つの側面部を有する。主面部30は、側面部から延伸して設けられる。
主端子配置部12には、主端子60が通過するスリット97が設けられる。主端子60において側面部および主面部30は同一の平面上に形成されており、スリット97の上方に主面部30が露出する。
蓋部24を底部16に被せることで、主端子60がスリット97を通過する。スリット97の上方に露出した主面部30を、主端子配置部12に向けて折り曲げることで、主端子配置部12と主面部30とを対向させる。
また、主端子配置部12のおもて面には、折り曲げられた主面部30の端面95と対向する位置に、端面対向部94が設けられる。端面対向部94と端面95の少なくとも一方には、端面突起部81が設けられる。このような構造によっても、主端子60の位置を精度よく規定することができる。
図16は、端面突起部81の形状の一例を示す側面図である。端面突起部81は、上側の端部にテーパー部84を有する。テーパー部84は、上側ほど厚みが減少している。これにより、主面部30を折り曲げて、端面突起部81と主面部30の端面95とを容易に接触させることができる。
図17は、半導体装置100に収容された電子回路を含む回路300の例を示す図である。本例の回路300は、電源210および負荷220の間に設けられた3相インバータ回路である。負荷220は例えば3相モーターである。回路300は、電源210から供給される電力を、3相の信号(交流電圧)に変換して負荷220に供給する。
回路300は、3相の信号に対応する3つのブリッジを有する。それぞれのブリッジは、正側配線と負側配線との間に、直列に設けられた上側アーム152および下側アーム154を有する。それぞれのアームは、IGBT等のトランジスタ202と、FWD等のダイオード204が設けられる。上側アーム152および下側アーム154の接続点から、各相の信号が出力される。
また、回路300は、2つのセンス部208を有する。一方のセンス部208は、上側アーム152および下側アーム154の接続点における電流を検出する。他方のセンス部208は、下側アーム154と基準電位の接続点における電流を検出する。
本例では、一つのブリッジにおける上側アーム152、下側アーム154およびセンス部208が、一つの半導体装置100に収容される。3つの主端子60がそれぞれ電源210および負荷220に接続されてよい。一対の制御端子40がそれぞれセンス部208およびゲート駆動部に接続されてよい。他の例では、一つのアームが一つの半導体装置100に収容されてよく、回路300全体が一つの半導体装置100に収容されてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・ケース部、12・・・主端子配置部、13・・・制御端子配置部、14・・・貫通孔、16・・・底部、18・・・貫通孔、20・・・基板、22・・・電子回路、24・・・蓋部、25・・・開口、26・・・押圧部、27・・・端面対向部、28・・・連結部、29・・・終端部、30・・・主面部、31・・・貫通孔、32・・・足部、33・・・延伸部、34・・・固定部、35・・・側面部、36・・・先端、40・・・制御端子、50・・・挿入部、51・・・ロック部、52・・・窪み、53・・・おもて面、54・・・側壁、55・・・主面対向部、60・・・主端子、61・・・端面、81・・・端面突起部、82・・・主面突起部、83・・・側面突起部、84・・・テーパー部、85・・・テーパー部、90・・・三角形、92・・・側面溝部、94・・・端面対向部、95・・・端面、97・・・スリット、100・・・半導体装置、152・・・上側アーム、154・・・下側アーム、200・・・半導体装置、202・・・トランジスタ、204・・・ダイオード、208・・・センス部、210・・・電源、220・・・負荷、300・・・回路

Claims (15)

  1. 主面部に貫通孔を有する端子部と、
    前記貫通孔と対向する位置に窪みを有するケース部と
    を備え、
    前記ケース部は、
    前記端子部の端面と対向する端面対向部と、
    半導体チップが載置され、前記端子部が固定される底部と
    を有し、
    前記端面対向部に端面突起部を設け、
    前記端面突起部は、全体が前記端子部の上端よりも前記底部側に配置されており、且つ、前記端子部の前記主面部と垂直な端面と接触し、
    前記端子部の端面は、前記端面突起部と対向する範囲において前記主面部と垂直である
    半導体装置。
  2. 前記ケース部は、
    前記底部の少なくとも一部を覆い、且つ、前記端子部の主面部を露出させる開口が設けられた蓋部と、
    前記蓋部の前記開口において、前記端子部の主面部と前記底部との間に挿入され、前記端子部の前記貫通孔と対向する位置に前記窪みを有する挿入部と
    を有し、
    前記挿入部の挿入方向において、前記端子部の前記端面と対向する前記蓋部に前記端面対向部が設けられる
    請求項1に記載の半導体装置。
  3. 前記端面突起部は、前記底部から離れるほど徐々に厚みが増加するテーパー部を有する
    請求項2に記載の半導体装置。
  4. 前記挿入部は、前記端子部の前記主面部と対向する主面対向部を有し、
    前記主面部と前記主面対向部の少なくとも一方に主面突起部を設けた
    請求項2に記載の半導体装置。
  5. 前記主面突起部を、前記端子部毎に少なくとも3つ設けた
    請求項4に記載の半導体装置。
  6. 前記端子部は、前記主面部と連結され、前記挿入部の側壁および前記蓋部の内壁に挟まれる側面部を有し、
    前記端子部の前記側面部と、前記挿入部の前記側壁の少なくとも一方に側面突起部を設けた
    請求項4または5に記載の半導体装置。
  7. 前記端子部の前記主面部と平行な方向において、前記端面突起部の幅が、前記端子部の前記端面の幅よりも大きい
    請求項1からの何れか一項に記載の半導体装置。
  8. 主面部に貫通孔を有する端子部と、
    前記貫通孔と対向する位置に窪みを有するケース部と
    を備え、
    前記ケース部は、前記端子部の端面と対向する端面対向部を有し、
    前記端面と前記端面対向部の少なくとも一方に端面突起部を設け、
    前記ケース部は、
    半導体チップが載置され、前記端子部が固定される底部と、
    前記底部の少なくとも一部を覆い、且つ、前記端子部の主面部を露出させる開口が設けられた蓋部と、
    前記蓋部の前記開口において、前記端子部の主面部と前記底部との間に挿入され、前記端子部の前記貫通孔と対向する位置に前記窪みを有する挿入部と
    を有し、
    前記挿入部の挿入方向において、前記端子部の前記端面と対向する前記蓋部に前記端面対向部が設けられ、
    前記挿入部は、前記端子部の前記主面部と対向する主面対向部を有し、
    前記主面部と前記主面対向部の少なくとも一方に主面突起部を設け、
    前記端子部は、前記主面部と連結され、前記挿入部の側壁および前記蓋部の内壁に挟まれる側面部を有し、
    前記端子部の前記側面部と、前記挿入部の前記側壁の少なくとも一方に側面突起部を設け、
    前記側面突起部は、前記挿入方向において、前記蓋部の前記端面対向部から離れるほど徐々に厚みが増加するテーパー部を有する
    半導体装置。
  9. 主面部に貫通孔を有する端子部と、
    前記貫通孔と対向する位置に窪みを有するケース部と
    を備え、
    前記ケース部は、前記端子部の端面と対向する端面対向部を有し、
    前記端面と前記端面対向部の少なくとも一方に端面突起部を設け、
    前記ケース部は、
    半導体チップが載置され、前記端子部が固定される底部と、
    前記底部の少なくとも一部を覆い、且つ、前記端子部の主面部を露出させる開口が設けられた蓋部と、
    前記蓋部の前記開口において、前記端子部の主面部と前記底部との間に挿入され、前記端子部の前記貫通孔と対向する位置に前記窪みを有する挿入部と
    を有し、
    前記挿入部の挿入方向において、前記端子部の前記端面と対向する前記蓋部に前記端面対向部が設けられ、
    前記挿入部は、前記端子部の前記主面部と対向する主面対向部を有し、
    前記主面部と前記主面対向部の少なくとも一方に主面突起部を設け、
    前記端子部は、前記主面部と連結され、前記挿入部の側壁および前記蓋部の内壁に挟まれる側面部を有し、
    前記端子部の前記側面部と、前記挿入部の前記側壁の少なくとも一方に側面突起部を設け、
    前記端子部は、前記側面部と連結され、且つ、前記ケース部の前記底部に固定される足部を更に備え、
    前記ケース部は、前記足部を前記ケース部の前記底部に向けて押圧する押圧部を有し、
    前記主面突起部は、前記挿入部の前記主面対向部に設けられ、前記端子部の前記主面部を前記ケース部の前記底部から離れる方向に押圧する
    半導体装置。
  10. 前記側面突起部は、前記端子部の前記側面部と平行な面内において、前記側面部と近接して設けられた2つの前記主面突起部と、前記押圧部および前記足部の接続点とで囲まれる三角形の内部に配置される
    請求項に記載の半導体装置。
  11. 前記挿入方向に沿って複数の前記端子部が配列され、
    それぞれの前記端子部に対応して、前記側面突起部が設けられる
    請求項に記載の半導体装置。
  12. 前記挿入方向において最も手前に設けられた前記端子部に対応して、前記端子部の前記側面部と、前記挿入部の前記側壁の一方に、前記側面突起部と嵌合する側面溝部が設けられている
    請求項11に記載の半導体装置。
  13. 前記足部は、
    前記挿入方向に延伸する延伸部と、
    前記延伸部の前記挿入方向におけるいずれかの端部から、前記ケース部の前記底部に向かって延伸して設けられ、前記底部に固定される固定部と
    を有し、
    少なくとも一つの前記端子部は、前記端面突起部に近い側の前記延伸部の端部に前記固定部が設けられ、
    少なくとも一つの前記端子部は、前記端面突起部から遠い側の前記延伸部の端部に前記固定部が設けられ、
    それぞれの前記端子部において、前記固定部の位置に応じて前記主面突起部の位置が異なる
    請求項11に記載の半導体装置。
  14. 前記端面突起部は、前記底部から離れるほど徐々に厚みが増加するテーパー部を有する
    請求項8から13のいずれか一項に記載の半導体装置。
  15. 前記主面突起部を、前記端子部毎に少なくとも3つ設けた
    請求項8から14のいずれか一項に記載の半導体装置。
JP2017561548A 2016-01-12 2016-12-08 半導体装置 Active JP6516024B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016003699 2016-01-12
JP2016003699 2016-01-12
PCT/JP2016/086642 WO2017122473A1 (ja) 2016-01-12 2016-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017122473A1 JPWO2017122473A1 (ja) 2018-04-19
JP6516024B2 true JP6516024B2 (ja) 2019-05-22

Family

ID=59311280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017561548A Active JP6516024B2 (ja) 2016-01-12 2016-12-08 半導体装置

Country Status (4)

Country Link
US (1) US10522434B2 (ja)
JP (1) JP6516024B2 (ja)
CN (1) CN107851633B (ja)
WO (1) WO2017122473A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204408B4 (de) 2018-03-22 2022-05-05 Danfoss Silicon Power Gmbh Stromschiene, verfahren zum herstellen derselben und leistungsmodul, welches eine solche aufweist
JP7275493B2 (ja) 2018-08-07 2023-05-18 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560909Y2 (ja) 1991-08-05 1998-01-26 日本インター株式会社 複合半導体装置
JPH11126842A (ja) * 1997-10-22 1999-05-11 Toshiba Corp 半導体装置
DE50013161D1 (de) 1999-03-17 2006-08-24 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP5972172B2 (ja) * 2010-11-16 2016-08-17 富士電機株式会社 半導体装置
JP5672370B2 (ja) * 2011-03-16 2015-02-18 富士電機株式会社 半導体モジュールおよびその製造方法
WO2013145619A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2013157467A1 (ja) * 2012-04-16 2013-10-24 富士電機株式会社 半導体装置および半導体装置用冷却器
CN105518851B (zh) 2014-03-19 2018-07-03 富士电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN107851633B (zh) 2021-05-18
JPWO2017122473A1 (ja) 2018-04-19
WO2017122473A1 (ja) 2017-07-20
US10522434B2 (en) 2019-12-31
CN107851633A (zh) 2018-03-27
US20180122715A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
JP6350765B2 (ja) 半導体装置
JP5211364B2 (ja) 半導体装置
US8975740B2 (en) Semiconductor module
KR101444550B1 (ko) 반도체 모듈
US10777473B2 (en) Semiconductor device
JP4858336B2 (ja) 電力用半導体装置
US8254126B2 (en) Electronic circuit device
JP6516024B2 (ja) 半導体装置
JP2020522897A (ja) パワー半導体モジュール
KR20160058083A (ko) 리드 프레임, 리드 프레임을 사용한 전자 제어 장치 및 리드 프레임 탑재 방법
CN107251670B (zh) 基板单元
JP4524229B2 (ja) 電装モジュール及び電装ユニット
JP2019009183A (ja) 半導体装置
JP2009295706A (ja) 電子制御装置
JP4736850B2 (ja) 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP2016115871A (ja) 電子機器
US20080135996A1 (en) Lead frame
KR101020363B1 (ko) 기판 모듈 및 기판의 위치 고정 방법
JP2023080456A (ja) 電流センサ及びそれを用いた電力変換装置
JP5045111B2 (ja) 半導体モジュール及びその製造方法
JP2023085776A (ja) 半導体モジュール
EP3079169A1 (en) Mounting unit
JP2014067824A (ja) 電気部品の取付構造
JP6516474B2 (ja) 電子機器及びその製造方法
CN116505294A (zh) 电子装置及其接地结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6516024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250