WO2019229829A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2019229829A1
WO2019229829A1 PCT/JP2018/020474 JP2018020474W WO2019229829A1 WO 2019229829 A1 WO2019229829 A1 WO 2019229829A1 JP 2018020474 W JP2018020474 W JP 2018020474W WO 2019229829 A1 WO2019229829 A1 WO 2019229829A1
Authority
WO
WIPO (PCT)
Prior art keywords
clip
semiconductor module
die pad
frame
locking portion
Prior art date
Application number
PCT/JP2018/020474
Other languages
English (en)
French (fr)
Inventor
博可 漆畑
隆 茂野
瑛基 伊藤
渉 木村
弘隆 遠藤
俊央 小池
俊紀 河野
Original Assignee
新電元工業株式会社
株式会社加藤電器製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社, 株式会社加藤電器製作所 filed Critical 新電元工業株式会社
Priority to CN201880001504.1A priority Critical patent/CN110945649B/zh
Priority to US16/093,037 priority patent/US10600725B2/en
Priority to PCT/JP2018/020474 priority patent/WO2019229829A1/ja
Priority to JP2018548148A priority patent/JP6437700B1/ja
Priority to TW107136422A priority patent/TWI716754B/zh
Priority to TW107134364A priority patent/TWI681512B/zh
Priority to NL2021767A priority patent/NL2021767B1/en
Priority to NL2021814A priority patent/NL2021814B1/en
Priority to US16/162,082 priority patent/US10784186B2/en
Publication of WO2019229829A1 publication Critical patent/WO2019229829A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体モジュールは、ダイパッドフレーム（ＤＦ）と、半導体チップ（ＣＸ）と、ダイパッド用導電性接続部材（Ａ２）と、第１のクリップフレーム（ＣＦ１）と、第１のクリップ用導電性接続部材（Ａ１）と、封止樹脂（Ｈ）とを備え、前記第１のクリップフレームの上面（ＣＦ１Ｅ）の端部には、前記半導体チップの上面から離間するように、前記第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部（ＤＹ）が設けられており、前記クリップ用係止部の下面には、溝（ＤＭ）が形成されている。

Description

半導体モジュール
　本発明は、半導体モジュールに関する。
　従来、半導体チップと、この半導体チップにボンディングワイヤにより電気的に接続されたリードフレームと、半導体チップとリードフレームとを封止する封止樹脂と、半導体チップに接着材等で接合されたダイパッドフレームと、を備えた半導体モジュールが知られている（例えば、特開平０６－２６０５７２、特開２００８－３１１３６６等参照）。
　このような、半導体モジュールでは、ダイパッドフレームの端部に突起部を設けることで、封止樹脂と当該ダイパッドフレームとの間の密着性を向上させている。
　しかしながら、このような半導体モジュールでは、半導体チップが配置されるダイパッドフレームＤＦの端部において、封止樹脂ＨのクラックＫや剥離が発生する問題がある（図１４、図１５）。
　ここで、このような半導体モジュールにおいて、半導体チップＣＸ上に配置されるクリップフレームＣＦ１の端部は、半導体チップＣＸに対して絶縁されている必要がある。
　さらに、半導体チップＣＸ上に配置されるクリップフレームＣＦ１の端部の近傍においても、上述のような封止樹脂ＨのクラックＱの発生し得る問題がある（図１５）。
　そこで、本発明は、半導体チップ上に配置されるクリップフレームの端部の近傍において、クリップフレームと半導体チップとの絶縁性を向上しつつ、封止樹脂のクラックの発生や剥離を抑制することができる半導体モジュールを提供することを目的とする。
　本発明の一態様に係る実施形態に従った半導体モジュールは、　 
　ダイパッドフレームと、
　前記ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、
　前記半導体チップの前記第２電極と前記ダイパッドフレームの上面との間に位置し、前記半導体チップの前記第２電極と前記ダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、
　前記半導体チップの上面に配置された第１のクリップフレームと、
　前記半導体チップの前記第１電極と前記第１のクリップフレームの下面との間に位置し、前記半導体チップの前記第１電極と前記第１のクリップフレームの下面とを電気的に接続する第１のクリップ用導電性接続部材と、
　前記半導体チップ、前記ダイパッドフレーム、前記第１のクリップフレーム、前記第１のクリップ用導電性接続部材、及び、前記ダイパッド用導電性接続部材を封止する封止樹脂と、を備え、
　前記第１のクリップフレームの上面の端部には、前記半導体チップの上面から離間するように、前記第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部が設けられており、
　前記クリップ用係止部の下面には、溝が形成されている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部の下面の前記溝が延在する長さ方向に垂直な前記溝の断面形状は、Ｖ字状の形状を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部の下面の前記溝は、レーザ照射、又は、押圧により形成されている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部の下面の前記溝は、前記第１のクリップフレームの上面の端部の周囲に沿って、設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部は、前記第１のクリップフレームの上面の端部の周囲に沿って、連続的に設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部の下面の前記溝は、前記第１のクリップフレームの上面の端部の周囲に沿って、複数本並んで設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部は、前記第１のクリップフレームの上面の端部から上方に突出する段差を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部は、前記第１のクリップフレームの上面の端部から上方に段階的に突出する複数の段差を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部の端部は、矩形の形状、又は、湾曲した形状を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部は、前記第１のクリップフレームの上面の端部を上方に押圧することで形成されている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記封止樹脂の線膨張係数は、前記ダイパッドフレーム及び前記第１のクリップフレームの線膨張係数よりも、小さく、且つ、前記半導体チップの線膨張係数よりも、大きい
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記半導体チップは、上面に前記第１電極よりも上面の面積が小さい第３電極が設けられており、
　前記半導体モジュールは、
　前記半導体チップの上面に前記第１のクリップフレームと隣接して配置され、前記第１のクリップフレームよりも上面の面積が小さい第２のクリップフレームと、
　前記半導体チップの前記第３電極と前記第２のクリップフレームの下面とを電気的に接続する第２のクリップ用導電性接続部材と、をさらに備える
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記半導体チップは、ＭＯＳトランジスタであり、
　前記第１電極は、前記ＭＯＳトランジスタのソース電極であり、
　前記第２電極は、前記ＭＯＳトランジスタのドレイン電極であり、
　前記第３電極は、前記ＭＯＳトランジスタのゲート電極である
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記第１のクリップ用導電性接続部材、第２のクリップ用導電性接続部材、及びダイパッド用導電性接続部材は、はんだ部材である
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記ダイパッドフレームは、
　前記ダイパッドフレームの本体の端部の上側に設けられ且つ前記ダイパッドフレームの前記本体の上面から前記ダイパッドフレームの前記本体の上面と平行な方向に延在し、前記封止樹脂との密着性を向上するための突起部を、有し、
　前記突起部の先端には、前記突起部の上面よりも部分的に上方に位置する係止部が設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記ダイパッドフレームの前記突起部は、前記突起部Ｔの上面に、前記ダイパッドフレームの前記本体の端部に沿って延在するように、レーザ照射により形成された１つ又は複数のレーザ溝が設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部の上面に前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、
　前記レーザ溝のうち第１のレーザ溝の底は、前記第１のレーザ溝の幅の中心よりも前記半導体チップが配置されるチップ領域側に偏って位置している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部の上面の前記第１のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部Ｔの上面の前記溝領域を通る垂直線から、前記係止部側に、傾いている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部の上面の前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、前記レーザ溝のうち第２のレーザ溝の底は、前記第２のレーザ溝の幅の中心よりも前記係止部側に偏って位置している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部の上面の前記第２のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部の上面の前記溝領域を通る垂直線から、前記半導体チップが配置されるチップ領域側に、傾いている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記レーザ照射によって、前記レーザ溝の内面および前記レーザ溝の周縁部が粗面化され、前記ダイパッドフレームの上面において、前記ダイパッド用導電性接続部材の濡れ広がりを抑制するようになっている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記ダイパッドフレームは、第１の辺、一端が前記第１の辺の一端に交わる第２の辺、一端が前記第１の辺の他端に一端が交わる第３の辺、及び、一端が前記第２の辺の他端に交わり且つ他端が前記第３の辺に交わる第４の辺を有し、
　前記突起部及び前記係止部は、前記第１、第２、及び第３の辺に沿った領域に形成されており、且つ、前記第４の辺に沿った領域には形成されておらず、
　前記ダイパッドフレームの上面の前記第４の辺に沿った前記領域には、前記本体を貫通し、前記封止樹脂との密着性を向上するための貫通孔が形成されており、
　前記突起部の上面に、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って延在するように、レーザ照射により形成された前記レーザ溝が設けられており、
　前記第４の辺に沿って、前記貫通孔が形成された前記領域と前記チップ領域との間に、レーザ照射により形成された１つ又は複数の追加レーザ溝が設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記レーザ溝は、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って連続的に設けられており、
　前記追加レーザ溝の本数は、前記レーザ溝の本数よりも、多い
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記レーザ溝と前記追加レーザ溝とが連通し、前記半導体チップが配置される前記ダイパッドフレームのチップ領域の外周を囲むように、形成されている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記ダイパッドフレームを構成する導電性金属材料は、銅材、又は、銅材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉの何れかの異種金属を添加した合金であり、前記ダイパッドフレームの表面はめっき処理されていない
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部の下面と前記突起部の下面との間の段差の高さは、前記係止部の上面と前記突起部の上面との間の段差の高さ以上である
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部の下面は、前記係止部の端部に向かって上方に傾斜している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部の下面は、前記クリップ用係止部の端部に向かって上方に傾斜している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部の上面は、前記クリップ用係止部の端部に向かって下方に傾斜している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部の下面に繋がる前記突起部の下面の端部は、湾曲した形状を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部の下面の端部は、湾曲した形状を有する
　ことを特徴とする。
　本発明の一態様に係る半導体モジュールは、ダイパッドフレームと、ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、半導体チップの第２電極とダイパッドフレームの上面との間に位置し、半導体チップの第２電極とダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、半導体チップの上面に配置された第１のクリップフレームと、半導体チップの第１電極と第１のクリップフレームの下面との間に位置し、半導体チップの第１電極と第１のクリップフレームの下面とを電気的に接続する第１のクリップ用導電性接続部材と、半導体チップ、ダイパッドフレーム、第１のクリップフレーム、第１のクリップ用導電性接続部材、及び、ダイパッド用導電性接続部材を封止する封止樹脂と、を備える。
　そして、第１のクリップフレームの上面の端部には、半導体チップの上面から離間するように、第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部が設けられている。
　そして、クリップ用係止部の下面には、溝が形成されている。
　これにより、第１のクリップフレームの端部と半導体チップとが離間しているため、第１のクリップフレームの端部が半導体チップに対して十分に絶縁することができる。
　さらに、第１のクリップフレームの端部のクリップ用係止部近傍において、当該クリップ用係止部の溝が、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
　このように、本発明の半導体モジュールによれば、半導体チップ上に配置されるクリップフレームの端部の近傍において、クリップフレームと半導体チップとの絶縁性を向上しつつ、封止樹脂のクラックの発生や剥離を抑制すことができる。
図１は、実施例１に係る半導体モジュール１００の構成の外観の一例を示す上面図である。 図２は、図１に示す半導体モジュール１００の構成の外観の一例を示す下面図である。 図３は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１の反対から見た側面図である。 図４は、図１に示す半導体モジュール１００の構成の外観の一例を示す第２の方向Ｄ２から見た側面図である。 図５は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１から見た側面図である。 図６は、図１に示す半導体モジュール１００の内部の構成の一例を示す上面図である。 図７は、図６に示す半導体モジュールのＮ－Ｎ線に沿った断面の一例を示す断面図である。 図８は、図６に示す半導体モジュールのＮ－Ｎ線に沿った断面の他の例を示す断面図である。 図９は、実施例２に係る半導体モジュールの断面の一例を示す断面図である。 図１０は、実施例２に係る半導体モジュールの断面の他の例を示す断面図である。 図１１は、実施例２に係る半導体モジュールのダイパッドフレームＤＦの上面の構成の一例を示す上面図である。 図１２は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝ＬＭを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。 図１３は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面に第１、第２のレーザ溝ＬＭａ、ＬＭｂを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。 図１４は、従来の半導体モジュールの構成の一例を示す下面図である。 図１５は、図１４に示す従来の半導体モジュールのＮ－Ｎ線に沿った断面の一例を示す図である。
　以下、本発明に係る実施形態について図面に基づいて説明する。
　図１は、実施例１に係る半導体モジュール１００の構成の外観の一例を示す上面図である。また、図２は、図１に示す半導体モジュール１００の構成の外観の一例を示す下面図である。また、図３は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１の反対から見た側面図である。また、図４は、図１に示す半導体モジュール１００の構成の外観の一例を示す第２の方向Ｄ２から見た側面図である。また、図５は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１から見た側面図である。また、図６は、図１に示す半導体モジュール１００の内部の構成の一例を示す上面図である。また、図７は、図６に示す半導体モジュールのＮ－Ｎ線に沿った断面の一例を示す断面図である。また、図８は、図６に示す半導体モジュールのＮ－Ｎ線に沿った断面の他の例を示す断面図である。なお、図６において、封止部材Ａは透視されるように表記されている。
　ここで、例えば、図１ないし図８に示すように、実施例１に係る半導体モジュール１００は、ダイパッドフレーム（リードフレーム）ＤＦと、半導体チップＣＸと、ダイパッド用導電性接続部材Ａ２と、封止樹脂Ｈと、第１のクリップフレームＣＦ１と、第１のクリップ用導電性接続部材Ａ１と、第２のクリップフレームＣＦ２と、第２のクリップ用導電性接続部材Ａ３と、を備える。
　本実施例では、この半導体モジュール１００は、３端子の半導体装置（ＭＯＳトランジスタ）として機能するようになっている。
　そして、半導体チップＣＸは、ダイパッドフレームＤＦの上面のチップ領域ＣＸａに配置されている。
　この半導体チップＣＸは、上面に第１電極（ソース電極）Ｓが設けられ且つ下面に第２電極（ドレイン電極）Ｄが設けられている。さらに、この半導体チップＣＸは、上面に第１電極Ｓよりも上面の面積が小さい第３電極（ゲート電極）Ｇが設けられている。
　なお、この半導体チップＣＸは、本実施例では、例えば、ＭＯＳトランジスタである。この場合、第１電極Ｓは、当該ＭＯＳトランジスタのソース電極である。そして、第２電極Ｄは、当該ＭＯＳトランジスタのドレイン電極である。また、第３電極Ｇは、当該ＭＯＳトランジスタのゲート電極である。
　また、ダイパッド用導電性接続部材Ａ２は、半導体チップＣＸの第２電極ＤとダイパッドフレームＤＦの上面との間に位置している。
　このダイパッド用導電性接続部材Ａ２は、半導体チップＣＸの第２電極ＤとダイパッドフレームＤＦの上面とを電気的に接続するようになっている。
　このダイパッド用導電性接続部材Ａ２は、例えば、はんだ部材である。
　また、第１のクリップフレームＣＦ１は、例えば、図６、図７に示すように、半導体チップＣＸの上面に配置されている。
　この第１のクリップフレームＣＦ１は、例えば、図１ないし図６に示すように、封止樹脂Ｈから突出した端子ＣＦ１ａ、ＣＦ１ｂ、ＣＦ１ｃを有する。
　また、この第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部には、例えば、図６、図７に示すように、半導体チップＣＸの上面から離間するように、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅよりも部分的に上方に位置するクリップ用係止部ＤＹが設けられている。
　このクリップ用係止部ＤＹにより、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部の近傍における封止樹脂Ｈが、モールドロックされるようになっている。
　ここで、特に、図７、図８に示すように、当該クリップ用係止部ＤＹの下面には、溝ＤＭが形成されている。
　このクリップ用係止部ＤＹの下面の溝ＤＭが延在する長さ方向に垂直な溝ＤＭの断面形状は、Ｖ字状の形状を有する。
　また、このクリップ用係止部ＤＹの下面の溝ＤＭは、レーザ照射、又は、押圧により形成されている。
　また、クリップ用係止部ＤＹの下面の溝ＤＭは、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部の周囲に沿って、設けられている。特に、このクリップ用係止部ＤＹは、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部の周囲に沿って、連続的に設けられている。
　このクリップ用係止部ＤＹの下面の溝ＤＭは、例えば、図７、図８に示すように、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部の周囲に沿って、複数本並んで設けられている。
　なお、図７、図８の例では、溝ＤＭが２本の場合を示しているが、１、若しくは３本以上であってもよい。
　また、このクリップ用係止部ＤＹは、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部から上方に突出する段差を有するようにしてもよい。
　また、クリップ用係止部ＤＹは、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部から上方に段階的に突出する複数（２段以上）の段差を有するようにしてもよい。
　なお、このクリップ用係止部ＤＹの端部Ｄａは、矩形の形状、又は、湾曲した形状を有するようにしてもよい。
　なお、クリップ用係止部ＤＹは、例えば、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部を上方に押圧することで形成されている。
　また、第１のクリップフレームＣＦ１は、例えば、図６に示すように、上方からの押圧により下方に突出した４個の凸部（ダボ部）ＣＦ１Ｄを有する。この４個の凸部ＣＦ１Ｄが、例えば、半導体チップＣＸの上面の第１電極（ソース電極）Ｓに、直接もしくは第１のクリップ用導電性接続部材Ａ１を介して接触するようになっている。
　また、第１のクリップ用導電性接続部材Ａ１は、例えば、図７、図８に示すように、半導体チップＣＸの第１電極Ｓと第１のクリップフレームＣＦ１の下面との間に位置している。
　そして、この第１のクリップ用導電性接続部材Ａ１は、半導体チップＣＸの第１電極Ｓと第１のクリップフレームＣＦ１の下面とを電気的に接続するようになっている。
　なお、この第１のクリップ用導電性接続部材Ａ１は、例えば、はんだ部材である。
　また、第２のクリップフレームＣＦ２は、半導体チップＣＸの上面に第１のクリップフレームＣＦ１と隣接して配置されている。
　この第２のクリップフレームＣＦ２は、封止樹脂Ｈから突出している端子ＣＦ２ａを有する。
　この第２のクリップフレームＣＦ２は、第１のクリップフレームＣＦ１よりも上面の面積が小さくなっている。
　また、第２のクリップ用導電性接続部材Ａ３は、半導体チップＣＸの第３電極Ｇと第２のクリップフレームＣＦ２の下面とを電気的に接続するようになっている。
　この第２のクリップ用導電性接続部材Ａ３は、例えば、はんだ部材である。
　また、封止樹脂Ｈは、半導体チップＣＸ、ダイパッドフレームＤＦ、第１のクリップフレームＣＦ１、第１のクリップ用導電性接続部材Ａ１、第２のクリップフレームＣＦ２、第２のクリップ用導電性接続部材Ａ３、及び、ダイパッド用導電性接続部材Ａ２を、封止するようになっている。
　なお、この封止樹脂Ｈの線膨張係数は、例えば、ダイパッドフレームＤＦ及び第１のクリップフレームＣＦ１の線膨張係数よりも、小さく、且つ、半導体チップＣＸの線膨張係数よりも、大きくなるように設定されている。
　ここで、ダイパッドフレーム（リードフレーム）ＤＦは、例えば、図６に示すように、第１の辺ＤＦ１、一端がこの第１の辺ＤＦ１の一端に交わる第２の辺ＤＦ２、一端が第１の辺ＤＦ１の他端に一端が交わる第３の辺ＤＦ３、及び、一端が第２の辺ＤＦ２の他端に交わり且つ他端が第３の辺ＤＦ３に交わる第４の辺ＤＦを有する。
　すなわち、このダイパッドフレームＤＦは、略矩形の形状を有する。
　このダイパッドフレームＤＦは、封止樹脂Ｈとの密着性を向上するための突起部Ｔを、有する。
　そして、当該突起部Ｔは、例えば、図６、図７に示すように、ダイパッドフレームＤＦの本体Ｂの端部Ｂａの上側に設けられ且つダイパッドフレームＤＦの本体Ｂの上面からダイパッドフレームＤＦの本体Ｂの上面と平行な方向（例えば第２の方向Ｄ２）に延在している。
　この突起部Ｔの当該構成により、ダイパッドフレームＤＦと封止樹脂Ｈとの密着性を向上することができるようになっている。
　ここで、突起部Ｔの先端には、突起部Ｔの上面よりも部分的に上方に位置する係止部Ｕが設けられている。
　当該係止部Ｕは、例えば、図７に示すように、突起部Ｔの先端Ｔａの上面から上方に突出する段差Ｕｂを有する。さらに、当該係止部Ｕは、下面に、先端に向かって上方に変化する段差Ｕｃを有するようにしてもよい。
　これにより、突起部Ｔの先端の上面近傍における封止樹脂Ｈを係止して、モールドロックすることができる。
　なお、当該係止部Ｕの段差Ｕｂは、例えば、突起部Ｔの先端を上方に押圧（プレス）することで形成される。
　なお、当該係止部Ｕは、例えば、図８に示すように、突起部Ｔの先端Ｔａの上面から上方に段階的（階段状）に突出する複数（２段以上）の段差Ｕｂを有するようにしてもよい。さらに、当該係止部Ｕは、下面に、先端に向かって上方に階段状に設けられた複数（２段以上）の段差Ｕｃを有するようにしてもよい。
　これにより、突起部Ｔの先端の上面近傍における封止樹脂Ｈを、当該突起部Ｔの先端の上面から上方に段階的（階段状）に突出する複数（２段以上）の段差Ｕｂにより係止して、確実にモールドロックすることができる。
　なお、当該係止部Ｕの段差Ｕｂは、例えば、突起部Ｔの先端を上方に複数回押圧（プレス）することで形成される。
　また、係止部Ｕの上部の高さは、例えば、図７、図８に示すように、ダイパッド用導電性接続部材Ａ２の流れ止めをするように、ダイパッド用導電性接続部材Ａ２の上部の高さよりも、高くなるように設定してもよい。
　また、例えば、図７、図８に示すように、突起部Ｔが延在する方向（例えば第２の方向Ｄ２）において、係止部Ｕの長さは、突起部Ｔのうち係止部Ｕを除く部分の長さよりも、短くなるように設定されている。なお、必要に応じて、係止部Ｕの長さは、突起部Ｔのうち係止部Ｕを除く部分の長さ以上になるように設定されていてもよい。
　なお、当該係止部Ｕの端部Ｕａは、例えば、矩形の形状、又は、湾曲した形状を有するようにしてもよい。
　なお、ダイパッドフレームＤＦを構成する導電性金属材料は、銅（Ｃｕ）材、又は、銅（Ｃｕ）材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉ等の異種金属を添加した合金である。そして、当該ダイパッドフレームＤＦの表面はめっき処理されていないが、必要に応じて当該ダイパッドフレームＤＦの表面はめっき処理されているようにしてもよい。
　これにより、ダイパッドフレームＤＦの形成を容易にすることができる。
　また、突起部Ｔは、例えば、図６に示すように、ダイパッドフレームＤＦの本体Ｂの上面の端部Ｂａの周囲に沿って（第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿って）、連続的に設けられている。
　また、突起部Ｔ及び係止部Ｕは、図６に示すように、第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿った領域に形成されており、且つ、第４の辺ＤＦ４に沿った領域には形成されていない。
　また、図６に示すように、ダイパッドフレームＤＦの上面の第４の辺ＤＦ４に沿った領域には、本体Ｂを貫通し、封止樹脂Ｈとの密着性を向上するための貫通孔Ｚが形成されている。
　この貫通孔Ｚ内において、封止樹脂Ｈにより封止される側のダイパッドフレームＤＦの部分は、突起部Ｔの厚さ（ダイパッドフレームＤＦの中心部分の半分の厚さ）と同じ厚さになっている。これにより、ダイパッドフレームＤＦと封止樹脂Ｈとの密着性を向上することができる。
　なお、当該係止部Ｕは、例えば、突起部Ｔの厚さと同じ厚さを有するようにしてもよい。
　また、係止部Ｕの下面Ｕ１と突起部Ｔの下面Ｔ１との間の段差Ｕｃの高さＵｃｈは、係止部Ｕの上面Ｕ２と突起部Ｔの上面Ｔ２との間の段差Ｕｂの高さＵｂｈ以上であるようにしてもよい（図７）。
　なお、係止部Ｕの下面Ｕ１は、当該係止部Ｕの端部に向かって上方に傾斜しているようにしてもよい（図７の領域ＵＲ）。これにより、封止樹脂Ｈの応力を低減することができる。
　なお、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部には、半導体チップＣＸの上面から離間するように、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅよりも部分的に上方に位置する当該クリップ用係止部ＤＹが設けられており、当該クリップ用係止部ＤＹの下面ＤＹ１は、クリップ用係止部ＤＹの端部に向かって上方に傾斜しているようにしてもよい（図７の領域ＤＹＲ１）。これにより、クリップ用係止部ＤＹと半導体チップＣＸの下面ＤＹ１との間の絶縁性をさらに向上することができる。
　なお、クリップ用係止部ＤＹの上面ＤＹ２は、クリップ用係止部ＤＹの端部に向かって下方に傾斜しているようにしてもよい（図７の領域ＤＹＲ２）。これにより、クリップ用係止部ＤＹの端部における封止樹脂Ｈの応力を低減しつつ、クリップ用係止部ＤＹの端部と封止樹脂Ｈとの密着性を向上することができる。
　なお、係止部Ｕの下面Ｕ１に繋がる突起部Ｔの下面の端部Ｔｂ（図７）は、矩形の形状に代えて、湾曲した形状を有するようにしてもよい。これにより、突起部Ｔの端部Ｔｂにおける封止樹脂Ｈの応力を低減することができる。
　なお、係止部Ｕの下面Ｕ１の端部Ｕｄ（図７）は、矩形の形状に代えて、湾曲した形状を有するようにしてもよい。これにより、係止部Ｕの端部Ｕｄにおける封止樹脂Ｈの応力を低減することができる。
　以上のように、既述のような構成を有する半導体モジュール１００は、ダイパッドフレームの突起部Ｔの先端の係止部Ｕが、ダイパッド用導電性接続部材を堰き止めることができる。
　さらに、ダイパッドフレームの突起部Ｔの先端近傍において、当該係止部Ｕが、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
　すなわち、実施例１に係る半導体モジュールによれば、半導体チップ上に配置されるクリップフレームの端部の近傍において、クリップフレームと半導体チップとの絶縁性を向上しつつ、封止樹脂のクラックの発生や剥離を抑制すことができる。
　さらに、実施例１に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
　本実施例２では、半導体モジュールのダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝が設けられた構成の一例について説明する。
　図９は、実施例２に係る半導体モジュールの断面の一例を示す断面図である。また、図１０は、実施例２に係る半導体モジュールの断面の他の例を示す断面図である。また、図１１は、実施例２に係る半導体モジュールのダイパッドフレームＤＦの上面の構成の一例を示す上面図である。また、図１２は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝ＬＭを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。また、図１３は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面に第１、第２のレーザ溝ＬＭａ、ＬＭｂを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。
　なお、図９、図１０の半導体モジュールの断面は、実施例１の図６のＮ－Ｎ線に沿った断面に当該溝が追加されたものである。また、図１１に示す実施例２に係る半導体モジュールのダイパッドフレームＤＦは、実施例１の図１ないし図６に示す半導体モジュール１００に適用される。
　例えば、図９ないし図１１に示すように、ダイパッドフレームＤＦの突起部Ｔは、突起部Ｔの上面に、ダイパッドフレームＤＦの本体Ｂの端部Ｂａに沿って延在するように、レーザ照射により形成された１つ又は複数のレーザ溝ＬＭ（ＬＭ１、ＬＭ２、ＬＭ３）が設けられている。
　そして、突起部Ｔの上面にレーザ溝ＬＭが延在する長さ方向（例えば、図９、図１０の第１の方向Ｄ１）に垂直なレーザ溝ＬＭの断面形状は、Ｖ字形状を有する。
　なお、突起部Ｔの上面にレーザ溝ＬＭが延在する長さ方向（例えば、図９、図１０の第１の方向Ｄ１）に垂直なレーザ溝ＬＭの断面形状は、Ｕ字形状を有するようにしてもよい。
　また、ダイパッドフレームＤＦは、例えば、図１１に示すように、第１の辺ＤＦ１、一端がこの第１の辺ＤＦ１の一端に交わる第２の辺ＤＦ２、一端が第１の辺ＤＦ１の他端に一端が交わる第３の辺ＤＦ３、及び、一端が第２の辺ＤＦ２の他端に交わり且つ他端が第３の辺ＤＦ３に交わる第４の辺ＤＦを有する。
　すなわち、このダイパッドフレームＤＦは、実施例１と同様に、略矩形の形状を有する。
　また、突起部Ｔ及び係止部Ｕは、図１１に示すように、第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿った領域に形成されており、且つ、第４の辺ＤＦ４に沿った領域には形成されていない。
　また、図１１に示すように、ダイパッドフレームＤＦの上面の第４の辺ＤＦ４に沿った領域には、本体Ｂを貫通し、封止樹脂Ｈとの密着性を向上するための貫通孔Ｚが形成されている。
　特に、本実施例２では、図１１に示すように、突起部Ｔの上面に、ダイパッドフレームＤＦの第１、第２、及び第３の辺Ｆ１、ＤＦ２、ＤＦ３に沿って延在するように、レーザ照射により形成されたレーザ溝ＬＭ（ＬＭ１、ＬＭ２、ＬＭ３）が設けられている。
　さらに、本実施例２では、図１１に示す第４の辺ＤＦ４に沿って、貫通孔Ｚが形成された領域とチップ領域ＣＸとの間に、レーザ照射により形成された複数の追加レーザ溝ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄが設けられている。
　なお、図１１の例では、追加レーザ溝が４本の場合を示しているが、１～３本、若しくは、５本以上であってもよい。
　また、例えば、図１１に示すように、レーザ溝ＬＭ１、ＬＭ２、ＬＭ３は、ダイパッドフレームＤＦの第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿って連続的に設けられている。
　また、例えば、図１１に示すように、追加レーザ溝ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄの本数（図１１の例では４本）は、連続するレーザ溝ＬＭ１、ＬＭ２、ＬＭ３の本数（図１１の例では１本）よりも、多くなるように設定されている。
　また、例えば、図１１に示すように、連続するレーザ溝ＬＭ１、ＬＭ２、ＬＭ３と追加レーザ溝ＬＭ４ａとが連通し、半導体チップＣＸが配置されるダイパッドフレームＤＦのチップ領域ＣＸａの外周を囲むように、形成されている。
　なお、実施例１と同様に、ダイパッドフレームＤＦを構成する導電性金属材料は、銅（Ｃｕ）材、又は、銅（Ｃｕ）材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉ等の異種金属を添加した合金である。そして、当該ダイパッドフレームＤＦの表面はめっき処理されていないが、必要に応じて当該ダイパッドフレームＤＦの表面はめっき処理されているようにしてもよい。
　これにより、ダイパッドフレームＤＦの形成を容易にすることができる。
　ここで、例えば、図１２に示すように、レーザ溝ＬＭを形成する場合において、突起部Ｔの上面のレーザ溝ＬＭが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐと平行に設定する。
　これにより、レーザ溝ＬＭの底が、レーザ溝ＬＭの幅（例えば、第２の方向Ｄ２の幅）の中心を通るように、断面形状が略Ｖ字形状のレーザ溝ＬＭを形成することができる。
　特に、このレーザ照射によって、レーザ溝ＬＭの内面およびレーザ溝ＬＭの周縁部が粗面化され、ダイパッドフレームＤＦの上面において、ダイパッド用導電性接続部材Ａ２の濡れ広がりを抑制するようになっている。
　また、例えば、図１３に示すように、レーザ溝ＬＭのうち第１のレーザ溝ＬＭａの底ＬＭａｓは、第１のレーザ溝ＬＭａの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭａｍよりも半導体チップＣＸが配置されるチップ領域ＣＸａ側に偏って（近接して）位置するようにしてもよい。
　これにより、封止樹脂Ｈのモールドロックをより確実に実施することができる。
　ここで、当該第１のレーザ溝ＬＭａを形成する場合には、例えば、図１３に示すように、突起部Ｔの上面の第１のレーザ溝ＬＭａが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬａは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐから、係止部Ｕ側に、傾くように設定する。
　これにより、第１のレーザ溝ＬＭａの底ＬＭａｓが、第１のレーザ溝ＬＭａの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭａｍよりもチップ領域ＣＸａ側に偏って（近接して）位置するように、第１のレーザ溝ＬＭａを形成することができる。
　また、例えば、図１３に示すように、レーザ溝ＬＭのうち第２のレーザ溝ＬＭｂの底ＬＭｂｓは、第２のレーザ溝ＬＭｂの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭｂｍよりも係止部Ｕ側に偏って（近接して）位置するようにしてもよい。
　これにより、例えば、ダイパッド用導電性接続部材Ａ２の流れ止めをより確実に実施することができる。
　ここで、当該第２のレーザ溝ＬＭｂを形成する場合には、例えば、図１３に示すように、突起部Ｔの上面の第２のレーザ溝ＬＭｂが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬｂは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐから、半導体チップＣＸが配置されるチップ領域ＣＸａ側に、傾くように設定する。
　これにより、第２のレーザ溝ＬＭｂの底ＬＭｂｓが、第２のレーザ溝ＬＭｂの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭｂｍよりも係止部Ｕ側に偏って（近接して）位置するように、第２のレーザ溝ＬＭｂを形成することができる。
　なお、この実施例２におけるその他の半導体モジュールの構成は、実施例１と同様である。
　すなわち、実施例２に係る半導体モジュールによれば、半導体チップ上に配置されるクリップフレームの端部の近傍において、クリップフレームと半導体チップとの絶縁性を向上しつつ、封止樹脂のクラックの発生や剥離を抑制すことができる。
　さらに、実施例２に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
　既述の実施例１では、半導体チップＣＸが、ＭＯＳＦＥＴである例について説明したが、他の半導体素子を適用するようにしてもよい。
　すなわち、半導体チップＣＸは、例えば、ダイオードやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、他のＦＥＴ等を適用するようにしてもよい。
　なお、この実施例３におけるその他の半導体モジュールの構成は、実施例１又は実施例２と同様である。
　すなわち、実施例３に係る半導体モジュールによれば、半導体チップ上に配置されるクリップフレームの端部の近傍において、クリップフレームと半導体チップとの絶縁性を向上しつつ、封止樹脂のクラックの発生や剥離を抑制すことができる。
　さらに、実施例３に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
　以上のように、本発明の一態様に係る半導体モジュールは、ダイパッドフレームと、ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、半導体チップの第２電極とダイパッドフレームの上面との間に位置し、半導体チップの第２電極とダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、半導体チップの上面に配置された第１のクリップフレームと、半導体チップの第１電極と第１のクリップフレームの下面との間に位置し、半導体チップの第１電極と第１のクリップフレームの下面とを電気的に接続する第１のクリップ用導電性接続部材と、半導体チップ、ダイパッドフレーム、第１のクリップフレーム、第１のクリップ用導電性接続部材、及び、ダイパッド用導電性接続部材を封止する封止樹脂と、を備える。
　そして、第１のクリップフレームの上面の端部には、半導体チップの上面から離間するように、第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部が設けられている。
　そして、クリップ用係止部の下面には、溝が形成されている。
　これにより、第１のクリップフレームの端部と半導体チップとが離間しているため、第１のクリップフレームの端部が半導体チップに対して十分に絶縁することができる。
　さらに、第１のクリップフレームの端部のクリップ用係止部近傍において、当該クリップ用係止部の溝が、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
　このように、本発明の半導体モジュールによれば、半導体チップ上に配置されるクリップフレームの端部の近傍において、クリップフレームと半導体チップとの絶縁性を向上しつつ、封止樹脂のクラックの発生や剥離を抑制すことができる。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００　半導体モジュール
ＤＦ　ダイパッドフレーム（リードフレーム）
ＣＸ　半導体チップ
Ａ２　ダイパッド用導電性接続部材
Ｈ　封止樹脂
ＣＦ１　第１のクリップフレーム
Ａ１　第１のクリップ用導電性接続部材
ＣＦ２　第２のクリップフレーム
Ａ３　第２のクリップ用導電性接続部材
ＤＦ１　第１の辺
ＤＦ２　第２の辺
ＤＦ３　第３の辺
ＤＦ４　第４の辺
Ｔ　突起部
Ｂ　本体
ＬＭ　レーザ溝
ＬＭ１、ＬＭ２、ＬＭ３　レーザ溝　
ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄ　追加レーザ溝

Claims (31)

  1. 　ダイパッドフレームと、
    　前記ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、
    　前記半導体チップの前記第２電極と前記ダイパッドフレームの上面との間に位置し、前記半導体チップの前記第２電極と前記ダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、
    　前記半導体チップの上面に配置された第１のクリップフレームと、
    　前記半導体チップの前記第１電極と前記第１のクリップフレームの下面との間に位置し、前記半導体チップの前記第１電極と前記第１のクリップフレームの下面とを電気的に接続する第１のクリップ用導電性接続部材と、
    　前記半導体チップ、前記ダイパッドフレーム、前記第１のクリップフレーム、前記第１のクリップ用導電性接続部材、及び、前記ダイパッド用導電性接続部材を封止する封止樹脂と、を備え、
    　前記第１のクリップフレームの上面の端部には、前記半導体チップの上面から離間するように、前記第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部が設けられており、
    　前記クリップ用係止部の下面には、溝が形成されている
    　ことを特徴とする半導体モジュール。
  2. 　前記クリップ用係止部の下面の前記溝が延在する長さ方向に垂直な前記溝の断面形状は、Ｖ字状の形状を有する
    　ことを特徴とする請求項１に記載の半導体モジュール。
  3. 　前記クリップ用係止部の下面の前記溝は、レーザ照射、又は、押圧により形成されている
    　ことを特徴とする請求項２に記載の半導体モジュール。
  4. 　前記クリップ用係止部の下面の前記溝は、前記第１のクリップフレームの上面の端部の周囲に沿って、設けられている
    　ことを特徴とする請求項２に記載の半導体モジュール。
  5. 　前記クリップ用係止部は、前記第１のクリップフレームの上面の端部の周囲に沿って、連続的に設けられている
    　ことを特徴とする請求項４に記載の半導体モジュール。
  6. 　前記クリップ用係止部の下面の前記溝は、前記第１のクリップフレームの上面の端部の周囲に沿って、複数本並んで設けられている
    　ことを特徴とする請求項５に記載の半導体モジュール。
  7. 　前記クリップ用係止部は、前記第１のクリップフレームの上面の端部から上方に突出する段差を有する
    　ことを特徴とする請求項１に記載の半導体モジュール。
  8. 　前記クリップ用係止部は、前記第１のクリップフレームの上面の端部から上方に段階的に突出する複数の段差を有する
    　ことを特徴とする請求項７に記載の半導体モジュール。
  9. 　前記クリップ用係止部の端部は、矩形の形状、又は、湾曲した形状を有する
    　ことを特徴とする請求項２に記載の半導体モジュール。
  10. 　前記クリップ用係止部は、前記第１のクリップフレームの上面の端部を上方に押圧することで形成されている
    　ことを特徴とする請求項８に記載の半導体モジュール。
  11. 　前記封止樹脂の線膨張係数は、前記ダイパッドフレーム及び前記第１のクリップフレームの線膨張係数よりも、小さく、且つ、前記半導体チップの線膨張係数よりも、大きい
    　ことを特徴とする請求項１に記載の半導体モジュール。
  12. 　前記半導体チップは、上面に前記第１電極よりも上面の面積が小さい第３電極が設けられており、
    　前記半導体モジュールは、
    　前記半導体チップの上面に前記第１のクリップフレームと隣接して配置され、前記第１のクリップフレームよりも上面の面積が小さい第２のクリップフレームと、
    　前記半導体チップの前記第３電極と前記第２のクリップフレームの下面とを電気的に接続する第２のクリップ用導電性接続部材と、をさらに備える
    　ことを特徴とする請求項１に記載の半導体モジュール。
  13. 　前記半導体チップは、ＭＯＳトランジスタであり、
    　前記第１電極は、前記ＭＯＳトランジスタのソース電極であり、
    　前記第２電極は、前記ＭＯＳトランジスタのドレイン電極であり、
    　前記第３電極は、前記ＭＯＳトランジスタのゲート電極である
    　ことを特徴とする請求項１２に記載の半導体モジュール。
  14. 　前記第１のクリップ用導電性接続部材、第２のクリップ用導電性接続部材、及びダイパッド用導電性接続部材は、はんだ部材である
    　ことを特徴とする請求項１３に記載の半導体モジュール。
  15. 　前記ダイパッドフレームは、
    　前記ダイパッドフレームの本体の端部の上側に設けられ且つ前記ダイパッドフレームの前記本体の上面から前記ダイパッドフレームの前記本体の上面と平行な方向に延在し、前記封止樹脂との密着性を向上するための突起部を、有し、
    　前記突起部の先端には、前記突起部の上面よりも部分的に上方に位置する係止部が設けられている
    　ことを特徴とする請求項１に記載の半導体モジュール。
  16. 　前記ダイパッドフレームの前記突起部は、前記突起部Ｔの上面に、前記ダイパッドフレームの前記本体の端部に沿って延在するように、レーザ照射により形成された１つ又は複数のレーザ溝が設けられている
    　ことを特徴とする請求項１５に記載の半導体モジュール。
  17. 　前記突起部の上面に前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、
    　前記レーザ溝のうち第１のレーザ溝の底は、前記第１のレーザ溝の幅の中心よりも前記半導体チップが配置されるチップ領域側に偏って位置している
    　ことを特徴とする請求項１６に記載の半導体モジュール。
  18. 　前記突起部の上面の前記第１のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部Ｔの上面の前記溝領域を通る垂直線から、前記係止部側に、傾いている
    　ことを特徴とする請求項１７に記載の半導体モジュール。
  19. 　前記突起部の上面の前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、前記レーザ溝のうち第２のレーザ溝の底は、前記第２のレーザ溝の幅の中心よりも前記係止部側に偏って位置している
    　ことを特徴とする請求項１６ないし１８のいずれか一項に記載の半導体モジュール。
  20. 　前記突起部の上面の前記第２のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部の上面の前記溝領域を通る垂直線から、前記半導体チップが配置されるチップ領域側に、傾いている
    　ことを特徴とする請求項１９に記載の半導体モジュール。
  21. 　前記レーザ照射によって、前記レーザ溝の内面および前記レーザ溝の周縁部が粗面化され、前記ダイパッドフレームの上面において、前記ダイパッド用導電性接続部材の濡れ広がりを抑制するようになっている
    　ことを特徴とする請求項１６に記載の半導体モジュール。
  22. 　前記ダイパッドフレームは、第１の辺、一端が前記第１の辺の一端に交わる第２の辺、一端が前記第１の辺の他端に一端が交わる第３の辺、及び、一端が前記第２の辺の他端に交わり且つ他端が前記第３の辺に交わる第４の辺を有し、
    　前記突起部及び前記係止部は、前記第１、第２、及び第３の辺に沿った領域に形成されており、且つ、前記第４の辺に沿った領域には形成されておらず、
    　前記ダイパッドフレームの上面の前記第４の辺に沿った前記領域には、前記本体を貫通し、前記封止樹脂との密着性を向上するための貫通孔が形成されており、
    　前記突起部の上面に、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って延在するように、レーザ照射により形成された前記レーザ溝が設けられており、
    　前記第４の辺に沿って、前記貫通孔が形成された前記領域と前記チップ領域との間に、レーザ照射により形成された１つ又は複数の追加レーザ溝が設けられている
    　ことを特徴とする請求項１６に記載の半導体モジュール。
  23. 　前記レーザ溝は、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って連続的に設けられており、
    　前記追加レーザ溝の本数は、前記レーザ溝の本数よりも、多い
    　ことを特徴とする請求項２２に記載の半導体モジュール。
  24. 　前記レーザ溝と前記追加レーザ溝とが連通し、前記半導体チップが配置される前記ダイパッドフレームのチップ領域の外周を囲むように、形成されている
    　ことを特徴とする請求項２２に記載の半導体モジュール。
  25. 　前記ダイパッドフレームを構成する導電性金属材料は、銅材、又は、銅材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉの何れかの異種金属を添加した合金であり、前記ダイパッドフレームの表面はめっき処理されていない
    　ことを特徴とする請求項１６に記載の半導体モジュール。
  26. 　前記係止部の下面と前記突起部の下面との間の段差の高さは、前記係止部の上面と前記突起部の上面との間の段差の高さ以上である
    　ことを特徴とする請求項１５に記載の半導体モジュール。
  27. 　前記係止部の下面は、前記係止部の端部に向かって上方に傾斜している
    　ことを特徴とする請求項１５に記載の半導体モジュール。
  28. 　前記クリップ用係止部の下面は、前記クリップ用係止部の端部に向かって上方に傾斜している
    　ことを特徴とする請求項１に記載の半導体モジュール。
  29. 　前記クリップ用係止部の上面は、前記クリップ用係止部の端部に向かって下方に傾斜している
    　ことを特徴とする請求項２８に記載の半導体モジュール。
  30. 　前記係止部の下面に繋がる前記突起部の下面の端部は、湾曲した形状を有する
    　ことを特徴とする請求項１５に記載の半導体モジュール。
  31. 　前記係止部の下面の端部は、湾曲した形状を有する
    　ことを特徴とする請求項１５に記載の半導体モジュール。
PCT/JP2018/020474 2018-05-29 2018-05-29 半導体モジュール WO2019229829A1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
CN201880001504.1A CN110945649B (zh) 2018-05-29 2018-05-29 半导体模块
US16/093,037 US10600725B2 (en) 2018-05-29 2018-05-29 Semiconductor module having a grooved clip frame
PCT/JP2018/020474 WO2019229829A1 (ja) 2018-05-29 2018-05-29 半導体モジュール
JP2018548148A JP6437700B1 (ja) 2018-05-29 2018-05-29 半導体モジュール
TW107136422A TWI716754B (zh) 2018-05-29 2018-09-28 半導體模組
TW107134364A TWI681512B (zh) 2018-05-29 2018-09-28 半導體模組
NL2021767A NL2021767B1 (en) 2018-05-29 2018-10-05 Semiconductor module
NL2021814A NL2021814B1 (en) 2018-05-29 2018-10-15 Semiconductor module
US16/162,082 US10784186B2 (en) 2018-05-29 2018-10-16 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/020474 WO2019229829A1 (ja) 2018-05-29 2018-05-29 半導体モジュール

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/093,037 A-371-Of-International US10600725B2 (en) 2018-05-29 2018-05-29 Semiconductor module having a grooved clip frame
US16/162,082 Division US10784186B2 (en) 2018-05-29 2018-10-16 Semiconductor module

Publications (1)

Publication Number Publication Date
WO2019229829A1 true WO2019229829A1 (ja) 2019-12-05

Family

ID=64655937

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/020474 WO2019229829A1 (ja) 2018-05-29 2018-05-29 半導体モジュール

Country Status (6)

Country Link
US (2) US10600725B2 (ja)
JP (1) JP6437700B1 (ja)
CN (1) CN110945649B (ja)
NL (2) NL2021767B1 (ja)
TW (2) TWI716754B (ja)
WO (1) WO2019229829A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393774B2 (en) * 2019-08-21 2022-07-19 Stmicroelectronics, Inc. Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads
US11594474B2 (en) * 2021-04-30 2023-02-28 Texas Instruments Incorporated Bondwire protrusions on conductive members

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178296A1 (ja) * 2014-05-20 2015-11-26 三菱電機株式会社 電力用半導体装置
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260572A (ja) 1993-03-05 1994-09-16 Hitachi Cable Ltd 半導体装置
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
US6068191A (en) * 1996-08-01 2000-05-30 Siemens Aktiengesellschaft Smart card with card body and semiconductor chip on a leadframe
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
US6459147B1 (en) 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
EP1366521A2 (en) * 2000-08-18 2003-12-03 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and a support plate, and a semiconductor device obtained by means of said method
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
AU2003242873A1 (en) * 2002-06-06 2003-12-22 Koninklijke Philips Electronics N.V. Quad flat non-leaded package comprising a semiconductor device
EP1478014A1 (en) * 2003-05-13 2004-11-17 Perspa b.v. Improved production method for QFN leadframes
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US7476816B2 (en) * 2003-08-26 2009-01-13 Allegro Microsystems, Inc. Current sensor
US20050189626A1 (en) * 2004-01-29 2005-09-01 Tan Xiaochun Semiconductor device support structures
US20050224925A1 (en) 2004-04-01 2005-10-13 Peter Chou Lead frame having a tilt flap for locking molding compound and semiconductor device having the same
EP1905077B1 (en) * 2005-07-08 2012-05-23 Nxp B.V. Semiconductor device
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7859089B2 (en) * 2006-05-04 2010-12-28 International Rectifier Corporation Copper straps
JP2008270302A (ja) 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2008311366A (ja) 2007-06-13 2008-12-25 Denso Corp 樹脂封止型半導体装置
US7781899B2 (en) * 2008-02-27 2010-08-24 Infineon Technologies Ag Leadframe having mold lock vent
US9202777B2 (en) 2008-05-30 2015-12-01 Stats Chippac Ltd. Semiconductor package system with cut multiple lead pads
US7821113B2 (en) 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8692370B2 (en) * 2009-02-27 2014-04-08 Semiconductor Components Industries, Llc Semiconductor device with copper wire ball-bonded to electrode pad including buffer layer
US8692730B2 (en) * 2009-03-03 2014-04-08 Hitachi Metals, Ltd. Mobile communication base station antenna
WO2011049128A1 (ja) * 2009-10-20 2011-04-28 ローム株式会社 半導体装置および半導体装置の製造方法
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US20110260314A1 (en) * 2010-04-27 2011-10-27 Stmicroelectronics S.R.L. Die package and corresponding method for realizing a double side cooling of a die package
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
US9831393B2 (en) 2010-07-30 2017-11-28 Cree Hong Kong Limited Water resistant surface mount device package
US8404524B2 (en) * 2010-09-16 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with paddle molding and method of manufacture thereof
US8304868B2 (en) * 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
KR101398016B1 (ko) 2012-08-08 2014-05-30 앰코 테크놀로지 코리아 주식회사 리드 프레임 패키지 및 그 제조 방법
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
CN203850338U (zh) * 2013-03-29 2014-09-24 株式会社钟化 引线架及树脂成型体、表面安装型发光装置
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
US9536800B2 (en) * 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
JP5983700B2 (ja) * 2013-12-09 2016-09-06 株式会社デンソー 半導体装置およびその製造方法、複合成形体
DE112015000513T5 (de) * 2014-01-27 2016-11-10 Mitsubishi Electric Corporation Elektrodenanschluss, Halbleitereinrichtung für elektrische Energie sowie Verfahren zur Herstellung einer Halbleitereinrichtung für elektrische Energie
US9184121B2 (en) * 2014-02-05 2015-11-10 Texas Instruments Incorporated Stacked synchronous buck converter having chip embedded in outside recess of leadframe
US9620438B2 (en) * 2014-02-14 2017-04-11 Stmicroelectronics (Malta) Ltd Electronic device with heat dissipater
JP6150938B2 (ja) 2014-04-04 2017-06-21 三菱電機株式会社 半導体装置
US10177292B2 (en) * 2014-05-23 2019-01-08 Everlight Electronics Co., Ltd. Carrier, carrier leadframe, and light emitting device
DE102014008587B4 (de) * 2014-06-10 2022-01-05 Vitesco Technologies GmbH Leistungs-Halbleiterschaltung
US9558968B2 (en) * 2014-09-11 2017-01-31 Semiconductor Components Industries, Llc Single or multi chip module package and related methods
JP2016115704A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置
US9515009B2 (en) * 2015-01-08 2016-12-06 Texas Instruments Incorporated Packaged semiconductor device having leadframe features preventing delamination
US20160233150A1 (en) 2015-02-05 2016-08-11 Kabushiki Kaisha Toshiba Semiconductor device
US9640465B2 (en) * 2015-06-03 2017-05-02 Infineon Technologies Ag Semiconductor device including a clip
US10186498B2 (en) * 2015-07-27 2019-01-22 Semiconductor Components Industries, Llc Semiconductor leadframes and packages with solder dams and related methods
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6641161B2 (ja) * 2015-11-18 2020-02-05 株式会社 日立パワーデバイス 半導体装置、およびそれを用いたオルタネータ
WO2017122471A1 (ja) * 2016-01-15 2017-07-20 富士電機株式会社 半導体装置
KR20170086828A (ko) * 2016-01-19 2017-07-27 제엠제코(주) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP6840466B2 (ja) 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
CN107924884B (zh) 2016-03-30 2022-02-18 松下知识产权经营株式会社 半导体装置
DE102016108060B4 (de) * 2016-04-29 2020-08-13 Infineon Technologies Ag Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US10083866B2 (en) * 2016-07-27 2018-09-25 Texas Instruments Incorporated Sawn leadless package having wettable flank leads
KR101694657B1 (ko) * 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
US10211128B2 (en) * 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
US11031350B2 (en) * 2017-12-26 2021-06-08 Stmicroelectronics, Inc. Leadframe with pad anchoring members and method of forming the same
US10515880B2 (en) * 2018-03-16 2019-12-24 Nxp Usa, Inc Lead frame with bendable leads
US11735506B2 (en) * 2018-05-15 2023-08-22 Texas Instruments Incorporated Packages with multiple exposed pads

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178296A1 (ja) * 2014-05-20 2015-11-26 三菱電機株式会社 電力用半導体装置
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
NL2021814B1 (en) 2019-12-04
US20190371709A1 (en) 2019-12-05
CN110945649B (zh) 2023-06-16
JP6437700B1 (ja) 2018-12-12
US10784186B2 (en) 2020-09-22
CN110945649A (zh) 2020-03-31
NL2021767B1 (en) 2019-12-04
TWI716754B (zh) 2021-01-21
TWI681512B (zh) 2020-01-01
JPWO2019229829A1 (ja) 2020-06-25
TW202005027A (zh) 2020-01-16
US20190371710A1 (en) 2019-12-05
US10600725B2 (en) 2020-03-24
TW202005004A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
WO2015151273A1 (ja) 半導体装置
JP6437700B1 (ja) 半導体モジュール
US10777489B2 (en) Semiconductor module
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
JP2013197365A (ja) 半導体装置
JP6457144B1 (ja) 半導体モジュール
US20230335480A1 (en) Power semiconductor device and manufacturing method thereof
JP6498829B1 (ja) 半導体モジュール
JP6437701B1 (ja) 半導体モジュール
JP4537774B2 (ja) リードフレームの製造方法
US20230105834A1 (en) Semiconductor device
CN110544681A (zh) 半导体模块
CN110544675A (zh) 半导体模块
JP6819394B2 (ja) 半導体装置
JP7222822B2 (ja) 半導体装置
JP2022061802A (ja) 半導体装置
JP2017079229A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018548148

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18920479

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18920479

Country of ref document: EP

Kind code of ref document: A1