JP2022061802A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022061802A
JP2022061802A JP2020169967A JP2020169967A JP2022061802A JP 2022061802 A JP2022061802 A JP 2022061802A JP 2020169967 A JP2020169967 A JP 2020169967A JP 2020169967 A JP2020169967 A JP 2020169967A JP 2022061802 A JP2022061802 A JP 2022061802A
Authority
JP
Japan
Prior art keywords
clip
protruding portion
protruding
semiconductor device
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020169967A
Other languages
English (en)
Inventor
健太 竹内
Kenta Takeuchi
太朗 井越
Taro Ikoshi
信司 桑原
Shinji Kuwabara
修 白石
Osamu Shiraishi
修享 畠山
Shuki Hatakeyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KATO DENKI SEISAKUSHO KK
Denso Corp
Original Assignee
KATO DENKI SEISAKUSHO KK
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KATO DENKI SEISAKUSHO KK, Denso Corp filed Critical KATO DENKI SEISAKUSHO KK
Priority to JP2020169967A priority Critical patent/JP2022061802A/ja
Publication of JP2022061802A publication Critical patent/JP2022061802A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】モールド樹脂がクリップから剥離することを抑制できる半導体装置を提供する。【解決手段】クリップ30は、一面300aおよび一面300aと反対側の他面300bを有する板状とされた主部300と、他面300bに備えられ、他面300bの面方向に対する法線方向に突出した第1突出部310および第2突出部320とを有し、さらに、法線方向から視た際、主部300の外縁端部301~304と、当該外縁端部301~304と対向する第1突出部310との間、および当該外縁端部301~304と対向する第2突出部320との間の少なくとも一部に、クリップ30よりもはんだ濡れ性の低い材料で構成された抑制部331~334が形成された構成とする。【選択図】図2

Description

本発明は、第1部材と第2部材とを接続するクリップがモールド樹脂で封止された半導体装置に関するものである。
従来より、半導体チップ上にはんだを介してクリップが配置された半導体装置が提案されている。具体的には、この半導体装置は、互いに分離されて配置された第1部材と第2部材とを有している。なお、第1部材は、第1リードフレーム上に半導体チップが配置されて構成されている。第2部材は、第2リードフレームを有している。そして、第1部材の半導体チップと第2部材とは、それぞれはんだを介して金属で構成されるクリップと接続されることにより、電気的に接続されている。
また、この半導体装置では、第1部材、第2部材、およびクリップ等を封止するようにモールド樹脂が配置されている。詳しくは、モールド樹脂は、クリップの周囲でクリップに回り込むように配置されてクリップと密着している。言い換えると、モールド樹脂は、クリップを包み込むように配置されてクリップと密着している。そして、モールド樹脂は、このようにクリップを回り込むように配置されることにより、周り込むように配置された部分で圧縮応力が発生する。このため、モールド樹脂は、クリップから剥離し難くなる。
ところで、このような半導体装置では、クリップと第1部材および第2部材とを接続するはんだがクリップに沿って這い上がる可能性がある。この場合、はんだとモールド樹脂との密着性が低いため、はんだがクリップを回り込むように配置されず、モールド樹脂がクリップから剥離し易くなる。
このため、例えば、特許文献1には、クリップに溝部を形成することにより、はんだがクリップに沿って這い上がることを抑制するようにした半導体装置が提案されている。
特開2013-4943号公報
しかしながら、上記半導体装置では、例えば、はんだの量が多い場合等、はんだが溝部を超えてクリップ側に這い上がる可能性があり、十分にモールド樹脂がクリップから剥離することを抑制できない可能性がある。
本発明は上記点に鑑み、モールド樹脂がクリップから剥離することを抑制できる半導体装置を提供することを目的とする。
上記目的を達成するための請求項1では、第1部材(10)と第2部材(20)とを接続するクリップ(30)がモールド樹脂(60)で封止された半導体装置であって、半導体チップ(13)を有する第1部材と、第2部材と、第1部材と第2部材とを電気的に接続するクリップと、第1部材の半導体チップとクリップとの間、および第2部材とクリップとの間に配置されるはんだ(40、50)と、第1部材、第2部材、およびクリップを一体的に封止するモールド樹脂と、を備えている。そして、クリップは、一面(300a)および一面と反対側の他面(300b)を有する板状とされた主部(300)と、他面に備えられ、他面の面方向に対する法線方向に突出した第1突出部(310)および第2突出部(320)とを有し、さらに、法線方向から視た際、主部の外縁端部(301~304)と、当該外縁端部と対向する第1突出部との間、および当該外縁端部と対向する第2突出部との間の少なくとも一部に、クリップよりもはんだ濡れ性の低い材料で構成された抑制部(331~334)が形成されており、はんだは、第1部材の半導体チップと第1突出部との間、および第2部材と第2突出部との間に配置されている。
これによれば、クリップには、法線方向から視た際、主部の外縁端部と、第1、第2突出部との間の少なくとも一部に、クリップよりもはんだ濡れ性の低い材料で構成された抑制部が形成されている。このため、抑制部が形成されている部分では、はんだが主部の外縁端部に達することが抑制される。そして、モールド樹脂は、当該外縁端部に回り込まないことが抑制される。したがって、モールド樹脂は、当該外縁端部から剥離することが抑制される。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第1実施形態における半導体装置の断面図である。 図1中のクリップをクリップの他面側から視た平面図である。 図2中のIII方向から視たクリップの平面図である。 第2実施形態における半導体装置の断面図である。 図4中のクリップをクリップの他面側から視た平面図である。 第3実施形態における半導体装置の断面図である。 図6中のクリップをクリップの他面側から視た平面図である。 第4実施形態における半導体装置の断面図である。 図8中のクリップをクリップの他面側から視た平面図である。 第5実施形態における半導体装置の断面図である。 図10中のクリップをクリップの他面側から視た平面図である。 第6実施形態における半導体装置の断面図である。 図12中のクリップをクリップの他面側から視た平面図である。 第7実施形態における半導体装置の断面図である。 図14中のクリップをクリップの他面側から視た平面図である。 第8実施形態におけるクリップをクリップの他面側から視た平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態について、図面を参照しつつ説明する。なお、本実施形態の半導体装置は、例えば、インバータ等を構成するのに利用されると好適である。
半導体装置は、図1に示されるように、第1部材10、第2部材20、クリップ30、はんだ40、50、モールド樹脂60等を有する構成とされている。
第1部材10は、一面11aおよび他面11bを有する第1リードフレーム11と、第1リードフレーム11の一面11a上に、はんだや導電性接着剤等の接続部材12を介して配置される半導体チップ13とを有する構成とされている。第2部材20は、一面21aおよび他面21bを有する第2リードフレーム21を有する構成とされている。
第1リードフレーム11および第2リードフレーム21は、例えば、銅、42アロイ等の金属材料を用いて構成される1枚の金属板がプレス打ち抜き等されることによって形成されている。本実施形態では、第1リードフレーム11および第2リードフレーム21は、厚さが等しくされている。そして、第1リードフレーム11および第2リードフレーム21は、それぞれの他面11b、21bが同一平面上に位置するように、並べて配置されている。
半導体チップ13は、一般的な半導体製造プロセスによって形成された半導体素子を有する構成とされている。例えば、半導体チップ13は、MOSFET(Metal Oxide Semiconductor Field Effect Transistorの略)、IGBT(Insulated Gate Bipolar Transistorの略)、ダイオード、キャパシタ等が形成されて構成されている。
なお、本実施形態では、第1部材10は、第1リードフレーム11の一面11a上に半導体チップ13が配置された構成とされており、第2部材20は、第2リードフレーム21のみで構成されている。そして、第1リードフレーム11および第2リードフレーム21は、厚さが等しくされている。このため、第1部材10における第1リードフレーム11の他面11bからの高さは、第2部材20における第2リードフレーム21の他面21bからの高さよりも高くされている。
クリップ30は、第1部材10の半導体チップ13と第2部材20とを電気的に接続するものであり、銅等の導電性部材で構成されている。そして、クリップ30は、第1部材10の半導体チップ13とはんだ40を介して接続されていると共に、第2部材20とはんだ50を介してそれぞれと接続されている。以下、本実施形態のクリップ30の構成について具体的に説明する。
クリップ30は、図1~図3に示されるように、一面300aおよび一面300aと反対側の他面300bを有する板状の主部300を有している。また、クリップ30は、主部300の他面300bに備えられ、当該他面300bの面方向に対する法線方向(以下では、単に法線方向ともいう)に沿って突出している第1突出部310および第2突出部320を有している。なお、図1は、図2中のI-I線に沿った断面に相当している。
本実施形態では、主部300は、一対の短辺301、303と、一対の長辺302、304とを有する平面矩形状とされている。以下では、主部300の短辺301、303および長辺302、304をまとめて外縁端部ともいう。
第1突出部310および第2突出部320は、それぞれ四角柱状とされている。そして、法線方向から視た際、第1突出部310は、主部300の短辺301側に配置され、第2突出部320は、主部300の短辺303側に配置されている。
なお、クリップ30は、後述するように、主部300の他面300bが第1部材10および第2部材20と対向しつつ、一面300aが第1リードフレーム11の一面11aおよび第2リードフレーム21の一面21aと略平行となるように配置される。そして、クリップ30は、第1突出部310が第1部材10の半導体チップ13と接続され、第2突出部320が第2部材20の第2リードフレーム21と接続される。このため、第2突出部320は、第1突出部310より突出方向の長さが長くされている。
また、本実施形態の第1突出部310および第2突出部320は、クリップ30を法線方向から視た際、外縁端部から外側にはみ出さず、かつ外縁端部と一致しないように配置されている。つまり、第1突出部310および第2突出部320は、法線方向から視た際、全部分が主部300の内部に位置するように配置されている。言い換えると、第1突出部310および第2突出部320は、法線方向から視た際、当該第1突出部310および第2突出部320と主部300の外縁端部との間に主部300の他面300bが視認できるように配置されている。
そして、クリップ30には、法線方向から視た際、主部300の外縁端部と当該外縁端部と対向する第1突出部310および第2突出部320の間の少なくとも一部に、クリップ30よりもはんだ濡れ性の低い材料で構成される抑制部331が形成されている。本実施形態では、クリップ30には、法線方向から視た際、第1突出部310のうちの主部300の短辺301と対向する部分に抑制部331が形成されている。より詳しくは、クリップ30には、第1突出部310のうちの突出方向に沿った側面に溝部311が形成され、当該溝部311に抑制部331が形成されている。
なお、本実施形態の抑制部331は、第1突出部310にレーザビームを照射することで構成されるレーザ酸化膜で形成されている。つまり、第1突出部310に形成されている溝部311は、第1突出部310にレーザビームを照射した際に形成されるものである。このように抑制部331をレーザ酸化膜で構成することにより、所望の位置に抑制部331を容易に配置することができる。
以上が本実施形態におけるクリップ30の構成である。このようなクリップ30は、主部300の他面300bが第1部材10および第2部材20と対向しつつ、一面300aが第1リードフレーム11の一面11aおよび第2リードフレーム21の一面21aと略平行となるように配置される。そして、クリップ30は、第1突出部310における突出方向の先端部が第1部材10の半導体チップ13とはんだ40を介して接続され、第2突出部320における突出方向の先端部が第2部材20とはんだ50を介して接続されている。
この場合、本実施形態のクリップ30には、法線方向から視た際、第1突出部310のうちの主部300の短辺301と対向する部分に抑制部331が形成されている。このため、特に、はんだ40が主部300の他面300bのうちの短辺301側まで這い上がることが抑制される。
なお、半導体チップ13は、例えば、nチャネル型である縦型のMOSFETが形成されて構成される場合、ドレイン電極側が第1リードフレーム11と接続され、ソース電極側がはんだ40を介してクリップ30と接続される。そして、特に図示しないが、半導体チップ13の周囲には、ゲート電極と接続される接続端子等も配置されている。
モールド樹脂60は、例えば、エポキシ樹脂等で構成されている。そして、モールド樹脂60は、第1リードフレーム11の他面11bおよび第2リードフレーム21の他面21bを露出させつつ、半導体チップ13やクリップ30等を一体的に封止するように形成されている。
より詳しくは、モールド樹脂60は、主部300の他面300bにも回り込んで配置されており、回り込んだ部分に角部Rが形成された状態となっている。そして、モールド樹脂60は、主部300の他面300bと密着しつつ、角部Rの近傍では圧縮応力が印加された状態となっており、クリップ30から剥離されることが抑制された状態となっている。
このようなモールド樹脂60は、例えば、金型を用いたコンプレッション成形やトランスファー成形等で形成される。この場合、本実施形態では、上記のようにクリップ30の第1突出部310に抑制部331が形成されており、はんだ40が主部300の他面300bのうちの短辺301側まで這い上がることが抑制されている。このため、モールド樹脂60を配置する際、モールド樹脂60が主部300の他面300bのうちの短辺301付近の部分に回り込まないことが抑制される。したがって、本実施形態のモールド樹脂60は、特に、主部300の他面300bのうちの短辺301近傍で剥離することが抑制される。
以上説明した本実施形態によれば、クリップ30には、法線方向から視た際、第1突出部310のうちの主部300の短辺301と対向する部分に、クリップ30よりもはんだ濡れ性が低い材料で構成された抑制部331が形成されている。このため、はんだ40が主部300の他面300bのうちの短辺301側まで這い上がることが抑制される。そして、モールド樹脂60を配置する際、モールド樹脂60が主部300の他面300bのうちの短辺301付近の部分に回り込まないことが抑制される。したがって、本実施形態のモールド樹脂60は、特に、主部300の他面300bのうちの短辺301近傍で剥離することが抑制される。
また、本実施形態では、第1突出部310は、第2突出部320よりも突出方向に沿った長さが短くされている。このため、はんだ40およびはんだ50は、はんだ40の方が主部300の他面300bまで這い上がり易い。そして、本実施形態では、第1突出部310に抑制部331が形成されている。したがって、モールド樹脂60がクリップ30から剥離することを効果的に抑制できる。
さらに、抑制部331は、レーザビームを照射することで構成されるレーザ酸化膜で形成されている。このため、所望の位置に容易に抑制部331を形成することができる。
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対し、第2突出部320にも抑制部を配置するようにしたものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図4および図5に示されるように、法線方向から視た際、第2突出部320のうちの主部300の短辺303と対向する部分に抑制部332が形成されている。より詳しくは、クリップ30には、第2突出部320のうちの突出方向に沿った側面に溝部321が形成され、当該溝部321に抑制部332が形成されている。なお、第2突出部320に形成される抑制部332は、第1突出部310に形成される抑制部331と同様に、レーザ酸化膜で構成される。また、図4は、図5中のIV-IV線に沿った断面に相当している。
このような半導体装置では、主部300の他面300bのうちの短辺303側にはんだ50が這い上がることも抑制される。このため、モールド樹脂60を配置する際、モールド樹脂60が主部300の他面300bのうちの短辺303付近の部分に回り込まないことが抑制される。したがって、本実施形態のモールド樹脂60は、主部300の他面300bのうちの短辺303近傍で剥離することも抑制される。
なお、上記第2実施形態において、クリップ30には、第1突出部310に抑制部331が形成されず、第2突出部320のみに抑制部332が形成されるようにしてもよい。但し、上記第1実施形態で説明したように、第1突出部310および第2突出部320は、第1突出部310の方が第2突出部320よりも法線方向に沿った長さが短くされている。このため、主部300の他面300bには、第1突出部310と第1部材10との間に配置されるはんだ40の方が第2突出部320と第2部材20との間に配置されるはんだ50より這い上がり易い。したがって、第1突出部310および第2突出部320の一方のみに抑制部331、332を配置する場合には、突出方向に沿った長さが短い方に配置することが好ましく、第1突出部310に抑制部331を配置する方が好ましい。
(第3実施形態)
第3実施形態について説明する。本実施形態は、第2実施形態に対し、抑制部331、332の配置構成を変更したものである。その他に関しては、第2実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図6および図7に示されるように、抑制部331は、法線方向から視た際、第1突出部310を囲む枠状(すなわち、はんだ40を囲む枠状)に形成されている。具体的には、抑制部331は、第1突出部310の突出方向に沿った側面を一周するように形成されている。また、抑制部331がレーザ酸化膜で構成されるため、第1突出部310に形成される溝部311も同様に、第1突出部310の側面を一周するように形成されている。
同様に、抑制部332は、法線方向から視た際、第2突出部320を囲む枠状(すなわち、はんだ50を囲む枠状)に形成されている。具体的には、抑制部332は、第2突出部320の突出方向に沿った側面を一周するように形成されている。また、抑制部332がレーザ酸化膜で構成されるため、第2突出部320に形成される溝部321も同様に、第2突出部320の側面を一周するように形成されている。なお、図6は、図7中のVI-VI線に沿った断面に相当している。
このような半導体装置では、第1突出部310を囲むように抑制部331が形成され、第2突出部320を囲むように抑制部332が形成されている。このため、はんだ40が第1突出部310から主部300側に這い上がることを全体的に抑制できると共に、はんだ50が第2突出部320から主部300側に這い上がることを全体的に抑制できる。したがって、さらに、モールド樹脂60が主部300の他面300bから剥離することが抑制される。
(第4実施形態)
第4実施形態について説明する。本実施形態は、第1実施形態に対し、抑制部を配置する場所を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図8および図9に示されるように、主部300の他面300bに抑制部333が形成されている。本実施形態では、抑制部333は、法線方向から視た際、主部300の他面300bのうちの短辺301と第1突出部310との間に位置する部分に形成されている。
なお、本実施形態の抑制部333は、主部300の他面300bにレーザビームを照射することで構成されるレーザ酸化膜で形成されている。このため、抑制部333は、主部300の他面300bにレーザビームを照射することで構成される溝部305内に配置されている。また、図8は、図9中のVIII-VIII線に沿った断面に相当している。
このような半導体装置としても、はんだ40が主部300の他面300bの短辺301側まで這い上がることが抑制される。このため、上記第1実施形態と同様の効果を得ることができる。
(第5実施形態)
第5実施形態について説明する。本実施形態は、第4実施形態に対し、抑制部を配置する場所を追加したものである。その他に関しては、第4実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図10および図11に示されるように、法線方向から視た際、主部300の他面300bのうちの短辺303と第2突出部320との間に位置する部分にも抑制部334が形成されている。なお、抑制部334は、抑制部333と同様に、主部300の他面300bにレーザビームを照射することで構成されるレーザ酸化膜で形成されている。このため、抑制部334は、主部300の他面300bにレーザビームを照射することで構成される溝部306内に配置されている。また、図10は、図11中のX-X線に沿った断面に相当している。
このような半導体装置では、はんだ50が主部300の他面300bの短辺303側まで這い上がることが抑制される。このため、モールド樹脂60が主部300の他面300bの短辺303近傍で剥離することを抑制しつつ、上記第4実施形態と同様の効果を得ることができる。
(第6実施形態)
第6実施形態について説明する。本実施形態は、第5実施形態に対し、抑制部333の配置構成を変更したものである。その他に関しては、第5実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図12および図13に示されるように、抑制部333は、法線方向から視た際、主部300の他面300bにおいて、第1突出部310を囲む枠状とされている。同様に、抑制部334は、主部300の他面300bにおいて、第2突出部320を囲む枠状とされている。なお、抑制部333がレーザ酸化膜で構成されるため、主部300の他面300bに形成される溝部305も第1突出部310を囲む枠状とされている。同様に、抑制部334がレーザ酸化膜で構成されるため、主部300の他面300bに形成される溝部306も第2突出部320を囲む枠状とされている。また、図12は、図13中のXII-XII線に沿った断面に相当している。
このような半導体装置では、法線方向から視た際、第1突出部310を囲むように抑制部333が形成されており、第2突出部320を囲むように抑制部334が形成されている。このため、はんだ40が第1突出部310から主部300の他面300bにおける外縁端部に達することが抑制され、はんだ50が第2突出部320から主部300の他面300bにおける外縁端部に達することが抑制される。このため、モールド樹脂60が主部300の他面300bから剥離することが抑制される。
(第7実施形態)
第7実施形態について説明する。本実施形態は、第1実施形態に対し、第1突出部310および第2突出部320の配置場所を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図14および図15に示されるように、第1突出部310は、法線方向から視た際、一部が主部300の外縁端部における短辺301と一致するように配置されている。同様に、第2突出部320は、法線方向から視た際、一部が主部300の外縁端部における短辺303と一致するように配置されている。そして、抑制部331は、法線方向から視た際、第1突出部310のうちの主部300の長辺302、304と対向する部分に形成されている。なお、図14は、図15中のXIV-XIV線に沿った断面に相当している。
このように、法線方向から視た際、第1突出部310および第2突出部320の一部が主部300の外縁端部と一致する構成としてもよい。そして、本実施形態の半導体装置では、抑制部331が長辺302、304と対向するように配置されている。このため、はんだ40が主部300の他面300bのうちの長辺302、304側まで這い上がることが抑制される。したがって、本実施形態のモールド樹脂60は、特に、主部300の他面300bのうちの長辺302、304近傍で剥離することが抑制される。
(第8実施形態)
第8実施形態について説明する。本実施形態は、第1実施形態に対し、第1突出部310および第2突出部320の構成を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図16に示されるように、第1突出部310は、法線方向から視た際、一部が主部300の外縁端部における長辺302、304と一致するように配置されている。同様に、第2突出部320は、法線方向から視た際、主部300の外縁端部における長辺302、304と一致するように配置されている。なお、本実施形態では、抑制部331は、上記第1実施形態と同様に、法線方向から視た際、第1突出部310のうちの主部300の短辺301と対向する部分に形成されている。
このように、法線方向から視た際、第1突出部310および第2突出部320の一部が主部300の外縁端部と一致する構成としても、上記第1実施形態と同様の効果を得ることができる。
(他の実施形態)
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
例えば、上記各実施形態において、モールド樹脂60は、クリップ30の主部300における一面300aが当該モールド樹脂60から露出するように配置されていてもよい。これによれば、主部300からの放熱性の向上を図ることができる。
また、上記各実施形態において、主部300は、平面矩形状とされていなくてもよい。例えば、主部300は、平面楕円形状とされていてもよいし、三角形状や五角形状等の多角形状とされていてもよい。同様に、第1突出部310および第2突出部320は、四角柱状ではなく、円柱状とされていてもよいし、三角柱状や五角柱状とされていてもよい。
そして、上記各実施形態において、抑制部331~334の構成は適宜変更可能である。すなわち、抑制部331~334は、クリップ30よりもはんだ濡れ性が低い材料で構成されていればよく、例えば、レジスト等で構成されていてもよい。
さらに、上記各実施形態において、第2部材20は、第2リードフレーム21の一面21a上に半導体チップが配置された構成とされていてもよい。
また、上記各実施形態において、第2部材20は、第2部材20における第2リードフレーム21の他面21bからの高さが、第1部材10における第1リードフレーム11の他面11bからの高さより高くされていてもよい。例えば、第2部材20は、第2リードフレーム21の厚さが第1リードフレーム11の厚さよりも厚くされることにより、第2部材20における第2リードフレーム21の他面21bからの高さが、第1部材10における第1リードフレーム11の他面11bからの高さより高くされていてもよい。
さらに、上記第3実施形態において、抑制部331、332は、法線方向から視た際、枠状とされておらず、一部が分離されていてもよい。例えば、抑制部331は、法線方向から視た際、第1突出部310のうちの短辺301および長辺302、304と対向する部分に形成され、第2突出部320と対向する部分に形成されていなくてもよい。同様に、上記第6実施形態において、抑制部333、334は、法線方向から視た際、枠状とされておらず、一部が分離されていてもよい。
そして、上記各実施形態を組み合わせることもできる。例えば、上記第1実施形態に上記第3実施形態を組み合わせ、抑制部331が枠状に配置されていてもよい。同様に、上記第4実施形態に上記第6実施形態を組み合わせ、抑制部333が枠状に配置されていてもよい。そして、上記第1~第3実施形態を上記第4~第6実施形態に組み合わせ、第1突出部310および第2突出部320の少なくとも一方に抑制部331、332を配置しつつ、主部300の他面300bに抑制部333、334を配置するようにしてもよい。また、上記第1~第6実施形態に上記第7、第8実施形態を適宜組み合わせ、第1突出部310および第2突出部320の配置場所を適宜変更してもよい。さらに、上記各実施形態を組み合わせたもの同士を適宜組み合わせてもよい。
10 第1部材
13 半導体チップ
20 第2部材
30 クリップ
60 モールド樹脂
300 主部
310 第1突出部
320 第2突出部

Claims (9)

  1. 第1部材(10)と第2部材(20)とを接続するクリップ(30)がモールド樹脂(60)で封止された半導体装置であって、
    半導体チップ(13)を有する前記第1部材と、
    前記第2部材と、
    前記第1部材と前記第2部材とを電気的に接続する前記クリップと、
    前記第1部材の半導体チップと前記クリップとの間、および前記第2部材と前記クリップとの間に配置されるはんだ(40、50)と、
    前記第1部材、前記第2部材、および前記クリップを一体的に封止する前記モールド樹脂と、を備え、
    前記クリップは、一面(300a)および前記一面と反対側の他面(300b)を有する板状とされた主部(300)と、前記他面に備えられ、前記他面の面方向に対する法線方向に突出した第1突出部(310)および第2突出部(320)とを有し、さらに、前記法線方向から視た際、前記主部の外縁端部(301~304)と、当該外縁端部と対向する前記第1突出部との間、および当該外縁端部と対向する前記第2突出部との間の少なくとも一部に、前記クリップよりもはんだ濡れ性の低い材料で構成された抑制部(331~334)が形成されており、
    前記はんだは、前記第1部材の半導体チップと前記第1突出部との間、および前記第2部材と前記第2突出部との間に配置されている半導体装置。
  2. 前記抑制部は、前記第1突出部および前記第2突出部の少なくとも一方に形成されている請求項1に記載の半導体装置。
  3. 前記抑制部は、前記主部の他面に形成されている請求項1または2に記載の半導体装置。
  4. 前記第1突出部および前記第2突出部は、前記第1突出部の方が前記第2突出部よりも突出方向の長さが短くされており、
    前記抑制部は、前記法線方向から視た際、前記第1突出部と当該第1突出部と対向する前記主部の外縁端部との間に形成されている請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記抑制部は、前記法線方向から視た際、前記はんだを囲む枠状とされている請求項1ないし4のいずれか1つに記載の半導体装置。
  6. 前記抑制部は、溝(305、306、311、321)に配置されている請求項1ないし5のいずれか1つに記載の半導体装置。
  7. 前記抑制部は、レーザ酸化膜である請求項6に記載の半導体装置。
  8. 前記クリップは、前記主部が平面矩形状とされ、前記第1突出部および前記第2突出部が四角柱状とされており、前記法線方向から視た際、前記第1突出部および前記第2突出部の全部分が前記主部の外縁端部より内側に位置している請求項1ないし7のいずれか1つに記載の半導体装置。
  9. 前記クリップは、前記主部が平面矩形状とされ、前記第1突出部および前記第2突出部が四角柱状とされており、前記法線方向から視た際、前記第1突出部の外縁端部の一部が前記主部の外縁端部と一致している請求項1ないし7のいずれか1つに記載の半導体装置。
JP2020169967A 2020-10-07 2020-10-07 半導体装置 Pending JP2022061802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020169967A JP2022061802A (ja) 2020-10-07 2020-10-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020169967A JP2022061802A (ja) 2020-10-07 2020-10-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2022061802A true JP2022061802A (ja) 2022-04-19

Family

ID=81210432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020169967A Pending JP2022061802A (ja) 2020-10-07 2020-10-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2022061802A (ja)

Similar Documents

Publication Publication Date Title
JP3868777B2 (ja) 半導体装置
JP3357220B2 (ja) 半導体装置
JP5310660B2 (ja) 半導体装置
KR20030032816A (ko) 반도체장치
WO2019053840A1 (ja) 電子モジュール及び電子モジュールの製造方法
JP2015056638A (ja) 半導体装置およびその製造方法
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
JP2015103713A (ja) 半導体装置
JP2007073782A (ja) 大電力用半導体装置
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
US9161479B2 (en) Power module package and method for manufacturing the same
JP2022061802A (ja) 半導体装置
JP2021082794A (ja) 電子部品および電子装置
WO2020129273A1 (ja) 半導体装置および半導体装置の製造方法
JPWO2019229829A1 (ja) 半導体モジュール
US11295997B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2015002245A (ja) モールドパッケージを備えた電子装置
JP2022143167A (ja) 半導体装置
JP2016004792A (ja) 半導体装置とその製造方法および機器
JP2002076259A (ja) パワーモジュール
JP2014207275A (ja) 表面実装半導体モジュール
JP7428261B2 (ja) 半導体装置
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
JP2019009280A (ja) 半導体装置
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置