JP5310660B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5310660B2
JP5310660B2 JP2010150931A JP2010150931A JP5310660B2 JP 5310660 B2 JP5310660 B2 JP 5310660B2 JP 2010150931 A JP2010150931 A JP 2010150931A JP 2010150931 A JP2010150931 A JP 2010150931A JP 5310660 B2 JP5310660 B2 JP 5310660B2
Authority
JP
Japan
Prior art keywords
adhesive
groove
resin case
outflow
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010150931A
Other languages
English (en)
Other versions
JP2012015349A (ja
Inventor
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010150931A priority Critical patent/JP5310660B2/ja
Priority to CN201110192485.5A priority patent/CN102315178B/zh
Priority to US13/175,151 priority patent/US8546933B2/en
Publication of JP2012015349A publication Critical patent/JP2012015349A/ja
Application granted granted Critical
Publication of JP5310660B2 publication Critical patent/JP5310660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Description

本発明は半導体装置に関し、特に絶縁基板を介してパワー半導体チップが搭載されたベースに外部端子が一体に形成されたケースを接着剤により接合したパッケージ構造を有する半導体装置に関する。
図３は従来の半導体装置のパッケージ構造の一例を示す図であって、（Ａ）は半導体装置の平面図、（Ｂ）は（Ａ）のａ−ａ矢視断面図、（Ｃ）は（Ｂ）のｂ部拡大断面図である。
この半導体装置は、放熱用の金属ベース１０に絶縁基板１１が搭載され、その絶縁基板１１の上に半導体チップ１２，１３，１４，１５が搭載されている。絶縁基板１１は、その一方の面に形成された金属箔を金属ベース１０にはんだによって接合され、他方の面に形成された金属箔には、半導体チップ１２，１３，１４，１５がはんだ接合されている。半導体チップ１２，１３，１４，１５は、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびフリーホイーリングダイオードとすることができる。
絶縁基板１１の上には、この絶縁基板１１を取り囲むように額縁状の樹脂ケース１６が乗せられ、接着剤１７によって接合されている。樹脂ケース１６は、外部接続端子がインサートされていて外部接続端子と一体に形成されている。外部接続端子としては、半導体チップ１２，１４の外部主回路端子１８，１９，２０，２１および外部制御端子２２，２３，２４，２５が設けられている。半導体チップ１２，１４と外部主回路端子１８，１９，２０，２１とは、ボンディングワイヤ２６によって電気的に接続され、半導体チップ１２，１４と外部制御端子２２，２３，２４，２５とは、ボンディングワイヤ２７によって電気的に接続されている。
樹脂ケース１６は、シリコーンゲルが充填されて内部のワイヤボンディングが行われた回路を樹脂封止し、図示しない蓋によって閉止される。なお、樹脂ケース１６の外側の金属ベース１０に穿設されている孔２８は、この半導体装置を冷却フィンに締結する際にボルトを通すためのものである。
樹脂ケース１６と金属ベース１０との接合は、樹脂ケース１６の金属ベース１０との対向面の外周に突起を形成し、これによって金属ベース１０との間にできる隙間に接着剤１７を収容し、加熱硬化させることによって行われている。このような接合方法は、接着面積が大きいので、十分な接合強度を得ることができるが、接着剤１７の塗布量が多くなってしまう欠点がある。
そこで、樹脂ケースの金属ベースとの対向面に全周にわたって溝を形成し、その溝に接着剤を塗布するようにして、接着剤の塗布量を抑えることが行われている（たとえば、特許文献１，２参照）。ただし、樹脂ケースの外部主回路端子および外部制御端子がインサートされている近傍は、接合強度を高くしておくことが必要である。この部分は、ボンディングワイヤが超音波圧着にて接合されるため、超音波振動の加振力を受けてしまう部分であるので、特に高い接合強度が要求される。このような部分には、溝を複数設けて、接合強度を向上させている。
接着剤は、分量が制御されたディスペンサによって溝へ塗布される。この分量が少ないと、十分な接合強度を確保することができず、接着剤に剥離またはクラックの発生により、樹脂ケース内に充填されているシリコーンゲルが外部に漏れてしまう危険がある。そのため、ディスペンサは、必要分量よりも多めの接着剤を溝に塗布している。
溝に塗布する接着剤の分量が多いと、樹脂ケースを金属ベースに重ね合わせたときに余剰の接着剤が溝からはみ出して、樹脂ケースの外側または内側に流出する場合がある。樹脂ケースの外側に接着剤が流出した場合、外観が悪くなるだけでなく、流出した接着剤が金属ベースの冷却フィンとの接触面に付着硬化すると、表面高さが不均一になって放熱効果が悪化することがある。樹脂ケースの内側に接着剤が流出した場合、ボンディングワイヤのボンディング面が汚染されると、超音波接合による接合部の強度が低下することがある。このような接着剤の流出に対し、樹脂ケースに接着剤逃がし溝を設けて接着剤の流出を阻止する方法も知られている（たとえば、特許文献３参照）。
特開２００３−５１５６０号公報 特開２００４−１０３８４６号公報 特開平７−３０００６号公報
しかしながら、樹脂ケースを金属ベースに加圧しながら接着剤を加熱硬化させるときに、樹脂ケースの溝以外の面と金属ベースの面との隙間が狭いので、塗布する接着剤の量が少しでも多いと、そのはみ出した接着剤がその隙間を広範囲に拡がって樹脂ケースの内外に滲出し、溝の数が多い場所では、接着剤逃がし溝を設けたとしても、それで接着剤のはみ出しを防ぐことが難しいという問題点があった。また、接着剤のはみ出しができるだけ少なくなるように塗布量を正確に制御することも難しいという問題点があった。
本発明はこのような点に鑑みてなされたものであり、樹脂ケースと金属ベースとの十分な接合強度を確保しつつ、接着剤のはみ出しを実質的になくすことができる接合構造を有する半導体装置を提供することを目的とする。
本発明では上記の課題を解決するために、金属ベースに額縁状の樹脂ケースを接合して半導体チップを収容する空間が形成される半導体装置において、前記金属ベースに対向する前記樹脂ケースの接合面に全周にわたって連続して凹設された接着剤塗布用の接着剤塗布溝と、前記接着剤塗布溝の両側壁の少なくとも一方の頂面が前記接合面の平面から離間して形成されていて前記金属ベースとの間に前記接着剤塗布溝に塗布された接着剤の余剰分を導入して収容するための接着剤逃しスペースと、前記接合面に、前記接着剤塗布溝に隣接して前記接着剤逃しスペースに連通するよう形成された流出接着剤収容溝と、を備えていることを特徴とする半導体装置が提供される。
このような半導体装置によれば、接着剤塗布溝からはみ出た接着剤の余剰分は、接着剤逃しスペースに積極的に導入されてそこで硬化される。これにより、接着剤塗布溝の接着剤が、樹脂ケースと金属ベースとの十分な接合強度を確保し、接着剤塗布溝からはみ出た接着剤は、接着剤逃しスペースに収容されることで、それ以上拡がることはない。
上記構成の半導体装置は、接着剤塗布溝からはみ出た接着剤の余剰分を収容するための接着剤逃しスペースを形成したことで、樹脂ケースと金属ベースとの接合強度を確実に確保するために、接着剤の分量を多く塗布しても、その余剰分が樹脂ケースの内外にまで滲出するほど広範囲に拡がることがなく、確実にはみ出しをなくすことができるという利点がある。
また、接着剤塗布溝および接着剤逃しスペースは、樹脂ケースの接合面に全周にわたって形成されるが、その一部を分岐するなどして部分的に複数設けることにより、必要に応じて接合強度を可変することが可能である。
本発明の実施の形態に係る半導体装置の要部拡大断面図である。 接合面に形成される溝の組み合わせの変形例を示す樹脂ケースの部分断面図であって、（Ａ）は第１の組み合わせ変形例、（Ｂ）は第２の組み合わせ変形例、（Ｃ）は第３の組み合わせ変形例、（Ｄ）は第４の組み合わせ変形例、および（Ｅ）は第５の組み合わせ変形例を示している。 従来の半導体装置のパッケージ構造の一例を示す図であって、（Ａ）は半導体装置の平面図、（Ｂ）は（Ａ）のａ−ａ矢視断面図、（Ｃ）は（Ｂ）のｂ部拡大断面図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、実施の形態を表す図中において、図３に示した構成要素と同じ構成要素または均等物は、同じ符号を付してある。
図１は本発明の実施の形態に係る半導体装置の要部拡大断面図である。
この半導体装置は、金属ベース１０に対向する樹脂ケース１６の接合面２９に接着剤１７を塗布する接着剤塗布溝３０が形成され、この接着剤塗布溝３０に隣接して両側に流出接着剤収容溝３１が凹設されている。接着剤塗布溝３０と流出接着剤収容溝３１との間の壁の頂面（金属ベース対向面）は、金属ベース１０との接合面２９の平面から離間されていて金属ベース１０との間に接着剤逃しスペース３２が形成されている。本実施の形態では、さらに、最も外側および内側に位置する流出接着剤収容溝３１の外側および内側に接着剤１７が樹脂ケース１６の外側または内側に流出するのを防止する接着剤流出防止溝３３が凹設されている。この接着剤流出防止溝３３は、本実施の形態では、流出接着剤収容溝３１よりも外側および内側の両方に設けられているが、これらは必要に応じて設けられるもので、流出接着剤収容溝３１の外側だけ、または流出接着剤収容溝３１の内側だけでも良い。これら接着剤塗布溝３０、流出接着剤収容溝３１および接着剤流出防止溝３３は、金属ベース１０に対向する樹脂ケース１６の接合面２９の全周にわたって連続して形成されている。
金属ベース１０は、たとえば、銅、アルミニウム、またはこれらの複合材であり、樹脂ケース１６は、たとえばＰＰＳ（ポリフェニレンサルファイド）またはＰＢＴ（ポリブチレンテレフタレート）である。接着剤１７は、シリコーン系接着剤またはエポキシ樹脂系接着剤が使用される。
接着剤塗布溝３０、流出接着剤収容溝３１および接着剤流出防止溝３３は、樹脂ケース１６の接合面２９からの深さをたとえば０．５〜１ミリメートル、溝幅と離間距離との比を１対１にしてある。特に、接着剤塗布溝３０の深さは、使用する接着剤１７の厚さと接合強度との特性から、高い接合強度が得られる厚さを基にして選定される。また、接着剤塗布溝３０の両側にある壁の接合面２９からの距離、すなわち、接着剤逃しスペース３２の厚さは、たとえば０．２〜０．２５ミリメートルとしている。
以上の構成の樹脂ケース１６を金属ベース１０に接合するときのプロセスの一例について説明する。まず、樹脂ケース１６を反転してその接合面２９を上にし、ディスペンサによって接着剤塗布溝３０に接着剤１７が塗布される。このとき、ディスペンサは、接着剤塗布溝３０に充填するよりも多少多い分量に制御された接着剤１７を吐出し、その定量吐出を接着剤塗布溝３０に沿って移動しながら実施する。全周にわたる接着剤１７の塗布が終了すると、樹脂ケース１６の接合面２９に金属ベース１０を載せ、樹脂ケース１６に金属ベース１０を加圧しながら加熱し、接着剤１７を硬化させることにより、樹脂ケース１６と金属ベース１０とを接合する。
樹脂ケース１６に金属ベース１０を加圧したときに接着剤塗布溝３０から溢れた接着剤１７の余剰分は、接着剤塗布溝３０に隣接する接着剤逃しスペース３２に積極的に流出され、この接着剤逃しスペース３２に収容されて硬化される。
接着剤塗布溝３０への接着剤１７の塗布量が多くて接着剤逃しスペース３２に収容しきれない場合には、そこから溢れた接着剤１７は、接着剤逃しスペース３２に連通して外側に位置する流出接着剤収容溝３１まで到達し、そこで確実に収容されることになる。したがって、流出接着剤収容溝３１まで流出してきた接着剤１７は、その流出接着剤収容溝３１よりも先に、すなわち、樹脂ケース１６の外側（図の左側）または絶縁基板が収容される内側にまで拡がることがなくなる。
さらに、たとえばディスペンサの不具合により、接着剤塗布溝３０、接着剤逃しスペース３２および流出接着剤収容溝３１が収容できる分量を超えた分量の接着剤１７が吐出される場合がある。そのような場合があったとしても、接着剤流出防止溝３３が樹脂ケース１６の外側または内側への接着剤１７の流出を防ぐことができる。
図２は接合面に形成される溝の組み合わせの変形例を示す樹脂ケースの部分断面図であって、（Ａ）は第１の組み合わせ変形例、（Ｂ）は第２の組み合わせ変形例、（Ｃ）は第３の組み合わせ変形例、（Ｄ）は第４の組み合わせ変形例、および（Ｅ）は第５の組み合わせ変形例を示している。
図２の（Ａ）に示す第１の組み合わせ変形例では、樹脂ケース１６の接合面２９に２条の接着剤塗布溝３０が形成されており、その接着剤塗布溝３０の間に接着剤逃しスペース３２が形成されている。２条の接着剤塗布溝３０がその溝幅よりも十分に大きく離間されて配置されていることにより、接着剤逃しスペース３２のスペースが拡大し、接着剤逃しスペース３２が流出接着剤収容溝３１の機能を有していることになる。また、これら接着剤塗布溝３０の外側には、接着剤流出防止溝３３がそれぞれ形成されている。
この構成によれば、接着剤塗布溝３０の数を増やしたことにより、樹脂ケース１６と金属ベース１０との接合強度を向上させることができる。さらに、接着剤逃しスペース３２の厚さが少ないために大きな接合強度が得られないとはいえ、接着剤逃しスペース３２の接合面積が大きいために、さらなる接合強度の向上が見込まれる。
図２の（Ｂ）に示す第２の組み合わせ変形例では、樹脂ケース１６の接合面２９に４条の接着剤塗布溝３０が形成されており、これら接着剤塗布溝３０の間に接着剤逃しスペース３２が形成されている。また、これら接着剤塗布溝３０の外側、すなわち、樹脂ケース１６の外側にのみ接着剤流出防止溝３３が形成されている。
この構成によれば、接着剤塗布溝３０の数を増やしたことにより、樹脂ケース１６と金属ベース１０との接合強度を大幅に向上させることができる。たとえば、多数のボンディングワイヤ２６を超音波接合することで大きな超音波振動の加振力を受けてしまう外部主回路端子１９をインサートしている樹脂ケース１６の部分に適用することができる。なお、この変形例では、接着剤流出防止溝３３を樹脂ケース１６の外側に形成したが、必要に応じて、樹脂ケース１６の内側に形成しても良い。
図２の（Ｃ）に示す第３の組み合わせ変形例では、樹脂ケース１６の接合面２９に接着剤塗布溝３０および流出接着剤収容溝３１が２組形成され、それぞれ接着剤塗布溝３０と流出接着剤収容溝３１との間に接着剤逃しスペース３２が形成されている。また、外側に形成された接着剤塗布溝３０および流出接着剤収容溝３１の組の外側に接着剤流出防止溝３３が形成されている。
この構成によれば、第１の組み合わせ変形例の場合と同様の樹脂ケース１６と金属ベース１０との接合強度を得ることができ、第２の組み合わせ変形例の場合と同様の接着剤流出防止効果を得ることができる。なお、この変形例では、接着剤塗布溝３０および流出接着剤収容溝３１の組を２組形成したが、必要に応じて、３組以上形成しても良い。
図２の（Ｄ）に示す第４の組み合わせ変形例では、樹脂ケース１６の接合面２９に２組の接着剤塗布溝３０および流出接着剤収容溝３１が形成され、隣接する接着剤塗布溝３０の間に接着剤逃しスペース３２が形成されている。これにより、第３の組み合わせ変形例の場合よりも、接着剤逃しスペース３２のスペースを拡げることができる。なお、この変形例では、樹脂ケース１６の接合面２９に接着剤流出防止溝３３を有していない。
図２の（Ｅ）に示す第５の組み合わせ変形例は、第３の組み合わせ変形例から接着剤流出防止溝３３を除いた構成である。すなわち、樹脂ケース１６の接合面２９には、接着剤塗布溝３０および流出接着剤収容溝３１が２組だけ形成され、それぞれ接着剤塗布溝３０と流出接着剤収容溝３１との間に接着剤逃しスペース３２が形成されている。したがって、この第５の組み合わせ変形例は、樹脂ケース１６と金属ベース１０との接合強度に関して、第３の組み合わせ変形例と同じである。
以上、その好適な実施の形態について詳述したが、本発明は、これらに限定されるものではなく、必要に応じて、上述の実施の形態およびその変形例を適宜組み合わせて構成することができる。
また、接着剤塗布溝３０および流出接着剤収容溝３１は、樹脂ケース１６の接合面２９の全周にわたって連続して形成されるが、その途中で分岐したり結合したりして、溝数を増減させることもできる。
１０ 金属ベース
１１ 絶縁基板
１２，１３，１４，１５ 半導体チップ
１６ 樹脂ケース
１７ 接着剤
１８，１９，２０，２１ 外部主回路端子
２２，２３，２４，２５ 外部制御端子
２６，２７ ボンディングワイヤ
２８ 孔
２９ 接合面
３０ 接着剤塗布溝
３１ 流出接着剤収容溝
３２ 接着剤逃しスペース
３３ 接着剤流出防止溝

Claims (4)

  1. 金属ベースに額縁状の樹脂ケースを接合して半導体チップを収容する空間が形成される半導体装置において、
    前記金属ベースに対向する前記樹脂ケースの接合面に全周にわたって連続して凹設された接着剤塗布用の接着剤塗布溝と、
    前記接着剤塗布溝の両側壁の少なくとも一方の頂面が前記接合面の平面から離間して形成されていて前記金属ベースとの間に前記接着剤塗布溝に塗布された接着剤の余剰分を導入して収容するための接着剤逃しスペースと、
    前記接合面に、前記接着剤塗布溝に隣接して前記接着剤逃しスペースに連通するよう形成された流出接着剤収容溝と、
    を備えていることを特徴とする半導体装置。
  2. 前記接合面に、前記接着剤塗布溝、前記流出接着剤収容溝および前記接着剤逃しスペースの組が複数設けられていることを特徴とする請求項１記載の半導体装置。
  3. 前記接合面に、前記樹脂ケースの最も外側に形成された前記接着剤塗布溝または前記流出接着剤収容溝の外側に接着剤流出防止溝が形成されていることを特徴とする請求項２記載の半導体装置。
  4. 前記接合面に、前記樹脂ケースの最も内側に形成された前記接着剤塗布溝または前記流出接着剤収容溝の内側にも前記接着剤流出防止溝が形成されていることを特徴とする請求項３記載の半導体装置。
JP2010150931A 2010-07-01 2010-07-01 半導体装置 Active JP5310660B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010150931A JP5310660B2 (ja) 2010-07-01 2010-07-01 半導体装置
CN201110192485.5A CN102315178B (zh) 2010-07-01 2011-06-28 半导体装置
US13/175,151 US8546933B2 (en) 2010-07-01 2011-07-01 Semiconductor apparatus including resin case

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010150931A JP5310660B2 (ja) 2010-07-01 2010-07-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2012015349A JP2012015349A (ja) 2012-01-19
JP5310660B2 true JP5310660B2 (ja) 2013-10-09

Family

ID=45399085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010150931A Active JP5310660B2 (ja) 2010-07-01 2010-07-01 半導体装置

Country Status (3)

Country Link
US (1) US8546933B2 (ja)
JP (1) JP5310660B2 (ja)
CN (1) CN102315178B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6039311B2 (ja) * 2012-08-29 2016-12-07 京セラ株式会社 配線基板、電子装置および電子モジュール
KR102047378B1 (ko) 2012-11-30 2019-11-21 엘지이노텍 주식회사 카메라 모듈
EP2797111A1 (en) 2013-04-24 2014-10-29 Nxp B.V. Electrical component packaging
JP6130916B2 (ja) * 2013-07-17 2017-05-17 カルソニックカンセイ株式会社 組電池
JP6288254B2 (ja) 2014-04-30 2018-03-07 富士電機株式会社 半導体モジュールおよびその製造方法
JP6775385B2 (ja) * 2015-11-10 2020-10-28 昭和電工株式会社 パワーモジュール用ベース
JP6645134B2 (ja) * 2015-11-16 2020-02-12 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017098593A1 (ja) * 2015-12-09 2017-06-15 三菱電機株式会社 パワーモジュール
JP6556656B2 (ja) * 2016-03-31 2019-08-07 京セラ株式会社 接続構造、サーマルヘッドおよびサーマルプリンタ
FR3060937B1 (fr) * 2016-12-19 2020-11-06 Valeo Systemes De Controle Moteur Ceinture de protection pour module electronique, et module electronique comprenant une telle ceinture de protection
JP6766744B2 (ja) * 2017-05-10 2020-10-14 株式会社豊田自動織機 半導体モジュール
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7364168B2 (ja) * 2019-02-12 2023-10-18 住友電工デバイス・イノベーション株式会社 半導体モジュール及び半導体デバイス収容体
WO2021106114A1 (ja) * 2019-11-27 2021-06-03 三菱電機株式会社 半導体モジュール
JP7482833B2 (ja) 2021-05-27 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102600993B1 (ko) * 2021-07-19 2023-11-10 (주) 세명유리 유리패널의 장착구조

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941091B1 (ja) * 1970-10-09 1974-11-07
JPS59177949A (ja) 1983-03-29 1984-10-08 Toshiba Corp 民生用素子
JPS59177949U (ja) * 1983-05-17 1984-11-28 日本電気株式会社 半導体装置
JPS61139048A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
JPH079381Y2 (ja) * 1990-10-18 1995-03-06 株式会社三社電機製作所 半導体装置
JPH0521646A (ja) * 1991-07-15 1993-01-29 Matsushita Electric Works Ltd 半導体装置
JP2594813Y2 (ja) * 1991-09-13 1999-05-10 旭光学工業株式会社 接着部材
JPH0730006A (ja) 1993-05-10 1995-01-31 Fuji Electric Co Ltd 半導体装置のパッケージ構造
JPH0741734A (ja) * 1993-07-26 1995-02-10 Yamaha Corp 接着方法
JP3545019B2 (ja) * 1993-11-04 2004-07-21 株式会社豊田自動織機 電子製品の封止ケース
JP3196540B2 (ja) 1994-12-09 2001-08-06 富士電機株式会社 半導体装置
JPH0958162A (ja) * 1995-08-18 1997-03-04 Mitsubishi Electric Corp Ｉｃカードとその製造法
JP3168952B2 (ja) * 1997-09-03 2001-05-21 日本電気株式会社 電子ビーム描画用アパーチャ装置とその製造方法
JP4219448B2 (ja) 1998-08-28 2009-02-04 富士電機デバイステクノロジー株式会社 半導体装置
JP4450965B2 (ja) * 2000-09-29 2010-04-14 日本碍子株式会社 光学部品の接着構造
JP4710194B2 (ja) 2001-08-03 2011-06-29 富士電機システムズ株式会社 半導体装置のパッケージ
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
TWI229928B (en) * 2003-08-19 2005-03-21 Advanced Semiconductor Eng Semiconductor package structure
JP4224822B2 (ja) * 2004-05-07 2009-02-18 ブラザー工業株式会社 インクジェットプリンタヘッド
TWI246756B (en) * 2004-06-28 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package having exposed heat sink and heat sink therein
JP4605499B2 (ja) * 2004-10-28 2011-01-05 富士電機ホールディングス株式会社 有機ｅｌディスプレイの封止構造
JP2006226756A (ja) * 2005-02-16 2006-08-31 Denso Corp 圧力センサ
JP5050521B2 (ja) * 2006-01-19 2012-10-17 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
JP5146899B2 (ja) * 2006-10-24 2013-02-20 トヨタ自動車株式会社 燃料電池
JP4687756B2 (ja) * 2008-07-07 2011-05-25 株式会社村田製作所 プローブアレイおよびその製造方法
US8354303B2 (en) * 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
US8952552B2 (en) * 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures

Also Published As

Publication number Publication date
JP2012015349A (ja) 2012-01-19
US8546933B2 (en) 2013-10-01
US20120001309A1 (en) 2012-01-05
CN102315178B (zh) 2015-10-07
CN102315178A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP5310660B2 (ja) 半導体装置
JP6293030B2 (ja) 電力用半導体装置
JP5415823B2 (ja) 電子回路装置及びその製造方法
US10104775B2 (en) Semiconductor device and method for manufacturing the same
US9686854B2 (en) Electronic device
US9875991B2 (en) Package module having exposed heat sink
JP5018909B2 (ja) 半導体装置
WO2013141287A1 (ja) 半導体装置及びその製造方法
JP4254527B2 (ja) 半導体装置
JPWO2008078746A1 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
WO2014208044A1 (ja) 電子装置およびその電子装置の製造方法
JP6217884B2 (ja) 半導体装置とその製造方法
JP2005191178A (ja) 半導体装置
CN113544845A (zh) 改进地集成有冷却器框架的电力转换器装置
JP6877561B2 (ja) 半導体装置およびこれを備えた電力変換装置
JP5285347B2 (ja) 回路装置
JP6335815B2 (ja) 放熱構造体
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP4624775B2 (ja) 半導体装置
KR20160035916A (ko) 전력 모듈 패키지 및 그 제조방법
JP5488645B2 (ja) 半導体装置およびその製造方法
US11056456B2 (en) Semiconductor apparatus
JP2008187143A (ja) 回路装置およびその製造方法
JP2005093635A (ja) 樹脂封止型半導体装置
JP2010010568A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5310660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250