JP5415823B2 - 電子回路装置及びその製造方法 - Google Patents

電子回路装置及びその製造方法 Download PDF

Info

Publication number
JP5415823B2
JP5415823B2 JP2009118677A JP2009118677A JP5415823B2 JP 5415823 B2 JP5415823 B2 JP 5415823B2 JP 2009118677 A JP2009118677 A JP 2009118677A JP 2009118677 A JP2009118677 A JP 2009118677A JP 5415823 B2 JP5415823 B2 JP 5415823B2
Authority
JP
Japan
Prior art keywords
resin
lead frame
high heat
heat dissipation
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009118677A
Other languages
English (en)
Other versions
JP2009302526A (ja
Inventor
徹 野村
匠 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009118677A priority Critical patent/JP5415823B2/ja
Publication of JP2009302526A publication Critical patent/JP2009302526A/ja
Application granted granted Critical
Publication of JP5415823B2 publication Critical patent/JP5415823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、例えば自動車のエンジンルーム内のような比較的高温の環境で使用する電子回路装置及びその製造方法に関する。
自動車のエンジンルーム内に設置したり、自動車のトランスミッション等に装着したりする電子回路装置は、水や油等がかかることがあっても、ダメージを受けないように、即ち、内部に水や油等が浸入しないように構成されている。このような電子回路装置の一例として、金属製のベースに電子回路基板を装着し、このベースとカバーを溶接するように構成したハーメチックシール構造が知られている。しかし、このハーメチックシール構造の場合、溶接が必要なため、材質の制約があると共に、外観検査で良否判定が困難であるという問題点があった。
そこで、近年、電子回路基板及びベースをエポキシ樹脂でモールドして封止するように構成したパッケージ構造が提案されている。このパッケージ構造の場合、フルモールド構造であるため、内部に高発熱素子例えばパワー素子が存在するときには、放熱性を確保するように構成する必要がある。この放熱性を確保する構成としては、パワー素子の裏面にヒートシンクを取り付けて全体を同時に樹脂（低応力樹脂）でモールドするハーフモールド構造が提案されており、このような構成の例が、特許文献１、２に記載されている。
特開平９−１３９４６１号公報 特開２００６−３２４４０１号公報
特許文献１に記載された構成の場合、パワー素子とヒートシンクを樹脂（低応力樹脂）でモールド成型した後、パワー素子とヒートシンクとの間に形成した隙間に高熱伝導樹脂（高放熱樹脂）を封止するように構成されている。しかし、この構成の場合、ヒートシンクの固定が不安定になるため、隙間を安定して形成することが困難であり、また、モールド樹脂と高熱伝導樹脂を密着させることが困難である。そのため、放熱性能がばらつき、パワー素子の熱暴走破壊や、リードフレームとヒートシンクの絶縁性低下や、パッケージクラックによる耐湿性の劣化等が発生するおそれがあった。
また、特許文献２に記載された構成の場合、高熱伝導樹脂と通常のモールド樹脂（低応力樹脂）と、即ち、２種類の樹脂でトランスファーモールド成型を行なう構成であるため、２種類の樹脂をそれぞれ所望の形状に成型することが困難であると共に、２種類の樹脂の密着性を確保することが困難であるという問題点があった。
そこで、本発明の目的は、放熱性を確保するために、高放熱樹脂と低応力樹脂（通常のモールド樹脂）を使用して樹脂封止するように構成しながら、２種類の樹脂の密着性を十分に確保することができる電子回路装置及びその製造方法を提供することにある。
請求項１の発明によれば、発熱部品が装着されたリードフレームと、前記リードフレーム上に装着され、電子部品が実装された制御基板と、前記リードフレームの放熱する側の面を覆うようにモールドされた高放熱樹脂と、前記発熱部品、前記リードフレーム、前記制御基板および前記高放熱樹脂を覆うと共に、前記高放熱樹脂の放熱面が露出するようにモールドされた低応力樹脂とを備え、前記高放熱樹脂の外周端部を前記リードフレームの外周端部よりも内側に位置させるように構成し、前記低応力樹脂でモールドする際には、前記高放熱樹脂を半硬化状態に保つように構成し、前記制御基板と前記発熱部品との間に前記低応力樹脂を介在させるように構成したので、放熱性を確保するために、高放熱樹脂と低応力樹脂を使用して樹脂封止するように構成しながら、２種類の樹脂の密着性を十分に確保することができる。
また、請求項２の発明のように、電子部品が実装されたセラミック基板を備え、このセラミック基板を前記リードフレーム上に装着するように構成することが好ましい。更に、請求項３の発明のように、前記セラミック基板のうちの前記リードフレーム側の面に実装された基板実装発熱素子を備え、前記リードフレームに前記基板実装発熱素子を挿通させるように形成された開口部を備えることが良い構成である。
請求項４の発明によれば、リードフレームの放熱する側の面を覆うように高放熱樹脂でモールドする工程であって、前記高放熱樹脂の外周端部を前記リードフレームの外周端部よりも内側に位置させ、前記高放熱樹脂を半硬化状態に保つ工程と、前記リードフレーム上に発熱部品を実装する工程と、前記リードフレーム上に電子部品が実装された制御基板を実装する工程と、前記発熱部品、前記リードフレーム、前記制御基板および前記半硬化状態の高放熱樹脂を覆うと共に、前記高放熱樹脂の放熱面が露出するように低応力樹脂でモールドする工程であって、前記制御基板と前記発熱部品との間に前記低応力樹脂を介在させる工程とを備えたので、請求項１の発明とほぼ同じ作用効果を得ることができる。
請求項５の発明によれば、リードフレーム上に発熱部品を実装する工程と、前記リードフレーム上に電子部品が実装された制御基板を実装する工程と、前記リードフレームの放熱面を覆うように高放熱樹脂でモールドする工程であって、前記高放熱樹脂の外周端部を前記リードフレームの外周端部よりも内側に位置させ、前記高放熱樹脂を半硬化状態に保つ工程と、前記発熱部品、前記リードフレーム、前記制御基板および前記半硬化状態の高放熱樹脂を覆うと共に、前記高放熱樹脂の放熱面が露出するように低応力樹脂でモールドする工程であって、前記制御基板と前記発熱部品との間に前記低応力樹脂を介在させる工程とを備えたので、請求項１の発明とほぼ同じ作用効果を得ることができる。
請求項６の発明によれば、一般的にモールド成型は、樹脂の注入口（ゲート部）を持ったトランスファー成型とゲート部を持たないコンプレッション法に分けられる。発明者によれば、高放熱樹脂はフィラー量も多く、樹脂の粘度が高く、注入性が悪い場合が多い。このため、ゲート部から注入し成型するトランスファー成型ではボイドの発生が多く発生する不具合が発生し、樹脂厚を薄く成型することが困難となる。また、部品面においては低応力樹脂材料を用いるため、フィラー量も少なく、低粘度であるために、ゲート部から樹脂を注入し成型する、安価なトランスファー成型を用いることにより、高放熱で安価な電子回路装置が得られる。
本発明の第１の実施例を示す混成集積回路の縦断面図 製造工程を説明する図 コンプレッションモールド法を説明する図 トランスファーモールド法を説明する図 本発明の第２の実施例を示す図２相当図 本発明の第３の実施例を示す図３相当図 本発明の第４の実施例を示す図１相当図 図２相当図 本発明の第５の実施例を示す図１相当図 図２相当図 本発明の第６の実施例を示す図１相当図 本発明の第７の実施例を示す図１相当図 電子回路装置の下面図 電子回路装置の上面図 図２相当図 本発明の第８の実施例を示す縦断側面図 本発明の第９の実施例を示す図１相当図 本発明の第１０の実施例を示す図１相当図 本発明の第１１の実施例を示す図１相当図 本発明の第１２の実施例を示す図１相当図 本発明の第１３の実施例を示す図１相当図 本発明の第１４の実施例を示す図１相当図
以下、本発明の第１の実施例について、図１ないし図４を参照しながら説明する。まず、図１は、本実施例の混成集積回路（電子回路装置）１の全体構成を概略的に示す縦断面図である。この図１に示すように、混成集積回路１は、Ｃｕ製のリードフレーム２と、このリードフレーム２上に接着剤３を介して接着されたセラミック基板（制御基板）４と、リードフレーム２上に半田５付けされたパワー素子（発熱部品）６と、全体をモールドする樹脂７とから構成されている。
セラミック基板４には、制御ＩＣ（電子部品、発熱部品）８や種々の電子部品９等が導電性接着剤１０を介して接着されている。尚、導電性接着剤１０として、熱伝導性が良好なものを使用すれば、セラミック基板４上にパワー素子等を実装することが可能となる。また、制御ＩＣ８とセラミック基板４上の導体パターンは、Ａｕワイヤ１１を介してボンディングされている。パワー素子６とリードフレーム２は、Ａｌワイヤ１２を介してボンディングされている。パワー素子６とセラミック基板４上の導体パターンは、Ａｌワイヤ１２を介してボンディングされている。セラミック基板４上の導体パターンとリードフレーム２は、Ａｌワイヤ１２を介してボンディングされている。
樹脂７は、リードフレーム２の下面のうちのセラミック基板４およびパワー素子６が取り付けられている部分の下面に沿うように比較的薄く板状に設けられた高放熱樹脂（高熱伝導樹脂）１３と、それ以外の部分を封止（モールド）する低応力樹脂１４とから構成されている。高放熱樹脂１３は、例えば熱伝導率が４〜１０Ｗ／ｍ・Ｋ程度のエポキシ樹脂で構成されている。尚、高放熱樹脂１３は、フィラー量を増やすやめ、ヤング率が２０ＭＰａを超える樹脂（材料）となる。低応力樹脂１４は、一般的な集積回路の樹脂パッケージとして使用するエポキシ樹脂で構成されており、例えば熱膨張係数が７〜１７ｐｐｍ／℃程度であると共に、ヤング率が１０〜２０ＭＰａ程度であるエポキシ樹脂を使用している。
この場合、セラミック基板４の熱膨張係数が７ｐｐｍ／℃であり、半導体の熱膨張係数が４ｐｐｍ／℃である。このため、それらの熱膨張係数に近く、且つ、ヤング率を低く抑えた樹脂（上記した熱膨張係数が７〜１７ｐｐｍ／℃程度であると共に、ヤング率が１０〜２０ＭＰａ程度のエポキシ樹脂）を使用することで、セラミック基板４や半導体に作用する応力を低減することができる。
次に、上記構成の混成集積回路１を製造する工程について、図２に従って説明する。まず、図２（ａ）に示すように、リードフレーム２の下面（放熱面）を、高放熱樹脂１３でコンプレッションモールド法によりモールドする。この場合、図３（ａ）、（ｂ）に示すような上型１５および下型１６を用いてコンプレッションモールドを実行する。具体的には、下型１６上に、上下反対にしたリードフレーム２を載置固定しておき、リードフレーム２上に固形または液状の高放熱樹脂１３ａ、１３ｂを載せてから、上型１５により高放熱樹脂１３ａ、１３ｂを加圧して成型する。
このとき、高放熱樹脂１３の硬化条件は、１００℃で１０分とする、即ち、仮硬化条件とする。尚、リードフレーム２の下面のうちのセラミック基板４およびパワー素子６が取り付けられている部分の下面に高放熱樹脂１３を薄く板状に形成（成型）している。高放熱樹脂１３の厚み寸法は、放熱性を考慮すると、薄くすることが望ましく、２００μｍ以下が望ましい。この場合、高放熱樹脂１３をモールドする際には、樹脂注入のためのゲート部を持たない金型１５、１６を用いて成型している。
次いで、図２（ｂ）に示すように、リードフレーム２上にパワー素子６を半田付けする。この後、図２（ｃ）に示すように、リードフレーム２上に、制御ＩＣ８や種々の電子部品９等を予め実装しておいたセラミック基板４を接着する。続いて、図２（ｄ）に示すように、制御ＩＣ８とセラミック基板４との間を、Ａｕワイヤ１１を介して超音波ワイヤボンディングする。更に、パワー素子６とリードフレーム２との間、セラミック基板４とリードフレーム２との間、セラミック基板４とパワー素子６との間を、Ａｌワイヤ１２を介して超音波ワイヤボンディングする。
この後、図２（ｅ）に示すように、リードフレーム２の上面および下面（のうちの高放熱樹脂１３でモールドされていない部分）を、低応力樹脂１４でトランスファーモールド法によりモールドする。この場合、図４に示すような上型１７および下型１８を用いてトランスファーモールドを実行する。具体的には、上型１７および下型１８で形成されたキャビティ１９内にリードフレーム２（セラミック基板４およびパワー素子６等を取り付けたもの）を収容した後、液状の低応力樹脂１４をゲート部２０から加圧注入する。即ち、低応力樹脂１４をモールドする際には、樹脂を注入するためのゲート部２０を持った金型１７、１８を用いて成型している。尚、キャビティ１９内の空気は、排気部２１から排気するように構成されている。
この場合、低応力樹脂１４の硬化条件、即ち、モールド成型条件は、１６０〜１８０℃で１０分とする。そして、この後、上型１７および下型１８を型開きして取り出した構成を、１６０〜１８０℃で６時間保持する。即ち、アフターキュアの条件を、１６０〜１８０℃で６時間とする。このアフターキュアにより、高放熱樹脂１３および低応力樹脂１４が十分に硬化すると共に、２つの樹脂１３、１４が十分（強固）に密着する。
このような構成の本実施例によれば、仮硬化状態の高放熱樹脂１３を低応力樹脂１４でモールドするように構成したので、高放熱樹脂１３および低応力樹脂１４を十分（強固）に密着させることができる。そして、本実施例の混成集積回路１においては、パワー素子６や制御ＩＣ８等で発生した熱をリードフレーム２および高放熱樹脂１３を通して外部へ速やかに放熱させることができる。また、上記実施例では、電子部品が実装されたセラミック基板４およびパワー素子６をリードフレーム２上に装着し、セラミック基板４とパワー素子６との間に低応力樹脂１４を介在させるように構成したので、セラミック基板４とパワー素子６との間を熱的に遮断することができ、お互いのもらい熱を減らすことができ、従って、パワー素子４および電子部品等の信頼性を向上できる。
ところで、一般的にモールド成型は、樹脂の注入口（ゲート部）を持ったトランスファー成型と、ゲート部を持たないコンプレッション法に分けられる。ここで、高放熱樹脂はフィラー量も多く、樹脂の粘度が高く、注入性が悪い場合が多い。このため、ゲート部から注入し成型するトランスファー成型ではボイドの発生が多く発生する不具合が発生し、樹脂厚を薄く成型することが困難となる。そこで、上記実施例においては、樹脂注入のためのゲート部を持たない金型１５、１６を用いて高放熱樹脂を成型している。また、上記実施例の場合、部品面においては低応力樹脂材料を用いるため、フィラー量も少なく、低粘度であるために、樹脂を注入するためのゲート部２０を持った金型１７、１８を用いて成型する。即ち、ゲート部２０から樹脂を注入して成型することにより、安価なトランスファー成型を用いる構成となることから、高放熱で安価な電子回路装置が得られる。
また、上記実施例においては、リードフレーム２の端部を低応力樹脂１４で覆う構成とし、リードフレーム２の一部（下面）を露出させ、その部分を高放熱樹脂１３で覆う構成とした、即ち、低応力樹脂１４によりリードフレーム２のうちの発熱部品６、８が取り付けられる部分の外周縁部を回り込むように覆い、リードフレーム２の露出面（放熱する側の面）を高放熱樹脂１３で覆う構成とした。このため、リードフレーム２の端部（外周縁部）の冷熱歪を低減することができ（即ち、低応力樹脂１４によりリードフレーム２を拘束する力を大きくできて、低応力樹脂１４がリードフレーム２から剥がれることを防止でき）、高信頼性でかつ高放熱な混成集積回路（電子回路装置）１を得ることができる。
図５は、本発明の第２の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。この第２の実施例では、リードフレーム２を高放熱樹脂１３でモールドする工程を、リードフレーム２を低応力樹脂１４でモールドする工程の直前に行なうように構成した。
具体的には、図５（ａ）に示すように、リードフレーム２にパワー素子６を半田付けした後、図５（ｂ）に示すように、リードフレーム２に、制御ＩＣ８等を実装したセラミック基板４を接着する。この後、図５（ｃ）に示すように、Ａｌワイヤ１２を用いて超音波ボンディングを実行した後、図５（ｄ）に示すように、リードフレーム２の下面を高放熱樹脂１３でコンプレッションモールド法によりモールドする工程を行なう。この場合、高放熱樹脂１３の硬化条件は、第１の実施例と同様に、１００℃で１０分とする、即ち、仮硬化条件とする。
次いで、図５（ｅ）に示すように、第１の実施例と同様にして、リードフレーム２の上面および下面（のうちの高放熱樹脂１３でモールドされていない部分の下面）を、低応力樹脂１４でトランスファーモールド法によりモールドする。硬化条件やアフターキュア条件は、第１の実施例と同じである。
尚、上述した以外の第２の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第２の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
図６は、本発明の第３の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。この第３の実施例では、パワー素子６およびセラミック基板４を固着したリードフレーム２を、低応力樹脂１４でトランスファーモールドした後（図６（ａ）参照）、上型２２および下型２３を用いて、リードフレーム２を高放熱樹脂１３でコンプレッションモールドする（図６（ｂ）参照）ように構成した。尚、この工程の場合、低応力樹脂１４を硬化させた後、低応力樹脂１４の表面のうちの高放熱樹脂１３と密着する面を活性化するように構成している。具体的には、上記密着する面にＵＶ照射を施したり、プラズマ処理等を実行したりすることにより、低応力樹脂１４の上記面を改質して高放熱樹脂１３が密着し易くするように構成している。尚、上記密着する面を機械的に粗らく加工することにより、高放熱樹脂１３が密着し易くするように構成しても良い。
尚、上述した以外の第３の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第３の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
図７および図８は、本発明の第４の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。この第４の実施例では、セラミック基板４の下面にも、制御ＩＣ（基板実装発熱素子）２４を実装するように構成したものである。
具体的には、図７に示すように、セラミック基板４の下面に制御ＩＣ２４を半田フリップチップ２５を介して接合している。尚、セラミック基板４の下面と制御ＩＣ２４との間、並びに、半田フリップチップ２５の周囲には、アンダーフィル材２６が設けられている。そして、リードフレーム２における上記制御ＩＣ２４に対応する部位には、開口部２ａが形成されており、制御ＩＣ２４は上記開口部２ａ内を挿通して下方へ突出するように構成されている。更に、制御ＩＣ２４の下面は、高放熱樹脂１３でモールドされている。
次に、上記構成の混成集積回路１を製造する工程を、図８を参照して説明する。まず、図８（ａ）に示すように、下面に制御ＩＣ２４を予め実装しておいたセラミック基板４をリードフレーム２上に接着する。続いて、図８（ｂ）に示すように、リードフレーム２の下面を、高放熱樹脂１３でコンプレッション法によりモールドする。この場合、高放熱樹脂１３の硬化条件は、１００℃で１０分（即ち、仮硬化条件）とする。これにより、セラミック基板４の下面の制御ＩＣ２４が高放熱樹脂１３によりモールドされる。
次いで、図８（ｃ）に示すように、セラミック基板４上に制御ＩＣ８や種々の電子部品９等を導電性接着材１０を介して接着すると共に、リードフレーム２上にパワー素子６を半田付けする。この後、図８（ｄ）に示すように、パワー素子６とリードフレーム２またはセラミック基板４との各間、セラミック基板４とリードフレーム２との間を、Ａｌワイヤ１２を介して超音波ワイヤボンディングすると共に、制御ＩＣ８とセラミック基板４との間をＡｕワイヤ１１を介して超音波ワイヤボンディングする。
この後、図８（ｅ）に示すように、リードフレーム２の上面および下面（のうちの高放熱樹脂１３でモールドされていない部分の下面）を、低応力樹脂１４でトランスファーモールド法によりモールドする。この場合、低応力樹脂１４の硬化条件、即ち、モールド成型条件は、１６０〜１８０℃で１０分とする。そして、この後、型開きして取り出した構成を、１６０〜１８０℃で６時間、アフターキュアする。
尚、上述した以外の第４の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第４の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
図９および図１０は、本発明の第５の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。この第５の実施例では、図９に示すように、混成集積回路１の樹脂７の下部の全面および上部の全面に高放熱樹脂１３を形成するように構成した。
以下、上記構成の混成集積回路１を製造する工程を、図１０を参照して説明する。まず、図１０（ａ）に示すように、リードフレーム２上にパワー素子６を半田付けする。続いて、図１０（ｂ）に示すように、リードフレーム２上に、予め制御ＩＣ８等を実装（制御ＩＣ８等を接着すると共にＡｕワイヤ１１で超音波ボンディング）したセラミック基板４を接着する。この後、図１０（ｃ）に示すように、パワー素子６とリードフレーム２またはセラミック基板４との各間、セラミック基板４とリードフレーム２との間を、Ａｌワイヤ１２を介して超音波ワイヤボンディングする。
次いで、図１０（ｄ）に示すように、リードフレーム２の上面および下面（のうちのセラミック基板４およびパワー素子６が取り付けられている部分の下面を除く）を、低応力樹脂１４でトランスファーモールド法によりモールドする。この場合、低応力樹脂１４の硬化条件、即ち、モールド成型条件は、１６０〜１８０℃で１０分とする。更に、このモールド成形時には、リードフレーム２の下面のうちのセラミック基板４およびパワー素子６が取り付けられている部分の下面が、低応力樹脂１４から露出するように構成する。
続いて、図１０（ｅ）に示すように、リードフレーム２の下面および低応力樹脂１４の下面を、高放熱樹脂１３でコンプレッション法によりモールドする。この場合、高放熱樹脂１３の硬化条件は、１６０〜１８０℃で１０分とする。尚、高放熱樹脂１３をモールドする前に、低応力樹脂１４の表面（特には、下面および上面）にＵＶ照射を施したり、プラズマ処理等を実行したりして改質することにより、低応力樹脂１４の表面を活性化して高放熱樹脂１３が密着し易くする。
次いで、図１０（ｆ）に示すように、低応力樹脂１４の上面を、高放熱樹脂（発熱素子側高放熱樹脂）１３でコンプレッション法によりモールドする。この場合、高放熱樹脂１３の硬化条件は、１６０〜１８０℃で１０分とする。そして、この後は、型開きして取り出した構成を、１６０〜１８０℃で６時間、アフターキュアする。
尚、上述した以外の第５の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第５の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第５の実施例によれば、混成集積回路１の樹脂７（の低応力樹脂１４）の下部の全面および上部の全面に高放熱樹脂１３を形成する構成としたので、パワー素子６や制御ＩＣ８等から発生する熱を混成集積回路１の上下両面の高放熱樹脂１３を介して良好に放熱することができる。
図１１は、本発明の第６の実施例を示すものである。尚、第３の実施例と同一構成には、同一符号を付している。この第６の実施例では、図１１に示すように、セラミック基板４上にパワー素子６を実装するように構成した。そして、混成集積回路１の樹脂７の下部の全面に高放熱樹脂１３を形成するように構成した。尚、上述した以外の第６の実施例の構成は、第３の実施例の構成と同じ構成となっている。従って、第６の実施例においても、第３の実施例とほぼ同じ作用効果を得ることができる。
また、上記した各実施例においては、高放熱樹脂１３と低応力樹脂１４との密着性を高くするために、高放熱樹脂１３でモールド成型するときに、仮硬化状態にして低応力樹脂１４でモールドするように構成したが、これに代えて、高放熱樹脂１３を硬化させた後、高放熱樹脂１３の表面にＵＶ照射を施したり、プラズマ処理等を実行したりして改質することにより、或いは、機械的に粗く加工したりすることにより、高放熱樹脂１３の表面を活性化して低応力樹脂１４が密着し易くするように構成しても良い。
図１２ないし図１５は、本発明の第７の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。この第７の実施例では、図１２に示すように、高放熱樹脂１３の代わりに、高放熱シリコーン樹脂３１、３２を設けた。
この構成の場合、リードフレーム２のうちのセラミック基板４が取り付けられる部分の外周縁部およびリードフレーム２のうちのパワー素子６が取り付けられる部分の外周縁部は、低応力樹脂１４で少し回り込むようにモールドしている。そして、リードフレーム２のうちのセラミック基板４が取り付けられる部分の下面およびリードフレーム２のうちのパワー素子６が取り付けられる部分の下面における低応力樹脂１４がモールドされていない露出面部分、即ち、低応力樹脂１４（樹脂７）の凹部３３、３４内に高放熱シリコーン樹脂３１、３２を例えば印刷により貼り付けている。
そして、図１２及び図１３に示すように、高放熱シリコーン樹脂３１、３２は、樹脂７の下面から少し下方へ突出している。この突出寸法は、０．２ｍｍ程度である。尚、凹部３３、３４の深さ寸法は、０．２ｍｍ程度である。また、低応力樹脂１４の回り込んでいる部分の寸法ｄは、０．５ｍｍ程度である。更に、図１４に示すように、パワー素子６は、混成集積回路１中に例えば３個配設されている。
次に、上記構成の混成集積回路１を製造する工程について、図１５を参照して説明する。まず、図１５（ａ）に示すように、リードフレーム２上にパワー素子６を半田付けする。この後、図１５（ｂ）に示すように、リードフレーム２上に、制御ＩＣ８や種々の電子部品９等を予め実装しておいたセラミック基板４を接着する。続いて、制御ＩＣ８とセラミック基板４との間を、Ａｕワイヤ１１を介して超音波ワイヤボンディングする。更に、図１５（ｃ）に示すように、パワー素子６とリードフレーム２との間、セラミック基板４とリードフレーム２との間、セラミック基板４とパワー素子６との間を、Ａｌワイヤ１２を介して超音波ワイヤボンディングする。
この後、図１５（ｄ）に示すように、リードフレーム２の上面および下面（のうちの高放熱シリコーン樹脂３１、３２を張り付ける部分の周縁部）を、低応力樹脂１４でトランスファーモールド法によりモールドする。この場合、低応力樹脂１４の硬化条件、即ち、モールド成型条件は、１６０〜１８０℃で１０分とする。そして、この後、上型および下型を型開きして取り出した構成を、１６０〜１８０℃で６時間保持する。即ち、アフターキュアの条件を、１６０〜１８０℃で６時間とする。このアフターキュアにより、低応力樹脂１４が十分に硬化する。
次に、図１５（ｅ）に示すように、リードフレーム２のうちのセラミック基板４が取り付けられる部分の下面およびリードフレーム２のうちのパワー素子６が取り付けられる部分の下面における低応力樹脂１４がモールドされていない露出面部分、即ち、低応力樹脂１４（樹脂７）の凹部３３、３４内に、高放熱シリコーン樹脂３１、３２を印刷手法により貼り付ける（接着する）。この場合、真空引きしながら高放熱シリコーン樹脂３１、３２を印刷する。この真空引きにより、高放熱シリコーン樹脂３１、３２内にボイドが形成されることを防止できる。
このような構成の第７の実施例によれば、リードフレーム２のうちのセラミック基板４が取り付けられる部分の外周縁部およびリードフレーム２のうちのパワー素子６が取り付けられる部分の外周縁部を、低応力樹脂１４で少し回り込むようにモールドしたので、低応力樹脂１４によりリードフレーム２を拘束する力を大きくすることができ、低応力樹脂１４がリードフレーム２から剥がれる事態を防止することができる。
また、上記実施例によれば、リードフレーム２のうちのセラミック基板４が取り付けられる部分の下面およびリードフレーム２のうちのパワー素子６が取り付けられる部分の下面における低応力樹脂１４がモールドされていない露出面部分、即ち、低応力樹脂１４（樹脂７）の凹部３３、３４内に高放熱シリコーン樹脂３１、３２を印刷により貼り付けたので、パワー素子６や制御ＩＣ８等で発生した熱をリードフレーム２および高放熱シリコーン樹脂３１、３２を通して外部へ速やかに放熱させることができると共に、リードフレーム２を良好に絶縁することができる。特に、高放熱シリコーン樹脂３１、３２は、もともと接着力を有する樹脂であるから、印刷により貼り付けることで高放熱シリコーン樹脂３１、３２をリードフレーム２および低応力樹脂１４に強固に貼り付けることができる。
更に、上記実施例では、高放熱シリコーン樹脂３１、３２を、低応力樹脂１４（樹脂７）の下面から少し下方へ突出させるように構成したので、混成集積回路１（高放熱シリコーン樹脂３１、３２）を図示しないアクチェータ（例えば電動機等）の取付部３５（図１２参照）に取り付けるときに、両者の密着性を向上させることができる。
尚、上記実施例では、高放熱シリコーン樹脂３１、３２を、低応力樹脂１４の下面から少し下方へ突出させるように構成したが、これに代えて、高放熱シリコーン樹脂３１、３２の下面と低応力樹脂１４の下面とが面一になるように構成しても良い。
図１６は、本発明の第８の実施例を示すものである。尚、第７の実施例と同一構成には、同一符号を付している。この第８の実施例では、隣接するパワー素子６の間の絶縁性を高くするように構成した。具体的には、図１６に示すように、低応力樹脂１４の中の隣接するパワー素子６の間の部分に、例えば２個の溝部３６を設け、これら溝部３６内にも高放熱シリコーン樹脂３２を充填するように構成した。
上述した以外の第８の実施例の構成は、第７の実施例と同じ構成となっている。従って、第８の実施例においても、第７の実施例とほぼ同じ作用効果を得ることができる。特に、第８の実施例においては、低応力樹脂１４に溝部３６を設け、これら溝部３６内にも高放熱シリコーン樹脂３２を充填するように構成したので、沿面距離を長くすることができるから、隣接するパワー素子６の間の絶縁特性をより一層良好にすることができる。
図１７は、本発明の第９の実施例を示すものである。尚、第７の実施例と同一構成には、同一符号を付している。この第９の実施例では、リードフレーム２のうちのセラミック基板４が取り付けられる部分の下面およびリードフレーム２のうちのパワー素子６が取り付けられる部分の下面に、凸部（ヒートシンク部）３７、３８を下方に向けて一体に突設している。これら凸部３７、３８の高さは、低応力樹脂１４の下面と凸部３７、３８の下面とがほぼ面一になる程度に設定している。凸部３７の大きさは、セラミック基板４の大きさと同じ程度の大きさである。凸部３８の大きさは、パワー素子６の大きさと同じ程度の大きさである。そして、高放熱シリコーン樹脂３１、３２は、リードフレーム２の下面に凸部３７、３８を覆うように貼り付けられている。
上述した以外の第９の実施例の構成は、第７の実施例と同じ構成となっている。従って、第９の実施例においても、第７の実施例とほぼ同じ作用効果を得ることができる。特に、第９の実施例においては、リードフレーム２のうちのセラミック基板４が取り付けられる部分の下面およびリードフレーム２のうちのパワー素子６が取り付けられる部分の下面に、凸部３７、３８を突設したので、凸部３７、３８の下面に貼り付けられた高放熱シリコーン樹脂３１、３２の厚み寸法を薄くすることができるから、放熱性をより一層向上できる。
図１８は、本発明の第１０の実施例を示すものである。尚、第７の実施例と同一構成には、同一符号を付している。この第１０の実施例では、図１８に示すように、低応力樹脂１４でリードフレーム２をモールドするときに、リードフレーム２の外周縁部を少し回り込むようにモールドすることを止めて、低応力樹脂１４の下面とリードフレーム２の下面とが面一になるように構成した。そして、低応力樹脂１４とリードフレーム２の界面の剥離を防止するために、両者の界面部分に無機材例えばアルミナや窒化アルミニウム等からなる絶縁薄膜３９をエアロゾルデポジッション法や溶射法で形成した。更に、リードフレーム２の下面および低応力樹脂１４の下面に高放熱シリコーン樹脂３１を印刷により貼り付けた。この場合、高放熱シリコーン樹脂３１で絶縁薄膜３９を覆うように構成した。
上述した以外の第１０の実施例の構成は、第７の実施例と同じ構成となっている。従って、第１０の実施例においても、第７の実施例とほぼ同じ作用効果を得ることができる。特に、第１０の実施例によれば、低応力樹脂１４とリードフレーム２の界面部分に無機材からなる絶縁薄膜３９を形成したので、低応力樹脂１４とリードフレーム２の界面での剥離を十分に防止することができると共に、混成集積回路１の上下方向の厚さ寸法を小さくすることができる。
尚、上記第１０の実施例では、絶縁薄膜３９を低応力樹脂１４とリードフレーム２の界面部分にだけ形成するように構成したが、これに代えて、図１９に示す第１１の実施例のように、低応力樹脂１４の下面およびリードフレーム２の下面の全面に絶縁薄膜３９を形成するように構成しても良い。上述した以外の第１１の実施例の構成は、第１０の実施例と同じ構成となっている。従って、第１１の実施例においても、第１０の実施例とほぼ同じ作用効果を得ることができる。
図２０は、本発明の第１２の実施例を示すものである。尚、第７の実施例と同一構成には、同一符号を付している。この第１２の実施例では、図２０に示すように、低応力樹脂１４の下面およびリードフレーム２の下面全面に絶縁薄膜３９を形成した後、高放熱シリコーン樹脂３１、３２を印刷により貼り付けた。上述した以外の第１２の実施例の構成は、第７の実施例と同じ構成となっている。従って、第１２の実施例においても、第７の実施例とほぼ同じ作用効果を得ることができる。特に、第１２の実施例によれば、低応力樹脂１４の剥がれをより一層防止できると共に、絶縁性をより一層向上できる。

図２１は、本発明の第１３の実施例を示すものである。尚、第９の実施例と同一構成には、同一符号を付している。この第１３の実施例では、図２１に示すように、低応力樹脂１４の下面、リードフレーム２および凸部３７、３８の下面の全面に絶縁薄膜３９を形成した後、高放熱シリコーン樹脂３１、３２を印刷により貼り付けた。上述した以外の第１３の実施例の構成は、第９の実施例と同じ構成となっている。従って、第１３の実施例においても、第９の実施例とほぼ同じ作用効果を得ることができる。特に、第１３の実施例によれば、低応力樹脂１４の？れをより一層防止できると共に、絶縁性をより一層向上できる。
図２２は、本発明の第１４の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。この第１４の実施例では、図２２に示すように、低応力樹脂１４と高放熱樹脂１３の重なり部にテーパーをつけるように構成した。具体的には、高放熱樹脂１３の外周端面（即ち、低応力樹脂１４と接触する面）を、下方へいくほど内方へ傾斜する斜面（テーパー面）とすると共に、低応力樹脂１４のうちの高放熱樹脂１３の上記外周端面と接触する面をそれに対応する斜面（テーパー面）とした。これにより、低応力樹脂１４と高放熱樹脂１３との接合面積が増え、密着力を向上させることができる。尚、上述した以外の第１４の実施例の構成は、第１の実施例と同じ構成となっている。
図面中、１は混成集積回路（電子回路装置）、２はリードフレーム、４はセラミック基板、６はパワー素子、７は樹脂、８は制御ＩＣ、９は電子部品、１１はＡｕワイヤ、１２はＡｌワイヤ、１３は高放熱樹脂、１４は低応力樹脂、２４は制御ＩＣ、３１、３２は高放熱シリコーン樹脂、３３、３４は凹部、３５は取付部、３６は溝部、３７、３８は凸部、３９は絶縁薄膜を示す。

Claims (6)

  1. 発熱部品が装着されたリードフレームと、
    前記リードフレーム上に装着され、電子部品が実装された制御基板と、
    前記リードフレームの放熱する側の面を覆うようにモールドされた高放熱樹脂と、
    前記発熱部品、前記リードフレーム、前記制御基板および前記高放熱樹脂を覆うと共に、前記高放熱樹脂の放熱面が露出するようにモールドされた低応力樹脂とを備え、
    前記高放熱樹脂の外周端部を前記リードフレームの外周端部よりも内側に位置させるように構成し、
    前記低応力樹脂でモールドする際には、前記高放熱樹脂を半硬化状態に保つように構成し、
    前記制御基板と前記発熱部品との間に前記低応力樹脂を介在させるように構成したことを特徴とする電子回路装置。
  2. 電子部品が実装されたセラミック基板を備え、
    前記セラミック基板を前記リードフレーム上に装着するように構成したことを特徴とする請求項１記載の電子回路装置。
  3. 前記セラミック基板のうちの前記リードフレーム側の面に実装された基板実装発熱素子を備え、
    前記リードフレームに前記基板実装発熱素子を挿通させるように形成された開口部を備えたことを特徴とする請求項２記載の電子回路装置。
  4. リードフレームの放熱する側の面を覆うように高放熱樹脂でモールドする工程であって、前記高放熱樹脂の外周端部を前記リードフレームの外周端部よりも内側に位置させ、前記高放熱樹脂を半硬化状態に保つ工程と、
    前記リードフレーム上に発熱部品を実装する工程と、
    前記リードフレーム上に電子部品が実装された制御基板を実装する工程と、
    前記発熱部品、前記リードフレーム、前記制御基板および前記半硬化状態の高放熱樹脂を覆うと共に、前記高放熱樹脂の放熱面が露出するように低応力樹脂でモールドする工程であって、前記制御基板と前記発熱部品との間に前記低応力樹脂を介在させる工程とを備えたことを特徴とする電子回路装置の製造方法。
  5. リードフレーム上に発熱部品を実装する工程と、
    前記リードフレーム上に電子部品が実装された制御基板を実装する工程と、
    前記リードフレームの放熱面を覆うように高放熱樹脂でモールドする工程であって、前記高放熱樹脂の外周端部を前記リードフレームの外周端部よりも内側に位置させ、前記高放熱樹脂を半硬化状態に保つ工程と、
    前記発熱部品、前記リードフレーム、前記制御基板および前記半硬化状態の高放熱樹脂を覆うと共に、前記高放熱樹脂の放熱面が露出するように低応力樹脂でモールドする工程であって、前記制御基板と前記発熱部品との間に前記低応力樹脂を介在させる工程とを備えたことを特徴とする電子回路装置の製造方法。
  6. 発熱部品が装着されたリードフレームと、
    前記リードフレーム上に装着され、電子部品が実装された制御基板と、
    前記リードフレームの放熱する側の面を覆うようにモールドされた高放熱樹脂と、
    前記発熱部品、前記リードフレーム、前記制御基板および前記高放熱樹脂を覆うと共に、前記高放熱樹脂の放熱面が露出するようにモールドされた低応力樹脂とを備え、
    前記高放熱樹脂の外周端部を前記リードフレームの外周端部よりも内側に位置させるように構成し、
    前記低応力樹脂でモールドする際には、前記高放熱樹脂を半硬化状態に保つように構成し、
    前記制御基板と前記発熱部品との間に前記低応力樹脂を介在させるように構成し、
    前記低応力樹脂をモールドする際には樹脂を注入するためのゲート部を持った金型を用い、前記高放熱樹脂をモールドする際には、樹脂注入のためのゲート部を持たない金型を用いて成型することを特徴とする電子回路装置。
JP2009118677A 2008-05-16 2009-05-15 電子回路装置及びその製造方法 Expired - Fee Related JP5415823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009118677A JP5415823B2 (ja) 2008-05-16 2009-05-15 電子回路装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008129650 2008-05-16
JP2008129650 2008-05-16
JP2009118677A JP5415823B2 (ja) 2008-05-16 2009-05-15 電子回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009302526A JP2009302526A (ja) 2009-12-24
JP5415823B2 true JP5415823B2 (ja) 2014-02-12

Family

ID=41549058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009118677A Expired - Fee Related JP5415823B2 (ja) 2008-05-16 2009-05-15 電子回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5415823B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3285288A4 (en) * 2015-04-15 2018-11-07 Mitsubishi Electric Corporation Semiconductor device
US10312178B2 (en) 2015-04-15 2019-06-04 Mitsubishi Electric Corporation Semiconductor device
US10777476B2 (en) 2016-06-14 2020-09-15 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114134A (ja) * 2009-11-26 2011-06-09 Sanyo Electric Co Ltd 回路装置の製造方法
JP5499986B2 (ja) * 2010-08-11 2014-05-21 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体製造装置
JP5759744B2 (ja) * 2010-09-14 2015-08-05 株式会社日立製作所 パワーモジュール及びその製造方法
CN103053038A (zh) * 2011-01-13 2013-04-17 松下电器产业株式会社 安装用基板、发光装置以及灯
JP5936310B2 (ja) * 2011-03-17 2016-06-22 三菱電機株式会社 パワー半導体モジュール及びその取り付け構造
WO2012137714A1 (ja) 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
TWI525767B (zh) 2011-04-04 2016-03-11 Rohm Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101204223B1 (ko) 2011-07-04 2012-11-27 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP2013229369A (ja) * 2012-04-24 2013-11-07 Denso Corp モールドパッケージ
JP5972158B2 (ja) * 2012-11-27 2016-08-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2014107519A (ja) 2012-11-30 2014-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102012223982A1 (de) 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
JP6251739B2 (ja) * 2013-05-22 2017-12-20 株式会社カネカ 放熱構造体
JP6386746B2 (ja) 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
JP6407756B2 (ja) * 2014-03-31 2018-10-17 株式会社東芝 半導体モジュールの製造方法
JP6316073B2 (ja) * 2014-04-11 2018-04-25 株式会社東芝 半導体モジュールの製造方法
US9978670B2 (en) 2014-11-27 2018-05-22 Mitsubishi Electric Corporation Semiconductor module and semiconductor driving device
WO2017138092A1 (ja) 2016-02-09 2017-08-17 三菱電機株式会社 電力用半導体装置及びその製造方法
JP6472568B2 (ja) * 2016-03-07 2019-02-20 三菱電機株式会社 半導体装置の製造方法
JP7037544B2 (ja) * 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JP6867778B2 (ja) * 2016-10-27 2021-05-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
JP6647187B2 (ja) * 2016-11-14 2020-02-14 三菱電機株式会社 パワーモジュールおよびその製造方法
DE112017007982B4 (de) 2017-08-25 2023-07-06 Mitsubishi Electric Corporation Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung
CN111095537B (zh) * 2017-09-21 2024-03-29 三菱电机株式会社 半导体装置及具备该半导体装置的功率转换装置
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
CN112805814A (zh) * 2018-10-16 2021-05-14 三菱电机株式会社 电力用半导体装置及其制造方法
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102744A (ja) * 1984-10-26 1986-05-21 Sumitomo Electric Ind Ltd 半導体装置用基板およびその製造法
JP2507343B2 (ja) * 1986-09-08 1996-06-12 株式会社東芝 樹脂封止型半導体装置
JP2000163713A (ja) * 1998-11-27 2000-06-16 Read Rite Smi Kk 薄膜磁気ヘッドの上部磁極層の形成方法、段差を有する表面の段差底部上に高アスペクト比微細ブロックパターンを形成する方法、並びに、薄膜磁気ヘッド
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP4403665B2 (ja) * 2001-03-14 2010-01-27 三菱電機株式会社 半導体装置
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2005093635A (ja) * 2003-09-17 2005-04-07 Fuji Electric Device Technology Co Ltd 樹脂封止型半導体装置
JP2005268552A (ja) * 2004-03-18 2005-09-29 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007214319A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd 薄膜トランジスタ及びその電子ディスプレー
JP4642061B2 (ja) * 2007-11-22 2011-03-02 三洋電機株式会社 回路装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3285288A4 (en) * 2015-04-15 2018-11-07 Mitsubishi Electric Corporation Semiconductor device
US10262912B2 (en) 2015-04-15 2019-04-16 Mitsubishi Electric Corporation Semiconductor device
US10312178B2 (en) 2015-04-15 2019-06-04 Mitsubishi Electric Corporation Semiconductor device
EP3929974A1 (en) 2015-04-15 2021-12-29 Mitsubishi Electric Corporation Semiconductor device
US10777476B2 (en) 2016-06-14 2020-09-15 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2009302526A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP5415823B2 (ja) 電子回路装置及びその製造方法
US9087924B2 (en) Semiconductor device with resin mold
JP3316714B2 (ja) 半導体装置
KR101391925B1 (ko) 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US7776648B2 (en) High thermal performance packaging for circuit dies
JP2012524987A (ja) 吸収層を備える基板のためのカプセル化された回路装置及び該回路装置を製造する方法
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
JP2010118554A (ja) 半導体装置およびその製造方法
JP4545022B2 (ja) 回路装置およびその製造方法
WO2016166834A1 (ja) 半導体装置
JP4526125B2 (ja) 大電力用半導体装置
JP4967701B2 (ja) 電力半導体装置
KR20090050752A (ko) 반도체 패키지 및 그의 제조방법
JP4549171B2 (ja) 混成集積回路装置
US7602060B2 (en) Heat spreader in a flip chip package
JP5098284B2 (ja) 半導体装置
JP7172338B2 (ja) 半導体装置及び半導体装置の製造方法
JP6167535B2 (ja) 半導体装置および半導体装置の製造方法
JP2021111700A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2010103231A (ja) 電子装置
US20240088064A1 (en) Semiconductor device
EP4057338A1 (en) Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor power module
JPH11330315A (ja) 半導体装置及びその製造方法
JP5902413B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130212

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees