JP3316714B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3316714B2
JP3316714B2 JP11901994A JP11901994A JP3316714B2 JP 3316714 B2 JP3316714 B2 JP 3316714B2 JP 11901994 A JP11901994 A JP 11901994A JP 11901994 A JP11901994 A JP 11901994A JP 3316714 B2 JP3316714 B2 JP 3316714B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating substrate
frame
connection
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11901994A
Other languages
English (en)
Other versions
JPH07326711A (ja
Inventor
規由 新井
義夫 高木
辰哉 磐浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11901994A priority Critical patent/JP3316714B2/ja
Priority to US08/441,738 priority patent/US5686758A/en
Priority to DE1995118753 priority patent/DE19518753B4/de
Priority to FR9506472A priority patent/FR2726940B1/fr
Publication of JPH07326711A publication Critical patent/JPH07326711A/ja
Application granted granted Critical
Publication of JP3316714B2 publication Critical patent/JP3316714B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置の構造に関
するもので、特に信頼性が高く、製造工程が簡単な電力
用半導体装置の構造に関するものである。
【０００２】
【従来の技術】図１５は、例えば特公平４−７６２１２
号公報に記載されている、従来の電力用半導体装置の平
面図であり、図１６は図１５のＸＶＩ−ＸＶＩ断面での
断面図である。図１５及び図１６において、１はフレー
ム、２は取付部、３は取付孔、４は配線パターン、５は
絶縁板としてのセラミックス板、６は導体箔としての金
属被覆で、配線パターン４及び金属被覆６ははんだなど
の中間層を介することなくセラミクス板５に直接結合さ
れ、絶縁基板７を構成している。８は外部接続電極、９
は半導体素子でともにはんだ層１０を介して配線パター
ン４上に固着されている。
【０００３】１１は接続配線、１２は半導体素子や接続
配線１１を保護する軟質の封入樹脂で、たとえばシリコ
ン樹脂、１３は硬質の封入樹脂で例えばエポキシ樹脂で
ある。次に従来の電力用半導体装置の動作について説明
する。従来の電力用半導体装置においては、半導体素子
９で発生した熱ははんだ層１０、配線パターン４、セラ
ミックス板５、金属被覆６を介して、半導体装置が取り
付けられている冷却体に放熱される。この絶縁基板７に
ははんだ層１０を介して外部接続電極８も固着されてい
る。この外部接続電極８は電力用半導体装置の表面を封
止するエポキシ樹脂１３により固着されているため、半
導体素子９の発生熱により絶縁基板７が変形した場合、
絶縁基板７と外部接続電極８との接着部位近傍に熱応力
が生じ、この熱応力によってはんだ層１０あるいはセラ
ミックス板５が損傷することがあり、これを防止する目
的で変形吸収用に外部接続電極８に湾曲部が設けられて
いる。
【０００４】この湾曲部はエポキシ樹脂１３で固定され
るとその機能を発揮できないので、湾曲部の上端までシ
リコン樹脂１２が封入され、その上にエポキシ樹脂１３
が導入され、封止される。このため変形吸収用の湾曲部
の高さが必須で、高さの低い半導体装置が得難く、また
外部接続電極８のはんだ接合部を強固にするために絶縁
基板７と外部接続電極８との接着部位を大きくしなくて
はならず小型の半導体装置が得難いと言う問題点があっ
た。
【０００５】この課題を解決するために、近年ケースと
外部接続端子とを一体構造とし、外部接続端子の半導体
装置内での固定を基板から切放し、さらに半導体素子と
配線パターンのみならず外部接続電極と半導体素子との
接続もふくめてすべてワイヤボンディングで結線し、基
板に固着された電力用半導体素子の発生熱による基板の
変形が、絶縁基板と外部接続電極との接着部位近傍にお
ける熱応力の原因とならないような構造が採用されてき
た。
【０００６】
【発明が解決しようとする課題】上記のように、ケース
と外部接続電極とを一体構造とし、結線をすべてワイヤ
ボンディングで行なう構造を採用したとき、通常ワイヤ
ボンディングは超音波圧着法により行なわれるので、外
部接続電極のケース内側接続端を片持ち梁のように突出
させるとボンディングの際に振動するために超音波エネ
ルギーを有効に利用出来ないから、外部接続電極のケー
ス内側接続端はケース本体上に固着されることになる。
【０００７】このため、外部接続電極のケース内側接続
端はケース内壁に近接して設けざるを得ず、ケース内側
接続端近傍に充分なスペースが確保し難い。その上、電
力用半導体素子のボンディングに使用するワイヤは、通
常のＩＣに使用されるような直径が２５〜３０μｍ程度
の細い金線ではなく、直径が０．１ｍｍ〜０．５ｍｍ程
度のアルミ線を使用するから、金線のようにボンディン
グ後に引き切ることが出来ずワイヤカッタが必要とな
り、ワイヤカッタを近付けるためのスペースが必要とな
る。このことを勘案すると、外部接続電極のケース内側
接続端を第２ボンディング点にすると、ケース内側接続
端近傍に充分なスペースを確保するためには、ケース内
壁とケース内側接続端との間隔を大きくする必要があ
り、そうすると半導体装置が大形化せざるを得ない。一
方、半導体素子上のボンディンブパッドを第２ボンディ
ング点とすると、半導体素子上でワイヤカッタを使用せ
ざるを得ず、半導体素子に損傷を与えることがあり、信
頼性の点で問題が発生することがある。
【０００８】またケースと外部接続端子とを一体構造と
した場合、絶縁基板と外部接続電極との接着部が無くな
るので、電力用半導体素子の発生熱による絶縁基板と外
部接続電極との接着部のような局所的な熱応力の増大は
防止できる。しかしながら絶縁基板を直接冷却体に取り
付けた場合、局所的な熱応力の増大は無いが、絶縁基板
はやはり異種材料の複合板であるから、電力用半導体素
子の発生熱によって、絶縁基板全体としての熱変形は発
生し、場合によっては、絶縁基板のセラミックス板が破
損するということが発生する。
【０００９】また半導体装置の絶縁基板を直接冷却体に
取り付ける構造とする場合、絶縁基板をフレームに接着
する接着剤の量が少しでも過剰になると、冷却体と接触
する側の絶縁基板表面に流れだし、この流れ出した部分
が固化すると、半導体装置を冷却体にとりつけた際に、
絶縁基板と冷却体との接触が確保できなくなり冷却効率
が低下したり、固化した接着剤で絶縁基板が局部的に強
く押し付けられて絶縁基板のセラミックスが損傷するこ
とがある。
【００１０】また、ケースと外部接続端子とを一体構造
とした場合、半導体素子や接続配線を保護するシリコン
樹脂が封入されるが、エポキシ樹脂は、外部接続端子を
保持する必要がないので、使用されない。その替りに外
部接続端子のケース内側接続端の上部に蓋が設けられ
る。この際シリコン樹脂を蓋の高さまで注入すると、蓋
を接着する接着剤を塗布できなくなるので、蓋の下面に
空間を設ける必要が生じる。半導体装置の全体高さは出
来るだけ低くしたいから、シリコン樹脂の上面を出来る
だけ低くすると、この空間部分に外部接続端子のケース
内側接続端にボンディングされたアルミ配線が空気中に
露出することになり腐食が生じ易い。叙上のように、従
来の半導体装置において、ケースと外部接続端子とを一
体構造とし小型化するに際して製造上、信頼性の点で問
題があった。この発明は、かかる問題点を解決するため
になされたもので、ケースと外部接続端子とを一体構造
とした電力用半導体装置において、小型で信頼性の高い
電力用半導体装置を得ることを目的としている。
【００１１】
【課題を解決するための手段】この第１の発明に係る半
導体装置は、互いに対向する第１と第２の面を貫通する
貫通孔を有し取付面とされた第１の面の開口部の周囲に
この第１の面から後退した段部を有する枠体とこの枠体
にその一部が封止されるとともにその一端が枠体の第２
の面から突出しその他端が貫通孔内で第１の面と並行な
露出面となるように配設された接続電極とを有する外囲
ケースと、絶縁板の両主面上に少なくとも一方が配線パ
ターンである導体箔が配設されるとともに配線パターン
である第１の導体箔の表面が枠体の貫通孔内部に臨み、
第２の導体箔の表面が枠体の第１の面から突出するよう
に枠体の段部に固着された絶縁基板と、この絶縁基板の
配線パターン上に配設され、その表面にボンディングパ
ッドを有する半導体素子と、接続電極の露出面と半導体
素子のボンディングパッドとを順次ボンディングするこ
とにより接続する一体の接続配線の終端がボンディング
されるとともに他との電気的接続が排除された配線パタ
ーンの島状の領域と、を備えたものである。
【００１２】この第２の発明に係る半導体装置は、さら
に絶縁基板の絶縁板を無機材の焼結板としたものであ
る。この第３の発明に係る半導体装置は、さらに絶縁基
板を複数の分割片に分割し、この分割片各々の熱膨張を
吸収するように分割片それぞれを互いに結合手段で結合
したものである。
【００１３】この第４の発明に係る半導体装置は、さら
に結合手段が液状材料の封止手段を有し、貫通孔内部を
封止する封止材料をも備えたものである。この第５の発
明に係る半導体装置は、開口部の段部を取り巻く周側壁
とこの段部に固着される絶縁基板の側面とで溝部が構成
されるように周側壁を後退させるとともに周側壁の一部
に、溝部と連通し枠体の第１の面まで貫通する切り欠き
部をも備えたものである。
【００１４】この第６の発明に係る半導体装置は、切り
欠き部を絶縁基板の隅部と対向する周側壁の一部に配設
したものである。 この第７の発明に係る半導体装置
は、さらに溝部が切り欠き部に向うに従って溝幅が広く
なるように周側壁が切り欠き部に近付くに従って絶縁基
板側面から順次周側壁を後退させたものである。
【００１５】この第８の発明に係る半導体装置は、また
さらに第２の面の開口部内の周囲に、この第２の面から
後退した後退面を有しこの後退面が露出面より第２の面
に近い第２の段部を更に設け、加えて接続電極の一端の
露出面を半導体素子のボンディングパッドより第２の面
に近く配設し、貫通孔内部をこの露出面まで封止材料に
より封止するとともに上記第２の段部に配設された蓋を
固着しかつ封止材料の表面上に露出した上記接続配線を
一体的に覆う接着剤を配設したものである。
【００１６】
【作用】この第１の発明に係る半導体装置は、接続電極
の露出面と半導体素子のボンディングパッドとを順次ボ
ンディングすることにより接続する一体の接続配線の終
端がボンディングされるとともに他との電気的接続が排
除された配線パターンの島状の領域を備えたので、この
島状の領域のボンディング点でワイヤカットができる。
【００１７】この第２の発明に係る半導体装置は、絶縁
基板の絶縁板を無機材の焼結板としたので、半導体素子
の発生熱を有効に放熱できる。この第３の発明に係る半
導体装置は、絶縁基板を複数の分割片に分割し、この分
割片各々の熱膨張を吸収するように分割片それぞれを互
いに結合手段で結合したので、絶縁基板の熱膨張を少な
くしその変形を防止できる。
【００１８】この第４の発明に係る半導体装置は、結合
手段に液状材料の封止手段を設け、側壁内部を封止する
封止材料をも備えているので、半導体素子や接続配線を
長期安定的に保護することが出来る。この第５の発明に
係る半導体装置は、周側壁と絶縁基板側面とで構成され
る溝部を設け、周側壁の一部にこの溝部と連通して枠体
の底面まで貫通した切り欠き部を設けたので、絶縁基板
を接着する接着剤の余剰分を切り欠き部に流し込み、絶
縁基板表面に流れ出るのを防止できる。
【００１９】この第６の発明に係る半導体装置は、切り
欠き部を絶縁基板の隅部と対向する周側壁の一部に配設
したので、さらに絶縁基板の接着に際しての取扱中にお
ける、絶縁基板の隅部の損傷を防止できる。この第７の
発明に係る半導体装置は、溝部が切り欠き部に向うに従
って溝幅が広くなるように周側壁が切り欠き部に近付く
に従って絶縁基板側面から周側壁を順次後退させたの
で、絶縁基板の位置決めを確保しつつ、接着剤を有効に
切り欠き部に流すことができる。
【００２０】この第８の発明に係る半導体装置は、第２
の面の開口部内の周囲に、この第２の面から後退した後
退面を有しこの後退面が露出面より第２の面に近い第２
の段部を更に設け、加えて接続電極の一端の露出面を半
導体素子のボンディングパッドより第２の面に近く配設
し、貫通孔内部をこの露出面まで封止材料により封止す
るとともに上記第２の段部に配設された蓋を固着しかつ
封止材料の表面上に露出した上記接続配線を一体的に覆
う接着剤を配設したので、接続配線が空気中に露出する
ことなく、接続配線の腐食を防止できる。
【００２１】
【実施例】
実施例１．図１はこの発明の一実施例である半導体装置
の平面図である。図１は一例としての電力用半導体装置
で、半導体装置内部の配置を示すために、その蓋は取り
除いて示している。図２は図１の半導体装置のＩＩ−Ｉ
Ｉ断面での断面図、図３は図１の半導体装置の側面図、
図４は図１の半導体装置の底面図である。
【００２２】図１〜図４において、３０は枠体としての
フレームで熱可塑性樹脂で射出成形により形成される。
３１は貫通孔、３２は第１の面である取付面、３３は段
部で、取付面３２から堀込まれた底面３４と周側壁３５
を備えている。３６は第１の導体箔としての配線パター
ン、３７は絶縁板としての無機材焼結板でここではセラ
ミックス板、３８は第２の導体箔としての金属被膜で、
配線パターン３６と金属被膜３８はともに銅系材料で、
これら配線パターン３６、セラミックス板３７及び金属
被膜３８で絶縁基板３９が構成され、配線パターン３６
を貫通孔３１に向けて段部３３の底面３４に接着され
る。
【００２３】この接着剤は、電力用半導体素子では使用
中に高温になるので、弾力性のある熱硬化性のシリコン
系接着剤である。通常この絶縁基板３９は板厚０．５ｍ
ｍ〜１ｍｍ程度のセラミックス板の両面に板厚０．１ｍ
ｍ〜０．４ｍｍ程度の金属被膜３８を直接に接合したも
ので、少なくとも一方の金属被膜を配線パターン３６と
したものである。
【００２４】４０は半導体素子で、配線パターン３６の
表面上にはんだ付けされている。半導体素子４０の表面
上にボンディングパッド４１が設けられている。この半
導体装置では、コンバータ用ダイオード６個、インバー
タ用トランジスタ６個、インバータ用フリーホイールダ
イオード６個、ブレーキ用トランジスタ１個及びブレー
キ用フリーホイールダイード１個が搭載されている。４
２はダミーパッドで、配線パターン３６の島状領域で他
に電気的に接続されていない。
【００２５】４３は外部配線への接続電極でＬ字状をし
ていてフレーム３０にモールドされている。この接続電
極４３の一端である内端は裏面がフレーム３０に着座し
ている。この内端の上表面はフレーム３０の内部空間４
４に露出した露出面となっていて、この露出面は接続配
線がボンディングされるため絶縁基板３９の配線パター
ン３６表面と並行で、取付面３２とも並行な表面となっ
ている。接続電極４３の他端である外端は、枠体である
フレーム３０の第２の面であるフレーム３０の上表面４
９に突出端として突出している。この接続電極４３とフ
レーム３０とで外囲ケース４５を構成している。
【００２６】４６は接続配線で、電力用半導体素子では
電流容量が大きくなるので、直径が０．１ｍｍ〜０．５
ｍｍ程度のアルミ線が使用されている。４７はゲル状の
シリコン樹脂で接続電極４３の内端の露出面まで導入さ
れ、半導体素子４０、接続電極４３を保護している。４
８は蓋で、フレーム３０の上表面４９から堀込まれた第
２の段部である蓋座５０に弾力性のある熱硬化性接着剤
で接着されている。５１は接着剤で、蓋４８を蓋座５０
に接着するするとともにシリコン樹脂４７表面から出て
いる接続配線４３を一体的に封止する。
【００２７】５２は半導体装置の取付用孔、５３は位置
決め用孔である。５４は接着剤流し溝で、半導体装置の
取付面３２の段部３３の周側壁３５とこの段部３３に接
着される絶縁基板３９の側面とで構成される。５５は切
り欠き部である接着剤溜で、例えば段部３３と同じ深さ
で円弧状に形成され、接着剤流し溝５４と連通されてい
る。
【００２８】このように構成された半導体装置は大略次
のように製造される。まずフレーム３０が射出成形で形
成される際に接続電極４３を同時にインサート加工され
て形成された外囲ケース４５が準備される。また素材と
しての絶縁基板の金属被膜の一方に所定の配線パターン
３６が形成された絶縁基板３９が準備される。このパタ
ーン形成にさいしてダミーパッド４２として使用する島
状領域を半導体素子のパターンの近傍に形成する。
【００２９】次いで、絶縁基板３９の配線パターン３６
にクリームはんだが塗布され、半導体素子など電子部品
が所定の場所に搭載される。次にフレーム３０の段部３
３に接着剤が塗布され、絶縁基板３９の配線パターン３
６を上にして載置された状態で、この後外囲ケース４５
が絶縁基板３９上に載置され、少し加圧し余分な接着剤
を接着面から押しだし、加熱工程を経て電子部品のはん
だ付け及び外囲ケース４５と絶縁基板３９との接着が行
なわれる。
【００３０】次いで、超音波圧着法によるワイヤボンデ
ィングにより半導体素子４０、配線パターン３６、接続
電極４３の内端が接続配線４６で結線される。特に半導
体素子４０と接続電極４３の内端とを結線する際、接続
電極４３の内端と半導体素子４０とを順次接続し、半導
体素子４０の近傍にダミーパッド４２を設け、ダミーパ
ッド４２で接続配線４６をボンディングした後、接続配
線４６を切断するようにした。その後、シリコン樹脂４
７を接続電極４３の内端の露出面まで導入し硬化させた
後、シリコン樹脂４７表面上に露出した、接続電極４３
の内端の露出面にボンディングされた接続配線４６を完
全に覆うようとともに蓋座５０に接着剤５１が塗布され
蓋４８が載置されて硬化し接着される。
【００３１】次に動作について説明する。この半導体装
置は、半導体素子コンバータ用ダイオード６個、インバ
ータ用トランジスタ６個、インバータ用フリーホイール
ダイオード６個、ブレーキ用トランジスタ１個及びブレ
ーキ用フリーホイールダイード１個が搭載されていて、
入力電源として３相交流電源が接続され、一旦コンバー
タによって直流に変換された後、インバータによって周
波数可変の交流に変換され、例えば電動機に接続され
て、電動機の回転数制御電源として使用される。
【００３２】この半導体装置は絶縁基板を直接に外部冷
却体（図示せず）に取り付けられるので、インバータ用
のトランジスタの動作に伴って発生する熱が、効率よく
外部に放熱される。外囲ケース４５は接続電極４３とフ
レーム３０とが一体成形され、この接続電極４３は貫通
孔３１を挟んでフレーム３０の互いに対向する２つの辺
に突出端が配置されている。
【００３３】接続電極４３がこのように樹脂封止されて
いるので、絶縁基板３９の配線パターン３６上に接続電
極４３をはんだ接着する必要が無いため、接続電極４３
支持のための広いはんだ接着面積が不用となるので絶縁
基板３９の面積が小さくなり、接続電極４３に絶縁基板
３９の熱変形による応力吸収用の湾曲部を設ける必要が
無いので半導体装置の高さを低く構成できる。接続配線
４６の結線はすべてボンディングにより行なわれてお
り、特に半導体素子４０と接続電極４３の内端との結線
はまず接続電極４３の内端を第１ボンディング点として
接続配線４６を接続しついで半導体素子４０のボンディ
ングパッド４１にボンディングし、接続配線４６は切断
しないでさらに接続配線４６を延長しダミーパッド４２
を第２ボンディング点としてボンディングしここで接続
配線４６を切断する。特に半導体素子４０と接続電極４
３の内端とを結線する場合、このような方法で結線する
のは、接続電極４３の内端を第２ボンディング点とする
と、この接続電極４３の内端の露出面にボンディングし
た後、接続配線４６であるアルミ線を切断せねばならな
い。アルミ線は、通常のＩＣに用いられる金線と相違
し、引き切ることができないので、ワイヤカッタを用い
ねばならない。
【００３４】しかしながら、接続電極４３の内端はフレ
ーム３０の貫通孔３１内側壁近くに半ば埋め込まれた状
態で設けられているから、この内端近傍に、超音波圧着
工具とワイヤカッタとを近付けるだけの空間的余裕がな
い。或はこの空間的余裕を確保するためには、接続電極
４３の内端をフレーム３０の貫通孔３１側壁から充分離
すことが必要となり、フレーム３０の外形が大きくなっ
てしまう。これを避けるために、半導体素子４０のボン
ディングパッド４１を第２ボンディング点とすると、超
音波圧着工具とワイヤカッタとを近付ける空間的余裕は
あるが、半導体素子４０のボンディングパッド４１でワ
イヤカッタを使用することになり、半導体素子４０に機
械的な応力を与えることになり、半導体素子の電気的特
性や信頼性を劣化させることがある。
【００３５】この実施例では半導体素子４０の近傍にダ
ミーパッド４２を設け、ダミーパッド４２で接続配線４
６をボンディングした後、接続配線４６を切断するよう
にしたので、半導体素子の電気的特性や信頼性を劣化さ
せることなく、半導体素子４０と接続電極４３の内端と
を結線することができる。
【００３６】半導体装置の取付面３２の段部３３に絶縁
基板３９が接着されるが、段部３３には通常接着剤が僅
かに余剰に塗布されているが、外囲ケース４５が絶縁基
板３９上に載置される際に、少し外囲ケース４５を加圧
して接着剤の余剰分を押しだし、この接着剤の余剰分が
接着剤流し溝５４を経由して接着剤溜５５に流れ込むよ
うにしているので、組み立ての際、接着剤が絶縁基板３
９の金属被膜３８の下面に回り込むことを防止できる。
金属被膜３８の下面に接着剤が回り込みそのまま固化さ
れると、金属被膜３８の端部に接着剤が残り、この部分
の熱抵抗が大きくなるとともに、金属被膜３８の中央部
分が取り付けられる冷却体に接触せず更に熱抵抗が高く
なって半導体装置の放熱を悪くすることが起こり得る。
【００３７】この接着剤溜５５は周側壁３５のいずれの
場所に設けてもよい。図５はこの発明による半導体装置
の部分断面図である。図５において、接続電極４３の内
端の露出面にボンディングされた接続配線４６はゆるく
弧を描いて露出面上を引き回されるが、接続配線４６の
この露出面からの高さをループ高さとしたとき、蓋座５
０は、接続電極４３の内端の露出面のループ高さよりさ
らに若干高くなるように配置される。蓋座５０と接続電
極４３の内端の露出面との位置関係をこのように選択す
るのは、ループ高さが確保されなかったら、接続配線４
６を拘束し、ボンディング点で断線を起こすなど信頼性
を損なうことがあり、この高さを高くしすぎると、半導
体装置の全高さが高くなって装置を薄くすることができ
ない。
【００３８】また、接続電極４３の内端の露出面に接続
された接続配線４６は、シリコン樹脂４７がこの内端の
露出面までしか導入されていないので、シリコン樹脂４
７表面上に露出しているが、蓋４８が接着される際に、
その接着剤５１をシリコン樹脂４７表面上に露出した接
続配線４６を完全に覆うよう塗布し、蓋４８と同時に固
化している。シリコン樹脂４７を接続配線４６を完全に
覆うまで、導入すれば蓋４８を載置した際、蓋４８の隙
間から外部にあふれ、蓋４８の接着に支障をきたす。そ
のため必ず蓋４８とシリコン樹脂４７との間に空間を残
すことが必要となる。この空間に接続配線４６が露出さ
れていると、接続配線４６のアルミが空気中の水分によ
り腐食し信頼性に問題を生じることがあり、蓋４８の接
着を行なう接着剤でシリコン樹脂４７表面上に露出した
接続配線４６を完全に覆うことにより、接続配線４６の
腐食を防ぐことができる。
【００３９】実施例２．図６はこの発明による半導体装
置の他の実施例を示す底面図である。図６において、接
着剤溜５５は絶縁基板３９の隅部６６に対向する、段部
３３の周側壁３５に設けられている。このように接着剤
溜５５を設けることの他の構成は実施例１と同様であ
る。このように接着剤溜５５を設けることにより、接着
剤の余剰分を流し込むとともに、絶縁基板３９の隅部６
６は取扱に際して欠け易く、接着に際しての取扱中に、
この隅部６６が欠損することにより、沿面距離が短くな
り絶縁耐圧が低下するので、絶縁基板３９の隅部６６の
欠損を防止することと、さらに最も欠損し易い絶縁基板
３９の隅部６６と段部３３の周側壁３５とをなるべく直
接接触しないようにして、絶縁基板３９と外囲ケース４
５とを接着した後でも、絶縁基板３９の隅部６６の欠損
を防止することとで製品の歩留りを高くすることができ
る。
【００４０】実施例３．図７はこの発明による半導体装
置のさらに他の実施例を示す底面図である。図７におい
て、周側壁３５と絶縁基板３９側面とで構成される接着
剤流し溝５４を接着剤溜５５に流れやすくすることを目
的とし、周側壁３５の辺の中央部で絶縁基板３９の位置
決めを行ないながら、接着剤溜５５にむけて次第に周側
壁３５を後退させ、接着剤流し溝５４の溝幅を広くした
ものである。このように接着剤溜５５にむけて次第に周
側壁３５を後退させる構成以外は実施例１と同様であ
る。このように接着剤溜５５にむけて次第に周側壁３５
を後退させることにより、余剰の接着剤が有効に接着剤
溜５５に流れ貯留される。
【００４１】実施例４． 図８はこの発明による半導体
装置のさらに他の実施例を示す平面図で、半導体装置内
部の配置を示すために、その蓋は取り除いて示してい
る。図９は図８の半導体装置のＶＩＩＩＩ−ＶＩＩＩＩ
断面での断面図、図１０及び図１１は図８の半導体装置
の底面図である。図９及び図１０において、６０及び６
１はそれぞれ絶縁基板Ａおよび絶縁基板Ｂである。６２
は絶縁基板Ａ６０と絶縁基板Ｂ６１との結合手段である
中仕切板である。中仕切板６２は断面が凸字型で突出部
分を挟むように、絶縁基板Ａ６０と絶縁基板Ｂ６１との
間に挿入し、封止手段である接着剤６５でシリコン樹脂
４７を封止する封止機能を持たせつつ、絶縁基板Ａ６０
と絶縁基板Ｂ６１とを固着し、絶縁基板Ａ６０と絶縁基
板Ｂ６１とを段部３３と接着している。６３は中継用接
続配線で、絶縁基板Ａ６０と絶縁基板Ｂ６１の配線パタ
ーン相互の電気的な接続を行ない、中仕切板６２をまた
ぐように結線されている。
【００４２】この半導体装置は外囲ケース４５と外部へ
の接続電極４３とを一体構造としているので、実施例１
のように絶縁基板３９を一枚で構成した場合、絶縁基板
３９と接続電極４３との接着部が無くなるので、局所的
な熱応力の増大は防止できるが、搭載される半導体素子
４０の発生熱によっては絶縁基板３９全体としての熱変
形により、セラミックス板３７が破損するという不安が
残る。この実施例では絶縁基板Ａ６０と絶縁基板Ｂ６１
の二部分に分割し、中仕切板６２を用い弾力性のある接
着剤で結合することにより、絶縁基板Ａ６０、絶縁基板
Ｂ６１それぞれの熱膨張を少なくして、絶縁基板全体と
しての熱変形を防止できる。このため半導体装置の熱変
形に対する信頼性を高くすることができる。
【００４３】図１０は、絶縁基板を分割した場合につい
て、実施例２について述べたような接着剤溜５５が絶縁
基板３９の隅部６６に対向する、段部３３の周側壁３５
に設けられた構成である。図１１は、絶縁基板を分割し
た場合について、実施例３について述べたような溝幅を
広くした構成で示されている。
【００４４】実施例５．図１２、図１３はこの発明によ
る半導体装置のさらに他の実施例を示す底面図である。
図１２は絶縁基板３９を３分割し、実施例２について述
べたような接着剤溜５５が絶縁基板３９の隅部６６に対
向する、段部３３の周側壁３５に設けられた構成であ
る。また、図１３は絶縁基板３９を３分割し、実施例３
について述べたような溝幅を広くした構成で示されてい
る。
【００４５】この発明では、絶縁基板が３分割されてい
る。この半導体装置では、大きく分類して３種類の半導
体素子が使用されている。すなわち、コンバータ用の素
子、インバータ用の素子及びブレーキ用の素子である。
このうち最も発熱量は大きい素子はインバータ用の素子
である。従ってこのインバータ用の素子が装着される絶
縁基板のみ伝熱の良いセラミックス板を絶縁板として使
用し、他の素子が搭載される絶縁基板の絶縁板としては
安価でそれほど熱伝導が良くないセラミックス板を使用
することが可能になり、半導体装置を安価に構成するこ
とが出来る。
【００４６】実施例６．図１４はこの発明による半導体
装置のさらに他の実施例を示す断面図である。図１４に
おいて、６４はエポキシ樹脂で、シリコン樹脂４７替り
に導入硬化されて、半導体素子４０と接続配線４６とを
保護するとともに、蓋４８の替りに半導体装置の表面を
封止する構成である。このエポキシ樹脂６４による表面
の封止以外は実施例１と同様である。
【００４７】熱硬化性のエポキシ樹脂はシリコン樹脂４
７よりも伝熱性がよいので、放熱を絶縁基板側のみでな
く、エポキシ側にも放熱することが出来て放熱性が良く
なる。なお上記の各発明においては、一例として電力用
半導体装置について説明したが、他の半導体装置におい
ても利用できることはいうまでもない。
【００４８】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。この第
１の発明に係る半導体装置は、接続電極の露出面と半導
体素子のボンディングパッドとを順次ボンディングする
ことにより接続する一体の接続配線の終端がボンディン
グされるとともに他との電気的接続が排除された配線パ
ターンの島状の領域を備えたので、この島状の領域のボ
ンディング点でワイヤカットができるから、接続電極の
露出面や半導体素子のボンディングパッドを第２ボンデ
ィング点としなくてよいので、半導体素子の電気的特性
や信頼性を劣化させることなく、半導体装置の小型化を
行なうことができる。
【００４９】この第２の発明に係る半導体装置は、絶縁
基板の絶縁板を無機材の焼結板としたので、半導体素子
の発生熱を有効に放熱できるから、絶縁板の放熱面積が
小さくなり、半導体装置の小型化を行なうことができ
る。この第３の発明に係る半導体装置は、絶縁基板を複
数の分割片に分割し、この分割片各々の熱膨張を吸収す
るように分割片それぞれを互いに結合手段で結合したの
で、絶縁基板の熱膨張を少なくしその変形を防止でき、
半導体装置の信頼性を高めることができる。
【００５０】この第４の発明に係る半導体装置は、結合
手段に液状材料の封止手段を設け、側壁内部を封止する
封止材料をも備えているので、半導体素子や接続配線を
長期安定的に保護することができるから、半導体装置の
信頼性を高めることができる。この第５の発明に係る半
導体装置は、周側壁と絶縁基板側面とで構成される溝部
を設け、周側壁の一部にこの溝部と連通して枠体の底面
まで貫通した切り欠き部を設けたので、絶縁基板を接着
する接着剤の余剰分を切り欠き部に流し込み、組み立て
の際、接着剤が金属被膜３８の下に回り込まず、放熱性
がよく信頼性を高くすることができる。
【００５１】この第６の発明に係る半導体装置は、切り
欠き部を絶縁基板の隅部と対向する周側壁の一部に配設
したので、さらに絶縁基板の接着に際しての取扱中にお
ける、絶縁基板の隅部の損傷を防止でき、更に組立後の
半導体装置における絶縁基板の隅部の損傷を防止できる
から、製品の歩留りを高くすることができる。この第７
の発明に係る半導体装置は、溝部が切り欠き部に向うに
従って溝幅が広くなるように周側壁が切り欠き部に近付
くに従って絶縁基板側面から周側壁を順次後退させたの
で、絶縁基板の位置決めを確保しつつ、接着剤を有効に
切り欠き部に流すことができ、組み立ての際接着剤が金
属被膜３８の下に回り込まず、放熱性がよく信頼性を高
くすることができる。
【００５２】この第８の発明に係る半導体装置は、第２
の面の開口部内の周囲に、この第２の面から後退した後
退面を有しこの後退面が露出面より第２の面に近い第２
の段部を更に設け、加えて接続電極の一端の露出面を半
導体素子のボンディングパッドより第２の面に近く配設
し、貫通孔内部をこの露出面まで封止材料により封止す
るとともに上記第２の段部に配設された蓋を固着しかつ
封止材料の表面上に露出した上記接続配線を一体的に覆
う接着剤を配設したので、接続配線が空気中に露出する
ことなく、接続配線の腐食を防止でき、半導体装置の信
頼性を高めることができる。
【図面の簡単な説明】
【図１】この発明の一実施例である半導体装置の平面図
である。
【図２】この発明の一実施例である半導体装置の断面図
である。
【図３】この発明の一実施例である半導体装置の側面図
である。
【図４】この発明の一実施例である半導体装置の底面図
である。
【図５】この発明の一実施例である半導体装置の部分断
面図である。
【図６】この発明の他の実施例である半導体装置を示す
底面図である。
【図７】この発明の更に他の実施例である半導体装置を
示す底面図である。
【図８】この発明の更に他の実施例である半導体装置を
示す平面図である。
【図９】この発明の更に他の実施例である半導体装置を
示す断面図である。
【図１０】この発明の更に他の実施例である半導体装置
を示す底面図である。
【図１１】この発明の更に他の実施例である半導体装置
を示す底面図である。
【図１２】この発明の更に他の実施例である半導体装置
を示す底面図である。
【図１３】この発明の更に他の実施例である半導体装置
を示す底面図である。
【図１４】この発明の更に他の実施例である半導体装置
を示す断面図である。
【図１５】従来の半導体装置の平面図である。
【図１６】従来の半導体装置の断面図である。
【符号の説明】
４５ 外囲ケース、３９ 絶縁基板、４０ 半導体素
子、４２ ダミーパッド、６２ 中仕切板、６５ 接着
剤、４７ シリコン樹脂、６４ エポキシ樹脂、５４
接着剤流し溝、５５ 接着剤溜、６６ 隅部、３５周側
壁、５０ 蓋座、５１ 接着剤
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−304248（ＪＰ，Ａ) 特開 平４−354361（ＪＰ，Ａ) 特開 平７−263621（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 互いに対向する第１と第２の面を貫通す
    る貫通孔を有し取付面とされた第１の面の開口部の周囲
    にこの第１の面から後退した段部を有する枠体とこの枠
    体にその一部が封止されるとともにその一端が上記枠体
    の第２の面から突出しその他端が上記貫通孔内で上記第
    １の面と並行な露出面となるように配設された接続電極
    とを有する外囲ケースと、 絶縁板の両主面上に少なくとも一方が配線パターンであ
    る導体箔が配設されるとともに配線パターンである第１
    の導体箔の表面が上記枠体の貫通孔内部に臨み、第２の
    導体箔の表面が上記枠体の第１の面から突出するように
    上記枠体の段部に固着された絶縁基板と、 この絶縁基板の配線パターン上に配設され、その表面に
    ボンディングパッドを有する半導体素子と、 上記接続電極の上記露出面と上記半導体素子のボンディ
    ングパッドとを順次ボンディングすることにより接続す
    る一体の接続配線の終端がボンディングされるとともに
    他との電気的接続が排除された上記配線パターンの島状
    の領域と、を備えた半導体装置。
  2. 【請求項２】 上記絶縁基板の絶縁板を無機材の焼結板
    としたことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 上記絶縁基板が複数の分割片に分割さ
    れ、この分割片各々の熱膨張を吸収するように上記分割
    片それぞれを互いに結合する結合手段を備えたことを特
    徴とする請求項２記載の半導体装置。
  4. 【請求項４】 上記結合手段が液状材料の封止手段を有
    し、上記貫通孔内部を封止する封止材料を更に備えたこ
    とを特徴とする請求項３記載の半導体装置。
  5. 【請求項５】 上記開口部の段部を取り巻く周側壁とこ
    の段部に固着される上記絶縁基板の側面とで溝部が構成
    されるように上記周側壁を後退させるとともに上記周側
    壁の一部に、上記溝部と連通し上記枠体の第１の面まで
    貫通する切り欠き部をさらに備えたことを特徴とする請
    求項２あるいは請求項３のいずれか１項に記載の半導体
    装置。
  6. 【請求項６】 上記切り欠き部が上記絶縁基板の隅部と
    対向する上記周側壁の一部に配設されたことを特徴とす
    る請求項５記載の半導体装置。
  7. 【請求項７】 上記溝部が上記切り欠き部に向うに従っ
    て溝幅が広くなるように上記周側壁が切り欠き部に近付
    くに従って上記絶縁基板側面から順次周側壁を後退させ
    たことを特徴とする請求項５あるいは請求項６のいずれ
    か１項に記載の半導体装置。
  8. 【請求項８】 上記第２の面の開口部内の周囲に、この
    第２の面から後退した後退面を有しこの後退面が上記露
    出面より上記第２の面に近い第２の段部を更に備え、加
    えて上記一端の露出面が上記半導体素子のボンディング
    パッドより上記第２の面に近く配設され、上記貫通孔内
    部が上記露出面まで封止材料により封止されるとともに
    上記第２の段部に配設された蓋を固着しかつ封止材料の
    表面上に露出した上記接続配線を一体的に覆う接着剤を
    備えたことを特徴とする請求項１記載の半導体装置。
JP11901994A 1994-05-31 1994-05-31 半導体装置 Expired - Lifetime JP3316714B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11901994A JP3316714B2 (ja) 1994-05-31 1994-05-31 半導体装置
US08/441,738 US5686758A (en) 1994-05-31 1995-05-16 Semiconductor device having integral structure of case and external connection terminals
DE1995118753 DE19518753B4 (de) 1994-05-31 1995-05-22 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
FR9506472A FR2726940B1 (fr) 1994-05-31 1995-05-31 Dispositif a semiconducteurs comportant un boitier et une embase isolante, et procede de fabrication de ce dispositif

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11901994A JP3316714B2 (ja) 1994-05-31 1994-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH07326711A JPH07326711A (ja) 1995-12-12
JP3316714B2 true JP3316714B2 (ja) 2002-08-19

Family

ID=14750979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11901994A Expired - Lifetime JP3316714B2 (ja) 1994-05-31 1994-05-31 半導体装置

Country Status (4)

Country Link
US (1) US5686758A (ja)
JP (1) JP3316714B2 (ja)
DE (1) DE19518753B4 (ja)
FR (1) FR2726940B1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19627858A1 (de) * 1996-07-11 1998-01-22 Eurotec Ges Fuer Energiesparte Komplexes Leistungsbauelement
JP3512977B2 (ja) * 1996-08-27 2004-03-31 同和鉱業株式会社 高信頼性半導体用基板
US6281579B1 (en) * 1997-02-14 2001-08-28 International Rectifier Corporation Insert-molded leadframe to optimize interface between powertrain and driver board
US6184464B1 (en) * 1998-04-27 2001-02-06 Square D Company Protective containment apparatus for potted electronic circuits
JP4845250B2 (ja) * 2000-07-25 2011-12-28 ソニー株式会社 固体撮像素子収納パッケージ及び固体撮像装置
US6845017B2 (en) * 2000-09-20 2005-01-18 Ballard Power Systems Corporation Substrate-level DC bus design to reduce module inductance
US7012810B2 (en) * 2000-09-20 2006-03-14 Ballard Power Systems Corporation Leadframe-based module DC bus design to reduce module inductance
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
JP4813683B2 (ja) * 2001-05-11 2011-11-09 株式会社三社電機製作所 樹脂モールドされた回路装置
KR100753793B1 (ko) * 2001-08-28 2007-08-31 페어차일드코리아반도체 주식회사 전력 반도체 패키지 및 그 제조방법
KR100457380B1 (ko) 2002-05-06 2004-11-16 삼성전기주식회사 광마우스용 칩 온 보드 리드 패키지 및 그에 사용되는렌즈커버
US6779260B1 (en) * 2003-03-28 2004-08-24 Delphi Technologies, Inc. Overmolded electronic package including circuit-carrying substrate
DE102004018471B4 (de) * 2004-04-16 2009-04-16 Infineon Technologies Ag Leistungshalbleiterschaltung und Verfahren zum Herstellen einer Leistungshalbleiterschaltung
DE102004032371A1 (de) * 2004-06-30 2006-01-26 Robert Bosch Gmbh Elektronische Schaltungseinheit
DE102004042367B4 (de) * 2004-09-01 2008-07-10 Infineon Technologies Ag Leistungshalbleitermodul
JP4453498B2 (ja) 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP5024289B2 (ja) * 2006-05-30 2012-09-12 国産電機株式会社 樹脂封止型半導体装置及びこの半導体装置を用いた電子装置
DE102007016222B3 (de) * 2007-04-04 2008-11-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontaktausführung sowie Verfahren zur Herstellung desselben
JP5328645B2 (ja) * 2007-05-18 2013-10-30 株式会社三社電機製作所 電力用半導体モジュール
DE102007024159B3 (de) * 2007-05-24 2008-11-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
DE102007037538A1 (de) 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie Herstellung einer Baugruppe
JP4501977B2 (ja) 2007-09-13 2010-07-14 トヨタ自動車株式会社 半導体装置とワイヤボンディング方法
JP2013157550A (ja) * 2012-01-31 2013-08-15 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法
CN104170079B (zh) * 2012-09-13 2018-06-29 富士电机株式会社 半导体装置、针对半导体装置的安装散热部件的方法和半导体装置的制造方法
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
JP6480098B2 (ja) 2013-10-31 2019-03-06 三菱電機株式会社 半導体装置
JP6323325B2 (ja) 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP6272213B2 (ja) 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
JP6848802B2 (ja) 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
CN113437027B (zh) * 2021-06-24 2022-08-05 深圳卓斌电子有限公司 一种集成电路封装支架
CN114823549B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577148A (en) * 1980-06-16 1982-01-14 Mitsubishi Electric Corp Semiconductor module
US4750031A (en) * 1982-06-25 1988-06-07 The United States Of America As Represented By The United States National Aeronautics And Space Administration Hermetically sealable package for hybrid solid-state electronic devices and the like
DE3241508A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul
DE3621994A1 (de) * 1986-07-01 1988-01-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
US4920405A (en) * 1986-11-28 1990-04-24 Fuji Electric Co., Ltd. Overcurrent limiting semiconductor device
JPH02146739A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置
US4965710A (en) * 1989-11-16 1990-10-23 International Rectifier Corporation Insulated gate bipolar transistor power module
US5172215A (en) * 1990-03-06 1992-12-15 Fuji Electric Co., Ltd. Overcurrent-limiting type semiconductor device
JPH0770680B2 (ja) * 1990-03-29 1995-07-31 三洋電機株式会社 混成集積回路装置
JPH0476212A (ja) * 1990-07-19 1992-03-11 Meidensha Corp 熱電併給装置
JP2849865B2 (ja) * 1990-08-07 1999-01-27 京セラ株式会社 放熱体の製造方法
JPH05166969A (ja) * 1991-10-14 1993-07-02 Fuji Electric Co Ltd 半導体装置
JP2848068B2 (ja) * 1991-12-10 1999-01-20 富士電機株式会社 半導体装置
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
DE9313483U1 (de) * 1993-09-07 1994-01-05 Sze Microelectronics Gmbh Vorrichtung zur Aufnahme
US5408128A (en) * 1993-09-15 1995-04-18 International Rectifier Corporation High power semiconductor device module with low thermal resistance and simplified manufacturing

Also Published As

Publication number Publication date
FR2726940A1 (fr) 1996-05-15
JPH07326711A (ja) 1995-12-12
DE19518753B4 (de) 2005-03-03
US5686758A (en) 1997-11-11
DE19518753A1 (de) 1995-12-07
FR2726940B1 (fr) 1998-09-18

Similar Documents

Publication Publication Date Title
JP3316714B2 (ja) 半導体装置
JP3362530B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP5415823B2 (ja) 電子回路装置及びその製造方法
US6204564B1 (en) Semiconductor device and method for making the same
KR940007951B1 (ko) 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
JPH09260550A (ja) 半導体装置
JP3309686B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4967701B2 (ja) 電力半導体装置
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
US5539253A (en) Resin-sealed semiconductor device
JPH0831988A (ja) テープキャリアパッケージの封止構造
JP2913247B2 (ja) パワー半導体モジュール及び車両用インバータ装置
JPH06177295A (ja) 混成集積回路装置
JP2003273319A (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
US20200312735A1 (en) Cooling of electronic devices
JP2004335493A (ja) 半導体装置の実装構造
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JP3127149B2 (ja) 半導体装置
JP2743156B2 (ja) 樹脂封止型半導体装置
JP2532400Y2 (ja) ハイブリットｉｃ
JPH05275570A (ja) 半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JPH02189959A (ja) 半導体装置
JP2513416B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110614

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120614

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130614

Year of fee payment: 11

EXPY Cancellation because of completion of term