KR940007951B1 - 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법 - Google Patents

반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법 Download PDF

Info

Publication number
KR940007951B1
KR940007951B1 KR1019910005359A KR910005359A KR940007951B1 KR 940007951 B1 KR940007951 B1 KR 940007951B1 KR 1019910005359 A KR1019910005359 A KR 1019910005359A KR 910005359 A KR910005359 A KR 910005359A KR 940007951 B1 KR940007951 B1 KR 940007951B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor element
lead
semiconductor
resin
Prior art date
Application number
KR1019910005359A
Other languages
English (en)
Other versions
KR910019184A (ko
Inventor
류지 고노
마꼬또 기따노
아사오 니시무라
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR910019184A publication Critical patent/KR910019184A/ko
Application granted granted Critical
Publication of KR940007951B1 publication Critical patent/KR940007951B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Credit Cards Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
제 1 도는 본 발명의 제 1 실시예의 리이드프레임의 평면도.
제 2 도는 제 1 실시예에 의한 반도체장치의 부분단면사시도.
제 3 도는 본 발명의 제 2 실시예의 리이드프레임의 평면도.
제 4 도는 제 2 실시예의 리이드프레임으로의 반도체소자 조립후의 평면도.
제 5 도는 본 발명의 제 3 실시예의 리이드프레임의 평면도.
제 6 도는 제 3 실시예의 리이드프레임으로의 반도체소자 조립후의 평면도.
제 7 도는 본 발명의 제 4 실시예의 리이드프레임의 평면도.
제 8 도는 제 4 실시예의 리이드프레임으로의 반도체소자 조립후의 평면도.
제 9 도는 제 1 도의 A-A' 단면도.
제10도는 제 3 도(제 4 도, 제 5 도, 제 6 도)의 B-B' 단면도.
제11도는 제 7 도(제 8 도)의 C-C' 단면도.
제12도는 본 발명의 제 5 실시예의 반도체장치의 단면도.
제13도는 본 발명의 제 6 실시예의 반도체장치의 단면도.
제14도는 본 발명의 제 7 실시예의 반도체장치의 단면도.
제15도는 본 발명의 제 8 실시예의 반도체장치의 단면도.
제16도는 본 발명의 제 9 실시예의 리이드프레임의 평면도.
제17도는 제16도의 D-D' 단면도.
제18도는 본 발명의 제10실시예의 반도체장치의 단면도.
제19도는 본 발명의 제11실시예에 의한 반도체장치의 부분단면사시도.
제20도는 제11실시예의 장치의 두께방향의 단면도.
제21도, 제22도, 제23도, 제24도는 본 발명의 반도체장치의 제조공정의 1예를 순차로 도시한 단면도.
제25도, 제26도, 제27도는 본 발명의 반도체장치의 제조공정의 다른 예를 순차로 도시한 단면도.
제28도는 본 발명의 제12실시예에 의한 반도체장치의 단면도.
제29도는 본 발명의 제13실시예에 의한 반도체장치를 조립한 리이드프레임의 평면도.
제30도는 본 발명의 제13실시예에 의한 리이드프레임을 사용한 반도체장치에서 반도체소자보다 위쪽방향의 수지를 제거한 평면도.
제31도는 본 발명의 제14실시예의 단면도.
제32도는 본 발명의 메모리카드의 1예(제15실시예)의 부분단면평면도.
제33도는 제32도의 E-E' 단면도.
제34도는 본 발명의 제16실시예의 반도체장치내부의 사시도.
제35도는 제34도의 F-F' 단면도.
제36도는 본 발명의 제17실시예의 반도체장치내부의 사시도.
제37도는 제36도의 G-G' 단면도.
제38도는 본 발명의 제18실시예의 반도체장치내부의 상면도.
제39도는 본 발명의 제19실시예의 반도체장치내부의 상면도.
제40도는 본 발명의 제20실시예의 반도체장치내부의 상면도.
제41도는 본 발명의 제21실시예의 반도체장치내부의 상면도.
제42도는 본 발명의 제22실시예의 반도체장치내부의 상면도.
제43도는 본 발명의 제23실시예의 반도체장치내부의 제37도와 마찬가지의 단면도.
제44도는 본 발명의 제24실시예의 반도체장치의 제35도와 마찬가지의 단면도.
제45도는 본 발명의 제25실시예의 반도체장치의 제35도와 마찬가지의 단면도.
제46도는 본 발명의 메모리카드의 1예(제26실시예)의 단면도.
본 발명은 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법에 관한 것으로써, 특히 반도체장치나 메모리카드를 박형화하는데 적합한 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법에 관한 것이다.
종래, 반도체장치는 탭이라 불리우는 반도체소자 적재판 표면에 접합용 수지를 도포해서 반도체소자를 적재하고 있었다. 즉, 반도체소자는 그 하면에서 탭과 접합되어 있었다. 그리고, 그후에 와이어본딩 등의 모든 공정을 거쳐 봉지용 수지로써 봉지, 성형하고 있었다. 상기 기술의 박형장치의 예로써 그 두께가 1mm인 것이 이미 발표되어 있다.
또, 탭을 배제한 예로써 수지시이트중에 소자 및 내부리이드 선단부를 매입하여 온도사이클성을 향상시킨 예(일본국 특허공개공보 소화60-97645호 참조)나 또는 반도체소자와 내부리이드 선단부의 측면끼리를 접합용 수지를 거쳐서 접합한 예(일본국 특허공개공보 평성1-220464호 참조)등이 알려져 있다.
상기 종래기술의 탭에서는 그 위에 접합용 수지 및 반도체소자를 적재해야만 하고, 현재의 결과 그들 각각의 두께를 합계하면 0.6~0.7mm 정도로 된다. 또, 와이어본딩 높이나 봉지시의 수지유입 발란스등을 고려하면 장치두께를 상기한 1mm보다 얇게 하는 것이 매우 곤란하게 되어 있다.
또, 일본국 특허공개공보 소화60-97645호에 기재된 기술은 기본적으로 수지시이트위에 반도체소자를 적재하는 것이 목적이며, 따라서 해당기술에 의해서 장치의 박형화가 도모되는 일은 없다.
또, 일본국 특허공개공보 평성1-220464호에 기재된 기술은 리이드프레임 및 접합용 수지의 두께가 소자의 두께에 흡수되므로, 그만큼 장치의 박형화를 도모했다는 점에서 본 발명과 목적이 동일하지만, 내부리이드 선단부에 접합용 수지를 도포하는 방법이므로, 그 정밀도 여하에 따라서 와이어본딩에 지장을 초래하여 접착제에 의해 리이드면이 솟아오르고, 또는 접합후 내부리이드에 위치적 불안정이 생길 염려가 있었다.
본 발명의 목적은 상기 문제점을 극복하여 신뢰성을 저하시키는 일없이 박형화가 도모되는 리이드프레임 및 반도체장치와 이것을 조립한 메모리카드를 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에서는 반도체소자를 리이드프레임위에 적재하는 일없이 반도체소자와 리이드프레임중의 소자배치위치주변에 마련된 소자지지부(소자가 메달리는 부)의 측면끼리를 서로의 절연이 도모되는 조치를 강구해서 접합하고, 최종적으로 봉지용 수지로써 봉지, 성형하는 구조를 취하는 것이다.
또, 반도체소자와 소자지지부의 절연을 도모하는 구체적인 수단으로써, (1) 고분자 접착제를 개재시킨다 (2) 실리콘 고무등 탄성체의 쿠션재를 개재시킨다 (3) 소자지지부를 절연부재로 구성한다 등을 들 수 있다.
이하, 본 발명의 특징에 대해 분리하여 설명한다.
[리이드프레임]
본 발명의 리이드프레임은 반도체소자와 외부의 전기접속의 중계부품으로 되는 리이드군과 반도체소자의 측면과 대향하는 면을 측면으로 하는 더미의 리이드부품을 구비하는 것이다. 또는 본 발명의 리이드프레임은 상기의 리이드군과 반도체소자의 위치를 규정하는 소자지지부를 구비하는 것이다.
더미리이드부품 또는 소자지지용의 부품은 리이드군과 일체로 성형되어 있어 지장은 없지만, 완성된 반도체장치에서는 원칙으로써 더미리이드부품이나 소자지지부품은 리이드군과 절단되어 있던가 또는 절단되어 제거되게 된다. 또, 리이드프레임의 기판을 절연재료로 만들고, 리이드군 해당부 표면에 도전층을 형성하고, 잔여의 리이드군(도전층을 형성하지 않은 부분)을 더미리이드부품 또는 소자지지부품으로 해도 지장은 없다.
[반도체장치]
본 발명의 반도체장치는 소위 수지봉지형 패케이지로써, 반도체소자, 반도체소자와 잔여의 전기접속용의 리이드군 내지는 리이드프레임 및 리이드군 내지는 리이드프레임의 각 리이드와 반도체소자를 전기적으로 접속하는 부재(와이어, 테이프, 범프등)를 구비하고, 접속부재, 반도체소자 및 각 리이드 내지는 리이드프레임의 일부를 수지로 봉지한 것이다.
이 전제하에 본 발명의 반도체장치에는 각각 다음의 특징적인 상태가 있다.
(1) 상기 리이드군과는 별도로 더미리이드를 마련하며, 또한 상기 리이드군 및 더미리이드가 동일 면내에 있어 더미리이드와 반도체소자는 측면끼리 대향배치된다.
(2) 상기 리이드군과는 별도로 반도체소자의 지지전용의 소자지지부재를 마련하고, 반도체소자는 반도체소자의 측면에서 소자지지부재의 측면과 접합부재를 거쳐서 접합시킨다.
(3) 상기 리이드군은 소정의 절연성부재로 되며, 또한 그 표면에 도전층이 형성되어 있고, 반도체소자와 외부의 전기접속은 이 도전층에 의해서 실행하도록 구성하고, 반도체소자는 소자의 측면에서 상기 리이드군 측면의 절연성부재 노출부와 접합재를 거쳐서 접합하고 있다.
(4) 리이드프레임은 소정의 절연성부재로 되며, 또한 그 표면에 도전패턴이 형성되어 있고, 반도체소자와 외부의 전기접속은 이 도전패턴에 의해서 실행하도록 구성하고, 상기 리이드프레임은 소자배치부가 관통되어 있어 이 관통구멍에 상기 반도체소자를 끼워맞추고, 소자는 그 측면에서만 리이드프레임의 관통구멍으로 향한 측면의 절연성부재의 노출부와 접합하고 있다.
(5) 반도체소자와 리이드군 사이는 봉지수지가 개재하고 있고, 반도체소자의 측면은 봉지수지외에 접착제층이 접합되어 있으며, 또한 접착제층의 한쪽끝은 장치외부에 노출되어 있다.
(6) 반도체소자의 회로형성면과 리이드의 와이어접속부를 동일 평면내에 구성한 반도체장치를 얻는다. 또는 반도체소자와 일부의 리이드를 절연막의 동일면에 첨부하는 것에 의해 일시적으로 고정하고, 특히 반도체소자는 그 회로형성면이 절연막과 대향하며, 또한 그 전극패드를 반도체장치의 평면방향에서의 투영면에서 절연막과 중첩되지 않는 위치에 배치하고, 와이어에 대한 소정의 전기접속후, 그들을 봉지수지로 봉지하고, 불필요한 부분을 절단제거해서 반도체장치를 얻는다. 또는 반도체소자를 접합제를 거쳐서 탭에 탑재하는 것에 의해 양자를 일시적으로 고정하고, 특히 반도체소자는 그 회로형성면이 탭과 대향하며, 또한 그 전극패드를 반도체장치의 평면방향에서의 투영도에 있어서 탭과 중첩되지 않는 위치에 배치하고, 와이어에 의한 소정의 전기접속후, 그들을 봉지수지로 봉지하고, 불필요한 부분을 제거해서 반도체장치를 얻는다.
또, 본 발명의 반도체장치는 다음의 연구를 하는 것이 바람직하다.
(a) 더미리이드 또는 소자지지부재가 리이드군과 같은 재질이다.
(b) 더미리이드 또는 소자지지부재가 도전성부재이다.
(c) 더미리이드 또는 소자지지부가 리이드군과 같은 재질 또는 도전성부재이고, 적어도 반도체소자 측면과 대향하는 면에 소정의 절연가공을 실시하고 있다.
(d) 더미리이드 또는 소자지지부재는 절연성부재이다.
(e) 반도체소자의 더미리이드(또는 소자지지부재) 측면과 대향하는 측면의 긴변방향에 홈을 형성한다.
(f) 더미리이드(또는 소자지지부재)는 반도체소자 측면과 실질적으로 평행하게 신장하는 부분을 포함한다.
(g) 반도체소자 및 봉지수지층으로 되는 전체의 두께를 1mm 미만, 바람직하게는 0.7mm 이하로 한다. 본 발명은 0.7mm 이하의 두께의 반도체장치를 얻은 획기적인 것이다.
(h) 반도체소자와 와이어가 접속되는 각 리이드의 최단거리의 2측면 사이에 봉지수지만이 개재되어 있다.
(i) 반도체소자의 측면중 적어도 1개와 실질적으로 평행하게 신장하는 부분을 갖는 리이드를 구비하고, 그 리이드에 절연막을 첨부한다.
(j) 반도체소자의 측면과 와이어에 의해서 전극패드와 접속되는 각 리이드의 측면이 대향하는 부분이 1개씩 존재한다.
(k) 그에 적당한 기판에 탑재할때에 반도체소자의 회로형성면, 또는 그 이면이 같은 기판에 대향하도록 리이드를 구부려 성형한다.
(l) 절연막에 그 두께방향으로 관통하는 슬릿 또는 구멍을 적어도 1개 마련한다.
(m) 특히 (6)의 구성에서 반도체소자의 회로형성면을 기본면으로 했을때의 전극패드와 리이드의 전기접속을 실행한 후의 와이어가 이루는 루프의 최대높이가 절연막의 두께보다도 크다.
(n) 반도체소자의 회로형성면의 이면이 외부에 노출되어 있다.
(o) 반도체소자의 회로형성면의 이면이 반도체장치의 어느 바깥표면과 동일 평면을 이루고 있다.
(p) 절연막의 양 평면이 봉지수지와 접촉하는 부분에 슬릿 또는 구멍의 적어도 일부가 존재한다.
[접합제, 접합재]
결국, 본 발명은 도통해야할 리이드군에 접착제 또는 접합재가 악영향을 미치지 않아야만 양호한 것이므로, 제조방법상에서 일시적으로 고정시키는 공정을 연구하면 족하다. 예를들면 리이드군과 반도체소자를 이면에서 접착테이프 또는 접착막으로 일시적으로 고정시키는 방법도 하나의 안이고(이 경우는 다음항의 제조방법에서 기술하는 "베이스"가 접착막 또는 접착테이프로 된다), 접착제 조성물의 주입경화나 접합재로써의 쿠션재 사이의 간격으로의 소자의 끼워맞춤도 유효하다. 또, 접착제로써는 봉지수지 조성물을 분말상태 또는 액체상태에서 적용하는 것도 유효하다.
[반도체장치의 제조방법]
본 발명의 반도체장치의 제조방법에는 크게 나누어서 4가지가 있다.
첫번째는 소자지지부(또는 더미리이드. 이하 단순히 소자지지부라 한다)와 전기접속부를 구비한 리이드프레임과 반도체소자를 접착제 주입구를 구비한 베이스위에 배치하고, 반도체소자의 측면과 소자지지부의 측면 사이에 접합제 주입구에서 접합제를 주입하여 양자를 고정한 후, 상기의 베이스에서 반도체소자 및 리이드프레임을 분리시켜 반도체소자와 리이드프레임의 반도체소자측의 일부분을 수지로써 봉지하는 것을 특징으로 한다.
두번째는 소자지지부와 전기접속부를 구비한 리이드프레임과 반도체소자를 베이스위에 배치하고, 반도체소자의 측면과 소자지지부의 측면 사이에 접합제를 적하 내지 주입해서 양자를 고정한 후, 상기의 베이스에서 반도체소자 및 리이드프레임을 분리시켜 반도체소자와 리이드프레임의 반도체소자측의 일부분을 수지로써 봉지하는 것을 특징으로 한다.
상기 첫번째, 두번째의 각 상태에서는 접합제에 의한 고정후에 이 접합제의 위치를 절단하고, 그후 수지봉지를 실행하는 것, 또는 수지봉지후에 접합제위치를 절단하는 것이 적합하다.
세번째는 쿠션재를 부설한 소자지지부와 전기접속을 준비하며, 또한 소자지지부가 쿠션재면을 대향면으로 해서 대향배치되어 있는 리이드프레임을 베이스의 위에 배치하고, 쿠션재 사이에 반도체소자를 끼워맞춘후에 상기의 베이스를 떼어내어 반도체소자와 리이드프레임의 반도체소자측의 일부분을 수지로써 봉지하는 것을 특징으로 한다.
네번째는 반도체소자의 회로형성면과 리이드의 와이어 접속부를 동일 평면내에 구성한 반도체장치를 얻는다. 또한 반도체소자와 일부의 리이드를 절연막의 동일면에 첨부하는 것에 의해 일시적으로 고정하고, 특히 반도체소자는 그 회로형성면이 절연막과 대향하며, 또한 그 전극패드를 반도체장치의 평면방향에서의 투영면에 있어서 절연막을 중첩시키지 않는 위치에 배치하고, 와이어에 의한 소정의 전기접속후, 그들을 봉지수지로 봉지하고, 불필요한 부분을 절단제거해서 반도체장치를 얻는다. 또는 반도체소자를 접합제를 거쳐서 탭에 탑재하는 것에 의해 양자를 일시적으로 고정하고, 특히 반도체소자는 그 회로형성면이 탭과 대향하며, 또한 그 전극패드를 반도체장치의 평면방향에서의 투영도에 있어서 탭과 중첩되지 않는 위치에 배치하고, 와이어에 의한 소정의 전기접속후, 그들을 봉지수지로 봉지하고, 불필요한 부분을 절단제거해서 반도체장치를 얻는다.
또, 여하간에 제조방법상 와이어본딩 또는 이것에 해당하는 전기배선을 당연히 실행하고나서 수지봉지하는 것은 당연한 것이다.
[메모리카드]
본 발명의 메모리카드는 우선 상기 어느것인가 기재의 수지봉지형 반도체장치를 내장한 것을 특징으로 하고, 따라서 이중의 수지체로 피복된 패케이지부품을 제공한다. 내장하는 반도체장치가 1개라면 그 두께는 1mm 미만을 가능하게 하므로, 효율면에서도 두께의 합계 2.0mm 이하를 달성한다. 마찬가지로 반도체장치가 2개라면 두께의 합계는 2.5mm 이하를 달성한다. 또, 대안으로써는 상기의 반도체장치 그 자체를 메모리카드로 할 수도 있다.
본 발명의 메모리카드는 또 다음의 4가지의 구조를 제안한다.
(ⅰ) 1개의 수지봉지형 반도체장치를 기판에 탑재하고, 기판의 회로에 반도체장치의 리이드를 접속하고, 서로 전체를 수지체로서 피복하여 수지체를 포함한 두께의 합계가 2.0mm 이하로 한다.
(ⅱ) 2개의 수지봉지형 반도체장치를 1장의 기판의 양면에 배치하고, 기판의 회로에 반도체장치의 리이드를 접속하고, 또 전체를 수지체로 피복하여 수지체를 포함한 두께의 합계가 2.5mm 이하로 한다.
(ⅲ) 본 발명에 의한 상기 각 반도체장치를 메모리카드내의 기판의 양면에 탑재한다.
(ⅳ) 본 발명의 반도체장치 자체가 메모리카드를 구성한다.
본 발명의 메모리카드의 대표적인 제조방법은 기판상에 상기의 수지봉지형 반도체장치를 배치하고, 기판의 회로와 전기적 접속을 실행한 후, 그 주위를 또 패케이지부재로 피복하도록 하게 된다.
이상의 메모리카드는 IC카드의 기술에도 유용가능하다.
[소자와 리이드의 접속]
접속은 와이어본딩외에 범프(도전성의 열상물), TAB(Tape Automated Bonding)이라도 된다.
[그외]
소자지지부재(또는 더미리이드)나 이것과 소자 사이의 접합재는 최종적으로 절단제거해도 지장은 없다. 또, 소자지지부재(더미리이드)로의 접합제의 다소의 비어져나옴은 제품, 제조방법에 지장이 없는 범위에서 허용된다. 이 접합제는 유기계 접착제를 사용하면 도리어 봉지수지와 소자 및 리이드(리이드프레임)와의 밀착력을 돕는 기능도 나타낼 수 있다. 도전리이드와 소자로의 접착제의 비어져나옴은 와이어본딩으로의 지장이 되므로, 방지해야만 하지만 본딩에 지장이 없는 곳으로 비어져나와 덮어씌워지는 것은 지장이 없다. 또, 더미리이드와 소자 사이의 접착부위가 일시적으로 고정되는 기능을 충족한다면 양자의 간격의 일부라도 된다.
상기 수단을 취하면, 일반적으로 반도체소자보다도 얇은 리이드프레임의 두께는 반도체소자의 두께에 흡수되고, 또 장치 두께방향의 양자 사이에 개재하고 있던 접합용 수지는 같은 폭방향에 대해서 관여하는 것으로써, 같은 두께방향에는 관여하지 않게 된다. 그 때문에 예를들면 반도체소자, 접합용 수지두께를 종래와 동일하게 한다면 필연적으로 장치의 박형화가 도모된다. 또, 상기 수단을 취하면, 장치 단면에서 내부구조가 상하 대칭으로 되므로, 종래 구조에 비해서 봉지용 수지의 유입발란스가 양호하게 되고, 따라서 같은 수지두께를 저감시켜도 양호한 장치형성을 실행할 수 있으므로, 더욱 박형화를 도모할 수 있는 것이다.
반도체장치나 메모리카드로써는 소자지지리이드의 잔존이 외력에 의한 구부러짐, 비틀어짐에 대항하는 부차적 기능도 나타낸다. 또, 소자지지리이드를 도전리이드와 별도로 했으므로, 반도체소자를 리이드의 한도까지 대형화할 수 있게 된다.
반도체소자의 회로형성면, 즉 전극패드형성면에 반도체소자와 리이드의 고정을 위한 절연막, 또는 탭을 배치하고, 또, 그들과 전극패드를 중첩시키지 않도록 하는 것에 의해, 그들의 두께는 와이어가 이루는 루프 높이에 흡수되어 반도체장치의 두께방향치수에 관여하지 않게 된다. 따라서, 그외의 부위의 두께를 종래와 동일하게 해도 종래의 TSOP(Thin Small Outline Package)보다도 박형의 반도체장치가 얻어진다. TSOP에서는 일반적으로 탭과 접합제를 합치면 약 0.2mm 정도의 두께로 되므로, 본 발명에 의해 현재상태의 트랜스퍼몰드기술로도 1.0mm에서 그만큼을 뺀 0.8mm 두께의 것이 얻어지지만, 그외에 봉지수지에 대해서 비교적 접착강도가 낮은 탭이 배제되는 것이나 반도체소자의 상하면 사이의 봉지수지의 유동발란스가 양호하게 되는 것 등에 의한 봉지수지 두께의 저감이 가능하게 되어 0.5-0.7mm의 두께로 할 수 있다. 따라서, 외부리이드만큼을 포함해도 메모리카드의 기판의 양면에 상기 장치를 탑재해서 메모리카드를 구성하는 것이 충분히 가능하다.
열경화성 수지등의 접합제를 사용하지 않는다면 반도체소자의 전극패드를 오염시키는 일도 없고, 리이드프레임에 열수축을 발생시키지 않으므로, 그때의 위치어긋남도 발생하지 않는다.
본 발명의 반도체장치를 사용하는 것에 의해, 리페어, 번인테스트가 가능하게 됨과 동시에 기판의 양면에 그 탑재가 가능하게 되므로, 메모리용량이 큰 메모리카드가 얻어진다.
본 발명에 의하면, 반도체소자는 종래의 소자적재부(탭)에는 적재되지 않고, 소자지지부와 그 측면으로써 접합되므로, 소자적재부, 접합용 수지 각각의 두께가 장치두께에 대해서 영향을 미치지 않게 된다. 또, 그것에 의해 봉지시의 수지유입발란스도 양호하게 되므로, 봉지용 수지두께도 저감시킬 수 있다. 따라서, 본 발명을 장치에 적용하는 것에 의해, 상기 장치는 종래에 비해서 약 35~40%의 박형화가 도모되는 것이다. 또, 그 결과 상기 장치를 IC카드에 내장하는 것에 의해, 보다 양호한 IC카드의 제공이 가능하게 되는 것이다.
또, 본 발명에 의하면, 온도사이클시험이나 고온환경중에서 종래에 비해서 높은 신뢰성을 갖고, 내습성이 우수하며, 또한 TSOP에 비해 박형이고, 메모리카드의 기판양면으로의 탑재가 치수적으로 가능하며, 또 그 제조단계에서 접착제를 사용하는 것에 의한 반도체소자의 전극패드의 오염이나 리이드프레임의 열수축을 발생시키는 것에 의한 위치어긋남을 일으키는 일이 없는 반도체장치를 얻을 수 있다.
이하, 본 발명의 실시예를 도면을 사용해서 설명한다.
제 1 도는 본 발명의 제 1 실시예에 의한 장치의 리이드프레임이고, 제 2 도는 상기 장치의 봉지용 수지(5)의 일부를 제거하여 내장기판과 대향하는 면을 위로 향한 상태의 A-A' 부분의 단면사시도이다.
제 1 도에서, 1점쇄선으로 표시한 소자배치위치(1h)에 탭은 존재하지 않고, 리이드(2)군이 전개되어 있지 않은 2변에 소자지지부(2s)가 마련되어 있다. 현재, 제 2 도에서는 그에 적당한 위치에 반도체소자(1)이 배치되고, 반도체소자(1)과 소자지지부(2s)의 양측면 사이에는 봉지수지(5)로써 상기 부분을 봉지할때까지 양자를 고정해두기 위한 접합용수지(3)이 개재되어 있다. 접합용수지(3)에는 통상 절연성이며, 열적안정성이 높은 고분자접착제를 사용한다. 와이어(4)로써 반도체소자(1)과 리이드(2)의 전기접속을 완수한 후, 상기 봉지를 실행하여 장치를 구성하는 것이다. 또, 상기 소자지지부(2s)는 리이드(2)군이 전개되어 있는 2변에도 존재해도 된다.
제 3 도는 본 발명의 제 2 실시예에 의한 장치의 리이드프레임을 도시한 것이다. 본 발명은 이와 같이 4방향에 리이드(2)군이 전개되어 있는 장치에 적용해도 동일한 효과를 얻을 수 있다.
제 4 도는 제 3 도의 예시 리이드프레임에 반도체소자(1)을 조립해서 그 간극에 접합용수지를 주입한 상태의 도면이다.
제 5 도, 제 7 도는 각각 본 발명의 제3, 제 4 실시예에 의한 장치의 리이드프레임을 도시한 것으로써, 제 5 도와 같이 소자지지부(2s)가 소자주위를 완전히 둘러싼 것으로 하는 것에 의해, 장치구성 후 외부압력에 의한 구부러짐력에 대한 강도를 향상시킬 수 있다. 또, 제 7 도와 같이, 소자지지부(2s)를 분할하고, 반도체소자(1)의 4모서리를 지지하는 구조로 하는 것에 의해, 반도체소자(1)과 리이드(2) 사이에 소자지지부가 개재하지 않게 되므로, 내부리이드길이(2n)을 종래와 같이 하면, 보다 대형의 반도체소자((1bh)로써 그 외형치수를 나타낸다)를 사용할 수 있게 된다.
제 6 도는 제 4 도의 예시 리이드프레임의, 또 제 8 도는 제 7 도의 예시 리이드프레임의 각각에 반도체소자(1)을 조립해서 그 간극에 접합용수지를 주입한 상태의 도면이다.
또, 제 3 도, 제 4 도, 제 5 도, 제 6 도, 제 7 도, 제 8 도는 리이드프레임을 나타내지만, 각 리이드단자의 커팅전의 상태를 도시한 것이다.
또, 제 1 도의 A-A' 단면을 제 9 도에 도시하고, 제 3 도(제 4 도 내지 제 6 도)의 B-B' 단면을 제10도에 도시하고, 제 7 도(제 8 도)의 C-C' 단면을 제11도에 각각 수지봉지 후의 상태로써 도시한다.
여기에 각각의 특성을 나타내는 수단으로써,
W1=W2, W1＜W3
δ1＞δ2, δ2≒δ3
인 것으로 한다. 단 W1내지 W3은 제 9 도 내지 제11도의 장치의 반도체소자(1)의 폭, δ1내지 δ3은 상기 장치의 리이드(2)와 반도체소자(1), 또는 리이드(2)와 소자지지부(2s)의 간격을 나타낸다.
다음에 본 발명의 제 3 실시예의 리이드프레임을 사용한 장치 단면도(제10도)의 것을 기본구성으로써 사용해서 반도체소자와 소자지지부의 접합방법에 관한 다른 개량실시예를 나타낸다.
제12도에 도시한 제 5 실시예에서는 소자지지부(2s)에 경사(2k)를 주고 있다. 이것에 의해 소자지지부(2s)는 접합용수지(3)의 부착면적을 확대하는 것이 가능하게 되어 접합강도와 상기 공정의 효율의 향상을 도모할 수 있다.
제13도는 본 발명의 제 6 실시예를 도시한 것으로써, 소자지지부(2s) 표면에 절연코팅(6a)를 실시한 예이다. 이것에 의해 반도체소자(1) 배치시의 위치어긋남에 의한 반도체소자(1)과 소자지지부(2s)의 단락을 방지하는 효과가 있다.
제14도는 본 발명의 제 7 실시예를 도시한 것으로써, 소자지지부(2s) 표면에 절연성쿠션(6b)를 마련한 예이다. 절연성쿠션(6b)는 반도체소자(1) 배치시에 반도체소자(1)을 주위에서 그 탄성력으로 고정하는 것을 목적으로 하는 것이며, 따라서 본예에 의하면 반도체소자(1)을 리이드프레임에 배치할때 접합용수지가 불필요하게 되는 것이다. 또 상기 쿠션(6b)에는 통상 탄력성, 열적안정성, 저흡수성 등의 면에서 실리콘고무 등이 사용된다.
제15도는 본 발명의 제 8 실시예를 도시한 것으로써, 반도체소자(1)의 소자지지부(2s)와 대향하는 측면의 긴변방향에 원호형상의 홈(1m)의 가공을 실시한 것이다. 상기의 홈(1m)은 상기 제 7 실시예에 의한 반도체소자(1) 배치수단을 사용했을때, 그속에 상기 쿠션(6b)가 들어간 반도체소자(1)과 소자지지부(2s)의 접합강도 및 위치결정밀도를 향상시키는 것을 목적으로 하는 것이다.
그런데, 상기 각 예는 지금까지 기술한 모든 형상의 소자지지부에 대해서 용이하게 적용할 수 있는 것은 자명하다. 또, 리이드재 및 소자지지부는 모든 도전재료를 사용하고 있지만, 절연재로 리이드프레임의 형상을 만들어서 이 상면에 도전층을 형성해도 된다.
제16도는 본 발명의 제 9 실시예에 의한 장치의 리이드프레임으로써, 또 동일한 리이드프레임에 소자를 접합한 단계의 D-D' 단면을 제17도에 도시하고 있다.
본예에서 소자지지부(7s)는 예를들면 세라믹, 또는 내열성 플라스틱 등의 비교적 경질인 절연성부재이며, 리이드프레임(2f)와는 별개로 구성되어 있다. 제17도에서 명백한 바와 같이, 상기 소자지지부(7s)는 리이드프레임(2f)의 절단바(2b)위에 탑재되어 장치중앙부에서 리이드프레임(2f)와 같은 높이로 되도록 단차(7d)를 마련한 구조로 되어 있다. 이후 장치형성까지의 공정은 제 1 실시예에서 도시한 것과 동일한 것으로 되어 소자지지부(7s)의 형상도 제2 내지 제 4 실시예가 적용된다. 또, 반도체소자(1)과 소자지지부(7s)의 접합방법에 대해서도 제5 내지 제 8 실시예를 적용할 수 있는 것이다.
그런데, 제17도에서 봉지용 수지의 외형(5h)를 1점 쇄선으로 표시한 것으로 명백한 바와 같이, 단자(7d)는 최종적으로는 절단제거되는 것으로써, 장치자체에 영향을 미치는 일은 없다.
본예에 의하면, 소자지지부(7s) 자체가 절연부재이므로, 상기 제 6 실시예에 도시한 바와 같은 절연코팅을 실시할 필요는 없다.
제18도는 본 발명의 제10실시예에 의한 장치의 단면도이다. 제 9 실시예와 마찬가지로 절연부재로 구성된 소자지지부(7s)는 본예에서 어느정도의 탄력성을 갖고 있다. 이것은 제 7 실시예에서 상술한 탄성력으로 반도체소자(1)을 고정하는 것을 목적으로 한 것으로써, 본예에 의하면 소자지지부(7s) 자체의 탄성력에 의해 상기 목적을 달성하는 것이다. 또, 도전성 소자지지부라도 그에 적당한 절연조치를 강구해두면 본예와 동일한 효과를 얻을 수 있다.
제19도는 본 발명의 제11실시예에 의한 장치의 봉지수지(15)의 일부를 제거하여 내장기판과 대향하는 면이 위로향한 상태의 부분 단면사시도이다.
제20도는 장치의 두께방향의 단면도이다.
본예에서 리이드프레임(2fs)는 예를들면 실리콘고무등의 탄성절연부재로 구성되어 있고, 그 내장기판과 대향하는 면에는 외부와의 전기접속을 위한 도전패턴(11)이 형성되어 있다. 또, 반도체소자(1)은 도전패턴(11)과의 전기접속이 용이하게 되도록 그 전극형성면이 한정되지 않게 배치되어 있다.
본 예에서도 상술한 각 예와 마찬가지로 반도체소자(1)은 그 측면에서만 소자지지부(2)와 접합되어 있고, 리이드프레임(2fs)는 상술한 바와 같이, 탄성절연부재이므로, 양자의 직접 접속을 실행할 수 있는 것이다.
기판으로의 내장은 제20도에 도시한 바와 같이, 장치위쪽에서 외력 F를 가해서 도전패턴(11)을 내장기판으로 밀어붙인 상태에서 실행하는 것이다.
다음에 본 발명에 의한 장치의 제조방법을 설명한다.
제21도 내지 제24도는 본 발명중 반도체소자와 소자지지부를 접합용수지로써 고정하는 방법에 의한 장치의 제조방법을 도시한 것이다.
지그(8a)위에 리이드프레임(2f)와 반도체소자(1)을 배치하고, 양자를 지그(8b)로써 밀어 노즐(8n)에서 접합용수지(3)을 분출하고, 고정후 그들을 지그(8a), (8b)로 분리하여 상기 부분을 봉지수지(5)로써, 봉지 성형하는 방법을 취하는 것이다.
본 제조방법에서는 반도체소자(1)이나 소자지지부(2s)의 아래쪽에 접합용수지(3)이 유입되지 않도록 그들을 위쪽에서 외력 F로써 가압할 필요가 있다. 또, 동시에 접합용수지(3)의 유동성을 향상시키기 위해 상기 부분을 가열하는 것이 바람직하다.
또, 제25도 내지 제27도는 본 발명중 절연성 쿠션으로써 반도체소자와 소자지지부를 고정하는 방법에 의한 장치의 제조방법을 도시한 것이다.
지그(8c)위에 리이드프레임(2f)를 배치하고, 반도체소자(1)을 상기 쿠션(6b)와 접촉시키면서 삽입한다. 그후 그들을 지그(8c)에서 분리시켜 상기 부분을 봉지용수지(5)로써 봉지, 성형하는 방법을 취하는 것이다.
제28도는 본 발명의 제12실시예에 의한 장치와 두께방향 단면도이다. 단, 봉지수지는 생략하고 있다. 본예는 본 발명을 LOC(Lead On Chip)구조의 장치에 대해서 적용한 것으로써, 전기적 역할을 완수한 리이드가 (2d), 소자지지부가 (2s)이다. 본예에 의해 LOC 구조의 장치의 반도체소자(1)와 리이드프레임(2F)의 접합강도의 향상이 도모된다. 또, 소자지지부에는 전기적 역할을 갖지 않는 더미리이드를 접속해도 된다.
제29도 및 제30도에 본 발명의 제13실시예를 도시한다. 제29도에 도시한 바와 같이, 본예는 2개의 상태를 1개의 도면에 합성해서 나타내고 있고, 오른쪽의 1/2은 소자지지부(2s)가 Y자형으로 되어 반도체소자(1)의 측면에 점부착으로 접합하고 있다. 왼쪽의 1/2은 소자지지부(2s)가 바형상이고, 반도체소자(1)의 측면과 평행하며, 그 간격에 접합용수지(3)을 주입한 것이다. 제30도는 이 접합용수지(3)의 부위에서 소자지지부(2s)를 절단하여 제거한 도면으로써, 그 결과 패케이지 바깥면에 접합용수지(3)의 노출면이 형성되어 있지만, 밀착성에 문제가 없어 제품기능에 지장은 없다.
제31도는 본 발명의 제14실시예에 관한 장치 단면도를 도시하고, 본예에서는 소자지지부(2s)의 측면 뿐만 아니라 상면의 양면에도 접합용수지(3)이 피복되어 있다. 이 경우는 금속재료와 접합용수지의 밀착력 및 접합용수지와 봉지수지의 밀착력에 의해 제품내부의 균열발생 방지효과를 나타낸다.
제32도 및 제33도는 각각 본 발명에 의한 장치(10)을 메모리카드(9)에 내장한 제15실시예의 정면단면도와 측면단면도(E-E' 단면)이다. 본 발명에 의하면, 두께 0.65~0.7mm의 박형 반도체장치로 제조가 가능하므로 종래의 반도체장치를 내장하고 있던 것과 두께 T를 동일하게 하는 메모리카드내에 상기 장치를 내장하면 보다 강도적으로 우수한 메모리카드를 실현할 수 있고, 또는 강도를 종래와 동일하게 한다면 두께 T를 보다 저감한 메모리카드를 실현할 수 있는 것이다.
예를들면 반도체소자(1)이 1개일때는 기판 및 수지층을 포함해서 두께의 합계가 2.0mm 이하, 바람직하게는 1.8mm 이하, 더욱 바람직하게는 1.5mm 이하의 메모리카드를 실현할 수 있다. 또, 1매의 기판에 2개의 반도체소자(1)을 사용할때는 카드면적의 소형화를 위해 기판을 사이에 끼워서 상하 대상으로 배치하는 것이 바람직하고, 이 경우의 두께는 2.5mm 이하가 바람직하다.
종래의 메모리카드는 반도체소자를 메모리카드의 기판에 직접 붙여서 수지코팅하고 있었지만, 본 발명은 수지봉지형 반도체장치를 메모리카드의 기판에 부착하게 되므로 제작이 매우 간편하게 된다.
제34도는 본 발명의 제16실시예의 반도체장치 내부의 사시도이다. 제34도에서 반도체소자(1)은 그 회로형성면이 위쪽방향으로 되어 있고, 절연막(12)에 의해서 소자지지용 리이드(2x)에 고정되어 있다. 절연막(12)는 반도체소자(1)위에 첨부했을때에 전극패드(1p)를 피복하지 않는 형상으로 되어 있다. 전극패드(1p)는 금속제의 와이어(4)에 의해서 리이드(2)와 각각 전기접속이 이루어지고 있고, 리이드를 통해서 외부와의 전기적 도통이 도모되고 있다. 본예의 반도체장치는 현재 이 도면에 도시되어 있는 부분을 봉지수지로써 트랜스퍼몰드하고, 불필요한 부분을 절단, 제거하는 것에 의해서 얻어진다.
제35도는 상기 반도체장치의 F-F' 단면도로써, (5)는 봉지수지이다. 현재의 기술에서 달성가능한 와이어의 루프높이 hw는 통상 180㎛ 이상, 가장 낮게 억제해도 130㎛ 정도이고, 그것에 대해서 본 발명에서 사용하는 절연막의 두께 tz는 두꺼워도 80㎛, 통상은 40-50㎛ 정도로 하면 강도의 점에서도 충분하므로, 그 두께 tz는 모두 와이어의 루프높이 hw에 흡수되고 반도체장치의 두께치수에는 관여하지 않게 되어 박형화에 유효하게 된다.
동시에 이 도면을 사용해서 반도체장치 전체의 두께 t를 대략 계산하여 표시하면 현재의 기술에 의하면
t=tr1+tz+tc+tr2+δp
=150+50+250+150+200
=800㎛
로 되어 종래의 TSOP에 비해서 약 35~40%의 박형화로 된다.
제36도는 본 발명의 제17실시예의 반도체장치 내부의 사시도이다. 리이드프레임내에 다른 리이드와 함께 구성되어 있는 랩(2y)에 접합제(14)를 거쳐서 반도체소자(1)이 이 도면에서 위쪽방향에 접합되어 있다. 탭(2y)는 반도체소자(1)위에 첨부했을때에 전극패드(1p)에 중첩되지 않는 것과 같은 형상으로 되어 있다. 전극패드(1p)는 금속제의 와이어(4)에 의해서 리이드(2)와 각각 전기접속이 이루어져 있고, 리이드를 통해서 외부와의 전기적 도통이 도모되고 있다. 본예의 반도체장치는 현재 이 도면에서 표시되어 있는 부분을 봉지수지로써 트랜스퍼몰드하고, 불필요한 부분을 절단, 제거하는 것에 의해서 얻어진다.
제37도는 상기 반도체장치의 G-G' 단면도이다. 이와 같이 탭을 사용해도 형상을 고려해서 반도체소자의 회로형성면을 탭에 대향시켜서 탑재하는 것에 의해 박형화를 도모할 수 있다.
제38도는 본 발명의 제18실시예의 반도체장치 내부의 상면도이다. 본예에서 절연막(12)는 두께방향으로 관통한 슬릿(13)을 갖고 있다. 이것은 반도체소자(1)과 봉지수지의 접착강도가 절연막(12)와의 그것보다도 높은 것을 이용하여 반도체소자(1)과 봉지수지를 접착시켜서 고온환경중의 상기 부분의 박리등의 손상발생의 예방을 도모한 것이다. 슬릿 또는 관통구멍의 형상, 수 등은 그 반도체장치에서 상기 목적이 달성되는 정도라면 좋으며, 따라서 대단히 많은 변화가 있다.
제39도 내지 제42도에서 그들중의 몇개의 예를 도시하고, 각각을 제19 내지 제22실시예로 한다. 이중 특히 제39도, 제40도는 절연막의 양 평면에 봉지수지가 접촉하고 있는 부분, 즉 반도체장치의 두께방향에 반도체소자(1)이나 소자지지용 리이드(2x)가 존재하지 않는 부분에 슬릿(13)이 존재하거나 또는 미치고 있는 예이다. 이것은 상기 부분에 봉지수지(5)를 충전시켜 온도사이클 등에 의한 열왜곡에 대한 강도를 향상시키는 효과가 있다. 또, 특히 제41도, 제42도는 접합에 필요한 최소면적을 남게해서 절연막(12)를 분할한 예이다. 이들 예와 같이 절연막(12)의 체적을 작게하는 것은 그중에 함유할 수 있는 수분의 절대량을 작게하는 것에도 연결되어 고온환경하에서의 수분팽창에 의한 봉지수지의 균열발생을 제어하는 효과가 있다.
제38도 내지 제42도에서 절연막의 형상에 관한 예를 도시했지만, 이들은 모두 본 발명의 제17실시예인 탭을 사용한 예에 대해서도 탭의 형상으로써 그대로 적용할 수 있어 마찬가지의 효과를 나타낼 수 있다.
제43도는 본 발명의 제23실시예의 반도체장치로써 제37도와 동일한 단면도이다. 본예는 제17실시예로 대표되는 탭을 사용한 것이다. 탭(2y)는 일반적으로 전기적으로 사용하는 다른 리이드(2)와 동일면의 리이드프레임중에 미리 구성되지만, 그대로의 상태에서 본 발명에 적용한 경우, 리이드(2)의 와이어(4)접속부가 전극패드(1p)에 비해 너무 높게 되어 전기접속이나 수지봉지에 지장을 초래하는 경우가 있다. 본예는 그것을 방지하기 위해 미리 탭(2y)와 리이드(2) 사이에 단차를 마련한 반도체장치를 나타낸 것이다.
제44도는 본 발명의 제24실시예의 반도체장치로써, 제32도와 동일한 단면도이다. 본예에서 반도체소자(1)은 그 이면이 외부에 노출되어 있다. 이와 같은 봉지형태를 취하는 것에 의해 반도체장치는 더욱 박형화가 도모되게 된다. 사용환경이 온도적 또는 습도적으로 그다지 엄격하지 않은 경우에는 본예에 의해서도 충분한 신뢰성을 얻을 수 있다. 본예는 특히 극단적인 박형화가 필요한 경우에 사용되는 것으로써, 반도체소자(1) 이면의 노출도는 그 목적이 달성되는 정도라면 좋고, 따라서 수지봉지공정의 정밀도적인 문제에서 상기 부분에 다소의 봉지수지가 부착해도 문제는 없다.
제45도는 본 발명의 제25실시예의 반도체장치로써, 제35도와 동일한 단면도이다. 본예의 구조는 제24실시예에 근거하지만, 리이드(2)의 외부에 노출하는 부분의 구부러지는 방향을 변경한 것이다. 어느 경우도 리이드(2)가 부착된 부분에서 기판과의 접촉면까지의 거리는 가능한한 길게한 것이 반도체장치와 기판의 열왜곡의 차나 휘어짐을 흡수하는 점에서 상황이 좋으므로, 각 구조 모두 경우에 따라서 리이드(2)의 구부러지는 방향을 고려하는 것이 바람직하다.
제46도는 본 발명의 제26실시예의 메모리카드의 단면도이다. 기판(15)의 양면에는 본 발명의 반도체장치가 탑재되어 있고, 그것을 프레임(16)에 고정한 후, 양면을 스텐레스판(17)로 케이싱해서 되어 있다. 기판(15), 스텐레스판(17)의 두께 tb, ts는 각각 0.5mm, 0.2mm 정도의 것이 채용되고 있다. 상술한 바와 같이, 본 발명에 의하면 총두께 0.8mm 이하의 반도체장치가 얻어지므로, 이와 같이 그것을 탑재해도 3.3mm 두께의 메모리카드를 얻을 수 있다.

Claims (90)

  1. 반도체소자, 상기 반도체소자와 외부의 전지접속용의 리이드군, 상기 리이드군의 각 리이드와 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 각 리이드의 일부를 수지로 봉지해서 이루어지는 반도체장치에 있어서, 상기 리이드군과는 별도로 더미리이드를 마련하며, 또한 상기 리이드군 및 더미리이드가 동일면내에 있고, 상기 더미리이드와 상기 반도체소자는 측면끼리 대향배치되어 있는 반도체장치.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 더미리이드는 리이드군과 같은 재질인 반도체장치.
  3. 특허청구의 범위 제 1 항에 있어서, 상기 더미리이드는 절연성 부재인 반도체장치.
  4. 특허청구의 범위 제 2 항에 있어서, 상기 더미리이드는 적어도 상기 반도체소자 측면과 대향하는 면에 소정의 절연가공을 실시하고 있는 반도체장치.
  5. 특허청구의 범위 제 1 항에 있어서, 상기 더미리이드는 상기 반도체소자 측면과 평행하게 신장하는 부분을 포함하는 반도체장치.
  6. 특허청구의 범위 제 1 항에 있어서, 상기 반도체소자의 상기 소자지지부재 측면과 대향하는 측면의 긴변방향에 홈이 형성되어 있는 반도체장치.
  7. 특허청구의 범위 제 1 항에 있어서, 상기 반도체소자 및 봉지수지층으로 되는 전체의 두께가 1mm 미만인 반도체장치.
  8. 반도체소자, 상기 반도체소자와 외부의 전기접속용의 리이드군 및 상기 리이드군의 각 리이드와 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 리이드의 일부를 수지로 봉지해서 되는 반도체장치에 있어서, 상기 리이드군과는 별도로 상기 반도체소자의 지지전용의 소자지지부재를 마련하고, 상기 반도체소자는 상기 반도체소자의 측면에서 상기 소자지지부재의 측면과 접합부재를 거쳐서 접합되어 있는 반도체장치.
  9. 특허청구의 범위 제 8 항에 있어서, 상기 소자지지부재는 리이드군과 같은 재질인 반도체장치.
  10. 특허청구의 범위 제 9 항에 있어서, 상기 소자지지부재는 적어도 상기 반도체소자 측면과 대향하는 면에 소정의 절연가공을 실시하고 있는 반도체장치.
  11. 특허청구의 범위 제 8 항에 있어서, 상기 소자지지부재는 도전성부재인 반도체장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 소자지지부재는 적어도 상기 반도체소자 측면과 대향하는 면에 소정의 절연가공을 실시하고 있는 반도체장치.
  13. 특허청구의 범위 제 8 항에 있어서, 상기 소자지지부재는 절연성부재인 반도체장치.
  14. 특허청구의 범위 제 8 항에 있어서, 상기 소자지지부재는 상기 반도체소자 측면과 평행하게 신장하는 부분을 포함하는 반도체장치.
  15. 특허청구의 범위 제 8 항에 있어서, 상기 반도체소자의 상기 소자지지부재 측면과 대향하는 측면의 긴변방향에 홈이 형성되어 있는 반도체장치.
  16. 특허청구의 범위 제 8 항에 있어서, 상기 반도체소자 및 봉지수지층으로 되는 전체의 두께가 1mm 미만인 반도체장치.
  17. 반도체소자, 상기 반도체소자와 외부의 전기접속용의 리이드군, 상기 리이드군의 각 리이드와 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 리이드의 일부를 수지로 봉지해서 되는 반도체장치에 있어서, 상기 리이드군은 소정의 절연성부재로 되며, 또한 그 표면에 도전층이 형성되어 있고, 상기 반도체소자와 외부의 전기절연은 이 도전층에 의해서 실행하도록 구성하고, 상기 반도체소자는 상기 소자의 측면에서 상기 리이드군 측면의 절연성부재의 노출부와 접합재를 거쳐서 접합되어 있는 반도체장치.
  18. 특허청구의 범위 제17항에 있어서, 상기 반도체소자의 상기 소자지지부재 측면과 대향하는 측면의 긴변방향에 홈이 형성되어 있는 반도체장치.
  19. 특허청구의 범위 제17항에 있어서, 상기 반도체소자 및 봉지수지층으로 되는 전체의 두께가 1mm 미만인 반도체장치.
  20. 반도체소자, 상기 반도체소자와 외부의 전기접속용의 리이드프레임 및 상기 리이드프레임과 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 리이드프레임의 일부를 수지로 봉지해서 되는 반도체장치에 있어서, 상기 리이드프레임은 소정의 절연상부재로 되며, 또한 그 표면에 도전패턴이 형성되어 있고, 상기 반도체소자와 외부의 전기절연은 상기 도전패턴에 의해서 실행하도록 구성하고, 상기 리이드프레임은 소자배치부가 관통되어 있고, 이 관통구멍에 상기 반도체소자를 끼워맞추고, 상기 소자는 상기 소자의 측면에서 상기 리이드프레임의 관통구멍으로 향한 측면의 절연성부재의 노출부와 접합되어 있는 반도체장치.
  21. 특허청구의 범위 제20항에 있어서, 상기 반도체소자의 상기 소자지지부재 측면과 대향하는 측면의 긴변방향에 홈이 형성되어 있는 반도체장치.
  22. 특허청구의 범위 제20항에 있어서, 상기 반도체소자 및 봉지수지층으로 되는 전체의 두께가 1mm 미만인 반도체장치.
  23. 반도체소자, 상기 반도체소자와 외부의 전기접속용의 리이드군 및 상기 리이드군의 각 리이드와 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 리이드의 일부를 수지로 봉지해서 되는 반도체장치에 있어서, 상기 반도체소자와 상기 리드군 사이는 봉지수지가 개재되어 있고, 상기 반도체소자의 측면은 봉지수지외에 접착제층이 형성되어 있으며, 또한 상기 접착제층의 한쪽끝은 장치외부에 노출되어 있는 반도체장치.
  24. 특허청구의 범위 제23항에 있어서, 상기 반도체소자의 상기 지지부재 측면과 대향하는 측면의 긴변방향에 홈이 형성되어 있는 반도체장치.
  25. 특허청구의 범위 제23항에 있어서, 상기 반도체소자 및 봉지수지층으로 되는 전체의 두께가 1mm 미만인 반도체장치.
  26. 반도체소자, 상기 반도체소자와는 두께가 다른 여러개의 금속성의 리이드, 상기 리이드와 상기 반도체소자를 전기적으로 접속하는 여러개의 금속성의 와이어 및 적어도 1매의 전기절연성 막을 포함하고, 상기 막, 와이어, 반도체소자 및 리이드의 일부를 봉지수지로 봉지해서 되는 반도체장치에 있어서, 상기 반도체소자의 회로형성면위에 상기 전기절연성막을 위치시키고, 상기 반도체소자와 리이드의 와이어 접속부를 동일 평면내에 배치하는 반도체장치.
  27. 특허청구의 범위 제26항에 있어서, 상기 반도체소자와 상기 와이어가 접속되는 각 리이드의 최단거리의 2측면 사이에 봉지수지만이 개재되어 있는 반도체장치.
  28. 특허청구의 범위 제26항 또는 제27항에 있어서, 상기 반도체소자의 측면중 적어도 1개와 평행하게 신장하는 부분을 갖는 리이드를 포함하고, 그 리이드에 상기 절연막을 부착하는 반도체장치.
  29. 특허청구의 범위 제26항 또는 제27항에 있어서, 상기 반도체소자의 측면과 와이어에 의해서 전극패드와 접속되는 각 리이드의 측면이 대향하는 부분이 적어도 1개씩 존재하는 반도체장치.
  30. 특허청구의 범위 제26항 또는 제27항에 있어서, 그에 적합한 기판에 탑재할때에 상기 반도체소자의 회로형성면 또는 그 이면이 상기 기판에 대향하도록 리이드를 구부려 성형한 반도체장치.
  31. 특허청구의 범위 제26항 또는 제27항에 있어서, 상기 절연막에 그 두께방향으로 관통하는 슬릿 또는 구멍을 적어도 1개 마련한 반도체장치.
  32. 특허청구의 범위 제26항 또는 제27항에 있어서, 상기 반도체소자의 회로형성면의 이면이 외부에 노출되어 있는 반도체장치.
  33. 특허청구의 범위 제26항 또는 제27항에 있어서, 상기 반도체소자의 회로형성면의 이면이 반도체소자의 임의의 바깥표면과 동일 평면을 이루고 있는 반도체장치.
  34. 특허청구의 범위 제26항 또는 제27항에 있어서, 상기 반도체소자의 회로형성면을 기본 면으로 했을때의 전극패드와 리이드의 전기접속을 실행한 후의 와이어가 이루는 루프의 최대높이가 절연막의 두께보다도 큰 반도체장치.
  35. 특허청구의 범위 제31항에 있어서, 상기 절여막의 양평면이 봉지수지와 접촉하는 부분에 상기 슬릿 또는 구멍의 적어도 일부가 존재하는 반도체장치.
  36. 반도체소자, 여러개의 금속제의 리이드, 여러개의 금속제의 와이어, 적어도 1매의 절연막 및 봉지수지를 포함한 반도체장치에 있어서, 상기 반도체소자와 그에 적합한 일부의 리이드를 절연막의 동일면에 부착하는 것에 의해 일시적으로 고정하고, 상기 반도체소자는 그 회로형성면이 절연막과 대향하며, 또한 그 전극패드를 평면방향에서의 투영면에 있어서 절연막과 중첩되지 않는 위치에 배치하고, 와이어에 의한 소정의 전기접속후 그들을 봉지수지로 봉지하여 불필요한 부분을 절단제거해서 되고, 반도체소자와 상기 와이어가 접속되는 각 리이드의 최단거리 2측면 사이에 봉지수지만이 개재되어 있는 반도체장치.
  37. 특허청구의 범위 제36항에 있어서, 상기 와이어에 의해서 전극패드와 접속되는 각 리이드를 평면방향에서의 투영면에 있어서 반도체소자와 중첩되지 않도록 배치하는 반도체장치.
  38. 특허청구의 범위 제36항 또는 제37항에 있어서, 상기 반도체소자의 측면중 적어도 1개와 평행하게 신장하는 부분을 갖는 리이드를 포함하고, 그 리이드에 상기 절연막을 부착하는 반도체장치.
  39. 특허청구의 범위 제36항 또는 제37항에 있어서, 상기 반도체소자의 측면과 와이어에 의해서 전극패드와 접속되는 각 리이드의 측면이 대향하는 부분이 적어도 1개씩 존재하는 반도체장치.
  40. 특허청구의 범위 제36항 또는 제37항에 있어서, 그에 적합한 기판에 탑재할때에 상기 반도체소자의 회로형성면 또는 그 이면이 상기 기판에 대향하도록 1를 구부려 성형한 반도체장치.
  41. 특허청구의 범위 제36항 또는 제37항에 있어서, 상기 절연막에 그 두께방향으로 관통하는 슬릿 또는 구멍을 적어도 1개 마련한 반도체장치.
  42. 특허청구의 범위 제36항 또는 제37항에 있어서, 상기 반도체소자의 회로형성면의 이면이 외부에 노출되어 있는 반도체장치.
  43. 특허청구의 범위 제36항 또는 제37항에 있어서, 상기 반도체소자의 회로형성면의 이면이 반도체소자의 임의의 바깥표면과 동일 평면을 이루고 있는 반도체장치.
  44. 특허청구의 범위 제36항 또는 제37항에 있어서, 상기 반도체소자의 회로형성면을 기본면으로 했을때의 전극패드와 리이드의 전기접속을 실행한 후의 와이어가 이루는 루프의 최대높이가 절연막의 두께보다도 큰 반도체장치.
  45. 특허청구의 범위 제41항에 있어서, 상기 절연막의 양평면이 봉지수지와 접촉하는 부분에 상기 슬릿 또는 구멍의 적어도 일부가 존재하는 반도체장치.
  46. 반도체소자, 적어도 1매의 탭, 절연성의 접착제, 여러개의 금속제의 리이드, 여러개의 금속제와 와이어 및 봉지수지를 포함한 반도체장치에 있어서, 상기 반도체소자를 접합제를 거쳐서 탭에 탑재하는 것에 의해 양자를 일시적으로 고정하고, 상기 반도체소자는 그 회로형성면이 탭과 대향하며, 또한 그 전극패드를 평면방향에서의 투영면에 있어서 탭과 중첩되지 않는 위치에 배치하고, 와이어에 의한 소정의 전기접속후 그들을 봉지수지로 봉지하여 불필요한 부분을 절단제거해서 되고, 반도체소자와 상기 와이어가 접속되는 각 리이드의 최단거리의 2측면 사이에 봉지수지만이 개재되어 잇는 반도체장치.
  47. 특허청구의 범위 제46항에 있어서, 상기 와이어에 의해서 전극패드와 접속되는 각 리이드를 평면방향에서의 투영면에 있어서 반도체소자와 중첩되지 않도록 배치하는 반도체장치.
  48. 특허청구의 범위 제46항 또는 제47항에 있어서, 상기 반도체소자의 측면과 와이어에 의해서 전극해드와 접속되는 각 리이드의 측면이 대향하는 부분이 적어도 1개씩 존재하는 반도체장치.
  49. 특허청구의 범위 제46항 또는 제47항에 있어서, 그에 적합한 기판에 탑재할때에 상기 반도체소자의 회로 형성면 또는 그 이면이 상기 기판에 대향하도록 리이드를 구부려 성형한 반도체장치.
  50. 특허청구의 범위 제46항 또는 제47항에 있어서, 상기 탭에 그 두께방향으로 관통하는 슬릿 또는 구멍을 적어도 1개 마련한 반도체장치.
  51. 특허청구의 범위 제46항 또는 제47항에 있어서, 상기 반도체소자의 회로형성면의 이면이 외부에 노출하고 있는 반도체장치.
  52. 특허청구의 범위 제46항 또는 제47항에 있어서, 상기 반도체소자의 회로형성면의 이면이 반도체소자의 임의의 바깥표면과 동일 평면을 이루고 있는 반도체장치.
  53. 특허청구의 범위 제46항 또는 제47항에 있어서, 상기 반도체소자의 회로형성면을 기본면으로 했을때의 전극패드와 리이드의 전기접속을 실행한후의 와이어가 이루는 루프의 최대높이가 탭과 접합제의 두께의 합보다도 큰 반도체장치.
  54. 특허청구의 범위 제50항에 있어서, 상기 탭의 양평면이 봉지수지와 접촉하는 부분에 상기 슬릿 또는 구몽의 적어도 일부가 존재하는 반도체장치.
  55. 소자지지부와 전기접속부를 포함한 리이드프레임과 반도체소자를 접착제 주입구를 마련한 베이스위에 배치하고, 상기 반도체소자의 측면과 상기 소자지지부의 측면의 사이에 상기 접착제 주입구에서 접착제를 주입해서 양자를 고정한후, 상기 베이스에서 상기 반도체소자 및 상기 리이드프레임을 분리시키고, 상기 반도체소자와 상기 리이드프레임의 상기 반도체소자측의 일부분을 수지로써 봉지하는 반도체장치의 제조방법.
  56. 특허청구의 범위 제55항에 있어서, 상기 접합제에 의한 고정후에 상기 접합제의 위치를 절단하고, 그후 수지봉지를 실행하는 반도체장치의 제조방법.
  57. 특허청구의 범위 제55항에 있어서, 상기 수지봉지후에 상기 접합제위치를 절단하는 반도체장치의 제조방법.
  58. 소자지지부와 전기접속부를 포함한 리이드프레임과 반도체소자를 베이스위에 배치하고, 상기 반도체소자의 측면과 상기 소자지지부의 측면사이에 접합제를 적하 내지 주입해서 양자를 고정한후, 상기 배이스에서 상기 반도체소자 및 상기 리이드프레임을 분리시키고, 상기 반도체소자와 상기 리이드프레임의 상기 반도체소자측의 일부분을 수지로써 봉지하는 반도체장치의 제조방법.
  59. 특허청구의 범위 제58항에 있어서, 상기 접합제에 의한 고정후에 상기 접합제의 위치를 절단하고, 그후 수지봉지를 실행하는 반도체장치의 제조방법.
  60. 특허청구의 범위 제58항에 있어서, 상기 수지봉지후에 상기 접합제위치를 절단하는 반도체장치의 제조방법.
  61. 쿠션재를 부설한 소자지지부와 전기접속부를 포함하며, 또한 상기 소자지지부가 상기 쿠션재면을 대향면으로 해서 대향배치되어 있는 리이드프레임을 베이스의 위에 배치하고, 상기 쿠션재사이에 반도체소자를 끼워맞춤시킨후에 상기 베이스를 떼어내고, 상기 반도체소자와 상기 리이드프레임의 상기 반도체소자측의 일부분을 수지로써 봉지하는 반도체장치의 제조방법.
  62. 반도체소자와 외부의 전기접속의 중계부품으로 되는 리이드군과 상기 반도체소자의 측면과 대향하는 면을 측면으로 하는 더미의 리이드부품을 구비하는 리이드프레임.
  63. 반도체소자와 외부의 전기접속의 중계부품으로 되는 리이드군과 상기 반도체소자의 위치를 규정하는 소자지지부를 구비하는 리이드프레임.
  64. 수지봉지형 반도체장치를 내장한 메모리카드에 있어서, 상기 반도체장치는 반도체소자, 상기 반도체소자와 외부의 전기접속용의 리이드군 및 상기 리이드군의 각 리이드와 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 각 리이드의 일부를 수지로 봉지해서 되고, 상기 리이드군과는 별도로 더미리이드를 마련하며, 또한 상기 리이드군 및 더미리이드가 동일 면내에 있고, 상기 더미리이드와 상기 반도체소자는 측면끼리 대향배치되어 있는 메모리카드.
  65. 특허청구의 범위 제64항에 있어서, 내장하는, 반도체장치가 1개이며, 두께의 합계가 2.0mm 이하인 메모리카드.
  66. 특허청구의 범위 제64항에 있어서, 내장하는 반도체장치가 2개이며, 두께의 합계가 2.5mm 이하인 메모리카드.
  67. 특허청구의 범위 제67항에 있어서, 기판위에 상기 반도체장치를 배치하고, 상기 기판의 회로와 전기적 접속을 실행한 후 그 주위를 패케이지 부재로 피복하도록 한 메모리카드.
  68. 수지봉지형 반도체장치를 내장한 메모리카드에 있어서, 상기 반도체장치는 반도체소자, 상기의 반도체소자와의 부의 전기접속용의 리이드군, 상기 리이드군의 각 리이드와 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 각 리이드의 일부를 수지로 봉지해서 되고, 상기 리이드군과는 별도로 상기 반도체소자의 지지전용의 소자지지부재를 마련하고, 상기 반도체소자는 상기 반도체소자의 측면에서 상기 소자지지부재의 측면과 접합부재를 거쳐서 접합되어 있는 메모리카드.
  69. 특허청구의 범위 제68항에 있어서, 내장하는 반도체장치가 1개이며, 두께의 합계가 2.0mm 이하인 메모리카드.
  70. 특허청구의 범위 제68항에 있어서, 내장하는 반도체소자가 2개이며, 두께의 합계가 2.5mm 이하인 메모리카드.
  71. 특허청구의 범위 제68항에 있어서, 기판상에 상기 반도체장치를 배치하고, 상기 기판의 회로와 전기적접속을 실행한 후 그 주위를 또 패케이지로 피복하도록 한 메모리카드.
  72. 수지봉지형 반도체장치를 내장한 메모리카드에 있어서, 상기 반도체장치는 반도체소자, 상기 반도체소자와 외부의 전기접속용의 리이드군 및 상기 리이드군의 각 리이드와 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 각 리이드의 일부를 수지로 봉지해서 되고, 상기 리이드군은 소정의 절연성부재로 되며, 또한 그 표면에 도전층이 형성되어 있고, 상기 반도체소자와 외부의 전기절연은 이 도전층에 의해서 실행하도록 구성하고, 상기 반도체소자는 상기 소자의 측면에서 상기 리이드군 측면의 절연성부재의 노출부와 접합재를 거쳐서 접합되어 있는 메모리카드.
  73. 특허청구의 범위 제72항에 있어서, 내장하는 반도체장치가 1개이며, 두께의 합계가 2.0mm 이하인 메모리카드.
  74. 특허청구의 범위 제72항에 있어서, 내장하는 반도체장치가 2개이며, 두께의 합계가 2.5mm 이하인 메모리카드.
  75. 특허청구의 범위 제72항에 있어서, 기판상에 상기 반도체장치를 배치하고, 상기 기판의 회로와 전기적 접속을 실행한 후 그 주위를 또 패케이지부재로 피복하도록 한 메모리카드.
  76. 수지봉지형 반도체장치를 내장한 메모리카드에 있어서, 상기 반도체장치는 반도체 소자, 상기 반도체소자와 외부의 전기접속용의 리이드프레임 및 상기 리이드프레임과 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 리이드프레임의 일부를 수지로 봉지해서 되고, 상기 리이드 프레임은 소정의 절연성부재로 되며, 또한 그 표면에 도전패턴이 형성되어 있고, 상기 반도체소자와 외부의 전기절연은 이 도전 패턴에 의해서 실행하도록 구성하고, 상기 리이드프레임은 소자배치부가 관통되어 있어 이 관통구멍에 상기 반도체소자를 끼워맞추고, 상기 소자는 상기 소자의 측면에서 상기 리이드프레임의 관통구멍으로 향한 측면의 절연성부재의 노출부와 접합되어 있는 메모리카드.
  77. 특허청구의 범위 제76항에 있어서, 내장하는 반도체장치가 1개이며, 두께의 합계가 2.0mm 이하인 메모리카드.
  78. 특허청구의 범위 제76항에 있어서, 내장하는 반도체장치가 2개이며, 두께의 합계가 2.5mm 이하인 메모리카드.
  79. 특허청구의 범위 제76항에 있어서, 기판상에 상기 반도체장치를 배치하고, 상기 기판의 회로와 전기적 접속을 실행한 후, 그 주위를 또 패케이지부재로 피복하도록 한 메모리카드.
  80. 수지봉지형 반도체장치를 내자안 메모리카드에 있어서, 상기 반도체장치는 반도체소자, 상기 반도체소자와 외부의 전기접속용의 리이드군 및 상기 리이드군의 각 리이드와 상기 반도체소자를 전기적으로 접속하는 부재를 포함하고, 상기 접속부재 및 상기 반도체소자와 상기 각 리이드의 일부를 수지로 봉지해서 되고, 상기 반도체소자와 상기 리이드군 사이는 봉지수지가 개재되어 있고, 상기 반도체소자의 측면은 수지봉지외에 접착제층이 형성되어 있으며, 또한 상기 접착제층의 한쪽끝은 장치외부에 노출되어 있는 메모리카드.
  81. 특허청구의 범위 제80항에 있어서, 내장하는 반도체장치가 1개이며, 두께의 합계가 2.0mm 이하인 메모리카드.
  82. 특허청구의 범위 제80항에 있어서, 내장하는 반도체장치가 2개이며, 두께의 합계가 2.5mm 이하인 메모리카드.
  83. 특허청구의 범위 제80항에 있어서, 기판위에 상기 반도체장치를 배치하고, 상기 기판의 회로와 전기적접속을 실행한 후 그 주위를 또 패케이지부재로 피복하도록 한 메모리카드.
  84. 기판위에 반도체장치를 탑재하고, 그들을 케이싱해서 되는 메모리카드에 있어서, 상기 반도체장치는 반도체소자, 상기 반도체소자와는 두께가 다른 여러개의 금속성의 리이드, 상기 리이드와 상기 반도체소자를 전기적으로 접속하는 여러개의 금속성의 와이어 및 적어도 1매의 전기절연성 막을 포함하고, 상기 막, 와이어, 반도체소자 및 리이드의 일부를 봉지수지로 봉지해서 되고, 상기 반도체소자의 회로형성면위에 상기 전기절연성막을 위치시키고, 상기 반도체소자와 리이드의 와이어접속부가 동일 평면내에 배치되어 있는 메모리카드.
  85. 기판위에 반도체장치를 탑재하고, 그들을 케이싱해서 되는 메모리카드에 있어서, 상기 반도체장치는 반도체소자, 여러개의 금속제의 리이드, 여러개의 금속제의 와이어, 적어도 1매의 절연막 및 봉지수지를 포함하고, 상기 반도체소자와 그에 적당한 일부의 리이드를 절연막의 동일면에 첨부하는 것에 의해 일시적으로 고정하고, 상기 반도체소자는 그 회로형성면이 절연막과 대향하며, 또한 그 전극패드를 평면방향에서의 투영면에 있어서 절연막과 중첩되지 않는 위치에 배치하고, 와이어에 의한 소정의 전기접속후, 그들을 봉지수지로 봉지하여 불필요한 부분을 절단제거해서 되고, 반도체 소자와 상기 와이어가 접속되는 각 리이드의 최단거리의 2측면 거리의 봉지수지만이 개재되어 있는 메모리카드.
  86. 특허청구의 범위 제85항에 있어서, 와이어에 의해서 전극패드와 접속되는 각 리이드를 평면방향에서의 투영면에 있어서 반도체소자와 중첩되지 않도록 배치한 메모리카드.
  87. 기판상에 반도체장치를 탑재하고, 그들을 케이싱해서 되는 메모리카드에 있어서, 상기 반도체장치는 반도체소자, 적어도 1매의 탭, 절연성의 접착제, 여러개의 금속제의 리이드, 여러개의 금속재의 와이어 및 봉지수지를 구비한 반도체장치에 있어서, 상기 반도체소자를 접합제를 거쳐서 탭에 탑재하는 것에 의해 양자를 일시적으로 고정하고, 상기 반도체소자는 그 회로형성면이 탭과 대향하며, 또한 그 전극패드를 평면방향에서의 투영면에 있어서 탭과 중첩되지 않는 위치에 배치하고, 와이어에 의한 소정의 전기접속후 그들을 봉지수지로 봉지하여 불필요한 부분을 절단제거해서 되고, 반도체소자와 상기 와이어가 접속되는 각 리이드의 최단 거리의 2측면 사이에 봉지수지만이 개재되어 있는 메모리카드.
  88. 특허청구의 범위 제87항에 있어서, 상기 와이어에 의해서 전극패드와 접속되는 각 리이드를 평면방향에서의 투영면에 있어서 반도체소자와 중첩되지 않도록 배치한 메모리카드.
  89. 1개의 수지봉지형 반도체장치를 기판에 탑재하고, 상기 기판의 회로에 상기 반도체장치의 리이드를 접속하고, 서로 전체를 수지체로 피복하여 수지체를 포함한 두께의 합계가 2.0mm 이하인 메모리카드.
  90. 2개의 수지봉지형 반도체장치를 1매의 기판의 양면에 배치하고, 상기 기판의 회로에 상기 반도체장치의 리이드를 접속하고, 서로 전체를 수지체로 피복하여 수지체를 포함한 두께의 합계가 2.5mm 이하인 메모리카드.
KR1019910005359A 1990-04-06 1991-04-03 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법 KR940007951B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9033290A JP2875334B2 (ja) 1990-04-06 1990-04-06 半導体装置
JP2-90332 1990-04-06

Publications (2)

Publication Number Publication Date
KR910019184A KR910019184A (ko) 1991-11-30
KR940007951B1 true KR940007951B1 (ko) 1994-08-29

Family

ID=13995565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005359A KR940007951B1 (ko) 1990-04-06 1991-04-03 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법

Country Status (3)

Country Link
US (2) US5391916A (ko)
JP (1) JP2875334B2 (ko)
KR (1) KR940007951B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
JP2677967B2 (ja) * 1993-12-08 1997-11-17 松下電器産業株式会社 半導体装置の製造方法
TW270213B (ko) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
KR100366111B1 (ko) * 1994-11-08 2003-03-06 오끼 덴끼 고오교 가부시끼가이샤 수지봉합형 반도체장치의 구조
US5667388A (en) * 1994-11-14 1997-09-16 Intel Corporation Printed circuit board adapter carrier for input/output cards
JPH08264685A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
WO1996030943A1 (en) * 1995-03-31 1996-10-03 Maxim Integrated Products, Inc. Thin profile integrated circuit package
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
JPH09186286A (ja) * 1996-01-05 1997-07-15 Matsushita Electron Corp リードフレーム及び半導体チップの実装方法
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
US6281026B1 (en) * 1997-11-14 2001-08-28 Niigata Seimitsu Co., Ltd. Semiconductor device and method for manufacturing the same
JP3147071B2 (ja) * 1998-01-19 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
US6479306B1 (en) * 1998-05-19 2002-11-12 Niigata Seimitsu Co., Ltd. Method for manufacturing semiconductor device
DE19844966A1 (de) * 1998-09-30 2000-01-13 Siemens Ag Halbleiterbauteil sowie dieses umfassender Chipkartenmodul
US6121672A (en) * 1998-11-03 2000-09-19 Utmc Microelectronic Systems Inc. Raised pedestal radiation shield for sensitive electronics
KR100309161B1 (ko) 1999-10-11 2001-11-02 윤종용 메모리 카드 및 그 제조방법
US6431380B1 (en) 1999-10-21 2002-08-13 Rexam Medical Packaging Inc. Child-resistant flip top closure
JP3490987B2 (ja) * 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法
DE10227059A1 (de) * 2002-06-17 2004-01-15 Infineon Technologies Ag Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben
DE10323296A1 (de) * 2003-05-21 2005-01-05 Infineon Technologies Ag Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages
US7307502B2 (en) * 2003-07-16 2007-12-11 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
JP4307362B2 (ja) * 2004-11-10 2009-08-05 パナソニック株式会社 半導体装置、リードフレーム及びリードフレームの製造方法
ITMI20050139A1 (it) * 2005-01-31 2006-08-01 St Microelectronics Srl Dispositivo di memorizzazione dati rimovibile e relativo metodo di assemblaggio
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
US9141157B2 (en) * 2011-10-13 2015-09-22 Texas Instruments Incorporated Molded power supply system having a thermally insulated component

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1907075B2 (de) * 1969-02-13 1974-07-04 Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg Verfahren zur Herstellung von Halbleiter-Kleingleichrichtern
US4137546A (en) * 1977-10-14 1979-01-30 Plessey Incorporated Stamped lead frame for semiconductor packages
JPS6097645A (ja) * 1983-11-02 1985-05-31 Hitachi Ltd 樹脂封止型半導体装置およびその製造方法
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4635092A (en) * 1984-06-04 1987-01-06 General Electric Company Tape automated manufacture of power semiconductor devices
JPS61255043A (ja) * 1985-05-07 1986-11-12 Canon Inc 電子部品装置
US4766478A (en) * 1986-09-02 1988-08-23 Dennis Richard K Lead frame for semi-conductor device and process of connecting same
US4816427A (en) * 1986-09-02 1989-03-28 Dennis Richard K Process for connecting lead frame to semiconductor device
JPH0719872B2 (ja) * 1987-03-30 1995-03-06 三菱電機株式会社 半導体装置
JPS63198567U (ko) * 1987-06-12 1988-12-21
JPS6431449A (en) * 1987-07-27 1989-02-01 Mitsubishi Electric Corp Lead frame for semiconductor device
JPS6479351A (en) * 1987-09-19 1989-03-24 Toyota Motor Corp Heat-resisting steel for valve
JPH01122144A (ja) * 1987-11-06 1989-05-15 Hitachi Ltd プラスチック半導体パッケージ
JP2589520B2 (ja) * 1987-12-30 1997-03-12 富士通株式会社 樹脂封止型半導体装置の製造方法
JPH01220464A (ja) * 1988-02-29 1989-09-04 Hitachi Ltd 樹脂封止型半導体装置
JPH01255260A (ja) * 1988-04-04 1989-10-12 Nec Corp リードフレームの構造
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
JPH02119255A (ja) * 1988-10-28 1990-05-07 Mitsubishi Electric Corp 半導体装置
US4916506A (en) * 1988-11-18 1990-04-10 Sprague Electric Company Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means
US4985748A (en) * 1989-12-27 1991-01-15 Ag Communication Systems Corporation Universal tape for use in tape automated bonding system

Also Published As

Publication number Publication date
JP2875334B2 (ja) 1999-03-31
US5635756A (en) 1997-06-03
US5391916A (en) 1995-02-21
JPH03289163A (ja) 1991-12-19
KR910019184A (ko) 1991-11-30

Similar Documents

Publication Publication Date Title
KR940007951B1 (ko) 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
JP3316714B2 (ja) 半導体装置
KR100776451B1 (ko) 반도체 장치 및 그 제조 방법
JP2849594B2 (ja) 電子モジュールの封止方法
TWI419243B (zh) 一種積體電路封裝體及其製造方法
KR100445502B1 (ko) 반도체 장치
US6781248B2 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
US4855868A (en) Preformed packaging arrangement for energy dissipating devices
US4829403A (en) Packaging arrangement for energy dissipating devices
KR100225333B1 (ko) 리이드프레임및반도체장치
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JPS5966157A (ja) 半導体装置及びその製造方法
JPS6394645A (ja) 電子装置
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH0936155A (ja) 半導体装置の製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP3705235B2 (ja) 半導体装置の製造方法
JPH0719859B2 (ja) Ｉｃカード用モジュールの製造方法
JPH06334070A (ja) 混成集積回路装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JP3082507U (ja) ダブルサイドチップパッケージ
KR940011380B1 (ko) 반도체 리드 프레임
KR19980079223A (ko) 반도체 장치 및 그의 제조 방법
JPH11219969A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee