KR940011380B1 - 반도체 리드 프레임 - Google Patents

반도체 리드 프레임 Download PDF

Info

Publication number
KR940011380B1
KR940011380B1 KR1019920000147A KR920000147A KR940011380B1 KR 940011380 B1 KR940011380 B1 KR 940011380B1 KR 1019920000147 A KR1019920000147 A KR 1019920000147A KR 920000147 A KR920000147 A KR 920000147A KR 940011380 B1 KR940011380 B1 KR 940011380B1
Authority
KR
South Korea
Prior art keywords
lead frame
lead
insulating tape
semiconductor
chip
Prior art date
Application number
KR1019920000147A
Other languages
English (en)
Other versions
KR930017155A (ko
Inventor
최완균
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920000147A priority Critical patent/KR940011380B1/ko
Publication of KR930017155A publication Critical patent/KR930017155A/ko
Application granted granted Critical
Publication of KR940011380B1 publication Critical patent/KR940011380B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Abstract

내용 없음.

Description

반도체 리드 프레임
제1도는 일반적인 L.O.C형 반도체 패키지의 단면도,
제2도는 절연 테이프의 단면도,
제3도는 이 발명에 따른 L.O.C형 반도체 패키지의 단면도이고,
제4도의 제4(a)도,제4(b)도는 이 발명에 따른 리드 프레임의 리드 부위에 성형된 딤플과 홈을 나타낸 평면도이다.
이 발명은 반도체 리드 프레임에 관한 것으로, 더욱 상세하게는 절연 테이프를 이용하여 조립되는 반도체 패키지에서 리드 프레임의 리드(lead)부위에 홈(Groove)을 형성시켜 열적 스트레스에 의해 리드 프레임의 리드와 절연 테이프 사이의 분리현상을 방지할 수 있는 반도체 리드 프레임에 관한 것이다.
최근 LSI의 고집적화에 따라 LSI 패키지의 실장기술은 고밀도화로 변화되고 있으며 전자기기의 고속화, 소형화 요구는 칩크기의 대형화, 패키지 크기의 소형화라는 상반되는 방향으로 기술개발을 요구하고 있다.
이러한 경향은 패키지 내부에서 발생되는 열적 스트레스를 증가시키고, 저집적도에서 표출되지 않았던 문제가 나타나기 시작했다. 즉, 솔더 딥(Solder Dip)시 215~260℃의 온도에 노출시킬때 발생하는 패키지 융기현상과 패키지 크랙(Crack) 현상으로 칩과 수지(resin) 혹은 리드 프레임과 수지의 계면에서 접착력을 향상시키는 것으로 문제가 간단히 해결되는 것은 아니다.
이러한 문제점을 해결하기 위해 패키징 기술로 등장한 것이 COL(Chip On Lead)과 LOC(Lead On Chip) 기술이다.
이와같은 LOC 구조는 제1도에 나타낸 바와같이 리드 프레임의 리드(10) 아래에 절연 테이프(12)가 부착되고, 상기 절연 테이프(12)에 의해 리드(10)와 반도체 칩(14)이 열압착법에 의해 접착되어 있다. 그리고, 양측에 배열 형성된 리드(10) 선단과 칩(14)이 금(Au)등으로 이루어진 미세금속선(16)으로 본딩되며, 리드(10) 선단을 포함하는 칩(14) 주위 부분을 수지등으로 기밀봉지하여 칩(14)을 외부 환경으로부터 보호하게 된다.
그리고 LOC 구조에 사용되는 절연 테이프(12)의 구조는 제2도에 나타낸 바와 같이 50μm 정도 두께의 베이스막(20) 위 또는 아래 부분에 각각 25μm 정도 두께의 접착제(22)가 도포되어 있으며, 이 접착제(22)에 의해 칩(14)과 리드 프레임의 리드(10)가 접착된다.
그런데 이와 같은 LOC 구조의 조립공정은 200~400℃의 고온에서 행해지므로 각기 재질이 다른 리드 프레임과 접착제가 열수축과 팽창에 의해 절연 테이프(12)와 리드(10)가 분리되어 패키지 내부의 스트레스를 유발하게 되며 또한 와이어 본딩후 플라스틱으로 포장(Encapsulation)할때 플라스틱 재료가 리드(10)와 절연 테이프(12) 사이에 흘러 들어가 리드(10)와 절연 테이프(12)를 위, 아래로 밀쳐내어 와이어의 변형을 유발시킬 뿐만 아니라 패키지 내부 구조의 변화로 신뢰성을 취약하게 하는 문제점이 있다.
또 공진진행시나 신뢰성 테스트중에 절연 테이프(12)가 열팽창 및 수축됨에 따라 리드(10)와 절연 테이프(12)가 분리되는 박리 현상이 발생되는 문제점을 갖게 된다. 또한, LOC 구조의 표면 실장시에 패키지 크랙이 리드 프레임의 리드(10) 상부로 발생되는 문제점이 있었다.
따라서, 이 발명의 목적은 리드 프레임의 리드 부위에 홈을 성형시켜 리드와 칩 접착시 열적 스트레스에 의해 리드와 절연 테이프가 분리되는 박리현상을 방지할 수 있는 반도체 리드 프레임을 제공하는데 있다.
또 이 발명의 목적은 리드 프레임의 리드와 절연 테이프와의 결합력을 향상시킬 수 있는 반도체 리드 프레임을 제공하는데 있다.
또 이 발명의 목적은 패키지 내부에 발생하는 열적 스트레스를 분산시켜 최소화함으로써 패키지의 신뢰성을 향상시킬 수 있는 반도체 리드 프레임을 제공하는데 있다.
이와같은 목적을 달성하기 위하여 절연 테이프와 접착되는 리드 프레임의 리드 부위에 다수개 성형된 홈을 구비하여 이루어짐을 특징으로 한다.
이하, 이 발명의 실시예를 첨부도면을 참조하여 상세히 설명한다.
반도체 패키지중 절연 테이프를 이용하여 칩과 리드 프레임의 리드를 접착시키는 LOC형 구조는 제3도에 도시한 바와 같이 반도체 리드 프레임의 리드(30)의 저면에 절연 테이프(32)가 부착되고, 상기 리드(30) 부위의 아래부분에는 다수개의 홈(36)이 성형되어 있다.
그리고, 절연 테이프(32)상에 칩(34)을 접착시킨 후, 금(Au)등으로 이루어진 미세금속선(38)을 이용하여 리드(30)와 칩(34)을 본딩하여 전기적으로 연결하며, 리드(30) 선단을 포함하는 칩(34) 주위 부분을 수지등으로 기밀봉지하여 칩(34)을 외부환경으로부터 보호한다.
이때, 리드(30)와 반도체 칩(34)의 접착시 사용되는 절연 테이프(32)는 제2도에 나타낸 바와 같이 50μm 정도 두께의 베이스막(20)의 양면에 열경화성 수지(Thermosetting resin) 혹은 열가소성 수지(Thermoplastic resin)의 물질을 25μm 정도의 두께로 도포하여 접착이 가능하도록 되어 있다.
그런데 리드(30)와 반도체 칩(34)이 열압착법에 의해 접착공정이 완료되면 제2도에 도시된 25μm 정도되는 접착제(22)의 두께가 15μm 정도로 얇아져 절연 테이프(32)의 전체 두께는 80μm 정도로 감소된다.
그리고, 제4(a)도,제4(b)도에 도시한 바와 같이 리드 프레임의 리드(30) 부위에 성형된 홈(36)이나 딤플(42)은 에칭(etching) 또는 스템핑(stamping) 기술에 의해 성형시킨다. 여기서, 상기 홈(36)이나 딤플(42)은 폭이 100μm 정도, 깊이가 25~100μm 정도 되게 사방형으로 한다. 또한, 이때 상기 홈(36)이나 딤플(42)의 크기는 리드(30)의 폭에 따라 변경할 수도 있다.
이와같이 홈(36)이나 딤플(42)이 성형된 리드(30)와 반도체 칩(34)을 절연 테이프(32)를 이용하여 접착시키면 절연 테이프(32)의 양면에 도포된 접착제가 리드(30) 아래부분에 성형된 홈(36) 사이에 위치하여 기계적 결속력을 높여 열수축 팽창시에 리드(30)와 절연 테이프(32)가 분리되는 박리현상을 방지하게 된다.
또한, 다이본딩 에폭시(Die Bonding Epoxy)나 몰딩 콤파운드(Molding compound)가 큐어링(Curing)될 때 가스가 발생되어 나오는데 이 가스는 수증기이며, 화학반응시 발생되는 이 수증기는 리드 프레임의 리드(30)와 반도체 칩(34)의 결합을 방해하는 장애물이 된다. 왜냐하면 큐어링 도중에 발생되는 이 수증기는 밖으로 빠져나가야만(Outgassing)되는데 밖으로 빠져나가는 통로자체가 리드(30)와 칩(34)의 접착면이므로 여기에서 탈출수증기가 이 두 물질의 접착을 방해하게 되는 것이다.
따라서, 리드 프레임의 리드(30) 아래 부위에 사방형으로 홈(36)을 성형시키면 접착공정에서 발생되는 접착제를 수증기를 밖으로 나가게 하는 것을 용이하게 할 수 있으므로 이 두 물질간에 발생되는 공동(Voids)과 같은 불량을 개선할 수 있다.
이상에서와 같이 이 발명에 따라 절연 테이프를 이용하는 LOC형 구조의 반도체 리드 프레임에 의하면 리드 부위에 다수개의 홈을 성형함으로써 열수축 팽창시 리드와 절연 테이프가 분리되는 박리현상을 방지시켜 접착 강도를 향상시킬 수 있는 효과가 있다.
또한, 열충격 테스트와 같은 신뢰성 테스트에서 발생할 수 있는 공동과 같은 불량에 개선시켜 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (10)

  1. 절연 테이프를 이용하는 LOC(Lead On Chip)형 구조 반도체 패키지의 리드 프레임에 있어서, 절연 테이프와 접착되는 리드 프레임의 리드 부위에 다수개 성형된 홈(groove)을 구비하여 이루어짐을 특징으로 하는 반도체 리드 프레임.
  2. 제1항에 있어서, 홈은 에칭(etching)이나 스템핑(stamping) 기술에 의해 성형됨을 특징으로 하는 반도체 리드 프레임.
  3. 제1항에 있어서, 홈의 형상은 사방형인 십자형임을 특징으로 하는 반도체 리드 프레임.
  4. 제1항에 있어서, 절연 테이프와 접착되는 리드 부위는 홈 또는 딤플(Dimple)이 성형되어 있음을 특징으로 하는 반도체 리드 프레임.
  5. 제4항에 있어서, 홈이나 딤플의 폭은 100μm 정도이고, 깊이는 10~20μm 정도임을 특징으로 하는 반도체 리드 프레임.
  6. 제1항에 있어서, 절연 테이프에 의해 리드 프레임의 리드와 반도체 칩이 접착되어 고정되어짐을 특징으로 하는 반도체 리드 프레임.
  7. 제1항에 있어서, 절연 테이프는 베이스막 양면에 접착제가 도포되어 있음을 특징으로 하는 반도체 리드 프레임.
  8. 제7항에 있어서, 접착제는 열경화성 수지 또는 열가소성 수지임을 특징으로 하는 반도체 리드 프레임.
  9. 제8항에 있어서, 접착제는 25μm 정도의 두께로 도포함을 특징으로 하는 반도체 리드 프레임.
  10. 제1항에 있어서, 절연 테이프의 전체적인 두께는 열압착 공정후에 감소되어 80μm 정도됨을 특징으로 하는 반도체 리드 프레임.
KR1019920000147A 1992-01-08 1992-01-08 반도체 리드 프레임 KR940011380B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920000147A KR940011380B1 (ko) 1992-01-08 1992-01-08 반도체 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000147A KR940011380B1 (ko) 1992-01-08 1992-01-08 반도체 리드 프레임

Publications (2)

Publication Number Publication Date
KR930017155A KR930017155A (ko) 1993-08-30
KR940011380B1 true KR940011380B1 (ko) 1994-12-07

Family

ID=19327642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000147A KR940011380B1 (ko) 1992-01-08 1992-01-08 반도체 리드 프레임

Country Status (1)

Country Link
KR (1) KR940011380B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法

Also Published As

Publication number Publication date
KR930017155A (ko) 1993-08-30

Similar Documents

Publication Publication Date Title
US5864174A (en) Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR0152901B1 (ko) 플라스틱 반도체 패키지 및 그 제조방법
US5567656A (en) Process for packaging semiconductor device
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPH08293524A (ja) 半導体装置およびその製造方法
US5539253A (en) Resin-sealed semiconductor device
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
EP0807973B1 (en) Plastic molded type semiconductor device and method of manufacturing the same
KR940011380B1 (ko) 반도체 리드 프레임
JP3181243B2 (ja) 半導体装置及びその製造方法
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
JP4688647B2 (ja) 半導体装置とその製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100221918B1 (ko) 칩 스케일 패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR19980034119A (ko) 반도체 칩 적층형 패키지
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPS6066836A (ja) 封止半導体装置
KR19990000394A (ko) 칩 스케일 패키지 및 그 제조방법
KR20000027523A (ko) 마이크로 볼 그리드 어레이 패키지
KR19990055880A (ko) 반도체 패키지용 접착부재
KR960002763A (ko) 초박형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011107

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee