KR19990000394A - 칩 스케일 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명에 의한 칩 스케일 패키지(CSP) 및 그 제조방법은, 반도체 칩과, 상기 반도체 칩과 소정 간격 이격된 위치에 배치되며, 금속 와이어를 이용하여 상기 반도체 칩 상면의 각 본딩 패드와 대응하도록 연결된 터미널 패드 및, 상기 반도체 칩 하면과 터미널 패드의 하측부가 노출되도록, 상기 각부를 봉지한 에폭시 수지로 이루어져, 패키지의 박형화와 원가 절감화를 실현할 수 있게 된다.

Description

칩 스케일 패키지 및 그 제조방법

본 발명은 반도체 칩 스케일 패키지(chip scale package:이하, CSP라 한다) 및 그 제조방법에 관한 것으로, 보다 상세하게는 패키지의 박형화와 원가 절감화를 실현할 수 있도록 한 반도체 CSP 및 그 제조방법에 관한 것이다.

전자기기의 경박단소화 추세에 따라 반도체 소자를 기판에 실장하는 패키징(packaging) 기술도 고기능, 고밀도 실장 기술이 요구되고 있다. 이러한 요구에 따라 최근에는 반도체 칩을 최소한의 공간 상에 패키징하는 CSP가 등장하게 되었으며, 이 CSP는 다양한 형태를 가져 그 각각이 장·단점을 가지고 있다. 상기 CSP는 주로, 와이어 본딩이나 탭(TAB) 및 플립 칩(flip chip) 본딩을 이용하여 반도체 칩을 기판 상에 실장하는 방식으로 제조되는데, 도 1 및 도 2에는 이와 관련된 단면도가 제시되어 있다.

이중, 도 1에 제시된 CSP는 와이어 본딩 공정을 적용하여 제조한 패키지로서, PCB 기판(10) 상에 반도체 칩(16)이 탑재되고, 상기 반도체 칩(16)의 각 본딩 패드(미 도시)와 기판(10) 상면에 형성되어 있는 랜드 패드(12)가 금속 와이어에 의해 전기적으로 연결되고, 상기 반도체 칩(16)과 금속 와이어(18)는 에폭시 수지(20)에 의해 실링(sealing)되고, 기판(10) 상면에 형성된 상기 랜드 패드와 일체로 연결된 기판(10) 하면의 금속 패드(14)에는 솔더 볼(22)이 솔더링되는 구조를 갖는다.

반면, 도 2에 제시된 CSP는 플립 칩 본딩 공정을 적용하여 제조한 패키지로서, PCB 기판(30) 상의 랜드 패드(미 도시)과 반도체 칩 상면의 본딩 패드(미 도시)가 솔더 범프(24)에 의해 접속되도록 반도체 칩(36)이 상기 기판(30) 상에 탑재되고, 상기 반도체 칩(36)은 에폭시 수지(38)에 의해 실링되고, 기판(30) 하면의 금속 패드(32)에는 솔더 볼(22)이 솔더링되는 구조를 갖는다.

그러나, 상기 구조를 갖는 CSP는 패키지 제조시, 각종 기판(예컨대, PCB나 세라믹 등)을 이용하기 때문에 공정이 복잡해지고 원부자재의 가격이 높아지는 단점을 가질 뿐 아니라 공정이 추가됨에 따라 전용 설비가 필요하게 되고 자동화하기 어려워 생산성이 떨어지는 단점이 있다. 또한, 기판을 사용하므로 패키지의 경박단소화 특히, 박형화에 한계가 따르게 된다.

이러한 단점을 보완하기 위하여, 최근에는 간단한 공정으로 저가의 CSP를 구현하는 기술로서, 기판을 사용하지 않고 일반적인 플라스틱 패키지 제조 공정을 이용하여 플라스틱 패키지 형태로 CSP를 제조하는 기술이 제시되고 있으나, 이 경우 플라스틱 패키지 제조 공정외에 다른 공정이 많이 추가되기 때문에 실용화가 어려운 상태이다.

예를 들어, 미쓰비시(Mitsubushi)사에서 제시한 CSP의 경우는 구조는 간단하지만 칩 상의 본딩 패드에 내부 리드를 전기적으로 연결해 주기 위하여 추가로 전극을 형성해 주어야 하는 공정이 필요하게 되고, 칩 상면의 본딩 패드 피치(pitch)와 패키지 실장부의 전극 피치와 같아야 하므로 칩 상의 본딩 패드 피치가 표면 실장 가능한 피치 이내로 제한되는 단점을 가지게 된다.

반면, 후찌스(Fujitsu)사에서 제시한 CSP의 경우는 일반적인 플라스틱 패키지 조립 공정을 이용하기는 하지만 케미컬(chemical)에 의한 식각(etching) 공정의 추가로 공정이 복잡해지고 공정 제어(control)가 어려워질 뿐만 아니라 가격의 상승이 초래되는 등의 단점이 발생하게 된다.

이에 본 발명은 상기와 같은 단점을 개선하기 위하여 창안된 것으로, 터미널 패드 및 절연성 접착물이 형성되어 있는 기판에 일반적인 패키지 어셈블리 공정을 적용하여 반도체 칩을 실장한 뒤, 에폭시 수지로 몰딩 공정을 실시하여, 상기 반도체 칩으로부터 상기 기판을 분리시켜 주는 방식으로 CSP를 제조하므로써, 패키지의 박형화와 저가의 패키지 구현이 가능하도록 한 CSP 및 그 제조방법을 제공함에 목적이 있다.

도 1 및 도 2는 종래의 칩 스케일 패키지 구조를 도시한 단면도,

도 3a 및 도 3b는 본 발명의 제 1 실시예에 의한 CSP 제조방법을 도시한 공정 수순도,

도 4a 및 도 4b는 본 발명의 제 2 실시예에 의한 CSP 제조방법을 도시한 공정수순도.

상기 목적을 달성하기 위하여 본 발명에서는, 반도체 칩과, 상기 반도체 칩과 소정 간격 이격된 위치에 배치되며, 금속 와이어를 이용하여 상기 반도체 칩 상면의 각 본딩 패드와 대응하도록 연결된 터미널 패드 및, 상기 반도체 칩 하면과 터미널 패드의 하측부가 노출되도록, 상기 각부를 봉지한 에폭시 수지로 이루어진 CSP가 제공된다.

상기 구조를 갖는 CSP는, 기판 표면에 서로 소정 간격 이격되도록 터미널 패드를 형성하는 공정과, 상기 터미널 패드가 형성되지 않은 부분의 기판 표면에 절연성 접착제를 코팅하는 공정과, 상기 터미널 패드 사이의 절연성 접착제가 코팅되어져 있는 기판 상에 반도체 칩을 실온에서 탑재하는 공정과, 금속 와이어를 이용하여 상기 반도체 칩 상면의 각 본딩 패드와 상기 터미널 패드를 와이어 본딩하는 공정과, 상기 반도체 칩 하면과 터미널 패드의 하측부가 노출되도록, 상기 각부를 에폭시 수지로 봉지하는 공정과, 고온 경화를 실시하는 공정 및, 상기 반도체 칩 및 터미널 패드가 봉지된 상기 에폭시 수지로부터 절연성 접착제가 코팅된 상기 기판을 분리시키는 공정으로 이루어진 CSP 제조방법이 제공된다.

본 발명의 경우, 상기 터미널 패드는 역 T 형상이나 사각 형상을 가지도록 제작되며, 접합 신뢰성을 높여 주기 위하여 표면이 노출된 터미널 패드의 하측부에 솔더 볼이 더 부착되도록 CSP를 제작할 수도 있고, 상기 반도체 칩을 외부로부터 보호하기 위하여 상기 칩의 하면을 에폭시 수지로 봉지해 줄 수도 있다.

상기와 같이 공정을 진행할 경우, 절연성 접착제가 코팅된 기판이 에폭시 수지로부터 분리되므로, CSP 구조의 박형화를 이룰 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

본 발명은 실온에서는 에폭시 수지와의 접척성이 유지되지만 고온에서는 그 접착성이 급격히 저하되는 특성을 갖는 절연성 접착제를, 터미널 패드가 형성되지 않은 부분의 상기 기판 표면에 코팅하여, 일반적인 패키지 어셈블리 공정으로 반도체 칩을 실장한 이후, 고온 경화 공정을 실시하여 상기 반도체 칩으로부터 상기 기판을 분리시켜 주는 방식으로 CSP를 제조하므로써 패키지의 박형화를 실현하고자 하는 기술로서, 이를 도 3a 및 도 3b, 그리고 도 4a 및 도 4b를 참조하여 구체적으로 살펴보면 다음과 같다.

여기서, 도 3a 및 도 3b는 본 발명의 제 1 실시예에 의한 CSP 제조방법을 도시한 공정수순도를 나타내고, 도 4a 및 도 4b는 본 발명의 제 2 실시예에 의한 CSP의 제조방법을 나타낸 공정수순도를 나타낸 것으로, 상기 실시예에서 제시된 CSP는 터미널 패드의 형상을 제외하고는 동일한 구조를 가짐을 알 수 있다.

도 3b 및 도 4b에 제시된 단면도를 참조하면, 본 발명에서 제시된 CSP는 크게, 반도체 칩(106)과 소정 간격 이격된 위치에 역 T 형상이나 또는 사각 형상을 갖는 터미널 패드(104a),(104b)가 배치되고, 상기 반도체 칩 상면의 각 본딩 패드(미 도시)와 상기 터미널 패드(104a),(104b)는 금속 와이어(108)에 의해 전기적으로 연결되며, 상기 반도체 칩(106)의 하면과 상기 터미널 패드(104a),(104b)의 하측부가 노출되도록, 상기 각부는 에폭시 수지(110)에 의해 봉지되는 구조로 이루어져 있음을 알 수 있다.

이때, 상기 CSP는 접합 신뢰성을 높여 주기 위하여 표면이 노출된 터미널 패드(104a),(104b)의 하측부에 솔더 볼이 더 부착되는 구조를 가지도록 제작할 수도 있고, 상기 반도체 칩(106)을 외부로부터 보호하기 위하여 표면이 노출된 상기 칩(106) 하면에 에폭시 수지(110)가 더 봉지되는 구조를 가지도록 제작해 줄 수도 있다.

따라서, 상기 CSP는 다음의 6 단계 공정을 거쳐 제조된다.

제 1 단계로서, 기판(100) 상에 소정 두께의 도전성 금속층을 형성한 뒤, 상기 기판(100) 표면이 소정 부분 노출되도록, 상기 도전성 금속층의 소정 부분을 식각처리하여 역 T 형상이나 또는 사각 형상을 갖는 터미널 패드(104a),(104b)를 서로 소정 간격 이격되도록 형성한다. 이때, 상기 기판(100)으로는 폴리머 필름(polymer film)이나 세라믹(ceramic) 또는 글래스(glass) 등이 사용되며, 상기 도전성 금속층으로는 Cu, Al 등이 사용된다. 여기서, 상기 터미널 패드(104a),(104b)의 형상을 도 3a 및 도 4a에 도시된 바와 같이 역 T 형상이나 사각 형상으로 형성시켜 준 것은, 이후 공정 진행시 에폭시 수지(110)로부터 상기 기판(100)을 용이하게 분리시켜 주기 위함이다.

제 2 단계로서, 상기 기판(100) 상의 표면 노출부에 실온에서는 에폭시 수지와의 접착성이 유지되지만 고온에서는 그 접착성이 급격히 저하되는 특성을 갖는 절연성 접착제(102)를 코팅하고, 상기 터미널 패드(104a),(104b) 사이의 절연성 접착제(102)가 코팅된 기판(100) 상에 반도체 칩(106)을 실온에서 탑재시킨다. 이때, 상기 기판(100) 상에는 절연성 접착제(102) 성분이 남아 있으므로, 실온에서 반도체 칩(106)과의 접착이 가능하게 되는 것이다. .

제 3 단계로서, 와이어 본딩 공정을 이용하여 상기 반도체 칩(106) 상면에 형성된 각 본딩 패드와 상기 터미널 패드(104a),(104b)를 전기적으로 연결시켜 준다.

제 4 단계로서, 상기 반도체 칩(106)의 하면과 상기 터미널 패드(104a),(104b)의 하측부가 노출되도록, 소정 온도(예컨대, 175℃)에서 상기 각부(106),(108),(104a),(104b)를 에폭시 수지(110)를 이용하여 봉지한다.

제 5 단계로서, 봉지 공정이 완료된 패키지를 다시 고온에서 경화시켜, 에폭시 수지(110)와 기판(100) 간의 계면 접착력을 최소화시킨다.

제 6 단계로서, 디테치(detach) 설비를 이용하여 접착력이 거의 상실된 상기 기판(100)을, 반도체 칩(106)과 터미널 패드(104a),(104b)가 봉지된 상기 에폭시 수지(110)로부터 분리시켜 주므로써 본 공정을 완료한다. 그 결과, 상기 CSP 밑면에는 반도체 칩(106)의 하면과 터미널 패드(104a),(104b)의 하측부가 노출되게 된다.

이렇게 완성된 CSP는 패키지의 박형화(예컨대, 두께가 1.0mm이하)가 가능할 뿐 아니라 패키지 제조시, 기존의 패키징 공정을 그대로 사용할 수 있으므로 원가 절감 효과를 갖는다.

이때, 상기 CSP는 반도체 칩(106)의 열방출 효과를 높여 주기 위하여 상기 반도체 칩(106)의 하면이 외부에 그대로 노출되도록 하여 사용할 수도 있고, 반면 칩(106)의 하면을 에폭시 수지(110)로 포팅(potting)하여 터미널 패드(104a),(104b)의 하측부를 제외한 전체를 에폭시 수지(110)로 밀봉하여 상기 반도체 칩(106)을 외부로부터 보호해 주는 구조를 가지도록 제작할 수도 있다.

또한, 패키지 밑면에 노출된 터미널 패드(104a),(104b)의 하측부를 실장 작업시, 그대로 접합 리드로 사용할 수도 있고, 반면 접합 공정의 신뢰성을 높여 주기 위하여 상기 터미널 패드(104a),(104b)의 하측부에 솔더 볼(112)을 솔더링해주는 방식으로 CSP를 제작해 줄 수도 있다.

상술한 바와 같이 본 발명에 의하면, 실온에서는 에폭시 수지와의 접척성이 유지되지만 고온에서는 접착성이 급격히 저하되는 특성을 갖는 절연성 접착제가 코팅된 기판을 사용하여, 일반적인 패키지 어셈블리 공정으로 반도체 칩을 실장한 후, 고온 경화 공정을 실시하여 상기 반도체 칩으로부터 상기 기판을 분리시켜 주는 방식으로 CSP를 제조하므로써, 패키지의 박형화와 원가 절감화를 실현할 수 있게 된다.

Claims (11)

1. 반도체 칩과, 상기 반도체 칩과 소정 간격 이격된 위치에 배치되며, 금속 와이어를 이용하여 상기 반도체 칩 상면의 각 본딩 패드와 대응하도록 연결된 터미널 패드 및, 상기 반도체 칩 하면과 터미널 패드의 하측부가 노출되도록, 상기 각부를 봉지한 에폭시 수지로 이루어진 것을 특징으로 하는 칩 스케일 패키지.
2. 제 1항에 있어서, 상기 터미널 패드는 Cu, Al중 선택된 어느 하나로 이루어진 것을 특징으로 하는 칩 스케일 패키지.
3. 제 1항에 있어서, 상기 터미널 패드는 역 T 형상이나 삭각 형상을 갖는 것을 특징으로 하는 칩 스케일 패키지.
4. 제 1 항에 있어서, 상기 반도체 칩 하면에는 에폭시 수지가 더 포팅된 것을 특징으로 하는 칩 스케일 패키지.
5. 제 1항에 있어서, 상기 터미널 패드의 하측부에는 솔더 볼이 더 부착된 것을 특징으로 하는 칩 스케일 패키지.
6. 기판 표면에 서로 소정 간격 이격되도록 터미널 패드를 형성하는 공정과, 상기 터미널 패드가 형성되지 않은 부분의 기판 표면에 절연성 접착제를 코팅하는 공정과, 상기 터미널 패드 사이의 절연성 접착제가 코팅된 기판 상에 반도체 칩을 실온에서 탑재하는 공정과, 와이어 본딩 공정을 이용하여 상기 반도체 칩 상면의 각 본딩 패드와 상기 터미널 패드를 전기적으로 연결하는 공정과, 상기 반도체 칩 하면과 터미널 패드의 하측부가 노출되도록, 상기 각부를 에폭시 수지로 봉지하는 공정과, 고온 경화를 실시하는 공정 및, 상기 에폭시 수지 봉지부와 절연성 접착제가 코팅된 상기 기판을 분리시키는 공정으로 이루어진 것을 특징으로 하는 칩 스케일 패키지 제조방법.
7. 제 6항에 있어서, 상기 기판 표면에 서로 소정 간격 이격되도록 터미널 패드를 형성하는 공정은, 기판 상에 도전성 금속층을 형성하는 공정 및, 상기 도전성 금속층을 선택식각하여, 서로 소정 간격 이격되도록 터미널 패드를 형성하는 공정으로 이루어진 것을 특징으로 하는 칩 스케일 패키지 제조방법.
8. 제 6항에 있어서, 상기 터미널 패드는 Cu, Al중 선택된 어느 하나로 형성하는 것을 특징으로 하는 칩 스케일 패키지 제조방법.
9. 제 6항에 있어서, 상기 터미널 패드는 역 T 형상이나 사각 형상을 가지도록 형성하는 것을 특징으로 하는 칩 스케일 패키지 제조방법.
10. 제 6항에 있어서, 상기 에폭시 수지 봉지부와 절연성 접착제가 코팅된 상기 기판을 분리시키는 공정 진행후, 반도체 칩 하면에 에폭시 수지를 포팅하는 공정을 더 포함하는 것을 특징으로 하는 칩 스케일 패키지 제조방법.
11. 제 10항에 있어서, 상기 반도체 칩 하면에 에폭시 수지를 포팅하는 공정 진행 후, 터미널 패드의 하측부에 솔더 볼을 솔더링하는 공정을 더 포함하는 것을 특징으로 하는 칩 스케일 패키지 제조방법.