KR20010009995A - 요홈이 구비된 기판을 포함하는 반도체 패키지 - Google Patents

Abstract

본 발명은 기판을 포함하는 반도체 패키지(Semiconductor package)에 관한 것으로, 더욱 구체적으로는 반도체 칩이 실장되는 기판(Substrate)과 기판의 상면에서 반도체 칩을 포함하는 전기적 연결부분을 봉지하는 수지(Resin) 사이의 계면이 박리되는 것을 방지할 수 있는 기판을 포함하는 반도체 패키지에 관한 것이며, 이를 위하여 반도체 칩이 실장되는 기판의 상면에 소정의 형태를 갖는 요홈이 구비된 것을 특징으로 하는 반도체 패키지의 구조를 개시하고, 또한 요홈의 단면이 바닥보다 입구가 좁은 형태로 형성된 것을 특징으로 하는 구조를 개시하며, 이러한 구조를 통하여 기판 위로 수지가 봉지될 때 수지가 요홈에 채워짐으로써 수지와 기판 사이의 경계면에서 박리되는 것을 방지할 수 있으며, 이를 통하여 박리된 틈으로 수분이 흡수되어 반도체 패키지의 불량이 발생하는 것을 방지할 수 있다.

Description

요홈이 구비된 기판을 포함하는 반도체 패키지 { Semiconductor package comprising substrate with slit }

본 발명은 기판을 포함하는 반도체 패키지(Semiconductor package)에 관한 것으로, 더욱 구체적으로는 반도체 칩이 실장되는 기판(Substrate)과 기판의 상면에서 반도체 칩을 포함하는 전기적 연결부분을 봉지하는 수지(Resin) 사이의 계면이 박리되는 것을 방지할 수 있는 요홈(Slit)이 구비된 기판을 포함하는 반도체 패키지에 관한 것이다.

근래 전자기기의 소형화, 고성능화는 전자부품(Electric device)과 고집적회로(LSI ; Large Scale Integration) 등의 고기능화, 고실장 밀도화 등에 기인한 바가 크다.

최근에는 반도체 칩 수준에서 초고집적 설계로 대용량, 다기능화된 소자가 출현하고 있으나, 반도체 칩의 크기의 증가로 고밀도화의 한계를 나타내고 있으며, 새로운 공정기술의 도입 및 실용화에 있어서 어려움을 겪고 있다.

이는 기술적 어려움과 함께 공정비용의 증가에 따른 어려움으로 나타난다.

한편, 실장기술은 소형화·박형화된 반도체 패키지로 고밀도화·고속화 대응 가능한 멀티 칩 모듈(MCM ; Multi Chip Module) 등이 요구되고 있지만, 실제 실용화 관점에서는 산업용(産業用)으로 또는 민생용(民生用)으로 널리 사용되지 않고 있다.

이는 멀티 칩 모듈 등의 실장기술이 종래에 비하여 어렵고, 멀티 칩 모듈을 제조하기 위한 필수적 요소인 노운 굳 다이(KGD ; Known Good Die) 제조기술이 충분치 않기 때문이다.

이에, 실용화 관점에서 반도체 칩을 실장하는 공정에서 공정기술의 신뢰성이 충분히 확보되어 있고 제조비용이 최적화 된 제품을 활용하고자 한다.

도 1은 종래의 리드 프레임을 포함하는 반도체 패키지(100)의 단면도이며, 도 2는 종래의 기판을 포함하는 반도체 패키지(200)의 단면도이다. 도 1 및 도 2를 참고로 하여 이를 설명하면 다음과 같다.

도 1의 반도체 패키지(100)는 전형적인 플라스틱 반도체 패키지의 한 예이며, 그 구조를 살펴보면 본딩패드(12)를 갖는 반도체 칩(10)과, 반도체 칩(10)이 실장되고 외부 접속 단자로 사용되는 리드 프레임(20)과, 본딩패드(12)와 리드 프레임(20)을 전기적으로 연결하는 본딩 와이어(30) 및 리드 프레임(20)의 일부만이 노출되어 외부 접속 단자로 사용될 수 있도록 이들을 봉지하는 수지(40)를 포함한다.

이와는 달리, 도 2의 반도체 패키지(200)는 기판(120)을 포함하는 반도체 패키지이며, 그 구조를 살펴보면 본딩패드(112)를 갖는 반도체 칩(110)이 기판에 실장되고 반도체 칩의 본딩패드를 기판에 전기적으로 연결시키는 본딩 와이어(130)와, 기판의 하면에서 외부 접속 단자로 사용되는 솔더 볼들(150) 및 기판의 상면에서 반도체 칩(110)을 포함하는 전기적 연결부분을 봉지하는 수지(140)를 포함한다.

이와 같은 구조의 반도체 패키지는 도 1의 리드 프레임을 포함한 반도체 패키지에 비하여 본딩패드에서 반도체 패키지가 실장되는 마더보드(M/B ; Mother Board)까지의 신호 전달 길이가 짧기 때문에 전기적 특성이 유리하다.

하지만, 그에 반하여 도 1의 수지가 반도체 칩을 중심으로 일체형으로 형성된 데 비하여 도 2의 수지는 기판 위에 형성되기 때문에 기판과 수지 간에 계면이 형성되며, 이러한 계면에서 기판과 수지의 각 열팽창계수(CTE ; Coefficient Temperature Expansion) 등의 차이로 인한 박리가 발생할 수 있다.

즉, 도 2의 기판을 포함하는 반도체 패키지가 제조된 후 온도순환시험(T/C ; Temperature Cycle)등과 같은 신뢰성 시험을 거치는 과정에서 기판과 수지가 서로 다른 열팽창 비율로 팽창/수축되기 때문에 기판과 수지의 계면에서 서로 틈이 벌어져 분리될 수 있다.

이와 같이 기판과 수지 사이의 계면에서 박리됨에 따라 벌어진 틈 사이로 수분이 흡수될 수 있으며, 이는 결국 반도체 패키지의 불량으로 나타날 수 있다.

본 발명의 목적은 기판과 수지 사이의 계면에서 박리되는 것을 방지할 수 있는 기판을 포함하는 반도체 패키지를 제공하는 것이다.

도 1은 종래의 리드 프레임을 포함하는 반도체 패키지의 단면도,

도 2는 종래의 기판을 포함하는 반도체 패키지의 단면도,

도 3은 본 발명의 일 실시예에 따라 요홈이 구비된 기판을 포함하는 반도체 패키지의 단면도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

10, 110, 210 : 반도체 칩 12, 112, 212 : 본딩패드

20 : 리드 프레임 30, 130, 230 : 본딩 와이어

40, 140, 240 : 수지 100, 200 300 : 반도체 패키지

120, 220 : 기판 222 : 상면

224 : 하면 260 : 요홈(Slit)

이러한 목적을 달성하기 위하여 본 발명은 본딩패드들을 갖는 반도체 칩과; 본딩패드들과 대응되는 전극패드들과 반도체 칩이 실장되는 실장영역이 구비된 상면과, 상면의 전극패드들과 전기적으로 연결되는 볼 패드들이 형성된 하면을 갖는 기판과; 본딩패드와 전극패드를 각각 전기적으로 연결하는 본딩 와이어들과; 기판의 상면 위에서 반도체 칩과 본딩 와이어를 포함하는 전기적 연결부분을 봉지하는 수지; 및 볼 패드들 위로 형성되는 솔더 볼들;을 포함하는 반도체 패키지에 있어서, 기판의 상면에 소정의 형태로 요홈이 형성되어 있으며, 요홈에 수지가 채워짐으로써 수지와 기판 사이의 접착력이 증대되는 것을 특징으로 하는 요홈이 구비된 기판을 포함하는 반도체 패키지를 제공한다.

또한 본 발명에 따른 요홈이 구비된 기판을 포함하는 반도체 패키지는 요홈의 단면이 바닥보다 입구가 좁은 형태인 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 3은 본 발명의 일 실시예에 따른 요홈이 구비된 기판을 포함하는 반도체 패키지(300)를 도시한 단면도이며, 이를 참조하여 본 발명에 따른 구조를 설명하면 다음과 같다

본 발명에 따른 반도체 패키지(300)는 크게 반도체 칩(210)과 기판(220)과 본딩 와이어(230)와 수지(240) 및 솔더 볼들(250)을 포함하는 구조를 가지며, 특히 기판의 상면(222)에 소정의 형태로 요홈(260)이 형성된 것을 특징으로 한다.

좀 더 상세히 설명하면, 반도체 칩(210)에 형성된 본딩패드들(212)은 본딩 와이어(230)를 통해 기판 상면(222)의 전극패드(도시되지 않음)에 전기적으로 연결되고, 전극패드는 기판 하면(224)의 볼 패드들(도시되지 않음)에 각각 전기적으로 연결된다. 반도체 칩(210)이 실장되는 기판(220)은 인쇄회로기판(PCB ; Printed Circuit Board)과 같이 금속 배선이 기판의 상하면에 형성된 것이 바람직하다.

기판의 상면(222) 위에서 반도체 칩(210)과 본딩 와이어들(230)을 포함하는 전기적 연결부분이 에폭시 수지(Epoxy resin)와 같은 수지(240)로 봉지되며, 볼 패드들 위로 형성되는 솔더 볼들(250)을 포함한다.

이에 더하여 기판의 상면(222)에 소정의 형태로 요홈(260)이 형성된 것을 구조적 특징으로 한다. 이때 요홈(260)은 단면이 바닥보다 입구가 좁은 형태로 형성되는 것이 바람직하다.

이와 같은 구조를 통해 수지가 봉지될 때 수지(240)의 일부가 기판에 구비된 요홈(260)에 채워져 기판과 수지 사이의 결합력을 증대시킬 수 있다. 따라서, 반도체 패키지가 제조된 후 온도순환시험과 같은 신뢰성 시험을 거치더라도 수지와 기판 사이의 계면에서 박리되는 것을 방지할 수 있다.

특히, 요홈의 단면 형태가 바닥보다 입구가 좁게 형성된 항아리 형태인 것을 특징으로 하기 때문에 일단 수지가 봉지되면서 요홈을 채운 경우에는 그 결합되는 정도가 다른 형태의 요홈에 비하여 더욱 크게 나타날 수 있다.

즉, 요홈의 단면 형태가 입구보다 바닥이 좁게 형성된 경우에는, 요홈에 채워진 수지가 굳어진 후 수지와 요홈 사이의 계면에서 박리가 일어나 분리될 가능성이 있지만, 본 발명에 따른 요홈의 단면 형태에서는 설사 수지와 요홈 사이의 계면에서 박리가 일어나더라도 분리되지 않는 효과를 갖는다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 패키지는 반도체 칩이 실장되는 기판의 상면에 그 단면이 바닥보다 입구가 좁은 형태의 요홈이 구비된 것을 특징으로 하며, 이러한 요홈에 수지가 채워짐으로써 수지와 기판 사이의 결합력을 증대시킬 수 있는 것을 특징으로 한다.

본 발명에 따른 기판을 포함하는 반도체 패키지는 반도체 칩이 실장되는 기판의 상면에 수지가 채워질 수 있도록 요홈이 형성된 기판을 포함하는 것을 특징으로 하고, 또한 요홈의 단면 형태가 바닥보다 입구가 좁은 항아리 형태인 것을 구조적 특징으로 하며, 이러한 구조적 특징에 따라 반도체 칩이 실장된 기판 위로 수지가 봉지될 때 수지가 요홈에 채워짐으로써 기판과 수지 사이의 경계면에서 박리되는 것을 방지할 수 있으며, 이에 따라 기판과 수지의 경계면이 박리됨에 따른 반도체 패키지의 크랙 등과 같은 불량을 방지할 수 있다.

Claims (3)

1. 본딩패드들을 갖는 반도체 칩;

   상기 본딩패드들과 대응되는 전극패드들과 상기 반도체 칩이 실장되는 실장영역이 구비된 상면과, 상기 상면의 전극패드들과 전기적으로 연결되는 볼 패드들이 형성된 하면을 갖는 기판;

   상기 본딩패드와 전극패드를 각각 전기적으로 연결하는 본딩 와이어들;

   상기 기판의 상면 위에서 상기 반도체 칩과 상기 본딩 와이어를 포함하는 전기적 연결부분을 봉지하는 수지; 및

   상기 볼 패드들 위로 형성되는 솔더 볼들;

   을 포함하는 반도체 패키지에 있어서,

   상기 기판의 상면에 소정의 형태로 요홈이 형성되어 있으며, 상기 요홈에 상기 수지가 채워짐으로써 상기 수지와 상기 기판 사이의 접착력이 증대되는 것을 특징으로 하는 요홈이 구비된 기판을 포함하는 반도체 패키지.
2. 제 1 항에 있어서, 상기 요홈의 단면은 바닥보다 입구가 좁은 형태인 것을 특징으로 하는 요홈이 구비된 기판을 포함하는 반도체 패키지.
3. 제 1 항에 있어서, 상기 요홈은 상기 기판의 가장자리 부분을 따라 다수개 형성되는 것을 특징으로 하는 요홈이 구비된 기판을 포함하는 반도체 패키지.