KR20090118438A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20090118438A
KR20090118438A KR1020080044217A KR20080044217A KR20090118438A KR 20090118438 A KR20090118438 A KR 20090118438A KR 1020080044217 A KR1020080044217 A KR 1020080044217A KR 20080044217 A KR20080044217 A KR 20080044217A KR 20090118438 A KR20090118438 A KR 20090118438A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
solder paste
compound resin
molding compound
semiconductor
Prior art date
Application number
KR1020080044217A
Other languages
English (en)
Inventor
박성순
전익수
이도원
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080044217A priority Critical patent/KR20090118438A/ko
Publication of KR20090118438A publication Critical patent/KR20090118438A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 기판을 배제한 채, 몰딩 컴파운드 수지만을 반도체 칩에 대한 패키징 수단으로 사용하여 칩 스케일에 가까운 크기를 가지면서 간단한 구조로 제조되는 반도체 패키지 및 그 제조 방법에 관한 것이다.
이를 위해, 본 발명은 반도체 칩과; 상기 반도체 칩의 전면을 감싸며 봉지되는 몰딩 컴파운드 수지와; 상기 반도체 칩의 본딩패드들과 일치되는 상기 몰딩 컴파운드 수지의 각 위치에 관통 형성된 단자 연결홀과; 상기 반도체 칩의 본딩패드와 전기적으로 접속되도록 상기 단자 연결홀내에 충진되는 전도성 솔더 페이스트; 로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
반도체 패키지, 몰딩 컴파운드 수지, 솔더 페이스트, 기판, 단자 연결홀

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 기판을 배제한 채, 몰딩 컴파운드 수지만을 반도체 칩에 대한 패키징 수단으로 사용하여 칩 스케일에 가까운 크기를 가지면서 간단한 구조로 제조되는 반도체 패키지 및 그 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등의 기판을 이용하여 다양한 구조로 제조되고 있다.
반도체 패키지중, 첨부한 도 3에 도시된 리드프레임을 이용한 반도체 패키지는 ⅰ)반도체 칩(10)을 리드프레임의 칩탑재판(30)에 부착하는 칩 부착 공정과, ⅱ)반도체 칩(10)의 각 본딩패드(입출력 패드)와, 리드프레임의 내부리드(32)간을 전기적 신호 교환 가능하게 연결시키는 와이어(34) 본딩 공정과, ⅲ)반도체 칩(10), 와이어(34), 내부리드(32) 등을 외부로부터 보호하기 위하여 몰딩 컴파운 드 수지(12)로 봉지하는 몰딩 공정과, ⅳ)리드프레임의 외부리드(36)에 대한 트리밍 및 포밍 공정 등의 순서로 제조된다.
최근에는 각종 전자기기의 소형화 추세에 따라, 반도체 칩의 고집적화 및 이를 패키징한 반도체 패키지의 크기도 크게 축소되고 있고, 특히 최소한의 재료를 이용하여 최대의 효과를 낼 수 있는 반도체 패키지에 대한 개발이 지속적으로 이루어지고 있다.
특히, 반도체 패키지를 제조함에 있어서, 기판의 비용은 칩 비용 대비 상당한 수준을 차지하기 때문에, 비용은 절감하면서도 패키지 성능은 극대화시킬 수 있는 구조의 반도체 패키지가 요구되고 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 패키지를 제조함에 있어서 기판을 사용하지 않고, 반도체 칩을 몰딩 컴파운드 수지만으로 봉지하되, 반도체 칩의 입출력 신호를 위한 입출력 단자를 몰딩 컴파운드 수지에 직접 형성시킨 구조로 제조하여, 열방출 성능이 우수하여 패키지 성능을 극대화시킬 수 있고, 그 구조가 간단하여 제조 비용을 절감할 수 있는 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 반도체 칩과; 상기 반도체 칩의 일면을 제외한 전체 표면을 감싸며 봉지되는 몰딩 컴파운드 수지와; 상기 반도체 칩의 본딩패드들과 일치되는 상기 몰딩 컴파운드 수지의 각 위치에 관통 형성된 단자 연결홀과; 상기 반도체 칩의 본딩패드와 전기적으로 접속되도록 상기 단자 연결홀내에 충진되는 전도성 솔더 페이스트; 로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
바람직하게는, 상기 전도성 솔더 페이스트의 외표면에 최종 입출력단자가 되는 솔더볼이 별도로 융착되는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명은: 반도체 칩의 제공 단계와; 상기 반도체 칩의 본딩패드가 없는 일면에 테이프를 부착하는 단계와; 상기 테이프가 부착된 반도체 칩을 핀이 형성된 몰딩금형의 캐비티내에 안착시키는 단계와; 상기 몰딩금형의 캐비티내로 몰딩 컴파운드 수지를 주입함으로써, 상기 핀과 접촉하는 반도체 칩의 본딩패드와 테이프로 부착된 면을 제외하고, 나머지 반도체 칩의 표면이 몰딩 컴파운드 수지로 감싸여지는 몰딩 단계와; 상기 핀에 의하여 몰딩 컴파운드 수지에 관통 형성된 단자 연결홀내에 전도성 솔더 페이스트를 충진함과 함께 리플로우시키는 단계와; 상기 반도체 칩의 일면에 부착된 테이프를 분리하는 단계; 로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
바람직하게는, 상기 반도체 칩의 본딩패드와 전기적으로 접속된 상기 솔더 페이스트의 외표면에 솔더볼을 융착하는 단계가 더 진행되는 것을 특징으로 한다.
또한, 상기 단자 연결홀내에 충진되는 전도성 솔더 페이스트는 프린팅 방식 으로 충진되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
1) 기판을 사용하지 않고, 몰딩 컴파운드 수지만을 사용하여 패키지를 제조함에 따라, 제조 비용 및 공정수를 크게 절감할 수 있다.
2) 반도체 칩의 일면이 외부(본딩패드가 없는 면)로 노출되는 구조로 제조되어, 반도체 칩에서 발생되는 열방출 효과를 극대화시킬 수 있다.
3) 기판을 사용하지 않음에 따라, 그 구조가 간단하여 제조 원가가 절감될 수 있고, 그에 따라 유리한 가격 경쟁력을 확보할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도이다.
본 발명은 기판을 사용하지 않고도 반도체 패키지를 간단한 구조로 제조할 수 있는 점에 주안점이 있고, 또한 최종 제조된 패키지의 크기가 경박단소화를 실현하는 크기로 제공될 수 있으며, 반도체 칩의 일면이 외부로 노출되어 열방출 효과를 크게 얻을 수 있는 점에 또 다른 주안점이 있다.
이를 위해, 웨이퍼 상태에서 개개의 단위로 소잉된 반도체 칩(10)이 몰딩 컴파운드 수지(12)로 감싸여지되, 반도체 칩(10)의 본딩패드가 없는 면을 제외한 전체 표면이 몰딩 컴파운드 수지(12)로 봉지된다.
이때, 상기 반도체 칩(10)의 전기적 신호가 외부로 입출력될 수 있도록 반도체 칩(10)의 본딩패드(14)들이 외부로 노출되어야 하는 바, 이에 상기 몰딩 컴파운드 수지(12)에 단자 연결홀(16)을 관통 형성하여, 반도체 칩(10)의 각 본딩패드(14)가 단자 연결홀(16)을 통해 외부로 노출되도록 한다.
특히, 상기 반도체 칩(10)의 본딩패드(14)와 전기적으로 접속되는 전도성 소재인 전도성 솔더 페이스트(18)가 상기 단자 연결홀(16)에 충진된다.
이때, 상기 전도성 솔더 페이스트(18)의 하단부를 상기 단자 연결홀(16)의 하단으로 돌출되는 돌기식의 입출력 단자로 형성하여, 이 돌기식의 입출력 단자를 전자기기의 마더보드(미도시됨)에 직접 실장시키게 된다.
선택적으로, 상기 전도성 솔더 페이스트(18)의 외표면에 최종 입출력단자가 되는 솔더볼(20)을 별도로 융착하여, 마더보드(미도시됨) 등에 용이하게 실장할 수도 있다.
여기서, 상기한 구조를 갖는 본 발명의 반도체 패키지에 대한 제조 방법을 보다 상세하게 설명하면 다음과 같다.
첨부한 도 2는 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 나타내는 단면도이다.
웨이퍼 상태에서 개개의 단위로 소잉된 반도체 칩(10)을 구비하여, 그 일면 즉, 본딩패드가 없는 면에 테이프(22)를 부착시킨다.
다음으로, 테이프가 부착된 반도체 칩(10)을 몰딩금형의 하형(24)에 안착시킨다.
즉, 반도체 칩(10)에 부착된 테이프(22)가 하형(24)에 밀착되게 안착시키며, 이때 몰딩금형의 상형(26)의 소정 위치 즉, 상기 반도체 칩(10)의 본딩패드(14)와 일치되는 위치에 복수개의 핀(28)이 돌출 형성되며, 이 핀(28)의 끝단은 상기 반도체 칩(10)의 각 본딩패드(14)에 밀착되는 상태가 된다.
이어서, 상기 몰딩금형의 상형(26)에 형성된 캐비티내로 몰딩 컴파운드 수지(12)를 주입함으로써, 상기 핀(28)과 접촉하는 반도체 칩(10)의 본딩패드(14)를 제외하고, 또한 반도체 칩(10)의 테이프(22)가 부착된 면을 제외하고, 나머지 반도체 칩(10)의 표면이 몰딩 컴파운드 수지(12)로 감싸여지며 몰딩되어진다.
다음으로, 몰딩 공정을 마친 반도체 칩(10)을 탈형시킨 후, 상기 핀(28)에 의하여 몰딩 컴파운드 수지(12)에 관통 형성된 단자 연결홀(16)내에 전도성 솔더 페이스트(18)를 충진함과 함께 리플로우시킨다.
이때, 상기 단자 연결홀(16)내에 충진되는 전도성 솔더 페이스트(18)는 프린팅 방식으로 충진되며, 전도성 솔더 페이스트(18)를 충진시킬 수 있는 어떠한 방식도 사용 가능함은 물론이다.
다음으로, 상기 반도체 칩(10)의 일면에 부착된 테이프(22)를 분리함으로써, 본 발명의 반도체 패키지(100)가 완성된다.
한편, 상기와 같이 제조된 반도체 패키지(100)를 마더보드에 용이하게 실장 시킬 때, 상기 전도성 솔더 페이스트의 하단을 마더보드에 직접 연결시킬 수 있고, 또는 상기 반도체 칩(10)의 본딩패드(14)와 전기적으로 접속된 전도성 솔더 페이스트(18)의 외표면에 솔더볼(20)이 융착되는 단계가 더 진행될 수 있다.
이와 같이, 본 발명의 반도체 패키지는 기판을 사용하지 않고, 몰딩 컴파운드 수지만을 사용하여 패키지를 제조함에 따라, 제조 비용 및 공정수를 크게 절감할 수 있고, 또한 기판을 사용하지 않음에 따라 그 구조가 간단하여 제조 원가가 절감될 수 있고, 그에 따라 유리한 가격 경쟁력을 확보할 수 있으며, 특히 반도체 칩의 일면이 외부(본딩패드가 없는 면)로 노출되는 구조로 제조되어, 반도체 칩에서 발생되는 열방출 효과를 극대화시킬 수 있다.
도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 나타내는 단면도,
도 3은 종래의 리드프레임 패키지를 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 칩 12 : 몰딩 컴파운드 수지
14 ; 본딩패드 16 : 단자 연결홀
18 : 전도성 솔더 페이스트 20 : 솔더볼
22 : 테이프 24 : 하형
26 : 상형 28 : 핀
100 : 반도체 패키지

Claims (5)

  1. 반도체 칩과;
    상기 반도체 칩의 일면을 제외한 전체 표면을 감싸며 봉지되는 몰딩 컴파운드 수지와;
    상기 반도체 칩의 본딩패드들과 일치되는 상기 몰딩 컴파운드 수지의 각 위치에 관통 형성된 단자 연결홀과;
    상기 반도체 칩의 본딩패드와 전기적으로 접속되도록 상기 단자 연결홀내에 충진되는 전도성 솔더 페이스트;
    로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서, 상기 전도성 솔더 페이스트의 외표면에 최종 입출력단자가 되는 솔더볼이 별도로 융착되는 것을 특징으로 하는 반도체 패키지.
  3. 반도체 칩의 제공 단계와;
    상기 반도체 칩의 본딩패드가 없는 일면에 테이프를 부착하는 단계와;
    상기 테이프가 부착된 반도체 칩을 핀이 형성된 몰딩금형의 캐비티내에 안착시키는 단계와;
    상기 몰딩금형의 캐비티내로 몰딩 컴파운드 수지를 주입함으로써, 상기 핀과 접촉하는 반도체 칩의 본딩패드와 테이프로 부착된 면을 제외하고, 나머지 반도체 칩의 표면이 몰딩 컴파운드 수지로 감싸여지는 몰딩 단계와;
    상기 핀에 의하여 몰딩 컴파운드 수지에 관통 형성된 단자 연결홀내에 전도성 솔더 페이스트를 충진함과 함께 리플로우시키는 단계와;
    상기 반도체 칩의 일면에 부착된 테이프를 분리하는 단계;
    로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 청구항 3에 있어서, 상기 반도체 칩의 본딩패드와 전기적으로 접속된 상기 솔더 페이스트의 외표면에 솔더볼을 융착하는 단계가 더 진행되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  5. 청구항 3에 있어서, 상기 단자 연결홀내에 충진되는 전도성 솔더 페이스트는 프린팅 방식으로 충진되는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020080044217A 2008-05-14 2008-05-14 반도체 패키지 및 그 제조 방법 KR20090118438A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080044217A KR20090118438A (ko) 2008-05-14 2008-05-14 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080044217A KR20090118438A (ko) 2008-05-14 2008-05-14 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090118438A true KR20090118438A (ko) 2009-11-18

Family

ID=41602395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080044217A KR20090118438A (ko) 2008-05-14 2008-05-14 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20090118438A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890294B2 (en) 2012-06-07 2014-11-18 Samsung Electronics Co., Ltd. Stack semiconductor package and manufacturing the same
GB2579269A (en) * 2018-11-18 2020-06-17 Lenovo Singapore Pte Ltd Method of manufacturing electronic board and mounting sheet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890294B2 (en) 2012-06-07 2014-11-18 Samsung Electronics Co., Ltd. Stack semiconductor package and manufacturing the same
GB2579269A (en) * 2018-11-18 2020-06-17 Lenovo Singapore Pte Ltd Method of manufacturing electronic board and mounting sheet

Similar Documents

Publication Publication Date Title
US7714453B2 (en) Interconnect structure and formation for package stacking of molded plastic area array package
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
KR101746731B1 (ko) 재배치된 집적회로 패키지 스태킹 시스템 및 그 제조 방법
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US7911068B2 (en) Component and method for producing a component
US9196470B1 (en) Molded leadframe substrate semiconductor package
KR101374145B1 (ko) 반도체 패키지 및 그 제조 방법
US9147600B2 (en) Packages for multiple semiconductor chips
US7221041B2 (en) Multi-chips module package and manufacturing method thereof
US20040188818A1 (en) Multi-chips module package
US20120306064A1 (en) Chip package
KR100913171B1 (ko) 스택 패키지의 제조방법
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
US20020187591A1 (en) Packaging process for semiconductor package
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
US20120241954A1 (en) Unpackaged and packaged IC stacked in a system-in-package module
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지
KR100508261B1 (ko) 반도체 패키지 및 그 제조방법
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
KR100273269B1 (ko) 반도체 시오비 모듈 및 그 제조방법
KR100668817B1 (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application