JPH02119255A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02119255A
JPH02119255A JP63273757A JP27375788A JPH02119255A JP H02119255 A JPH02119255 A JP H02119255A JP 63273757 A JP63273757 A JP 63273757A JP 27375788 A JP27375788 A JP 27375788A JP H02119255 A JPH02119255 A JP H02119255A
Authority
JP
Japan
Prior art keywords
semiconductor element
island
semiconductor
frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63273757A
Other languages
English (en)
Inventor
Tatsuhiko Akiyama
龍彦 秋山
Katsunao Takehara
克尚 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63273757A priority Critical patent/JPH02119255A/ja
Publication of JPH02119255A publication Critical patent/JPH02119255A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、樹脂封止型半導体素子装置の構造、特に半
導体素子の保持構造に関する。
〔従来の技術〕
第３図は従来の半導体装置を示す側面断面図、第４図は
第３図の半導体装置に用いられるリードフレームの平面
図を示す。
第３図において、１は集積回路等が形成された半導体素
子、３０は前記半導体素子１が搭載されるアイランド、
２はリードであり、インナーリード３とアウターリード
４から構成されている。そして、このインナーリード３
は半導体素子１上の電極８との間で金属細線５により電
気的接続がなされている。４は前記インナーリード３に
連なるアウターリードであり、半導体封止樹脂６より外
部に露出して外部機器との間で電気的コンタクトをとる
。
６は半導体封止樹脂であり、半導体素子１等を外部環境
から保護している。７は前記半導体素子１とアイランド
３０を固着する接着剤である。また第４図において、１
０はリードフレーム枠、３１は前記アイランド３０を固
定するための吊リードである。
次に上記半導体装置の製造法について簡潔に説明する。
まず、第４図に示したアイランド３０上に、半導体素子
１を接着剤７で固着す″る。その後半導体素子１上の電
極８とインナーリード３とを金属細線５により接続（ワ
イヤボンディング）する。
そして、上記半導体素子１、インナーリード３等を半導
体封止樹脂により封止した後、素子単位ごとに分割する
。そして最終成形することにより第３図の半導体装置が
得られる。
〔発明が解決しようとする課題〕
従来の半導体装置は以上のように構成されているので、
上記アイランド３０が半導体素子１の下にあり、アイラ
ンド３０の厚み分だけ樹脂封止型の半導体装置の総厚み
が厚くなる。また一般にリードフレーム材料と封止樹脂
材料との界面接着力は半導体素子と封止樹脂材料との界
面接着力よりも弱いので、内部あるいは外部から応力が
加わると、リードフレーム材料（特にアイランド２部分
）と封止樹脂６との接着界面からはく離が生じたり、あ
るいは封止樹脂部にクラックが生じたりして、信頼性面
での劣化を招く危険性があるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、樹脂封止型半導体装置の総厚みを小さくでき
るとともに、半導体素子下部の封止樹脂界面はく離ある
いは封止樹脂内部クラックの発生を防止できる半導体装
置を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、半導体素子と、この半導
体素子に接続されるリードフレームを備え、樹脂により
封止した樹脂封止型半導体装置において、前記半導体素
子の側面の一部または全部を、リードフレームの一部か
らなる素子支持用アイランドにより保持したことを特徴
とする。
〔作用〕
この発明における半導体装置は、半導体素子の側面がリ
ードフレームの一部である素子支持用アイランドにより
保持されているため、半導体素子を載置するアイランド
を必要とせずその分生導体装置全体の総厚みが低減され
る。
また、半導体素子は、素子支持用アイランドによりその
側面が保持されている部分を除いて封止用樹脂と接して
いるので界面接着力が高い。
〔実施例〕
第１図はこの発明の１実施例による半導体装置を示す側
面断面図、第２図は前記第１図の半導体装置に用いられ
るリードフレームの平面図を示す。
第１図において、１は集積回路等が形成された半導体素
子、２はリードであり、インナーリード３とアウターリ
ード４から構成されている。そして、このインナーリー
ド３は半導体素子１上の電極８と金属細線５により電気
的に接続されている。
また、アウターリード４は前記インナーリード３に連な
り、かつ半導体封止樹脂６より外部に露出して外部機器
との間で電気的コンタクトをとることとなる。６は半導
体封止樹脂であり、半導体素子１等を外部環境から保護
している。２０は前記半導体素子１の側面全周を支持す
る素子支持用アイランドである。
第２図において、ＩＯはリードフレーム枠、２１は前記
素子支持用アイランド２０を固定するための吊リードで
ある。
次に上記実施例の望ましい構成及び前記半導体素子１を
枠状の素子支持用アイランド２０内に固定する工程につ
いて詳しく説明する。
素子支持用アイランド２０の枠の一辺の内径をＩＡＩそ
れに挿入する半導体素子の一辺の長さをむ、とし、リー
ドフレーム材料の線膨張係数をα４、半導体素子のａｍ
張係数をα、とする、そして前記アイランド２０と半導
体素子１とをそれぞれ室温Ｔ６℃から温度Ｔ’Ｃまで昇
温しなとすると、１．４＋　　、　ｊｔｌのそれぞれの
温度による伸びεＡｔ　　”（Ｔは、ε、、　＝　（Ｔ
−ＴＫ　）　・ａ４　・ｌｔｕε（１）　＝　（Ｔ　　
Ｔｇ　）・α、・輸となる。
従って、室温Ｔ７℃においてｌ、、　＜７．、　、また
温度上昇後のＴ”Ｃにおいてｌ、、、　　（−ε、、＞
Ｉｒｒ　　＋ε６となるようにす、α７，１，１．ａｅ
、及びＴを適宜設定した後、Ｔ’Ｃにおいて半導体素子
１を素子支持用アイランド２０の枠内に挿入し、室温Ｔ
え℃まで下降させると熱収縮により半導体素子１は素子
支持用アイランド２０により機械的に保持される。
例えば、前記半導体素子１の主材料をシリコン（α６、
＝　４　Ｘ　１０−’／’Ｃ）とし、その−辺の長さを
ｌＯ■と設定する。またリードフレーム材料（素子支持
用アイランド２０の材料）を銅系（α＝　１７Ｘ　１０
−’／”Ｃ）で、素子支持用アイランド２０の枠の一辺
の内径を９．９７閣として、室温Ｔ３を２０℃、昇温後
の温度Ｔを４２０℃とすると、温度Ｔ’Ｃ（４２０℃）
において半導体素子１の一辺の長さが１０．０１６ｍ、
素子支持用アイランド２０の一辺の内径が１０．０３８
ｍとなり、上記要件を満足して最終的に半導体素子１は
素子支持用アイランド２０の枠内に圧入されることとな
る。
なお上記実施例において、温度変化により半導体素子１
を素子支持用アイランド２０の枠内に圧入したものを示
したが、接着剤等により固着支持してもよい。
また、上記実施例において、素子支持用アイランド２０
は半導体素子１をその側面全周にわたって支持する構造
のものを示したが、半導体素子１の側面の一部を支持す
る構造のものでよい。
〔発明の効果〕
以上のように、この発明によれば、樹脂封止型半導体装
置において、半導体素子の側面を素子支持用アイランド
により保持する構成としたので、前記半導体装置全体の
総厚みを薄くすることがで芝、また外部及び内部応力が
生じても、封止樹脂内部のはく離や封止樹脂内部のクラ
ック発生が防止でき、信頼性の高い半導体装置を得るこ
とができる。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置を示す側
面断面図、第２図は第１図の半導体装置に用いられるリ
ードフレームの平面図、第３図は従来の半導体装置を示
す側面断面図、第４図は第３図の半導体装置に用いられ
るリードフレームの平面図である。 図において、１は半導体素子、２はリード、３はインナ
ーリード、４はアウターリード、５は金属細線、６は半
導体封止樹脂、８は電極、２０は素子支持用アイランド
、２１は吊リードである。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子と、この半導体素子に接続されるリードフレ
    ームを備えた樹脂封止形半導体装置において、前記半導
    体素子の側面をリードフレームの一部である素子支持用
    アイランドにより保持したことを特徴とする半導体装置
    。
JP63273757A 1988-10-28 1988-10-28 半導体装置 Pending JPH02119255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63273757A JPH02119255A (ja) 1988-10-28 1988-10-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63273757A JPH02119255A (ja) 1988-10-28 1988-10-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH02119255A true JPH02119255A (ja) 1990-05-07

Family

ID=17532157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63273757A Pending JPH02119255A (ja) 1988-10-28 1988-10-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH02119255A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5635756A (en) * 1990-04-06 1997-06-03 Hitachi, Ltd. Semiconductor device, lead frame therefor and memory card to provide a thin structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635756A (en) * 1990-04-06 1997-06-03 Hitachi, Ltd. Semiconductor device, lead frame therefor and memory card to provide a thin structure
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface

Similar Documents

Publication Publication Date Title
JP3012816B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS6132535A (ja) センサの製造方法
JPS58207645A (ja) 半導体装置
JPH02119255A (ja) 半導体装置
JPS61102758A (ja) 樹脂封止型半導体装置
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
JP2954297B2 (ja) 樹脂封止型半導体装置
JPS61234161A (ja) 密着型イメ−ジセンサ
JPH0493052A (ja) 半導体集積回路装置
JPS60210845A (ja) 樹脂封止型半導体装置
JPH0332048A (ja) 半導体装置
JPH03116960A (ja) 半導体装置
JP2570428B2 (ja) 半導体装置
JPH05218271A (ja) Ｉｃパッケージ
JPS6221244A (ja) 半導体装置
JPH01319955A (ja) 半導体装置
JPH04251967A (ja) 樹脂封止型半導体装置
JPH0284760A (ja) 半導体装置用リードフレーム
JP2923043B2 (ja) 樹脂封止型半導体装置
JPS581551B2 (ja) 半導体圧力変換器
JPH02114552A (ja) 半導体装置
JPS6355945A (ja) 樹脂封止型半導体装置の製造方法
JPS62282453A (ja) 樹脂封止型半導体装置
JPH04277670A (ja) 半導体装置用リードフレーム
JPS61280639A (ja) 半導体装置