JPH02114552A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02114552A
JPH02114552A JP63267445A JP26744588A JPH02114552A JP H02114552 A JPH02114552 A JP H02114552A JP 63267445 A JP63267445 A JP 63267445A JP 26744588 A JP26744588 A JP 26744588A JP H02114552 A JPH02114552 A JP H02114552A
Authority
JP
Japan
Prior art keywords
chip
sealing resin
resin
sealed
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63267445A
Other languages
English (en)
Inventor
Yoshikazu Inoue
井上 佳和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63267445A priority Critical patent/JPH02114552A/ja
Publication of JPH02114552A publication Critical patent/JPH02114552A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体チップ、及び、リード、金属線などを
、樹脂封止した半導体装置に関するものである。
従来の技術 従来の半導体装置を製造する場合、半導体チップをリー
ド上に装置し、金属線を張った後、一種類の樹脂を用い
て封止し、半導体装置全体を形成していた。
従来の半導体装置の場合、一種類の樹脂で封止する為、
生産性は優れている反面、気密性や、金属部との密着性
、半導体チップとの密着性、及び半導体チップや封止樹
脂そのものにかかる応力など全ての要求を満足する事が
困難であった。
この問題を解決する為、従来では例えば、チップへの応
力を緩和するためチップ周囲表面へシリコンレジンを塗
布したり、全体への応力を緩和するため応力の小さい樹
脂で封止したり、個別の対応を行なっていた。
発明が解決しようとする課題 前記の様な構造では、樹脂界面が半導体チップや内部リ
ード、外気などと接している為、表面実装において熱ス
トレスを受けた際、それらの膨張係数の差によって、封
止樹脂のクラック、チップクラック、チップへの応力に
よる電気的特性の変動が起こるなどの問題を有していた
本発明は、これらの問題点を解決する事ができる半導体
装置を提供するものである。
課題を解決するための手段 本発明は、チップ及びその周辺部を応力の小さい第一の
封止樹脂で封止し、その表面を吸湿率の小さい第二の封
止樹脂で封止するものである。
作用 前記の構造にする事によって、低応力の第一の封止樹脂
でチップや金属線に対しての応力を緩和し、吸湿率の小
さい第二の封止樹脂で内部リードとの密着性、気密性を
向上させる事が可能である。
実施例 以下本発明の一実施例について、図面を参照して説明す
る。
第1図、第2図は本発明の一実施例の半導体装置の垂直
および水平の断面図である。図中、1は金属リード、2
はそのダイパッド部、3は半導体チップ、4はリード1
と半導体チップ3とを接続する金属線、5はダイパッド
部2、半導体チップ3、金属線4およびリード2のうち
半導体チップ3の周辺に位置する部分を封止する第一の
封止樹脂、6はその表面を封止する第二の封止樹脂であ
る。
ここで、外1りの第二の封止樹脂6として、リード1と
の密着性が良(、゛吸湿率が小さい樹脂を用い、内側の
第一の封止樹脂5として、半導体チップ3との密着性が
良(、応力の小さい樹脂を用いる事により、樹脂クラッ
ク、チップクラック。
チップへの応力による電気的特性の変動等を解決する事
ができる。
発明の詳細 な説明してきた様に、本発明での構造による半導体装置
を用いる事により、半導体装置にかかる外部からの応力
に対し、半導体チップ、金属線、及び、内部リードに加
わる応力を緩和する事ができチップクラック、パッケー
ジクラック、電気特性の変動などを防止する事ができる
【図面の簡単な説明】
第1図は、本発明の一実施例にかかる半導体装置の垂直
方向断面図、第2図はその水平方向の断面図である。 ■・・・・・・金属リード、2・・・・・・グイバット
、3・・・・・・半導体チップ、4・・・・・・金属線
、5・・・・・・第一の封止樹脂、6・・・・・・第二
の封止樹脂。 代理人の氏名 弁理士 粟野重孝 ほか1名/−−−i
シ艮リード 第1図 第 2 図

Claims (1)

    【特許請求の範囲】
  1. 半導体チップとその周辺に位置するリードと上記半導体
    チップとリードとを接続する金属線を応力の小さい第一
    の封止樹脂で封止し、その表面を吸湿率の小さい第二の
    封止樹脂で封止した事を特徴とする半導体装置。
JP63267445A 1988-10-24 1988-10-24 半導体装置 Pending JPH02114552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63267445A JPH02114552A (ja) 1988-10-24 1988-10-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63267445A JPH02114552A (ja) 1988-10-24 1988-10-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH02114552A true JPH02114552A (ja) 1990-04-26

Family

ID=17444944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63267445A Pending JPH02114552A (ja) 1988-10-24 1988-10-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH02114552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6390854B2 (en) 2000-07-13 2002-05-21 Denso Corporation Resin shield circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6390854B2 (en) 2000-07-13 2002-05-21 Denso Corporation Resin shield circuit device

Similar Documents

Publication Publication Date Title
JPH03136355A (ja) ヒートシンク付半導体装置
JPS598358Y2 (ja) 半導体素子パツケ−ジ
JPH02114552A (ja) 半導体装置
JPH03105950A (ja) 半導体集積回路のパッケージ
JPS61102758A (ja) 樹脂封止型半導体装置
JPH0382059A (ja) 樹脂封止型半導体装置
JPH0526760Y2 (ja)
JPH0318046A (ja) 半導体装置
JPH01257361A (ja) 樹脂封止型半導体装置
JPH04129253A (ja) 半導体パッケージ
JPH04277670A (ja) 半導体装置用リードフレーム
JPH0366150A (ja) 半導体集積回路装置
JPS63114242A (ja) 半導体装置
JPS6240750A (ja) 樹脂封止半導体装置
JPH0391256A (ja) 半導体装置
JPS6220352A (ja) 半導体装置
JPH05218271A (ja) Icパッケージ
JPH02114554A (ja) 半導体装置
JPH06140525A (ja) 半導体装置
JPH02181460A (ja) 半導体装置
JPS62296540A (ja) 樹脂封止型半導体装置
JPS6242440A (ja) 二重樹脂封止型パツケ−ジ及びその製造方法
JPH06349962A (ja) 半導体装置の製造方法
JPS61147536A (ja) 半導体装置
JPH0353554A (ja) リードフレーム