JPS6220352A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6220352A
JPS6220352A JP60159367A JP15936785A JPS6220352A JP S6220352 A JPS6220352 A JP S6220352A JP 60159367 A JP60159367 A JP 60159367A JP 15936785 A JP15936785 A JP 15936785A JP S6220352 A JPS6220352 A JP S6220352A
Authority
JP
Japan
Prior art keywords
passivation film
film
bonding pad
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60159367A
Other languages
English (en)
Inventor
Takayuki Uno
宇野　隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60159367A priority Critical patent/JPS6220352A/ja
Publication of JPS6220352A publication Critical patent/JPS6220352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特に樹脂制止型半導体装置
の構造に関する。
〔従来の技術〕
従来、半導体装置のパッケージング方式は、セラミヅク
ケース等を用いた気密封止方式とエポキシ樹脂成形材別
等ケ用いた樹脂刊ｄユ方式とに大別さ詐る。このうち樹
脂封止方式は安価で大量生産向きのため、現在の主流パ
ッケージング方式となっておりｓ’持にモールド樹脂刺
止方式が多用されている。
〔発明が解決しようとする問題点〕
上述した従来のモールド樹脂封止型半導体装置（以下モ
ールドＩ　Ｃと言う）　ｆｄエポキシ樹脂等の有機材料
を用いているために、透湿性がおること、密着性に乏し
いことなどの欠点があり、モールドＩＣを高温高湿雰囲
気にて保管又は動作させると、素子表面のＡｌ配線層に
腐食が発生することが知られている。
なかでも半導体素子と外部との電気的接続をとるための
電極部（以下ボンディング・パッドと言う）はＡｌ配線
層が露出しているため最も腐食を受は易い箇所である。
今後、半導体素子のパッシベーション膜がいかに改善さ
れようと、」二記ボンティング・パッド部は導通をとる
必要上開孔せねばならず、従ってＡＪ配線層が露出して
いるため、ボンディング・バット部のＡ／配線腐食不良
の問題は解決しがたい難問である。
〔問題点を解決するための手段〕
本発明の目的は上記問題点を解決し、耐湿性の良好な樹
脂封止型半導体装置を提供することにおる。
上記目的を達成するため本発明の要旨は、樹脂封止型半
導体装置の内部配線導体層（以下、金属配線層と言う）
と該金属配線層上に外部との電気的接続をとるための電
極の開孔部を設けたパッシベーション膜とを少なくとも
有する半導体素子において、該開孔部は格子状にパッシ
ベーション膜が残存していることを特徴とする。
〔実施例〕
次に、本発明について、図面を参照して説明する０ 第１図（ａｌ及び（ｂｌは本発明の一実施例を示す上面
図及び断面図である。また第２図（ａｌ及び（ｂ）は従
来例を示す上面図及び断面図である。
本発明における半導体装置のポンディングパッド部近傍
は第１図（ａｌ及び（ｂ）で示すように、シリコン基板
１上に二酸化シリコン等の絶縁層２を形成した後、トラ
ンジスタ、ダイオード等を形成するための拡散層（図示
していない）を形成し、その後アルミニウム（１）等の
金属薄膜を形成し、フォトエツチング法によ−り金属配
線層３を設け、また同じにボンディング・パッド４も形
成する。その後ＣＶＤ−８ｉ０ｚ膜、ＣＶＤ−ＰＳＧ膜
等のパッシベーション膜５を形成し、フォト・エツチン
グ法により格子状の開孔部６を設ける。
−刀、従来の半導体装置の開孔部は第２図（ａｌ、第２
図（ｂ）に示すように、格子状のパッシベーション膜は
ポンディングパッド１６０表面に残存することはない。
尚、第２図（ａ）　、　（ｂｌにおいて第１図（ａ）・
（ｂｌと同一の機能のところは同一の付号で示している
。
その後、金（Ａｕ）等のボンディング細線７にてボンデ
ィングし、外部との導通をはかり、モールド樹脂にて封
止され、外部リードの仕上げを行ないＩＣが完成する。
以上のような工程を経て製造されたモールドＩＣの最大
の欠点の１つとして耐湿性が悪いという点が挙げられる
が、特にモールド樹脂とリードフレーム、ボンディング
細線との界面より、水分や不純物が侵入し、半導体素子
のボンディング・パッド部が腐食管起こして、断線不良
に至るモードが多いことが知られている。
筆者等の調査によ扛ば、上述の現象はモールド樹脂が半
導体素子表面と均一に密着していないことが原因であり
、特にボンティング・パッドの金属層は素子の主表面で
あるパッシベーション膜と異なり、モールド樹脂との密
着性に乏しいためと判明した。
従って、本発明における一実施例のように、ポンディン
グパッド表面に格子状のパッシベーション膜を残存させ
ることにより、ポンディングパッドとモールド樹脂との
密着性が増し、耐湿性を大幅に同上させることができた
。
なお、類似の改善策として、開孔部の面積を小ざくして
、ボンディング後にパッド部の金属層を露出させない方
法も考えら庇るが、この場合はボンディングの位置ずれ
による接合強度の低下やパッシベーション膜にクラック
を生じる可能性もおり、効果としては不充分である。
逆に本発明にて、開孔部に格子状のパッシベーション膜
を残存させ、また金属層を露出させるのは、上記の問題
を回避するためでもあり、本発明の有効性を示すもので
あると言える。
〔発明の効果〕
以上説明したように、本発明の一実施例において示した
新規な樹脂封止型半導体装置では、モールドＩＣの最大
の弱点である耐湿性、特にボンディング・パッド部の腐
食による断線不良を、ボンディング・パッド部とモール
ド樹脂との密着性を高めることにより、大幅に減少させ
る効果がある。
【図面の簡単な説明】
第１図（ａ）ｔｉ本発明の樹脂封止型半導体装置のボン
ディング・パッド近傍の一実施例を示す上面図であり、
第１図ｆｂｌは第１図ｆａｌにおけるｌ−１’腺の断面
図である。ｉだ第２図（ａｌは従来例な示す」−面図で
あり、第２図（１））は第２図ｆａｌにおけるｍ　−ｍ
’線の断面図である〇 なお図において、 １・・・・・・シリコン基板、２・・・・・・絶縁層、
３・・・・・・金属配線層、４・・・・・・ボンティン
グ・ノ＜・ノド、５・・・・・パッシベーション膜、６
・・・・・・格子状の開孔部、１６・・・・・・従来の
開孔部、７・・・・・・ボンティング細線、ケ各々示す
。 ７一

Claims (1)

    【特許請求の範囲】
  1. 内部配線導体層と、該内部配線導体層上に、外部との電
    気的接続をとるための電極の開孔部を設けたパッシベー
    ション膜とを少なくとも有する半導体素子において、該
    開孔部は格子状にパッシベーション膜が残存しているこ
    とを特徴とする樹脂封止型半導体装置。
JP60159367A 1985-07-18 1985-07-18 半導体装置 Pending JPS6220352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60159367A JPS6220352A (ja) 1985-07-18 1985-07-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60159367A JPS6220352A (ja) 1985-07-18 1985-07-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS6220352A true JPS6220352A (ja) 1987-01-28

Family

ID=15692286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60159367A Pending JPS6220352A (ja) 1985-07-18 1985-07-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS6220352A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148647A (ja) * 1986-12-12 1988-06-21 Nec Corp 半導体装置
JPS63283042A (ja) * 1987-05-14 1988-11-18 Fuji Electric Co Ltd 半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148647A (ja) * 1986-12-12 1988-06-21 Nec Corp 半導体装置
JPH0546980B2 (ja) * 1986-12-12 1993-07-15 Nippon Electric Co
JPS63283042A (ja) * 1987-05-14 1988-11-18 Fuji Electric Co Ltd 半導体素子

Similar Documents

Publication Publication Date Title
US6211574B1 (en) Semiconductor package with wire protection and method therefor
US20050236702A1 (en) Semiconductor package for a large die
JPS6220352A (ja) 半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JPH04340751A (ja) 樹脂封止型半導体装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS60206153A (ja) 半導体装置
JPS62296541A (ja) 樹脂封止型半導体装置
JPS6112682Y2 (ja)
JPH0739237Y2 (ja) 半導体装置
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
JP3354716B2 (ja) 半導体集積回路装置の製造方法
JPH0240928A (ja) 樹脂封止型半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置
JPH02202042A (ja) 樹脂封止型半導体装置
JPH0521653A (ja) 樹脂封止型半導体装置
TW402795B (en) Semiconductor device capable of avoiding the offset of the wire and its manufacturing method
JPH11150208A (ja) 半導体素子の実装方法
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JPH067255U (ja) 樹脂封止型半導体装置
JPS6218054Y2 (ja)
JPS63175453A (ja) 樹脂封止型半導体装置
JPS6384054A (ja) 樹脂封止型半導体装置
JPH04359550A (ja) 半導体装置
KR19980025552A (ko) 저응력 반도체 칩 패키지