JPS60206153A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60206153A JPS60206153A JP6274584A JP6274584A JPS60206153A JP S60206153 A JPS60206153 A JP S60206153A JP 6274584 A JP6274584 A JP 6274584A JP 6274584 A JP6274584 A JP 6274584A JP S60206153 A JPS60206153 A JP S60206153A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- passivation film
- bonding
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に関し、特に樹脂封止型半導体装置
におけるパッシベーション膜のクラックや配線層のスラ
イドを防止するための構造に係る。
におけるパッシベーション膜のクラックや配線層のスラ
イドを防止するための構造に係る。
ＩＣやり、ＳＩ等の半導体装置のうち、樹脂封止型半導
体装置は樹脂モールド層を外囲器としたもので、第１図
に示す構造を有している。同図において、１は集積回路
が形成されている半導体チップで、ベッド部１１上にマ
ウン！・されている。ベッド部１１の周囲には、これに
離間してリード１２が配設され、該リード１２はボンデ
ィングワイヤ１３を介して半導体チップ１の表面に形成
された内部端子（ポンディングパッド）に接続されてい
る。そして、半、導体チップ１、ベッド部１１、ボンデ
ィングワイヤ１３及びリード１２のワウヤボンディング
部分を封止する樹脂モールド層１０が形成されている。
体装置は樹脂モールド層を外囲器としたもので、第１図
に示す構造を有している。同図において、１は集積回路
が形成されている半導体チップで、ベッド部１１上にマ
ウン！・されている。ベッド部１１の周囲には、これに
離間してリード１２が配設され、該リード１２はボンデ
ィングワイヤ１３を介して半導体チップ１の表面に形成
された内部端子（ポンディングパッド）に接続されてい
る。そして、半、導体チップ１、ベッド部１１、ボンデ
ィングワイヤ１３及びリード１２のワウヤボンディング
部分を封止する樹脂モールド層１０が形成されている。
上記の樹脂封止型外囲器にパッケージされた半導体チッ
プ１の構造を説明すれば、第２図（Ａ）〜（Ｃ）に示す
通りである。第２図（Ａ）は半導体チップ上の平面図で
、図示のように矩形の平面形状を有し、その周縁部にア
ルミニウムからなるポンディングパッド２・・・が形成
されている。これらのポンディングパッド２・・・で囲
まれた中央部は根面素子エリアで、トランジスタ等の回
路素子が形成されている。第２図（Ｂ）はポンディング
パッド部分の拡大断面図であり、第２図（Ｃ）は中央の
開面素子領域部分を拡大して示す断面図である。これら
の断面図に示すように、半導体チップ二はシリコン等の
半導体基板３と、該半導体基板３の表層に形成された回
路素子を構成する不純物領域４・・・と、半導体基板３
の表面を覆って形成されたシリコン酸化膜等の層間絶縁
膜５と、該層間絶縁１ｉｉ ５上に例えばアルミニウム
膜をパターニングして形成された前記ポンディングパッ
ド２及び配線乃至電極２′、２″・・・と、回路素子を
保護するためにチップ表面を覆って形成されたＰＳＧ（
燐硅酸ガラス）等のパッシベーションＷＡ６とからなっ
ている。
プ１の構造を説明すれば、第２図（Ａ）〜（Ｃ）に示す
通りである。第２図（Ａ）は半導体チップ上の平面図で
、図示のように矩形の平面形状を有し、その周縁部にア
ルミニウムからなるポンディングパッド２・・・が形成
されている。これらのポンディングパッド２・・・で囲
まれた中央部は根面素子エリアで、トランジスタ等の回
路素子が形成されている。第２図（Ｂ）はポンディング
パッド部分の拡大断面図であり、第２図（Ｃ）は中央の
開面素子領域部分を拡大して示す断面図である。これら
の断面図に示すように、半導体チップ二はシリコン等の
半導体基板３と、該半導体基板３の表層に形成された回
路素子を構成する不純物領域４・・・と、半導体基板３
の表面を覆って形成されたシリコン酸化膜等の層間絶縁
膜５と、該層間絶縁１ｉｉ ５上に例えばアルミニウム
膜をパターニングして形成された前記ポンディングパッ
ド２及び配線乃至電極２′、２″・・・と、回路素子を
保護するためにチップ表面を覆って形成されたＰＳＧ（
燐硅酸ガラス）等のパッシベーションＷＡ６とからなっ
ている。
ところで、上記第２図（Ａ）〜（Ｃ）の半導体チップ上
を第１図のような樹脂封止型外囲器にパッケージする組
立て工程は次のようにして行なわれる。即ち、まず半導
体チップ１をベッド部１１上にマウントしくダイボンデ
ィング）、該半導体チップ表面のポンディングパッド２
・・・をＡｌ。
を第１図のような樹脂封止型外囲器にパッケージする組
立て工程は次のようにして行なわれる。即ち、まず半導
体チップ１をベッド部１１上にマウントしくダイボンデ
ィング）、該半導体チップ表面のポンディングパッド２
・・・をＡｌ。
Ａｕ等のボンディングワイヤ１３を介してリード１２の
端部に接続（ワイヤボンディング工程）した後、半導体
チップ１およびワイヤボンディング部分をエポキシ樹脂
等の樹脂モールド層１０で封止（樹脂封止工程）し、更
にリード１２・・・を所定の方向に折曲げて第１図の最
終製品を得る。なお、この組立て工程は、通常、ベッド
部１１及び各リード１２・・・がフレーム状に一体に形
成されたリードフレームを用いて行なわれ、樹脂封止工
程までを終了した後、各リード１２・・・及びベッド部
１１フレーム外枠から切断分離する（リードフォーミン
グ工程）という方法が用いられる。
端部に接続（ワイヤボンディング工程）した後、半導体
チップ１およびワイヤボンディング部分をエポキシ樹脂
等の樹脂モールド層１０で封止（樹脂封止工程）し、更
にリード１２・・・を所定の方向に折曲げて第１図の最
終製品を得る。なお、この組立て工程は、通常、ベッド
部１１及び各リード１２・・・がフレーム状に一体に形
成されたリードフレームを用いて行なわれ、樹脂封止工
程までを終了した後、各リード１２・・・及びベッド部
１１フレーム外枠から切断分離する（リードフォーミン
グ工程）という方法が用いられる。
上記従来の樹脂封止型半導体装置には次のような問題が
あった。
あった。
即ち、樹脂モールド層１０には不可避的に永久歪みが含
まれており、熱サイクルテスト時等のように熱負荷が加
わるとこの永久歪みが解放されて樹脂モールド層１０が
収縮を起す。しかも、一般に樹脂モールド層１０はパッ
シベーション膜６との間の密着性が悪いため、第３図（
Ａ＞に矢印で示すように樹脂モールド層１０の収縮によ
って配線層２′による凸条部分に大きな応力が集中する
ことになる。その結果、この応力集中部分でパッシベー
ションＩＩ！６のクラックが発生したり、また第３図（
Ｂ）に示す配線層２″のように配線層がスライドされて
所謂オーブン不良やショート不良が生じるといった問題
があった。
まれており、熱サイクルテスト時等のように熱負荷が加
わるとこの永久歪みが解放されて樹脂モールド層１０が
収縮を起す。しかも、一般に樹脂モールド層１０はパッ
シベーション膜６との間の密着性が悪いため、第３図（
Ａ＞に矢印で示すように樹脂モールド層１０の収縮によ
って配線層２′による凸条部分に大きな応力が集中する
ことになる。その結果、この応力集中部分でパッシベー
ションＩＩ！６のクラックが発生したり、また第３図（
Ｂ）に示す配線層２″のように配線層がスライドされて
所謂オーブン不良やショート不良が生じるといった問題
があった。
上記樹脂モールド層１０による収縮応力は半導体チップ
の大きさに比例するため、半導体チップ１のサイズが小
さいときにはそれほど問題にはならなかったが、近年の
チップの大型化に伴って上述の問題を惹起するに至った
ものである。従って、例えばメモリーの大喜量化等、半
導体チップの更なる大型化が必至とされる今日、上記の
問題を改善して装置の高信頼性を確保することが強く要
望されている。
の大きさに比例するため、半導体チップ１のサイズが小
さいときにはそれほど問題にはならなかったが、近年の
チップの大型化に伴って上述の問題を惹起するに至った
ものである。従って、例えばメモリーの大喜量化等、半
導体チップの更なる大型化が必至とされる今日、上記の
問題を改善して装置の高信頼性を確保することが強く要
望されている。
本発明は上記事情に鑑みてなされたもので、樹脂モール
ド層とパッシベーション膜との密着性を高めることによ
って樹脂モールド層の収縮応力を顕著に低減し、以てパ
ッシベーション膜のクラックや配線層のスライドを防止
し得る構造を具備した信頼性の高い樹脂封止型半導体装
置を提供するものである。
ド層とパッシベーション膜との密着性を高めることによ
って樹脂モールド層の収縮応力を顕著に低減し、以てパ
ッシベーション膜のクラックや配線層のスライドを防止
し得る構造を具備した信頼性の高い樹脂封止型半導体装
置を提供するものである。
本発明は、回路素子が形成された半導体基板上に絶縁膜
を介して電極、配線およびポンディングパッドを形成し
、更にその上をパッシベーション膜で被覆することによ
り回路素子部分が保護されている半導体チップを樹脂封
止型の外囲器内にパッケージングした半導体装置におい
て、前記パッシベーション膜に前記ポンディングパッド
を露出するためのボンディング窓を開孔すると共に、ポ
ンディングパッドで囲まれたチップ中央部にも前記回路
素子に影響がない位置で前記パンシベーシヨン股に開孔
部を設け、該開孔部内に前記樹脂封止外囲器のモールド
樹脂層が侵入して形成したことを１寺徴とするものであ
る。
を介して電極、配線およびポンディングパッドを形成し
、更にその上をパッシベーション膜で被覆することによ
り回路素子部分が保護されている半導体チップを樹脂封
止型の外囲器内にパッケージングした半導体装置におい
て、前記パッシベーション膜に前記ポンディングパッド
を露出するためのボンディング窓を開孔すると共に、ポ
ンディングパッドで囲まれたチップ中央部にも前記回路
素子に影響がない位置で前記パンシベーシヨン股に開孔
部を設け、該開孔部内に前記樹脂封止外囲器のモールド
樹脂層が侵入して形成したことを１寺徴とするものであ
る。
上記本発明による半導体装置では、半導体チップの中央
部でパッシベーション膜に形成された開口部内に侵入し
て樹脂モールド層が形成されているため、樹脂モールド
層とパッシベーション膜との密着性が著しく向上されて
いる。従って、熱負荷により樹脂モールド層の永久歪み
が解放された場合にも、少なくともパッシベーション膜
との接触界面においては樹脂モールド層の収縮が抑制さ
れるから、凸条に突出した配線部分に加わる応力は顕著
に低減される。その結果、この収縮応力の集中によって
発生していたパッシベーションＰａ６のクラックや、配
線層のスライドによる問題を著しく改善することができ
る。
部でパッシベーション膜に形成された開口部内に侵入し
て樹脂モールド層が形成されているため、樹脂モールド
層とパッシベーション膜との密着性が著しく向上されて
いる。従って、熱負荷により樹脂モールド層の永久歪み
が解放された場合にも、少なくともパッシベーション膜
との接触界面においては樹脂モールド層の収縮が抑制さ
れるから、凸条に突出した配線部分に加わる応力は顕著
に低減される。その結果、この収縮応力の集中によって
発生していたパッシベーションＰａ６のクラックや、配
線層のスライドによる問題を著しく改善することができ
る。
以下、第４図（Ａ） （Ｂ）及び第５図を参照して本発
明の一実施例を説明する。
明の一実施例を説明する。
第４図（Ａ）は本発明の一実施例になる樹脂封止型半導
体装置において、樹脂封止外囲器にパッケージされる半
導体チップの平面図であり、第４図（Ｂ）はその要部を
示す断面図である。これらの図において、第２図（Ａ）
〜（Ｃ）と同一の部分には同一の参照番号を付しである
。即ち、１は半導体チップ、２はポンディングパッド、
２′。
体装置において、樹脂封止外囲器にパッケージされる半
導体チップの平面図であり、第４図（Ｂ）はその要部を
示す断面図である。これらの図において、第２図（Ａ）
〜（Ｃ）と同一の部分には同一の参照番号を付しである
。即ち、１は半導体チップ、２はポンディングパッド、
２′。
２″は配線層、３は半導体基板、５は層間絶縁膜、６は
パッシベーション膜である。また、図示は省略しである
が、第２図（Ｃ）の場合と同様、半導体基板３の表層に
は回路素子を構成する不純物領域５が形成されている。
パッシベーション膜である。また、図示は省略しである
が、第２図（Ｃ）の場合と同様、半導体基板３の表層に
は回路素子を構成する不純物領域５が形成されている。
そして、前記パッシベーション膜６にはポンディングパ
ッド２・・・を露出させるためのボンディング窓が開孔
されており、更に、この実価例では半導体チップ上の中
央部にもパッシベーション膜６に開孔部７・・・が形成
されている。これらの開口部は７五のような円形、７２
のような四角形、７３のような三角形、あるいは７４の
ようなスリット状等、どのような形状であってもよい。
ッド２・・・を露出させるためのボンディング窓が開孔
されており、更に、この実価例では半導体チップ上の中
央部にもパッシベーション膜６に開孔部７・・・が形成
されている。これらの開口部は７五のような円形、７２
のような四角形、７３のような三角形、あるいは７４の
ようなスリット状等、どのような形状であってもよい。
本実施例になる半導体装置は、上記第４図（Ａ）（Ｂ）
の半導体チップ１を＠１図に示したのと同じ樹脂封止型
外囲器にパッケージしたものである。
の半導体チップ１を＠１図に示したのと同じ樹脂封止型
外囲器にパッケージしたものである。
上記実施例の樹脂封止型半導体装置にあっては、第４図
に示すように、樹脂モールドＢ１０がパッシベーション
ｌｌ！！６に設けた開孔部７・・・内に侵入し、両者が
係合した状態で形成されている。従って、たとえ熱負荷
により樹脂モールド層１０の永久歪みが解放され、該樹
脂モールド層に収縮力が発生したとしても、パッシベー
ション膜６との接触界面近傍においては相互間の係合力
によって樹脂モールド層１０の収縮は顕著に抑制される
。これは樹脂モールド層１０とパッシベーション膜６と
の間の密着性が著しく向上されていることを意味する。
に示すように、樹脂モールドＢ１０がパッシベーション
ｌｌ！！６に設けた開孔部７・・・内に侵入し、両者が
係合した状態で形成されている。従って、たとえ熱負荷
により樹脂モールド層１０の永久歪みが解放され、該樹
脂モールド層に収縮力が発生したとしても、パッシベー
ション膜６との接触界面近傍においては相互間の係合力
によって樹脂モールド層１０の収縮は顕著に抑制される
。これは樹脂モールド層１０とパッシベーション膜６と
の間の密着性が著しく向上されていることを意味する。
その結果、配ｍ層２’、２″のような凸部に加わる応力
は顕著に軽減され、樹脂モールド層１０の収縮によって
生じるパッシベーション膜６のクランクや、配線層２’
、２″のスライドを防止して信頼性の向上を図ることが
できる。
は顕著に軽減され、樹脂モールド層１０の収縮によって
生じるパッシベーション膜６のクランクや、配線層２’
、２″のスライドを防止して信頼性の向上を図ることが
できる。
なお、上記実施例において、半導体チップ上の中央部で
パッシベーション膜６に設けた開孔部７・・・はボンデ
ィング窓を開孔するときに同詩に形成することができる
から、開孔部７・・・を形成するために半導体チップ上
を製造する際の工程が増加することはない。樹脂モール
ド層と半導体チップとの密着性を向上して本発明と同じ
目的を達成するために、半導体チップ表面にＪＣＲ等の
コーティングを施す方法が従来から行なわれてはいるが
、この従来の方法は前記のコーティングを施す分だけ半
導体チップの製造工程数が増大せざるを得す、この点で
本発明の構造による方が優れている。
パッシベーション膜６に設けた開孔部７・・・はボンデ
ィング窓を開孔するときに同詩に形成することができる
から、開孔部７・・・を形成するために半導体チップ上
を製造する際の工程が増加することはない。樹脂モール
ド層と半導体チップとの密着性を向上して本発明と同じ
目的を達成するために、半導体チップ表面にＪＣＲ等の
コーティングを施す方法が従来から行なわれてはいるが
、この従来の方法は前記のコーティングを施す分だけ半
導体チップの製造工程数が増大せざるを得す、この点で
本発明の構造による方が優れている。
以上詳述したように、本発明によれば樹脂モールド岡と
パッシベーション膜との密着性を高めることによって樹
脂モールド層の収縮応力を顕著に低減し、以てパッシベ
ーション膜のクラックや配線層のスライドを防止し得る
構造を具備した信頼性の高い樹脂封止型半導体装置を提
供できるものである。
パッシベーション膜との密着性を高めることによって樹
脂モールド層の収縮応力を顕著に低減し、以てパッシベ
ーション膜のクラックや配線層のスライドを防止し得る
構造を具備した信頼性の高い樹脂封止型半導体装置を提
供できるものである。
第１図は樹脂封止型半導体装置の一般的な構造を示す断
面図、第２図＜Ａ）〜（Ｃ）は従来の樹脂封止型半導体
装置における半導体チップの構造を示す説明図、第３図
（Ａ）および（Ｂ）は従来の樹脂封止型半導体装置にお
ける問題点を示す説明図、第４図（Ａ ） 畔→＝は本
発明の一実施例になる樹脂封止型半導体装置において、
樹脂封止外囲器にパッケージされる半導体チップを示す
平面図であり、同図（Ｂ）はその要部を示す断面図、第
５図は第４図（Ａ）（Ｂ）の半導体チップを樹脂封止型
外囲器にパッケージした本発明の一実施例になる樹脂封
止型半導体装置の要部を示す断面図である。 １・・・半導体チップ、２・・・ポンディングパッド、
３・・・半導体基板、４・・・不純物領域、５・・・層
間絶縁膜、６・・・パッシベーション膜、７．７１〜７
４・・・開孔部、１０１ｉ１脂モールド層、１１・・・
ベッド部、１２・・・リード、１３・・・ボンディング
ワイヤ。 出願人代理人 弁理士 鈴江武彦 第２図 ？ 第３図 ０ （Ｂ） 第４図 第５図 。
面図、第２図＜Ａ）〜（Ｃ）は従来の樹脂封止型半導体
装置における半導体チップの構造を示す説明図、第３図
（Ａ）および（Ｂ）は従来の樹脂封止型半導体装置にお
ける問題点を示す説明図、第４図（Ａ ） 畔→＝は本
発明の一実施例になる樹脂封止型半導体装置において、
樹脂封止外囲器にパッケージされる半導体チップを示す
平面図であり、同図（Ｂ）はその要部を示す断面図、第
５図は第４図（Ａ）（Ｂ）の半導体チップを樹脂封止型
外囲器にパッケージした本発明の一実施例になる樹脂封
止型半導体装置の要部を示す断面図である。 １・・・半導体チップ、２・・・ポンディングパッド、
３・・・半導体基板、４・・・不純物領域、５・・・層
間絶縁膜、６・・・パッシベーション膜、７．７１〜７
４・・・開孔部、１０１ｉ１脂モールド層、１１・・・
ベッド部、１２・・・リード、１３・・・ボンディング
ワイヤ。 出願人代理人 弁理士 鈴江武彦 第２図 ？ 第３図 ０ （Ｂ） 第４図 第５図 。
Claims (1)
- 回路素子が形成された半導体基板上に絶縁膜を介して電
極、配線およびポンディングパッドを形成し、更にその
上をパッシベーション膜で被覆することにより回路素子
部分が保護されている半導体チップを樹脂封止型の外囲
器内にパッケージングした半導体装置において、前記パ
ッシベーション膜に前記ポンディングパッドを露出する
ためのボンディング窓を開孔すると共に、ポンディング
パッドで囲まれたチップ中央部にも前記回路素子に影響
がない位置で前記パッシベーション膜に開孔部を設け、
該開孔部内に前記樹脂封止外囲器のモールド樹脂層が侵
入して形成したことを特徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274584A JPS60206153A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274584A JPS60206153A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206153A true JPS60206153A (ja) | 1985-10-17 |
Family
ID=13209234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6274584A Pending JPS60206153A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043793A (en) * | 1989-08-07 | 1991-08-27 | U.S. Philips Corporation | Semiconductor device with stress relief coating at the periphery of the device |
-
1984
- 1984-03-30 JP JP6274584A patent/JPS60206153A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043793A (en) * | 1989-08-07 | 1991-08-27 | U.S. Philips Corporation | Semiconductor device with stress relief coating at the periphery of the device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US4990993A (en) | Resin-molded semiconductor device using polymide and nitride films for the passivation film | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| US6277670B1 (en) | Semiconductor chip package and fabrication method thereof | |
| JPH01260845A (ja) | 半導体装置 | |
| JP3413120B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JPH05299456A (ja) | 樹脂封止型半導体装置 | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| JPH0546098B2 (ja) | ||
| JPS60206153A (ja) | 半導体装置 | |
| EP0405330A2 (en) | Flagless leadframe, package and method | |
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH08115941A (ja) | 半導体装置 | |
| JPS615561A (ja) | 半導体装置 | |
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPS6220352A (ja) | 半導体装置 | |
| JPH0526760Y2 (ja) | ||
| KR100282414B1 (ko) | 바텀 리디드 타입의 브이·씨·에이 패키지 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 |