JPH01260845A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01260845A
JPH01260845A JP1032908A JP3290889A JPH01260845A JP H01260845 A JPH01260845 A JP H01260845A JP 1032908 A JP1032908 A JP 1032908A JP 3290889 A JP3290889 A JP 3290889A JP H01260845 A JPH01260845 A JP H01260845A
Authority
JP
Japan
Prior art keywords
semiconductor die
topological structure
circuit
corner
delamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1032908A
Other languages
English (en)
Inventor
Israel A Lesk
イスラエル・エイ・レスク
Ronald E Thomas
ロナルド・イー・トーマス
George W Hawkins
ジョージ・ダブリュ・ホウキンズ
James M Rugg
ジェームズ・エム・ラグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH01260845A publication Critical patent/JPH01260845A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般に、半導体装置に関し、更に詳細には耐
層間剥離用位相幾何学的構成を備えた角部（ｃｏｒｎｅ
ｒ）設計を有する半導体ダイに関する。
（従来の技術） 本発明を典型、的に利用できる半導体装置には不活性化
ガラスで覆われている金属相互接続線を有するシリコン
半導体ダイかある。ダイはリードフレームのフラッグに
取付けられ、ダイの付いたーフラッグは次に高温でプラ
スチックに封入される。
プラスチック封人材の膨脹係数はシリコン・ダイの膨脹
係数よりはるかに大きく、従ってプラスチック封人材は
冷却するにつれて完全には収縮することができない。大
きなパッケージでは、この熱膨脹の不一致の有害な結果
は温度の極点が一６５〜１５０℃の範囲になることがし
ばしばある温度サイクル試験中に特に明らかである。
プラスチック封人材が収縮すると、大きな応力がシリコ
ン半導体ダイに作用する。この応力はダイの縁辺（ｅｄ
ｇｅｓ）や角部（ｃｏｒｎｅｒｓ）で最も高い。
応力は半導体ダイの角部に隣接してプラスチック対人材
に割れを発生させる。これによりプラスチック封人材と
半導体ダイとの間に相対運動が生じ、このため半導体ダ
イの不活性化ガラスに割れや破壊を生じ、更に特に高応
力角部に層間剥離（ｄｅｌａＩｉｉｎａｔｌｏｎ）を生
ずる。この層間剥離は金属相互接続線を通って進み、こ
れらを別個の板に切り離すのが普通である。この結果半
導体装置の寿命が減少する。
（発明が解決しようとする課題） 従来は層間剥離の問題を解決しようとして回路、相互接
続部、およびワイヤボンドの半導体ダイのダイ角部に空
所を設けていた。こうしても層間剥離は止まらないが、
動作回路が角部領域から更に遠ざかり、最初の層間剥離
に影響されなくなるので、半導体装置の寿命が増大する
。本発明は従来の技術を基礎とし、層間剥離の速さを大
幅に減らし、これにより半導体装置の寿命を増大させよ
うとするものである。
従って、動作回路に働く応力を減らす位相幾何学的構成
（ｔｏｐｏｌｏｇｉｃａｌ　ｃｏｎｌ’１ｇｕｒａｔｌ
ｏｎｓ）を有するダイ角部設計を提供するのが本発明の
目的である。
本発明の他の目的は、層間剥離に耐える位相幾何学的構
成を有するダイ角部設計を提供することである。
本発明の別の目的は、半導体装置の寿命を増大させるこ
とを考慮した位相幾何学的構成を有するダイ角部設計を
提供することである。
（課題を解決するための手段および作用）前述のおよび
他の目的および利点は半導体ダイの角部に位相幾何学的
構成を施すことによる本発明により達成される。この構
成は層間剥離が半導体ダイの動作回路に到達する前に通
過しなければならない障害物の数を多くすることにより
対人材と半導体ダイとの間の層間剥離の進行を減速させ
る。
（実施例） 第１図は本発明を利用することができる形式のプラスチ
ック封入半導体装置の非常に拡大した上面図である。装
置はフラッグ１２を有するリードフレーム１０を備えて
いる。半導体ダイ１４はリードフレーム１０のフラッグ
１２に取付けられている。フラッグ１２を備えているリ
ードフレーム１０の部分はプラスチック封入部１６に封
入されているが、この図ではこの封入部を一部切り取っ
である。
第２図は、半導体ダイ１４の非常に拡大した上面図であ
る。半導体ダイ１４は回路域１８を備えており、ここに
は半導体ダイ１４の動作回路がすべて入っている。動作
回路は複数の結合パッド２０と相互接続線２２とを備え
ている。結合パッド２０と相互接続線２２とは共に金属
から構成されている。当業者は既知の多数の金属を採用
することができることを理解するであろう。半導体ダイ
１４は更に回路域角部２４を備えており、これは動作回
路およびダイ角部２５の欠除部（ｖｏｌｄ）である。回
路域角部２４は動作回路の空所となっていることにより
装置の寿命を長くしている。何故ならそこでの層間剥離
は半導体ダイ１４の動作回路に影響しないからである。
スクライブ域２６は回路域１８と回路域角部２４との境
界を成している。スクライブ域２６は回路の空所であり
、単に半導体ダイ１４を以下の処理で他の半導体ダイか
ら分離することができる領域として働くだけである。回
路域１８は更に不活性化ガラス２８で覆われているが、
これはこの図では部分的に取除いである。この実施例で
は、不活性化ガラス２８はリンがドープされている二酸
化シリコンである。不活性化ガラス２８は水分や不純物
を被覆されないままになっている結合パッド２０を除く
回路域１８から遠ざけている。これにより腐蝕が減少し
、装置の寿命が増大する。
この種の半導体装置に関して頻繁に起る問題はプラスチ
ック封入部１６カぐ半導体ダイ１４から層間剥離すると
いうことである。更に、回路１８のある周辺領域に存在
する相互接続線２２がこの層間剥離の結果破壊すること
が普通である。層間剥離はプラスチック封入部１６と一
般にシリコンから作られる半導体ダイ１４との膨脂係数
が異なるために生ずる。それ故、プラスチック封入部１
６が冷却中に収縮すると、半導体ダイ１４のダイ角部２
５に隣接して割れを生ずる。この割れによりプラスチッ
ク封入部１６と半導体ダイ１４との間に相対運動が起り
、これが層間剥離を発生させる。
第３図〜第８図は半導体ダイ１４の回路域角部２４の非
常に拡大した上面図である。これらの図は各種位相幾何
学的（ｔｏｐｏｌｏｇｉｃａｌ）構成３０八〜３０Ｄを
示している。回路の空所である半導体ダイ１４の領域に
位相幾何学的構成３０を形成すると層間剥離の過程が減
速する。位相幾何学的構成３０は層間剥離に対する障壁
として作用する。
第３図〜第８図の位相幾何学的構成３０は金属から成り
、不活性化ガラス２８のような保護被膜で覆われている
。位相幾何学的構成３０に使用される金属は相互接続線
２２に使用されるものと同じであり、同じ処理ステップ
で半導体ダイ１４に配設することができるということを
理解すべきである。更に、金属は相互接続線２２を覆う
のに行ったと同じ処理ステップにより不活性化ガラス２
８で覆うことができる。
第３図は、ハネカム構成を成す位相幾何学的構成３０Ａ
を示す。第４図は内部シェブロン（山形）構成を成す位
相幾何学的構成３０Ｂを示す。第５図は外部シェブロン
構成を成す位相幾何学的構成３０Ｃを示すが、第６図は
防壁（ｄｉｋｅ）構成を成す位相幾何学的構成３０Ｄを
示している。どんな数の位相幾何学的構成３０をも採用
することができることを理解すべきである。
第７図は、回路域角部２４を越えてスクライブ域２６に
延びている位相幾何学的構成３０を示す。
位相幾何学的構成３０はスクライブ域２６にわたって延
び、半導体ダイ１４の回路域１８の完全な境界となるこ
とができることを更に理解すべきである。位相幾何学的
構成３０をスクライブ域２６の中に延ばすことにより、
層間剥離が半導体ダイ１４の回路域１８に到達すること
ができる前に打勝たなければならない障壁の数を多くす
る。障壁を増せば半導体装置の有効寿命が延びる。
第８図は本発明の一実施例を示すもので、これでは不活
性化ガラス２８がスクライブ域２６の下層金属線にみぞ
掘りされている。スロット３２は本質的に不活性化ガラ
ス２８の領域を分離して層間剥離の進行に対する別の障
害物となっている。
層間剥離を１ステツプ過程で継続できるようにするので
はなく、不活性化ガラス２８の中のスロット３２では層
間剥離は一部スロット３２に到達して全体として新しく
始まる必要がある。不活性化ガラス２８には多数の列お
よび構成から成るスロット３２を使用することができる
ことを理解すべきである。
第９図はダミーワイヤボンドを有する半導体装置の一部
の大きく拡大した上面図を開示している。
この実施例では、半導体ダイ３４はリードフレーム３８
のフラッグ３６に取付けられている。リードフレーム３
８はフラッグ３６を支持する複数の角部リード４０を備
えている。複数のダミー結合パッド４２が半導体ダイ３
４の回路域角部４４で処理されてきている。再び、回路
域角部４４は回路の空所である。ダミーワイヤボンド４
６はダミー結合パッド４２に接合されている。擬似ワイ
ヤボンド４６は能動パッドにワイヤボンドする場合に行
うと同じワイヤボンディングを行っている。
最良の結果は層間剥離が大きな障壁に打勝たなければな
らないようにするためボールボンドまたは他の大きなダ
ミーワイヤボンド４６を使用することにより得られ不こ
とを理解すべきである。ボールボンドの質量は角部から
内側に向うプラスチックの運動を更に妨げるように働き
、故障を生ずるのに充分な質量の運動を生ずるに必要な
温度サイクルの数が多くなる。更に各ダイ角部４４には
二つ以上の擬似結合パッド４２を使用することができる
ことを理解すべきである。
【図面の簡単な説明】
第１図は、プラスチック封入部の一部を切除したプラス
チック封入半導体装置の非常に拡大した上面図である。 第２図は、第１図の装置に含まれている半導体ダイの非
常に拡大した上面図である。 第３図から第８図までは、各種位相幾何学的構成を有す
る半導体ダイの回路域角部の非常に拡大した上面図であ
る。 第９図は、擬似ワイヤボンドを有する半導体装置の一部
の非常に拡大した上面図である。 １０．３８：リードフレーム、 １２．３６：フラッグ、 １４．３４：半導体ダイ、 ２０．４２：結合パッド、 ２２：相互接続線、 ２４．４４：回路域角部、 ２６：スクライブ域、 ２８：不活性化ガラス、 ３０：位相幾何学的構成。 特許出願人　モトローラ・インコーホレーテッド代　理
　人　弁理士　　池　　内　　義　　明Ｆ”ＩＣ！−７ ＦＩＣ，３Ｆ’ＩＣ！、　　４ Ｆ”ＩＣ，６Ｆ’ＩＣ！、　　６ Ｆ”ＩＣ，９

Claims (1)

  1. 【特許請求の範囲】 １、フラッグを備えたリードフレームと、 前記リードフレームの前記フラッグに配設され、回路の
    空所である複数の回路領域の角部を有する半導体ダイと
    、 前記半導体ダイの前記各回路領域角部に少なくとも一つ
    の位相幾何学的構成と、 を備えていることを特徴とするプラスチック封入半導体
    装置。 ２、位相幾何学的構成は不活性化ガラスで覆われた金属
    から構成されている特許請求の範囲第１項に記載の装置
    。
JP1032908A 1988-02-22 1989-02-14 半導体装置 Pending JPH01260845A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US158,486 1988-02-22
US07/158,486 US4928162A (en) 1988-02-22 1988-02-22 Die corner design having topological configurations

Publications (1)

Publication Number Publication Date
JPH01260845A true JPH01260845A (ja) 1989-10-18

Family

ID=22568348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1032908A Pending JPH01260845A (ja) 1988-02-22 1989-02-14 半導体装置

Country Status (2)

Country Link
US (1) US4928162A (ja)
JP (1) JPH01260845A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181766A1 (ja) * 2013-05-07 2014-11-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187558A (en) * 1989-05-08 1993-02-16 Mitsubishi Denki Kabushiki Kaisha Stress reduction structure for a resin sealed semiconductor device
US5572067A (en) * 1994-10-06 1996-11-05 Altera Corporation Sacrificial corner structures
US5650666A (en) * 1995-11-22 1997-07-22 Cypress Semiconductor Corp. Method and apparatus for preventing cracks in semiconductor die
JPH1012790A (ja) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp 半導体集積回路装置
US5880529A (en) * 1996-10-22 1999-03-09 Intel Corporation Silicon metal-pillar conductors under stagger bond pads
US5780772A (en) * 1997-01-24 1998-07-14 National Semiconductor Corporation Solution to mold wire sweep in fine pitch devices
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6297078B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
US20020030257A1 (en) * 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate
DE10345247B4 (de) 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
US7314811B2 (en) * 2004-03-04 2008-01-01 Chartered Semiconductor Manufacturing Ltd. Method to make corner cross-grid structures in copper metallization
US7301229B2 (en) * 2004-06-25 2007-11-27 Taiwan Semiconductor Manufacturing Company Electrostatic discharge (ESD) protection for integrated circuit packages
US7223630B2 (en) * 2004-12-03 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Low stress semiconductor device coating and method of forming thereof
US7821104B2 (en) * 2008-08-29 2010-10-26 Freescale Semiconductor, Inc. Package device having crack arrest feature and method of forming
US8300335B2 (en) * 2009-06-11 2012-10-30 United Microelectronics Corp. Image device having color filter array
US8466000B2 (en) 2011-04-14 2013-06-18 United Microelectronics Corp. Backside-illuminated image sensor and fabricating method thereof
DE102014114973B4 (de) * 2014-10-15 2020-10-01 Infineon Technologies Ag Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben
KR102611982B1 (ko) * 2016-05-25 2023-12-08 삼성전자주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54578A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Resin seal semiconductor device
JPS54579A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Resin seal semiconductor device
JPS59163841A (ja) * 1983-03-08 1984-09-14 Toshiba Corp 樹脂封止型半導体装置
JPS62213267A (ja) * 1986-03-14 1987-09-19 Olympus Optical Co Ltd 固体撮像素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745259A (en) * 1980-09-01 1982-03-15 Hitachi Ltd Resin sealing type semiconductor device
JPS5851541A (ja) * 1981-09-24 1983-03-26 Hitachi Ltd 半導体装置のガ−ドリング
JPS6235545A (ja) * 1985-08-08 1987-02-16 Mitsubishi Electric Corp 樹脂封止半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54578A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Resin seal semiconductor device
JPS54579A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Resin seal semiconductor device
JPS59163841A (ja) * 1983-03-08 1984-09-14 Toshiba Corp 樹脂封止型半導体装置
JPS62213267A (ja) * 1986-03-14 1987-09-19 Olympus Optical Co Ltd 固体撮像素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181766A1 (ja) * 2013-05-07 2014-11-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US4928162A (en) 1990-05-22

Similar Documents

Publication Publication Date Title
JPH01260845A (ja) 半導体装置
US7064006B2 (en) Multiple die stack apparatus employing T-shaped interposer elements
EP0331245B1 (en) Integrated circuit chip package and method
JPH10321631A (ja) 半導体装置およびその製造方法
US5119171A (en) Semiconductor die having rounded or tapered edges and corners
JPH1032307A (ja) 半導体装置及びその製造方法
JPH0936166A (ja) ボンディングパッド及び半導体装置
EP0349001A2 (en) Semiconductor device having a stress relief film protected against cracking
JP2844633B2 (ja) 接着増進剤を有するプラスチック封止用半導体ダイ
JP2897479B2 (ja) リードフレーム
JPS61230344A (ja) 樹脂封止型半導体装置
JP2002016193A (ja) パッケージ型半導体装置及びその製造方法
JP2837488B2 (ja) 半導体装置
TWI745162B (zh) 半導體封裝結構
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP3206035B2 (ja) 樹脂封止型半導体装置
KR100333383B1 (ko) 반도체 패키지의 솔더 볼 접합 강도 강화 방법
JPS60206153A (ja) 半導体装置
JPS60239035A (ja) 半導体集積回路
JPH06349814A (ja) 半導体集積回路装置
JP2865224B2 (ja) 樹脂封止型半導体装置
JPH06204389A (ja) 半導体装置及びその製造方法
JPH0373558A (ja) 半導体装置
JPS6242533A (ja) 半導体装置
JPH01111339A (ja) 樹脂封止型半導体装置