JP2897479B2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP2897479B2 JP2897479B2 JP3240085A JP24008591A JP2897479B2 JP 2897479 B2 JP2897479 B2 JP 2897479B2 JP 3240085 A JP3240085 A JP 3240085A JP 24008591 A JP24008591 A JP 24008591A JP 2897479 B2 JP2897479 B2 JP 2897479B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- package
- die stage
- slits
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、例えば、
樹脂パッケージ型の半導体装置を構成するために使用す
るリードフレーム、特にプリント基板等に実装するため
に半導体装置を高温に加熱してもそのパッケージにクラ
ックを発生させないリードフレームに関する。
樹脂パッケージ型の半導体装置を構成するために使用す
るリードフレーム、特にプリント基板等に実装するため
に半導体装置を高温に加熱してもそのパッケージにクラ
ックを発生させないリードフレームに関する。
【０００２】
【従来の技術】次に、従来のリードフレームについて図
３を参照して説明する。図３は、従来のリードフレーム
を説明するための図であって、同図(a) は第１の従来例
のリードフレームの要部平面図、同図(b) は半導体装置
の側断面図、同図(c) はパッケージに発生したクラック
を模式的に示す側断面図、同図(d) は第２の従来例のリ
ードフレームの要部平面図である。
３を参照して説明する。図３は、従来のリードフレーム
を説明するための図であって、同図(a) は第１の従来例
のリードフレームの要部平面図、同図(b) は半導体装置
の側断面図、同図(c) はパッケージに発生したクラック
を模式的に示す側断面図、同図(d) は第２の従来例のリ
ードフレームの要部平面図である。
【０００３】なお、本明細書においては、同一部品、同
一材料等に対しては全図をとおして同じ符号を付与して
ある。昨今の半導体装置は、表面実装型の半導体装置、
例えば、同図(b) で示すようなＱＦＰ（Quad Flat Pack
age)型の半導体装置60等で代表されるように、そのパッ
ケージの薄型化を強めている。
一材料等に対しては全図をとおして同じ符号を付与して
ある。昨今の半導体装置は、表面実装型の半導体装置、
例えば、同図(b) で示すようなＱＦＰ（Quad Flat Pack
age)型の半導体装置60等で代表されるように、そのパッ
ケージの薄型化を強めている。
【０００４】このような半導体装置は、同図(a) に示す
ようなリードフレーム10の無孔のダイステージ11に半導
体チップ61を搭載し、そして、半導体チップ61とともに
ダイステージ11を樹脂モールドしてなるパッケージ62に
封止して構成していた。
ようなリードフレーム10の無孔のダイステージ11に半導
体チップ61を搭載し、そして、半導体チップ61とともに
ダイステージ11を樹脂モールドしてなるパッケージ62に
封止して構成していた。
【０００５】
【発明が解決しようとする課題】ところが、このような
樹脂パッケージ型の半導体装置60を通常の大気中に保管
すると水分がパッケージ62に侵入（吸湿）し、そして、
この水分63はダイステージ11の裏面とパッケージ62との
界面に発生する極めて微少な隙間で毛管凝縮されること
となる。
樹脂パッケージ型の半導体装置60を通常の大気中に保管
すると水分がパッケージ62に侵入（吸湿）し、そして、
この水分63はダイステージ11の裏面とパッケージ62との
界面に発生する極めて微少な隙間で毛管凝縮されること
となる。
【０００６】このようにダイステージ11とパッケージ62
との界面に凝縮した水分63は、プリント基板等への実装
時に於ける半導体装置60の加熱で同図(c) に示すように
蒸気63' となって膨張し、ダイステージ11の裏面に被着
したパッケージ62を剥離してドーム状の膨れ62a を発生
させることとなる。
との界面に凝縮した水分63は、プリント基板等への実装
時に於ける半導体装置60の加熱で同図(c) に示すように
蒸気63' となって膨張し、ダイステージ11の裏面に被着
したパッケージ62を剥離してドーム状の膨れ62a を発生
させることとなる。
【０００７】そして、パッケージ62に膨れ62a が形成さ
れる際には、パッケージ62内に大きな引張応力が発生す
るとともに、膨れ62aの立ち上がり部62b 、すなわち、
ダイステージ11のエッヂ部11a のパッケージ62には大き
な曲げ応力が発生することとなる。
れる際には、パッケージ62内に大きな引張応力が発生す
るとともに、膨れ62aの立ち上がり部62b 、すなわち、
ダイステージ11のエッヂ部11a のパッケージ62には大き
な曲げ応力が発生することとなる。
【０００８】この曲げ応力は、ダイステージ11が大きく
なって、パッケージ62に発生する膨れ62a が大きくなる
にしたがって大きくなる。この曲げ応力が、パッケージ
62の材料や膨れ62a 発生時の温度等で決まる破断強度を
越えると、同図(c) に示すようにダイステージ11のエッ
ヂ11a をスターティングポイントとするクラック64が発
生することとなる。
なって、パッケージ62に発生する膨れ62a が大きくなる
にしたがって大きくなる。この曲げ応力が、パッケージ
62の材料や膨れ62a 発生時の温度等で決まる破断強度を
越えると、同図(c) に示すようにダイステージ11のエッ
ヂ11a をスターティングポイントとするクラック64が発
生することとなる。
【０００９】このクラック64の発生を抑える一つの手段
として、同図(d) に示す如くダイステージ11に、その中
心部から周辺部に向かって９０度間隔で伸びる４つのス
リット21〜24を設け、ダイステージ11が４つの小さなダ
イステージの集合体と実質的に見做される第２の従来例
のリードフレーム20が考案された。
として、同図(d) に示す如くダイステージ11に、その中
心部から周辺部に向かって９０度間隔で伸びる４つのス
リット21〜24を設け、ダイステージ11が４つの小さなダ
イステージの集合体と実質的に見做される第２の従来例
のリードフレーム20が考案された。
【００１０】しかしながら、ほぼ全長が同一幅のスリッ
ト21〜24を設けたリードフレーム20による半導体装置
（図示せず）のパッケージのクラック発生率は、前述し
た第１の従来例のリードフレーム10を使用してなる半導
体装置60のパッケージ62のクラック発生率より、低下し
たものの完全には無くならなかった。
ト21〜24を設けたリードフレーム20による半導体装置
（図示せず）のパッケージのクラック発生率は、前述し
た第１の従来例のリードフレーム10を使用してなる半導
体装置60のパッケージ62のクラック発生率より、低下し
たものの完全には無くならなかった。
【００１１】本発明は、このような問題を解消するため
になされたものであって、その目的は、プリント基板等
に実装するために半導体装置を高温に加熱してもそのパ
ッケージにクラックを発生させないリードフレームを提
供することにある。
になされたものであって、その目的は、プリント基板等
に実装するために半導体装置を高温に加熱してもそのパ
ッケージにクラックを発生させないリードフレームを提
供することにある。
【００１２】
【課題を解決するための手段】前記目的は、図１に示す
ように、半導体チップが搭載されるダイステージ11にそ
の中心部から周辺部に向かってそれぞれ異方向に伸びる
複数のスリット31,32,・・・を設けたリードフレームに
おいて、スリット31,32,・・・の幅をダイステージ11の
中心部より周辺部で広く形成したことを特徴とするリー
ドフレームによって達成される。
ように、半導体チップが搭載されるダイステージ11にそ
の中心部から周辺部に向かってそれぞれ異方向に伸びる
複数のスリット31,32,・・・を設けたリードフレームに
おいて、スリット31,32,・・・の幅をダイステージ11の
中心部より周辺部で広く形成したことを特徴とするリー
ドフレームによって達成される。
【００１３】
【作用】本発明のリードフレームは、そのダイステージ
11に設けたスリット31,32,・・・の幅をダイステージ11
の中心部より周辺部で広している。
11に設けたスリット31,32,・・・の幅をダイステージ11
の中心部より周辺部で広している。
【００１４】したがって、前述したような原因によりパ
ッケージ62がドーム状に膨れても、ダイステージ11の周
辺部の面積がスリット31,32,・・・により縮小されてい
ることによりパッケージ62内に発生する引張応力が低下
し、ダイステージ11のエッヂ部11a においてパッケージ
62に加わる曲げ応力が低下する結果、パッケージ62のク
ラックは抑制されることとなる。
ッケージ62がドーム状に膨れても、ダイステージ11の周
辺部の面積がスリット31,32,・・・により縮小されてい
ることによりパッケージ62内に発生する引張応力が低下
し、ダイステージ11のエッヂ部11a においてパッケージ
62に加わる曲げ応力が低下する結果、パッケージ62のク
ラックは抑制されることとなる。
【００１５】
【実施例】以下、本発明の実施例のリードフレームにつ
いて図１を参照して説明する。図１は、本発明の実施例
のリードフレームを説明するための図で、同図(a) は第
１の実施例の要部平面図、同図(b) は第２の実施例の要
部平面図、同図(c) は第３の実施例の要部平面図であ
る。
いて図１を参照して説明する。図１は、本発明の実施例
のリードフレームを説明するための図で、同図(a) は第
１の実施例の要部平面図、同図(b) は第２の実施例の要
部平面図、同図(c) は第３の実施例の要部平面図であ
る。
【００１６】同図(a) に示す第１の実施例のリードフレ
ーム30は、そのダイステージ11の中心部から辺方向にそ
れぞれ９０度間隔で放射状に伸びる第１〜第４のスリッ
ト31〜34を、中心部から辺方向にテーパ状に広げて涙滴
状に構成をしたものであり、また同図(b) に示す第２の
実施例のリードフレーム40は、そのダイステージ11の中
心部から辺方向にそれぞれ９０度間隔で放射状に伸びる
第１〜第４のスリット41〜44を、側面視がフラスコ状に
構成をしたものである。
ーム30は、そのダイステージ11の中心部から辺方向にそ
れぞれ９０度間隔で放射状に伸びる第１〜第４のスリッ
ト31〜34を、中心部から辺方向にテーパ状に広げて涙滴
状に構成をしたものであり、また同図(b) に示す第２の
実施例のリードフレーム40は、そのダイステージ11の中
心部から辺方向にそれぞれ９０度間隔で放射状に伸びる
第１〜第４のスリット41〜44を、側面視がフラスコ状に
構成をしたものである。
【００１７】そして、同図(c) に示す第３の実施例のリ
ードフレーム50は、そのダイステージ11の中心部から辺
方向にそれぞれ９０度間隔で放射状に伸びる第１〜第４
のスリット51〜54を、中心部からそれぞれの辺が交わる
コーナ方向にテーパ状に拡げて涙滴状に構成をしたもの
である。
ードフレーム50は、そのダイステージ11の中心部から辺
方向にそれぞれ９０度間隔で放射状に伸びる第１〜第４
のスリット51〜54を、中心部からそれぞれの辺が交わる
コーナ方向にテーパ状に拡げて涙滴状に構成をしたもの
である。
【００１８】以上説明したように何れの実施例のリード
フレームも、ダイステージ11の中心部から周辺部に向か
ってそれぞれ異方向に伸びる複数のスリットの幅を中心
部より周辺部で広く形成して、ダイステージ11の周辺部
の面積を縮小している。
フレームも、ダイステージ11の中心部から周辺部に向か
ってそれぞれ異方向に伸びる複数のスリットの幅を中心
部より周辺部で広く形成して、ダイステージ11の周辺部
の面積を縮小している。
【００１９】したがって、前述したような原因によりパ
ッケージ62がドーム状に膨れても、ダイステージ11の周
辺部の面積がスリット、例えばスリット31,32,・・・に
より縮小されていることによりパッケージ62内に発生す
る引張応力が低下し、ダイステージ11のエッヂ部11a に
おいてパッケージ62に加わる曲げ応力が低下する結果と
してパッケージ62のクラックは抑制されることとなる。
ッケージ62がドーム状に膨れても、ダイステージ11の周
辺部の面積がスリット、例えばスリット31,32,・・・に
より縮小されていることによりパッケージ62内に発生す
る引張応力が低下し、ダイステージ11のエッヂ部11a に
おいてパッケージ62に加わる曲げ応力が低下する結果と
してパッケージ62のクラックは抑制されることとなる。
【００２０】第１の実施例のリードフレーム30と従来例
のリードフレーム10,20 でそれぞれ構成した半導体装置
をサンプルとし、それぞれのパッケージに発生するクラ
ックの発生率の比較データを図２に示す。
のリードフレーム10,20 でそれぞれ構成した半導体装置
をサンプルとし、それぞれのパッケージに発生するクラ
ックの発生率の比較データを図２に示す。
【００２１】図２に示すように、第１の実施例のリード
フレームによる半導体装置のパッケージに発生する引張
応力は他のものと比較して小さくなり、クラックの発生
が絶無となった。
フレームによる半導体装置のパッケージに発生する引張
応力は他のものと比較して小さくなり、クラックの発生
が絶無となった。
【００２２】なお、それぞれの半導体装置は、ダイステ
ージが６. ３×１０. ６ｍｍのリードフレームを使用
し、パッケージはエポキシ系樹脂のモールド成形により
構成されたものである。
ージが６. ３×１０. ６ｍｍのリードフレームを使用
し、パッケージはエポキシ系樹脂のモールド成形により
構成されたものである。
【００２３】また、パッケージに水分を侵入させる雰囲
気条件と放置時間は、８５度Ｃで相対湿度８５％、４８
時間とした。そして、パッケージにクラックを発生させ
るべく設定した半導体装置の加熱条件は、２６０度Ｃの
溶融はんだに１０秒間の浸漬であった。
気条件と放置時間は、８５度Ｃで相対湿度８５％、４８
時間とした。そして、パッケージにクラックを発生させ
るべく設定した半導体装置の加熱条件は、２６０度Ｃの
溶融はんだに１０秒間の浸漬であった。
【００２４】
【発明の効果】以上説明したように本発明は、プリント
基板等に実装するために半導体装置を高温に加熱しても
そのパッケージにクラックを発生させないリードフレー
ムを提供できる。
基板等に実装するために半導体装置を高温に加熱しても
そのパッケージにクラックを発生させないリードフレー
ムを提供できる。
【図１】は、本発明の実施例のリードフレームを説明す
るための図、
るための図、
【図２】は、クラックの発生率の比較データを示す図、
【図３】は、従来のリードフレームを説明するための図
である。
である。
10,20,30,40 50は、リードフレーム、11は、ダイステー
ジ、11a は、エッヂ部、21〜24、31〜34, 41〜44,51 〜
54は第１〜第４のスリット、60は、半導体装置、61は、
半導体チップ、62は、パッケージ、62a は、膨れ、62b
は、膨れの立ち上がり部、63は、水分、63'は、蒸気、6
4は、クラックをそれぞれ示す。
ジ、11a は、エッヂ部、21〜24、31〜34, 41〜44,51 〜
54は第１〜第４のスリット、60は、半導体装置、61は、
半導体チップ、62は、パッケージ、62a は、膨れ、62b
は、膨れの立ち上がり部、63は、水分、63'は、蒸気、6
4は、クラックをそれぞれ示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−4983（ＪＰ，Ａ) 特開 平３−18046（ＪＰ，Ａ) 特開 昭62−115752（ＪＰ，Ａ) 実開 昭49−7861（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 23/28
Claims (1)
- 【請求項１】 半導体チップが搭載されるダイステージ
(11)にその中心部から周辺部に向かってそれぞれ異方向
に伸びる複数のスリット(31,32, ・・・) を設けたリー
ドフレームにおいて、 スリット(31,32, ・・・) の幅をダイステージ(11)の中
心部より周辺部で広く形成したことを特徴とするリード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240085A JP2897479B2 (ja) | 1991-09-20 | 1991-09-20 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240085A JP2897479B2 (ja) | 1991-09-20 | 1991-09-20 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582706A JPH0582706A (ja) | 1993-04-02 |
| JP2897479B2 true JP2897479B2 (ja) | 1999-05-31 |
Family
ID=17054264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3240085A Expired - Fee Related JP2897479B2 (ja) | 1991-09-20 | 1991-09-20 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2897479B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642160A1 (en) * | 1993-09-07 | 1995-03-08 | Motorola, Inc. | Semiconductor device with improved support means |
| JPH08236683A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | リードフレーム |
| JP4757790B2 (ja) * | 2006-12-22 | 2011-08-24 | 富士通コンポーネント株式会社 | 半導体素子の実装構造及びプリント回路基板 |
| NL1034363C2 (nl) | 2007-08-13 | 2009-02-16 | Gandert Marcel Rita Van Raemdonck | Plaatvormige stromingsgeleider voor scharnierend getrokken voertuigen. |
| JP5954013B2 (ja) * | 2012-07-18 | 2016-07-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
-
1991
- 1991-09-20 JP JP3240085A patent/JP2897479B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582706A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521428A (en) | Flagless semiconductor device | |
| US7482679B2 (en) | Leadframe for a semiconductor device | |
| JPH05226564A (ja) | 半導体装置 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US6639306B2 (en) | Semiconductor package having a die pad with downward-extended tabs | |
| JP2897479B2 (ja) | リードフレーム | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2539432B2 (ja) | 樹脂封止型半導体装置 | |
| JPH077124A (ja) | Ｘ形状ダイ支持部材を有する半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| WO2008083146A1 (en) | Stress-resistant leadframe and method | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JP2679848B2 (ja) | 半導体装置 | |
| JPH08204107A (ja) | 樹脂封止型半導体装置 | |
| JP2927066B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JPH0738036A (ja) | 半導体装置の製造方法 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JP2001127233A (ja) | 樹脂封止型半導体装置 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JPH05251619A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JP2527503B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JP3287327B2 (ja) | 半導体樹脂封止パッケージの製造方法 | |
| JP2002368184A (ja) | マルチチップ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |