JPH077124A - Ｘ形状ダイ支持部材を有する半導体装置 - Google Patents
Ｘ形状ダイ支持部材を有する半導体装置Info
- Publication number
- JPH077124A JPH077124A JP6071548A JP7154894A JPH077124A JP H077124 A JPH077124 A JP H077124A JP 6071548 A JP6071548 A JP 6071548A JP 7154894 A JP7154894 A JP 7154894A JP H077124 A JPH077124 A JP H077124A
- Authority
- JP
- Japan
- Prior art keywords
- die
- area
- plastic
- tie bar
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 リードフレームと封止材料の間の接着を改善
してパッケージのクラックの発生を防止する一方で、種
々の寸法のダイを収容できるリードフレームを使用した
半導体装置を実現する。 【構成】 半導体装置（１０）はタイバー（１６）を有
するリードフレーム（１２）を含む。本発明の１つの形
態では、タイバーは半導体ダイ（２０）を支持するため
に使用され、応力によって引き起こされるパッケージの
クラックの問題を軽減しかつ数多くの異なる大きさのダ
イとともに使用するのに適した万能のリードフレームを
提供する。他の実施例では、半導体装置（４５）はこれ
らの同じ目的を達成するためミニフラグ（４２）を有す
るリードフレーム（４０）を含む。
してパッケージのクラックの発生を防止する一方で、種
々の寸法のダイを収容できるリードフレームを使用した
半導体装置を実現する。 【構成】 半導体装置（１０）はタイバー（１６）を有
するリードフレーム（１２）を含む。本発明の１つの形
態では、タイバーは半導体ダイ（２０）を支持するため
に使用され、応力によって引き起こされるパッケージの
クラックの問題を軽減しかつ数多くの異なる大きさのダ
イとともに使用するのに適した万能のリードフレームを
提供する。他の実施例では、半導体装置（４５）はこれ
らの同じ目的を達成するためミニフラグ（４２）を有す
るリードフレーム（４０）を含む。
Description
【０００１】
【産業上の利用分野】本発明は一般的には半導体装置に
関し、かつより特定的には半導体パッケージにおいてＸ
形状のダイ支持部材を使用する半導体装置、およびその
ような半導体装置を製作する方法に関する。
関し、かつより特定的には半導体パッケージにおいてＸ
形状のダイ支持部材を使用する半導体装置、およびその
ような半導体装置を製作する方法に関する。
【０００２】
【従来の技術】パッケージのクラックはプラスチック封
入半導体装置における共通の問題である。この問題はい
くつかの要因の組合わせから生じる。１つの要因はプラ
スチック封止材料とリードフレームのフラグ（ｆｌａ
ｇ）との間の内部的な剥離である。前記フラグはダイを
支持する伝統的なリードフレームの板状部材である。該
フラグは、リードフレームの残りの部分と同様に、通常
銅、銅合金、あるいは鉄−ニッケル合金によって作製さ
れ、かつしたがって大部分の場合周囲を囲むモールド材
料またはプラスチックのものとは異なる熱膨脹係数（Ｃ
ＴＥ）を有している。このＣＴＥの不整合の結果、半導
体装置が温度変化を受けた場合にプラスチック−フラグ
の界面で応力（ｓｔｒｅｓｓ）が生じる。この応力は、
最大のしきい値に到達すると、プラスチック−フラグ界
面の剥離によって解除される。パッケージのクラックに
関与する他の要因は湿気の吸収である。プラスチック−
フラグの界面が剥離した後、外部環境から湿気がモール
ド材料を通って剥離した領域に拡散する。いったん湿気
がパッケージに累積すると、急速な温度上昇によってそ
の湿気が気化しかつ膨脹し、それによって前記剥離領域
内に内部圧力ポケットを生成する。この圧力および関連
する応力を解除するために、周囲のプラスチックがクラ
ッキングを生じる。パッケージのクラッキングが最も普
通に生じるのはユーザがプラスチック半導体装置をはん
だリフロー操作を使用して基板に取り付ける場合に発生
する。はんだリフローに関連する急速な温度上昇および
高い温度は、装置の湿気内容に応じて、プラスチックを
クラッキングさせるのに充分なものとなる。
入半導体装置における共通の問題である。この問題はい
くつかの要因の組合わせから生じる。１つの要因はプラ
スチック封止材料とリードフレームのフラグ（ｆｌａ
ｇ）との間の内部的な剥離である。前記フラグはダイを
支持する伝統的なリードフレームの板状部材である。該
フラグは、リードフレームの残りの部分と同様に、通常
銅、銅合金、あるいは鉄−ニッケル合金によって作製さ
れ、かつしたがって大部分の場合周囲を囲むモールド材
料またはプラスチックのものとは異なる熱膨脹係数（Ｃ
ＴＥ）を有している。このＣＴＥの不整合の結果、半導
体装置が温度変化を受けた場合にプラスチック−フラグ
の界面で応力（ｓｔｒｅｓｓ）が生じる。この応力は、
最大のしきい値に到達すると、プラスチック−フラグ界
面の剥離によって解除される。パッケージのクラックに
関与する他の要因は湿気の吸収である。プラスチック−
フラグの界面が剥離した後、外部環境から湿気がモール
ド材料を通って剥離した領域に拡散する。いったん湿気
がパッケージに累積すると、急速な温度上昇によってそ
の湿気が気化しかつ膨脹し、それによって前記剥離領域
内に内部圧力ポケットを生成する。この圧力および関連
する応力を解除するために、周囲のプラスチックがクラ
ッキングを生じる。パッケージのクラッキングが最も普
通に生じるのはユーザがプラスチック半導体装置をはん
だリフロー操作を使用して基板に取り付ける場合に発生
する。はんだリフローに関連する急速な温度上昇および
高い温度は、装置の湿気内容に応じて、プラスチックを
クラッキングさせるのに充分なものとなる。
【０００３】パッケージのクラッキングの問題を取り扱
うために数多くの現存する方法がある。１つの方法はド
ライパッキング（ｄｒｙ−ｐａｃｋｉｎｇ）であり、こ
れはプラスチック封止半導体装置を充分にベーキングし
て湿気内容を少なくしかつ装置を湿気に耐え得るポケッ
ト内にパッケージングすることを含む。装置のユーザは
次に該装置を、クラックを生じるのに充分な量の湿気が
外部環境への露出によってパッケージ内に吸収できる前
に、取り付ける。この方法は効果的であるが、半導体装
置のコストをかなり増大させる。さらに、装置のユーザ
は吸収された湿気がクラックの問題を生じさせるには不
充分であることを保証するために装置がどれだけ長く周
囲環境に露出されているかを追跡しなければならない。
うために数多くの現存する方法がある。１つの方法はド
ライパッキング（ｄｒｙ−ｐａｃｋｉｎｇ）であり、こ
れはプラスチック封止半導体装置を充分にベーキングし
て湿気内容を少なくしかつ装置を湿気に耐え得るポケッ
ト内にパッケージングすることを含む。装置のユーザは
次に該装置を、クラックを生じるのに充分な量の湿気が
外部環境への露出によってパッケージ内に吸収できる前
に、取り付ける。この方法は効果的であるが、半導体装
置のコストをかなり増大させる。さらに、装置のユーザ
は吸収された湿気がクラックの問題を生じさせるには不
充分であることを保証するために装置がどれだけ長く周
囲環境に露出されているかを追跡しなければならない。
【０００４】１つの知られた手法はフラグとプラスチッ
クとの間の接着を改善することによって内部剥離の可能
性を低減するよう試みている。例えば、いくつかの製造
者は接着を改善するためにフラグの金属面を「荒らす
（ｒｏｕｇｈｅｎｅｄ）」ようにしている。他の製造者
はアンカーメカニズムを提供するためにフラグ内に小さ
な穴（ｈｏｌｅｓ）またはディンプルを形成した。接着
を改善するために使用される他の手法はウィンドウ−フ
レーム型フラグ（ｗｉｎｄｏｗ−ｆｒａｍｅ ｆｌａ
ｇ）を使用することである。ウィンドウ−フレーム型フ
ラグは、中身のあるパドル（ｓｏｌｉｄ ｐａｄｄｌ
ｅ）であるよりはむしろ、多かれ少なかれダイを支持す
る中空のフレームである。
クとの間の接着を改善することによって内部剥離の可能
性を低減するよう試みている。例えば、いくつかの製造
者は接着を改善するためにフラグの金属面を「荒らす
（ｒｏｕｇｈｅｎｅｄ）」ようにしている。他の製造者
はアンカーメカニズムを提供するためにフラグ内に小さ
な穴（ｈｏｌｅｓ）またはディンプルを形成した。接着
を改善するために使用される他の手法はウィンドウ−フ
レーム型フラグ（ｗｉｎｄｏｗ−ｆｒａｍｅ ｆｌａ
ｇ）を使用することである。ウィンドウ−フレーム型フ
ラグは、中身のあるパドル（ｓｏｌｉｄ ｐａｄｄｌ
ｅ）であるよりはむしろ、多かれ少なかれダイを支持す
る中空のフレームである。
【０００５】
【発明が解決しようとする課題】上に述べた方法は、あ
る程度まで、プラスチック封止材料への良好な接着を提
供することによって剥離の可能性を低減する。同様に、
本発明も剥離の低減の利点を有するが、以前に用いられ
たことのない技術による。しかしながら、さらに、本発
明は上記方法が目指していない他の製造上の問題に向け
られており、すなわち半導体製造者がその製品の各々に
対し異なるまたはカスタム化されたリードフレームを使
用する必要性に向けられている。各々のダイの大きさお
よびダイの機能的なピンアウト（ｐｉｎ−ｏｕｔ）に対
し異なるリードフレームの設計を行なうことは部品（ｐ
ｉｅｃｅ−ｐａｒｔｓ）の大きな在庫を必要としかつ各
々の製品の導入の前に新しいリードフレームを設計する
ために付加的な時間および人間資源を必要とする。在庫
および設計に関連するコストに加えて、リードフレーム
自体のコストは望ましからず膨脹するが、それはコスト
を最小限に低下させるには容積が不充分なためである。
各々別個の機械加工（ｔｏｏｌｉｎｇ）を必要とする、
リードフレームに対するいくつかの小さな注文は同じ合
計数のリードフレームの１つの注文よりコストがかか
る。したがって、半導体製造者のコストはいくつかの異
なるダイの大きさに関して使用できるリードフレームの
設計を用いることにより大幅に低減できる。本発明はこ
の目標を種々のダイの大きさに使用できる半導体装置の
リードフレームを用いることにより達成し、一方同時に
パッケージのクラックの問題を緩和するためにリードフ
レームと封止材料との間の接着を改善する。
る程度まで、プラスチック封止材料への良好な接着を提
供することによって剥離の可能性を低減する。同様に、
本発明も剥離の低減の利点を有するが、以前に用いられ
たことのない技術による。しかしながら、さらに、本発
明は上記方法が目指していない他の製造上の問題に向け
られており、すなわち半導体製造者がその製品の各々に
対し異なるまたはカスタム化されたリードフレームを使
用する必要性に向けられている。各々のダイの大きさお
よびダイの機能的なピンアウト（ｐｉｎ−ｏｕｔ）に対
し異なるリードフレームの設計を行なうことは部品（ｐ
ｉｅｃｅ−ｐａｒｔｓ）の大きな在庫を必要としかつ各
々の製品の導入の前に新しいリードフレームを設計する
ために付加的な時間および人間資源を必要とする。在庫
および設計に関連するコストに加えて、リードフレーム
自体のコストは望ましからず膨脹するが、それはコスト
を最小限に低下させるには容積が不充分なためである。
各々別個の機械加工（ｔｏｏｌｉｎｇ）を必要とする、
リードフレームに対するいくつかの小さな注文は同じ合
計数のリードフレームの１つの注文よりコストがかか
る。したがって、半導体製造者のコストはいくつかの異
なるダイの大きさに関して使用できるリードフレームの
設計を用いることにより大幅に低減できる。本発明はこ
の目標を種々のダイの大きさに使用できる半導体装置の
リードフレームを用いることにより達成し、一方同時に
パッケージのクラックの問題を緩和するためにリードフ
レームと封止材料との間の接着を改善する。
【０００６】
【課題を解決するための手段および作用】本発明の１つ
の形態では、半導体装置はダイ受入れ領域を規定する複
数のリードおよび前記ダイ受入れ領域を横切るタイバー
を有する。前記ダイ受入れ領域におけるタイバー上に半
導体ダイが実装され、かつ前記ダイ受入れ領域における
タイバーによって支持される。前記ダイは前記複数のリ
ードに電気的に結合されかつパッケージ本体に封入され
る。本発明の他の形態では、超小型フラグ（ミニフラ
グ：ｍｉｎｉ−ｆｌａｇ）が前記タイバーに一体化され
それによって前記ミニフラグおよびタイバーが一緒にダ
イを支持する。本発明の範囲内にはまたこれらの半導体
装置を製作する方法が含まれる。
の形態では、半導体装置はダイ受入れ領域を規定する複
数のリードおよび前記ダイ受入れ領域を横切るタイバー
を有する。前記ダイ受入れ領域におけるタイバー上に半
導体ダイが実装され、かつ前記ダイ受入れ領域における
タイバーによって支持される。前記ダイは前記複数のリ
ードに電気的に結合されかつパッケージ本体に封入され
る。本発明の他の形態では、超小型フラグ（ミニフラ
グ：ｍｉｎｉ−ｆｌａｇ）が前記タイバーに一体化され
それによって前記ミニフラグおよびタイバーが一緒にダ
イを支持する。本発明の範囲内にはまたこれらの半導体
装置を製作する方法が含まれる。
【０００７】本発明のこれらおよび他の特徴は添付の図
面と共に以下の詳細な説明からさらに明瞭に理解される
であろう。図面は必ずしも実際の尺度どおりに描かれて
いないかもしれず、かつ特に説明していない本発明の他
の実施例があり得ることを指摘することは重要である。
面と共に以下の詳細な説明からさらに明瞭に理解される
であろう。図面は必ずしも実際の尺度どおりに描かれて
いないかもしれず、かつ特に説明していない本発明の他
の実施例があり得ることを指摘することは重要である。
【０００８】
【実施例】本発明はいくつかの異なるダイの大きさと共
に使用可能なものである、ユニバーサルリードフレーム
の属性をリードフレームと封止材料の間の剥離の低減の
利点と組合わせる。したがって、本発明はパッケージの
クラックの問題を緩和する。図１は、本発明の一実施例
の上から下を見た（トップ−ダウン：ｔｏｐ−ｄｏｗ
ｎ）平面図でこれらの利点を示す。半導体装置１０は複
数のリード１４および４つのタイバー１６を含むリード
フレーム１２の部分を有する。図１のリードフレーム１
２は部分的にのみ示されている。当業者が理解するよう
に、リード１４およびタイバー１６は伝統的なストリッ
プ型リードフレームの場合のように２つの対向するレー
ル（図示せず）へと伸びている。さらに、リードフレー
ム１２の全てのリードが図示されているわけではない。
しかしながら、本発明を理解する目的のために、残りの
部分は図示する必要がない。前記複数のリード１４のう
ちの各々は一緒になって装置内でダイ受入れ領域１８を
規定する内側リード部を有する。図１に示された特定の
リードフレームはＱＦＰ（ｑｕａｄ ｆｌａｔ ｐａｃ
ｋ）半導体パッケージにおいて使用するためのものであ
る。しかしながら、本明細書において後に明らかになる
ように、本発明はそのようなパッケージ形式に限定され
ないことを理解することが重要である。ＱＦＰ設計にお
いては、各々のタイバー１６は装置１０の角から発生し
かつダイ受入れ領域１８内に伸び、他のタイバーと共に
収斂して“Ｘ”字形状を形成する。１つの別の実施例で
は、タイバー１６はダイ受入れ領域の対向側から伸びて
図１の透視図から見たとき“＋”形状を形成する。
に使用可能なものである、ユニバーサルリードフレーム
の属性をリードフレームと封止材料の間の剥離の低減の
利点と組合わせる。したがって、本発明はパッケージの
クラックの問題を緩和する。図１は、本発明の一実施例
の上から下を見た（トップ−ダウン：ｔｏｐ−ｄｏｗ
ｎ）平面図でこれらの利点を示す。半導体装置１０は複
数のリード１４および４つのタイバー１６を含むリード
フレーム１２の部分を有する。図１のリードフレーム１
２は部分的にのみ示されている。当業者が理解するよう
に、リード１４およびタイバー１６は伝統的なストリッ
プ型リードフレームの場合のように２つの対向するレー
ル（図示せず）へと伸びている。さらに、リードフレー
ム１２の全てのリードが図示されているわけではない。
しかしながら、本発明を理解する目的のために、残りの
部分は図示する必要がない。前記複数のリード１４のう
ちの各々は一緒になって装置内でダイ受入れ領域１８を
規定する内側リード部を有する。図１に示された特定の
リードフレームはＱＦＰ（ｑｕａｄ ｆｌａｔ ｐａｃ
ｋ）半導体パッケージにおいて使用するためのものであ
る。しかしながら、本明細書において後に明らかになる
ように、本発明はそのようなパッケージ形式に限定され
ないことを理解することが重要である。ＱＦＰ設計にお
いては、各々のタイバー１６は装置１０の角から発生し
かつダイ受入れ領域１８内に伸び、他のタイバーと共に
収斂して“Ｘ”字形状を形成する。１つの別の実施例で
は、タイバー１６はダイ受入れ領域の対向側から伸びて
図１の透視図から見たとき“＋”形状を形成する。
【０００９】タイバー１６上には半導体ダイ２０が装着
されている。図２の装置１０の断面図に示されている、
伝統的なダイ取付け接着剤２１が使用されてダイ２０を
タイバー１６に装着する。ダイ２０は典型的には、マイ
クロプロセッサ、メモリ、アナログ装置、その他のよう
な、シリコンまたは他の半導体基板上に製作される、集
積回路である。ダイ２０は複数の導電性ボンディングパ
ッド２２を含み、該導電性ボンディングパッド２２はダ
イの種々の導電層（図示せず）を介して集積回路の各部
に電気的にアクセスするために使用される。該回路に対
する電気的なアクセス可能性は伝統的なワイヤボンド２
４およびリード１４の組合わせによって外部に拡張され
る。ワイヤボンド２４は電気的にボンディングパッド２
２をそれぞれのリード１４に結合する。図２に示される
ように、リード１４はパッケージ本体２８の外側に伸び
て最終的な装置のユーザに外部的なアクセス可能性を提
供する。
されている。図２の装置１０の断面図に示されている、
伝統的なダイ取付け接着剤２１が使用されてダイ２０を
タイバー１６に装着する。ダイ２０は典型的には、マイ
クロプロセッサ、メモリ、アナログ装置、その他のよう
な、シリコンまたは他の半導体基板上に製作される、集
積回路である。ダイ２０は複数の導電性ボンディングパ
ッド２２を含み、該導電性ボンディングパッド２２はダ
イの種々の導電層（図示せず）を介して集積回路の各部
に電気的にアクセスするために使用される。該回路に対
する電気的なアクセス可能性は伝統的なワイヤボンド２
４およびリード１４の組合わせによって外部に拡張され
る。ワイヤボンド２４は電気的にボンディングパッド２
２をそれぞれのリード１４に結合する。図２に示される
ように、リード１４はパッケージ本体２８の外側に伸び
て最終的な装置のユーザに外部的なアクセス可能性を提
供する。
【００１０】本発明の一実施例によれば、タイバー１６
は各々異なる幅を有する２つの区別可能な部分を有して
いる。第１の幅を有する第１の部分１５はレール（図示
せず）からダイ受入れ領域１８へと伸びている。第２の
部分１７は実際にダイ２０を支持する。各々第２の幅を
有する部分１７は前記第１の幅より大きい。本発明の１
つの実施例においては、各々の第１の部分１５の幅は
０．２〜０．３ｍｍ（８〜１２ミル）のオーダであり、
一方各々の第２の部分の幅は１．０〜１．５ｍｍ（４０
〜６０ミル）である。２つの異なる幅を有する理由はダ
イ２０がより狭いタイバーによって支持できないことで
はない。図３において後に明らかになるように、適切な
ダイ支持強度および安定性を確立するのはタイバーの形
状構造であって幅ではない。異なる幅を有する２つのタ
イバー部分が使用される理由は「ショルダー部（ｓｈｏ
ｕｌｄｅｒｓ）」１９を与えるためである。ショルダー
部１９はダイ２０をタイバー上に整列させるために使用
される基準点を提供する。視覚をベースとしたダイボン
ディング機器にによって容易にショルダー部１９を位置
決めすることができ、それによってダイ２０のタイバー
の上への正確な配置が可能になる。図示の如く、各ショ
ルダー部１９はダイ２０の側部とほぼ平行である。図３
において明らかになるように、ショルダー部１９以外の
特徴部分を使用してダイの実装を容易に可能とすること
ができる。しかしながら、そのようなダイ整列機能を使
用することは本発明の本質的な点ではないことを理解す
ることが重要である。
は各々異なる幅を有する２つの区別可能な部分を有して
いる。第１の幅を有する第１の部分１５はレール（図示
せず）からダイ受入れ領域１８へと伸びている。第２の
部分１７は実際にダイ２０を支持する。各々第２の幅を
有する部分１７は前記第１の幅より大きい。本発明の１
つの実施例においては、各々の第１の部分１５の幅は
０．２〜０．３ｍｍ（８〜１２ミル）のオーダであり、
一方各々の第２の部分の幅は１．０〜１．５ｍｍ（４０
〜６０ミル）である。２つの異なる幅を有する理由はダ
イ２０がより狭いタイバーによって支持できないことで
はない。図３において後に明らかになるように、適切な
ダイ支持強度および安定性を確立するのはタイバーの形
状構造であって幅ではない。異なる幅を有する２つのタ
イバー部分が使用される理由は「ショルダー部（ｓｈｏ
ｕｌｄｅｒｓ）」１９を与えるためである。ショルダー
部１９はダイ２０をタイバー上に整列させるために使用
される基準点を提供する。視覚をベースとしたダイボン
ディング機器にによって容易にショルダー部１９を位置
決めすることができ、それによってダイ２０のタイバー
の上への正確な配置が可能になる。図示の如く、各ショ
ルダー部１９はダイ２０の側部とほぼ平行である。図３
において明らかになるように、ショルダー部１９以外の
特徴部分を使用してダイの実装を容易に可能とすること
ができる。しかしながら、そのようなダイ整列機能を使
用することは本発明の本質的な点ではないことを理解す
ることが重要である。
【００１１】図１は、装置１０の万能の面を示してい
る。リードフレーム１２のタイバー１６の形状構造によ
り、いくつかの異なる半導体ダイの大きさおよび形状の
ものを使用できる。従来の装置は典型的には半導体ダイ
が装着されるフラグを有するリードフレームを使用す
る。該フラグはダイよりやや大きく製作され大きなダイ
ボンディング領域を提供し、それによってダイとフラグ
との間の接着を最大にする。そのようなフラグを使用す
る場合に、半導体製造者はどのダイが装置に使用できる
かを制約する。したがって、異なるダイの形状および寸
法に対し、製造者は新しいリードフレームを設計しなけ
ればならない。前に述べたように、新しい設計は製品の
導入を遅らせかつ製造コストを追加する。
る。リードフレーム１２のタイバー１６の形状構造によ
り、いくつかの異なる半導体ダイの大きさおよび形状の
ものを使用できる。従来の装置は典型的には半導体ダイ
が装着されるフラグを有するリードフレームを使用す
る。該フラグはダイよりやや大きく製作され大きなダイ
ボンディング領域を提供し、それによってダイとフラグ
との間の接着を最大にする。そのようなフラグを使用す
る場合に、半導体製造者はどのダイが装置に使用できる
かを制約する。したがって、異なるダイの形状および寸
法に対し、製造者は新しいリードフレームを設計しなけ
ればならない。前に述べたように、新しい設計は製品の
導入を遅らせかつ製造コストを追加する。
【００１２】本発明に係わる装置は伝統的な方法と比較
して多くの新しいリードフレームの設計を行なう必要を
除去する。図１に示されるように、装置１０はフラグを
使用しない。代わりに、ダイ２０はタイバー１６の上に
着座している。タイバー１６の形状構造により、ほぼ任
意の大きさおよび形状のダイをサポートできる。ダイ２
０のダイ寸法および形状の制約はダイ受入れ領域１８を
規定するリード１４の内側部分によって生じる。リード
フレーム１２と共に使用するダイの寸法への他の制約は
ワイヤボンドの長さである。ダイの寸法が小さくになる
に応じて、ダイをリード１４に電気的に接続するのに必
要なワイヤボンド２４の長さは増大する。したがって、
ワイヤボンドの長さに対する製造者の上限もまたダイの
寸法の下限を設定することになる。
して多くの新しいリードフレームの設計を行なう必要を
除去する。図１に示されるように、装置１０はフラグを
使用しない。代わりに、ダイ２０はタイバー１６の上に
着座している。タイバー１６の形状構造により、ほぼ任
意の大きさおよび形状のダイをサポートできる。ダイ２
０のダイ寸法および形状の制約はダイ受入れ領域１８を
規定するリード１４の内側部分によって生じる。リード
フレーム１２と共に使用するダイの寸法への他の制約は
ワイヤボンドの長さである。ダイの寸法が小さくになる
に応じて、ダイをリード１４に電気的に接続するのに必
要なワイヤボンド２４の長さは増大する。したがって、
ワイヤボンドの長さに対する製造者の上限もまたダイの
寸法の下限を設定することになる。
【００１３】ダイの寸法への他の制約はタイバーの特徴
形状によって生じ得る。例えば、もしショルダー部１９
または他のアライメント用の特徴部が使用されれば、該
アライメント用の特徴部をカバーするタイバー上にダイ
を装着することはそれらの初期目的を破壊するかもしれ
ない。しかしながら、ショルダー部または他のアライメ
ント用特徴部の使用は種々のダイ寸法が使用されること
を禁止しない。前記アライメント用特徴部からダイへの
距離は異なるダイ寸法によって変化するかもしれない
が、それでも同じリードフレーム設計に対しいくつかの
異なるダイ寸法を使用できる。例えば、ダイ２０より小
さなダイ寸法もタイバー１６上に装着できる。ダイ寸法
を制約する他のタイバーの特徴部は、図１に示されるダ
ウンセット（ｄｏｗｎ−ｓｅｔ）領域２６のような、ダ
ウンセット領域であろう。タイバーの部分１５はほぼリ
ード１４と平面になっており、一方部分１７はダウンセ
ット領域２６の結果としてより低い面にある。ダウンセ
ットの特徴部はまた、図１の２−２線に沿った、パッケ
ージングされた装置１０の断面図である、図２に示され
ている。ダウンセットされたタイバーが使用されてリー
ドと比較してダイの位置を低くしワイヤボンディングが
容易に可能となるようにする。もしタイバー１６がダウ
ンセット領域を含むよう設計されれば、ダイ２０の大き
さは、該ダイを同一平面にない（ｎｏｎ−ｃｏｐｌａｎ
ａｒ）タイバー上に実装することを避けるためダウンセ
ット領域内の範囲に制限される。
形状によって生じ得る。例えば、もしショルダー部１９
または他のアライメント用の特徴部が使用されれば、該
アライメント用の特徴部をカバーするタイバー上にダイ
を装着することはそれらの初期目的を破壊するかもしれ
ない。しかしながら、ショルダー部または他のアライメ
ント用特徴部の使用は種々のダイ寸法が使用されること
を禁止しない。前記アライメント用特徴部からダイへの
距離は異なるダイ寸法によって変化するかもしれない
が、それでも同じリードフレーム設計に対しいくつかの
異なるダイ寸法を使用できる。例えば、ダイ２０より小
さなダイ寸法もタイバー１６上に装着できる。ダイ寸法
を制約する他のタイバーの特徴部は、図１に示されるダ
ウンセット（ｄｏｗｎ−ｓｅｔ）領域２６のような、ダ
ウンセット領域であろう。タイバーの部分１５はほぼリ
ード１４と平面になっており、一方部分１７はダウンセ
ット領域２６の結果としてより低い面にある。ダウンセ
ットの特徴部はまた、図１の２−２線に沿った、パッケ
ージングされた装置１０の断面図である、図２に示され
ている。ダウンセットされたタイバーが使用されてリー
ドと比較してダイの位置を低くしワイヤボンディングが
容易に可能となるようにする。もしタイバー１６がダウ
ンセット領域を含むよう設計されれば、ダイ２０の大き
さは、該ダイを同一平面にない（ｎｏｎ−ｃｏｐｌａｎ
ａｒ）タイバー上に実装することを避けるためダウンセ
ット領域内の範囲に制限される。
【００１４】図２の断面図は装置１０がまた従来のリー
ドフレームおよびフラグを使用する装置と比較した場合
にパッケージの剥離にどのようにしてより耐えられるか
を理解する上での助けとなる。装置１０は、図２に示さ
れるように、プラスチック樹脂パッケージ本体２８内に
パッケージングされている。パッケージ本体２８は伝統
的なプラスチック封止方法を使用して装置の回りに形成
されている。しかしながら、伝統的なプラスチックパッ
ケージと異なり、パッケージ本体２８はクラックの可能
性が少ないが、それはダイ２０がタイバー１６によって
支持されているからである。（図２においては、１つの
タイバーのみがダイを支持しているように見えている
が、それはこの断面図が全てのタイバーが１つの点に収
斂した場所に沿っているからである。）パッケージ本体
２８がクラックを受けにくい理由はプラスチック封止材
料とダイ支持部（この場合、タイバー１６）との間の合
計の界面領域が従来の装置の界面領域よりもずっと小さ
いからである。この説明のため、ダイ支持部材とプラス
チックとの間の界面（ｉｎｔｅｒｆａｃｅ）はプラスチ
ック−フラグ界面であるよりはむしろプラスチック−金
属界面と称され、それは本発明の全ての実施例がフラグ
を有するわけではないからである。フラグを使用する従
来の装置においては、ダイ受入れ領域内のプラスチック
−金属界面は、ダイの面積よりやや大きな、フラグの領
域に等しい。これに対し、装置１０においては、プラス
チック−金属界面領域はかなり小さく、タイバーの表面
領域に等しい。
ドフレームおよびフラグを使用する装置と比較した場合
にパッケージの剥離にどのようにしてより耐えられるか
を理解する上での助けとなる。装置１０は、図２に示さ
れるように、プラスチック樹脂パッケージ本体２８内に
パッケージングされている。パッケージ本体２８は伝統
的なプラスチック封止方法を使用して装置の回りに形成
されている。しかしながら、伝統的なプラスチックパッ
ケージと異なり、パッケージ本体２８はクラックの可能
性が少ないが、それはダイ２０がタイバー１６によって
支持されているからである。（図２においては、１つの
タイバーのみがダイを支持しているように見えている
が、それはこの断面図が全てのタイバーが１つの点に収
斂した場所に沿っているからである。）パッケージ本体
２８がクラックを受けにくい理由はプラスチック封止材
料とダイ支持部（この場合、タイバー１６）との間の合
計の界面領域が従来の装置の界面領域よりもずっと小さ
いからである。この説明のため、ダイ支持部材とプラス
チックとの間の界面（ｉｎｔｅｒｆａｃｅ）はプラスチ
ック−フラグ界面であるよりはむしろプラスチック−金
属界面と称され、それは本発明の全ての実施例がフラグ
を有するわけではないからである。フラグを使用する従
来の装置においては、ダイ受入れ領域内のプラスチック
−金属界面は、ダイの面積よりやや大きな、フラグの領
域に等しい。これに対し、装置１０においては、プラス
チック−金属界面領域はかなり小さく、タイバーの表面
領域に等しい。
【００１５】装置１０および本発明の他の実施例におけ
るパッケージのクラッキング性能の改善は改良された接
着特性に起因する。前に述べたように、伝統的には剥離
はフラグおよびプラスチックパッケージ材料の間に発生
し、それはリードフレーム金属と従来のプラスチック封
止材料との間の本質的に貧弱な接着および高い応力のた
めである。本発明はプラスチック−金属界面領域を最小
にすることによって剥離の問題を改善し、それによって
剥離の可能性のある面積を最小化する。リードフレーム
とプラスチックとの間の界面領域を低減することにより
プラスチックパッケージと半導体ダイの界面との間の界
面領域、ここではプラスチック−ダイ界面と称される、
が増大する。プラスチック−ダイ界面領域の増大は有利
であるが、それはプラスチック封止材料とシリコン（最
も一般的な半導体ダイ材料）の間の接着はプラスチック
およびダイ部分のリードフレーム金属との間の接着より
も強いからである。したがって、剥離はプラスチック−
金属界面よりもプラスチック−ダイ界面においてより起
こり難くなる。
るパッケージのクラッキング性能の改善は改良された接
着特性に起因する。前に述べたように、伝統的には剥離
はフラグおよびプラスチックパッケージ材料の間に発生
し、それはリードフレーム金属と従来のプラスチック封
止材料との間の本質的に貧弱な接着および高い応力のた
めである。本発明はプラスチック−金属界面領域を最小
にすることによって剥離の問題を改善し、それによって
剥離の可能性のある面積を最小化する。リードフレーム
とプラスチックとの間の界面領域を低減することにより
プラスチックパッケージと半導体ダイの界面との間の界
面領域、ここではプラスチック−ダイ界面と称される、
が増大する。プラスチック−ダイ界面領域の増大は有利
であるが、それはプラスチック封止材料とシリコン（最
も一般的な半導体ダイ材料）の間の接着はプラスチック
およびダイ部分のリードフレーム金属との間の接着より
も強いからである。したがって、剥離はプラスチック−
金属界面よりもプラスチック−ダイ界面においてより起
こり難くなる。
【００１６】本発明の好ましい実施例によれば、タイバ
ーまたはダイ支持部材の全面積はプラスチック−ダイ界
面領域を低減するために最小にされる。合計のタイバー
またはダイ支持領域を低減するために、個々のタイバー
の幅は最小にされる。従来のパッケージにおいては、フ
ラグを支持するために使用されるタイバーの幅は約０．
２０〜０．６５ｍｍ（８〜１６ミル）の範囲におよび、
通常０．４〜０．５ｍｍ（１５〜２０ミル）とされる。
そのようなタイバーの幅は本発明において使用するのに
充分適したものである。しかしながら、図１を参照して
前に説明したように、タイバーをやや広くすることにつ
いて有利な理由がある。図１に示されるように、タイバ
ーはダイのアライメントの目的でショルダーを生成する
ために広くされる。上に述べた標準的なタイバーの幅か
らタイバーを広くするさらに他の理由はダイ取付けプロ
セスに関係している。
ーまたはダイ支持部材の全面積はプラスチック−ダイ界
面領域を低減するために最小にされる。合計のタイバー
またはダイ支持領域を低減するために、個々のタイバー
の幅は最小にされる。従来のパッケージにおいては、フ
ラグを支持するために使用されるタイバーの幅は約０．
２０〜０．６５ｍｍ（８〜１６ミル）の範囲におよび、
通常０．４〜０．５ｍｍ（１５〜２０ミル）とされる。
そのようなタイバーの幅は本発明において使用するのに
充分適したものである。しかしながら、図１を参照して
前に説明したように、タイバーをやや広くすることにつ
いて有利な理由がある。図１に示されるように、タイバ
ーはダイのアライメントの目的でショルダーを生成する
ために広くされる。上に述べた標準的なタイバーの幅か
らタイバーを広くするさらに他の理由はダイ取付けプロ
セスに関係している。
【００１７】ダイ部分の半導体ダイはダイ取付け用エポ
キシ（銀充填エポキシのような）を使用して伝統的な装
置のフラグに取付けられる。伝統的には、ダイエポキシ
はボイドなしにかつダイのエッジの回りに適切な程度の
フィレット（ｆｉｌｌｅｔ）を備えるようダイをフラグ
に適切に取付けるよう設計された所定のドットまたはラ
インパターンでフラグ上に施される。本発明において
は、タイバーの幅は製造者の現存するダイ取付けプロセ
スおよび機器に適合するよう選択するのが好都合であろ
う。例えば、ある特定のエポキシ塗布システムは、材料
を施すために使用されるシリンジの大きさに基づき、そ
れが施すことができるエポキシの量に関して下限を有す
るかもしれない。１つの例示として、システムが施すこ
とができる最も小さいエポキシの「ドット」は直径が約
０．４〜０．５ｍｍ（１５〜２０ミル）である。ダイを
ダイ支持部材に押圧することにより、エポキシは広が
る。したがって、タイバーのエッジを越えてダイ取付け
材料がオーバフローすることを防止するため、本発明の
１つの実施方法としてダイ取付け材料の広がりを包含す
るために充分な広さのタイバーの幅を選択することがで
きる。
キシ（銀充填エポキシのような）を使用して伝統的な装
置のフラグに取付けられる。伝統的には、ダイエポキシ
はボイドなしにかつダイのエッジの回りに適切な程度の
フィレット（ｆｉｌｌｅｔ）を備えるようダイをフラグ
に適切に取付けるよう設計された所定のドットまたはラ
インパターンでフラグ上に施される。本発明において
は、タイバーの幅は製造者の現存するダイ取付けプロセ
スおよび機器に適合するよう選択するのが好都合であろ
う。例えば、ある特定のエポキシ塗布システムは、材料
を施すために使用されるシリンジの大きさに基づき、そ
れが施すことができるエポキシの量に関して下限を有す
るかもしれない。１つの例示として、システムが施すこ
とができる最も小さいエポキシの「ドット」は直径が約
０．４〜０．５ｍｍ（１５〜２０ミル）である。ダイを
ダイ支持部材に押圧することにより、エポキシは広が
る。したがって、タイバーのエッジを越えてダイ取付け
材料がオーバフローすることを防止するため、本発明の
１つの実施方法としてダイ取付け材料の広がりを包含す
るために充分な広さのタイバーの幅を選択することがで
きる。
【００１８】好ましい実施例では、ダイ取付け材料はタ
イバー毎に単一行のドットを有するＸ形状ドットパター
ンで施される。数多くの商業的に入手可能なダイ取付け
塗布システムにおいては、塗布用のシリンジの直径は
０．４〜０．５ｍｍ（１５〜２０ミル）のオーダであ
る。粘度（Ｖｉｓｃｏｓｉｔｙ）、ダイ接合圧力、温
度、および他のプロセスパラメータはダイの接合の間に
ダイ取付け材料の広がりの程度に影響を与える。しかし
ながら、Ｘ形状パターンの単一行のドットを用いること
により、大部分の商業的に入手可能な塗布システムを使
用してもダイ取付け材料の広がりは容易に１．５ｍｍ
（６０ミル）のタイバー幅に含めることができる。製造
プロセス、材料、および塗布システム機器が進化するに
応じて、これらの塗布システムと共により小さなタイバ
ー幅を使用できることが可能になるものと思われる。さ
らに、そのような塗布の限界を持たない他のダイ取付け
方法をより狭いタイバーに対して使用できる。例えば、
ダイは接着テープを使用してタイバーに取付けることが
できる。したがって、本発明は合計の金属−プラスチッ
ク界面領域が従来技術の装置よりもずっと小さいから、
パッケージのクラックへの耐性を維持しながら、０．２
ｍｍ（８ミル）のオーダのより標準的なタイバー幅から
１．５ｍｍ（６０ミル）のより広い幅までの任意の範囲
のタイバー幅を使用して実施できる。金属−プラスチッ
ク界面領域を最小にするためには、これらの幅の範囲は
装置のタイバーの最も広い部分を表わすべきである。し
たがって、本発明の好ましい実施例による、最大のタイ
バー幅は約１．６ｍｍ（６３ミル）より小さくされる。
イバー毎に単一行のドットを有するＸ形状ドットパター
ンで施される。数多くの商業的に入手可能なダイ取付け
塗布システムにおいては、塗布用のシリンジの直径は
０．４〜０．５ｍｍ（１５〜２０ミル）のオーダであ
る。粘度（Ｖｉｓｃｏｓｉｔｙ）、ダイ接合圧力、温
度、および他のプロセスパラメータはダイの接合の間に
ダイ取付け材料の広がりの程度に影響を与える。しかし
ながら、Ｘ形状パターンの単一行のドットを用いること
により、大部分の商業的に入手可能な塗布システムを使
用してもダイ取付け材料の広がりは容易に１．５ｍｍ
（６０ミル）のタイバー幅に含めることができる。製造
プロセス、材料、および塗布システム機器が進化するに
応じて、これらの塗布システムと共により小さなタイバ
ー幅を使用できることが可能になるものと思われる。さ
らに、そのような塗布の限界を持たない他のダイ取付け
方法をより狭いタイバーに対して使用できる。例えば、
ダイは接着テープを使用してタイバーに取付けることが
できる。したがって、本発明は合計の金属−プラスチッ
ク界面領域が従来技術の装置よりもずっと小さいから、
パッケージのクラックへの耐性を維持しながら、０．２
ｍｍ（８ミル）のオーダのより標準的なタイバー幅から
１．５ｍｍ（６０ミル）のより広い幅までの任意の範囲
のタイバー幅を使用して実施できる。金属−プラスチッ
ク界面領域を最小にするためには、これらの幅の範囲は
装置のタイバーの最も広い部分を表わすべきである。し
たがって、本発明の好ましい実施例による、最大のタイ
バー幅は約１．６ｍｍ（６３ミル）より小さくされる。
【００１９】ダイの寸法が減少するに応じて、ダイとプ
ラスチックとの間の接着領域が減少し、それによってダ
イを支持するために使用されるタイバーができるだけ狭
く製作されても、ダイとプラスチックとの間の接着はパ
ッケージのクラックに耐えるには不充分なものであるか
もしれないことに注目すべきである。とはいえダイの大
きさが減少すると、パッケージの全体の応力も減少す
る。このことは、パッケージのクラックを防止するため
に、本発明は（本発明の利益を受けながら全ての寸法の
ダイを使用できるが）比較的大きなダイに対してより効
果的であることを示している。一例として、本発明は
３．８ｍｍ（１５０ミル）四方（３．８ｍｍｓｑｕａｒ
ｅ）またはそれ以上の面積を有するダイに対しかつ好ま
しくは６．５ｍｍ（２５０ミル）四方またはそれ以上の
面積を有するダイに対し非常に適していることが分か
る。上に特定したこの大きさのダイ領域およびタイバー
幅を用いることによって、ダイとプラスチックパッケー
ジとの間の境界または界面部分の面積は金属のタイバー
とプラスチックパッケージの境界または界面部分の面積
より大きいかあるいは等しくなる。したがって、本発明
を実施する上でタイバー幅を重要な寸法として規定する
よりはむしろ、合計のダイ−プラスチック界面領域と金
属−プラスチック界面領域を比較することも重要であ
る。一般に、ダイ−プラスチック界面領域は（リードと
プラスチックとの間の界面を除き）金属−プラスチック
界面領域よりも大きくすべきである。好ましい実施例で
は、前記ダイ−プラスチック界面領域は金属−プラスチ
ック界面領域の２倍より大きい。
ラスチックとの間の接着領域が減少し、それによってダ
イを支持するために使用されるタイバーができるだけ狭
く製作されても、ダイとプラスチックとの間の接着はパ
ッケージのクラックに耐えるには不充分なものであるか
もしれないことに注目すべきである。とはいえダイの大
きさが減少すると、パッケージの全体の応力も減少す
る。このことは、パッケージのクラックを防止するため
に、本発明は（本発明の利益を受けながら全ての寸法の
ダイを使用できるが）比較的大きなダイに対してより効
果的であることを示している。一例として、本発明は
３．８ｍｍ（１５０ミル）四方（３．８ｍｍｓｑｕａｒ
ｅ）またはそれ以上の面積を有するダイに対しかつ好ま
しくは６．５ｍｍ（２５０ミル）四方またはそれ以上の
面積を有するダイに対し非常に適していることが分か
る。上に特定したこの大きさのダイ領域およびタイバー
幅を用いることによって、ダイとプラスチックパッケー
ジとの間の境界または界面部分の面積は金属のタイバー
とプラスチックパッケージの境界または界面部分の面積
より大きいかあるいは等しくなる。したがって、本発明
を実施する上でタイバー幅を重要な寸法として規定する
よりはむしろ、合計のダイ−プラスチック界面領域と金
属−プラスチック界面領域を比較することも重要であ
る。一般に、ダイ−プラスチック界面領域は（リードと
プラスチックとの間の界面を除き）金属−プラスチック
界面領域よりも大きくすべきである。好ましい実施例で
は、前記ダイ−プラスチック界面領域は金属−プラスチ
ック界面領域の２倍より大きい。
【００２０】図３は、リードフレーム３０の一部をトッ
プダウン平面図で示す。リードフレーム３０は本発明に
よる半導体装置において使用できる種々の特徴を有して
いる。同様に、リードフレーム３０は図１のリードフレ
ーム１２と共通の数多くの特徴を有している。したがっ
て、これらの図面の各々における同じ参照数字は同じま
たは同様の要素を表わしている。リードフレーム３０の
タイバー３２はダイ受入れ領域１８にわたり伸びてＸ形
状のダイ支持部を形成している（図３では半導体ダイは
図示されていない）。図１のタイバー１６と異なり、各
タイバー３２はダイ受入れ領域１８にわたり実質的に一
定の幅を有しており、タイバー３２の幅はタイバー１６
のものより小さい。タイバー１６に対しより狭いタイバ
ー３２を使用する利点はタイバー３２によりより小さな
プラスチック−金属界面領域が生じ、それによって剥離
およびパッケージのクラックの可能性を低下させる。こ
れに対し、タイバー３２はダイのアライメントを助ける
ためのショルダーを持たない。しかしながら、他の特徴
もダイの装着を助けるためにタイバー３２に導入するこ
とができる。これに適した二三の可能な形式の特徴が図
３においてアライメント用特徴部３４，３５，３６およ
び３７として示されている。アライメント用特徴部はタ
イバー３２の各々に含まれ実施できる種々の形式のアラ
イメント用特徴部を表わしている。しかしながら、任意
の数のタイバーに任意の数のまたは任意の形式のアライ
メント用特徴部を導入できることに注目することが重要
である。図３はまたリードフレーム３０の万能の特性を
示しており、（ライン３８および３９として点線で表わ
された）２つの異なるダイの大きさを同じリードフレー
ムと組合わせて使用できることを示している。
プダウン平面図で示す。リードフレーム３０は本発明に
よる半導体装置において使用できる種々の特徴を有して
いる。同様に、リードフレーム３０は図１のリードフレ
ーム１２と共通の数多くの特徴を有している。したがっ
て、これらの図面の各々における同じ参照数字は同じま
たは同様の要素を表わしている。リードフレーム３０の
タイバー３２はダイ受入れ領域１８にわたり伸びてＸ形
状のダイ支持部を形成している（図３では半導体ダイは
図示されていない）。図１のタイバー１６と異なり、各
タイバー３２はダイ受入れ領域１８にわたり実質的に一
定の幅を有しており、タイバー３２の幅はタイバー１６
のものより小さい。タイバー１６に対しより狭いタイバ
ー３２を使用する利点はタイバー３２によりより小さな
プラスチック−金属界面領域が生じ、それによって剥離
およびパッケージのクラックの可能性を低下させる。こ
れに対し、タイバー３２はダイのアライメントを助ける
ためのショルダーを持たない。しかしながら、他の特徴
もダイの装着を助けるためにタイバー３２に導入するこ
とができる。これに適した二三の可能な形式の特徴が図
３においてアライメント用特徴部３４，３５，３６およ
び３７として示されている。アライメント用特徴部はタ
イバー３２の各々に含まれ実施できる種々の形式のアラ
イメント用特徴部を表わしている。しかしながら、任意
の数のタイバーに任意の数のまたは任意の形式のアライ
メント用特徴部を導入できることに注目することが重要
である。図３はまたリードフレーム３０の万能の特性を
示しており、（ライン３８および３９として点線で表わ
された）２つの異なるダイの大きさを同じリードフレー
ムと組合わせて使用できることを示している。
【００２１】また、図３に示されているように、ダイの
角部はタイバーに一致している。このアライメントはパ
ッケージングされた装置のダイの角部における応力の集
中を低減するものと考えられ、それはダイの鋭い角部が
完全に露出されておらず、むしろそれらはタイバーによ
って下から保護されるからである。
角部はタイバーに一致している。このアライメントはパ
ッケージングされた装置のダイの角部における応力の集
中を低減するものと考えられ、それはダイの鋭い角部が
完全に露出されておらず、むしろそれらはタイバーによ
って下から保護されるからである。
【００２２】本発明の半導体装置における付加的なダイ
支持およびダイ取付け領域のために、「ミニフラグ（ｍ
ｉｎｉ−ｆｌａｇ）」をタイバーに導入することができ
る。図４は、トップダウン平面図で、そのようなミニフ
ラグ４２を有するリードフレーム４０の一部を示してい
る。ミニフラグ４２はミリフラグとプラスチック封止材
料（図示せず）の間の合計の境界面積を伝統的な装置の
ものより小さく保つために半導体ダイ（ライン４４とし
て点線で示されている）よりも面積が小さく保たれてい
る。リードフレーム４０のタイバーの寸法は上に述べた
ものと同じである。ミニフラグの寸法は特定の製造者の
プロセスおよび信頼性の要求に合致するよう最適化する
ことができる。しかしながら、一般的な基準として、ミ
ニフラグ４２の面積はそこに装着される半導体ダイの面
積の５０パーセントより小さくすべきである。しかしな
がら、ミニフラグと特定のダイの相対的な面積はいくつ
かの半導体ダイに対して適合できるが他のものには適合
できないかもしれない。ミニフラグ４２をどれだけ大き
くあるいはどれだけ小さく作るかを決定する上で、ミニ
フラグの寸法が増大するに応じて、プラスチック−金属
境界面積は増大しかつその結果剥離およびパッケージの
クラックの可能性が増大することを考慮しておくことが
重要である。図５は、本発明に係わる半導体装置４５に
導入されたリードフレーム４０の断面図である。装置４
５の他の要素は前の実施例に関して説明した他の要素と
同じまたは同様のものであり、かつしたがって同じ参照
数字が付されている。
支持およびダイ取付け領域のために、「ミニフラグ（ｍ
ｉｎｉ−ｆｌａｇ）」をタイバーに導入することができ
る。図４は、トップダウン平面図で、そのようなミニフ
ラグ４２を有するリードフレーム４０の一部を示してい
る。ミニフラグ４２はミリフラグとプラスチック封止材
料（図示せず）の間の合計の境界面積を伝統的な装置の
ものより小さく保つために半導体ダイ（ライン４４とし
て点線で示されている）よりも面積が小さく保たれてい
る。リードフレーム４０のタイバーの寸法は上に述べた
ものと同じである。ミニフラグの寸法は特定の製造者の
プロセスおよび信頼性の要求に合致するよう最適化する
ことができる。しかしながら、一般的な基準として、ミ
ニフラグ４２の面積はそこに装着される半導体ダイの面
積の５０パーセントより小さくすべきである。しかしな
がら、ミニフラグと特定のダイの相対的な面積はいくつ
かの半導体ダイに対して適合できるが他のものには適合
できないかもしれない。ミニフラグ４２をどれだけ大き
くあるいはどれだけ小さく作るかを決定する上で、ミニ
フラグの寸法が増大するに応じて、プラスチック−金属
境界面積は増大しかつその結果剥離およびパッケージの
クラックの可能性が増大することを考慮しておくことが
重要である。図５は、本発明に係わる半導体装置４５に
導入されたリードフレーム４０の断面図である。装置４
５の他の要素は前の実施例に関して説明した他の要素と
同じまたは同様のものであり、かつしたがって同じ参照
数字が付されている。
【００２３】ミニフラグの使用は依然として本発明に係
わる半導体装置の万能性を維持するが、それは数多くの
異なるダイ寸法を同じリードフレームによって使用でき
るからである。本発明に係わるミニフラグを使用する半
導体装置はフラグ寸法、かつまたフラグの形状に対する
従来の制約を除去する。例えば、図６に示されるよう
に、リードフレーム５０の一部（部分的にのみ示されて
いる）はより大きなダイ（ライン５４によって点線で示
されている）を支持するために丸いミニフラグ５２を含
むことができる。
わる半導体装置の万能性を維持するが、それは数多くの
異なるダイ寸法を同じリードフレームによって使用でき
るからである。本発明に係わるミニフラグを使用する半
導体装置はフラグ寸法、かつまたフラグの形状に対する
従来の制約を除去する。例えば、図６に示されるよう
に、リードフレーム５０の一部（部分的にのみ示されて
いる）はより大きなダイ（ライン５４によって点線で示
されている）を支持するために丸いミニフラグ５２を含
むことができる。
【００２４】ミニフラグはまた、例えば図７に示される
ような、４個より少ないタイバーを使用する半導体装置
と組合わせて使用することができる。リードフレーム６
０（一部のみが示されている）は複数のリード６２を有
し、その内側部分はダイ受入れ領域６３を規定する。ダ
イ受入れ領域６３にわたり２つのタイバー６４が延びて
いる。ダイ受入れ領域の両反対側から延びている２つの
タイバーを含むリードフレームはＰＤＩＰ（プラスチッ
ク・デュアルインライン）装置において最も一般的に使
用されている。前のリードフレームの図示のごとく、リ
ードフレーム６０の全ての部分が示されているわけでは
ない。例えば、当業者はタイバーおよびリードはリード
フレーム・ストリップのレールに延びていることを理解
するだろうが、該ストリップ全体もレールも図示されて
いない。タイバー６４にはミニフラグ６６が導入されて
おり、該ミニフラグ６６はそこに実装される（ライン６
８として実線で示された）半導体ダイの領域より小さな
領域を有するように作成されている。ミニフラグを使用
することはリードフレーム全体を再び設計する必要性な
しに種々の異なる大きさのダイをミニフラグ６６上に実
装できるようにし、それによって製造コストを節約す
る。本発明の他の実施例と同様に、ミニフラグ６６の低
減された面積によって、従来の装置と比較した場合、リ
ードフレームがいったんプラスチックによって封入され
た場合より小さなプラスチック−金属界面を生じる結果
となる。したがって、剥離およびパッケージのクラック
の問題は生じにくくなる。
ような、４個より少ないタイバーを使用する半導体装置
と組合わせて使用することができる。リードフレーム６
０（一部のみが示されている）は複数のリード６２を有
し、その内側部分はダイ受入れ領域６３を規定する。ダ
イ受入れ領域６３にわたり２つのタイバー６４が延びて
いる。ダイ受入れ領域の両反対側から延びている２つの
タイバーを含むリードフレームはＰＤＩＰ（プラスチッ
ク・デュアルインライン）装置において最も一般的に使
用されている。前のリードフレームの図示のごとく、リ
ードフレーム６０の全ての部分が示されているわけでは
ない。例えば、当業者はタイバーおよびリードはリード
フレーム・ストリップのレールに延びていることを理解
するだろうが、該ストリップ全体もレールも図示されて
いない。タイバー６４にはミニフラグ６６が導入されて
おり、該ミニフラグ６６はそこに実装される（ライン６
８として実線で示された）半導体ダイの領域より小さな
領域を有するように作成されている。ミニフラグを使用
することはリードフレーム全体を再び設計する必要性な
しに種々の異なる大きさのダイをミニフラグ６６上に実
装できるようにし、それによって製造コストを節約す
る。本発明の他の実施例と同様に、ミニフラグ６６の低
減された面積によって、従来の装置と比較した場合、リ
ードフレームがいったんプラスチックによって封入され
た場合より小さなプラスチック−金属界面を生じる結果
となる。したがって、剥離およびパッケージのクラック
の問題は生じにくくなる。
【００２５】本発明を実施する上で、現存する半導体装
置の組立て手順を修正する必要があるかもしれない。１
つのあり得る修正はダイ取付け接着剤（例えば、図２お
よび図５における接着剤２１）をリードフレームのダイ
支持部材に付加するためにプリントパターンを変更する
必要性である。半導体よりも大きなフラグを備えた伝統
的なリードフレームを使用する場合には、接着材料は通
常フラグに対しディスペンスヘッドを通して所定のパタ
ーンで付加される。本発明を実施する場合には、ダイ取
付け接着剤のパターンは、例えば図１の装置１０におい
て、ダイの下のダイバー部分１７に制限される。したが
って、接着剤のディスペンスヘッドのためのツールの修
正が必要であるかもしれない。また、施されるダイ取付
け用の接着剤の量は、軽減されるが、それはダイの支持
領域が小さくなるからである。いくつかの理由のためよ
り厳密なプロセス制御が必要になるかもしれない。ダイ
がダイ支持部材（タイバーまたはミニフラグ）に対して
突き出る（ｏｖｅｒｈａｎｇｓ）から、接着剤がツーリ
ングの台座（ｐｌａｔｆｏｒｍ）を汚染することを防止
するため半導体ダイを取付ける場合にダイ取付け用接着
剤がダイ支持部材を越えて広がらないことが重要であ
る。ダイ取付け用接着剤の量を制御する他の理由は適切
なフィレットを提供するためである。従来の半導体装置
においては、ダイ取付け用接着剤のフィレットは半導体
ダイの周囲の部分に形成される。本発明では、フィレッ
トはダイ支持部材の周囲を囲む。本発明にしたがって使
用されるダイ取付け用接着剤に対する適切なフィレット
は図２および図５に示されている。
置の組立て手順を修正する必要があるかもしれない。１
つのあり得る修正はダイ取付け接着剤（例えば、図２お
よび図５における接着剤２１）をリードフレームのダイ
支持部材に付加するためにプリントパターンを変更する
必要性である。半導体よりも大きなフラグを備えた伝統
的なリードフレームを使用する場合には、接着材料は通
常フラグに対しディスペンスヘッドを通して所定のパタ
ーンで付加される。本発明を実施する場合には、ダイ取
付け接着剤のパターンは、例えば図１の装置１０におい
て、ダイの下のダイバー部分１７に制限される。したが
って、接着剤のディスペンスヘッドのためのツールの修
正が必要であるかもしれない。また、施されるダイ取付
け用の接着剤の量は、軽減されるが、それはダイの支持
領域が小さくなるからである。いくつかの理由のためよ
り厳密なプロセス制御が必要になるかもしれない。ダイ
がダイ支持部材（タイバーまたはミニフラグ）に対して
突き出る（ｏｖｅｒｈａｎｇｓ）から、接着剤がツーリ
ングの台座（ｐｌａｔｆｏｒｍ）を汚染することを防止
するため半導体ダイを取付ける場合にダイ取付け用接着
剤がダイ支持部材を越えて広がらないことが重要であ
る。ダイ取付け用接着剤の量を制御する他の理由は適切
なフィレットを提供するためである。従来の半導体装置
においては、ダイ取付け用接着剤のフィレットは半導体
ダイの周囲の部分に形成される。本発明では、フィレッ
トはダイ支持部材の周囲を囲む。本発明にしたがって使
用されるダイ取付け用接着剤に対する適切なフィレット
は図２および図５に示されている。
【００２６】他のプロセスの修正はワイヤボンディング
の間に有用なものとなる。半導体ダイはダイの周辺に沿
って完全に支持されていないから、ワイヤボンディング
の間に周辺のダイの支持を提供することが有利であるか
もしれない。ボンディングパッドは、一般に、しかしな
がら常にそうであるわけではないが、ダイの周辺に配置
される。したがって、ワイヤを各ボンディングパッドに
接合するために、ワイヤボンディング用のツールはそれ
が接合を形成するたびごとにダイの周辺に圧力を及ぼさ
なければならない。もしワイヤボンディングの力が十分
に高ければ、あるいはもしダイが十分に柔軟になってい
なければ、及ぼされた力によってダイの支持されていな
い部分がクラックをひきおこしあるいはかける危険があ
る。したがって、支持機構をワイヤボンディングの台座
に導入することが望ましい。例えば、台座はタイバー
（かつもし含まれていればミニフラグ）のパターンおよ
び厚さに整合ししたがって台座とタイバー（かつもし含
まれていればミニフラグ）が実質的に平坦なかつ連続し
た面を形成するようなカットアウト（ｃｕｔ−ｏｕｔ）
を含むよう設計できる。その結果、ダイ全体がワイヤボ
ンディング操作の間タイバーと台座の組合せによって支
持されることになる。平坦なかつ連続した面によってダ
イが支持されることの他の利点はワイヤボンディング操
作の間にダイの一様な加熱を行なうことである。現存す
るワイヤボンディング操作に対する修正は本発明を実施
する上で必ずしも必要でない場合もあることを認識する
ことが重要である。修正の必要性は、二三を挙げれば、
ボンディングの力、ダイの厚さ、ダイの寸法、およびボ
ンディングパッドの位置を含む、種々の要因に依存す
る。
の間に有用なものとなる。半導体ダイはダイの周辺に沿
って完全に支持されていないから、ワイヤボンディング
の間に周辺のダイの支持を提供することが有利であるか
もしれない。ボンディングパッドは、一般に、しかしな
がら常にそうであるわけではないが、ダイの周辺に配置
される。したがって、ワイヤを各ボンディングパッドに
接合するために、ワイヤボンディング用のツールはそれ
が接合を形成するたびごとにダイの周辺に圧力を及ぼさ
なければならない。もしワイヤボンディングの力が十分
に高ければ、あるいはもしダイが十分に柔軟になってい
なければ、及ぼされた力によってダイの支持されていな
い部分がクラックをひきおこしあるいはかける危険があ
る。したがって、支持機構をワイヤボンディングの台座
に導入することが望ましい。例えば、台座はタイバー
（かつもし含まれていればミニフラグ）のパターンおよ
び厚さに整合ししたがって台座とタイバー（かつもし含
まれていればミニフラグ）が実質的に平坦なかつ連続し
た面を形成するようなカットアウト（ｃｕｔ−ｏｕｔ）
を含むよう設計できる。その結果、ダイ全体がワイヤボ
ンディング操作の間タイバーと台座の組合せによって支
持されることになる。平坦なかつ連続した面によってダ
イが支持されることの他の利点はワイヤボンディング操
作の間にダイの一様な加熱を行なうことである。現存す
るワイヤボンディング操作に対する修正は本発明を実施
する上で必ずしも必要でない場合もあることを認識する
ことが重要である。修正の必要性は、二三を挙げれば、
ボンディングの力、ダイの厚さ、ダイの寸法、およびボ
ンディングパッドの位置を含む、種々の要因に依存す
る。
【００２７】したがって、本発明によって、前に述べた
必要性および利点に完全に適合する、万能の低い応力の
ダイの支持部を有する半導体装置およびその製作方法が
提供されたことが明らかである。本発明はその特定の実
施例に関して説明されかつ図示されているが、本発明は
これらの示された実施例に限定されるものではない。当
業者は本発明の範囲から離れることなく修正および変更
を行なうことが可能なことを認識するであろう。例え
ば、半導体ダイを支持するために使用されるタイバーは
“Ｘ”形状である必要はない。ダイを適切に支持する任
意の形状も適切であると考えられる。さらに、本発明は
ダイを支持するためにいずれか特定の数のタイバーに限
定されるものではない。特定の装置がもつタイバーの数
に関し用語の上で混乱がある。例えば、図７において、
リードフレーム６０は１つのタイバーを持つものという
こともできる。混乱を避けるため、本発明に関して述べ
られるタイバーの数はタイバーがリードフレームのレー
ルに接続される場所の数を言及するものとする。これは
パッケージ本体のエッジまたは側部と同じ高さになるた
めにタイバーがリードフレームから切除される場所の数
と類似している。したがって、この目的のためには、ミ
ニフラグ６６の存在にかかわりなく、リードフレーム６
０に２つのタイバーがあり、それはタイバーは２つの場
所でレール（図示せず）と接続するからである。いずれ
にせよ、使用されるタイバーの数はタイバーの形状の性
質として重要ではない。例えば、好ましい実施例では、
タイバー（単数または複数）はダイ受入れ領域全体にわ
たり連続したダイ支持部材を形成する。本発明にしたが
ってミニフラグを使用する場合には、該ミニフラグはパ
ッケージのクラック性能を改善するためにいくつかの知
られた方法の内のいずれかを使用して修正できる。例え
ば、ミニフラグは接着を改善するためにディンプルまた
は小さな穴を含むことができる。さらに、ミニフラグは
ウィンドウフレーム型のミニフラグとすることができ
る。また、本発明はまたダイダウン（ｄｉｅ−ｄｏｗ
ｎ）構成を使用する半導体装置にも適用可能なことを注
目することが重要である。言い換えれば、ダイはタイバ
ー（またはミニフラグ）に実装でき、それによってダイ
のアクティブな面がダイ支持部材に隣接するように構成
できる。そのような適用は本発明の範囲内のものであ
る。さらに、本発明はパッケージ形状（例えば、ＱＦ
Ｐ，ＰＤＩＰ，その他）のいずれかの形式の外部リード
構造（例えば、Ｊリード、ガルウィング（ｇｕｌｌ−ｗ
ｉｎｇ）、またはスルーホール）によって限定されるも
のではない。また、本発明はいずれかの特定の形式の封
止材料、リードフレーム材料、または半導体装置をリー
ドに電気的に結合する方法に限定されるものではない。
したがって、本発明は添付の特許請求の範囲に含まれる
全てのそのような変更および修正を含むものと考える。
必要性および利点に完全に適合する、万能の低い応力の
ダイの支持部を有する半導体装置およびその製作方法が
提供されたことが明らかである。本発明はその特定の実
施例に関して説明されかつ図示されているが、本発明は
これらの示された実施例に限定されるものではない。当
業者は本発明の範囲から離れることなく修正および変更
を行なうことが可能なことを認識するであろう。例え
ば、半導体ダイを支持するために使用されるタイバーは
“Ｘ”形状である必要はない。ダイを適切に支持する任
意の形状も適切であると考えられる。さらに、本発明は
ダイを支持するためにいずれか特定の数のタイバーに限
定されるものではない。特定の装置がもつタイバーの数
に関し用語の上で混乱がある。例えば、図７において、
リードフレーム６０は１つのタイバーを持つものという
こともできる。混乱を避けるため、本発明に関して述べ
られるタイバーの数はタイバーがリードフレームのレー
ルに接続される場所の数を言及するものとする。これは
パッケージ本体のエッジまたは側部と同じ高さになるた
めにタイバーがリードフレームから切除される場所の数
と類似している。したがって、この目的のためには、ミ
ニフラグ６６の存在にかかわりなく、リードフレーム６
０に２つのタイバーがあり、それはタイバーは２つの場
所でレール（図示せず）と接続するからである。いずれ
にせよ、使用されるタイバーの数はタイバーの形状の性
質として重要ではない。例えば、好ましい実施例では、
タイバー（単数または複数）はダイ受入れ領域全体にわ
たり連続したダイ支持部材を形成する。本発明にしたが
ってミニフラグを使用する場合には、該ミニフラグはパ
ッケージのクラック性能を改善するためにいくつかの知
られた方法の内のいずれかを使用して修正できる。例え
ば、ミニフラグは接着を改善するためにディンプルまた
は小さな穴を含むことができる。さらに、ミニフラグは
ウィンドウフレーム型のミニフラグとすることができ
る。また、本発明はまたダイダウン（ｄｉｅ−ｄｏｗ
ｎ）構成を使用する半導体装置にも適用可能なことを注
目することが重要である。言い換えれば、ダイはタイバ
ー（またはミニフラグ）に実装でき、それによってダイ
のアクティブな面がダイ支持部材に隣接するように構成
できる。そのような適用は本発明の範囲内のものであ
る。さらに、本発明はパッケージ形状（例えば、ＱＦ
Ｐ，ＰＤＩＰ，その他）のいずれかの形式の外部リード
構造（例えば、Ｊリード、ガルウィング（ｇｕｌｌ−ｗ
ｉｎｇ）、またはスルーホール）によって限定されるも
のではない。また、本発明はいずれかの特定の形式の封
止材料、リードフレーム材料、または半導体装置をリー
ドに電気的に結合する方法に限定されるものではない。
したがって、本発明は添付の特許請求の範囲に含まれる
全てのそのような変更および修正を含むものと考える。
【００２８】
【発明の効果】以上の説明および図示によって本発明に
関連する数多くの利点が示されている。特に、半導体装
置における剥離およびパッケージのクラックが内部のプ
ラスチック−金属界面を最小にすることによって軽減で
きることが明らかになった。これは本発明によって、従
来のフラグを完全に除去しかつ半導体ダイを支持するた
めにタイバーを使用するか、あるいはダイより面積が小
さなミニフラグを使用することによって達成される。パ
ッケージのクラックの可能性を低減することにより、半
導体製造者は高価なドライパッキング（ｄｒｙ−ｐａｃ
ｋｉｎｇ）手順から離れることができる。さらに、本発
明はダイに特定のリードフレーム設計に関連する製造上
の問題を解決するのを助ける。本発明の装置によって使
用されるダイ支持部材は種々の大きさのダイを支持し、
それによって各タイプのダイに対し新しいリードフレー
ムを設計する必要がなくなる。したがって、設計および
在庫のコストを含む、製造コストが低減される。
関連する数多くの利点が示されている。特に、半導体装
置における剥離およびパッケージのクラックが内部のプ
ラスチック−金属界面を最小にすることによって軽減で
きることが明らかになった。これは本発明によって、従
来のフラグを完全に除去しかつ半導体ダイを支持するた
めにタイバーを使用するか、あるいはダイより面積が小
さなミニフラグを使用することによって達成される。パ
ッケージのクラックの可能性を低減することにより、半
導体製造者は高価なドライパッキング（ｄｒｙ−ｐａｃ
ｋｉｎｇ）手順から離れることができる。さらに、本発
明はダイに特定のリードフレーム設計に関連する製造上
の問題を解決するのを助ける。本発明の装置によって使
用されるダイ支持部材は種々の大きさのダイを支持し、
それによって各タイプのダイに対し新しいリードフレー
ムを設計する必要がなくなる。したがって、設計および
在庫のコストを含む、製造コストが低減される。
【図１】本発明に係わるパッケージングなしのかつフラ
グのない半導体装置の一部を示すトップダウン平面図で
ある。
グのない半導体装置の一部を示すトップダウン平面図で
ある。
【図２】図１の半導体装置をプラスチックにパッケージ
ングし、２−２線に沿って示す断面図である。
ングし、２−２線に沿って示す断面図である。
【図３】本発明において使用するのに適した別のリード
フレーム設計の一部を示すトップダウン平面図である。
フレーム設計の一部を示すトップダウン平面図である。
【図４】ミニフラグを使用する本発明の１実施例におい
て使用するためのさらに他のリードフレーム構造の一部
を示すトップダウン平面図である。
て使用するためのさらに他のリードフレーム構造の一部
を示すトップダウン平面図である。
【図５】図４のリードフレームを使用する本発明に係わ
るパッケージングされた半導体装置を示す断面図であ
る。
るパッケージングされた半導体装置を示す断面図であ
る。
【図６】本発明にしたがって使用するのに適したミニフ
ラグを有する別のリードフレーム構造の一部を示すトッ
プダウン平面図である。
ラグを有する別のリードフレーム構造の一部を示すトッ
プダウン平面図である。
【図７】本発明とともに使用するのに適したミニフラグ
を有するさらに他のリードフレーム構造の一部を示すト
ップダウン平面図である。
を有するさらに他のリードフレーム構造の一部を示すト
ップダウン平面図である。
１０ 半導体装置 １２ リードフレーム １４ リード １６ タイバー １８ ダイ受入れ領域 ２０ 半導体ダイ ２１ ダイ取付け用接着剤 ２２ 導電性ボンディングパッド ２４ ワイヤボンド ２８ パッケージ本体 １９ ショルダー部 ４０ リードフレーム ４２ ミニフラグ ４５ 半導体装置
フロントページの続き (72)発明者 ロバート・ヤロシュ アメリカ合衆国テキサス州78745、オース チン、エバンストン・レーン 3214
Claims (2)
- 【請求項１】 Ｘ形状ダイ支持部材を有する半導体装置
（１０）であって、 リードフレーム（１２）であって、 ａ．内側リード部分および外側リード部分を有し、内側
リード部分は中央領域を有する開かれた領域を規定する
複数のリード（１４）、およびｂ．前記開かれた領域を
横切りかつ前記中央領域近くで相互接続された複数のタ
イバー（１６）であって、各タイバーは約１．６ミリメ
ートルより小さい最大幅を有するもの、 を具備する前記リードフレーム（１２）、 前記タイバーの上に実装され、かつ前記タイバーによっ
て支持される半導体ダイ（２０）、 前記半導体ダイを前記リードの内側部分に電気的に結合
するための手段（２４）、そして前記半導体ダイおよび
前記複数のリードの内側リード部分を封入するプラスチ
ックパッケージ本体（２８）、 を具備し、前記タイバーは前記半導体ダイを支持するリ
ードフレームの唯一の部分であり、そして前記複数のタ
イバーは前記開かれた領域を横切りかつＸ形状のダイ支
持部材を形成するよう交差した複数のタイバーからなる
ことを特徴とするＸ形状ダイ支持部材を有する半導体装
置（１０）。 - 【請求項２】 Ｘ形状ダイ支持部材を有する半導体装置
（１０）であって、 各々内側リード部分および外側リード部分を有し、前記
内側リード部分は一緒になって開かれた領域を規定する
複数のリード（１４）、 前記開かれた領域内に位置する実質的にＸ形状の金属ダ
イ支持部材であって、該ダイ支持部材は４つのアーム
（１６）を有しかつ表面領域を有し、各アームは最大幅
を有するもの、 前記Ｘ形状ダイ支持部材に実装され表面領域を有する半
導体ダイ（２０）、 前記半導体ダイを前記複数のリードに電気的に結合する
ため手段（２４）、そして前記半導体ダイ、前記ダイ支
持部材、および前記複数のリードの内側リード部分を封
入するプラスチックパッケージ（２８）、 を具備し、前記ダイ支持部材の表面領域は金属−プラス
チック界面領域に等しく、前記ダイの表面領域から前記
ダイ支持部材の表面領域を取り去ったものはダイ−プラ
スチック界面領域に等しく、かつ前記金属−プラスチッ
ク界面領域は前記ダイ−プラスチック界面領域より小さ
いことを特徴とするＸ形状ダイ支持部材を有する半導体
装置（１０）。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US035,422 | 1993-03-22 | ||
| US08/035,422 US5327008A (en) | 1993-03-22 | 1993-03-22 | Semiconductor device having universal low-stress die support and method for making the same |
| US08/133,947 US5424576A (en) | 1993-03-22 | 1993-10-12 | Semiconductor device having x-shaped die support member and method for making the same |
| US133,947 | 1993-10-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077124A true JPH077124A (ja) | 1995-01-10 |
| JP2838160B2 JP2838160B2 (ja) | 1998-12-16 |
Family
ID=26712107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6071548A Expired - Lifetime JP2838160B2 (ja) | 1993-03-22 | 1994-03-15 | Ｘ形状ダイ支持部材を有する半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0617464B1 (ja) |
| JP (1) | JP2838160B2 (ja) |
| CN (2) | CN1118873C (ja) |
| DE (1) | DE69430648T2 (ja) |
| SG (1) | SG75769A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396626B1 (en) | 1999-09-02 | 2002-05-28 | Canon Kabushiki Kaisha | Antireflection film and optical element coated with the antireflection film |
| JP2005079181A (ja) * | 2003-08-28 | 2005-03-24 | Matsushita Electric Ind Co Ltd | リードフレーム、それを用いた樹脂封止型半導体装置およびその製造方法 |
| US8791555B2 (en) | 2010-03-29 | 2014-07-29 | Fujitsu Semiconductor Limited | Semiconductor device and lead frame |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW374952B (en) * | 1997-03-24 | 1999-11-21 | Seiko Epson Corp | Semiconductor device substrate, lead frame, semiconductor device and the manufacturing method, circuit substrate and the electronic machine |
| KR100355794B1 (ko) * | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
| US7875965B2 (en) * | 2008-03-18 | 2011-01-25 | Mediatek Inc. | Semiconductor chip package |
| US8018037B2 (en) * | 2009-04-16 | 2011-09-13 | Mediatek Inc. | Semiconductor chip package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5866346A (ja) * | 1981-10-16 | 1983-04-20 | Nec Kyushu Ltd | 半導体装置 |
| JPS6381966A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 電子装置 |
| JPH0274065A (ja) * | 1988-09-09 | 1990-03-14 | Matsushita Electron Corp | リードフレーム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072236A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置 |
| JPS61110454A (ja) * | 1984-11-02 | 1986-05-28 | Nec Corp | 混成集積回路装置 |
| JP2534251B2 (ja) * | 1987-02-20 | 1996-09-11 | 日東電工株式会社 | 半導体装置 |
| JPH04363056A (ja) * | 1990-11-20 | 1992-12-15 | Seiko Epson Corp | 集積回路用リードフレーム及びその製造方法 |
-
1994
- 1994-03-03 DE DE69430648T patent/DE69430648T2/de not_active Expired - Lifetime
- 1994-03-03 SG SG1996003719A patent/SG75769A1/en unknown
- 1994-03-03 EP EP94103166A patent/EP0617464B1/en not_active Expired - Lifetime
- 1994-03-15 JP JP6071548A patent/JP2838160B2/ja not_active Expired - Lifetime
- 1994-03-21 CN CN94103949A patent/CN1118873C/zh not_active Expired - Lifetime
- 1994-03-21 CN CNA021548471A patent/CN1514490A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5866346A (ja) * | 1981-10-16 | 1983-04-20 | Nec Kyushu Ltd | 半導体装置 |
| JPS6381966A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 電子装置 |
| JPH0274065A (ja) * | 1988-09-09 | 1990-03-14 | Matsushita Electron Corp | リードフレーム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396626B1 (en) | 1999-09-02 | 2002-05-28 | Canon Kabushiki Kaisha | Antireflection film and optical element coated with the antireflection film |
| JP2005079181A (ja) * | 2003-08-28 | 2005-03-24 | Matsushita Electric Ind Co Ltd | リードフレーム、それを用いた樹脂封止型半導体装置およびその製造方法 |
| US8791555B2 (en) | 2010-03-29 | 2014-07-29 | Fujitsu Semiconductor Limited | Semiconductor device and lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1118873C (zh) | 2003-08-20 |
| EP0617464B1 (en) | 2002-05-22 |
| EP0617464A3 (en) | 1995-05-31 |
| CN1514490A (zh) | 2004-07-21 |
| DE69430648D1 (de) | 2002-06-27 |
| SG75769A1 (en) | 2000-10-24 |
| EP0617464A2 (en) | 1994-09-28 |
| JP2838160B2 (ja) | 1998-12-16 |
| DE69430648T2 (de) | 2002-10-24 |
| CN1098557A (zh) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424576A (en) | Semiconductor device having x-shaped die support member and method for making the same | |
| US5521428A (en) | Flagless semiconductor device | |
| JP2957168B2 (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| US6310288B1 (en) | Underfill coating for loc package | |
| US20070000599A1 (en) | Assembly method for semiconductor die and lead frame | |
| US6590277B1 (en) | Reduced stress LOC assembly | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| US7482679B2 (en) | Leadframe for a semiconductor device | |
| US20030001246A1 (en) | Compression layer on the leadframe to reduce stress defects | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| US5714792A (en) | Semiconductor device having a reduced die support area and method for making the same | |
| US5289033A (en) | Packaging of semiconductor chips with resin | |
| US6078099A (en) | Lead frame structure for preventing the warping of semiconductor package body | |
| JP2838160B2 (ja) | Ｘ形状ダイ支持部材を有する半導体装置 | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2897479B2 (ja) | リードフレーム | |
| US6538200B2 (en) | Underfill coating for LOC package | |
| US5759875A (en) | Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use | |
| US5998857A (en) | Semiconductor packaging structure with the bar on chip | |
| JPH01209751A (ja) | リードフレーム | |
| JPH098209A (ja) | 半導体装置およびモールド金型 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH01227462A (ja) | リードフレーム | |
| JPH01227465A (ja) | リードフレーム | |
| KR20000051981A (ko) | 반도체 패키지 바디의 휘어짐을 방지할 수 있는 리드 프레임 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111016 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |