JPH098209A - 半導体装置およびモールド金型 - Google Patents

半導体装置およびモールド金型

Info

Publication number
JPH098209A
JPH098209A JP7147963A JP14796395A JPH098209A JP H098209 A JPH098209 A JP H098209A JP 7147963 A JP7147963 A JP 7147963A JP 14796395 A JP14796395 A JP 14796395A JP H098209 A JPH098209 A JP H098209A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor device
semiconductor
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7147963A
Other languages
English (en)
Inventor
Atsushi Fujisawa
敦 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP7147963A priority Critical patent/JPH098209A/ja
Publication of JPH098209A publication Critical patent/JPH098209A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【目的】 放熱特性を良好な状態に維持しつつタブにチ
ップサイズの異なる半導体チップを搭載できる半導体装
置を提供する。 【構成】 モールド樹脂２に封止され、該モールド樹脂
２の外部に延在されたリード４と電気的に接続された半
導体チップ１と、この半導体チップ１が搭載され、半導
体チップ１よりも狭い面積とされたタブ６と、一方面が
タブ６と接合され、他方面がモールド樹脂２の外部に露
出された放熱部材８とを有する半導体装置である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置およびモール
ド金型に関し、特に、半導体チップが搭載されるチップ
搭載部の共用化ならびに放熱特性の向上に適用して有効
な技術に関する。
【０００２】
【従来の技術】たとえば半導体チップがモールド樹脂
（封止体）で封止された半導体装置の組み立て工程で
は、半導体チップをリードフレームのタブ（チップ搭載
部）に接合して（ダイ・ボンディング）これをワイヤを
介してリードと電気的に接続し（ワイヤ・ボンディン
グ）、その後、モールド封止、バリ取り、メッキ処理、
トリム・アンド・フォーム、マーキングが行われて、最
終的な完成品にされている。ここで、たとえば、（1993
年 5月31日発行）日経ＢＰ社発行、「ＶＬＳＩパッケー
ジング技術（上）」P132〜P133、特にP132の図4.1.4 に
表されているように、ダイ・ボンディングにおいては、
半導体チップはこれよりも広い面積を有するタブに搭載
されている。
【０００３】
【発明が解決しようとする課題】一般に、半導体チップ
の大きさには種々のものがあり、したがって、前述のよ
うに、半導体チップの搭載されるタブが半導体チップよ
りも広い面積とされると、チップサイズに応じた種々の
広さのタブを有するリードフレームが必要とされる。し
かし、これではリードフレームの種類が必要以上に増加
することになり好ましくない。
【０００４】ところで、半導体装置では、動作時におい
て集積回路を構成するトランジスタなどの電力消費によ
り半導体チップが発熱する。回路素子の動作特性には温
度が密接に関連しているため、チップ温度を許容温度
（通常では80〜 100℃前後）以下に保つことが、つまり
半導体装置の放熱特性を向上させることがデバイス性能
上、信頼性上重要になる。そして、今日の高集積化に伴
う半導体チップの消費電力の増加により、有効な放熱対
策は一層重要性を増している。
【０００５】ここで、半導体チップから発生した熱の一
部は、半導体チップが搭載されたタブを介して放熱され
るために、単純にタブの広さを狭くしてこれに半導体チ
ップを搭載することで複数のチップサイズに対応させよ
うとすると、放熱特性が著しく低下するという問題点が
発生してしまう。
【０００６】そこで、本発明の目的は、チップ搭載部に
チップサイズの異なる半導体チップを搭載することので
きる技術を提供することにある。
【０００７】本発明の他の目的は、半導体装置の放熱特
性を良好にすることのできる技術を提供することにあ
る。
【０００８】本発明のさらに他の目的は、放熱特性を良
好な状態に維持しつつチップ搭載部にチップサイズの異
なる半導体チップを搭載することのできる技術を提供す
ることにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
【００１１】すなわち、本発明による半導体装置は、封
止体に封止され、該封止体の外部に延在されたリードと
電気的に接続された半導体チップと、この半導体チップ
が搭載され、半導体チップよりも狭い面積とされたチッ
プ搭載部と、一方面がチップ搭載部と接合され、他方面
が封止体の外部に露出された放熱部材とを有するもので
ある。
【００１２】この場合において、半導体チップは、絶縁
部材を介してその回路形成面が対向するようにチップ搭
載部に搭載することができる。また、放熱部材に接合突
起部を形成し、この接合突起部をチップ搭載部と接合す
ることができる。さらに、チップ搭載部は、交差した２
本のタブ吊りリードの交差部分に形成され、このタブ吊
りリードの他の部分よりも幅の広い幅広部とすることが
できる。そして、放熱部材には、その露出部分に複数枚
の放熱フィンを形成してもよい。
【００１３】本発明によるモールド金型は、前記した半
導体装置の製造に用いられるものであって、一対の金型
に形成されたキャビティに封止体を注入するゲートが、
キャビティ内の半導体チップが位置する側の金型に形成
されているものである。
【００１４】
【作用】前記した手段によれば、チップ搭載部を半導体
チップよりも狭い面積としているので、チップサイズに
拘束されることなく種々の大きさの半導体チップを搭載
することができる。また、チップ搭載部が放熱部材の一
方面と接続され、この放熱部材の他方面が封止体の外部
に露出されているので、半導体チップから生じた熱がチ
ップ搭載部を介して放熱部材に伝わって効率よく外部に
放出されることになり、良好な放熱特性を得ることがで
きる。
【００１５】そして、このような放熱部材を採用するこ
とにより、チップ搭載部を小さくしてこれに搭載される
半導体チップの共用化を図りつつ放熱特性を良好な状態
に維持することが可能になる。
【００１６】絶縁部材を介して半導体チップとチップ搭
載部とを接合することにより、保護膜に欠陥がある半導
体チップの回路形成面側をチップ搭載部と対向させて搭
載した場合でも、回路素子がショートすることがない。
【００１７】放熱部材に接合突起部を形成し、この接合
突起部とチップ搭載部とを接合することにより、半導体
チップの回路形成面側をチップ搭載部に向けて接合した
場合におけるボンディング・ワイヤのループ高さを確保
することが可能になる。
【００１８】タブ吊りリードが交差した幅広部を形成
し、この幅広部に半導体チップを搭載することにより、
半導体チップの周辺部までもが幅広部と接合されること
になるので、モールド時における半導体チップの位置変
動を防止することができる。
【００１９】モールド金型のゲートをキャビティ内の半
導体チップが位置する側の金型に形成することにより、
封止体が半導体チップをチップ搭載部の方向に押圧する
ようにしてキャビティ内に注入されるようになり、同様
に、モールド時における半導体チップの位置変動を防止
することができる。
【００２０】
【実施例】以下、本発明の実施例を、図面に基づいて詳
細に説明する。なお、実施例を説明するための全図にお
いて、同一の部材には同一の符号を付し、その繰り返し
の説明は省略する。
【００２１】（実施例１）図１は本発明の一実施例であ
る半導体装置を示す断面図、図２は図１の半導体装置の
製造に用いられるモールド金型を示す断面図である。
【００２２】図１に示すように、本実施例の半導体装置
は、半導体チップ１がたとえばエポキシ系のモールド樹
脂（封止体）２に封止されたプラスチック・パッケージ
であり、半導体チップ１の電極（図示せず）はボンディ
ング・ワイヤ３によって複数本のリード４と電気的に接
続されている。リード４はその一部が外部に延在されて
所定の形状（本実施例の場合にはガルウィング状）に曲
げ加工されており、図示しない配線基板にこの半導体装
置が実装された際における半導体チップ１と外部装置と
の電気的なコンタクトは、このリード４を介して行われ
るようになっている。
【００２３】半導体チップ１は、たとえばエポキシ系あ
るいはポリイミド系等の樹脂中に銀粉が混入されたペー
スト状の接着剤であるＡｇペースト５によってタブ（チ
ップ搭載部）６に搭載されている。そして、図示するよ
うに、タブ６の面積はこれに搭載された半導体チップ１
の面積よりも狭くなっている。
【００２４】本半導体装置には、一方面が接着剤７を介
してタブ６と接合され、他方面がモールド樹脂２の外部
に露出された状態で放熱部材８が埋設されている。な
お、タブ６と放熱部材８との接合は、耐熱性を有する接
着テープなどのような他の部材を用いて行ってもよい。
たとえば窒化アルミニウム（ＡｌＮ）や銅−タングステ
ン（Ｃｕ−Ｗ）合金といった熱伝導率の高い金属によっ
て構成された放熱部材８の露出部分には複数枚の放熱フ
ィン８ａが形成されており、外部との接触面積を大きく
して半導体チップ１から伝搬される熱が効率よく放熱さ
れるようになっている。なお、放熱部材８には放熱フィ
ン８ａが形成されていなくてもよい。
【００２５】このような半導体装置は、図２に示すよう
に、放熱部材８（図１）のスペースを確保するための凸
部９ａ1 が上型９ａに形成された一対のモールド金型９
によって封止される。つまり、タブ６に搭載された半導
体チップ１とリード４とが接続されたものを下型９ｂの
所定位置にセットして型締めをする。このときタブ６は
凸部９ａ1 に接触した状態になる。次に、溶融したモー
ルド樹脂２（図１）を図示しないプランジャによって加
圧し、ゲート１０からキャビティ１１内に注入する。
【００２６】注入したモールド樹脂２が固化した後は、
モールド金型９を開いてこれを取り出し、バリ取りおよ
びメッキ処理を行い、フレーム外枠を切断して露出して
いるリード４を所定の形状に曲げ加工する。そして、凸
部９ａ1 に相当する部分に放熱部材８を埋設して露出状
態とされたタブ６とこれとを接着剤７（図１）で接着
し、マーキングを施して完成品とする。
【００２７】このように、本実施例による半導体装置に
よれば、半導体チップ１が搭載されるタブ６を半導体チ
ップ１よりも狭い面積としているので、チップサイズに
拘束されることなく種々の大きさの半導体チップ１を搭
載することができる。
【００２８】また、半導体チップ１を搭載したタブ６が
放熱部材８の一方面と接続され、この放熱部材８の他方
面がモールド樹脂２の外部に露出されているので、動作
時において半導体チップ１より生じた熱がタブ６を介し
て放熱部材８に伝わって効率よく外部に放出されること
になり、良好な放熱特性を得ることができる。
【００２９】そして、このような放熱部材８を採用する
ことにより、タブ６を小さくしてこれに搭載される半導
体チップ１の共用化を図りつつ放熱特性を良好な状態に
維持することが可能になる。
【００３０】（実施例２）図３は本発明の他の実施例で
ある半導体装置を示す断面図である。
【００３１】図示するように、本実施例の半導体装置に
おいては、半導体チップ１が、その回路形成面側が対向
するようにしてタブ（チップ搭載部）６に搭載されてい
るものである。そして、タブ６と半導体チップ１とは絶
縁部材１２を介してＡｇペースト５により接合されてい
る。この絶縁部材１２は、たとえばポリイミド系などの
耐熱性を有する絶縁樹脂が用いられている。
【００３２】半導体チップ１の回路形成面は、その表面
に無機系のパッシベーション膜などの保護膜（図示せ
ず）を形成して回路素子を外部環境から保護するように
なっているが、この保護膜にホールなどの欠陥があった
場合、半導体チップ１の回路形成面側を導電性の接着部
材であるＡｇペースト５によって直接タブ６に搭載する
とショートのおそれが生じる。そこで、本実施例に示す
ように、絶縁部材１２を介してタブ６に搭載することに
よってこのようなおそれを排除することが可能になる。
【００３３】（実施例３）図４は本発明のさらに他の実
施例である半導体装置を示す断面図である。
【００３４】本実施例の半導体装置では、モールド樹脂
（封止体）２に埋設された放熱部材８に接合突起部８ｂ
が形成され、この接合突起部８ｂがタブ（チップ搭載
部）６と接合されているものである。
【００３５】前記した実施例２の場合のように、半導体
チップ１の回路形成面側をタブ６に向けて搭載した場合
には、ボンディング・ワイヤ３のループ形状によって
は、ループの頂部と放熱部材８との間にスペースの余裕
がなくなったり、あるいは放熱部材８とボンディング・
ワイヤ３とが接触してしまう事態が想定される。このよ
うな場合、放熱部材８に接合突起部８ｂを形成し、この
接合突起部８ｂとタブ６とを接合することで、半導体チ
ップ１と放熱部材８との間の間隔が広がり、ボンディン
グ・ワイヤ３のループ高さを確保することが可能にな
る。
【００３６】なお、前述のような半導体チップ１の保護
膜における欠陥を考慮すれば、この半導体装置において
も、実施例２に示すような絶縁部材１２を介して半導体
チップ１とタブ６とを接合することが望ましい。
【００３７】（実施例４）図５は本発明のさらに他の実
施例である半導体装置の製造に用いられるモールド金型
を示す断面図、図６は図５のモールド金型によりモール
ドされる半導体装置のチップ搭載部および半導体チップ
を示す平面図である。
【００３８】図５に示すように、本実施例のモールド金
型９では、キャビティ１１にモールド樹脂を注入するゲ
ート１０が、キャビティ１１内の半導体チップ１が位置
する側の金型である下型９ｂに形成されたものである。
【００３９】また、図６に示すように、タブであるチッ
プ搭載部は、交差した２本のタブ吊りリード１３の交差
部分において、このタブ吊りリード１３の他の部分より
も幅が広く形成された幅広部１６であり、この幅広部１
６（以下において、「チップ搭載部１６」ということも
ある。）に半導体チップ１が搭載されている。したがっ
て、半導体チップ１はその中心部だけではなく周辺部ま
でもが幅広部１６と接合されている。
【００４０】半導体チップ１が搭載される部位を半導体
チップ１よりも狭い面積とすると、モールド時にモール
ド樹脂が凸部９ａ1 と半導体チップ１との間に先に充填
された場合には、モールド樹脂によって半導体チップ１
がチップ搭載部１６から離反する方向に押されるので、
半導体チップ１の搭載位置が変動することが考えられ
る。
【００４１】このようなとき、本実施例のようにゲート
１０を形成すれば、図５の矢印に示すように、モールド
樹脂は半導体チップ１をチップ搭載部１６の方向へ押圧
するようにしてキャビティ１１に注入されるので、半導
体チップ１の位置変動が未然に防止されるようになる。
さらに、このとき、前記したような幅広部１６を形成
し、ここに半導体チップ１を搭載するようにすれば、半
導体チップ１の周辺部までもが幅広部１６と接合されて
いるので、位置変動を一層確実に防止することが可能に
なる。
【００４２】なお、半導体チップ１の位置変動を防止す
るためには、本実施例のような幅広部１６を形成し、且
つモールド金型９のゲート１０をキャビティ１１内の半
導体チップ１が位置する側の金型（本実施例の場合には
下型９ｂ）に設定するのが好ましいが、いずれか一方の
手段のみを採用してもよい。
【００４３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００４４】たとえば、本実施例に示す半導体装置は、
いずれもモールド樹脂２により半導体チップ１が封止さ
れたプラスチック・パッケージのものであるが、本発明
はセラミック・パッケージの半導体装置に適用すること
も可能である。
【００４５】また、実施例１および実施例３に示すモー
ルド金型９において、凸部９ａ1 は上型９ａに形成され
ているが、下型９ｂに形成されていてもよい。同様に、
実施例３におけるゲート１０についても、半導体チップ
１のキャビティ１１内における位置が逆になるようにし
て上型９ａに形成することができる。つまり、凸部９ａ
1 やゲート１０は一対のモールド金型９のいずれか一方
側に形成されていればよい。
【００４６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。
【００４７】(1).すなわち、本発明の半導体装置によれ
ば、チップ搭載部を半導体チップよりも狭い面積として
いるので、チップサイズに拘束されることなく種々の大
きさの半導体チップを搭載することができる。
【００４８】(2).これにより、リードフレームの種類が
チップサイズに伴って増加することがなくなるので、リ
ードフレームの仕様の標準化を図ることが可能になる。
【００４９】(3).また、チップ搭載部が放熱部材の一方
面と接続され、この放熱部材の他方面が封止体の外部に
露出されているので、半導体チップから生じた熱がチッ
プ搭載部を介して放熱部材に伝わって効率よく外部に放
出されることになり、良好な放熱特性を得ることができ
る。
【００５０】(4).このような放熱部材を採用することに
より、チップ搭載部を小さくしてこれに搭載される半導
体チップの共用化を図りつつ放熱特性を良好な状態に維
持することが可能になる。
【００５１】(5).絶縁部材を介して半導体チップとチッ
プ搭載部とを接合すれば、保護膜に欠陥がある半導体チ
ップの回路形成面側をチップ搭載部と対向させて搭載し
ても、回路素子がショートするおそれを排除することが
できる。
【００５２】(6).放熱部材に接合突起部を形成し、この
接合突起部とチップ搭載部とを接合すれば、半導体チッ
プの回路形成面側をチップ搭載部に向けて接合した場合
におけるボンディング・ワイヤのループ高さを確保する
ことが可能になる。
【００５３】(7).チップ搭載部としてタブ吊りリードが
交差した幅広部を形成し、この幅広部に半導体チップを
搭載すれば、半導体チップの周辺部までもが幅広部と接
合されることになるので、モールド時における半導体チ
ップの位置変動を防止することができる。
【００５４】(8).モールド金型のゲートをキャビティ内
の半導体チップが位置する側の金型に形成すれば、封止
体が半導体チップをチップ搭載部の方向に押圧するよう
にしてキャビティ内に注入されるので、前記した(7) と
同様に、モールド時における半導体チップの位置変動を
防止することができる。
【００５５】(9).そして、このような半導体装置やモー
ルド金型は、既存の設備の改良により容易に実現するこ
とができるので、ローコストで半導体装置を製造するこ
とが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体装置を示す断面
図である。
【図２】図１の半導体装置の製造に用いられるモールド
金型を示す断面図である。
【図３】本発明の実施例２による半導体装置を示す断面
図である。
【図４】本発明の実施例３による半導体装置を示す断面
図である。
【図５】本発明の実施例４による半導体装置の製造に用
いられるモールド金型を示す断面図である。
【図６】図５のモールド金型によりモールドされる半導
体装置のチップ搭載部および半導体チップを示す平面図
である。
【符号の説明】
１ 半導体チップ ２ モールド樹脂（封止体） ３ ボンディング・ワイヤ ４ リード ５ Ａｇペースト ６ タブ（チップ搭載部） ７ 接着剤 ８ 放熱部材 ８ａ 放熱フィン ８ｂ 接合突起部 ９ モールド金型 ９ａ 上型 ９ａ1 凸部 ９ｂ 下型 １０ ゲート １１ キャビティ １２ 絶縁部材 １３ タブ吊りリード １６ 幅広部（チップ搭載部）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/36 Ｈ０１Ｌ 23/36 Ｚ // Ｂ２９Ｌ 31:34

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 封止体に封止され、前記封止体の外部に
    延在されたリードと電気的に接続された半導体チップ
    と、 前記半導体チップが搭載され、前記半導体チップよりも
    狭い面積とされたチップ搭載部と、 一方面が前記チップ搭載部と接合され、他方面が前記封
    止体の外部に露出された放熱部材とを有することを特徴
    とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記半導体チップは、絶縁部材を介してその回路形成面が
    対向するように前記チップ搭載部に搭載されていること
    を特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、前記放熱部材には接合突起部が形成され、この接
    合突起部が前記チップ搭載部と接合されていることを特
    徴とする半導体装置。
  4. 【請求項４】 請求項１〜３のいずれか一項に記載の半
    導体装置において、前記チップ搭載部は、交差した２本
    のタブ吊りリードの交差部分に形成されて該タブ吊りリ
    ードの他の部分よりも幅の広い幅広部であることを特徴
    とする半導体装置。
  5. 【請求項５】 請求項１〜４のいずれか一項に記載の半
    導体装置において、前記放熱部材には、その露出部分に
    複数枚の放熱フィンが形成されていることを特徴とする
    半導体装置。
  6. 【請求項６】 請求項１〜５のいずれか一項に記載の半
    導体装置の製造に用いられるモールド金型であって、一
    対の前記金型に形成されたキャビティに封止体を注入す
    るゲートは、前記キャビティ内の半導体チップが位置す
    る側の金型に形成されていることを特徴とするモールド
    金型。
JP7147963A 1995-06-15 1995-06-15 半導体装置およびモールド金型 Pending JPH098209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7147963A JPH098209A (ja) 1995-06-15 1995-06-15 半導体装置およびモールド金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7147963A JPH098209A (ja) 1995-06-15 1995-06-15 半導体装置およびモールド金型

Publications (1)

Publication Number Publication Date
JPH098209A true JPH098209A (ja) 1997-01-10

Family

ID=15442055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7147963A Pending JPH098209A (ja) 1995-06-15 1995-06-15 半導体装置およびモールド金型

Country Status (1)

Country Link
JP (1) JPH098209A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064093A (ja) * 2002-07-26 2004-02-26 Stmicroelectronics Inc 集積回路装置の活性区域から熱を除去する方法及びシステム
JPWO2021234849A1 (ja) * 2020-05-20 2021-11-25

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064093A (ja) * 2002-07-26 2004-02-26 Stmicroelectronics Inc 集積回路装置の活性区域から熱を除去する方法及びシステム
JPWO2021234849A1 (ja) * 2020-05-20 2021-11-25
WO2021234849A1 (ja) * 2020-05-20 2021-11-25 日本電信電話株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US6621152B2 (en) Thin, small-sized power semiconductor package
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
US20020180035A1 (en) Semiconductor package with heat sink
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JPH08213536A (ja) パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
JPH04293259A (ja) 半導体装置およびその製造方法
US5796160A (en) Resin-sealed semiconductor device
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH098209A (ja) 半導体装置およびモールド金型
JPH06232294A (ja) 半導体集積回路装置
JP2861725B2 (ja) 半導体装置及びそのリードフレーム
JPH03280453A (ja) 半導体装置及びその製造方法
JP3570672B2 (ja) 半導体装置
JPH0582672A (ja) 半導体装置及びその製造方法
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
US20040000703A1 (en) Semiconductor package body having a lead frame with enhanced heat dissipation
JP2000012740A (ja) 樹脂封止型半導体装置
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
KR100214857B1 (ko) 멀티 칩 패키지
JPH02189959A (ja) 半導体装置
KR200167587Y1 (ko) 반도체 패캐이지