JP3570672B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3570672B2 JP3570672B2 JP31408399A JP31408399A JP3570672B2 JP 3570672 B2 JP3570672 B2 JP 3570672B2 JP 31408399 A JP31408399 A JP 31408399A JP 31408399 A JP31408399 A JP 31408399A JP 3570672 B2 JP3570672 B2 JP 3570672B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- heat
- semiconductor
- parent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、いわゆるチップ・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】
第１の半導体チップ（親チップ）上に、第２の半導体チップ（子チップ）をたとえばフェースダウンで接合することにより、チップ・オン・チップ構造の半導体装置を構成することが提案されている。この場合、第１および第２の半導体チップ相互間の電気接続は、各チップの表面に設けられたバンプ同士を接合することにより達成される。また、樹脂等のパッケージにチップ・オン・チップ構造を収容した後の外部接続は、リードフレームの端子部と上記第１の半導体チップの外部接続用パッドとの間をワイヤボンディングなどで接続することにより達成される。第１の半導体チップは、リードフレームのアイランド部にダイボンディングされる。
【０００３】
【発明が解決しようとする課題】
上述のような構成では、第２の半導体チップが、バイポーラトランジスタを内蔵したドライバ回路の場合や、フラッシュメモリ回路の場合のように、電力消費量が大きく、その発熱量の大きいものである場合には、リードフレームを介する放熱が不十分になる。そのため、第２の半導体チップの動作特性が劣化したり、第２の半導体チップからの熱が第１の半導体チップに悪影響を及ぼしたりするおそれがあり、半導体装置全体として良好な動作特性を実現できない場合がある。
【０００４】
そこで、この発明の目的は、上述の技術的課題を解決し、放熱対策のされたチップ・オン・チップ構造の半導体装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１の半導体チップと、この第１の半導体チップに重ね合わせ、バンプを介して接合された第２の半導体チップと、上記第１の半導体チップと上記第２の半導体チップとの間に設けられ、上記第１の半導体チップおよび第２の半導体チップの少なくともいずれか一方の表面保護膜上に上記バンプよりも大きく形成された金属膜からなり、上記第２の半導体チップが発生する熱の放熱経路を形成する熱伝導体と、この熱伝導体を放熱部に熱的に接続する接続部材とを含み、上記金属膜が上記バンプと同じ材料で形成されていることを特徴とする半導体装置である。
【０００６】
この構成により、第２の半導体チップから発生した熱は、第１および第２の半導体チップ間に設けられた熱伝導体および接続部材を伝導して、放熱部へと導かれる。熱伝導体は、第１の半導体チップおよび第２の半導体チップの少なくともいずれか一方の表面保護膜上にバンプよりも大きく形成された金属膜からなっている。このようにして、放熱対策のされたチップ・オン・チップ構造の半導体装置が実現され、第２の半導体チップの発熱量が大きい場合でも、装置全体として良好な動作特性を実現できる。すなわち、第２の半導体チップの放熱を良好に行うことができるから、その動作特性を良好に保持できるうえ、第１の半導体チップに第２の半導体チップから発生した熱が悪影響を与えるおそれがない。
また、第１および／または第２の半導体チップの表面に形成されるバンプと同じ材料（たとえば、金）で金属膜を形成するようにしているので、バンプの形成時において、同時に熱伝導体としての金属膜を表面保護膜上に形成することができる。
【０００７】
なお、上記放熱部は、ヒートシンクであってもよい。この場合に、前記接続部材は、ヒートシンクと熱伝導体との間を接続するボンディングワイヤであってもよい。
前記熱伝導体は、熱伝導率の高い金属（たとえば、金）で形成されることが好ましい。
第１の半導体チップと第２の半導体チップの両方に金属膜が形成される場合は、これらを接触または接合させることが好ましい。この場合、さらに、第１の半導体チップに形成された金属膜と放熱部とをボンディングワイヤなどの接続部材で熱的に接続すればよい。
【０００８】
また、第１の半導体チップが第２の半導体チップよりも大きく形成されていて、金属膜が第２の半導体チップの熱源付近から第１の半導体チップにおいて第２の半導体チップにより覆われていない領域まで引き出されていることが好ましい。この場合、当該引き出し部分と放熱部とをボンディングワイヤなどで熱的に接続すればよい。
【０００９】
第１の半導体チップと第２の半導体チップとは、各活性表面同士が対向して接合されていることが好ましい。この構成を採用すれば、活性表面側に通常設けられるバンプの形成工程において上述の金属膜を各チップ表面に形成しておくことにより、第１および第２の半導体チップ同士の接合の際に、各チップ上の金属膜同士を接触または接合させることができる。
また、第１の半導体チップは、リードフレームにダイボンディングされていることが好ましい。これにより、第１の半導体チップの放熱は、リードフレームを介して良好に行える。
【００１０】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の図解的な断面図であり、図２は、この半導体装置の図解的な平面図である。この半導体装置は、第１の半導体チップとしての親チップ１と、第２の半導体チップとしての子チップ２（図２では二点鎖線で示す。）とを、互いの活性表面を対向させて接合したチップ・オン・チップ構造を有している。この場合、活性表面とは、トランジスタなどの能動素子や抵抗などの受動素子を含む機能素子が形成された活性表層領域側の表面を指す。親チップ１および子チップ２は、いずれもシリコンチップであってもよいが、ゲルマニウム半導体や化合物半導体（ガリウム砒素やガリウム燐など）などの他の種類の半導体チップであってもよいし、親チップ１と子チップ２との半導体の種類が一致している必要もない。
【００１１】
親チップ１および子チップ２の各活性表面には、相互接続のためのチップ間接続パッドＰＣ１，ＰＣ２が形成されており、親チップ１の活性表面には、さらに外部接続パッドＰＥが形成されている。親チップ１および子チップ２の活性表面の最表面には、窒化シリコン膜などからなる表面保護膜（図示せず）が形成されていて、パッドＰＣ１，ＰＣ２，ＰＥは表面保護膜に形成された開口から露出している。そして、親チップ１と子チップ２との電気的接続および機械的接合は、親チップ１および子チップ２のチップ間接続パッドＰＣ１，ＰＣ２の両方または一方に配置されたバンプＢを用いて達成されるようになっている。
【００１２】
親チップ１の外部接続パッドＰＥは、ボンディングワイヤＷを介して、リードフレームＦの端子部Ｆｔに接続される。リードフレームＦは、半導体チップをダイボンディングするためのアイランド部Ｆｉと、半導体装置のパッケージ内外の接続のための端子部Ｆｔとを有している。そして、親チップ１は、アイランド部Ｆｉにダイボンディングされており、この親チップ１から発生した熱は、リードフレームＦを通って外部に放出されるようになっている。
【００１３】
親チップ１および子チップ２の活性表面には、子チップ２から発生した熱を放熱するための放熱経路を形成する金属膜１１，１２がそれぞれ形成されている。具体的には、子チップ２内に形成されたバイボーラトランジスタなどの熱源ＨＳの近傍の子チップ２の最表面を覆うように、たとえば、金などからなる金属膜１２（図２では図示を省略した。）がバンプＢよりも大きく形成されている。また、親チップ１には、子チップ２の表面に形成された金属膜１２に接触または接合するように、たとえば、金などからなる金属膜１１が最表面にバンプＢよりも大きく形成されている。これらの金属膜１１，１２は、バンプＢと同じ材料で形成することが好ましく、この場合には、バンプＢの形成工程において、金属膜１１，１２を同時に形成することができる。
【００１４】
親チップ１は、平面視において、子チップ２よりも大きく、金属膜１１は、金属膜１２と接触または接合する位置から、子チップ２に覆われていない領域まで引き出されて形成されている。そして、１本または複数本のボンディングワイヤＷによって、ヒートシンクの接続部２０（放熱部）に熱的に接続されている。
組立ての際には、親チップ１および子チップ２をバンプＢにより互いに接合するとともに、金属膜１１，１２を互いに接触させる。そして、親チップ１をアイランド部Ｆｉにダイボンディングし、さらに、親チップ１と端子部Ｆｔとのワイヤボンディングおよび金属膜１１とヒートシンクの接続部２０との間のワイヤボンディングを行う。その後、親チップ１および子チップ２のチップ・オン・チップ構造を適当な樹脂を用いてパッケージ５内に封止する。このとき、同時に、アイランド部Ｆｉ、端子部Ｆｔの一部、ヒートシンクの接続部２０、およびボンディングワイヤＷも、パッケージ５内に封止されることになる。
【００１５】
上述のとおり、この実施形態では、子チップ２の熱源ＨＳから発生した熱は、金属膜１１，１２およびボンディングワイヤＷを介してヒートシンクの接続部２０に導かれ、パッケージ５外のヒートシンク本体から放出される。したがって、とくに、子チップ２がバイポーラトランジスタを内臓したドライバ回路やフラッシュメモリ回路などのように発熱量が大きいものである場合に、その放熱を良好に行うことができるから、子チップ２の温度上昇およびこれに接合された親チップ１の温度上昇を抑制できる。その結果、親チップ１および子チップ２を良好に動作させることが可能になり、半導体装置の信頼性を向上することができる。
【００１６】
以上、この発明の一実施形態について説明したが、この発明は他の形態でも実施することができる。たとえば、上述の実施形態では、親チップ１および子チップ２の両方の活性表面に金属膜１１，１２を形成し、これらを接触または接合させる構成としているが、たとえば、親チップ１側にのみ金属膜１１を形成し、これを子チップ２の熱源近傍の表面に接触させるようにしてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の図解的な断面図である。
【図２】上記半導体装置の図解的な平面図である。
【符号の説明】
１ 親チップ（第１の半導体チップ）
２ 子チップ（第２の半導体チップ）
１１ 金属膜
１２ 金属膜
２０ ヒートシンクの接続部
Ｂ バンプ
Ｆ リードフレーム
Ｗ ボンディングワイヤ
【発明の属する技術分野】
この発明は、いわゆるチップ・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】
第１の半導体チップ（親チップ）上に、第２の半導体チップ（子チップ）をたとえばフェースダウンで接合することにより、チップ・オン・チップ構造の半導体装置を構成することが提案されている。この場合、第１および第２の半導体チップ相互間の電気接続は、各チップの表面に設けられたバンプ同士を接合することにより達成される。また、樹脂等のパッケージにチップ・オン・チップ構造を収容した後の外部接続は、リードフレームの端子部と上記第１の半導体チップの外部接続用パッドとの間をワイヤボンディングなどで接続することにより達成される。第１の半導体チップは、リードフレームのアイランド部にダイボンディングされる。
【０００３】
【発明が解決しようとする課題】
上述のような構成では、第２の半導体チップが、バイポーラトランジスタを内蔵したドライバ回路の場合や、フラッシュメモリ回路の場合のように、電力消費量が大きく、その発熱量の大きいものである場合には、リードフレームを介する放熱が不十分になる。そのため、第２の半導体チップの動作特性が劣化したり、第２の半導体チップからの熱が第１の半導体チップに悪影響を及ぼしたりするおそれがあり、半導体装置全体として良好な動作特性を実現できない場合がある。
【０００４】
そこで、この発明の目的は、上述の技術的課題を解決し、放熱対策のされたチップ・オン・チップ構造の半導体装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１の半導体チップと、この第１の半導体チップに重ね合わせ、バンプを介して接合された第２の半導体チップと、上記第１の半導体チップと上記第２の半導体チップとの間に設けられ、上記第１の半導体チップおよび第２の半導体チップの少なくともいずれか一方の表面保護膜上に上記バンプよりも大きく形成された金属膜からなり、上記第２の半導体チップが発生する熱の放熱経路を形成する熱伝導体と、この熱伝導体を放熱部に熱的に接続する接続部材とを含み、上記金属膜が上記バンプと同じ材料で形成されていることを特徴とする半導体装置である。
【０００６】
この構成により、第２の半導体チップから発生した熱は、第１および第２の半導体チップ間に設けられた熱伝導体および接続部材を伝導して、放熱部へと導かれる。熱伝導体は、第１の半導体チップおよび第２の半導体チップの少なくともいずれか一方の表面保護膜上にバンプよりも大きく形成された金属膜からなっている。このようにして、放熱対策のされたチップ・オン・チップ構造の半導体装置が実現され、第２の半導体チップの発熱量が大きい場合でも、装置全体として良好な動作特性を実現できる。すなわち、第２の半導体チップの放熱を良好に行うことができるから、その動作特性を良好に保持できるうえ、第１の半導体チップに第２の半導体チップから発生した熱が悪影響を与えるおそれがない。
また、第１および／または第２の半導体チップの表面に形成されるバンプと同じ材料（たとえば、金）で金属膜を形成するようにしているので、バンプの形成時において、同時に熱伝導体としての金属膜を表面保護膜上に形成することができる。
【０００７】
なお、上記放熱部は、ヒートシンクであってもよい。この場合に、前記接続部材は、ヒートシンクと熱伝導体との間を接続するボンディングワイヤであってもよい。
前記熱伝導体は、熱伝導率の高い金属（たとえば、金）で形成されることが好ましい。
第１の半導体チップと第２の半導体チップの両方に金属膜が形成される場合は、これらを接触または接合させることが好ましい。この場合、さらに、第１の半導体チップに形成された金属膜と放熱部とをボンディングワイヤなどの接続部材で熱的に接続すればよい。
【０００８】
また、第１の半導体チップが第２の半導体チップよりも大きく形成されていて、金属膜が第２の半導体チップの熱源付近から第１の半導体チップにおいて第２の半導体チップにより覆われていない領域まで引き出されていることが好ましい。この場合、当該引き出し部分と放熱部とをボンディングワイヤなどで熱的に接続すればよい。
【０００９】
第１の半導体チップと第２の半導体チップとは、各活性表面同士が対向して接合されていることが好ましい。この構成を採用すれば、活性表面側に通常設けられるバンプの形成工程において上述の金属膜を各チップ表面に形成しておくことにより、第１および第２の半導体チップ同士の接合の際に、各チップ上の金属膜同士を接触または接合させることができる。
また、第１の半導体チップは、リードフレームにダイボンディングされていることが好ましい。これにより、第１の半導体チップの放熱は、リードフレームを介して良好に行える。
【００１０】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の図解的な断面図であり、図２は、この半導体装置の図解的な平面図である。この半導体装置は、第１の半導体チップとしての親チップ１と、第２の半導体チップとしての子チップ２（図２では二点鎖線で示す。）とを、互いの活性表面を対向させて接合したチップ・オン・チップ構造を有している。この場合、活性表面とは、トランジスタなどの能動素子や抵抗などの受動素子を含む機能素子が形成された活性表層領域側の表面を指す。親チップ１および子チップ２は、いずれもシリコンチップであってもよいが、ゲルマニウム半導体や化合物半導体（ガリウム砒素やガリウム燐など）などの他の種類の半導体チップであってもよいし、親チップ１と子チップ２との半導体の種類が一致している必要もない。
【００１１】
親チップ１および子チップ２の各活性表面には、相互接続のためのチップ間接続パッドＰＣ１，ＰＣ２が形成されており、親チップ１の活性表面には、さらに外部接続パッドＰＥが形成されている。親チップ１および子チップ２の活性表面の最表面には、窒化シリコン膜などからなる表面保護膜（図示せず）が形成されていて、パッドＰＣ１，ＰＣ２，ＰＥは表面保護膜に形成された開口から露出している。そして、親チップ１と子チップ２との電気的接続および機械的接合は、親チップ１および子チップ２のチップ間接続パッドＰＣ１，ＰＣ２の両方または一方に配置されたバンプＢを用いて達成されるようになっている。
【００１２】
親チップ１の外部接続パッドＰＥは、ボンディングワイヤＷを介して、リードフレームＦの端子部Ｆｔに接続される。リードフレームＦは、半導体チップをダイボンディングするためのアイランド部Ｆｉと、半導体装置のパッケージ内外の接続のための端子部Ｆｔとを有している。そして、親チップ１は、アイランド部Ｆｉにダイボンディングされており、この親チップ１から発生した熱は、リードフレームＦを通って外部に放出されるようになっている。
【００１３】
親チップ１および子チップ２の活性表面には、子チップ２から発生した熱を放熱するための放熱経路を形成する金属膜１１，１２がそれぞれ形成されている。具体的には、子チップ２内に形成されたバイボーラトランジスタなどの熱源ＨＳの近傍の子チップ２の最表面を覆うように、たとえば、金などからなる金属膜１２（図２では図示を省略した。）がバンプＢよりも大きく形成されている。また、親チップ１には、子チップ２の表面に形成された金属膜１２に接触または接合するように、たとえば、金などからなる金属膜１１が最表面にバンプＢよりも大きく形成されている。これらの金属膜１１，１２は、バンプＢと同じ材料で形成することが好ましく、この場合には、バンプＢの形成工程において、金属膜１１，１２を同時に形成することができる。
【００１４】
親チップ１は、平面視において、子チップ２よりも大きく、金属膜１１は、金属膜１２と接触または接合する位置から、子チップ２に覆われていない領域まで引き出されて形成されている。そして、１本または複数本のボンディングワイヤＷによって、ヒートシンクの接続部２０（放熱部）に熱的に接続されている。
組立ての際には、親チップ１および子チップ２をバンプＢにより互いに接合するとともに、金属膜１１，１２を互いに接触させる。そして、親チップ１をアイランド部Ｆｉにダイボンディングし、さらに、親チップ１と端子部Ｆｔとのワイヤボンディングおよび金属膜１１とヒートシンクの接続部２０との間のワイヤボンディングを行う。その後、親チップ１および子チップ２のチップ・オン・チップ構造を適当な樹脂を用いてパッケージ５内に封止する。このとき、同時に、アイランド部Ｆｉ、端子部Ｆｔの一部、ヒートシンクの接続部２０、およびボンディングワイヤＷも、パッケージ５内に封止されることになる。
【００１５】
上述のとおり、この実施形態では、子チップ２の熱源ＨＳから発生した熱は、金属膜１１，１２およびボンディングワイヤＷを介してヒートシンクの接続部２０に導かれ、パッケージ５外のヒートシンク本体から放出される。したがって、とくに、子チップ２がバイポーラトランジスタを内臓したドライバ回路やフラッシュメモリ回路などのように発熱量が大きいものである場合に、その放熱を良好に行うことができるから、子チップ２の温度上昇およびこれに接合された親チップ１の温度上昇を抑制できる。その結果、親チップ１および子チップ２を良好に動作させることが可能になり、半導体装置の信頼性を向上することができる。
【００１６】
以上、この発明の一実施形態について説明したが、この発明は他の形態でも実施することができる。たとえば、上述の実施形態では、親チップ１および子チップ２の両方の活性表面に金属膜１１，１２を形成し、これらを接触または接合させる構成としているが、たとえば、親チップ１側にのみ金属膜１１を形成し、これを子チップ２の熱源近傍の表面に接触させるようにしてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の図解的な断面図である。
【図２】上記半導体装置の図解的な平面図である。
【符号の説明】
１ 親チップ（第１の半導体チップ）
２ 子チップ（第２の半導体チップ）
１１ 金属膜
１２ 金属膜
２０ ヒートシンクの接続部
Ｂ バンプ
Ｆ リードフレーム
Ｗ ボンディングワイヤ
Claims (1)
- 第１の半導体チップと、
この第１の半導体チップに重ね合わせ、バンプを介して接合された第２の半導体チップと、
上記第１の半導体チップと上記第２の半導体チップとの間に設けられ、上記第１の半導体チップおよび第２の半導体チップの少なくともいずれか一方の表面保護膜上に上記バンプよりも大きく形成された金属膜からなり、上記第２の半導体チップが発生する熱の放熱経路を形成する熱伝導体と、
この熱伝導体を放熱部に熱的に接続する接続部材とを含み、
上記金属膜が上記バンプと同じ材料で形成されていることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31408399A JP3570672B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
| US09/702,870 US6720662B1 (en) | 1999-11-04 | 2000-11-01 | Semiconductor device of chip-on-chip structure with a radiation noise shield |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31408399A JP3570672B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003120448A Division JP2003282820A (ja) | 2003-04-24 | 2003-04-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135783A JP2001135783A (ja) | 2001-05-18 |
| JP3570672B2 true JP3570672B2 (ja) | 2004-09-29 |
Family
ID=18049039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31408399A Expired - Fee Related JP3570672B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570672B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415279B1 (ko) * | 2001-06-26 | 2004-01-16 | 삼성전자주식회사 | 칩 적층 패키지 및 그 제조 방법 |
| US7967062B2 (en) | 2006-06-16 | 2011-06-28 | International Business Machines Corporation | Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof |
| JP5169053B2 (ja) * | 2007-07-25 | 2013-03-27 | 株式会社デンソー | 半導体装置 |
| US8502373B2 (en) | 2008-05-05 | 2013-08-06 | Qualcomm Incorporated | 3-D integrated circuit lateral heat dissipation |
| DE102015219366B4 (de) * | 2015-05-22 | 2024-02-22 | Volkswagen Aktiengesellschaft | Interposer und Halbleitermodul zur Anwendung in automobilen Applikationen |
-
1999
- 1999-11-04 JP JP31408399A patent/JP3570672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135783A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US7402906B2 (en) | Enhanced die-down ball grid array and method for making the same | |
| JPH05129516A (ja) | 半導体装置 | |
| JP2006501675A (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| JP2004200316A (ja) | 半導体装置 | |
| US8664759B2 (en) | Integrated circuit with heat conducting structures for localized thermal control | |
| US6720662B1 (en) | Semiconductor device of chip-on-chip structure with a radiation noise shield | |
| JP3570672B2 (ja) | 半導体装置 | |
| JP3922809B2 (ja) | 半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2004335493A (ja) | 半導体装置の実装構造 | |
| JP3457593B2 (ja) | 半導体装置 | |
| JP3939056B2 (ja) | 半導体装置 | |
| JP2003282820A (ja) | 半導体装置 | |
| JP3764321B2 (ja) | 半導体装置 | |
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| JP2003023126A (ja) | 半導体装置 | |
| KR960000149Y1 (ko) | 반도체 장치 | |
| JP2002050726A (ja) | 半導体装置 | |
| JPH04245462A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH098209A (ja) | 半導体装置およびモールド金型 | |
| JPH06120295A (ja) | 半導体装置 | |
| TWI297933B (en) | Chip package structure | |
| JPH02189959A (ja) | 半導体装置 | |
| JP2002064174A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |