JP3764321B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3764321B2 JP3764321B2 JP2000134916A JP2000134916A JP3764321B2 JP 3764321 B2 JP3764321 B2 JP 3764321B2 JP 2000134916 A JP2000134916 A JP 2000134916A JP 2000134916 A JP2000134916 A JP 2000134916A JP 3764321 B2 JP3764321 B2 JP 3764321B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bump
- parent
- child
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体チップを配線基板や別の半導体チップなどの固体装置の表面に接合させた構造を有する半導体装置に関する。
【０００２】
【従来の技術】
従来から、半導体チップの表面に他の半導体チップを重ね合わせて接合したチップ・オン・チップ構造の半導体装置が知られている。このようなチップ・オン・チップ構造の半導体装置では、一方の半導体チップは、いわゆるフェースダウン方式で他方の半導体チップに接合されていて、各チップ表面にほぼ同じ形状に形成されたバンプ同士を結合させることにより、半導体チップ間の電気的および機械的な接続が達成されている。また、互いに接合された半導体チップは、保護のために、モールド樹脂で封止されてパッケージ内に収容されている。
【０００３】
【発明が解決しようとする課題】
上述のような構造の半導体装置では、バンプの下方に、トランジスタなどの素子を配置することはできない。なぜなら、バンプの下方に素子が配置されていると、バンプに加わる力が素子に伝搬し、この素子の特性を劣化させるおそれがあるからである。
具体的には、半導体チップの接合時において、対向する半導体チップのバンプは相互に圧接されることにより接合されるが、このときバンプに加わる力がバンプ下方まで伝搬して素子特性を劣化させるおそれがある。また、半導体チップをモールド樹脂で封止する際に、モールド樹脂の硬化収縮による応力がバンプに集中し、この応力がバンプ下方まで伝搬して素子特性を劣化させるかもしれない。さらに、樹脂封止後においても、外気温の変化に伴ってモールド樹脂が熱膨張または熱収縮すると、これにより生じる応力がバンプに集中し、この応力がバンプ下方にまで伝搬して素子特性を劣化させるおそれがある。
【０００４】
そこで、この発明の目的は、上述の技術的課題を解決し、バンプのような接続部に加わる応力がその接続部下方にまで伝搬することを防止できる構造の半導体装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】
前記の目的を達成するための請求項１記載の発明は、一方の半導体チップの表面に他方の半導体チップをフェースダウン状態で接合して構成される半導体装置であって、前記一方の半導体チップは、表面に隆起して形成された一方側接続部を有しており、前記他方の半導体チップは、表面に隆起して形成されて、前記一方側接続部に当接して当該他方の半導体チップと前記一方の半導体チップとの接続を達成するための他方側接続部を有しており、前記一方側接続部は、金を用いて形成されており、前記他方側接続部は、当該他方側接続部および前記一方側接続部に加わる力が前記一方の半導体チップおよび他方の半導体チップの各表面に伝搬されるのを防止するために、前記一方側接続部よりも低い弾性を有するアルミニウムを用いて、前記一方側接続部よりも高く形成されていることを特徴とする半導体装置である。
【０００８】
この発明によれば、一方側接続部および他方側接続部に力が加わっても、その力をアルミニウムを用いて形成された低弾性の他方側接続部の変形により吸収することができる。ゆえに、各半導体チップの表面において、一方側接続部および他方側接続部の下方の領域に、トランジスタなどの素子を配置することができ、その配置した素子は良好な素子特性を発揮することができる。
しかも、他方側接続部は一方側接続部よりも高く形成されていることにより、接続部が一層変形しやすくなるから、一方側接続部および他方側接続部に加わる力をより良好に吸収することができる。
【００１６】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。この半導体装置は、親チップ１の活性表面１１に、子チップ２をその活性表面２１を対向させたフェースダウン状態で接合したチップ・オン・チップ構造を有しており、親チップ１と子チップ２とを接合した後、これらをモールド樹脂で封止してパッケージ３内に納めることにより構成されている。活性表面とは、半導体基板においてトランジスタなどの素子が形成された活性表層領域側の表面を指す。親チップ１および子チップ２は、いずれもシリコンチップであってもよいが、化合物半導体（ガリウム砒素やガリウム燐など）やゲルマニウム半導体などの他の種類の半導体チップであってもよいし、親チップ１と子チップ２との半導体の種類が一致している必要もない。
【００１７】
親チップ１は、平面視における外形が子チップ２よりも大きく形成されている。親チップ１の活性表面１１の内方の領域には、子チップ２の接合領域が設定されており、その周囲には、複数個の外部接続用のパッド１２が最表面に露出した状態に配置されている。外部接続用パッド１２は、ボンディングワイヤ４を介してリードフレーム５に接続されている。
子チップ２は、親チップ１の活性表面１１にフェースダウンで接合されており、互いに対向する活性表面１１，２１間に設けられた複数個のバンプ６によって、所定間隔を保つように連結され、かつ、互いに電気的に接続されている。そして、親チップ１の活性表面１１と子チップ２の活性表面２１との間には、たとえば、親チップ１と子チップ２との接合後に樹脂材料などを注入して形成されたチップ間封止層７が介在されている。
【００１８】
図２は、バンプ６付近の構成を拡大して示す断面図である。親チップ１の基体をなす半導体基板（図示せず）上には、層間絶縁膜１３が形成されていて、この層間絶縁膜１３の表面には、たとえばアルミニウムからなる配線１４が配設されている。層間絶縁膜１３および配線１４の表面は、表面保護膜（パッシベーション膜）１５で覆われており、この表面保護膜１５には、配線１４の一部をチップ間接続用パッド１６として露出させるための開口部１７が形成されている。
【００１９】
一方、子チップ２の基体をなす半導体基板（図示せず）上には、層間絶縁膜２２が形成されており、この層間絶縁膜２２の表面には、たとえばアルミニウムからなる配線２３が配設されている。層間絶縁膜２２および配線２３の表面は、表面保護膜２４で覆われており、この表面保護膜２４には、親チップ１のチップ間接続用パッド１６に対向する位置に、配線２３の一部をチップ間接続用パッド２５として露出させるための開口部２６が形成されている。
【００２０】
チップ間接続用パッド１６，２５上には、たとえば電解めっきなどの手法により、それぞれ親側バンプ１８および子側バンプ２７が隆起して形成されている。親チップ１と子チップ２との接合に際しては、図２(a)に示すように、親側バンプ１８と子側バンプ２７とが当接するように親チップ１および子チップ２の相対的な位置が合わされ、その後、親チップ１および子チップ２が相互に押しつけられる。これにより、親側バンプ１８と子側バンプ２７とが圧着してバンプ６が形成され、親チップ１および子チップ２間の電気的および機械的な接続が達成される。
【００２１】
この実施形態では、親側バンプ１８は、平面視において子側バンプ２７よりも少し大きなサイズに形成されているとともに、その表面保護膜１５の表面からの高さ（隆起量）Ｈｍ（たとえば、５０μｍ）が子側バンプ２７の表面保護膜２４の表面からの高さ（隆起量）Ｈｓ（たとえば、１０μｍ）よりも高く形成されている。これにより、親側バンプ１８と子側バンプ２７とを相互に押しつけると、図２(b)に示すように、親側バンプ１８が子側バンプ２７の側面に回り込むように変形する。そして、この変形により親側バンプ１８および子側バンプ２７が相互に及ぼす力が吸収されるので、この力が、親チップ１のチップ間接続用パッド１６の下方の領域１９（以下、単に「パッド下方領域１９」という。）および子チップ２のチップ間接続用パッド２５の下方の領域２８（以下、単に「パッド下方領域２８」という。）に伝搬するおそれはない。また、親チップ１および子チップ２をモールド樹脂で封止する際に、モールド樹脂の硬化収縮による応力がバンプ６に加わっても、このバンプ６に加わる応力が、パッド下方領域１９，２８にまで伝搬するおそれはない。さらに、樹脂封止後において、外気温の変化に伴ってパッケージ３（図１参照）が熱膨張または熱収縮することによりバンプ６に応力が加わっても、このバンプ６に加わる応力が、パッド下方領域１９，２８にまで伝搬するおそれはない。ゆえに、パッド下方領域１９，２８に、トランジスタなどの素子を配置することができ、その配置した素子は良好な素子特性を発揮することができる。
【００２２】
また、親側バンプ１８は、子側バンプ２７よりも低弾性に構成されている。これにより、親側バンプ１８が一層変形しやすくなるから、バンプ６に加わる力がパッド下方領域１９，２８に伝搬するおそれをより少なくすることができる。このような親側バンプ１８の材料としては、たとえば、子側バンプ２７がＡｕ（金）で形成される場合、このＡｕよりも低い弾性を有するＡｌ（アルミニウム）を例示することができる。
【００２３】
なお、この実施形態では、親側バンプ１８の平面サイズを子側バンプ２７の平面サイズよりも大きく形成しているが、親側バンプ１８と子側バンプ２７とを、平面視においてほぼ同じサイズに形成してもよい。
【００２４】
図３は、この発明の第２の実施形態について説明するための断面図である。この図３において、上述の図２に示された各部と同等の部分には、図２の場合と同一の参照符号を付して示す。
この第２の実施形態では、親チップ１に配置されたチップ間接続用パッド１６上に、このチップ間接続用パッド１６（開口部１７）よりも平面視における面積がかなり大きい親側バンプ１８２が形成されている。より具体的には、親チップ１の表面保護膜１５には、たとえば、１辺が約５０〜１００μｍの正方形状の開口部１７が形成されており、この開口部１７から露出する配線１４の一部分がチップ間接続用パッド１６となっている。そして、チップ間接続用パッド１６上には、開口部１７から表面保護膜１５の表面上に大きくはみ出して、たとえば、１辺が約５４〜１５０μｍの平面正方形状の親側バンプ１８２が形成されている。一方、子チップ２は、上述の第１の実施形態の場合とほぼ同様に構成されている。親側バンプ１８２および子側バンプ２７は、それぞれの表面保護膜１５，２４の表面からの高さが両者でほぼ同じ（たとえば、１０μｍ）に形成されている。
【００２５】
この構成によれば、親チップ１および子チップ２の接合時または接合後に、親側バンプ１８２および子側バンプ２７に力が加わっても、この応力は、表面積が大きく形成された親側バンプ１８２で分散し、親側バンプ１８２の下面から表面保護膜１５に伝搬して吸収される。ゆえに、親側バンプ１８２および子側バンプ２７に加わる力が、親チップ１のパッド下方領域１９および子チップ２のパッド下方領域２８に集中して伝搬するおそれはない。ゆえに、上述の第１の実施形態の場合と同様に、パッド下方領域１９，２８に素子を配置することができ、その配置した素子は良好な素子特性を発揮することができる。
【００２６】
なお、親側バンプ１８２および子側バンプ２７に加わる力を、親側バンプ１８２で一層良好に分散させるためには、親側バンプ１８２は、子側バンプ２７よりも高弾性の材料を用いて形成することが好ましい。なお、親側バンプ１８の材料としては、たとえば、子側バンプ２７がＡｌで形成される場合、このＡｌよりも高い弾性を有するＡｕを例示することができる。
一方、親側バンプ１８２と子側バンプ２７とをほぼ同じ弾性を有する同一材料で形成してもよい。この場合には、親チップ１および子チップ２間を封止するチップ間封止層７を、親側バンプ１８２および子側バンプ２７とほぼ同じ弾性またはそれよりも大きい弾性に構成することが好ましい。こうすることにより、とくに親チップ１および子チップ２の接合後において、親側バンプ１８２および子側バンプ２７に応力が集中することを防止できる。ゆえに、パッド下方領域１９，２８に素子を配置した場合に、この素子の特性が劣化することを一層抑制することができる。このようなチップ間封止層７の材料としては、親側バンプ１８２および子側バンプ２７がＡｕで形成される場合、このＡｕより高い弾性を有する溶剤型液状エポキシ樹脂を例示することができる。
【００２７】
図４は、この発明の第３の実施形態について説明するための断面図である。この図３において、上述の図２に示された各部と同等の部分には、図２の場合と同一の参照符号を付して示す。
この第３の実施形態では、図４(a)に示すように、親チップ１に配置されたチップ間接続用パッド１６上に、親側バンプとしてスタッドバンプ１８３が配置されている。このスタッドバンプ１８３は、ワイヤボンディング装置によってボンディングワイヤの接続端の金属塊１８３ａをチップ間接続用パッド１６上に配置させ、その後、この金属塊１８３ａから伸び出る細線部分１８３ｂを金属塊１８３ａの近傍で切断し、さらに、レベラーで表面保護膜１５の表面からの高さが一定の高さになるように整形することにより形成できる。一方、子チップ２は、上述の第１の実施形態の場合とほぼ同様に、たとえば電解めっきなどの手法を用いて形成されている。
【００２８】
この構成によれば、スタッドバンプ１８３の先端部は、ボンディングワイヤの細線部分１８３ｂで構成されていて変形しやすいから、親チップ１および子チップ２の接合時または接合後に、スタッドバンプ１８３および子側バンプ２７に力が加わっても、この力は、図４(b)に示すように、スタッドバンプ１８３の先端部が変形することにより吸収される。ゆえに、スタッドバンプ１８３および子側バンプ２７に加わる力が、親チップ１のパッド下方領域１９および子チップ２のパッド下方領域２８に伝搬するおそれはない。よって、上述の第１および第２の実施形態の場合と同様に、パッド下方領域１９，２８に素子を配置することができ、その配置した素子は良好な素子特性を発揮することができる。
【００２９】
なお、この第３の実施形態においても、第１の実施形態の場合と同様に、親側バンプとしてのスタッドバンプ１８３を、子側バンプ２７よりも低弾性の材料を用いて形成することが好ましい。これにより、スタッドバンプ１８３が一層変形しやすくなるから、スタッドバンプ１８３および子側バンプ２７に加わる力がパッド下方領域１９，２８に伝搬するおそれをより少なくすることができる。また、スタッドバンプ１８３と子側バンプ２７とをほぼ同じ弾性を有する同一材料で形成してもよく、この場合には、親チップ１および子チップ２間を封止するチップ間封止層７を、スタッドバンプ１８３および子側バンプ２７とほぼ同じ弾性またはそれよりも大きい弾性に構成することが好ましい。こうすることにより、とくに親チップ１および子チップ２の接合後において、スタッドバンプ１８３および子側バンプ２７に応力が集中することを防止でき、パッド下方領域１９，２８に素子を配置した場合に、その配置した素子の特性が劣化することをさらに良好に抑制できる。
【００３０】
以上、この発明のいくつかの実施形態について説明したが、この発明は、上述の各実施形態に限定されるものではない。たとえば、上述の第２の実施形態では、親側バンプ１８２を開口部１７から表面保護膜１５上に大きくはみ出させて形成しているが（図３参照）、これに代えて、子チップ側のバンプを、チップ間接続用パッドを露出させるための開口部から表面保護膜上に大きくはみ出させて形成してもよい。また、親側バンプおよび子側バンプの両方を、チップ間接続用パッドを露出させるための開口部から表面保護膜上に大きくはみ出させて形成してもよい。
【００３１】
また、上述の第３の実施形態では、親側バンプがスタッドバンプで構成されるとしたが、子側バンプがスタッドバンプで構成されてもよいし、親側バンプおよび子側バンプの両方がスタッドバンプで構成されてもよい
さらに、親側バンプおよび子側バンプの材料と同じ弾性またはそれ以上の弾性を有する材料を用いてチップ間封止層を構成するという発明は、上述の第２および第３の実施形態では他の発明と組み合わされて実施されているが、他の発明と組み合わされずに単独で実施されてもよい。たとえば、親側バンプと子側バンプとがほぼ同じサイズに形成されているチップ・オン・チップ構造の半導体装置において、親チップと子チップとの間を封止するためのチップ間封止層を、親側バンプおよび子側バンプとほぼ同じ弾性を有する材料で構成してもよい。
【００３２】
また、親側バンプを子側バンプよりも低弾性にするという発明は、上述の第１および第３の実施形態において他の発明と組み合わされて実施されているが、他の発明と組み合わされずに単独で実施されてもよい。たとえば、親側バンプと子側バンプとがほぼ同じサイズに形成されているチップ・オン・チップ構造の半導体装置において、親側バンプまたは子側バンプの一方を、その他方を構成している材料よりも低弾性な材料で構成してもよい。
【００３３】
さらに、図１には、ＱＦＰ（Quad Flat Package）またはＳＯＰ（Small Outline Package）のパッケージ形状（リード形状）が示されているが、これ以外の形状のパッケージが採用されてもよい。
さらにまた、この発明は、チップ・オン・チップ構造に限らず、半導体チップの表面を配線基板に対向させて接合するフリップ・チップ・ボンディング構造などにも適用することができる。
【００３４】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
【図２】前記半導体装置のバンプ付近の構成を拡大して示す断面図である。
【図３】この発明の第２の実施形態について説明するための断面図である。
【図４】この発明の第３の実施形態について説明するための断面図である。
【符号の説明】
１ 親チップ（固体装置）
１１ 活性表面（固体装置の表面）
１４ 配線
１５ 表面保護膜
１６ チップ間接続用パッド
１７ 開口部
１８ 親側バンプ（固体側バンプ）
１８２ 親側バンプ（固体側バンプ）
１８３ スタッドバンプ（固体側バンプ）
１９ パッド下方領域
２ 子チップ（半導体チップ）
２１ 活性表面（半導体チップの表面）
２３ 配線
２４ 表面保護膜
２５ チップ間接続用パッド
２６ 開口部
２７ 子側バンプ（チップ側バンプ）
２８ パッド下方領域
６ バンプ（チップ間接続部）
７ チップ間封止層
【発明の属する技術分野】
この発明は、半導体チップを配線基板や別の半導体チップなどの固体装置の表面に接合させた構造を有する半導体装置に関する。
【０００２】
【従来の技術】
従来から、半導体チップの表面に他の半導体チップを重ね合わせて接合したチップ・オン・チップ構造の半導体装置が知られている。このようなチップ・オン・チップ構造の半導体装置では、一方の半導体チップは、いわゆるフェースダウン方式で他方の半導体チップに接合されていて、各チップ表面にほぼ同じ形状に形成されたバンプ同士を結合させることにより、半導体チップ間の電気的および機械的な接続が達成されている。また、互いに接合された半導体チップは、保護のために、モールド樹脂で封止されてパッケージ内に収容されている。
【０００３】
【発明が解決しようとする課題】
上述のような構造の半導体装置では、バンプの下方に、トランジスタなどの素子を配置することはできない。なぜなら、バンプの下方に素子が配置されていると、バンプに加わる力が素子に伝搬し、この素子の特性を劣化させるおそれがあるからである。
具体的には、半導体チップの接合時において、対向する半導体チップのバンプは相互に圧接されることにより接合されるが、このときバンプに加わる力がバンプ下方まで伝搬して素子特性を劣化させるおそれがある。また、半導体チップをモールド樹脂で封止する際に、モールド樹脂の硬化収縮による応力がバンプに集中し、この応力がバンプ下方まで伝搬して素子特性を劣化させるかもしれない。さらに、樹脂封止後においても、外気温の変化に伴ってモールド樹脂が熱膨張または熱収縮すると、これにより生じる応力がバンプに集中し、この応力がバンプ下方にまで伝搬して素子特性を劣化させるおそれがある。
【０００４】
そこで、この発明の目的は、上述の技術的課題を解決し、バンプのような接続部に加わる応力がその接続部下方にまで伝搬することを防止できる構造の半導体装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】
前記の目的を達成するための請求項１記載の発明は、一方の半導体チップの表面に他方の半導体チップをフェースダウン状態で接合して構成される半導体装置であって、前記一方の半導体チップは、表面に隆起して形成された一方側接続部を有しており、前記他方の半導体チップは、表面に隆起して形成されて、前記一方側接続部に当接して当該他方の半導体チップと前記一方の半導体チップとの接続を達成するための他方側接続部を有しており、前記一方側接続部は、金を用いて形成されており、前記他方側接続部は、当該他方側接続部および前記一方側接続部に加わる力が前記一方の半導体チップおよび他方の半導体チップの各表面に伝搬されるのを防止するために、前記一方側接続部よりも低い弾性を有するアルミニウムを用いて、前記一方側接続部よりも高く形成されていることを特徴とする半導体装置である。
【０００８】
この発明によれば、一方側接続部および他方側接続部に力が加わっても、その力をアルミニウムを用いて形成された低弾性の他方側接続部の変形により吸収することができる。ゆえに、各半導体チップの表面において、一方側接続部および他方側接続部の下方の領域に、トランジスタなどの素子を配置することができ、その配置した素子は良好な素子特性を発揮することができる。
しかも、他方側接続部は一方側接続部よりも高く形成されていることにより、接続部が一層変形しやすくなるから、一方側接続部および他方側接続部に加わる力をより良好に吸収することができる。
【００１６】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。この半導体装置は、親チップ１の活性表面１１に、子チップ２をその活性表面２１を対向させたフェースダウン状態で接合したチップ・オン・チップ構造を有しており、親チップ１と子チップ２とを接合した後、これらをモールド樹脂で封止してパッケージ３内に納めることにより構成されている。活性表面とは、半導体基板においてトランジスタなどの素子が形成された活性表層領域側の表面を指す。親チップ１および子チップ２は、いずれもシリコンチップであってもよいが、化合物半導体（ガリウム砒素やガリウム燐など）やゲルマニウム半導体などの他の種類の半導体チップであってもよいし、親チップ１と子チップ２との半導体の種類が一致している必要もない。
【００１７】
親チップ１は、平面視における外形が子チップ２よりも大きく形成されている。親チップ１の活性表面１１の内方の領域には、子チップ２の接合領域が設定されており、その周囲には、複数個の外部接続用のパッド１２が最表面に露出した状態に配置されている。外部接続用パッド１２は、ボンディングワイヤ４を介してリードフレーム５に接続されている。
子チップ２は、親チップ１の活性表面１１にフェースダウンで接合されており、互いに対向する活性表面１１，２１間に設けられた複数個のバンプ６によって、所定間隔を保つように連結され、かつ、互いに電気的に接続されている。そして、親チップ１の活性表面１１と子チップ２の活性表面２１との間には、たとえば、親チップ１と子チップ２との接合後に樹脂材料などを注入して形成されたチップ間封止層７が介在されている。
【００１８】
図２は、バンプ６付近の構成を拡大して示す断面図である。親チップ１の基体をなす半導体基板（図示せず）上には、層間絶縁膜１３が形成されていて、この層間絶縁膜１３の表面には、たとえばアルミニウムからなる配線１４が配設されている。層間絶縁膜１３および配線１４の表面は、表面保護膜（パッシベーション膜）１５で覆われており、この表面保護膜１５には、配線１４の一部をチップ間接続用パッド１６として露出させるための開口部１７が形成されている。
【００１９】
一方、子チップ２の基体をなす半導体基板（図示せず）上には、層間絶縁膜２２が形成されており、この層間絶縁膜２２の表面には、たとえばアルミニウムからなる配線２３が配設されている。層間絶縁膜２２および配線２３の表面は、表面保護膜２４で覆われており、この表面保護膜２４には、親チップ１のチップ間接続用パッド１６に対向する位置に、配線２３の一部をチップ間接続用パッド２５として露出させるための開口部２６が形成されている。
【００２０】
チップ間接続用パッド１６，２５上には、たとえば電解めっきなどの手法により、それぞれ親側バンプ１８および子側バンプ２７が隆起して形成されている。親チップ１と子チップ２との接合に際しては、図２(a)に示すように、親側バンプ１８と子側バンプ２７とが当接するように親チップ１および子チップ２の相対的な位置が合わされ、その後、親チップ１および子チップ２が相互に押しつけられる。これにより、親側バンプ１８と子側バンプ２７とが圧着してバンプ６が形成され、親チップ１および子チップ２間の電気的および機械的な接続が達成される。
【００２１】
この実施形態では、親側バンプ１８は、平面視において子側バンプ２７よりも少し大きなサイズに形成されているとともに、その表面保護膜１５の表面からの高さ（隆起量）Ｈｍ（たとえば、５０μｍ）が子側バンプ２７の表面保護膜２４の表面からの高さ（隆起量）Ｈｓ（たとえば、１０μｍ）よりも高く形成されている。これにより、親側バンプ１８と子側バンプ２７とを相互に押しつけると、図２(b)に示すように、親側バンプ１８が子側バンプ２７の側面に回り込むように変形する。そして、この変形により親側バンプ１８および子側バンプ２７が相互に及ぼす力が吸収されるので、この力が、親チップ１のチップ間接続用パッド１６の下方の領域１９（以下、単に「パッド下方領域１９」という。）および子チップ２のチップ間接続用パッド２５の下方の領域２８（以下、単に「パッド下方領域２８」という。）に伝搬するおそれはない。また、親チップ１および子チップ２をモールド樹脂で封止する際に、モールド樹脂の硬化収縮による応力がバンプ６に加わっても、このバンプ６に加わる応力が、パッド下方領域１９，２８にまで伝搬するおそれはない。さらに、樹脂封止後において、外気温の変化に伴ってパッケージ３（図１参照）が熱膨張または熱収縮することによりバンプ６に応力が加わっても、このバンプ６に加わる応力が、パッド下方領域１９，２８にまで伝搬するおそれはない。ゆえに、パッド下方領域１９，２８に、トランジスタなどの素子を配置することができ、その配置した素子は良好な素子特性を発揮することができる。
【００２２】
また、親側バンプ１８は、子側バンプ２７よりも低弾性に構成されている。これにより、親側バンプ１８が一層変形しやすくなるから、バンプ６に加わる力がパッド下方領域１９，２８に伝搬するおそれをより少なくすることができる。このような親側バンプ１８の材料としては、たとえば、子側バンプ２７がＡｕ（金）で形成される場合、このＡｕよりも低い弾性を有するＡｌ（アルミニウム）を例示することができる。
【００２３】
なお、この実施形態では、親側バンプ１８の平面サイズを子側バンプ２７の平面サイズよりも大きく形成しているが、親側バンプ１８と子側バンプ２７とを、平面視においてほぼ同じサイズに形成してもよい。
【００２４】
図３は、この発明の第２の実施形態について説明するための断面図である。この図３において、上述の図２に示された各部と同等の部分には、図２の場合と同一の参照符号を付して示す。
この第２の実施形態では、親チップ１に配置されたチップ間接続用パッド１６上に、このチップ間接続用パッド１６（開口部１７）よりも平面視における面積がかなり大きい親側バンプ１８２が形成されている。より具体的には、親チップ１の表面保護膜１５には、たとえば、１辺が約５０〜１００μｍの正方形状の開口部１７が形成されており、この開口部１７から露出する配線１４の一部分がチップ間接続用パッド１６となっている。そして、チップ間接続用パッド１６上には、開口部１７から表面保護膜１５の表面上に大きくはみ出して、たとえば、１辺が約５４〜１５０μｍの平面正方形状の親側バンプ１８２が形成されている。一方、子チップ２は、上述の第１の実施形態の場合とほぼ同様に構成されている。親側バンプ１８２および子側バンプ２７は、それぞれの表面保護膜１５，２４の表面からの高さが両者でほぼ同じ（たとえば、１０μｍ）に形成されている。
【００２５】
この構成によれば、親チップ１および子チップ２の接合時または接合後に、親側バンプ１８２および子側バンプ２７に力が加わっても、この応力は、表面積が大きく形成された親側バンプ１８２で分散し、親側バンプ１８２の下面から表面保護膜１５に伝搬して吸収される。ゆえに、親側バンプ１８２および子側バンプ２７に加わる力が、親チップ１のパッド下方領域１９および子チップ２のパッド下方領域２８に集中して伝搬するおそれはない。ゆえに、上述の第１の実施形態の場合と同様に、パッド下方領域１９，２８に素子を配置することができ、その配置した素子は良好な素子特性を発揮することができる。
【００２６】
なお、親側バンプ１８２および子側バンプ２７に加わる力を、親側バンプ１８２で一層良好に分散させるためには、親側バンプ１８２は、子側バンプ２７よりも高弾性の材料を用いて形成することが好ましい。なお、親側バンプ１８の材料としては、たとえば、子側バンプ２７がＡｌで形成される場合、このＡｌよりも高い弾性を有するＡｕを例示することができる。
一方、親側バンプ１８２と子側バンプ２７とをほぼ同じ弾性を有する同一材料で形成してもよい。この場合には、親チップ１および子チップ２間を封止するチップ間封止層７を、親側バンプ１８２および子側バンプ２７とほぼ同じ弾性またはそれよりも大きい弾性に構成することが好ましい。こうすることにより、とくに親チップ１および子チップ２の接合後において、親側バンプ１８２および子側バンプ２７に応力が集中することを防止できる。ゆえに、パッド下方領域１９，２８に素子を配置した場合に、この素子の特性が劣化することを一層抑制することができる。このようなチップ間封止層７の材料としては、親側バンプ１８２および子側バンプ２７がＡｕで形成される場合、このＡｕより高い弾性を有する溶剤型液状エポキシ樹脂を例示することができる。
【００２７】
図４は、この発明の第３の実施形態について説明するための断面図である。この図３において、上述の図２に示された各部と同等の部分には、図２の場合と同一の参照符号を付して示す。
この第３の実施形態では、図４(a)に示すように、親チップ１に配置されたチップ間接続用パッド１６上に、親側バンプとしてスタッドバンプ１８３が配置されている。このスタッドバンプ１８３は、ワイヤボンディング装置によってボンディングワイヤの接続端の金属塊１８３ａをチップ間接続用パッド１６上に配置させ、その後、この金属塊１８３ａから伸び出る細線部分１８３ｂを金属塊１８３ａの近傍で切断し、さらに、レベラーで表面保護膜１５の表面からの高さが一定の高さになるように整形することにより形成できる。一方、子チップ２は、上述の第１の実施形態の場合とほぼ同様に、たとえば電解めっきなどの手法を用いて形成されている。
【００２８】
この構成によれば、スタッドバンプ１８３の先端部は、ボンディングワイヤの細線部分１８３ｂで構成されていて変形しやすいから、親チップ１および子チップ２の接合時または接合後に、スタッドバンプ１８３および子側バンプ２７に力が加わっても、この力は、図４(b)に示すように、スタッドバンプ１８３の先端部が変形することにより吸収される。ゆえに、スタッドバンプ１８３および子側バンプ２７に加わる力が、親チップ１のパッド下方領域１９および子チップ２のパッド下方領域２８に伝搬するおそれはない。よって、上述の第１および第２の実施形態の場合と同様に、パッド下方領域１９，２８に素子を配置することができ、その配置した素子は良好な素子特性を発揮することができる。
【００２９】
なお、この第３の実施形態においても、第１の実施形態の場合と同様に、親側バンプとしてのスタッドバンプ１８３を、子側バンプ２７よりも低弾性の材料を用いて形成することが好ましい。これにより、スタッドバンプ１８３が一層変形しやすくなるから、スタッドバンプ１８３および子側バンプ２７に加わる力がパッド下方領域１９，２８に伝搬するおそれをより少なくすることができる。また、スタッドバンプ１８３と子側バンプ２７とをほぼ同じ弾性を有する同一材料で形成してもよく、この場合には、親チップ１および子チップ２間を封止するチップ間封止層７を、スタッドバンプ１８３および子側バンプ２７とほぼ同じ弾性またはそれよりも大きい弾性に構成することが好ましい。こうすることにより、とくに親チップ１および子チップ２の接合後において、スタッドバンプ１８３および子側バンプ２７に応力が集中することを防止でき、パッド下方領域１９，２８に素子を配置した場合に、その配置した素子の特性が劣化することをさらに良好に抑制できる。
【００３０】
以上、この発明のいくつかの実施形態について説明したが、この発明は、上述の各実施形態に限定されるものではない。たとえば、上述の第２の実施形態では、親側バンプ１８２を開口部１７から表面保護膜１５上に大きくはみ出させて形成しているが（図３参照）、これに代えて、子チップ側のバンプを、チップ間接続用パッドを露出させるための開口部から表面保護膜上に大きくはみ出させて形成してもよい。また、親側バンプおよび子側バンプの両方を、チップ間接続用パッドを露出させるための開口部から表面保護膜上に大きくはみ出させて形成してもよい。
【００３１】
また、上述の第３の実施形態では、親側バンプがスタッドバンプで構成されるとしたが、子側バンプがスタッドバンプで構成されてもよいし、親側バンプおよび子側バンプの両方がスタッドバンプで構成されてもよい
さらに、親側バンプおよび子側バンプの材料と同じ弾性またはそれ以上の弾性を有する材料を用いてチップ間封止層を構成するという発明は、上述の第２および第３の実施形態では他の発明と組み合わされて実施されているが、他の発明と組み合わされずに単独で実施されてもよい。たとえば、親側バンプと子側バンプとがほぼ同じサイズに形成されているチップ・オン・チップ構造の半導体装置において、親チップと子チップとの間を封止するためのチップ間封止層を、親側バンプおよび子側バンプとほぼ同じ弾性を有する材料で構成してもよい。
【００３２】
また、親側バンプを子側バンプよりも低弾性にするという発明は、上述の第１および第３の実施形態において他の発明と組み合わされて実施されているが、他の発明と組み合わされずに単独で実施されてもよい。たとえば、親側バンプと子側バンプとがほぼ同じサイズに形成されているチップ・オン・チップ構造の半導体装置において、親側バンプまたは子側バンプの一方を、その他方を構成している材料よりも低弾性な材料で構成してもよい。
【００３３】
さらに、図１には、ＱＦＰ（Quad Flat Package）またはＳＯＰ（Small Outline Package）のパッケージ形状（リード形状）が示されているが、これ以外の形状のパッケージが採用されてもよい。
さらにまた、この発明は、チップ・オン・チップ構造に限らず、半導体チップの表面を配線基板に対向させて接合するフリップ・チップ・ボンディング構造などにも適用することができる。
【００３４】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
【図２】前記半導体装置のバンプ付近の構成を拡大して示す断面図である。
【図３】この発明の第２の実施形態について説明するための断面図である。
【図４】この発明の第３の実施形態について説明するための断面図である。
【符号の説明】
１ 親チップ（固体装置）
１１ 活性表面（固体装置の表面）
１４ 配線
１５ 表面保護膜
１６ チップ間接続用パッド
１７ 開口部
１８ 親側バンプ（固体側バンプ）
１８２ 親側バンプ（固体側バンプ）
１８３ スタッドバンプ（固体側バンプ）
１９ パッド下方領域
２ 子チップ（半導体チップ）
２１ 活性表面（半導体チップの表面）
２３ 配線
２４ 表面保護膜
２５ チップ間接続用パッド
２６ 開口部
２７ 子側バンプ（チップ側バンプ）
２８ パッド下方領域
６ バンプ（チップ間接続部）
７ チップ間封止層
Claims (1)
- 一方の半導体チップの表面に他方の半導体チップをフェースダウン状態で接合して構成される半導体装置であって、
前記一方の半導体チップは、表面に隆起して形成された一方側接続部を有しており、
前記他方の半導体チップは、表面に隆起して形成されて、前記一方側接続部に当接して当該他方の半導体チップと前記一方の半導体チップとの接続を達成するための他方側接続部を有しており、
前記一方側接続部は、金を用いて形成されており、
前記他方側接続部は、当該他方側接続部および前記一方側接続部に加わる力が前記一方の半導体チップおよび他方の半導体チップの各表面に伝搬されるのを防止するために、前記一方側接続部よりも低い弾性を有するアルミニウムを用いて、前記一方側接続部よりも高く形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000134916A JP3764321B2 (ja) | 2000-05-08 | 2000-05-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000134916A JP3764321B2 (ja) | 2000-05-08 | 2000-05-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320012A JP2001320012A (ja) | 2001-11-16 |
| JP3764321B2 true JP3764321B2 (ja) | 2006-04-05 |
Family
ID=18643101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000134916A Expired - Fee Related JP3764321B2 (ja) | 2000-05-08 | 2000-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764321B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4441545B2 (ja) | 2007-03-30 | 2010-03-31 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP5486848B2 (ja) * | 2009-06-10 | 2014-05-07 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
-
2000
- 2000-05-08 JP JP2000134916A patent/JP3764321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001320012A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3631120B2 (ja) | 半導体装置 | |
| KR100736000B1 (ko) | 반도체장치 | |
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| US6982488B2 (en) | Semiconductor package and method for fabricating the same | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| JP2000232200A (ja) | 半導体チップおよびチップ・オン・チップ構造の半導体装置 | |
| JP2008166527A (ja) | 半導体装置およびその製造方法 | |
| US20180374780A1 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
| JPH10270626A (ja) | 半導体装置およびその製造方法 | |
| JP3764321B2 (ja) | 半導体装置 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JP3570672B2 (ja) | 半導体装置 | |
| JP2002026236A (ja) | 半導体素子の実装構造およびその実装方法 | |
| JP3842241B2 (ja) | 半導体装置 | |
| JP3342845B2 (ja) | 半導体装置 | |
| JPH1140601A (ja) | 半導体装置の構造 | |
| JP3715816B2 (ja) | 半導体チップ | |
| JP4405033B2 (ja) | 半導体装置 | |
| JP3457593B2 (ja) | 半導体装置 | |
| JP3939056B2 (ja) | 半導体装置 | |
| JP2004119550A (ja) | 半導体装置およびその製造方法 | |
| KR100752884B1 (ko) | 칩·온·칩 구조의 반도체장치 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
| TWI285407B (en) | LOC (lead-on-chip) IC package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |