JP2004119550A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004119550A JP2004119550A JP2002278613A JP2002278613A JP2004119550A JP 2004119550 A JP2004119550 A JP 2004119550A JP 2002278613 A JP2002278613 A JP 2002278613A JP 2002278613 A JP2002278613 A JP 2002278613A JP 2004119550 A JP2004119550 A JP 2004119550A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- semiconductor chip
- chip
- main surface
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】半導体チップの位置ずれを抑制して接続信頼性の向上を図る。
【解決手段】個片基板３に１列に設けられた複数の接続端子３ｃに対して、少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出した突出部３ｄを相互に有していることにより、金バンプ１ｄと個片基板３の接続端子３ｃの位置がずれた際に、熱圧着時に、突出部３ｄを有した２つの接続端子３ｃが接続方向に対して相互に反対の向きに傾斜し、突出部３ｄを有した一方の接続端子３ｃがそれ以外の接続端子３ｃとは異なった向きに傾斜して撓み、この撓んだ接続端子３ｃの傾斜が接続端子３ｃと金バンプ１ｄの位置のずれのストッパーとなり、その結果、個片基板３の接続端子３ｃと半導体チップ１１上の金バンプ１ｄとの位置のずれを抑制してフリップチップ接続の接続信頼性の向上を図ることができる。
【選択図】 図１
【解決手段】個片基板３に１列に設けられた複数の接続端子３ｃに対して、少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出した突出部３ｄを相互に有していることにより、金バンプ１ｄと個片基板３の接続端子３ｃの位置がずれた際に、熱圧着時に、突出部３ｄを有した２つの接続端子３ｃが接続方向に対して相互に反対の向きに傾斜し、突出部３ｄを有した一方の接続端子３ｃがそれ以外の接続端子３ｃとは異なった向きに傾斜して撓み、この撓んだ接続端子３ｃの傾斜が接続端子３ｃと金バンプ１ｄの位置のずれのストッパーとなり、その結果、個片基板３の接続端子３ｃと半導体チップ１１上の金バンプ１ｄとの位置のずれを抑制してフリップチップ接続の接続信頼性の向上を図ることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にフリップチップ接続に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体チップをバンプ電極（突起電極）を介して接続する技術としてフリップチップ接続が知られている。
【０００４】
フリップチップ接続では、例えば、半導体チップの表面電極に金バンプを設け、半導体チップの表面電極に対応して設けられた複数の電極を有する配線基板を用い、半導体チップ上の金バンプと配線基板の電極とを接続して組み立てる。
【０００５】
フリップチップ接続の際には、例えば、配線基板の主面上にフィルムからなるシート状の樹脂接着部材などを配置し、その上に半導体チップを配置した後、熱圧着して半導体チップ上の金バンプと配線基板の電極とを接続させる。
【０００６】
その際、樹脂接着部材の熱膨張によって金バンプと配線基板の電極とを剥離しようとする熱ストレスが掛かるが、熱圧着の際に熱で基板を軟化させ、電極を撓ませることにより、残留応力を発生させ、この残留応力によって基板の電極がバンプ側に対して押し上げられ、金バンプと基板の電極との接続を確保できる。
【０００７】
なお、フリップチップ接続が行われる半導体装置については、例えば、特開平１０−１０７０７７号公報にその記載がある。
【０００８】
【発明が解決しようとする課題】
ところが、半導体チップの表面電極については、狭ピッチ化が進んでおり、狭ピッチ化に対応して配線基板側の電極も狭ピッチになるため、配線基板の電極の幅が細くなる傾向にある。
【０００９】
このような状況で図９〜図１２に示す比較例のようにフリップチップ接続を行う場合、図１１および図１２に示すように半導体チップ１１の金バンプ１ｄと個片基板３の接続端子３ｃとの位置が僅かにずれていると、金バンプ１ｄに熱と荷重が掛かった際に、図１３に示すようにずれた位置で接続端子３ｃが撓んで沈み込むため、複数の接続端子３ｃがその接続方向に対して同一方向に傾斜した状態になる。
【００１０】
そして、複数の接続端子３ｃが同一方向に傾斜すると、接続端子３ｃと金バンプ１ｄとの位置がさらにずれて（図１０および図１３に示す位置ずれ７）両者の接続不良あるいは電気的ショートを引き起こすことが問題となる。
【００１１】
本発明の目的は、半導体チップの位置ずれを抑制して接続信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【００１２】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】
すなわち、本発明は、主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有するとともに前記複数の電極が接続方向に対して傾斜して設けられた配線基板と、前記配線基板の主面上にフリップチップ接続された半導体チップと、前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の電極とをそれぞれに接続する複数の突起電極とを有し、前記突出部を有した前記複数の電極のうち、少なくとも２つの電極は相反する方向に傾斜しているものである。
【００１５】
また、本発明は、主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有する配線基板を準備する工程と、表面電極上に突起電極が形成された半導体チップを準備する工程と、前記配線基板の主面上に樹脂接着部材を配置する工程と、前記配線基板の電極と前記半導体チップの突起電極との位置を合わせた後、熱圧着によって前記配線基板の複数の電極を接続方向に対して傾斜させた状態で前記樹脂接着部材を硬化させることにより、前記配線基板の電極と前記突起電極とを接続して前記半導体チップをフリップチップ接続する工程とを有し、前記フリップチップ接続の際の熱圧着時に、前記突出部を有する電極のうち少なくとも２つの電極を相反する方向に傾斜させるものである。
【００１６】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１８】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
図１は本発明の実施の形態の半導体装置におけるフリップチップ接続部の構造の一例を示す平面図、図２は図１に示すフリップチップ接続部の構造を示す断面図、図３は図２に示すフリップチップ接続における配線基板の電極と突起電極の位置関係を示す拡大平面図、図４は図３に示すフリップチップ接続における電極上への突起電極配置時の構造を示す側面図、図５は図４に示すフリップチップ接続におけるチップ加熱・加圧時の電極の沈み込み状態の構造を示す側面図、図６は図１に示すフリップチップ接続を用いた半導体装置の内部構造の一例を樹脂封止体を透過して示す平面図、図７は図６に示すＡ−Ａ線に沿って切断した断面の構造を示す断面図、図８は図６に示すＢ−Ｂ線に沿って切断した断面の構造を示す断面図、図９は図１に示すフリップチップ接続部に対する比較例のフリップチップ接続部の構造を示す平面図、図１０は図９に示す比較例のフリップチップ接続部の構造を示す断面図、図１１は図１０に示す比較例のフリップチップ接続における配線基板の電極と突起電極の位置関係を示す拡大平面図、図１２は図１１に示す比較例のフリップチップ接続における電極上への突起電極配置時の構造を示す側面図、図１３は図１２に示す比較例のフリップチップ接続におけるチップ加熱・加圧時の電極の沈み込み状態の構造を示す側面図である。
【００２１】
本実施の形態は、図１、図２に示すようにフリップチップ接続に関するものであり、配線基板である個片基板３の接続端子（電極）３ｃに対する半導体チップ１１上の突起電極である金バンプ１ｄの位置のずれを抑制してフリップチップ接続の接続信頼性の安定化を図るものである。
【００２２】
図１、図２は本実施の形態のフリップチップ接続の一例を示すものである。半導体チップ１１は、センタパッド配列のものであり、長方形の半導体チップ１１の対向する長辺間の中央付近に１列に並んで複数の金バンプ１ｄが設けられ、この金バンプ１ｄが個片基板３の接続端子３ｃに接続してフリップチップ接続されている。
【００２３】
したがって、半導体チップ１１は個片基板３に対してフェースダウン実装されており、個片基板３の主面であるチップ支持面３ａと半導体チップ１１の主面１１ａとが対向して配置されているとともに、半導体チップ１１の電極と個片基板３の接続端子３ｃとが金バンプ１ｄを介して電気的に接続されている。
【００２４】
さらに、個片基板３と半導体チップ１１との間にはＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）１０などの樹脂接着部材が配置され、このＮＣＦ１０が金バンプ１ｄの周囲に配置されてフリップチップ接続部を保護している。
【００２５】
このようなフリップチップ接続で、本実施の形態では、個片基板３において、そのチップ支持面３ａ上で半導体チップ１１の電極配置に対応して１列に並んで設けられた複数の接続端子３ｃに対して、少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出した突出部３ｄを相互に有している。
【００２６】
例えば、図１に示す例では、１列に並んだ１３個の接続端子３ｃのうち、４つの接続端子３ｃに突出部３ｄが設けられ、それぞれ相反する方向に延在するように１組ずつ一対となって設けられている。
【００２７】
このように１列に並んだ複数の接続端子３ｃにおいて、少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出して延在するような突出部３ｄを有していることにより、フリップチップ接続において、図３および図４に示すように、金バンプ１ｄと個片基板３の接続端子３ｃの位置が一方向にずれていても、図５に示すように熱圧着の際に突出部３ｄを有した２つの接続端子３ｃが接続方向に対して相互に反対の向きに傾斜する。
【００２８】
すなわち、図３および図４に示すように、接続端子３ｃに対して例えば金バンプ１ｄが向かって右側に僅かにずれた場合、左から１〜３番めまでのバンプ接続では、接続端子３ｃの中心より右方向に金バンプ１ｄがずれているのに対して、最右のバンプ接続では、接続端子３ｃにその右端側に突出部３ｄが設けられているため、接続端子３ｃの中心より左方向に金バンプ１ｄがずれている。
【００２９】
その結果、図５に示すように、左から１〜３番めまでのバンプ接続では、接続端子３ｃが向かって右下がりの方向に撓んで傾斜し、一方、最右のバンプ接続では、接続端子３ｃが向かって左下がりの方向に撓んで傾斜する。
【００３０】
したがって、１列に並んだ接続端子３ｃが接続方向に対して全て同一方向には傾かず、少なくとも突出部３ｄを有した１つの接続端子３ｃがそれ以外の接続端子３ｃとは異なった向きに傾斜して撓み、この撓んだ接続端子３ｃの傾斜が個片基板３の接続端子３ｃと金バンプ１ｄの位置のずれのストッパーとなる。
【００３１】
その結果、個片基板３の接続端子３ｃと半導体チップ１１上の金バンプ１ｄとの位置のずれを抑制することができる。
【００３２】
これにより、半導体チップ１１の位置のずれを抑制することができ、フリップチップ接続の接続信頼性の向上を図ることができるとともに、また、接続信頼性の安定化を図ることができる。
【００３３】
なお、フリップチップ接続の際には、個片基板３と半導体チップ１１との間に配置された樹脂接着部材であるＮＣＦ１０の熱膨張によって金バンプ１ｄと個片基板３の接続端子３ｃとを剥離しようとする熱ストレスが掛かるが、熱圧着の際に熱で個片基板３を軟化させかつ接続端子３ｃを撓ませることにより、残留応力を発生させ、この残留応力によって接続端子３ｃが金バンプ１ｄ側に対して押し上げられ、金バンプ１ｄと個片基板３の接続端子３ｃとの接続を確保できる。
【００３４】
次に、本実施の形態のフリップチップ接続を利用した半導体装置の一例について説明する。
【００３５】
図６〜図８は、チップ積層構造の小型の半導体パッケージであるＣＳＰ（ＣｈｉｐＳｉｚｅ Ｐａｃｋａｇｅ）９を示すものであり、１段目の第１の半導体チップ１が個片基板３に対してフリップチップ接続され、その上に積層された２段目の第２の半導体チップ２が個片基板３の接続端子３ｃにワイヤボンディングされている。
【００３６】
さらに、ＣＳＰ９は、個片基板３のチップ支持面３ａ（主面）側において第１の半導体チップ１とこれに積層された第２の半導体チップ２とが樹脂成形によって樹脂封止された樹脂封止形のものである。
【００３７】
また、個片基板３のチップ支持面３ａと反対側の面である裏面３ｂには、外部端子となる複数の半田ボール８がマトリクス配置で設けられている。
【００３８】
ＣＳＰ９の詳細構造を説明すると、主面であるチップ支持面３ａおよび裏面３ｂを有しており、かつチップ支持面３ａ上に図６に示すような複数の接続端子３ｃを有するとともに、裏面３ｂ上に複数の半田ボール８を有する個片基板３と、主面１ｂおよび裏面１ｃを有しており、かつ主面１ｂ上に複数のパッド１ａ（表面電極）と複数の半導体素子とを有する第１の半導体チップ１と、主面２ｂおよび裏面２ｃを有しており、かつ主面２ｂ上に複数のパッド２ａ（表面電極）と複数の半導体素子とを有する第２の半導体チップ２と、個片基板３のチップ支持面３ａ上に形成されており、かつ第１の半導体チップ１および第２の半導体チップ２を封止する樹脂封止体６と、第２の半導体チップ２のパッド２ａとこれに対応する個片基板３の接続端子３ｃとを接続する複数のワイヤ４とからなる。
【００３９】
さらに、第１の半導体チップ１は、個片基板３のチップ支持面３ａ上に第１の半導体チップ１の複数のパッド１ａが個片基板３の接続端子３ｃと対向するように、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとが向かい合って配置されている。
【００４０】
その際、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間は、薄膜のＮＣＦ（非導電フィルム：Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）１０などの樹脂接着部材を介して固定されている。
【００４１】
ただし、前記樹脂接着部材としては、ＮＣＦ１０以外のＡＣＦ（異方性導電フィルム：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）などを用いてもよく、あるいは、その他の樹脂接着部材を用いてもよい。
【００４２】
なお、ＮＣＦ１０もしくはＡＣＦは、主に、フリップチップ接続を行う際に用いられる接着部材であり、エポキシ樹脂を主成分とする熱硬化性の樹脂によって形成されたテープ状のフィルムである。
【００４３】
また、第１の半導体チップ１の複数のパッド１ａは、対向する長辺に沿ってかつその長辺間のほぼ中央部に１列に並んで配置（センタパッド配列）されており、これらに対応する個片基板３の複数の接続端子３ｃとそれぞれ圧接している。その際、第１の半導体チップ１のパッド１ａに設けられた突起電極である金バンプ１ｄと、個片基板３の接続端子３ｃとが圧接されている。
【００４４】
なお、金バンプ１ｄは、金線を用いてワイヤボンディング技術を利用して第１の半導体チップ１のパッド１ａに設けられた突起電極であり、ＣＳＰ９の組み立てにおいては、予め、第１の半導体チップ１のパッド１ａに設けておく。
【００４５】
一方、第２の半導体チップ２は、その主面２ｂの４辺にほぼ沿って複数のパッド２ａが設けられた外周パッド配列のものであり、個片基板３のチップ支持面３ａ上に第１の半導体チップ１を介して配置されており、第１の半導体チップ１および第２の半導体チップ２は、ダイボンドフィルム材５を介してお互いの裏面１ｃ，２ｃが向かい合って個片基板３のチップ支持面３ａ上に配置されている。
【００４６】
したがって、ＣＳＰ９は、スタック構造において、１段目の第１の半導体チップ１が個片基板３に対してフェースダウン実装でフリップチップ接続され、一方、２段目の第２の半導体チップ２は、第１の半導体チップ１の裏面１ｃ上にフェースアップ実装されてワイヤボンディング接続されている。
【００４７】
このような構造のＣＳＰ９において、その個片基板３のチップ支持面３ａには、第１の半導体チップ１のパッド１ａの配列に対応して複数の接続端子３ｃが１列に設けられ、その際、複数の接続端子３ｃのうちの少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出した突出部３ｄを相互に有している。
【００４８】
その結果、フリップチップ接続の際に、個片基板３上での第１の半導体チップ１の位置のずれを抑制でき、フリップチップ接続の接続信頼性の向上を図ることができる。
【００４９】
なお、第１の半導体チップ１および第２の半導体チップ２は、例えば、シリコンなどによって形成されている。
【００５０】
また、樹脂封止体６の形成に用いられる樹脂成形用の樹脂は、例えば、熱硬化性のエポキシ樹脂などであり、個片基板３は、例えば、ガラス入りエポキシ基板であり、さらに、ワイヤ４は、例えば、金線である。
【００５１】
本実施の形態のＣＳＰ９の組み立てでは、まず、チップ支持面３ａに１列に並んで配置された複数の接続端子３ｃを有し、かつ前記複数の接続端子３ｃのうち少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出した突出部３ｄを相互に有する個片基板３を準備する。
【００５２】
一方、主面１ｂに半導体集積回路が形成され、かつパッド１ａ上に金バンプ１ｄが形成された第１の半導体チップ１を準備する。
【００５３】
その後、個片基板３のチップ支持面３ａの半導体チップ搭載エリアに第１の半導体チップ１より若干大きめに切断したＮＣＦ１０を配置し、続いて、第１の半導体チップ１のパッド１ａが個片基板３の接続端子３ｃと対向するように、かつパッド１ａとこれに対応する接続端子３ｃとを位置決めして第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置し、その後、第１の半導体チップ１の裏面１ｃに所定の荷重を付与する。
【００５４】
これにより、金バンプ１ｄがＮＣＦ１０につきささり、第１の半導体チップ１が個片基板３上に仮固定される。
【００５５】
その後、第１の半導体チップ１の裏面１ｃに圧力および熱を加える。
【００５６】
これによって、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間でＮＣＦ１０の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介して第１の半導体チップ１を個片基板３のチップ支持面３ａ上に固定する。
【００５７】
その際、複数の接続端子３ｃのうち、図３に示すように突出部３ｄが相反する方向に突出した少なくとも２つの接続端子３ｃを、図５に示すように接続方向に対して相反する方向に傾斜させた状態で熱圧着を行い、これによってＮＣＦ１０を硬化させ、個片基板３の接続端子３ｃと金バンプ１ｄとを接続してフリップチップ接続する。
【００５８】
このように個片基板３に１列に並んだ複数の接続端子３ｃにおいて、少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出して延在するような突出部３ｄを有していることにより、フリップチップ接続において、図３および図４に示すように金バンプ１ｄと接続端子３ｃの位置がずれていても、図５に示すように突出部３ｄを有した２つの接続端子３ｃが熱圧着の際に接続方向に対して相互に反対の向きに傾斜する。
【００５９】
これにより、１列に並んだ接続端子３ｃが接続方向に対して全て同一方向には傾かず、少なくとも突出部３ｄを有した１つの接続端子３ｃがそれ以外の接続端子３ｃとは異なった向きに傾斜して撓み、この撓んだ接続端子３ｃの傾斜が個片基板３の接続端子３ｃと金バンプ１ｄの位置のずれのストッパーとなる。
【００６０】
その結果、個片基板３の接続端子３ｃと第１の半導体チップ１上の金バンプ１ｄとの位置のずれを抑制し、フリップチップ接続の接続信頼性の向上や安定化を図ることができる。
【００６１】
その後、ダイボンドフィルム材５を介して第１の半導体チップ１上に第２の半導体チップ２をマウントする。
【００６２】
続いて、第２の半導体チップ２の複数のパッド２ａとそれぞれに対応する個片基板３の複数の接続端子３ｃとを金線のワイヤ４を介して電気的に接続する。
【００６３】
さらに、第１の半導体チップ１、第２の半導体チップ２および複数のワイヤ４を樹脂封止して樹脂封止体６を形成する。
【００６４】
その後、個片基板３の裏面３ｂ上に、個片基板３の複数の接続端子３ｃと電気的に接続する複数の半田ボール８を搭載する。
【００６５】
すなわち、個片基板３の裏面３ｂに、半田ボール８をリフローなどによって搭載してＣＳＰ９の外部電極を形成する。
【００６６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６７】
前記実施の形態では、半導体装置が、２つの半導体チップを積層したスタック構造のものを説明したが、半導体チップの積層数は、３層またはそれ以上であってもよい。
【００６８】
また、前記実施の形態では、フリップチップ接続される半導体チップ（第１の半導体チップ１）がセンタパッド配列の場合について説明したが、前記半導体チップは、その主面に表面電極が１列に並んで設けられているものであれば、外周パッド配列のものであってもよい。
【００６９】
さらに、前記実施の形態では、樹脂接着部材として、１段目のフリップチップ接続がＮＣＦ１２やＡＣＦなどのフィルム状のものを用いて行われ、２段目のダイボンドがダイボンドフィルム材５を用いて行われる場合について説明したが、前記樹脂接着部材は、ペースト状のものなどであってもよい。
【００７０】
また、前記実施の形態では、半導体装置がＣＳＰ９の場合について説明したが、前記半導体装置は、フリップチップ接続された少なくとも１つの半導体チップを有するものであれば、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などであってもよく、あるいはＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）などのように複数の半導体チップを搭載するものであってもよい。
【００７１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７２】
配線基板の主面に１列に並んだ複数の電極のうち、少なくとも２つの電極がその列方向の相反する方向に突出した突出部を相互に有していることにより、フリップチップ接続の熱圧着の際に前記２つの電極が接続方向に対して相互に反対の向きに傾斜し、これにより、何れか一方の向きに傾斜した電極の傾斜が突起電極の位置ずれのストッパーとなる。その結果、半導体チップの位置ずれを抑制してフリップチップ接続の接続信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置におけるフリップチップ接続部の構造の一例を示す平面図である。
【図２】図１に示すフリップチップ接続部の構造を示す断面図である。
【図３】図２に示すフリップチップ接続における配線基板の電極と突起電極の位置関係を示す拡大平面図である。
【図４】図３に示すフリップチップ接続における電極上への突起電極配置時の構造を示す側面図である。
【図５】図４に示すフリップチップ接続におけるチップ加熱・加圧時の電極の沈み込み状態の構造を示す側面図である。
【図６】図１に示すフリップチップ接続を用いた半導体装置の内部構造の一例を樹脂封止体を透過して示す平面図である。
【図７】図６に示すＡ−Ａ線に沿って切断した断面の構造を示す断面図である。
【図８】図６に示すＢ−Ｂ線に沿って切断した断面の構造を示す断面図である。
【図９】図１に示すフリップチップ接続部に対する比較例のフリップチップ接続部の構造を示す平面図である。
【図１０】図９に示す比較例のフリップチップ接続部の構造を示す断面図である。
【図１１】図１０に示す比較例のフリップチップ接続における配線基板の電極と突起電極の位置関係を示す拡大平面図である。
【図１２】図１１に示す比較例のフリップチップ接続における電極上への突起電極配置時の構造を示す側面図である。
【図１３】図１２に示す比較例のフリップチップ接続におけるチップ加熱・加圧時の電極の沈み込み状態の構造を示す側面図である。
【符号の説明】
１ 第１の半導体チップ
１ａ パッド（表面電極）
１ｂ 主面
１ｃ 裏面
１ｄ 金バンプ（突起電極）
２ 第２の半導体チップ
２ａ パッド
２ｂ 主面
２ｃ 裏面
３ 個片基板（配線基板）
３ａ チップ支持面（主面）
３ｂ 裏面
３ｃ 接続端子（電極）
３ｄ 突出部
４ ワイヤ
５ ダイボンドフィルム材
６ 樹脂封止体
７ 位置ずれ
８ 半田ボール
９ ＣＳＰ（半導体装置）
１０ ＮＣＦ（樹脂接着部材）
１１ 半導体チップ
１１ａ 主面
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にフリップチップ接続に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体チップをバンプ電極（突起電極）を介して接続する技術としてフリップチップ接続が知られている。
【０００４】
フリップチップ接続では、例えば、半導体チップの表面電極に金バンプを設け、半導体チップの表面電極に対応して設けられた複数の電極を有する配線基板を用い、半導体チップ上の金バンプと配線基板の電極とを接続して組み立てる。
【０００５】
フリップチップ接続の際には、例えば、配線基板の主面上にフィルムからなるシート状の樹脂接着部材などを配置し、その上に半導体チップを配置した後、熱圧着して半導体チップ上の金バンプと配線基板の電極とを接続させる。
【０００６】
その際、樹脂接着部材の熱膨張によって金バンプと配線基板の電極とを剥離しようとする熱ストレスが掛かるが、熱圧着の際に熱で基板を軟化させ、電極を撓ませることにより、残留応力を発生させ、この残留応力によって基板の電極がバンプ側に対して押し上げられ、金バンプと基板の電極との接続を確保できる。
【０００７】
なお、フリップチップ接続が行われる半導体装置については、例えば、特開平１０−１０７０７７号公報にその記載がある。
【０００８】
【発明が解決しようとする課題】
ところが、半導体チップの表面電極については、狭ピッチ化が進んでおり、狭ピッチ化に対応して配線基板側の電極も狭ピッチになるため、配線基板の電極の幅が細くなる傾向にある。
【０００９】
このような状況で図９〜図１２に示す比較例のようにフリップチップ接続を行う場合、図１１および図１２に示すように半導体チップ１１の金バンプ１ｄと個片基板３の接続端子３ｃとの位置が僅かにずれていると、金バンプ１ｄに熱と荷重が掛かった際に、図１３に示すようにずれた位置で接続端子３ｃが撓んで沈み込むため、複数の接続端子３ｃがその接続方向に対して同一方向に傾斜した状態になる。
【００１０】
そして、複数の接続端子３ｃが同一方向に傾斜すると、接続端子３ｃと金バンプ１ｄとの位置がさらにずれて（図１０および図１３に示す位置ずれ７）両者の接続不良あるいは電気的ショートを引き起こすことが問題となる。
【００１１】
本発明の目的は、半導体チップの位置ずれを抑制して接続信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【００１２】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】
すなわち、本発明は、主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有するとともに前記複数の電極が接続方向に対して傾斜して設けられた配線基板と、前記配線基板の主面上にフリップチップ接続された半導体チップと、前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の電極とをそれぞれに接続する複数の突起電極とを有し、前記突出部を有した前記複数の電極のうち、少なくとも２つの電極は相反する方向に傾斜しているものである。
【００１５】
また、本発明は、主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有する配線基板を準備する工程と、表面電極上に突起電極が形成された半導体チップを準備する工程と、前記配線基板の主面上に樹脂接着部材を配置する工程と、前記配線基板の電極と前記半導体チップの突起電極との位置を合わせた後、熱圧着によって前記配線基板の複数の電極を接続方向に対して傾斜させた状態で前記樹脂接着部材を硬化させることにより、前記配線基板の電極と前記突起電極とを接続して前記半導体チップをフリップチップ接続する工程とを有し、前記フリップチップ接続の際の熱圧着時に、前記突出部を有する電極のうち少なくとも２つの電極を相反する方向に傾斜させるものである。
【００１６】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１８】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
図１は本発明の実施の形態の半導体装置におけるフリップチップ接続部の構造の一例を示す平面図、図２は図１に示すフリップチップ接続部の構造を示す断面図、図３は図２に示すフリップチップ接続における配線基板の電極と突起電極の位置関係を示す拡大平面図、図４は図３に示すフリップチップ接続における電極上への突起電極配置時の構造を示す側面図、図５は図４に示すフリップチップ接続におけるチップ加熱・加圧時の電極の沈み込み状態の構造を示す側面図、図６は図１に示すフリップチップ接続を用いた半導体装置の内部構造の一例を樹脂封止体を透過して示す平面図、図７は図６に示すＡ−Ａ線に沿って切断した断面の構造を示す断面図、図８は図６に示すＢ−Ｂ線に沿って切断した断面の構造を示す断面図、図９は図１に示すフリップチップ接続部に対する比較例のフリップチップ接続部の構造を示す平面図、図１０は図９に示す比較例のフリップチップ接続部の構造を示す断面図、図１１は図１０に示す比較例のフリップチップ接続における配線基板の電極と突起電極の位置関係を示す拡大平面図、図１２は図１１に示す比較例のフリップチップ接続における電極上への突起電極配置時の構造を示す側面図、図１３は図１２に示す比較例のフリップチップ接続におけるチップ加熱・加圧時の電極の沈み込み状態の構造を示す側面図である。
【００２１】
本実施の形態は、図１、図２に示すようにフリップチップ接続に関するものであり、配線基板である個片基板３の接続端子（電極）３ｃに対する半導体チップ１１上の突起電極である金バンプ１ｄの位置のずれを抑制してフリップチップ接続の接続信頼性の安定化を図るものである。
【００２２】
図１、図２は本実施の形態のフリップチップ接続の一例を示すものである。半導体チップ１１は、センタパッド配列のものであり、長方形の半導体チップ１１の対向する長辺間の中央付近に１列に並んで複数の金バンプ１ｄが設けられ、この金バンプ１ｄが個片基板３の接続端子３ｃに接続してフリップチップ接続されている。
【００２３】
したがって、半導体チップ１１は個片基板３に対してフェースダウン実装されており、個片基板３の主面であるチップ支持面３ａと半導体チップ１１の主面１１ａとが対向して配置されているとともに、半導体チップ１１の電極と個片基板３の接続端子３ｃとが金バンプ１ｄを介して電気的に接続されている。
【００２４】
さらに、個片基板３と半導体チップ１１との間にはＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）１０などの樹脂接着部材が配置され、このＮＣＦ１０が金バンプ１ｄの周囲に配置されてフリップチップ接続部を保護している。
【００２５】
このようなフリップチップ接続で、本実施の形態では、個片基板３において、そのチップ支持面３ａ上で半導体チップ１１の電極配置に対応して１列に並んで設けられた複数の接続端子３ｃに対して、少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出した突出部３ｄを相互に有している。
【００２６】
例えば、図１に示す例では、１列に並んだ１３個の接続端子３ｃのうち、４つの接続端子３ｃに突出部３ｄが設けられ、それぞれ相反する方向に延在するように１組ずつ一対となって設けられている。
【００２７】
このように１列に並んだ複数の接続端子３ｃにおいて、少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出して延在するような突出部３ｄを有していることにより、フリップチップ接続において、図３および図４に示すように、金バンプ１ｄと個片基板３の接続端子３ｃの位置が一方向にずれていても、図５に示すように熱圧着の際に突出部３ｄを有した２つの接続端子３ｃが接続方向に対して相互に反対の向きに傾斜する。
【００２８】
すなわち、図３および図４に示すように、接続端子３ｃに対して例えば金バンプ１ｄが向かって右側に僅かにずれた場合、左から１〜３番めまでのバンプ接続では、接続端子３ｃの中心より右方向に金バンプ１ｄがずれているのに対して、最右のバンプ接続では、接続端子３ｃにその右端側に突出部３ｄが設けられているため、接続端子３ｃの中心より左方向に金バンプ１ｄがずれている。
【００２９】
その結果、図５に示すように、左から１〜３番めまでのバンプ接続では、接続端子３ｃが向かって右下がりの方向に撓んで傾斜し、一方、最右のバンプ接続では、接続端子３ｃが向かって左下がりの方向に撓んで傾斜する。
【００３０】
したがって、１列に並んだ接続端子３ｃが接続方向に対して全て同一方向には傾かず、少なくとも突出部３ｄを有した１つの接続端子３ｃがそれ以外の接続端子３ｃとは異なった向きに傾斜して撓み、この撓んだ接続端子３ｃの傾斜が個片基板３の接続端子３ｃと金バンプ１ｄの位置のずれのストッパーとなる。
【００３１】
その結果、個片基板３の接続端子３ｃと半導体チップ１１上の金バンプ１ｄとの位置のずれを抑制することができる。
【００３２】
これにより、半導体チップ１１の位置のずれを抑制することができ、フリップチップ接続の接続信頼性の向上を図ることができるとともに、また、接続信頼性の安定化を図ることができる。
【００３３】
なお、フリップチップ接続の際には、個片基板３と半導体チップ１１との間に配置された樹脂接着部材であるＮＣＦ１０の熱膨張によって金バンプ１ｄと個片基板３の接続端子３ｃとを剥離しようとする熱ストレスが掛かるが、熱圧着の際に熱で個片基板３を軟化させかつ接続端子３ｃを撓ませることにより、残留応力を発生させ、この残留応力によって接続端子３ｃが金バンプ１ｄ側に対して押し上げられ、金バンプ１ｄと個片基板３の接続端子３ｃとの接続を確保できる。
【００３４】
次に、本実施の形態のフリップチップ接続を利用した半導体装置の一例について説明する。
【００３５】
図６〜図８は、チップ積層構造の小型の半導体パッケージであるＣＳＰ（ＣｈｉｐＳｉｚｅ Ｐａｃｋａｇｅ）９を示すものであり、１段目の第１の半導体チップ１が個片基板３に対してフリップチップ接続され、その上に積層された２段目の第２の半導体チップ２が個片基板３の接続端子３ｃにワイヤボンディングされている。
【００３６】
さらに、ＣＳＰ９は、個片基板３のチップ支持面３ａ（主面）側において第１の半導体チップ１とこれに積層された第２の半導体チップ２とが樹脂成形によって樹脂封止された樹脂封止形のものである。
【００３７】
また、個片基板３のチップ支持面３ａと反対側の面である裏面３ｂには、外部端子となる複数の半田ボール８がマトリクス配置で設けられている。
【００３８】
ＣＳＰ９の詳細構造を説明すると、主面であるチップ支持面３ａおよび裏面３ｂを有しており、かつチップ支持面３ａ上に図６に示すような複数の接続端子３ｃを有するとともに、裏面３ｂ上に複数の半田ボール８を有する個片基板３と、主面１ｂおよび裏面１ｃを有しており、かつ主面１ｂ上に複数のパッド１ａ（表面電極）と複数の半導体素子とを有する第１の半導体チップ１と、主面２ｂおよび裏面２ｃを有しており、かつ主面２ｂ上に複数のパッド２ａ（表面電極）と複数の半導体素子とを有する第２の半導体チップ２と、個片基板３のチップ支持面３ａ上に形成されており、かつ第１の半導体チップ１および第２の半導体チップ２を封止する樹脂封止体６と、第２の半導体チップ２のパッド２ａとこれに対応する個片基板３の接続端子３ｃとを接続する複数のワイヤ４とからなる。
【００３９】
さらに、第１の半導体チップ１は、個片基板３のチップ支持面３ａ上に第１の半導体チップ１の複数のパッド１ａが個片基板３の接続端子３ｃと対向するように、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとが向かい合って配置されている。
【００４０】
その際、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間は、薄膜のＮＣＦ（非導電フィルム：Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）１０などの樹脂接着部材を介して固定されている。
【００４１】
ただし、前記樹脂接着部材としては、ＮＣＦ１０以外のＡＣＦ（異方性導電フィルム：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）などを用いてもよく、あるいは、その他の樹脂接着部材を用いてもよい。
【００４２】
なお、ＮＣＦ１０もしくはＡＣＦは、主に、フリップチップ接続を行う際に用いられる接着部材であり、エポキシ樹脂を主成分とする熱硬化性の樹脂によって形成されたテープ状のフィルムである。
【００４３】
また、第１の半導体チップ１の複数のパッド１ａは、対向する長辺に沿ってかつその長辺間のほぼ中央部に１列に並んで配置（センタパッド配列）されており、これらに対応する個片基板３の複数の接続端子３ｃとそれぞれ圧接している。その際、第１の半導体チップ１のパッド１ａに設けられた突起電極である金バンプ１ｄと、個片基板３の接続端子３ｃとが圧接されている。
【００４４】
なお、金バンプ１ｄは、金線を用いてワイヤボンディング技術を利用して第１の半導体チップ１のパッド１ａに設けられた突起電極であり、ＣＳＰ９の組み立てにおいては、予め、第１の半導体チップ１のパッド１ａに設けておく。
【００４５】
一方、第２の半導体チップ２は、その主面２ｂの４辺にほぼ沿って複数のパッド２ａが設けられた外周パッド配列のものであり、個片基板３のチップ支持面３ａ上に第１の半導体チップ１を介して配置されており、第１の半導体チップ１および第２の半導体チップ２は、ダイボンドフィルム材５を介してお互いの裏面１ｃ，２ｃが向かい合って個片基板３のチップ支持面３ａ上に配置されている。
【００４６】
したがって、ＣＳＰ９は、スタック構造において、１段目の第１の半導体チップ１が個片基板３に対してフェースダウン実装でフリップチップ接続され、一方、２段目の第２の半導体チップ２は、第１の半導体チップ１の裏面１ｃ上にフェースアップ実装されてワイヤボンディング接続されている。
【００４７】
このような構造のＣＳＰ９において、その個片基板３のチップ支持面３ａには、第１の半導体チップ１のパッド１ａの配列に対応して複数の接続端子３ｃが１列に設けられ、その際、複数の接続端子３ｃのうちの少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出した突出部３ｄを相互に有している。
【００４８】
その結果、フリップチップ接続の際に、個片基板３上での第１の半導体チップ１の位置のずれを抑制でき、フリップチップ接続の接続信頼性の向上を図ることができる。
【００４９】
なお、第１の半導体チップ１および第２の半導体チップ２は、例えば、シリコンなどによって形成されている。
【００５０】
また、樹脂封止体６の形成に用いられる樹脂成形用の樹脂は、例えば、熱硬化性のエポキシ樹脂などであり、個片基板３は、例えば、ガラス入りエポキシ基板であり、さらに、ワイヤ４は、例えば、金線である。
【００５１】
本実施の形態のＣＳＰ９の組み立てでは、まず、チップ支持面３ａに１列に並んで配置された複数の接続端子３ｃを有し、かつ前記複数の接続端子３ｃのうち少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出した突出部３ｄを相互に有する個片基板３を準備する。
【００５２】
一方、主面１ｂに半導体集積回路が形成され、かつパッド１ａ上に金バンプ１ｄが形成された第１の半導体チップ１を準備する。
【００５３】
その後、個片基板３のチップ支持面３ａの半導体チップ搭載エリアに第１の半導体チップ１より若干大きめに切断したＮＣＦ１０を配置し、続いて、第１の半導体チップ１のパッド１ａが個片基板３の接続端子３ｃと対向するように、かつパッド１ａとこれに対応する接続端子３ｃとを位置決めして第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置し、その後、第１の半導体チップ１の裏面１ｃに所定の荷重を付与する。
【００５４】
これにより、金バンプ１ｄがＮＣＦ１０につきささり、第１の半導体チップ１が個片基板３上に仮固定される。
【００５５】
その後、第１の半導体チップ１の裏面１ｃに圧力および熱を加える。
【００５６】
これによって、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間でＮＣＦ１０の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介して第１の半導体チップ１を個片基板３のチップ支持面３ａ上に固定する。
【００５７】
その際、複数の接続端子３ｃのうち、図３に示すように突出部３ｄが相反する方向に突出した少なくとも２つの接続端子３ｃを、図５に示すように接続方向に対して相反する方向に傾斜させた状態で熱圧着を行い、これによってＮＣＦ１０を硬化させ、個片基板３の接続端子３ｃと金バンプ１ｄとを接続してフリップチップ接続する。
【００５８】
このように個片基板３に１列に並んだ複数の接続端子３ｃにおいて、少なくとも２つの接続端子３ｃがその列方向に沿って相反する方向に突出して延在するような突出部３ｄを有していることにより、フリップチップ接続において、図３および図４に示すように金バンプ１ｄと接続端子３ｃの位置がずれていても、図５に示すように突出部３ｄを有した２つの接続端子３ｃが熱圧着の際に接続方向に対して相互に反対の向きに傾斜する。
【００５９】
これにより、１列に並んだ接続端子３ｃが接続方向に対して全て同一方向には傾かず、少なくとも突出部３ｄを有した１つの接続端子３ｃがそれ以外の接続端子３ｃとは異なった向きに傾斜して撓み、この撓んだ接続端子３ｃの傾斜が個片基板３の接続端子３ｃと金バンプ１ｄの位置のずれのストッパーとなる。
【００６０】
その結果、個片基板３の接続端子３ｃと第１の半導体チップ１上の金バンプ１ｄとの位置のずれを抑制し、フリップチップ接続の接続信頼性の向上や安定化を図ることができる。
【００６１】
その後、ダイボンドフィルム材５を介して第１の半導体チップ１上に第２の半導体チップ２をマウントする。
【００６２】
続いて、第２の半導体チップ２の複数のパッド２ａとそれぞれに対応する個片基板３の複数の接続端子３ｃとを金線のワイヤ４を介して電気的に接続する。
【００６３】
さらに、第１の半導体チップ１、第２の半導体チップ２および複数のワイヤ４を樹脂封止して樹脂封止体６を形成する。
【００６４】
その後、個片基板３の裏面３ｂ上に、個片基板３の複数の接続端子３ｃと電気的に接続する複数の半田ボール８を搭載する。
【００６５】
すなわち、個片基板３の裏面３ｂに、半田ボール８をリフローなどによって搭載してＣＳＰ９の外部電極を形成する。
【００６６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６７】
前記実施の形態では、半導体装置が、２つの半導体チップを積層したスタック構造のものを説明したが、半導体チップの積層数は、３層またはそれ以上であってもよい。
【００６８】
また、前記実施の形態では、フリップチップ接続される半導体チップ（第１の半導体チップ１）がセンタパッド配列の場合について説明したが、前記半導体チップは、その主面に表面電極が１列に並んで設けられているものであれば、外周パッド配列のものであってもよい。
【００６９】
さらに、前記実施の形態では、樹脂接着部材として、１段目のフリップチップ接続がＮＣＦ１２やＡＣＦなどのフィルム状のものを用いて行われ、２段目のダイボンドがダイボンドフィルム材５を用いて行われる場合について説明したが、前記樹脂接着部材は、ペースト状のものなどであってもよい。
【００７０】
また、前記実施の形態では、半導体装置がＣＳＰ９の場合について説明したが、前記半導体装置は、フリップチップ接続された少なくとも１つの半導体チップを有するものであれば、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などであってもよく、あるいはＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）などのように複数の半導体チップを搭載するものであってもよい。
【００７１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７２】
配線基板の主面に１列に並んだ複数の電極のうち、少なくとも２つの電極がその列方向の相反する方向に突出した突出部を相互に有していることにより、フリップチップ接続の熱圧着の際に前記２つの電極が接続方向に対して相互に反対の向きに傾斜し、これにより、何れか一方の向きに傾斜した電極の傾斜が突起電極の位置ずれのストッパーとなる。その結果、半導体チップの位置ずれを抑制してフリップチップ接続の接続信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置におけるフリップチップ接続部の構造の一例を示す平面図である。
【図２】図１に示すフリップチップ接続部の構造を示す断面図である。
【図３】図２に示すフリップチップ接続における配線基板の電極と突起電極の位置関係を示す拡大平面図である。
【図４】図３に示すフリップチップ接続における電極上への突起電極配置時の構造を示す側面図である。
【図５】図４に示すフリップチップ接続におけるチップ加熱・加圧時の電極の沈み込み状態の構造を示す側面図である。
【図６】図１に示すフリップチップ接続を用いた半導体装置の内部構造の一例を樹脂封止体を透過して示す平面図である。
【図７】図６に示すＡ−Ａ線に沿って切断した断面の構造を示す断面図である。
【図８】図６に示すＢ−Ｂ線に沿って切断した断面の構造を示す断面図である。
【図９】図１に示すフリップチップ接続部に対する比較例のフリップチップ接続部の構造を示す平面図である。
【図１０】図９に示す比較例のフリップチップ接続部の構造を示す断面図である。
【図１１】図１０に示す比較例のフリップチップ接続における配線基板の電極と突起電極の位置関係を示す拡大平面図である。
【図１２】図１１に示す比較例のフリップチップ接続における電極上への突起電極配置時の構造を示す側面図である。
【図１３】図１２に示す比較例のフリップチップ接続におけるチップ加熱・加圧時の電極の沈み込み状態の構造を示す側面図である。
【符号の説明】
１ 第１の半導体チップ
１ａ パッド（表面電極）
１ｂ 主面
１ｃ 裏面
１ｄ 金バンプ（突起電極）
２ 第２の半導体チップ
２ａ パッド
２ｂ 主面
２ｃ 裏面
３ 個片基板（配線基板）
３ａ チップ支持面（主面）
３ｂ 裏面
３ｃ 接続端子（電極）
３ｄ 突出部
４ ワイヤ
５ ダイボンドフィルム材
６ 樹脂封止体
７ 位置ずれ
８ 半田ボール
９ ＣＳＰ（半導体装置）
１０ ＮＣＦ（樹脂接着部材）
１１ 半導体チップ
１１ａ 主面
Claims (5)
- フリップチップ接続された半導体チップを有する半導体装置であって、
主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有するとともに前記複数の電極が接続方向に対して傾斜して設けられた配線基板と、
前記配線基板の主面上にフリップチップ接続された前記半導体チップと、
前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の電極とをそれぞれに接続する複数の突起電極とを有し、
前記突出部を有した前記複数の電極のうち、少なくとも２つの電極は相反する方向に傾斜していることを特徴とする半導体装置。 - フリップチップ接続された半導体チップを有する半導体装置であって、
主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有するとともに前記複数の電極が接続方向に対して傾斜して設けられた配線基板と、
前記配線基板の主面上にフリップチップ接続された前記半導体チップと、
前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の電極とをそれぞれに接続する複数の突起電極と、
前記突起電極の周囲に配置された樹脂接着部材とを有し、
前記突出部を有した前記複数の電極のうち、少なくとも２つの電極は相反する方向に傾斜していることを特徴とする半導体装置。 - フリップチップ接続された半導体チップを有する半導体装置であって、
主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有するとともに前記複数の電極が接続方向に対して傾斜して設けられた配線基板と、
前記配線基板の主面上にフリップチップ接続された前記半導体チップと、
前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の電極とをそれぞれに接続する複数の突起電極である金バンプとを有し、
前記突出部を有した前記複数の電極のうち、少なくとも２つの電極は相反する方向に傾斜していることを特徴とする半導体装置。 - フリップチップ接続された半導体チップを有する半導体装置であって、
主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有するとともに前記複数の電極が接続方向に対して傾斜して設けられた配線基板と、
前記配線基板の主面上にフリップチップ接続され、対向する２辺に沿ってその２辺間の中央部に１列に並んで表面電極が形成された前記半導体チップと、
前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の電極とをそれぞれに接続する複数の突起電極である金バンプとを有し、
前記突出部を有した前記複数の電極のうち、少なくとも２つの電極は相反する方向に傾斜していることを特徴とする半導体装置。 - 主面に１列に並んで配置された複数の電極を有し、前記複数の電極のうち少なくとも２つの電極がその列方向に沿って相反する方向に突出した突出部を相互に有する配線基板を準備する工程と、
表面電極上に突起電極が形成された半導体チップを準備する工程と、
前記配線基板の主面上に樹脂接着部材を配置する工程と、
前記配線基板の電極と前記半導体チップの突起電極との位置を合わせた後、熱圧着によって前記配線基板の複数の電極を接続方向に対して傾斜させた状態で前記樹脂接着部材を硬化させることにより、前記配線基板の電極と前記突起電極とを接続して前記半導体チップをフリップチップ接続する工程とを有し、
前記フリップチップ接続の際の熱圧着時に、前記突出部を有する電極のうち少なくとも２つの電極を相反する方向に傾斜させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278613A JP2004119550A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278613A JP2004119550A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119550A true JP2004119550A (ja) | 2004-04-15 |
Family
ID=32273845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278613A Pending JP2004119550A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119550A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128484A (ja) * | 2004-10-29 | 2006-05-18 | Fujitsu Ltd | 電子部品の実装構造および実装方法 |
| KR100809704B1 (ko) | 2006-09-22 | 2008-03-06 | 삼성전자주식회사 | 조립 정확도가 개선된 반도체 패키지 |
| JP2009016522A (ja) * | 2007-07-04 | 2009-01-22 | Panasonic Corp | 半導体装置 |
| JP2009099764A (ja) * | 2007-10-17 | 2009-05-07 | Seiko Epson Corp | 電子部品の実装構造 |
| JP2013211519A (ja) * | 2012-02-29 | 2013-10-10 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
-
2002
- 2002-09-25 JP JP2002278613A patent/JP2004119550A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128484A (ja) * | 2004-10-29 | 2006-05-18 | Fujitsu Ltd | 電子部品の実装構造および実装方法 |
| JP4636850B2 (ja) * | 2004-10-29 | 2011-02-23 | 富士通株式会社 | 電子部品の実装方法 |
| KR100809704B1 (ko) | 2006-09-22 | 2008-03-06 | 삼성전자주식회사 | 조립 정확도가 개선된 반도체 패키지 |
| JP2009016522A (ja) * | 2007-07-04 | 2009-01-22 | Panasonic Corp | 半導体装置 |
| JP2009099764A (ja) * | 2007-10-17 | 2009-05-07 | Seiko Epson Corp | 電子部品の実装構造 |
| JP2013211519A (ja) * | 2012-02-29 | 2013-10-10 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8525322B1 (en) | Semiconductor package having a plurality of input/output members | |
| US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP6408986B2 (ja) | Ｂｖａインタポーザ | |
| US6960827B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002353398A (ja) | 半導体装置 | |
| KR100326822B1 (ko) | 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 | |
| JP2002368188A (ja) | 半導体装置およびその製造方法 | |
| US20080258286A1 (en) | High Input/Output, Low Profile Package-On-Package Semiconductor System | |
| TW200531188A (en) | Land grid array packaged device and method of forming same | |
| US8389338B2 (en) | Embedded die package on package (POP) with pre-molded leadframe | |
| JP2001077294A (ja) | 半導体装置 | |
| US6897088B2 (en) | Method for connecting circuit devices | |
| JP2004119550A (ja) | 半導体装置およびその製造方法 | |
| KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JP4565931B2 (ja) | 半導体装置の製造方法 | |
| JP4544784B2 (ja) | 半導体スタックドパッケージ及びその製造方法 | |
| JP2004031563A (ja) | 半導体装置およびその製造方法 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004079923A (ja) | 半導体装置及びその製造方法 | |
| JP2005353854A (ja) | 配線基板およびそれを用いた半導体装置 | |
| JP4030363B2 (ja) | 半導体装置 | |
| JP2005026630A (ja) | 半導体装置及びその製造方法 | |
| JP2004111695A (ja) | 半導体装置及びその製造方法 | |
| JPH10335386A (ja) | 半導体実装方法 |